

器件 B1： JLT 晶体管的性能评价和比较

传统的 CMOS 工艺中，晶体管在反型区开启。N 型沟道晶体管的源漏区有高浓度的 N 型掺杂，沟道区域有 P 型掺杂。随着晶体管尺寸的缩小，为了抑制短沟道效应，需要提高沟道区域 P 型掺杂；为了降低源漏寄生电阻，需要提高源漏区的 N 型掺杂。这意味着需要在沟道和源漏区间，形成浓度梯度非常高的 P/N 结，对半导体加工工艺挑战巨大。

为了绕过这一工艺挑战，J.P. Colinge 等人提出了纳米尺度的 Junctionless MOSFET (JLT) 概念并制备了样品¹。在 JLT 晶体管中沟道和源漏区均有高浓度的 N 型掺杂，可以没有掺杂浓度梯度（均匀掺杂），也可以有较小的掺杂浓度梯度。如图 2 所示，JLT 开启时($V_{gs}=V_{dd}$)沟道处于平带(Flatband)条件；当 V_{gs} 降低时沟道逐渐耗尽而夹断；关断时沟道区域处于耗尽条件。




图 1 传统 Inversion-mode 晶体管 and Junctionless FET (gated resistor) 的 IV 特性对比¹。

¹ Colinge, J.P., Lee, C.W., Afzalian, A. et al. Nanowire transistors without junctions. Nature Nanotech 5, 225–229 (2010).




图 2 三种晶体管的 I_d - V_g 曲线示意图。(a)传统 MOSFET 依靠反型层电子开启；(b)依靠积累电子开启；(c)Junctionless MOSFT，平带时开启

我们知道，MOSFET 晶体管处于 ON 状态 ($V_{GS}=V_{DS}=V_{DD}$) 时的电流 I_{DSAT} (有时也称作 I_{on}) 和晶体管的栅极电容、载流子迁移率、阈值电压等参数相关。进一步地，在纳米尺度的 MOSFET 晶体管中，由于工作电源电压 (V_{DD}) 和阈值电压 (V_{TH}) 均比较低，晶体管处于 OFF 状态 ($V_{GS}=0$ 、 $V_{DS}=V_{DD}$) 时晶体管的漏电流 I_{OFF} 和 V_{TH} 有很强的依赖关系。图 3 给出了某个晶体管的转移特性曲线。当阈值电压降低时， I_{DSAT} 增大，电路速度提高；于此同时， I_{OFF} 增大，静态功耗升高。也就是说， I_{DSAT} 和 I_{OFF} 之间存在矛盾关系，阈值电压的选取体现了在电路性能和静态功耗之间的取舍关系。




图 3 某 90nm CMOS 工艺中，最小沟长晶体管的 I_d - V_g 曲线²。

² 纵轴单位应为 $\mu A/\mu m$ 。引自 T. Ghani, M. Armstrong, C. Auth, et al, "A 90nmhigh volume manufacturing logic technology featuring novel 45nm gate length strained silicon CMOS transistors," IEDM Technical Digest, pp. 978-980, 2003.

事实上， I_{DSAT} 和 I_{OFF} 之间的矛盾，不单体现在阈值电压上，也体现在多个其他工艺、器件参数上。例如，工艺偏差造成的沟道长度的变化，使得每个晶体管的 IV 特性略有不同。如果把这些晶体管的 I_{DSAT} 和 I_{OFF} 画在 semilog 轴中，会呈现如图 4 所示的近似直线的关系。




图 4 某 90nm CMOS 工艺中，不同最小沟长 PMOSFET 晶体管的 I_{DSAT} - I_{OFF} 图³。

沟道掺杂浓度、栅极材料功函数、电源电压等工艺、器件参数变化，均会造成器件 I_{DSAT} 和 I_{OFF} 的变化。我们发现，在一定范围内，这些参数引起的 I_{DSAT} 和 I_{OFF} 数据点，几乎落在同一个直线上。

我们在比较几个 CMOS 工艺时，会将这些工艺的 I_{DSAT} - I_{OFF} 数据点画在一起，并比较他们的趋势。如图 3 所示的四种工艺中，工艺③、④的 I_{DSAT} - I_{OFF} 趋势线在工艺①、②的右侧，表明工艺③、④在同等静态功耗下，有更好的性能。也就是说，工艺③、④优于工艺①、②。

³ 横轴单位应为 $\text{mA}/\mu\text{m}$ 。纵轴单位应为 $\text{nA}/\mu\text{m}$ 。出处同上。




图 5 将四个工艺的 I_{DSAT} - I_{OFF} 趋势做对比，可以看到工艺①和②处于类似水平，③和④处于类似水平。在同等 I_{OFF} 情况下，工艺③、④的 I_{DSAT} 比工艺①、②提高了约 25% 到 30%。⁴

任务 1:




图 6 双栅晶体管示意图

在 TCAD 仿真软件中，搭建两个如图 6 所示的双栅晶体管（10%）：

- 器件 A：沟道采用 P 型均匀掺杂的 N 沟道常规反型开启的 MOSFET；

⁴ Kuhn, Kelin J. "Considerations for ultimate CMOS scaling." IEEE transactions on Electron Devices, vol 59, pp. 1813-1828 (2012). 注意：y 轴中， I_{off} 数值取了 log。

- 器件 B：沟道采用 N 型均匀掺杂的 Junctionless MOSFET。

任务 2:

将器件 A、B 的栅极长度设为 $L_g=20\text{nm}$ ；沟道薄膜厚度设为 10nm ；工作电压 V_{dd} 设置为 0.7V ；将器件的等效栅氧厚度(EOT)设置为 1.0nm ；选择恰当的栅极材料，将线性区阈值电压(V_{tlin})调整到 0.2V 左右；选择恰当的沟道掺杂，将 DIBL 控制到 100mV/V 以内。建议开启 Density-Gradient 或 MLDA 等量子修正模型。

通过仿真，分别绘制器件 A、B 的线性区和饱和区的转移特性 I_d-V_g （类似图 3 所示）。从 I_d-V_g 图中估算 $V_{th,lin}$, DIBL 和 Sub-threshold Swing (SS) 参数。（20%）

任务 3:

改变晶体管栅极长度 L_g ，并重复任务一中的仿真。仿照图 4，分别绘制器件 A 和 B 的 I_{DSAT} 和 I_{OFF} 关系（各 5 个数据点），对比器件 A 和 B 的在同等 I_{OFF} 下的性能。（40%）

任务 4:

以改善 I_{DSAT} 和 I_{OFF} 取舍关系为目标，从器件 A、B 出发，优化沟道和源漏区域的掺杂分布，分别得到器件 C 和 D。仿照任务 3，对比器件 C 和 D 在同等 I_{OFF} 下的性能。（20%）

任务 5:

对比 A、B、C、D 四种器件，总结 Junctionless MOSFET 器件与传统 MOSFET 相比，有哪些优势和劣势。（10%）