

模拟 2：高速高精度 FVF LDO 设计

FVF(Flip Voltage Follower) LDO 是一种新型 LDO 结构，具有低输出阻抗、大电流输出能力、快速瞬态响应等特性。图 A 是一种高速高精度 FVF 结构。




图 A 高速高精度 FVF 结构

1、请分析图 A 所示 FVF 结构的工作原理，并说明三个环路(Main Loop, Regulated Loop, AC-Coupled Loop)的作用

2、请用图 A 结构（可以改进），设计一个高速高精度 FVF LDO，具体要求如下：

- 1) 电源电压 $V_{dd} = 2.8V \sim 3.8V$, 无片外电容, 可用总电容 $C_{total} < 10pF$
- 2) 理想参考电压 $V_{ref} = 2.0V$, 输出电压 $V_{out} = 2.0V$
- 3) 理想偏置电流 $I_{bias} = 10\mu A$
- 4) 负载电流 $I_{Loading} = 1mA \sim 20mA$
- 5) 工作静态电流(不包括负载电流) $I_{quiescent} < 60\mu A$
- 6) Main Loop 的低频环路增益 $A_{mainloop} > 100dB @ I_{Loading} = 10mA$
- 7) 线性调整率($V_{dd} = 2.8V \sim 3.8V$) $< 0.1mV/V @ I_{Loading} = 10mA$
- 8) 负载调整率($I_{Loading} = 1mA \sim 20mA$) $< 1\mu V/mA @ V_{dd} = 3.3V$

9) 低频 $PSR < -60dB$ @ $V_{dd} = 3.3V$ @ $I_{Loading} = 10mA$

10) 负载电流从 1mA 变为 20mA 时，瞬态响应时间 $T_R < 0.5ns$ ，瞬态响应时间定义见图 B




图 B 瞬态响应时间定义

报告要求:

分析图 A FVF 结构的工作原理，说明三个环路的作用；

给出完整电路图（标注所有晶体管尺寸及 R、C 数值）、设计思路、设计难点及解决方法；

给出指标手算过程、结果、指标仿真截图。仿真截图数值清晰可见。对仿真结果进行归纳总结。

需保存或显示:

- 1、静态工作电流值；
- 2、负载为 1mA 和 20mA 时所有器件工作状态；
- 3、环路稳定性仿真波形；
- 4、线性调整率仿真波形；
- 5、负载调整率仿真波形；
- 6、PSR 仿真波形；
- 7、负载电流从 1mA 变为 20mA 时，瞬态仿真波形。

设计需要的 EDA 工具：Cadence IC61

工艺：SMIC 180nm (1.8V/3.3V) 混合信号 CMOS 工艺

- * 时间关系，性能指标可仅仿真 $V_{dd} = 3.3V$ 、常温、TT corner
- * 图 A 中 bias circuit, EA 及 EA 的 bias 需参赛队员自行设计
- * 外供理想偏置电流 $I_{bias} = 10\mu A$, 理想参考电压 $V_{ref} = 2V$, 不需额外设计

评分细则：

得分项	分值
设计报告, 包括完整电路图（标注所有晶体管尺寸及 R、C 数值、EA 具体电路）、原理分析、环路作用、环路传输函数、设计思路、设计难点和解决方法、指标计算及仿真截图	30
FVF 电路基本功能瞬态仿真正常（电源电压 $V_{dd} = 2.8V \sim 3.8V$ 上电后，负载电流 $I_{Loading} = 1mA \sim 20mA$ 时，稳定后输出电压 $V_{out} = 2V$ ）	10
$I_{quiescent} < 60\mu A$	10
Main Loop 的低频环路增益 $A_{mainloop} > 100dB$ @ $I_{Loading} = 10mA$	10
线性调整率 ($V_{dd} = 2.8V \sim 3.8V$) $< 0.1mV/V$ @ $I_{Loading} = 10mA$	10
负载调整率 ($I_{Loading} = 1mA \sim 20mA$) $< 1\mu V/mA$ @ $V_{dd} = 3.3V$	10
低频 $PSR < -60dB$ @ $V_{dd} = 3.3V$ @ $I_{Loading} = 10mA$	10
负载电流从 1mA 变为 20mA 时，瞬态响应时间 $T_R < 0.5ns$,	10

