

模拟 2：高增益低失调低噪声运放设计

赛题描述：轨到轨甲乙类运放是一中常见的运放类型，具有高增益、宽摆幅、高动态范围等特点。图 A 是一种常见的轨到轨甲乙类运放结构。输入失调电压和噪声是轨到轨甲乙类运放需要改进的方向。设计满足下列指标的低失调低噪声轨到轨甲乙类运放：①电源电压范围：1.8V-5.5V；②增益： $\geq 110\text{dB}$ ($0.05\text{V} \leq V_{\text{CM}} \leq V_{\text{DD}}$)；③带宽： $\geq 3\text{MHz}$ ($R_{\text{L}}=10\text{K}\Omega$, $C_{\text{L}}=100\text{pF}$)；④等效输入失调电压： $\leq 0.5\text{mV}$ (3σ , $R_{\text{L}}=10\text{K}\Omega$, $V_{\text{CM}}=V_{\text{DD}}/2$)；⑤压摆率： $\geq 2.8\text{MV/s}$ ($R_{\text{L}}=10\text{K}\Omega$)；⑥等效输入噪声： $\leq 16\text{nV}/\sqrt{\text{Hz}}$ (1KHz 下)；⑦共模抑制比： $\geq 65\text{dB}$ ($0 \leq V_{\text{CM}} \leq V_{\text{DD}}-0.6\text{V}$)；⑧静态电流： $\leq 160\mu\text{A}$ ($V_{\text{DD}}=1.8\text{V}$)， $\leq 180\mu\text{A}$ ($V_{\text{DD}}=5.5\text{V}$)。




图 A 轨到轨甲乙类运放结构

实验环境：Cadence IC6；180nm CMOS 工艺；外部提供的电源电压为 1.8V 至 5.5V（整体运放仅可使用一个电压源进行供电）；外部仅提供一路 $10\mu\text{A}$ 的偏置电流，电流流向为 vdd-->>gnd，其余偏置电流/偏置电压需自行设计；工艺角为 TT；温度为室温（25℃）。设计放大器时，元器件需采用包含失配模型的元器件。

报告要求：分析电路结构与工作原理，给出电路结构示意图、各晶体管尺寸、设计思路与手动演算过程、仿真波形与具体仿真数值。

需保存的源文件：schematic、test bench、ADE state（保存对应仿真结果）。

需保存或显示：

1、电路 schematic 以及 testbench（包括增益、带宽、压摆率、蒙特卡洛仿真、噪声仿真以及共模抑制比仿真的 testbench）（20 分）；

2、静态工作电流值、增益、带宽以及压摆率仿真波形（电源电压在 1.8V 与 5.5V，共模电压分别为 0.3V、VDD/2、VDD-0.3V）（30 分）；

3、输入失调电压蒙特卡罗仿真结果（电源电压在 1.8V 与 5.5V，共模电压为 VDD/2）（20 分）；

4、等效输入噪声仿真波形以及共模抑制比仿真波形（电源电压在 1.8V 与 5.5V，共模电压为 VDD/2，噪声仿真波形对 1KHz 频率点进行标注）（30 分）。

评分标准：

详细准则：

条目	分数
1	电路原理描述、结构示意图与晶体管尺寸
2	设计思路、手动演算过程
3	电源电压、增益、带宽、静态电流均满足指标要求
4	（在条目3的基础上）输入失调电压满足指标要求
5	（在条目3的基础上）压摆率满足指标要求
6	（在条目3的基础上）等效输入噪声满足指标要求
7	（在条目3的基础上）共模抑制比满足指标要求
总计	100