


器件 B1. 28nm 平面型 n-MOSFET 器件性能的优化

背景知识

1974 年美国 IBM 公司的 Robert H. Dennard 和他的团队在 IEEE 固态电路期刊 (IEEE JSSC) 提出了著名的 MOSFET 等电场微缩方法，后来也被称作 Dennard Scaling。如图 1 所示，MOSFET 的关键尺寸参数、掺杂浓度及操作电压随着技术节点演进按系数 k 变化。如表 1，Dennard 推导了器件微缩带来的延迟、功耗以及电路密度的理论收益。



SCALING RESULTS FOR CIRCUIT PERFORMANCE	
Device or Circuit Parameter	Scaling Factor
Device dimension t_{ox}, L, W	$1/\kappa$
Doping concentration N_a	κ
Voltage V	$1/\kappa$
Current I	$1/\kappa$
Capacitance $\epsilon A/t$	$1/\kappa$
Delay time/circuit VC/I	$1/\kappa$
Power dissipation/circuit VI	$1/\kappa^2$
Power density VI/A	1

图 1: MOSFET 及其参数 scaling 示意图 表 1: Dennard Scaling 规律 摘自文献【1】

在图 1 中可以看到，为了控制沟道长度微缩后的短沟道效应，需要增加沟道掺杂浓度 N_a 并降低 T_{ox} 和 x_j 。但当器件微缩到了亚微米和深亚微米沟道长度，这些措施的副作用越来越显著，需要很多额外的工程创新来克服。图 2a 为一个典型的深亚微米 N 型 MOSFET 剖面图，以下简要说明这些掺杂、材料、和结构的优化创新的目的和效果。

N_a 的增加会降低沟道载流子的迁移率 μ ，业界对应地引入了 Halo 掺杂技术，在靠近源漏两侧形成较高的浓度，而在沟道的表面和中间的区域则保持较低的掺杂浓度。这样可以在不牺牲太多沟道载流子迁移率的同时，较好地抑制源漏电场的直接穿通。

栅介质中的直接隧穿电流随栅氧化层厚度的微缩而指数增加，通过采用具有更高介电常数的 HfO_2 ，可以在较大的栅介质物理厚度下实现等效更薄的二氧化硅厚度，既抑制了栅漏电流也延续了有效 T_{ox} 的微缩。

微缩 x_j 对抑制短沟道效应极其重要，但会导致更大的寄生串联电阻，所以只在和沟道反型层直接相连的 S/D Extension 区域使用超浅结，而在稍远处则过渡到较深的 S/D 掺杂，可以尽量达到两者的平衡。实际工艺中是通过 Offset spacer 和 Spacer 对两个掺杂区域实现相对栅极的自对准。在深亚微米 MOSFET 中，源漏电极的金属(Silicide)半导体接触电阻也是寄生串联电阻的重要部分，镍铂硅合金 (NiPt Silicide) 和高掺杂 N 型源漏的接触电阻率 ρ_c 约为 $2 \times 10^{-8} \text{ ohm.cm}^2$ ，并需要对之进行持续的优化降低。

下面的任务针对 28nm N 型 MOSFET，围绕以上主题进行考察。





图 2a：深亚微米 MOS 器件结构示意图； 2b：MOSFET 转移特性和电性参数定义
任务 1:

图 2a 为 28nm MOS 器件剖面及掺杂示意图，图 2b 为该器件转移特性示意图，表 2 给出该 28nm N 型 MOSFET 的主要工艺及电性能参数。

针对该器件建立仿真平台，设置工艺条件参数以及器件电性能参数，并进行仿真。要求以图或表的形式给出采用的仿真结构截面图及仿真得到的表 2 所示的器件电性能参数。（20 分，选手可在合适的 TCAD 工具自带的范例库基础上进行修改，如 Sentaurus 应用库中的 CMOS / CMOS_Characterization）

表 2：典型 28nm nMOSFET 工艺及电性能参数

类别	模块或参数	单位	参数值	说明
工艺参数	CPP	nm	120	全称 Contacted Poly Pitch，定义了沟道方向的最小重复周期，是逻辑技术最重要的关键尺寸之一。图 2a 中所示为 S/D 接触中心间的距离。
	衬底掺杂	cm^{-3}	$1\text{e}18$	可用均匀掺杂，实际工艺中为阱掺杂形成。
	栅氧厚度	Å	1L SiO_2 : 8 Å HfO ₂ : 20 Å	请调节并给出 HfO ₂ 的材料介电常数 K 值，使得总栅氧有效二氧化硅厚度等于 12 Å。
	栅长 L_g	nm	30	栅长，器件微缩的最重要参数。
	Offset Spacer	nm	参考值： 7	Offset Spacer 的宽度定义了 S/D Extension 和 Halo 离子注入与栅的横向距离。在范例中，可以用 Reox 的厚度来表示。
	Halo	cm^{-3}	参考值： $2.5\text{e}18$	主要位于沟道两侧包围 S/D 及其 Extension 的沟道掺杂，调整 Halo 掺杂的浓度和分布可以平衡优化短沟道效应以及沟道迁移率。
	S/D Extension		参考值： $x_j@5\text{e}18\text{cm}^{-3}$: 15nm; $N_d\text{ peak}$: $1.5\text{e}20\text{cm}^{-3}$;	S/D Extension 直接和沟道反型层连接，调整 Extension 的结深和峰值浓度可以平衡及优化短沟道效应以及器件串联电阻。
	Spacer	nm	参考值： 22	Spacer 的总宽度定义了 S/D 离子注入和栅的横向距离。
	S/D		参考值： $x_j@1\text{e}18$: 60nm; N_d : $3\text{e}20\text{cm}^{-3}$;	1，降低串联电阻；2，形成源漏接触的合金化；3，减缓 PN 结浓度梯度，降低带带直接隧穿漏电。
	MG		参考值： 功函数 4.2eV	栅金属功函数直接影响器件 V_{T0} 。
	沟道方向应力	Pa	400M	NMOS 在沟道方向处于张应力之下，电子迁移率将会增大。
	NiPtSi Silicide		深度：10nm 接触电阻率 ρ_c : $1.5\text{e}-8\text{ ohm.cm}^2$	Sentaurus Device 中可在电极命令中设置 DistResist = $1.5\text{e}-8$ 。
电学性能参数	V_{tlin}	V		漏端电压 $V_{ds}=0.05\text{V}$ 时，使得漏端电流 $I_d=1\text{e}-7*W/L_g\text{ A}$ 的栅电压 V_{gs} 。
	V_{tsat}	V		漏端电压 $V_{ds}=1.0\text{V}$ 时，使得漏端电流 $I_d=1\text{e}-7*W/L_g\text{ A}$ 的栅电压 V_{gs} 。
	DIBL	mV		$1000*(V_{tlin}-V_{tsat})$ 。
	SS_{sat}	mV/Dec		$1000*(V_{tsat}-V_{tsat_low})$ ，其中 V_{tsat_low} 为提取电流 $I_d=1\text{e}-8*W/L_g\text{ A}$ 时的 V_{tsat} 。
	I_{dsat}	$\mu\text{A}/\mu\text{m}$		漏端和栅电压均为 1.0V 时的漏端电流。
	I_{off}	$\text{nA}/\mu\text{m}$		漏端电压为 1.0V、栅电压 0V 时的漏端电流。

任务 2:

公式 (1) 为 MOSFET 阈值电压公式, 其中 ϕ_M 为金属栅材料功函数、 ϕ_b 是达到反型时的沟道表面势。从 (2) 可以看出, 调整不同 ϕ_M 和 N_a 组合可以达到相同的 V_T , 由图 2b 中可以看出 V_T 和 I_{off} 的强相关性, 所以不同 ϕ_M 和 N_a 组合也能达到相同的 I_{off} 。

$$V_T = \phi_M - \phi_s + 2\phi_b + \frac{\sqrt{2\epsilon_{si}qN_a2\phi_b}}{C_{ox}} \quad (1)$$

1. 请基于任务 1 的器件, 给出至少三组满足 $I_{off} = 10\text{nA}/\mu\text{m}$ 的 ϕ_M 和 Halo 掺杂浓度组合, 给出各组合的 I_{dsat} 值及仿真所达到的 I_{dsat} 极大值, 这些值需要体现非单调的变化趋势。(20 分)
2. 针对任务 2.1 的仿真结果, 分析不同组合下 I_{dsat} 变化趋势及原因, 指出为什么存在这样 I_{dsat} 极大的最优组合。(10 分)
3. 在集成电路制造过程中, 各道工序都存在随机涨落, 其中 L_g 的涨落是最主要因素之一。请对在任务 2.1 中找到的不同 ϕ_M 和 N_a 组合的实验进行 $L_g \pm 2\text{nm}$ 的仿真, 用图形呈现各自相对于 $L_g=30\text{nm}$ 器件的 I_{dsat} , I_{off} 的改变量 (分别用%和倍数来表示), 说明任务 2.1 中哪一种工艺条件能更好地抑制 L_g 涨落对器件的影响并分析原因。(10 分)

任务 3:

在先进逻辑工艺中, 沟道以外的串联电阻达到或超过器件线性工作区总电阻的 50%, 降低源漏串联电阻对提升微缩后的器件性能至关重要。在 TCAD 器件仿真中, 可以通过载流子的准费米能级 (e/hQuasiFermiPotential) 对器件电阻进行分析, 载流子的准费米能级即代表了从源到漏的电压变化, 由于电流连续性, 这个电压变化的梯度和器件不同区域的电阻成正比。

1. 请以任务 2.1 中的最优实验为例, 对 I_dV_g Lin 仿真的结构文件进行分析, 拆分出各部分的外部串联电阻, 并计算其在器件总电阻中的占比。(10 分)
2. 改变金半接触电阻率为 $1.5\text{e-}9\text{ohm.cm}^2$ 及 $3\text{e-}8\text{ohm.cm}^2$, 仿真输出表 2 中所列出的电性能参数, 并分析接触电阻率对器件性能的影响。(10 分)

任务 4:

如前所述, 源漏以及源漏 Extension 掺杂的分布和浓度需要考虑短沟道效应和器件串联电阻的优化平衡, 而沟道及 Halo 掺杂的分布和浓度需要考虑短沟道效应和沟道载流子迁移率的优化平衡。

1. 在任务 2.1 最优实验的基础上, 在不改变 CPP, ϕ_M 以及金半接触电阻率且满足 $I_{off} = 10\text{nA}/\mu\text{m}$ 的前提下, 以提升 I_{dsat} 作为目标对各个工艺条件进行优化。请设计合理的仿真实验 DOE, 并根据仿真数据分析得出优化的工艺条件和相应的电学性能。(10 分)
2. 对上述的仿真结果进行分析, 说明 I_{dsat} 得到改进的原因。(10 分)