


## 器件 B2

**背景：**SiC 沟槽 MOSFET 将导电沟道从水平的晶面转移到了表面电子迁移率更高的竖直晶面，并消除了 JFET 区域，使器件的导通电阻更低，减小了导通损耗，因此 SiC 沟槽 MOSFET 具有更高的单元密度。然而，SiC 沟槽 MOSFET 在实际工艺制作和应用中仍然存在问题：SiC 漂移区的高电场导致栅氧化层上的电场很高，这个问题在栅氧槽角处加剧，从而在高漏极电压下造成栅氧化层迅速击穿。



图：业界最先量产的两种 SiC 沟槽 MOSFET 结构示意图

任务 1：设计一种能够有效保护栅氧槽角的 SiC 沟槽 MOSFET，画出其二维截面图，要求：标注各个区域的掺杂类型，结构可以根据图中英飞凌或罗姆的沟槽 MOSFET 结构改良，但不可完全相同；（30 分）

任务 2：逐步写出该沟槽 MOSFET 的完整工艺制备流程；（20 分）

任务 3：运用 Sentaurus 或者 Silvaco 等 TCAD 工具，采用合理的仿真参数：器件元胞尺寸为  $3\mu\text{m}$ ，沟槽栅宽度、深度均为  $1\mu\text{m}$ ，漂移区厚度  $\leq 12\mu\text{m}$ ，漂移区掺杂浓度  $\geq 8 \times 10^{15} \text{cm}^{-3}$ ，实现上述沟槽 MOSFET 器件二维仿真，要求：

- （1）给出器件的具体结构参数及掺杂参数；（10 分）
- （2）导出仿真得到的器件击穿特性曲线，击穿电压  $\geq 1400\text{V}$ ；（10 分）
- （3）在器件击穿电压  $\geq 1400\text{V}$  的前提下，导出仿真得到的器件转移特性曲线，

在  $V_{ds}=1V$ ,  $V_{gs}=18V$  时, 器件比导通电阻  $<3\text{ m}\Omega\cdot\text{cm}^2$ ; (10 分)

(4) 在器件击穿电压  $\geq 1400V$  的前提下, 导出仿真得到的器件反向耐压时的电场强度 profile, 在  $V_{ds}=1200V$  时, 栅氧中最大电场不超过  $3\text{ MV/cm}$ ; (20 分)