



数字 2. PTN_CNT 设计实现

1 试题说明

PTN_CNT (pattern count) 累计每拍输入数据 ptn_in0~ptn_in7 中相同比特位置组成的 8bit 数值出现的次数，该 8bit 数值即为 pattern。模块示意图如下：



详细描述如下：



- 以输入的某一拍为例，输入 ptn_in0 ~ ptn_in7 共 8 个 256bit 的数据，其中 ptn_in7 的 bit0, ptn_in6 的 bit0, ……，ptn_in0 的 bit0 共 8 个 bit，按照 ptn_in7 的 bit0 为高比特位，ptn_in6 的 bit0 为次高比特位，……，ptn_in0 的 bit0 为最低比特位组成 8bit 数值，8 个数据输入端口的所有 bit0 组成的值 {ptn_in7_bit0, ptn_in6_bit0, ..., ptn_in0_bit0} 称之为 pattern（定义：8 个

- 256bit 输入数据的相同 bit 位置组成的 8bit 数值即为 pattern，显然总共只可能有 0~255 共 256 个 pattern)，假设 8 个 256bit 输入数据的 bit0 组成的 pattern 值为 3，则 pattern_3 计数值加 1，counter 结果为 1；
2. 假设 8 个 256bit 输入数据的 bit1 组成的 pattern 值依然为 3，则 pattern_3 计数值继续加 1，counter 结果为 2；
 3. 假设 8 个 256bit 输入数据的 bit2 组成的 pattern 值为 255，则 pattern_255 计数值加 1，counter 结果为 1；
 4. 假设 8 个 256bit 输入数据的 bit254 组成的 pattern 值为 0，则 pattern_0 计数值加 1，counter 结果为 1；
 5. 假设 8 个 256bit 输入数据的 bit255 组成的 pattern 值为 254，则 pattern254 计数值加 1，counter 结果为 1；
 6. 此外，当拍输入的 8 个数据中，按照 byte 粒度设置 bitmap，bitmap 值为 1 的 byte 才进行 pattern 统计，否则不统计到 pattern 值中；假如图示中 ptn_in_bmp[1] 为 0，则 ptn_in0 ~ ptn_in7 的所有 bit8 组成的数据值无需关注，不进行 pattern 统计，ptn_in0 ~ ptn_in7 的所有 bit9 ~ bit15 组成的数据值也无需关注，不进行 pattern 统计；
 7. 同样地，在 ptn_in_vld 有效的每一拍需要不断识别 ptn_in_bmp 有效时，ptn_in7 ~ ptn_in0 相同 bit 位置组成的数据值对应 pattern 累积次数；
 8. 整个数据包 pattern 统计完成后，生成 pattern_0 ~ pattern_255 共 256 个 16 比特数值，按照 pattern_0 的 16 比特值在低 bit 位，pattern_255 的 16 比特值在高 bit 位，将输出转换成 1 维形式；

2 接口信号

注：所有针对外部的输入信号（PTN_IN）必须寄存后再使用，输出信号（PTN_OUT）也必须寄存器输出。


Signal Name	I/O	Width	Description
Global Signals			
clk	I	1	输入时钟。
rst_n	I	1	异步复位（同步撤离）
PTN_IN			
ptn_in_vld	I	1	输入数据有效指示：1：数据有效，0：数

			据无效
ptn_in_sop	I	1	输入数据第 1 拍指示，在 ptn_in_vld 为 1 时有效，1：有效，0：无效 注：有效时代表 1 个完整包开始，0~255 pattern 清零重新开始统计；
ptn_in_eop	I	1	输入数据最后 1 拍指示，在 ptn_in_vld 为 1 时有效，1：有效，0：无效
ptn_in_bmp	I	32	输入数据 byte 粒度有效指示，在 ptn_in_vld 为 1 时有效，每个 bit 代表 1 个 byte，1 表示对应 byte 有效，0 表示无效 ptn_in_bmp[0] 为 0 表示 ptn_in0~ptn_in7 所有的 byte0 无效，不做 pattern 统计； ptn_in_bmp[1] 为 0 表示 ptn_in0~ptn_in7 所有的 byte1 无效，不做 pattern 统计；
ptn_in0	I	256	输入数据有效指示，在 ptn_in_vld 为 1 时有效
ptn_in1	I	256	输入数据有效指示，在 ptn_in_vld 为 1 时有效
ptn_in2	I	256	输入数据有效指示，在 ptn_in_vld 为 1 时有效
ptn_in3	I	256	输入数据有效指示，在 ptn_in_vld 为 1 时有效
ptn_in4	I	256	输入数据有效指示，在 ptn_in_vld 为 1 时有效
ptn_in5	I	256	输入数据有效指示，在 ptn_in_vld 为 1 时有效
ptn_in6	I	256	输入数据有效指示，在 ptn_in_vld 为 1 时有效
ptn_in7	I	256	输入数据有效指示，在 ptn_in_vld 为 1 时有效

PTN_OUT			
ptn_vld	O	1	输出数据有效指示，为脉冲，1：数据有效，0：数据无效
ptn_cnt	O	256*16	输出 pattern 统计值，在 ptn_vld 为 1 时有效

3 接口时序

PTN_IN/PTN_OUT interface timing diagram:



说明：图示为 1 个输入包的接口时序图，其中 ptn_vld 输出时刻仅为示例，另外，多个输入包之间支持背靠背输入或间隔输入（即 ptn_in_sop 可能会在 ptn_in_eop 的下一拍或者后续的其中某一拍有效）；

4 EDA 工具要求

【EDA 工具】：选择大赛官方已有的 FPGA 和芯片软件均可。

5 设计要求：

- 1、完成设计、验证文档，格式不限，包括设计思路、框图说明、模块电路设计。设计文档清晰，能准确描述设计方案，准确指导代码编写。验证报告要有测试结果，波形截图，提供编译无告警截图，仿真结果正确，时序正确，至少


- 2、设计符合题目要求。代码实现和文档描述一致。代码功能正确，golden 数据计算正确，否则仿真无法得分。代码结构合理，思路清晰，可读性好。代码面积越小越好，无冗余代码，代码无编译告警。对代码中影响综合面积的前三个点进行识别、分析说明原因，并统计设计中寄存器的数量。对代码中影响综合工作频率的前三条关键路径进行识别、分析说明原因。不能有不可综合代码。
- 3、参考测试数据：

Signal	Value	Hex
clk	0 -> 1	
rst_n	1	
ptn_in_vld	1	
ptn_in_bmp[31:0]	fff_ffff	0
ptn_in_sop	0 -> 1	ffff_ffff
ptn_in_eop	0 -> 1	
ptn_in0[255:0]	953_d0e6	0
ptn_in1[255:0]	837_eae5	0
ptn_in2[255:0]	e4e_e736	0
ptn_in3[255:0]	425_dabe	0
ptn_in4[255:0]	8c2_bb5f	0
ptn_in5[255:0]	e1f_a0e3	0
ptn_in6[255:0]	4d2_a76d	0
ptn_in7[255:0]	70d_b8eb	0

[illegible]

Signal	Value	Hex	Hex	Hex
clk	0 -> 1			
rst_n	1			
ptn_in_vld	1			
ptn_in_bmp[31:0]	ffff_ffff	0	951f_7ee0	9c2e_8eba
ptn_in_sop	0 -> 1			
ptn_in_eop	0 -> 1			
ptn_in0[255:0]	953_d0e6	0	2910_3c66_6aef *	5186_d5fb_eeed *
ptn_in1[255:0]	837_eea5	0	33f0_c47f_cfc2 *	143d_47be_59c5 *
ptn_in2[255:0]	efe_e73f	0	531e_005f_5ab6 *	f072_a4cf_5ee8 *
ptn_in3[255:0]	425_dabe	0	f6ec_fe0f_add9 *	ce1_6130_8cc2 f *
ptn_in4[255:0]	8c2_bb5f	0	7049_61b1_63ea *	a96e_9a3b_351e *
ptn_in5[255:0]	e1f_a0e3	0	ad1_a320_799e 0*	b837_2204_4422 *
ptn_in6[255:0]	4d2_a76d	0	b2b_9f6c_302b 1*	5060_b906_16b5 *
ptn_in7[255:0]	10d_b8eb	0	907f_4480_a517 *	9b9a_7782_5985 *

第三组数据（eop 比 sop 晚二拍，vld 信号均有效，ptn_in_bmp[31:0]与 ptn_in*[255:0]的详见 ptn_in.txt 文件中第三组数据）：



输入激励 ptn_in.txt 文件如下：



ptn_in.txt

其它测试数据自行构造。

4、评分标准：

类别	分值 权重	评分标准
设计 (60)	20	设计文档清晰，能准确描述设计方案，准确指导代码编写。
	20	设计符合题目要求。代码实现和文档描述一致。 对代码中影响综合面积的前三个点进行识别、分析说明原因，并统计设计中寄存器的数量。对代码中影响综合工作频率的前三条关键路径进行识别、分析说明原因。不能有不可综合代码。
	20	代码结构合理，思路清晰，可读性好。打拍数越少越好。 代码面积越小越好，无冗余代码，代码无编译告警。
验证	10	验证报告文档清晰，满足题目要求。提供编译无告警截图。



(40)	30	功能仿真结果正确、时序正确。 至少有三条数据波形截图（其中包括提供的三组激励数据，并将仿真结果打印输出到报告中（考虑到 ptn_cnt[4095:0] 结果较长，可以通过截图/拍照/导出到 txt 等方式呈现在文档中或者单独一个 txt 文档，要求结果要清晰可见），其他数据可自行生成）。
------	----	--