


混合信号 1：高精度数控延迟单元的分析与设计

高精度数控延迟单元被用于众多高精度数模模数转换电路中，例如 ADC，PLL 等电路。下图左边是一种高精度数控延迟单元的电路原理图，可实现将输入时钟信号 (S_{IN}) 的上升沿进行精确延时产生输出信号 (S_{OUT})，该电路产生的延迟为 S_{IN} 的上升沿到 S_{OUT} 上升沿的时间。工作原理及时序如右图所示，X 点电压首先被 PH1 开关重置到 0V，然后打开 PH2 开关将 X 点充到 $V_{DAC}(n)$ 电压，其中 $V_{DAC}(n)$ 电压由输入的数字控制码 n 决定。最后输入时钟信号 S_{IN} 打开电流源开关对 C_L 进行充电，在 X 节点上产生一个斜坡信号，该波形跨过反相器的阈值电压后由输出级反相器产生延迟后的上升沿信号 S_{OUT} 。



- 1) 请根据原理写出输入信号上升沿到输出信号上升沿延时的公式表达。如果假设 $I_R=100\mu A$ ，DAC 为 8bit，电路电源电压 VDD 为 1V，反相器阈值电压为 0.5V，目标为实现延迟范围 300 皮秒（即 $T_D(255)-T_D(0)=300ps$ ），请设计出 DAC 的最大最小电压 $V_{DAC}(0)$ 和 $V_{DAC}(255)$ ，以及充电电容 C_L 的大小。（40 分）
- 2) 加入时钟频率为 50MHz，输入占空比为 50%，请根据上面 1) 的要求在 virtuoso 里设计该数控延迟单元，实现数字到延迟转换线性度优于 0.5%（注：1、延迟非线性峰值/总延；2、非线性主要来源于开关非理想特性，电流源动态非线性以及反相器作为电压比较器时候的非理想特性）。DAC 请用理想模块搭建（veriloga 或者 spectre 模型均可）。（60 分）