

混合信号 2

一、二进制电容阵列 DAC 与 Split DAC 是 SAR ADC 中常见的两种电容阵列，前者常用于中低精度 SAR ADC，后者常用于中高精度 SAR ADC 中。在 12 位以上的电路设计中，常常采用后者。下图是 12 位 SAR ADC 中所采用的 Split DAC 开关电容的结构，其中 $N=12$, $M=6$ 。




图 1 12bit SAR ADC 中的 Split DAC 阵列结构示意图

(1) 假设 $V_{pp}=1V$ ，忽略比较器和参考电压的噪声以及其它非线性误差，若 $SNR \geq 70dB$ ，计算 DAC 阵列电容的总容值（容值单位 pF，精确到小数点后一位）。(15')

(2) 根据 pdk 提供的电容的匹配精度，若 $DNL \leq 0.5LSB_{rms}$ ，请确定 DAC 阵列电容的总容值（容值单位 pF，精确到小数点后一位）。(15')

(3) 根据 (1) 与 (2) 得到的合理电容值，忽略寄生电容 C_{PM} 与 C_{PL} 的情况下，计算桥接电容 C_B 的大小。(15')

(4) 如果寄生电容 C_{PM} 占 MSB DAC 总电容的 10%， C_{PL} 占 LSB DAC 总电容的 5%，重新计算桥接电容 C_B 的大小。(15')

(5) 建模 (3) 与 (4) 的情景，对 ADC 的输出用 MATLAB/Specter/其它工具进行仿真，并得出 ADC 输出波形的 FFT 分析(256 点以上)。

(40')