

射频 2：环形压控振荡器设计

1. 设计要求：




图 2 环形振荡器延迟单元参考图

如图 2 所示为一种采用偏斜方案的延迟单元基本结构图。通过双延迟路径，在优化 VCO 相位噪声的同时，提高振荡频率和调谐范围。

请基于 Cadence 工具，采用 SMIC 0.18 μm CMOS 工艺，使用延迟单元设计一款多级 Ring VCO，可自选延迟单元架构。电源电压 1.8V，典型工艺，温度 27°， V_{cont} 电压范围取 0.3V~1.5V，电路进行前仿真，请完成以下要求：

- 1) 性能指标：① $\text{PN}@1\text{MHz} < -105 \text{ dBc/Hz}$ ；
② 频率调谐范围：1.2GHz~3.6GHz；
③ 瞬态功耗<10mW。

2) 计算所设计的 VCO 的 FoM 值，计算公式如下：

$$FOM = |PN| + 20 \log \left(\frac{f_0}{f_{\text{offset}}} \right) - 10 \log \left(\frac{P_{vco}}{1\text{mW}} \right) + 20 \log \left(\frac{TR}{10} \right)$$

其中， P_{vco} 为瞬态平均功耗。如：输出频率为 2.4GHz 在 1MHz 频偏处相位噪声 -103dBc/Hz，瞬态电流为 5mA，频率调谐范围为 1.2GHz~3.6GHz 时，FoM 计算值为：

$$FOM = |-105| + 20 \log \left(\frac{2.4e^9}{1e^6} \right) - 10 \log \left(\frac{1.8 * 5}{1\text{mW}} \right) + 20 \log \left(\frac{3.6 - 1.2}{2.4 * 10} * 100 \right) = 183\text{dB}$$

2. 设计说明:

- 1) 请根据设计要求上机进行电路设计, 提交 word 文档形式的电路设计仿真报告和 Cadence 中对应的电路原理图和仿真文件。
- 2) 输入输出: 差分输出的负载设为两个 100 fF 电容到地。
- 3) 所有射频管均使用 n18_ckt_rf/p18_ckt_rf 晶体管, 可使用理想电阻 (片内电阻不高于 50 k) 和理想电容 (片内电容不高于 10 p)。

3. 报告内容:

- 1) 推导所设计的 Ring VCO 的起振条件, 并分析设计的 VCO 架构, 分析需包括延迟单元架构、级数等对性能的影响;
- 2) 给出详细电路原理图和 testbench 电路图, 器件参数 (晶体管尺寸与无源器件参数);
- 3) 针对 VCO 的相位噪声结果进行分析, 并尝试给出进一步的噪声优化方案。分析电源噪声对 VCO 相位噪声的影响, 给出推导公式, 自定义电源噪声值, 仿真验证公式合理性;
- 4) 各项性能指标的前仿结果图, 指标包括: 差分瞬态波形、输出调频范围、相位噪声、瞬态电流;
- 5) 计算 FoM 的值, 列表总结各项性能指标仿真结果 (计算 FoM 时不考虑电源噪声);
- 6) 在设计报告最后列出 Cadence 中顶层电路和仿真环境的路径, 保存各仿真设置对应的 spectre_state 名称并在报告中列出, 将设计文件保存成一个压缩文件, 确保可以通过 load spectre_state 重现仿真。

4. 评分标准:

评委将从电路分析理解 (35%)、电路仿真设计 (45%)、电路性能 (20%) 和设计规范四个方面对参赛者提交的设计文档、电路原理图和仿真文件进行评分。

提交报告内所包含的所有指标截图均需为最终提交的电路性能, 如发现最终提交电路性能与截图不符或最终提交电路无法仿真, 则所有指标得分均不予计算