## 計算機アーキテクチャレポート3解答

問1

- (1)  $4 \times 0.3 + 5 \times 0.2 + 4 \times 0.1 + 3 \times 0.4 = 1.2 + 1.0 + 0.4 + 1.2 = 3.8 \text{ CP I}$
- (2) 命令読み出しがヒットしなくて増加する分  $(5-1) \times 1 \times (1-0.98) = 0.08$  オペランド読み書きでの増加分  $(5-1) \times (0.2+0.1) \times (1-0.95) = 0.06$  3.8+0.08+0.06=3.94 CPI

問2

- (1) a:(7) b:(4) c:(5) d:(1) e:(6)
- (2) (2-1) 2+1+2+2+1=8ns
  - (2-2) 命令実行時間:2+2+2+2+2=10ns 最大処理命令数: $1\div(2*10^{-9})=5*10^{8}$  命令/sec
- (3) (3-1) add 命令でR1への書き込みが行われるWBステージの終了まで sub 命令のR1レジスタ からの読み出しが行われるIDステージの実行が待たされる。
  - (3-2) 演算結果はEXステージで得られており、これを後続の命令でデータをレジスタ群から読み出すのでなく、直接利用することによりパイプラインの乱れをなくすことができる。これを実現するために、以下の回路を負荷する。これによりレジスタ競合によるパイプラインの乱れはなくなり14ns に変化する。
  - ・実行結果を蓄えるバッファレジスタ(ラッチ)を装備する。レジスタは、後続3命令で利用することができるように3つ用意する。
    - ・上記バッファレジスタから演算装置の入力バスへ出力できるようにする。
    - ・IDフェーズでは、レジスタ群からバッファレジスタから読み出すべきかの検出回路を作る。

問3

⑤ 正負の符号

