

電子回路:第12回 MOSトランジスタ

基礎工学部情報科学科 粟野 皓光 awano@ist.osaka-u.ac.jp




Metal Oxide Semiconductor Field-Effect Transistor (MOS-FET)





研究室で設計したチップ




レイアウト




nMOSトランジスタの動作

ゲートに負電圧を印加



ソース・ドレインはp型基板で絶縁 ⇒電流は流れない(OFF状態)




ゲートが作る電界に電子が引き寄せられ、逆にホールは追い出されることで電子の多い領域が形成⇒ドレイン・ソース間が導通(ON状態)




pMOSトランジスタの動作

ゲートに正電圧を印加



ソース・ドレインはp型基板で絶縁 ⇒電流は流れない(OFF状態)


ゲートに<mark>負</mark>電圧を印加



ゲートが作る電界にホールが引き寄せられ、ホール過多の領域が形成される⇒ドレイン・ソース間が導通(ON 状態)




スイッチとしてのMOSトランジスタと論理ゲート




Gate	Source-Drain	
Н	ショート (ON)	
L	オープン(OFF)	


pMOS



Gate	Source-Drain	
Н	オープン(OFF)	
L	ショート (ON)	

- · 正確にはV_{GS}
- 一般にnMOSのソースはOV・ pMOSのソースは電源に繋ぐので ゲート電圧だけで議論して良い






- ロ A・Bがともに"H" 直列接続のnMOSが ONしYB="L"
- A・Bのどちらかでも"L"並列に接続されたpMOSがONしYB="H"



回路図⇒ブール式の変換



□pMOSに着目する場合

直列⇒AND・並列⇒ORに注意すると

$$F = \overline{D} \cdot (\overline{B} \cdot \overline{C} + \overline{A})$$

□nMOSに着目する場合

$$\overline{F} = A \cdot (B + C) + D$$

論理否定に注意 (nMOSがONの時は出力は"L")

よって
$$F = \overline{A \cdot (B + C) + D} = (\overline{A} + \overline{B} \cdot \overline{C}) \cdot \overline{D}$$

ブール式⇒回路の変換

pMOS・nMOSの接続を変えることで任意の論理関数が実現可能

以下のブール式をCMOS回路に変換


$$F = \overline{A + B \cdot C}$$

1. 入力毎に論理否定が入った形に式変形しpMOS部分を作る

$$F = \overline{A + B \cdot C} = \overline{A} \cdot (\overline{B} + \overline{C})$$

- □ AND⇒直列繋ぎ(全ての条件が満たされた時に導通)
- □ OR⇒並列繋ぎ(どれか一つでも満たされれば導通)
- 2. Fの論理否定を用いてnMOS部分を作る


$$\overline{F} = A + B \cdot C$$






トランジスタのサイズ調整

pMOSトランジスタはnMOSトランジスタのほぼ倍の抵抗を持つ





インバータのトランジスタサイジング

立上りと立下りで遅延時間を揃えるためにはpMOSのチャネル幅を倍にする




トランジスタレベル の回路図






ロ立上り時の等価回路

- pMOSを通って負荷 容量が充電される
- は倍なので、等価 抵抗はR



ロ立下り時の等価回路


- nMOSを通って負荷 容量が放電される
- nMOSの等価抵抗はR







NANDトランジスタサイジング

ロ立上りの等価回路





ロ立下りの等価回路




- 入力A・Bがともに"0"の時は, 2つのpMOSが 同時にON
- ・ 等価抵抗は全体でR/2となるが、最悪遅延を想 定するために片方のみが"0"の場合を考える
- 等価抵抗はR

- ・ nMOS側は直列に繋がっているので抵抗値も2倍
- pMOS側の抵抗と揃えるためには、nMOSも2倍 の幅にしておけば良い



トランジスタサイジングアルゴリズム

- N個のトランジスタが直列に接続=> 各々のサイズをN倍
- ・ 並列接続されたパスは独立に考える(最悪遅延の想定)
- · nMOSトランジスタのサイズを先に決定する






何故CMOS回路が使われるのか?


- ・ 世界初のマイクロプロセッサであるIntel 4004はpMOSのみで論理回路を組んでいた
 - 半導体製造技術が未成熟だったため、同じシリコンウェハにpMOS・nMOSを集積することが難しかった

真理值表			
Α	В	Υ	
0	0	1	
0	1	1	
1	0	1	
1	1	0	



4004のメタルマスク

https://tech.nikkeibp.co.jp/it/article/Watcher/20070702/276465/



- "logic-1"を出力している間はDC電流が電源からトランジスタ・抵抗を介してグランドに流れ込んでしまう =>消費エネルギーが非常に大きい
- 半導体製造技術の発展とともに、CMOS回路が一般的に使われるようになった




12

その他の回路方式

- ・ 今までの説明はStatic CMOSを前提にしてきた
 - ・ 出力を"1"に釣り上げるpull-up回路(pMOS)
 - 出力を"0"に引き下げるpull-down回路(nMOS)
 - pull-upとpull-downは排他的に動作
 - 出力が"1"ならpMOSのみ導通
 - 出力が"0"ならnMOSのみ導通
 - ⇒必ずどちらかは閉じているので, 直流消費電力が無い
- 面積や遅延などを考慮して、他の回路方式が使われる こともある
 - ・ Static方式の仲間
 - Pas-transistor logic系
 - Pseudo-nMOS logic
 - Dynamic方式


- □ CMOS論理ゲートの基本構成
 - pMOSとnMOSが相補的(Complementary)に動作
 - ・ 片方がONのとき、もう片方はOFF






ダイナミックロジック

pMOSまたはnMOSだけで論理回路を作ろうとすると直流電力を消費してしまう ⇒必要な時だけ電源と繋ぐスイッチを付加(=ダイナミック回路)





- 2つのトランジスタ(Q1・Q2)で nMOSのpull-down回路を挟み込んで いる
- ・ Q1・Q2が相補的にONすることで, 貫通電流を流さない方式




2020/7/1 電子回路#12 14

2つのフェーズから成る


ロプリチャージ

- CLKに"0"を入力すると上部のpMOSが ONしてコンデンサを充電
- ・ この時、下部のnMOSはOFFしている ため貫通電流は流れない




口評価

- CLKに"1"を入力すると下部のnMOSがON
- ・ この時、出力が"0"であればpull-down回路が導通し、 コンデンサを放電する
- ・ 出力が"1"ならばpull-down回路は導通しないのでコンデンサは充電されたまま
- 同時に上部のpMOSはOFFするので、やはり貫通電 流は流れない





ダイナミック・ロジックで構成したNOR回路




評価フェーズ(CLK="1"の時)にOutの値を取り出せばNORになる



ダイナミック・ロジックの問題点

- ・ 前述のダイナミック・ロジックはカスケード接続できない
- ・ 無理やり繋いでみると…
 - 初段のプリチャージ時に後段のQ5が意図 せずにONしてしまう=> C2が十分に充電されない
- ・ 初段の評価フェーズでもQ5はONしたまま
 - => C2が放電されてしまう
 - => 後段の回路は常に"0"を出力




評価フェーズの開始直後はQ5・Q6がとも にONしている →C2が意図せず放電されてしまう



ドミノ論理回路


- 解決策:プリチャージ中の"1"が伝播しないようにインバーターを挟む ⇒ドミノ論理回路と呼ばれる
- ダイナミック・ロジックのその他の課題
 - ・ 低いクロック周波数で誤動作する
 - CLKが遅いと漏れ電流でC_iが放電されてしまい, "1"出力を維持できない
 - ・ 自動配置配線との相性が悪い
- ・ 商用プロセッサにおけるドミノ論理回路
 - ・ 第2世代Pentium4(Northwood)までは演算回路の一部に使われていた






プロセッサの飛躍的な性能向上と将来のコンピューティング

ムーアの法則:集積回路上のトランジスタ数は「18か月毎に倍になる」



Shrinking chips

Number and length of transistors bought per \$



https://www.economist.com/graphic-detail/2013/12/30/less-is-moore

- ムーアの法則の経済的な終焉
- 新概念コンピューティングの研究が活性化
 - IEEEもPost Moore時代のコンピューティングを検討する団体を設立



19

