Лабораторные работа 1. Введение в Verilog HDL

Задача ознакомиться с базовыми возможностями Verilog HDL на примере создания цифрового устройства из нескольких модулей, реализующих арифметические операции, с передачей результатов вычислений по сигналу синхронизации между модулями

ЗАДАНИЕ

1. Разработайте 2 варианта реализации БОЭ на языке Verilog в соответствии с вариантом.
    a. Используя только assign конструкции
    b. Используя always-блок
2. Разработайте расширяемый БОЭ в виде параметризируемого модуля с возможностью настраивать ширину входных аргументов. Использовать уже разработанный БОЭ и generate-блок.
3. Разработайте последовательный элемент для сохранения результата расширяемого комбинационного элемента в регистр по тактовому сигналу clk. Поддержать возможность сброса значения результата по сигналу rst.
4. Протестируйте разработанный элемент в симуляционном окружении.
5. Составьте отчет по результатам выполнения работы.

Вариант	БОЭ
1	Мультиплексор 2 в 1
2	Демультиплексор 2 в 1
3	Шифратор 2 в 1
4	Дешифратор 1 в 2
5	Двоичный полный компаратор
6	Двоичный полный сумматор
7	Двоичный полный вычитатель

Лабораторная работа 2. Многотактная реализация цифрового блока

1. Разработайте и опишите на Verilog HDL многотактную схему, вычисляющую значение функции в соответствии с заданными ограничениями согласно варианту задания. Размер операндов – 32 бита.
2. Определите область допустимых значений функции.
3. Разработайте тестовое окружение для разработанной схемы. Тестовое окружение должно проверять работу схемы не менее, чем на 10 различных тестовых векторах.
4. Проведите моделирование работы схемы и определите время вычисления результата. Схема должна тактироваться от сигнала с частотой 100 МГц.
5. Проведите синтез и размещение схемы для ПЛИС, входящей в состав отладочной платы Saylinx.

6. Определите количество и тип используемых ресурсов ПЛИС после размещения схемы.
7. Проверьте работоспособность схемы на отладочной плате Saylinx.
8. Составьте отчет по результатам выполнения работы.

Отчет должен включать:

1. Титульный лист.
2. Цель работы.
3. Задание в соответствии с вариантом.
4. Схему (рисунок) разработанного блока вычисления функции, заданной вариантом, в терминах базовых операционных элементов (БОЭ) (т.е. используя мультиплексоры/демультиплексоры, шифраторы/дешифраторы, компараторы, регистры, счетчики и др.).
5. Описание работы разработанного блока, начиная с подачи входных данных и заканчивая получением результата.
6. Область допустимых значений для разработанного блока.
7. Результат тестирования разработанного блока (временные диаграммы).
8. Время вычисления результата при частоте тактового сигнала в 100 МГц.

Вариант	**Функция**	**Ограничения**
1	$y = a^2 + \sqrt[3]{b}$	Количество сумматоров: 1 Количество умножителей: 2
2	$y = a^3 + \sqrt[2]{b}$	Количество сумматоров: 2 Количество умножителей: 1
3	$y = \sqrt{a^2 + b^2}$	Количество сумматоров: 1 Количество умножителей: 2
4	$y = \sqrt{a + \sqrt[3]{b}}$	Количество сумматоров: 2 Количество умножителей: 1
5	$y = 3a + 2 \cdot \sqrt[3]{b}$	Количество сумматоров: 1 Количество умножителей: 2
6	$y = a \cdot b + a^3$	Количество сумматоров: 2 Количество умножителей: 1
7	$y = a \cdot \sqrt{b}$	Количество сумматоров: 1 Количество умножителей: 2
8	$y = a \cdot \sqrt[3]{b}$	Количество сумматоров: 2 Количество умножителей: 1
9	$y = \sqrt[3]{a} + \sqrt{b}$	Количество сумматоров: 1 Количество умножителей: 2

10	$y = \sqrt[3]{a + \sqrt[2]{b}}$	Количество сумматоров: 2 Количество умножителей: 1

Схема алгоритм умножения в столбик:




Схема алгоритма вычисления квадратного корня с использованием только операций сложения, вычитания, сравнения и сдвига представлена на рисунке. В схеме алгоритма символом N обозначена разрядность входного операнда x.





Схема алгоритма вычисления кубического корня с использованием только операций умножения, сложения, вычитания, сравнения и сдвига представлена на рисунке. В схеме алгоритма символом N обозначена разрядность входного операнда x.



Лабораторная работа 3. Конвейерная реализация цифрового блока

1. Разработайте и опишите на Verilog HDL конвейерную схему, вычисляющую значение функции в соответствии с заданными ограничениями согласно варианту задания. Размер операндов – 32 бита.
2. Разработайте тестовое окружение для разработанной схемы. Тестовое окружение должно проверять работу схемы не менее, чем на 10 различных тестовых векторах.
3. Проведите моделирование работы схемы и определите время вычисления результата. Схема должна тактироваться от сигнала с частотой 100 МГц.
4. Проведите синтез и размещение схемы для ПЛИС, входящей в состав отладочной платы Saylinx.
5. Определите количество и тип используемых ресурсов ПЛИС после размещения схемы.
6. Проведите сравнительный анализ многотактной и конвейерной реализации схемы по критериям: время вычисления, количество используемых ресурсов ПЛИС.
7. Проверьте работоспособность схемы на отладочной плате Saylinx.
8. Составьте отчет по результатам выполнения работы.

Отчет должен включать:

1. Титульный лист.
2. Цель работы.

3. Задание в соответствии с вариантом.
4. Схему (рисунок) разработанного блока вычисления функции, заданной вариантом, в терминах базовых операционных элементов (БОЭ) (т.е. используя мультиплексоры/демультиплексоры, шифраторы/дешифраторы, компараторы, регистры, счетчики и др.).
5. Описание алгоритма работы пользователя. Приводится схема алгоритма и краткое описание порядка взаимодействия пользователя с устройством, то есть указывается, какие кнопки/переключатели в какой последовательности нажимать/переключать, где смотреть и как интерпретировать результат работы.
6. Результат тестирования блока в симуляторе (временные диаграммы).
7. Таблицу с данными об использовании ресурсов ПЛИС.
8. Выводы по работе.

Лабораторная работа 4. Использование стандартизированного коммуникационного интерфейса (на примере AXI или Wishbone)

1. Разработайте контроллер интерфейса, соответствующего варианту, для ведущего устройства.
2. Разработайте контроллер интерфейса, соответствующего варианту, для ведомого устройства.
3. Разработайте систему, состоящую из одного ведущего устройства и 3х ведомых устройств, разработанных 1-3 лабораторных работах, подключенных друг к другу по общей шине. Ведущее устройство должно позволять задавать входные аргументы и выбирать ведомое устройство для отправки и получения данных.
4. Разработайте тестовое окружение для разработанной схемы. Тестовое окружение должно проверять работу схемы не менее, чем на 10 различных тестовых векторах для каждого ведомого устройства.
5. Проведите синтез и размещение схемы для ПЛИС, входящей в состав отладочной платы Saylinx.
6. Определите количество и тип используемых ресурсов ПЛИС после размещения схемы.
7. Проверьте работоспособность схемы на отладочной плате Saylinx.
9. Составьте отчет по результатам выполнения работы.

Отчет должен включать:

1. Титульный лист.
2. Цель работы.
3. Задание в соответствии с вариантом.
4. Схему (рисунок) разработанной системы, заданной вариантом, в терминах крупноблочного описания схем.
5. Карту памяти с описанием адресов доступа к ведомым устройствам.
6. Результат тестирования блока в симуляторе (временные диаграммы).
7. Таблицу с данными об использовании ресурсов ПЛИС.
8. Выводы по работе.

Вариант	Интерфейс
1	AXI
2	Wishbone
3	AMBA AHB

https://vlsiworlds.com/wp-content/uploads/2025/01/ahb_protocol_pdf.pdf

https://riteme.site/nscscc/doc/soc/AMBA%20AXI%20and%20ACE%20Protocol%20Specification.pdf

https://home.engineering.iastate.edu/~zambreno/classes/cpre588/documents/other/wishbone.pdf

https://zipcpu.com/blog/2021/08/28/axi-rules.html