Университет ИТМО
[Факультет]

ОТЧЁТ

по лабораторной работе № 1
«Введение в Verilog HDL»
Дисциплина: «Функциональная схемотехника»
Вариант: [Не назначен]

Выполнил: [Фамилия И.О.]
Группа: [Группа]
Проверил: [Фамилия И.О. преподавателя]

Санкт-Петербург
2026

1. Цель работы

Ознакомиться с базовыми возможностями Verilog HDL на примере цифрового устройства из нескольких модулей и сохранения результата вычисления по тактовому сигналу.

2. Задание в соответствии с вариантом

Вариант ещё не назначен. Это каркас, а не отчёт о выполненной работе.

1. Реализовать базовый операционный элемент (БОЭ) с помощью конструкций `assign` и блока `always`.
2. Разработать расширяемый параметризуемый БОЭ с использованием базового элемента и блока `generate`.
3. Сохранять результат в регистр по сигналу `clk`, поддержать сброс по сигналу `rst`.
4. Проверить устройство в симуляционном окружении.
5. Составить отчёт.

После получения варианта указать назначение, входы, выходы, таблицу истинности и логические выражения выбранного БОЭ.

3. Разработка устройства

3.1. Базовый операционный элемент

[TODO: описание обеих реализаций и пояснение отсутствия защёлок в `always @*`.]

3.2. Параметризуемый модуль

[TODO: разрядности входов и выхода, схема соединения экземпляров БОЭ, `generate`.]

3.3. Регистр результата

Модуль `result_register` принимает параметр `WIDTH`, вход данных `data`, тактовый сигнал `clk` и сигнал сброса `rst`. Результат обновляется по положительному фронту `clk`. Асинхронный сброс активен при высоком уровне и имеет приоритет перед записью. До первого сброса или фронта тактового сигнала начальное значение не определено.

На плате вход `RST_N` имеет активный низкий уровень, поэтому при подключении регистра требуется инверсия. Составной модуль пока не реализован.

[TODO: добавить схему устройства и ссылку на неё в тексте. Оформление: `figure(image("figures/scheme.svg"), caption: [Структурная схема устройства])`.]

4. Тестирование

[TODO: описать независимую эталонную модель, тестовые наборы, разрядности, результаты симуляции и добавить временные диаграммы из фактически полученного VCD. Не подменять результаты тестирования ожидаемыми значениями.]

Отдельный тест регистра проверяет асинхронный сброс, приоритет сброса, запись по положительному фронту и удержание результата между фронтами. Тест БОЭ оставлен незавершённым до получения варианта.

5. Выводы

[TODO: заполнить после реализации и успешной симуляции.]

6. Исходный код

6.1. Регистр результата

```
`timescale 1ns/1ps
`default_nettype none

// Active-high asynchronous reset; capture on the rising clock edge.
module result_register #(
    parameter WIDTH = 8
) (
    input wire clk,
    input wire rst,
    input wire [WIDTH-1:0] data,
    output reg [WIDTH-1:0] result
);
    always @(posedge clk or posedge rst) begin
        if (rst)
            result <= {WIDTH{1'b0}};
        else
            result <= data;
    end
endmodule

`default_nettype wire
```

6.2. Остальные модули

[TODO: включить завершённые реализации и тестовое окружение через `raw(read(...))`.]