configuration_files/BOOMV3_PIM/processor_PIM.cfg //=======RVV BIGGER LOADS====== // 0 -> Disabled

Alteração/Solução: Ao invés de enviar um prefetch avulso, a primeira instrução que dá MISS vira um prefetch.

Alerta: Isso foi planejado para um processador in-order.

Problema: Se mais requisições forem feitas em paralelo,
elas podem não aproveitar a expandida (já que a
verificação do MSHR já passou quando ela é gerada).

uop_package_t

bool is_vector_insn;

opcode_package_t

bool is_vector_insn;

uop_package_t::opcode_to_uop(...)

processor_t

// Minimum number of bytes loaded by each first vector load; // Default is 0 uint32_t SIMULATED_VECTOR_LOAD_SIZE;

INSTANTIATE_GET_SET_ADD (uint32_t, SIMULATED_VECTOR_LOAD_SIZE)

bool is_vector_insn(opcode_package_t *);

set_SIMULATED_VECTOR_LOAD_SIZE(0);

processor_t::allocate()

// libconfig::Setting &cfg_root = orcs_engine.configuration->getConfig();
// libconfig::Setting &cfg_processor = cfg_root["PROCESSOR"][0];
if (cfg_processor.exists("SIMULATED_VECTOR_LOAD_SIZE"))
 set_SIMULATED_VECTOR_LOAD_SIZE(cfg_processor["SIMULATED_VECTOR_LOAD_SIZE"]);

processor_t::rename()

// Adicionar for (uint32_t r = 0; r < rob_line->uop.num_mem_operations; ++r)

uint32_t pos = (pos_mob + r) % MOB_LIMIT; rob_line->mob_base[pos].is_first_of_vector_load = ((r == 0) && rob_line->uop.is_vector_insn);

processor_t::fetch(...) //========== //add control variables

//=========

//Mark vector insn

//=========

//========= operation.is_vector_insn = is_vector_insn(&operation);

this->is_vector_insn = opcode.is_vector_insn;

cache_manager_t::process()

// Em:
} else if (!request->sent_to_ram) {
 <AQUI>

Adicionar: // Check if its the first load request from RVV // // The read check is necessary because writes do not have clients
if ((request->memory_operation == MEMORY_OPERATION_READ) && (((memory_order_buffer_line_t *)request->clients[0])->is_first_of_vector_load)) {

memory_order_buffer_line_t

bool is_first_of_vector_load;

memory_order_buffer_line_t::package_clean()

this->is_first_of_vector_load = false;

processor_t::is_vector_insn(opcode_package_t *insn)

// Deve verificar se o opcode_assembly começa com v
if (insn->opcode_assembly[0] == 'v') return true;
return false;