Propuesta de contenido para el curso IE-523 Circuitos Digitales II

Semana	Temas	Entregas / Material de Trabajo
1	Perspectiva histórica del diseño de sistemas digitales	Miércoles:
	Problemas relacionados al diseño de sistemas	Profesor entrega Tarea #1
	grandes:	
	 Planeamiento 	
	 Necesidad de trabajo en equipo. 	
	 Complejidad de diseño: muchos detalles, escala. 	
	 Complejidad en la verificación/validación. 	
	Historia (Mapas de Karnaugh, Quine-McClusky,	
	Espresso, SIS, MVSIS, ABC, Yosys)	
	Jerarquía de diseño / Niveles de descripción	
2	Descripción conductual del circuito digital	Miércoles:
	Introducción a un lenguaje de descripción de	Profesor entrega Tarea #2
	hardware (HDL).	Jueves:
	Estructura de Verilog: módulos, procesos	• Estudiantes entregan Tarea #1
	concurrentes, alambres y registros.	
	Temporización básica.	
	 Conceptos de elaboración de pruebas 	
3	Construcción de una biblioteca de componentes	Miércoles:
	Restricciones al diseño: frecuencia máxima,	Profesor entrega Tarea #3 y #4
	consumo de energía, y costo.	Jueves:
	 Parámetros temporales: t_{pdh}, t_{pdl}, t_{cdh}, t_{cdl}, t_{setup}, t_{hold}. 	• Estudiantes entregan Tarea #2
	 Código de instrumentación. 	Estudiantes entregan Tarea #2
	Simulación de dispositivos con parámetros temporales y consumo do coorgío	
4	temporales y consumo de energía. Síntesis manual del circuito	Miércoles:
4		
	Estrategias de diseño: top-down, bottom-up Diseño manual de un sistema disital.	• Profesor entrega Tarea #5 Jueves:
	Diseño manual de un sistema digital.	
	Descripción lógica genérica y mapeo de tecnología.	• Estudiantes entregan Tarea #3 y #4
	Segmentación del diseño	
	Descripción estructural del diseño en Verilog	
	Estimación de frecuencia máxima de operación,	
	consumo de potencia y costo del diseño.	3.5%
5	Síntesis automática del circuito	Miércoles:
	Uso de herramientas de síntesis automáticas	Profesor entrega Tarea #6 Laconservation Laconservation
	Limitaciones de la síntesis automática.	Jueves:
	Descripción lógica genérica y mapeo de tecnología.	• Estudiantes entregan Tarea #5
	Descripción estructural del diseño en Verilog	
	Estimación de frecuencia máxima de operación,	
	consumo de potencia y costo del diseño.	
	Comparación con el diseño sintetizado manualmente.	
6	Elaboración de Pruebas	Miércoles:
	Modelado de Fallas: funcionales, atado-a (stuck-at) y	Profesor entrega enunciado del
	de puente.	proyecto #1.
	Pruebas funcionales. Construcción del verificador en	Jueves:
	el banco de pruebas.	• Estudiantes entregan Tarea #6
	Pruebas estructurales para circuitos combinacionales.	
7	Elaboración de Pruebas	Miércoles:
	 Introducción a DFT, "design for testability". 	 Profesor entrega Tarea #7
	 Conceptos de observabilidad y controlabilidad. 	 Estudiantes hacen la presentación de
	Metodología del "Scan Path".	de <u>avance #1</u> del Proy#1. Ver [1] y [2]

	Inclusión del "Scan Path" a la descripción estructural	abajo.
8	Comunicación entre subsistemas	Miércoles:
0	Comunicación unidireccional y bidireccional	Profesor entrega Tarea #8
	Comunicación Sincrónica y Asincrónica	 Estudiantes hacen la presentación
	Comunicación Serial y Paralelo	de de <u>avance #2</u> del Proy#1. Ver
	Conditicación de los datos	[1] y [2] abajo.
		Jueves:
	• Ejemplos de estándares: RS-232, PCIe, USB, DDR,	• Estudiantes entregan Tarea #7
	etc.	Estudiantes entregan Tarea "7"
9	Tecnología: Niveles de integración y dispositivos	Miércoles:
	Sistemas Complejos	 Estudiantes hacen la presentación de
	Partición Funcional de Sistemas Complejos	de <u>avance #3</u> del Proy#1. Ver [1] y [2]
	Estrategias top-down y bottom-up	<mark>abajo.</mark>
	Escalas de integración: SSI, MSI, LSI, VLSI, SOC	Jueves:
	Balance entre Hardware y Software / Niveles de	• Estudiantes entregan Tarea #8
	Paralelismo	
	 Dispositivos Especiales: muxes, sumadores, 	
	memorias, microprocesadores, FPGAs, PLDs,	
	ASICs, dispositivos de interfaz con señales	
10	analógicas.	Miércoles:
10	Tecnología: Niveles de integración y dispositivos • FPGAs	
		 Estudiantes hacen la presentación final del Proy#1
11	Memorias Dinámicas Descripción de sistemas disitales usando PTI	Miércoles:
11	Descripción de sistemas digitales usando RTL	
	Algoritmos y RTL: Similitudes entre un programa y la transferancia entre registros.	Profesor entrega enunciado del provento #2
	la transferencia entre registros.	proyecto #2.
	 Alternativas de solución: Software vs. Hardware Notación RTL 	
12	Partición Ruta de Datos (<i>Data Path</i>) y Control Descripción de sistemas digitales usando RTL	Miércoles:
12	Mapeo de algoritmos a una ruta de datos y control	 Profesor entrega Tarea #9
	Tabla de Transferencias entre Registros	(controladores y pipeline)
	Transferencias incondicionales	 Estudiantes hacen la presentación de
	Transferencias incondicionales Transferencias condicionales	de avance #1 del Proy#2. Ver [2]
	Transferencias condicionales	abajo.
13	Descripción de sistemas digitales usando RTL	Miércoles:
10	Esquemas de secuenciamiento con flip flops y	 Estudiantes hacen la presentación de
	latches:	de avance #2 del Proy#2. Ver [2]
	 Reloj de una fase 	abajo.
	o Reloj de dos fases	Jueves:
	 Reloj de pulsos 	• Estudiantes entregan Tarea #9
1.4	Descripción de sistemas disitales de DEF	Miámaologi
14	Descripción de sistemas digitales usando RTL	Miércoles:
	• Controladores: 1 ff/estado (<i>one-hot</i>), Richards, y	• Estudiantes hacen la presentación de
	microprogramado O Velocidad de los controladores	de <u>avance #3</u> del Proy#2. Ver [2]
	 velocidad de los controladores Saltos unidimensionales vs saltos 	<mark>abajo.</mark>
	multidimensionales	
	 Flexibilidad en la modificación de algoritmos 	
	Paralelismo via entubamiento (Pipeline)	
15	Descripción de sistemas digitales usando RTL	Miércoles:
	Aprovechamiento de recursos en la ruta de datos	Estudiantes hacen la presentación final
	Recursos independientes vs recursos compartidos	del Proy#2
	Compromiso entre reducción de recursos y	

	velocidad del sistema	
16	Descripción de sistemas digitales usando RTL	
	Comentar resultados de tarea sobre controladores /	
	pipeline.	

- [1] Usando lo descrito en "Criterios de evaluación para los Proyectos de Diseño del curso IE-523" cada grupo debe presentar ante la clase:
 - o Plan de Trabajo.
 - o Descripción Arquitectónica.
 - Plan de Pruebas.
- [2] Los integrantes del grupo presentan ante la clase:
 - Plan de Trabajo con los avances hechos.
 - o Ejemplos de resultados obtenidos. (Se incluyen resultados con problemas o resultados satisfactorios)
 - o Algunas conclusiones o recomendaciones que se tengan a este punto.