

## Computer Organization Lab 1: 32bit ALU

## 0716033 周俊毅





2. 先從最基本的 1bit ALU 開始 input 有 src1 的一個 bit, src2 的一個 bit, less, A\_invert:ALU\_control[3], B\_invert: ALU\_control[2], cin, operation, output 有 1bit result cout, equal: 確認每個 bit 是否一樣,It:將數字相減結果輸出(只會用於第 32 個 ALU)

```
wire input1, input2, And, Or, Add;
//將src1和src2分別跟a invert和b invert微XOR可以知道直要不要做反向
//像如果要做NAND,NOR,SUB,都需要加個not所以可以運用abinvert來直接讓src1跟src2做反向
assign input1=src1^A invert;
assign input2=src2^B_invert;
assign equal=input1^input2;
assign And=input1&input2;
assign Or=input1|input2;
//cout如同底下的code一樣只要三個變數中有其中兩個是1,cout就會是1
assign Add=cin^equal;
assign cout=(input1&input2)|(input1&cin)|(input2&cin);
assign lt=Add;
always@( * )
   begin
       case(operation)
          2'b00:result=And;
           2'b01:result=0r;
           2'b10:result=Add;
           2'b11:result=less;
```

接下來是 32bit ALU, 主要架構是 32 個 1 bit ALU 和一個 compare,來做出 bonus,比較特別是第一個 ALU 的 less 值是經過 compare 出來的值,其他都是 0 因為最後出 result=00......001 這樣,所以其他 ALU less 都是 0,因為要檢查每個 bit 是否一樣所以要多輸出一個 equal

```
output [32-1:0] result;
output
output
                cout;
               overflow;
      [32-1:0] result;
                zero;
                cout;
reg
                overflow;
//equal: 檢查32個位置有沒有一樣,equal bit: 檢查所有equal32bit是不是都一樣
wire ov;
wire [32-1:0] rs;
wire [33-1:0] c;
wire [32-1:0] equal;
wire equal bit;
wire less_than, set, lt;
assign c[0]=ALU_control[2];
    .src1(src1[0]),
    .src2(src2[0]),
    .less(set),
    .A invert(ALU control[3]),
    .B_invert(ALU_control[2]),
    .cin(c[0]),
    .operation(ALU_control[1:0]),
    .result(rs[0]),
    .cout(c[1]),
    .equal(equal[0])
```

下一個是後面的關於輸出以及 bonus 的部分

```
//overflow的計算方式就是檢查最後一個bit的cin跟cout是不是一樣如果不一樣的話就是overflow
//會overflow只有兩種方式一個是正數加正數但結果是貧數也就是0+0+1=1, cin=1, cout=0
assign ov=c[31]^c[32];
//因為lt只是最後一個bit+cin相加之後的結果所以有可能會因為overflow出來結果是錯的
//解決方法就是看兩個數是不是同號,因為相滅會overflow只有可能是正滅貧以及貧滅正
//如果同號只要看被滅數(src1)的sign就知道結果,而同號就還是要看lt的結果來判斷
assign less than=equal[31] ? lt : src1[31];
//equal_bit將所有bit and起來只要有一個不一樣也就是0, equal_bit就會是0
          equal_bit, equal[0], equal[1], equal[2], equal[3], equal[4],
          equal[5], equal[6], equal[7], equal[8], equal[9], equal[10],
          equal[11], equal[12], equal[13], equal[14], equal[15], equal[16]
          , equal[17], equal[18], equal[19], equal[20], equal[21], equal[22]
          , equal[23], equal[24], equal[25], equal[26], equal[27], equal[28]
          , equal[29], equal[30], equal[31]
 /而bonus control是決定要做出哪種比較的,所以也要放人
//output是set,最後set就是會接到第一個ALU的less來表示結果
compare c1(
   .bonus control(bonus control),
   .equal_bit(equal_bit),
   .less_than(less_than),
   .bonus set(set)
always a(*) begin
   if (rst_n) begin
      result ≤ rs;
       zero ≤ ~|rs;
      cout ≤ c[32];
       overflow≤ ov;
```

再來是 compare 的部分,也就是 bonus 的部分 input equal\_bit: 每個 bit 是否都依樣 Less\_than:有沒有小於

```
input [3-1:0] bonus_control;
input
              equal bit;
              less_than;
input
output reg bonus set;
wire slt, sgt, sle, sge, seq, sne;
//因為所有的結果都可以透過less_than 跟 equal來表示
//想是set_greater_than 就是要大於,也就是要檢查不能小於也不能等於
//其他你都可以用瑄模來表示
assign slt=less than;
assign sgt=~(less than|equal bit);
assign sle=less than|equal bit;
assign sge=~less than;
assign seq=equal bit;
assign sne=~equal bit;
//最後就是依照bonus control來決定是輸出何種結果
//我是用case來寫
always a(*)
begin
   case (bonus control)
       3'b000: bonus set ≤ slt;
       3'b001: bonus set ≤ sgt;
       3'b010: bonus set ≤ sle;
       3'b011: bonus set ≤ sge;
       3'b110: bonus set ≤ seq;
       3'b100: bonus set ≤ sne;
   endcase
```

- Commands for executing your source codes: iverilog -o bonus.vvp testbench.v alu.v alu\_top.v compare.v vvp bonus.vvp
- 4. Problems encountered and solutions: 我遇到最大的問題在於搞懂 verilog 這個語言其它到是還好,還有在用 test 的時候用了沒有把註解刪掉,其它都沒什麼問題。