Reporte Técnico de Actividades Práctico-Experimentales Nro. 001

1. Datos de Identificación del Estudiante y la Práctica

Nombre del estudiante(s)	Sdier Emanuel Roblez Roblez
Ciclo	Segundo (2.º) – Paralelo A
Unidad	Unidad 1. Análisis de lógica combinacional con diseño clásico
Resultado de aprendizaje de la unidad	R1. Diseña e implementa circuitos combinacionales básicos utilizando técnicas de diseño clásico, bajo los principios de solidaridad, transparencia, responsabilidad y honestidad.
Práctica Nro.	003
Título de la Práctica	Optimización de hardware mediante mapas de Karnaugh
Nombre del Docente	Ing. Luis Darío Sinche Cueva, Mg.
Fecha	Martes, 27 de octubre de 2026
Horario	07:30 – 09:30
Lugar	Laboratorio de computación de la Carrera de Computación
Tiempo planificado en el Sílabo	2 horas (componente de aprendizaje práctico experimental, semana 3)

2. Objetivo(s) de la Práctica

01. Minimizar una función lógica de cuatro variables con condiciones indiferentes mediante mapas de Karnaugh y comprobar por simulación que el circuito mínimo cumple la misma especificación que el circuito canónico.
02. Convertir el circuito mínimo a una sola familia de compuertas (NAND), implementarlo con el circuito integrado 74LS00 y cuantificar el ahorro en compuertas y circuitos integrados frente a la versión sin minimizar.

3. Materiales, Reactivos, Equipos y Herramientas

4. **Materiales y reactivos:**
    a. No aplica: la práctica se desarrolla íntegramente en simulación.
    b. Hojas de papel y esfero para el diseño (Parte 0).

5. **Equipos y herramientas**
    a. Computador del laboratorio o computador personal (Windows, macOS o Linux).

b. Simulador Logisim-evolution (software libre, licencia GPL v3), el mismo de la práctica 001.

c. Aula virtual (EVA) de la asignatura, para entregar el informe.

6. Procedimiento / Metodología Ejecutada

La práctica es individual. Se aplica la estrategia de **diseño verificado antes de implementado**: el estudiante resuelve primero el diseño en papel (Parte 0) y después usa el simulador para comprobarlo, no para obtenerlo. Toda diferencia entre lo diseñado y lo simulado se explica en el informe; no se corrige el diseño en papel para que coincida.

Actividad	Tiempo	Acumulado
Inicio	10 min	10 min
Parte 0. Diseño en papel	30 min	40 min
Parte A. Circuito canónico	20 min	60 min
Parte B. Circuito mínimo	10 min	70 min
Parte C. Verificación de equivalencia	10 min	80 min
Parte D. Implementación con el 74LS00	15 min	95 min
Cierre	10 min	105 min

Tabla 0. Distribución del tiempo de la práctica (105 minutos). Las preguntas de control y el informe se completan fuera del laboratorio.

Enunciado del problema

Un juego educativo para niños de una escuela de Loja tiene un teclado numérico que envía el dígito presionado en código BCD de cuatro bits, **A B C D** (A es el bit más significativo). Un LED verde debe encenderse (**F = 1**) cuando el dígito presionado es un **número primo** (2, 3, 5 o 7) y permanecer apagado en cualquier otro caso. El teclado solo tiene las teclas 0 a 9, por lo que las combinaciones 1010 a 1111 nunca llegan al circuito.

Parte 0. Diseño en papel (30 min, sin usar el simulador)

1. Complete la columna «F diseño» de la Tabla 1. Use X en las combinaciones que nunca ocurren.
2. Escriba la función en notación compacta, F = Σm( ) + d( ), y su expresión canónica en suma de productos.
3. Dibuje el mapa de Karnaugh tratando las X como 0 y obtenga la SOP mínima **sin** condiciones indiferentes.

4. Dibuje el mapa de Karnaugh usando las X y obtenga la SOP mínima **con** condiciones indiferentes. Señale los implicantes primos esenciales y si existe algún primo que no sea necesario.
5. Convierta la SOP mínima con X a un circuito solo con compuertas NAND de dos entradas y dibuje el esquema.
6. Registre las expresiones en la Tabla 2 y prediga, en la Tabla 3, las compuertas y los circuitos integrados que necesita cada versión.

m	A	B	C	D	Dígito	F diseño	F_can	F_min	F_nand	E
0	0	0	0	0	0					
1	0	0	0	1	1					
2	0	0	1	0	2					
3	0	0	1	1	3					
4	0	1	0	0	4					
5	0	1	0	1	5					
6	0	1	1	0	6					
7	0	1	1	1	7					
8	1	0	0	0	8					
9	1	0	0	1	9					
10	1	0	1	0	—					
11	1	0	1	1	—					
12	1	1	0	0	—					
13	1	1	0	1	—					
14	1	1	1	0	—					
15	1	1	1	1	—					

Tabla 1. Tabla de verdad: diseño en papel (F diseño) y resultados simulados (Partes A a D).

Versión	Expresión	N.º de literales
Canónica (SOP)		
Mínima SOP sin X		
Mínima SOP con X		

Solo NAND		

Tabla 2. Expresiones obtenidas en el diseño en papel.

Versión	Compuertas (tipo y número)	Circuitos integrados (referencia y número)	Niveles de compuertas
Canónica			
Mínima sin X (AND-OR)			
Mínima con X (AND-OR)			
Mínima con X (solo NAND)			

Tabla 3. Cuantificación del hardware de cada versión.

- **Inicio (10 min):**
    1. Se socializan los objetivos, la distribución del tiempo (Tabla 0) y la rúbrica (sección 8).
    2. Cada estudiante resuelve la Parte 0 en papel. Al terminarla abre Logisim-evolution, crea un proyecto nuevo y lo guarda como APE03_Apellido_Nombre.circ.

- **Desarrollo:**

Todas las versiones se construyen en el mismo circuito «main» y comparten los mismos cuatro pines de entrada, rotulados A, B, C y D. Para ordenar el cableado puede usar túneles (Cableado → Túnel) con las etiquetas A, B, C y D. Las inversiones se hacen con compuertas NOT o NAND explícitas; no use la propiedad «negar entrada» de las compuertas, porque oculta compuertas en el recuento.

Parte A. Circuito canónico, sin minimizar (20 min)

1. Coloque los cuatro pines de entrada A, B, C y D, y las compuertas NOT necesarias para obtener los complementos.
2. Construya un término producto por cada minitérmino de F con compuertas AND de cuatro entradas (propiedad «Número de entradas» = 4) y únalos con una compuerta OR.
3. Conecte la salida a un pin de salida rotulado F_can y a un LED verde.
4. Con la herramienta Pulsar recorra las 16 combinaciones en orden binario y registre la columna F_can de la Tabla 1.

Parte B. Circuito mínimo AND-OR con condiciones indiferentes (10 min)

1. En una zona separada del lienzo, construya la SOP mínima con X de su diseño en papel, alimentada por los mismos pines A, B, C y D.
2. Conecte la salida a un pin rotulado F_min y a un LED verde.
3. Recorra las 16 combinaciones y registre la columna F_min de la Tabla 1.

Parte C. Verificación de equivalencia (10 min)

1. Coloque una compuerta XOR cuyas entradas sean F_can y F_min. Conecte su salida a un pin rotulado E y a un LED rojo. E vale 1 solo cuando las dos versiones difieren.
2. Recorra las 16 combinaciones y registre la columna E de la Tabla 1.
3. Abra Proyecto → Analizar circuito y, en la pestaña «Tabla», capture la tabla con todas las salidas. Compárela con la Tabla 1.
4. Identifique las filas en las que E = 1. Anote en su hoja y luego en el informe: ¿es un error del circuito mínimo? Justifique con la especificación del enunciado.

Parte D. Implementación con una sola familia: circuito integrado 74LS00 (15 min)

1. Distribución de pines del 74LS00 (cuatro compuertas NAND de dos entradas): compuerta 1, entradas 1 y 2, salida 3; compuerta 2, entradas 4 y 5, salida 6; compuerta 3, entradas 9 y 10, salida 8; compuerta 4, entradas 12 y 13, salida 11; VCC en el pin 14 y GND en el pin 7.
2. Desde la biblioteca TTL coloque un componente 7400. Si el componente muestra los pines de alimentación, conecte el pin 14 a Power y el pin 7 a Ground.
3. Implemente su esquema NAND-NAND usando únicamente las compuertas de ese chip. Registre en la Tabla 4 qué compuerta del chip cumple cada función y qué pines usa.
4. Conecte la salida a un pin rotulado F_nand y a un LED verde. Recorra las 16 combinaciones y registre la columna F_nand de la Tabla 1.
5. Revise la Tabla 3 con lo realmente implementado y anote las diferencias con su predicción.

Compuerta del 7400	Función en el circuito	Entradas (pines)	Salida (pin)
Compuerta 1			
Compuerta 2			
Compuerta 3			
Compuerta 4			

Tabla 4. Asignación de compuertas y pines del 74LS00.

7. Resultados

2. Notación compacta y forma canonica

Notación compacta:

$F(A,B,C,D) = \sum m(2,3,5,7) + d(10,11,12,13,14,15)$

Expresión canónica (Suma de Minitérminos):

$F_{can} = \bar{A}\bar{B}C\bar{D} + \bar{A}\bar{B}CD + \bar{A}B\bar{C}D + \bar{A}BCD$

3. Mapa de Karnaugh SIN condiciones indiferentes (trabajando X=0)

AB \ CD	00	01	11	10
00	0	0	1 (m3)	1 (m2)
01	0	1 (m5)	1 (m7)	0
11	0	0	0	0
10	0	0	0	0

1. Grupo de 2: celdas (2,3) → $\bar{A}\bar{B}C$
2. Grupo de 2: celdas (5,7) → $\bar{A}BD$
3. (Grupo redundante de 2: celdas (3,7) → $\bar{A}CD$, no es necesario)

Expresión mínima sin X:

$F_{min_sin\ X} = \bar{A}\bar{B}C + \bar{A}BC$

Mapa de Karnaugh con condiciones indiferentes (X)

AB \ CD	00	01	11	10
00	0	0	1 (m3)	1 (m2)
01	0	1 (m5)	1 (m7)	0
11	X (m12)	X (m13)	X (m15)	X (m14)
10	0	0	X (m11)	X (m10)

Agrupaciones

Grupo 1: $m_2, m_3, m_{10}, m_{11} \rightarrow \bar{B}C$ (agrupa CD=10 y CD=11, Fila AB=00)

Grupo2: $m_5, m_7, m_{13}, m_{15} \rightarrow B \cdot D$ (agrupa m_5, m_7 y las X)

Grupo 3: (No esencial): $m_{12}, m_{13}, m_{15} \rightarrow A \cdot B$ (solo X's)

SOP mínima con X:


$F: \bar{B} \cdot C + B \cdot D$

5. Conversión a compuertas NAND de 2 entradas

$F_{min} = \bar{B}C + B\bar{D}$

$F = \overline{\overline{\bar{B}C} + \overline{B\bar{D}}}$

$F_{nand} = \overline{(\bar{B}C)} \cdot \overline{(B\bar{D})}$



Versión	Expresión	N.º de literales
Canónica	$F = \bar{A}\bar{B}C\bar{D} + \bar{A}\bar{B}CD + \bar{A}B\bar{C}D + \bar{A}BCD$	16
Mínima SOP sin X	$F = \bar{A}\bar{B}C + \bar{A}B\bar{D}$	6
Mínima SOP con X	$F = \bar{B}C + B\bar{D}$	4
Solo NAND	$F = \overline{(\bar{B} \cdot \bar{C})} \cdot \overline{(B \cdot \bar{D})}$ con $\bar{B} = \overline{B \cdot B}$	4


Tabla

m	A	B	C	D	Dígito	F. diseño	Fcan	Fmin	Fnand	E
0	0	0	0	0	0	0	0	0	0	0
1	0	0	0	1	1	0	0	0	0	0
2	0	0	1	0	2	1 √primo	1	1	1	0
3	0	0	1	1	3	1 √primo	1	1	1	0
4	0	1	0	0	4	0	0	0	0	0
5	0	1	0	1	5	1 √primo	1	1	1	0
6	0	1	1	0	6	0	0	0	0	0
7	0	1	1	1	7	1 √primo	1	1	1	0
8	1	0	0	0	8	0	0	0	0	0
9	1	0	0	1	9	0	0	0	0	0
10	1	0	1	0	-	X	0	1	1	1
11	1	0	1	1	-	X	0	1	1	1
12	1	1	0	0	-	X	0	0	0	0
13	1	1	0	1	-	X	0	1	1	1
14	1	1	1	0	-	X	0	0	0	0
15	1	1	1	1	-	X	0	1	1	1


Versión	Compuertas (tipo y número)	Circuitos integrados (referencia y número)	Niveles de compuertas
Canónica	4 NOT, 4 AND (4 entradas), 1 OR (4 entradas)	4 CIs: 1× 74LS04, 2× 74LS21, 1× 74LS32	3 niveles (NOT, AND ,OR)
Mínima sin X (AND-OR)	2 NOT, 2 AND (3 entradas), 1 OR (2 entradas)	3 CIs: 1× 74LS04, 1× 74LS11, 1× 74LS32	3 niveles (NOT, AND ,OR)
Mínima con X (AND-OR)	1 NOT, 2 AND (2 entradas), 1 OR (2 entradas)	3 CIs: 1× 74LS04, 1× 74LS08, 1× 74LS32	3 niveles (NOT, AND , OR)
Mínima con X (solo NAND)	4 NAND (2 entradas)	1 CI: 1× 74LS00	3 niveles (NAND inversor, NANDs intermedias, NAND salida)

Tabla 3. Cuantificación del hardware de cada versión.


Parte A. Circuito canónico, sin minimizar




Parte B. Circuito mínimo AND-OR con condiciones indiferentes



Parte C. Verificación de equivalencia





- 1 0 Ocultar líneas duplicadas Mostrar todas las líneas

16 de 16 filas mostradas

A	B	C	D	F_can	E	F_min
0	0	0	0	0	0	0
0	0	0	1	0	0	0
0	0	1	0	1	0	1
0	0	1	1	1	0	1
0	1	0	0	0	0	0
0	1	0	1	1	0	1
0	1	1	0	0	0	0
0	1	1	1	1	0	1
1	0	0	0	0	0	0
1	0	0	1	0	0	0
1	0	1	0	0	1	1
1	0	1	1	0	1	1
1	1	0	0	0	0	0
1	1	0	1	0	1	1
1	1	1	0	0	0	0
1	1	1	1	0	1	1

Compuerta del 7400	Función en el circuito	Entradas (pines)	Salida (pin)
Compuerta 1	Inversor para B (¬B)	1 y 2	3
Compuerta 2	Término $\overline{B'C}$	4 y 5	6
Compuerta 3	Término $\overline{BD}$	9 y 10	8
Compuerta 4	Compuerta de salida (F_{nand})	12 y 13	11


Tabla 4. Asignación de compuertas y pines del 74LS00.

1. **Identifique las filas en las que E = 1. Anote en su hoja y luego en el informe: ¿es un error del circuito mínimo? Justifique con la especificación del enunciado.**

   El enunciado establece que el teclado numérico solo envía los dígitos del 0 al 9 en BCD, por lo que las combinaciones del 10 al 15 corresponden a condiciones indiferentes (X) que nunca ocurrirán en el uso normal del juego. El mapa de Karnaugh asignó arbitrariamente el valor `1` a esas casillas para formar grupos más grandes y simplificar la

función al mínimo (F_min = B'C + BD). Para todos los dígitos válidos (0 a 9), el comportamiento de F_min es 100% idéntico al de F_can.

Parte D. Implementación con una sola familia: circuito integrado 74LS00



Link de Google Drive del archivo que contiene el circuito presentado: https://drive.google.com/drive/folders/1RWNjTQdDLiGT_zeOPX42LGf6QKZWrFGC?usp=sharing

8. Preguntas de Control

1. **¿Qué valor toma F_min en las combinaciones 1010 a 1111 y por qué en ellas E = 1? ¿Es un error del diseño? Justifique con el enunciado.**

   Con F_min = B'C + BD, para 1010, 1011, 1100, 1101, 1110 y 1111 se obtiene 1, 1, 0, 1, 0 y 1, respectivamente. F_can vale 0 en todas esas filas, por lo que E = 1 en 1010, 1011, 1101 y 1111. No es un error respecto de la especificación: son códigos BCD inválidos marcados como X. La conclusión depende de que realmente sean imposibles en el sistema.

2. **En el mapa con condiciones indiferentes, el grupo de la columna CD = 11 es un implicante primo. ¿Por qué no forma parte de la solución mínima?**

   El grupo CD cubre m3 y m7, junto con las condiciones indiferentes m11 y m15. Sin embargo, m3 ya está cubierto por el implicante esencial B'C y m7 por BD. CD no cubre ningún uno adicional necesario; incluirlo agregaría un término redundante.

3. **En el circuito NAND-NAND, ¿por qué B necesita una compuerta NAND con sus entradas unidas, mientras que C y D entran directamente? Formule la regla general.**

   La función mínima es B'C + BD. B aparece negada en el primer término, por eso se obtiene B' con NAND(B,B) = B'. C y D no están negadas, así que se conectan directamente. Regla general: una NAND con entradas unidas funciona como inversor; solo se usa cuando la función requiere la variable complementada.

4. **Calcule el ahorro porcentual en circuitos integrados entre la versión canónica y la versión NAND. ¿El mínimo en literales coincidió con el mínimo en circuitos integrados? Justifique con la Tabla 3.**

Con el recuento de la Tabla 3, la versión canónica requiere cuatro encapsulados y la versión NAND un encapsulado: ahorro = $(4 - 1)/4 \times 100 = 75$ %. El mínimo en literales no determina por sí solo el mínimo de encapsulados, porque cada familia de integrados agrupa varias compuertas. En esta comparación, la red NAND aprovecha las cuatro compuertas del único 74LS00.

5. **Si una falla eléctrica hiciera llegar la combinación 1101 al circuito, ¿qué mostraría el LED en la versión canónica y en la versión mínima? ¿Sería aceptable en este juego? ¿Lo sería en un sistema de seguridad?**

   Para 1101 (m13), F_can = 0 y F_min = 1 porque B = 1 y D = 1. Según la especificación del juego, el código no debería llegar; aun así, si una avería lo produce, la versión mínima encendería el LED. En una aplicación de seguridad no debe dejarse una condición imposible como indiferente sin analizar los fallos: se debe definir explícitamente una respuesta segura para ese estado.

9. Conclusiones

1. El mapa de Karnaugh sin condiciones indiferentes produce F_sinX = A'B'C + A'BD, con seis literales; al aprovechar las X de los códigos 10 a 15, la función se reduce a F_min = B'C + BD, con cuatro literales. Se cumple el objetivo O1 en cuanto a minimización de la función y definición explícita del dominio válido.

2. La forma mínima con X se transforma a NAND-NAND usando B' = NAND(B,B), N1 = NAND(B',C), N2 = NAND(B,D) y F_nand = NAND(N1,N2). Las cuatro compuertas necesarias caben en un solo 74LS00, cumpliendo el objetivo O2 en el recuento de encapsulados.

3. Las diferencias entre F_can y F_min se concentran exclusivamente en códigos BCD inválidos. Esto demuestra que la equivalencia debe evaluarse conforme al dominio especificado; antes de usar condiciones indiferentes en sistemas reales, es necesario verificar que esos estados sean efectivamente inalcanzables o definir un comportamiento seguro.

10. Bibliografía / Referencias

Carpinelli, J. D. (2023). An animated introduction to digital logic design. New Jersey Institute of Technology.

Garza, J. Á. (2025). Electrónica digital I: Sistemas digitales. Recurso en línea. (La guía de la práctica no proporciona URL ni editorial).

Logisim-evolution developers. (2024). Logisim-evolution [Software de código abierto]. GitHub. https://github.com/logisim-evolution/logisim-evolution

Texas Instruments. (s. f.). SN54LS00, SN74LS00: Quadruple 2-input positive-NAND gates [Hoja de datos]. https://www.ti.com/product/SN74LS00

11. Declaración de uso de inteligencia artificial

Se utilizó ChatGPT como apoyo para organizar el informe, desarrollar las explicaciones de simplificación y preparar la tabla de resultados y el archivo inicial de circuito. Los resultados lógicos se contrastaron enumerando las 16 combinaciones de entrada y evaluando las expresiones booleanas; la comprobación de funcionamiento dentro de Logisim-evolution y las capturas de pantalla deben completarse con la ejecución real del archivo .circ por el estudiante.