Reporte Técnico de Actividades Práctico-Experimentales Nro. 004

1. Datos de Identificación del Estudiante y la Práctica

Nombre del estudiante(s)	Luis Alejandro Rodríguez Luzón Juan Pablo Jumbo Orellana Jonathan Gerardo Contento Cuenca
Asignatura	Diseño de Circuitos
Ciclo	Segundo (2.°) – Paralelo A
Unidad	Unidad 1. Análisis de lógica combinacional con diseño clásico
Resultado de aprendizaje de la unidad	R1. Diseña e implementa circuitos combinacionales básicos utilizando técnicas de diseño clásico, bajo los principios de solidaridad, transparencia, responsabilidad y honestidad.
Práctica Nro.	004
Título de la Práctica	Implementación de circuitos sumadores
Nombre del Docente	Ing. Luis Darío Sinche Cueva, Mg.
Fecha	Miércoles, 04 de noviembre de 2026
Horario	09:30 – 10:30
Lugar	Laboratorio de computación de la Carrera de Computación
Tiempo planificado en el Sílabo	1 hora

1. Objetivos de la Práctica:

O1. Implementar en Logisim-evolution un semisumador y un sumador completo a partir de su tabla de verdad, y encadenar cuatro sumadores completos en un sumador de 4 bits, verificándolo contra el integrado 7483.

O2. Convertir el sumador de 4 bits en sumador/restador en complemento a dos mediante compuertas XOR y una señal de control M, y detectar el desbordamiento ($V = C3 \oplus C4$).

2. Materiales y reactivos:

- No aplica: la práctica se desarrolla en simulación.
- **Diseño previo obligatorio** (en papel, requisito para ingresar): tabla de verdad del sumador completo y ecuaciones de S y Cout obtenidas con K-map.

3. Equipos y herramientas

- Computador del laboratorio o personal con Logisim-evolution instalado.
- Aula virtual (EVA) para la entrega del informe y del archivo .circ.

4. Procedimiento / Metodología

Inicio (10 min): el docente revisa el diseño previo y recuerda la regla: Cout de una etapa → Cin de la siguiente. Trabajo individual.

Desarrollo (95 min):

1. **Semisumador.** Cree el subcircuito HA con una XOR (S) y una AND (C). Compruebe las 4 combinaciones y llene la Tabla 1.
2. **Sumador completo.** Cree el subcircuito FA con dos HA y una OR. Compruebe las 8 combinaciones (Tabla 2) y contrástelas con su diseño previo.
3. **Sumador de 4 bits.** Instancie 4 FA en cadena, Cin0 = 0, con entradas A3..A0 y B3..B0 y salidas S3..S0 y Cout. Coloque al lado un 7483 (biblioteca TTL) con las mismas entradas. Registre los casos de la Tabla 3.
4. **Sumador/restador.** Agregue una XOR entre cada Bi y la señal M, y conecte M a Cin0. Agregue la salida V = C3 ⊕ C4. Registre los casos de la Tabla 4
5. **Retardo (en papel).** Cuente las compuertas que atraviesa el acarreo desde A0 hasta Cout y estime el retardo con tpd ≈ 10 ns.

Cierre (15 min): verificación en el puesto por el docente, guardado del archivo Apellido_APE04.circ y respuesta a las preguntas de control.

5. Resultados esperados:

Enlace del Circuito en Logisim:
https://drive.google.com/file/d/18EZ4fW7Txzn6BNMWPWYdYpMlH6qlbsa0/view?usp=sharing

Tabla 1. Semisumador

A	B	C	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0




Tabla 2. Sumador completo

A	B	Cin	Cout (predicho)	Cout (simulado)	S (predicho)	S (simulado)
0	0	0	0	0	0	0
0	0	1	0	0	1	1

0	1	0	0	0	1	1
0	1	1	1	1	0	0
1	0	0	0	0	1	1
1	0	1	1	1	0	0
1	1	0	1	1	0	0
1	1	1	1	1	1	1




Tabla 3. Sumas (M = 0)

A	B	Decimal	S (4 FA)	Cout	S (7483)
0101	0011	5+3	1000	0	1000
0110	0111	6+7	1101	0	1101
1011	0110	11+6	0001	1	0001
1111	0001	15+1	0000	1	0000





Tabla 4. Restas con signo (M = 1)

A	B	Decimal	S	Cout	V
0110	0011	6-3	0011	1	0
0011	0101	3-5	1110	0	0
0101	1100	5-(-4)	1001	0	1
1000	0001	-8-1	0111	1	1



Retardo:

5. Retardo

* Cuente las compuertas que atraviesa el acarreo desde A0 hasta Cout y estime el retardo con tpd ≈ 10 ns

Cada sumador completo (FA) utiliza dos compuertas en el recorrido del acarreo: una AND y una OR, contamos con cuatro sumadores completos conectados en cadena, el total es de 8 compuertas.

N = 4 • 2 = 8 compuertas.

tpd ≈ 10 ns

t = 8 · 10 ns = 80 ns

Retardo ⇒ ≈ 80 ns

El retardo aumenta cuando se incrementa el número de bits, porque el acarreo debe pasar por cada sumador completo hasta llegar a la salida final.

6. Preguntas de Control:

1. ¿Por qué el semisumador no sirve para las columnas 1, 2 y 3?

Porque el semisumador solamente recibe dos bits y no puede recibir un acarreo de entrada. En las columnas siguientes necesitamos sumar también el acarreo que viene de la columna anterior, por eso utilizamos sumadores completos (FA), que tienen una entrada adicional llamada Cin.

2. En la suma 1011 + 0110, Cout = 1. ¿Es un error si los números tienen signo? Justifique con V.

No es un error, porque el acarreo final no significa necesariamente que exista desbordamiento en números con signo. En este caso, C3 = 1 y C4 = 1, por lo tanto V = C3 XOR C4 = 1 XOR 1 = 0. No existe desbordamiento, ya que 1011 representa -5 y 0110 representa +6, cuyo resultado es +1 (0001).

3. ¿Qué ocurre si en el restador se olvida conectar M a Cin0? Dé un ejemplo.

El circuito invierte los bits de B cuando M = 1, pero no suma el 1 necesario para completar el complemento a dos. Por ejemplo, al calcular 5 - 3, se obtiene 0101 + 1100 = 10001. Al descartar el acarreo final, el resultado es 0001 en lugar de 0010.

4. ¿Por qué se usa XOR y no NOT para invertir B?

Porque la compuerta XOR permite controlar cuándo se invierten los bits. Cuando M = 0 mantiene el valor original de B y cuando M = 1 lo invierte. En cambio, la compuerta NOT siempre invierte la entrada, por lo que no permite seleccionar entre suma y resta.

5. Estime el retardo de un sumador de 16 bits. ¿Por qué crece con el número de bits?

Considerando dos niveles de compuertas por cada sumador completo y un retardo aproximado de 10 ns por compuerta, el cálculo es: 16 × 2 × 10 ns = 320 ns. El retardo aumenta porque el acarreo debe pasar de un sumador al siguiente antes de completar la operación, por lo que mientras más bits tenga el circuito, mayor será el tiempo de propagación.

7. Conclusión:

Mediante el trabajo colaborativo del equipo de trabajo, se diseñaron e implementaron exitosamente en Logisim-evolution los módulos de semisumador y sumador completo a partir de sus tablas de verdad y ecuaciones obtenidas por mapas de Karnaugh. El grupo logró encadenar cuatro sumadores completos para estructurar un sumador de 4 bits, verificando que los resultados numéricos obtenidos coincidieran exactamente con el comportamiento del circuito integrado TTL 7483. Asimismo, los integrantes adaptaron el circuito para funcionar como un sumador/restador en complemento a dos mediante la integración de compuertas XOR y la señal de control M, validando la detección precisa del desbordamiento en operaciones con signo mediante la condición $V = C_3 \oplus C_4$. Por último, el análisis conjunto del circuito permitió determinar que el retardo de propagación se acumula linealmente a lo largo de la cadena de acarreos —alcanzando 80 ns para la estructura de 4 bits—, consolidando la

comprensión del grupo sobre el funcionamiento y las limitaciones temporales de la lógica combinacional clásica.

8. **Bibliografía:**

- Carpinelli, J. D. (2023). An animated introduction to digital logic design. New Jersey Institute of Technology.
- Logisim-evolution developers. (2024). Logisim-evolution [Software de código abierto]. GitHub. https://github.com/logisim-evolution/logisim-evolution
- Texas Instruments. (2017). SN54LS83A, SN74LS83A: 4-bit binary full adders with fast carry [Hoja de datos]. https://www.ti.com