## INSTITUTO SUPERIOR DE ENGENHARIA DE LISBOA

Licenciatura em Engenharia Informática e de Computadores

e

Licenciatura em Engenharia Informática, Redes e Telecomunicações



2.º Trabalho de LaboratóriodeLógica e Sistemas Digitais

**Circuitos Aritméticos** 


#### 1 Objetivo

O objetivo deste trabalho é descrever um circuito aritmético (ALU - Unidade Lógica e Aritmética) com base em VHDL estrutural, simular e implementar o circuito na placa de desenvolvimento DE10-Lite da Intel. O trabalho é obrigatório e conta para a avaliação prática.

#### 2 Descrição do circuito a desenvolver

Pretende-se projetar uma unidade aritmética que realize as operações W + Y, W/2 + Y, W - Y, W/2 - Y, W and Y, W or Y, W xor Y e not W sobre operandos de 4 bits. O resultado tem 4 bits e deve gerar as *flags Cy/Bw* (*Carry/Borrow*), OV (*Overflow*), Z (Zero), P (Paridade) e GE (*Greater or Equal*).

As entradas e saídas do sistema, bem como as operações, estão representadas na Figura 1.



OP	Operação	CyBw	OV	Ζ	Р	GE
000	W and Y	_	-	Х	Χ	_
001	W or Y	_	-	Х	Χ	_
010	W xor Y	_	_	Х	Χ	_
011	not W	-	_	Χ	Χ	_
100	W + Y	Х	Χ	Χ	Χ	_
101	W - Y	Χ	Χ	Х	Χ	Х
110	W/2 + Y	_	Χ	Χ	Χ	_
111	W/2 - Y	-	Х	X	Х	X

Figura 1 – Especificação da ALU a desenvolver

As entradas W e Y são os operandos de 4 bits e a entrada OP seleciona a operação a realizar. Para as operações aritméticas, considere que os operandos estão representados em números naturais, ( $\mathbb{N}$ , inteiros sem sinal) e relativos ( $\mathbb{Z}$ , inteiros com sinal), exceto nas operações que envolvam a divisão por dois, só representados em números relativos. A saída F também de 4 bits é o resultado da operação, no mesmo domínio dos operandos. Adicionalmente, são gerados ainda cinco indicadores de erro e relação (flags):

 CyBw (Carry/Borrow): Representa o carry de saída da operação de soma ou o borrow de saída da operação de subtração. Fica ativa quando o resultado excede o domínio dos números naturais;

- OV (Overflow): Fica ativa quando o resultado excede o domínio dos números relativos;
- Z (Zero): Fica ativa quando o resultado é igual a zero;
- P (Paridade): Fica ativa quando o número de bits com o valor lógico '1' do resultado é
  ímpar;
- GE (*Greater or Equal*): Fica ativa quando o primeiro operando é maior do que o segundo, considerando-se apenas na representação de números relativos;

Em algumas operações, o valor das *flags* não tem significado (ver tabela junta à Figura 1). Por exemplo, nas operações lógicas apenas as *flags* Z e P têm significado. As restantes *flags* não têm significado nas operações lógicas, podendo assumir qualquer valor.

### 3 Realização do Trabalho

O circuito deverá ser implementado de acordo com o diagrama de blocos da Figura 2.




Figura 2 – Diagrama de blocos da ALU

Para o projeto da ALU deverá elaborar os seguintes passos:

- 1. Considere o módulo aritmético desenvolvido no laboratório LAB4 (*Módulo LAB4*);
- Desenvolva e descreva em VHDL o módulo de lógica com base no módulo desenvolvido no LAB3;
- 3. Desenvolva e descreva em VHDL o módulo *Flags*, com base nas *flags* geradas pelo módulo LAB4 e no resultado R para gerar as cinco *flags* do circuito;
- 4. Desenvolva e descreva em VHDL o módulo W\_W/2 (W\_Wdiv2, em VHDL) que realiza condicionalmente a operação W/2;
- 5. Reúna todas as unidades numa entidade de topo que corresponde à descrição completa da ALU;
- 6. Simule o circuito (considere o ficheiro de teste anexo ao trabalho);
- 7. Implemente o circuito na placa DE10-Lite;
- Confirme o funcionamento do circuito para as combinações de entrada dadas na tabela do anexo
   A;

Deverá apresentar um relatório do trabalho desenvolvido com a seguinte estrutura:

- Capa com a indicação do curso, unidade curricular, elementos do grupo (número e nome), nome do trabalho;
- 2. Introdução: breve descrição do trabalho a desenvolver e quais os objetivos;
- 3. Análise e Projeto: descrição de todas as funções lógicas e diagramas lógicos;
- 4. Montagem laboratorial: Resultados experimentais e confirmação dos resultados teóricos;
- 5. Conclusão: comentário sobre o trabalho desenvolvido e sobre os resultados obtidos.
- 6. Anexo: Código VHDL

# ANEXO A

							Resultado Teórico							Resultado Experimental								
OP	W <sub>(2)</sub>	W <sub>(N)</sub>	$\mathbf{W}_{(\mathbb{Z})}$	Y <sub>(2)</sub>	Y <sub>(N)</sub>	Y(Z)	F <sub>(2)</sub>	<b>F</b> (N)	F(Z)	CyBw	OV	Z	P	GE	F <sub>(2)</sub>	F <sub>(N)</sub>	F(Z)	CyBw	ov	Z	P	GE
100	1010			0101																		
100	1010			1101																		
100	0110			0101																		
100	1010			1010																		
1 0 1	1010			0101																		
1 0 1	1010			1101																		
1 0 1	0110			0101																		
1 0 1	1010			1010																		
1 1 0	1010			0101																		
1 1 0	1010			1101																		
110	0110			0101																		
1 1 0	1010			1010																		
111	1010			0101																		
111	1010			1101																		
111	0110			0101																		
111	1010			1010																		
0 0 0	1011			1101																		
0 0 1	1011			1101																		
0 1 0	1011			1101																		
0 1 1	1011			1101																		