Prova 22/05/2025

Rocco Lo Russo roc.lorusso@studenti.unina.it

Università di Napoli Federico II - DIETI — 14/07/2025

Introduzione

In questo documento verrà sviluppata la prova intercorso del 22/05/2025, esponendo analiticamente i seguenti punti: **mappa della memoria**, **pseudocodice** e implementazione in **ASIM**.

1 Traccia

Un sistema è composto da 3 unità, A, B e C, tra loro collegate mediante due periferiche parallele che interconnettono A con B e A con C rispettivamente. I messaggi hanno un primo carattere identificativo che può essere pari a 0 a un valore diverso da 0. Il sistema opera in due fasi successive come descritto di seguito:

- Fase 1: A riceve K messaggi di N caratteri da B e da C in modo alternato. In ordine non prefissato, quindi si parte da B o da C, e non ci sono sovrapposizioni tra i messaggi ricevuti da B o da C;
- Fase 2: Al termine della fase 1, il nodo A continua nella stessa modalità alternata e termina la ricezione dei messaggi se due messaggi ricevuti (dalle due diverse periferiche) hanno il carattere identificativo del messaggio pari a 0.

1.1 Analisi della traccia

Dalla traccia emerge che la comunicazione debba essere gestita in modo tale da garantire la *non sovrapposizione* dei messaggi ricevuti da B e da C. Questo implica che verrà utilizzato un unico buffer di ricezione in cui verranno conservati i messaggi ricevuti, e che una periferica non potrà mandare un nuovo carattere se l'altra non avrà finito la trasmissione di un intero messaggio. La ricezione dei messaggi in modo alternato pone il vincolo, nella codifica della ISR, di considerare casuale la provenienza del primo messaggio. Ci sono due modi di interpretare questo passo della traccia:

- Il primo messaggio può arrivare da qualsiasi periferica, e una volta arrivato questo stabilisce l'ordine di arrivo di tutti gli altri K-1 messaggi;
- I messaggi vengono ricevuti in modo alternato ma a coppie, ovvero **per ogni coppia** il primo messaggio può provenire da qualsiasi periferica, ma il secondo deve provenire necessariamente dall'altra.

La soluzione presentata più avanti si basa sulla seconda interpretazione. Sotto questi vincoli, i conflitti da gestire sono:

- Accesso in mutua esclusione in scrittura alla risorsa rappresentata dal nodo A, in modo da garantire la non sovrapposizione dei messaggi;
- Regolare l'accesso alla risorsa in modo che sia alternato, curando i casi in cui le ISR pongano una periferica in stato di attesa.

2 Mappa della memoria

In questa sezione verrà presentata una mappa della memoria del nodo A in accordo a quanto specificato nel file .cfg utilizzato nella simulazione e in accordo alla memoria caricata (*file rom.mem*).

Mappa memoria		
		\$00000000
ISR_B	\$00008700	\$0000006C
ISR_C	\$00008800	\$00000070
	PIABPRA	\$00002004
	PIABCRA	\$00002005
	PIABPRB	\$00002006
	PIABCRB	\$00002007
	PIACPRA	\$00002008
	PIACCRA	\$00002009
	PIACPRB	\$0000200A
	PIACCRB	\$0000200B
	AREA DATI	\$00008000
	AREA CODICE	\$00008200
	ISR_B	\$00008700
	ISR_C	\$00008800
	STACK U-S	\$00009000

3 Implementazione

In questa sezione verrà presentato il codice assembly per Motorola68000 e lo pseudocodice usato come riferimento per l'implementazione.

3.1 Variabili

Descrizione delle variabili utilizzate:

fine	Intero che può assumere i valori 0 (il nodo A è in ricezione) o 1 (il nodo A ha terminato la ricezione).	
lock	Intero che può assumere i valori 0 o 1, viene testato dall'istruzione atomica LOCK per garantire l'accesso mutualmente esclusivo alla sezione critica.	
possesso	Intero che può assumere i valori -1 (is_free), 0 (is_reading_b) o 1 (is_reading_c).	
buff	Puntatore alla prima locazione di un vettore di dimensione K*N di caratteri; serve per accedere alla memoria del nodo A.	
curr	Variabile intera da 0 a N che tiene conto dei caratteri ricevuti.	
tot	Intero da 0 a K*N per l'accesso indirizzato al vettore dei caratteri.	
msg	Intero da 0 a K che conta i messaggi ricevuti.	
end_b,(end_c)	Intero: 0 se il messaggio da b (c) non è terminato, 1 altrimenti.	
fase2	Intero: 0 (fase 1), 1 (fase 2).	
cond_b,(cond_c)	Intero: 0 se il primo carattere ricevuto da b (c) non è 0, 1 altrimenti.	
b_sus,(c_sus)	Intero: 0 se b (c) non è bloccato, 1 se è in attesa che venga letto il carattere.	
idx	Variabile temporanea per memorizzare un valore della variabile tot.	

3.2 Pseudocodice

Assumiamo che ISR_B e ISR_C siano speculari, e che ISR_B sia più prioritaria di ISR_C : se il nodo A riceve un messaggio da C durante l'esecuzione di ISR_B, ISR_C prelaziona ISR_B. Come anticipato nella sezione 1, l'accesso alla sezione critica in cui si controlla ed eventualmente modifica la variabile *possesso* avverrà in mutua esclusione.

```
1 # define is_reading_b 0
 2 # define is_reading_c 1
 3 # define is_free -1
5 void isr_b(){
      if(!fine){
 7
           if(TAS(lock)){
               if (possesso !=c and !end_b){
8
9
                   possesso = is_reading_b;
10
               }
11
               lock = 0;
12
           }else{
13
               RTE;
14
15
           switch (possesso){
16
17
               case is_reading_b:
```

```
18
                    buff[tot] = PIABPRA;
                    if(curr == 0 && fase2 && buff[tot] == 0){
19
20
                        cond_b = 1;
21
22
                    tot++;
23
                    curr++;
24
                    if(curr == N){
25
                        curr = 0;
26
                        msg++;
27
                        end_b = 1;
28
                        possesso = is_free;
29
                        if(end_c){
30
                            end_b = 0;
31
                            end_c = 0;
                            if (msg==k){
32
33
                                 fase2=1;
34
                            }
35
36
                        if (fase2 && (cond_b && cond_c)){
37
                            fine = 1;
38
39
                        if (c_sus && !end_c){
40
                            tot++;
41
                            curr++;
42
                            buff[tot-1] = PIACPRA;
43
                            //\ \textit{se c interrompe qui, trovera' possesso=is\_free}
44
                            if(buff[tot-1] == 0 && fase2){
45
                                 cond_c=1;
46
47
                            possesso = is_reading_c;
48
                        }
                    }
49
50
                 case is_free:
51
                    if (c_sus && !end_c){
52
                        tot++;
53
                        curr++;
54
                        buff[tot-1] = PIACPRA;
55
                        if (buff[tot-1] == 0 && fase2){
56
                            cond_c=1;
57
58
                        possesso = is_reading_c;
59
                    }
60
               case is_reading_c{
61
                    if (c_sus){
62
                    // L'unica assunzione possibile e' che
63
                    // questo non sia il primo carattere di b
64
                        idx = tot;
65
                        tot++;
66
                        curr++;
67
                        possesso = is_reading_c;
68
                        if (curr == N) {
69
                            curr = 0;
70
                            msg++;
71
                            end_c = 1;
72
                            possesso = is_free;
73
                            if (end_b){
74
                                 end_b = 0;
75
                                 end_c = 0;
76
                                 msg++;
77
                                 if(msg == k){
78
                                     fase2=1;
79
```

```
80
                             if(fase2 && (cond_b && cond_c)){
81
82
                                 fine = 1;
83
84
                             if(!end_b){
85
                                 buff[tot]=PIABPRA;
86
                                 tot++;
87
                                 curr++;
88
                                 if(fase2 && buff[tot-1]==0){
89
                                     cond_b = 1;
90
91
                                 possesso = is_reading_b;
92
                             }
93
94
                         buff[idx]=PIACPRA;
95
                    }
               }
96
97
            }
           RTE;
98
       }else{ // se fine == 1
    RTE;
99
100
101
102 } // fine isr_b
```