

## Práctica 1 (OPCIONAL)

- Utilización de la herramienta Xilinx ISE con VHDL
- Diseño y simulación de circuitos sencillos

## Práctica 1 OPCIONAL

- T L
- Utilizando los módulos sumador y registro implementados anteriormente, desarrollar un contador módulo 16 de manera estructural.
  - Estos dos módulos se instanciarán como componentes.
  - Podéis mirar cómo se hace esto en las transparencias
    54-55 de la teoría. Lo explicaré en clase la semana que viene.
  - Para hacerlo funcionar en la FPGA, habrá que añadir un divisor de frecuencias para ralentizar el reloj de 100 MHz a 1 Hz (disponible en el Campus Virtual).

## Práctica 1 OPCIONAL

