Nombre: José Alejandro Rodríguez Porras Carné: 19131 Fecha: 7/11/2020 Laboratorio 10

# Ejercicio 1

```
ule up_counter(input clk, rst, Load, Enabled, input [11:0]Loadvalue, output [11:0]counter);
reg [11:0] counter_up;
      always @(posedge clk or posedge Load or posedge rst)
                      counter_up <= 12'b00000000000000;</pre>
El Load asigna un valor especifico(Loadvalue) al contador mientras Load sea igual a 1
                 else if(Load)
                 counter_up <= Loadvalue;
//Mientras Enable sea igual :
                 else begin
//Si el contador llega a su valor máximo, es decir 4095 el siguiente valor que se le asigna es 0
if (Enabled == 1 & counter_up == 12'blillillillill)
counter un = 12'/d0'
                              counter_up = 12'd0;
                     //El contador cuenta
else if (Enabled == 1)
    assign counter = counter up:
     utput es el dato que se almacena en la dirección
ule ROM(input wire [11:0]direccion, output wire [7:0]data);
           readmemb lee el archivo lista y almacena sus datos en una variable
$readmemb("lista.list", memoria);
    //asignación del dato en la dirección de la memoria assign data = memoria[direccion];
//Fetch (flip flop D de 8 bits de entrada y 2 salidas de 4 bits)
module fetch(input clk, rst, enable, input [7:0]d, output reg [3:0]instr, output reg [3:0]oprnd);
always @ (posedge clk or posedge rst) begin
    if (rst) pegir
    instr <= 4 b8000;</pre>
           oprnd <= 4'b0000;
end
else if (enable) begin
                oprnd <= d[3:0];
   dule count_rom_fetch(input rst, clk, enabled, load, input [11:8]loadvalue, output wire [7:8]program_byte, output wire [3:8]instr, output wire [3:8] oprnd);
     wire [11:0]counter;
      up_counter upcounter(clk, rst, load, enabled, loadvalue, counter);
     ROM rom(counter, program_byte);
fetch FETCH(clk, rst, enabled, program_byte, instr, oprnd);
```

#### Código del módulo count\_rom\_fetch

En esta imagen se puede observar la implementación de un módulo que contiene los módulos hechos en los laboratorios previos. El módulo principal tenía como función implementar los submódulos de program counter, la memoria ROM de 4k x 8, y el fetch de 8 bits. Los inputs de módulo fueron el rst, clk, enabled, load y los 12 bits de program counter para hacer loads. Las salidas fueron los 8 bits del program\_byte, 4 bits de instrucción y 4 bits de operando. La salida del program counter se implementó de forma que fuera la entrada del program ROM, y la salida de este, es decir los 8 bits del program\_byte era los inputs del fetch, que se

implementó como un flip flop tipo D con 2 salidas, 4 bits de instrucción y 4 de operando.

# Archivo lista para la ROM.

```
E E1_tb.v lab10dig • E1 X E E1.v
                                                                ■ lista.list
                                                                                                  E2.v
lab10dig > E1 > ■ E1_tb.v
          reg clk, rst, enabled, load;
          reg [11:0]loadvalue;
          wire [7:0]program_byte;
          wire [3:0]instr;
          wire [3:0]oprnd;
           //Asignación de módulos
          count_rom_fetch COUNT_ROM_FETCHU(rst, clk, enabled, load, loadvalue, program_byte, instr, oprnd);
          initial begin
              $display("rst enabled load loadvalue
             $display("-----");

$monitor("%b %b %b %b %b %b %b %b %b", rst, enabled, load, loadvalue, program_byte, instr, oprnd);

clk = 0; rst = 0; enabled = 0; load = 0; loadvalue = 12'b00000000000000;
              #1 rst = 1; enabled = 0; load = 0; loadvalue = 12'b000000000000;
              #1 rst = 0; enabled = 1; load = 0; loadvalue = 12 b0000000000000;
//Prueba del enable en 0
              #20 rst = 0; enabled = 0; load = 0; loadvalue = 12'b000000000000;
              #20 rst = 0; enabled = 0; load = 0; loadvalue = 12'b000000000000;
              #20 rst = 0; enabled = 1; load = 0; loadvalue = 12'b000000001000;
                //Prueba de la carga de un valor loadvalue con load igual a 1
              #30 rst = 0; enabled = 1; load = 1; loadvalue = 12'b000000001000;
              #30 rst = 0; enabled = 1; load = 0; loadvalue = 12'b000000001000;
              #20 rst = 1; enabled = 0; load = 0; loadvalue = 12'b000001100110;
              #1 rst = 0; enabled = 0; load = 0; loadvalue = 12'b000001100110;
              #1 rst = 0; enabled = 1; load = 1; loadvalue = 12'b000001100110;
              #1 rst = 0; enabled = 1; load = 0; loadvalue = 12'b000001100110;
              #1 rst = 0; enabled = 1; load = 1; loadvalue = 12'b000000000001;
              #1 rst = 0; enabled = 1; load = 0; loadvalue = 12'b000000000001;
           #200 $finish;
           #5 clk = ~clk;
           initial begin
              $dumpfile("E1_tb.vcd");
              $dumpvars(0,testbench);
```

### Testbench del Ejercicio 1

El testbench fue diseñado para probar el enabled, el reset, el loadvalue, el load y su efecto en las salidas de program\_byte, instr y oprnd.

```
---> WARNING: no PCF file found (.pcf)
iverilog -o E1_tb.out -D VCD_OUTPUT=E1_tb C:/Users/AlejandroRodr
vvp E1_tb.out
WARNING: E1.v:38: $readmemb(lista.list): Not enough words in the
rst enabled load loadvalue | program_byte instr oprnd
-----
VCD info: dumpfile E1_tb.vcd opened for output.
   0 0 00000000000 xxxxxxxx
     9999
                                             9999
       0 000000000000 00000001
                                   9999
                                             9999
0
         0 000000000000 00000010
        9999
                                             0010
        0 000000000000 00000100
я
                                    9999
                                             9919
     Я
     1 0 00000001000 00000100
                                    9999
                                             9919
    1 0 00000001000 00001000
                                    9999
                                             0100
я
    1 0 00000001000 00010000
                                     9999
                                             1999
        0 00000001000 00100000
1 00000001000 10000001
0
                                     0001
                                             9999
        1 000000001000 10000001
                                     1000
                                             9991
0
    1 0 00000001000 10000001
                                     1000
                                             9991
0
    1 0 00000001000 01000010
                                             0001
    1 0 00000001000 xxxxxxxx
                                     0100
                                             0010
    0 0 000001100110 00000001
                                     9999
                                             9999
         0 000001100110 00000001
1 000001100110 xxxxxxx
                                     9999
                                     9999
     1 0 000001100110 xxxxxxxx
0
                                     XXXX
                                             YYYY
     1 1 000000000001 00000010
                                     XXXX
                                             XXXX
    1 0 000000000001 00000010
     1 0 000000000001 00000100
0
                                     9999
                                             0010
0
        0 000000000001 00001000
                                     9999
                                             0100
            000000000001 00010000
         0
                                             1000
         0 00000000001 00100000
                                      0001
                                             9999
0
         0 00000000001 01000000
                                      0010
                                             9999
gtkwave E1_tb.vcd E1_tb.gtkw
```

Output del programa en la terminal.

En esta tabla se pueden observar como los cambios en los inputs se reflejan en los outputs. Cabe resaltar que si no hay un valor guardado en la localidad de memoria que se está llamando en la ROM, las salidas de program\_byte, instr y oprnd se vuelve x, ya que no hay un valor definido en esa localidad.



160 ps	170 ps	180 p	s 190 p	s 200 p
0			)1	2
2	4	8	<u> </u>	
04	08	10	20	40

#### Diagrama de timing del E1.

En este diagrama se pueden observar cada una de las pruebas realizadas en el testbench. Se comprobó que efectivamente funcionaba el reset asíncrono. También se verificó que el loadvalue solo se cargara cuando load fuera igual a 1, así como que el counter contaba cuando el enabled estaba en 1. Se puede observar que las salidas se volvieron x en la instrucción y el operando cuando se llamó en la ROM a una localidad que no tenían ningún valor guardado.

### Ejercicio 2

```
≣ E2.v
//Jose Alejandro Rodriguez Porras 19131
//Electrónica Digital 1
      //Laboratorio 10
//Ejercicio 2 ALU
      module accu(input clk, rst, enable, input [3:0]d, output reg [3:0]q);
             q <= 4'b0000;
end
              else if (enable) begin
      module tribuf4(input enable, input [3:0]in, output wire [3:0]out);
          assign out = (enable) ? in:4'bz;
      module ALU(input [3:0]A, input [3:0]B, input [2:0]opcode, output reg [3:0]resultado, output reg Carry, output reg Zero);
              reg [4:0]q; //Variable interna
              always @ (A or B or opcode) begin
                  q = 5'b00000;
                  case(opcode)
                       3'b000: begin
                                   q = A;
                                   Carry = 1'b0;
                      3'b001: begin // Comp
                                   q = A - B;
                                   Carry = (q[4] == 5'b00000) ? 1:0;
                                   // Dejar pasar B
                                   q = B;
                                  Carry = 1'b0;
                                  Carry = (q[4] == 5'b00000) ? 1:0;
                                  q = ~(A & B);
                  Zero = (q == 5'b00000) ? 1:0;
                  resultado = q[3:0];
```

Código del módulo de la ALU con buses y acumulador parte 1

En esta imagen se puede observar la primera parte del código del ejercicio 2, que consistió en implementar los módulos hechos en laboratorios pasados para luego implementarlos en un módulo unificador. Los submódulos usados fueron los buffers

triestado de 4 bits, un acumulador (flip flop tipo D de 4 bits) y 1 ALU pero modificada para orientarse al proyecto. La ALU tiene 5 posibles operaciones: Dejar pasar A, Comparar, Dejar pasar B, Sumar A y B, NAND entre A y B.

```
//Módulo completo con los demás submodulos, es decir, el buffer triestado de 4 bits, el accu y la ALU

wire [3:8]ai;

wire [3:8]ai;

wire [3:8]alu_out;

//Entrada

tribuf4 8T1(enl, in, 8);

//ALU

ALU alu(A, B, opcode, alu_out, Carry, Zero);

//Salida

tribuf4 8T2(en2, alu_out, out);

endmodule
```

Código del módulo de la ALU con buses y acumulador parte 2

En esta imagen se puede observar el módulo principal en el que se implementaron todos los demás submódulos.

Código del Testbench del módulo de la ALU con buses y acumulador

En esta imagen se puede observar el módulo de testbench para probar la ALU con los buses y el acumulador. Se realizó una prueba de reset así como cada una de las operaciones que puede realizar la ALU. También se probaron los enables.

```
iverilog -o E2_tb.out -D VCD_OUTPUT=E2_tb C:/Users/AlejandroRodriguez/.apic
vvp E2_tb.out
rst en_accu en1 en2 opcode in | Carry Zero Out
VCD info: dumpfile E2_tb.vcd opened for output.
          0 0 000
                       0000 0
                                 x zzzz
                       0000 0
             0 000
                       0111 0
                                       ZZZZ
             1 999
                       0111 0
                                  1 0000
            1 010
                       0001 0
          1 1 001
                       1001 0
                                      1000
                       1001 0
                                  0
                                      1111
                991
                 011
                        1011 0
                                  0
                                       0011
                 011
                        1011
                                       1110
                        1010 0
                 100
                                  ø
                                       1101
                        1010 0
                100
                                  0
                                       0111
                100
                        1100 0
                                       ZZZZ
                999
                        1010 0
                                       0000
                 999
                        0000 0
                                       9999
```

Output del programa del Ejercicio 2 en la terminal

En esta figura se puede observar la tabla de inputs vs outputs que sale cuando se ejecuta el programa. Se puede observar que cuando todos los enables están en 0 la salida Out del programa se pone en alta impedancia.



Diagrama de timing del ejercicio 2

En esta figura se puede observar el diagrama de timing en el que se puede visualizar cada una de las pruebas de una mejor manera. Se puede observar, por ejemplo, que cuando los enables están en 0, la salida se pone en alta impedancia z, en el diagrama representado por una línea amarilla. También se puede observar que las operaciones funcionan, como se puede observar en la primera operación que se ejecuta, es la 000, que quiere decir dejar pasar A, y en efecto se deja pasar A. También se puede observar que el Carry y el Zero funcionan bien ya que se activan cuando se da el caso en el que la salida es 000, para el Zero; mientras que el carry se activa cuando en la operación realizada existe overflow. También se puede observar que el reset funciona de manera asíncrona.