Nombre: José Alejandro Rodríguez Porras Carné: 19131 Fecha: 24/10/2020 Laboratorio 8

Ejercicio 1

Contador de 12 bits con Enabled, Load y Reset

El contador en cuestión tiene una capacidad de 12 bits, es decir puede contar hasta 4095, y cuenta con las funciones de Enabled, Load y Reset. El código se implementó de manera que el load y reset funcionaran de forma asíncrona, es decir que no necesitaran un flanco de reloj positivo para que el cambio se detectara y tuviera efecto en la salida del contador. Si se activaba el reset, la salida del contador vuelve a todos sus bits en 0, mientras que si se activa el load, la salida del contador toma el valor del input Loadvalue en ese momento, y se queda en ese valor mientras no se desactive el load. Una vez se desactiva el load, el contador vuelve a contar desde el valor impuesto por el previo load. Por último, el contador solo cuenta cuando el Enabled está encendido. La cuenta es de 1 en 1, y en el código se implementó de forma que se sumara uno al valor previo del counter, de esta forma actualizándolo. Cuando el contador llega a 4095 la siguiente cuenta son todos los bits en 0.

```
≣ E1.v
          ×
               ≣ E3.v

E E1_tb.v
                                              ≡ F2 ν

E2_tb.v
E1 > ≡ E1.v
      //José Alejandro Rodríguez Porras 19131
      //Lab 8 Ejercicio 1
      module up_counter(input clk, rst, Load, Enabled, input [11:0]Loadvalue, output [11:0]counter);
      reg [11:0] counter_up;
      always @(posedge clk or posedge Load or posedge rst)
      // El reset pone todos los bits del contador en 0 de forma asíncrona
      if (rst)
         counter_up <= 12'b0000000000000;
     // El Load asigna un valor específico(Loadvalue) al contador mientras Load sea igual a 1
     else if(Load)
        counter_up <= Loadvalue;
      if (Enabled == 1 & counter_up == 12'b111111111111)
        counter_up = 12'd0;
      else if (Enabled == 1)
      counter_up <= counter_up + 12'd1;
      assign counter = counter_up;
```

Código en Verilog (Módulo de contador

```
≣ E1_tb.v X
             ≡ E1.v
                            ≡ E3.v
                                          ≡ E2.v

E2_tb.v
1 //José Alejandro Rodríguez Porras
     reg clk, rst, Load, Enabled;
     reg [11:0]Loadvalue;
     wire [11:0]counter;
     up_counter count(clk, rst, Load, Enabled, Loadvalue, counter);
     forever #5 clk=~clk;
     $display("Load Enabled Loadvalue | counter ");
     $display("----");
                  %d %d || %d", Load, Enabled, Loadvalue, counter);
     $monitor(|"%d
     clk=0; rst = 0; Load = 0; Enabled = 0; Loadvalue = 12'b0000000000000;
     #40 Enabled = 1;
     #100 Load = 1; Loadvalue = 12'b000000011010;
     #100 Load = 0;
     #100 Enabled = 0;
     #100 Enabled = 1; Loadvalue = 12'b111111111110;
     #60 Load = 1;
     #10 Load = 0;
     #100 rst = 1;
     #40 $finish;
     //creación del archivo vcd (diagrama de timing)
     initial begin
           $dumpfile("E1_tb.vcd");
             $dumpvars(0,testbench);
```

Código del testbench de contador

> WARNING: no PCF file found (.pcf)				
iverilog -o E1_tb.out -D VCD_OUTPUT=E1_tb C:/Use				
vvp E1_tb.out				
Load	Enable	ed Loadvalue	counter	
VCD info: dumpfile E1_tb.vcd opened for output.				
0	1m+0: 0	и т рт11е E1_t	b.vca openea for output. x	
0	ø	ø	Î	
0	1	0	0	
0	1	0	j 1	
0	1	0	2	
0	1	0] 3	
0	1	0	4	
0	1	0	5	
0	1	0	6	
0	1	0	7 8	
0	1 1	0 0	8 9	
0	1	0	1 10	
1	1	26	26	
0	1	26	26	
0	1	26	27	
0	1	26	28	
0	1	26	29	
0	1	26	30	
0	1	26	31	
0	1	26	32	
0	1	26	33	
0	1	26	34	
0	1	26	35	
0	1	26	36	
0	0 1	26 4094	36 36	
0	1	4094	37	
0	1	4094	38	
0	1	4094	39	
0	1	4094	40	
0	1	4094	41	
0	1	4094	42	
1	1	4094	4094	
0	1	4094	4094	
0	1	4094	4095	
0	1	4094	0	
0	1	4094	1	
0	1 1	4094 4094	2 3	
0	1	4094	4	
0	1	4094	5	
0	1	4094	6	
0	1	4094	7	
0	1	4094	8	
0	1	4094	0	
0	1	4094	1	
0	1	4094	2	
0	1	4094	3	
0	1	4094	4	
gtkw	gtkwave E1_tb.vcd E1_tb.gtkw			

Output del programa en la ventana de comandos



Diagrama de timing parte 1 del contador





Diagrama de timing parte 2 del contador

Ejercicio 2

Memoria ROM de 4k x 8

Para implementar un array de datos en verilog primero se debe tener un archivo de datos desde el cual "leer" dicha información y agregarla a un arreglo que consta de una dirección (en este caso por tener 12 bits hay 4096 direcciones o localidades de memoria), y los cuales pueden guardar hasta 8 bits por fila. La instrucción \$readmemb sirve para leer los datos guardados en el archivo lista, y cada fila de esta lista es guardada o asignada en una respectiva variable en el array. La diferencia entre \$readmemb y \$readmemh es la última letra, ya que cuando es b, esta representa que el dato está en binario, mientras que la letra h representa que el dato está en decimal.



Archivo .list con datos

```
≡ E2.v
          X

E1_tb.v
                                               ≡ E3.v
                                                               E E2 tb.v
                               E2 > ≡ E2.v
      //José Alejandro Rodríguez Porras 19131
      //Electrónica Digital 1
      //Lab 8 Ejercicio 2
      //Memoria ROM de 4k x 8
      //input es la dirección de memoria en la que se guarda el valor
      //output es el dato que se almacena en la dirección
      module ROM(input wire [11:0]direccion, output wire [7:0]data);
      reg [7:0] memoria[0:4095];
      initial begin
 11
          $readmemb("lista.list", memoria);
 12
      end
 13
      //asignación del dato en la dirección de la memoria
      assign data = memoria[direccion];
 15
      endmodule
```

Código en verilog de la memoria ROM

Código del testbench de la memoria ROM

```
PS D:\AlejandroDigital\electronica_digital1\lab08dig\E2> apio sim
---> WARNING: no PCF file found (.pcf)
iverilog -o E2_tb.out -D VCD_OUTPUT=E2_tb C:/Users/AlejandroRodriguez
vvp E2_tb.out
ROM
            data
direction
VCD info: dumpfile E2_tb.vcd opened for output.
000000000000 | 00000001
000000000001 | 00000010
000000000010 | xxxxxxxx
0000000000011 | xxxxxxxx
000000000101 | 00000100
000000000110 | 00001000
000000000111 | 00010000
000000001000 | 00100000
000000001001 | 01000000
000000001010 | 10000000
000000001011 | 10000001
000000001100 | 01000010
00000001101 | xxxxxxxx
gtkwave E2_tb.vcd E2_tb.gtkw
```

Output de la memoria ROM en la ventana de comandos



Diagrama de timing de la memoria ROM

Ejercicio 3

Unidad Lógica/Aritmética (ALU) de 4 bits


La ALU es una unidad que puede hacer varias operaciones con inputs en la misma, que devuelve el resultado de la operación elegida. Los inputs en este caso son de A y B, mientras que Y es la salida. Esta ALU no cuenta con carry in ni carry out. La ALU se implementó con un bloque always en el que cual usando un case dependiendo del código del operador, una operación específica (usando la forma behavioural en la programación) se realizaría con los inputs A y B dando un resultado de dicha operación. El operador "opcode" servía para elegir la operación que se deseaba realizar con A y B, ya fueran lógicas o aritméticas.

```
≣ E3.v
          E2.v
E3 > ≣ E3.v
      //José Alejandro Rodríguez Porras 19131
      //Electrónica Digital 1
      module ALU(input wire [3:0]A, input wire [3:0]B, input wire [2:0]opcode, output reg [3:0]Y);
          always @(opcode or A or B) begin
             case(opcode)
             3'b000: Y <= A & B; //A AND B
             3'b001: Y <= A | B; // A OR B
             3'b010: Y <= A + B; // A + B
             3'b011: Y <= 4'b0000; // Sin uso
             3'b100: Y <= A & ~B; //A AND B'
             3'b101: Y <= A | ~B; //A OR B'
             3'b110: Y <= A - B; //A - B
             3'b111: Y <= (A < B) ? 1:0; // Y es 1 solo cuando A es menor que B
             default: Y <= 4'b0000;</pre>
```

Código del módulo ALU en verilog

```
E E3_tb.v ×
module testbench();
          reg [3:0]A;
          reg [3:0]B;
          reg [2:0]opcode;
          wire [3:0]Y;
     ALU alu(A, B, opcode, Y);
//Comienzo de la simulación
        #1 $display("A
            $display("-----
                        %b %b | %b", A, B, opcode, Y);
          $monitor("%b
      // Prueba A AND B
         A = 4'b0000; B = 4'b0000; opcode = 3'b000;
        #1 A = 4'b0001; B = 4'b0000; opcode = 3'b000;
         #1 A = 4'b0000; B = 4'b0001; opcode = 3'b000;
         #1 A = 4'b0001; B = 4'b0001; opcode = 3'b000;
         #1 A = 4'b0110; B = 4'b0110; opcode = 3'b000;
         #1 A = 4'b0011; B = 4'b0010; opcode = 3'b000;
        #1 A = 4'b0000; B = 4'b0000; opcode = 3'b001;
         #1 A = 4'b0000; B = 4'b0001; opcode = 3'b001;
         #1 A = 4'b0001; B = 4'b0000; opcode = 3'b001;
         #1 A = 4'b1010; B = 4'b0010; opcode = 3'b001;
        #1 A = 4'b0000; B = 4'b0000; opcode = 3'b010;//0+0 = 0
         #1 A = 4'b1000; B = 4'b0011; opcode = 3'b010;//8+3 = 11
         #1 A = 4'b0000; B = 4'b0001; opcode = 3'b010;//0+1 = 1
         #1 A = 4'b0001; B = 4'b0010; opcode = 3'b010;//1+2 = 3
         #1 A = 4'b0001; B = 4'b0101; opcode = 3'b010;//1+5 = 6
        #1 A = 4'b0000; B = 4'b0000; opcode = 3'b011;
         #1 A = 4'b0001; B = 4'b0110; opcode = 3'b011;
      //Prueba A AND B
        #1 A = 4'b0000; B = 4'b0000; opcode = 3'b100;
         #1 A = 4'b0001; B = 4'b0000; opcode = 3'b100;
         #1 A = 4'b0011; B = 4'b0001; opcode = 3'b100;
         #1 A = 4'b0100; B = 4'b0010; opcode = 3'b100;
        #1 A = 4'b0000; B = 4'b0000; opcode = 3'b101;
         #1 A = 4'b0000; B = 4'b0001; opcode = 3'b101;
         #1 A = 4'b0010; B = 4'b0000; opcode = 3'b101;
        #1 A = 4'b0000; B = 4'b0000; opcode = 3'b110;// 0 - 0 = 0
         #1 A = 4'b0001; B = 4'b0000; opcode = 3'b110;// 1-0 = 1
         #1 A = 4'b0010; B = 4'b0010; opcode = 3'b110;//2-2 = 0
         #1 A = 4'b0100; B = 4'b0001; opcode = 3'b110;//4-1 = 3
         #1 A = 4'b0011; B = 4'b0011; opcode = 3'b111;
         #1 A = 4'b0110; B = 4'b0111; opcode = 3'b111;
         #1 A = 4'b0100; B = 4'b0010; opcode = 3'b111;
        #1 A = 4'b0101; B = 4'b0010; opcode = 3'b111;
      //final de la simulación
      #40 $finish;
      initial begin
          $dumpfile("E3_tb.vcd");
          $dumpvars(0, testbench);
```

Código del testbench del ALU



Output de la simulación de la ALU



Diagrama de timing de la ALU