VHDL → VHSIC HDL (final de 80 – Nasa-Simulação)

Very Highspeed integrated circuit

HDL Hardware description language

Outras linguagens: Verilog

Característica: processos concorrência

Biblioteca: IEEE

Estrutura básica:

Entity -> descreve E/S (não inclui variáveis internas)

Architecture → procedimento

Procedimento: a) comportamental

- b) RTL (Register Transfer Level)
- c) lógico (equações booleanas)

```
Estrutura:
```

Entity nome IS

[Port (lista);]

End [nome].

Exemplo:

Entity NOR is

Port (a,b: in bit; c:

out bit);

END NOR.

Estrutura:

Architecture Nome.arq of nome-entidade is

- - Declaração (variáveis locais)

Begin

- - Procedimento (comandos)

End Nome-arq.

Declaração → dados

Constante: constant nome: subtype:=valor;

Exemplos:

constant A: integer :=3;

constant B: standard bit_vector (4 downto 0):=00100;

Variable

Integer, Real, Array, Record, File

Exemplos:

Variable voltage: integer:=0;

variable sum: Real;

Operadores:

Lógicos: AND, OR, NAND, NOR. XOR, NOT

```
Relacionais: =. <, >, <=, >=, /= (diferente)
```

```
Atribuição: c <= A NAND B
c <= A AND NOT B
d <= A NAND B NAND C → ilegal falta ()'s
```

Obs:

```
:= para variável 
<= para sinal
```

Exemplos de declaração:

```
signal w,x: bit_vector (3 downto 0);
```

signal y: bit;


signal z: it_vector (4 downto 0);

Atribuição:

```
W \le x \text{ or } y \rightarrow ilegal(x,y) possuem dimensões diferentes)
```

Z <= w and x → ilegal (z possui outra dimensão)

Circuito:



```
VHDL:
library IEEE;
use IEEE.Std_logic_1164;
entity C-comb is
Port (A,B: in bit; D: out bit);
end C-comb;
architecture Ex1 of C-comb is
signal C, E: bit;
begin
E \le not(A);
C \le not(B \text{ and } E);
D \leq C and E;
end Ex1;
```

Exemplo:

A 0 1 MUX Y 2 4 x 1 3 S0

VHDL

entity MUX_4x1 is

Port (A,B,C,D,S0,S1: in bit; Y: out bit);

end MUX_4x1;

1) Architecture Ex1 of MUX_4x1 is

y<= (A and not S1 and not S0) or

(B and not S1 and S0) or

(D and S1 and S0) or

(C and S1 and not S0);


end Ex1;

Prof. Dúarte Lopes de Oliveira Divisão de Engenharia Eletrônica do ITA

```
Exemplo: 2) MUX_4x1
                                 Exemplo: 3) MUX_4x1
architecture Ex2 of MUX 4x1 is
                                 Architecture EX3 of MUX 4x1 is
Y<= A when (S1= '0' and
                                 signal sel: bit_vector (1 downto 0);
             S0= '0') else
                                 begin
    B when (S1= '0' and
                                 Y \leq A when '00';
             S0= '1') else
                                      B when '01';
   C when (S1= '1' and
                                      C when '10';
            S0='0') else D;
                                      D when '11';
                                  sel<= S1&S0;
end Ex2;
                                 end EX3;
```

Exemplo:


Comparador de 8bits



```
entity compara is
port (A,B: in bit_vector (0 to 7);
     eq: out bit);
end compara;
architecture ex1 of compara is
begin
eq <= '1' when (A=B) else '0';
end ex1;
```

Exemplo-2:

Somador completo de 1 bit



```
entity soma is
port (A,B,Cin: in bit; S,Cout: out
bit);
```

end soma;

architecture ex2 of soma is

begin

S<=A XOR B XOR Cin;

Cout <= (A and B) OR (A and Cin) OR (B and Cin);

end ex2;