


Série Para a Prova P2 – EAI-21-2020


1Q: *Pede-se os seguintes circuitos digitais:*

- Usando somente duas portas XOR e um Mux 2x1 implemente um somador completo de 1 bit.
- Usando os sinais A e B que são os operandos e Cin e $Cout$ que são respectivamente o “vem um” e o “vai um”, encontre a função Booleana S do somador completo de 1 bit que seja implementada com uma porta NOT, duas portas AND e duas portas OR.

2Q: O circuito digital (*caixa preta* + funções parciais Soma e Carry-1 + a função Carry-2) abaixo é um somador de 4 operandos de 1 bit cada (A, B, C, D). As saídas são Soma, Carry-1 e Carry-2 (+ significativo). Usando somente 3 portas XOR encontre as funções $F1(A, B, C, D)$, $F2(A, B, C, D)$ e $F3(A, B, C, D)$.




3Q: Usando a técnica de **rede iterativa** projete uma célula básica minimizada que calcula $F=X/2$ mais $2*Y$ e insere o bit de **paridade par** no lado menos significativo de F (na parte da direita do número). Desenhe a rede iterativa para N bits. Os números naturais X e Y são de N bits, a divisão é inteira e a célula básica é baseada em portas. Exemplo: $F=101001 \rightarrow 1010011$; Obs para $F=0$, bit de paridade par é 0.



4Q: A figura 4a mostra um esquema geral de uma ULA paralela de N bits e que executa as quatro operações descritas na figura 4b. Sabendo que: $C_i = G_i + P_i C_{i-1}$ onde G_i é a variável de geração e P_i é a variável de propagação e S_i é a soma completa de 1 bit. Pede-se:

- Sintetize a unidade básica extraíndo com o menor número de portas P_i , G_i e S_i
- Sintetize o bloco antecipa vai um para uma ULA de 4 bits.



SELEÇÃO		OPERAÇÃO
	S1 S0	
C=0	0 0	A MAIS B
C=1	0 1	A MAIS 1
	1 1	B MAIS 1
	1 0	A MENOS B

Figura 4. Esquema: a) esquema geral da ULA; b) tabela de operações

5Q: Usando um decodificador e um número mínimo de portas, sintetize um subtrator completo de 1 bit.

6Q: Projetar um sistema digital em que os operandos de 5 bits cada um, estão codificados em sinal e magnitude (4 bits). Usando funções MSI e portas implemente este sistema. O sistema realiza as seguintes operações:
 $Op=0: F \leftarrow A \text{ mais } B$; $Op=1: F \leftarrow A \text{ menos } B$; A magnitude dos operandos e do resultado usa a codificação BCD.

7Q: Uma **string** de n bits é usado para representar informações. A codificação é tal que **se há** três 1's consecutivos e dois 0's consecutivos em qualquer parte da **string** um **erro** na representação é detectado. Sintetize este circuito na forma de **rede interativa** que detecte este erro.

8Q: Usando o menor número de somadores completos de 1 bit, sintetize um multiplicador, que multiplica o operando A de quatro bits pela constante 10 decimal: $M=A*1010$.

9Q: Usando o menor número de somadores de quatro bits, implemente a função $F=3*A \text{ mais } 2*B$, onde A e B são operandos de 8 bits. Obs: o símbolo * é de multiplicação.

10Q: Usando funções MSI de tamanho de até quatro bits e lógica adicional, implemente a ULA abaixo.

M	S	Operações (F)
0	0	$3*A$
	1	A mais 1
1	0	$B/4$
	1	B menos A

Onde:
 * significa multiplicação;
 / significa divisão inteira

