

Aritmética Digital Inteira

Aritmética inteira → trata das operações com números inteiros

Aritmética em ponte flutuante → trata das operações com números reais

Números reais → representados por dois campos: base e mantissa

Os algoritmos para tratar de números reais são baseados na tarefa de normalização dos operandos

Aritmética Digital Inteira

Aritmética inteira → Sinalização

Duas representações:

a) Sinal e magnitude → adiciona-se 1 bit de sinal

EX: $(13)_{10} \rightarrow 1101$ (natural) com sinal +13: 01101; -13: 11101

b) Complemento de 2:

EX: +13 \rightarrow 01101; -13 \rightarrow 10010 (complemento de 1) e soma 1

$$\begin{array}{r} 10010 \\ + \quad 1 \\ \hline 10011 \text{ (complemento de 2)} \end{array}$$

Aritmética Digital Inteira

Aritmética inteira → operação adição


Regras:

$$0+0=0$$

$$0+1=1$$

$$1+0=1$$

$$1+1=0 \text{ e vai } 1$$



A	B	Cin	S	Cout
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Aritmética Digital Inteira

Aritmética inteira → operação adição

Cin \ A B	0 0		0 1		1 1		1 0	
	0	1	0	1	0	1	0	1
0	0	1	0	1	0	1	0	1
1	1	0	1	0	1	0	1	0

$$S = A \oplus B \oplus Cin$$

Cin \ A B	0 0		0 1		1 1		1 0	
	0	1	0	1	0	1	0	1
0	0	0	1	0	1	0	1	0
1	0	1	1	1	0	0	1	1

$$Cout = A Cin + B(A \oplus Cin)$$


$$S = \overline{Cin} (A \overline{B} + \overline{A} B) + Cin (A B + \overline{A} \overline{B})$$

$$S = \overline{Cin} \underbrace{(A \oplus B)}_X + Cin \underbrace{(\overline{A \oplus B})}_X$$

$$S = Cin \oplus A \oplus B$$

Aritmética Digital Inteira


Somador completo de 1 bit → circuito lógico



$$S = A \oplus B \oplus \text{Cin}; \quad \text{Cout} = A\text{Cin} + B(A \oplus \text{Cin})$$

Aritmética Digital Inteira

Aritmética inteira → operação adição




A	B	S	Cout
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

$$S = A \oplus B$$

$$\text{Cout} = A \cdot B$$


Somador completo usando meio somador



Aritmética Digital Inteira


Somador completo de 1 bit → configurações
(36 transistores – 18 número total de literais)

Para porta NAND → Número de transistores = 2 Fan-in



Aritmética Digital Inteira

Somador completo de 1 bit → configurações
(24 transistores – 10 número total de literais)



Porta XOR → 6 transistores


08/03/2020

Prof. Duarte Lopes de Oliveira
Divisão de Engenharia Eletrônica do ITA

Aritmética Digital Inteira

Somador completo de 1 bit → célula básica

(Somador de N bits → propagação do Carry)




Carry Propagation

Aritmética Digital Inteira

Aritmética inteira → operação subtração

Regras:
0-0=0
0-1=1 e empresta 1
1-0=1
1-1=0



A	B	Bin	R	Bout
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

Aritmética Digital Inteira

Aritmética inteira → operação subtração

Bin \ A B	0 0		0 1		1 1		1 0	
	0	1	0	1	0	1	0	1
0	0	1	0	1	0	1	0	1
1	1	0	1	0	1	0	1	0


$$R = A \oplus B \oplus \text{Bin}$$

Bin \ A B	0 0		0 1		1 1		1 0	
	0	1	0	1	0	1	0	1
0	0	1	0	0	0	0	0	0
1	1	1	1	1	0	0	0	0

$$\text{Bout} = B \text{ Bin} + \overline{A}(B \oplus \text{Bin})$$

Aritmética Digital Inteira


Subtrator completo de 1 bit → circuito lógico



$$R = A \oplus B \oplus \text{Bin}; \quad \text{Bout} = B\text{Bin} + A'(B \oplus \text{Bin})$$

Aritmética Digital Inteira

Aritmética inteira → operação subtração




$R = A \text{ menos } B$

A	B	R	Bout
0	0	0	0
0	1	1	1
1	0	1	0
1	1	0	0

$R = A \oplus B$

$Bout = A \cdot B$


Subtrator completo usando meio subtrator




Aritmética Digital Inteira

Subtrator completo de 1 bit → célula básica

Subtrator de N bits → propagação de Borrow



Aritmética inteira \rightarrow **Subtração por complemento de 2**



Aritmética Digital Inteira

Aritmética inteira → Paralela

Sejam A_i e B_i os bits de entrada da i -ésima coluna dos operandos A e B

Variável de geração

$$G_i = A_i B_i \quad (1)$$


Variável de propagação:

$$P_i = A_i \oplus B_i \quad (2)$$

Somador

$$S_i = A_i \oplus B_i \oplus C_{i-1} \quad (3)$$

(1), (2) e (3) → gera a unidade somadora



Aritmética Digital Inteira

Aritmética inteira → Paralela

Sejam A_i e B_i os bits de entrada da i -ésima coluna dos operandos A e B

Variável de geração $G_i = A_i B_i$ (1)

Variável de propagação: $P_i = A_i \oplus B_i$ (2)

Sabendo que, $C_{i+1} = A_i B_i + C_i (A_i \oplus B_i)$ (3)

Usando (1) e (2) em (3) temos:

$$C_{i+1} = G_i + C_i P_i \quad (4)$$

Aritmética Digital Inteira

Aritmética inteira \rightarrow Paralela: $C_{i+1}=G_i + C_i P_i$ (4)

Aplicando (4) em cada estágio:

$$C_1 = G_0 + C_0 P_0$$


$$\begin{aligned} C_2 &= G_1 + C_1 P_1 = G_1 + (G_0 + C_0 P_0) P_1 \\ &= G_1 + G_0 P_1 + C_0 P_0 P_1 \end{aligned}$$

$$\begin{aligned} C_3 &= G_2 + C_2 P_2 = G_2 + (G_1 + G_0 P_1 + C_0 P_0 P_1 + C_0 P_0 P_1) P_2 \\ &= G_2 + G_1 P_2 + G_0 P_1 P_2 + C_0 P_0 P_1 P_2 \end{aligned}$$

Aritmética Digital Inteira

Adição inteira paralela → Circuito lógico de 2 bits

Performance: para N bits → 4 níveis de atraso




Aritmética Digital Inteira

Adição inteira paralela → Solucionar problema de Fan-in →

Performance: 12 bits (Ripple Carry– 36 níveis de atraso ; Lockahead – 4 níveis e fan-in 12)

Método: mistura Carry Propagation com Carry Lookahead → 12 níveis



Aritmética Digital Inteira

Adição inteira paralela → Solucionar problema de
Fan-in (Geração de grupos)

Geração de grupo:

$$G(1-4) = G_4 + G_3P_4 + G_2P_4P_3 + G_1P_4P_3P_2$$

Propagação do grupo:

$$P(1-4) = P_4P_3P_2P_1$$


Geração dos Carry lookahead

$$C_5 = G(1-4) + P(1-4)C_0$$

$$C_9 = G(5-8) + P(5-8)G(1-4) + P(5-8)P(1-4)C_0$$

Aritmética Digital Inteira

Adição inteira paralela → Solucionar problema de Fan-in (Geração de grupos); Performance → 6 níveis



Operações Relacionais

Comparador paralelo → Comparador de 1 bit
(célula) + lógica



A	B	EQ	MA	MB
0	0	1	0	0
0	1	0	0	1
1	0	0	1	0
1	1	1	0	0


$$EQ = \bar{A} \bar{B} + AB = A \oplus B$$

$$MA = A \bar{B}$$

$$MB = \bar{A} B$$

Operações Relacionais

Comparador paralelo de N bits → Comparador de 1 bit (célula) + lógica de paralelização



Operações Relacionais

Comparador paralelo de N Bits →

Desenvolvimento da lógica de paralelização

Para 2 Bits:

$$EQ_{\text{Geral}} = EQ_2 \cdot EQ_1$$

$$MA_{\text{Geral}} = MA_2 + EQ_2 \cdot MA_1$$

$$MB_{\text{Geral}} = MB_2 + EQ_2 \cdot MB_1$$

Para 3 Bits:

$$EQ_{\text{Geral}} = EQ_3 \cdot EQ_2 \cdot EQ_1$$

$$MA_{\text{Geral}} = MA_3 + EQ_3 \cdot MA_2 + EQ_3 \cdot EQ_2 \cdot MA_1$$

$$MB_{\text{Geral}} = MB_3 + EQ_3 \cdot MB_2 + EQ_3 \cdot EQ_2 \cdot MB_1$$

Operações Relacionais

Comparador paralelo de 2 Bits → Circuito lógico

Para 2 Bits:

$$EQ_{\text{Geral}} = EQ_2 \text{ } EQ_1$$

$$MA_{\text{Geral}} = MA_2 + EQ_2 \text{ } MA_1$$

$$MB_{\text{Geral}} = MB_2 + EQ_2 \text{ } MB_1$$

