

Temario del curso: Sistemas Digitales y Arquitectura de Computador

Plan de contenidos, prácticas y entregables - Ingeniería Informática / Electrónica

1. Presentación del curso

La asignatura proporciona una visión completa del diseño digital desde la lógica combinacional hasta la organización interna de un procesador sencillo. El estudiante aprende a razonar con señales binarias, describir circuitos en VHDL/Verilog, simularlos, sintetizarlos y analizar sus limitaciones temporales.

El curso se orienta a la práctica: cada bloque teórico se acompaña de un laboratorio incremental que termina con el diseño de una unidad de procesamiento simple capaz de ejecutar un subconjunto de instrucciones.

2. Bloques temáticos

- Bloque A. Representación de la información: sistemas de numeración, complemento a dos, coma fija, BCD, códigos de detección/corrección de errores y codificación de caracteres.
- Bloque B. Álgebra de Boole: postulados, dualidad, formas canónicas, mapas de Karnaugh, minimización por Quine-McCluskey y coste de implementación.
- Bloque C. Lógica combinacional: multiplexores, decodificadores, comparadores, sumadores, ALU, generación/propagación de acarreo y diseño modular.
- Bloque D. Lógica secuencial: biestables, registros, contadores, máquinas de estados Moore/Mealy, sincronización y análisis de hazards.
- Bloque E. Memorias y buses: SRAM, ROM, bancos de registros, triestado, arbitraje, buses compartidos y mapas de memoria.
- Bloque F. Camino de datos y control: ciclo de instrucción, unidad de control cableada, microoperaciones y señales de control.
- Bloque G. Introducción a arquitecturas: pipeline, jerarquía de memoria, cachés, interrupciones y entrada/salida.
- Bloque H. Diseño con HDL: bancos de prueba, síntesis, restricciones temporales, recursos FPGA y depuración con analizadores lógicos.

3. Prácticas de laboratorio

- Práctica 1. Conversión de bases y verificación automática de operaciones en complemento a dos.
- Práctica 2. Diseño de una ALU de 4 bits con suma, resta, AND, OR, XOR y comparación.
- Práctica 3. Máquina expendedora mediante FSM Moore y Mealy; discusión de estados equivalentes.
- Práctica 4. Banco de registros y unidad de control para microinstrucciones.
- Práctica 5. Procesador didáctico: fetch, decode, execute, memoria de programa y pruebas con ensamblador simplificado.
- Práctica 6. Síntesis en FPGA: asignación de pines, restricciones de reloj, medición de frecuencia máxima y demostración final.

4. Actividades de seguimiento

- Cuestionario semanal de 10 minutos sobre conceptos esenciales.
- Entrega de bitácora de laboratorio con capturas de simulación y justificación de errores corregidos.
- Dos ejercicios de diseño individual bajo restricciones de área y latencia.
- Revisión oral breve en la que el profesor pregunta por señales concretas del circuito entregado.

5. Criterios de evaluación del temario

- Comprensión conceptual: capacidad para explicar por qué un diseño funciona y no solo mostrar que simula correctamente.
- Trazabilidad: correspondencia entre tabla de verdad, diagrama lógico, código HDL y banco de pruebas.
- Calidad del diseño: modularidad, nombres de señales, ausencia de lógica redundante y tratamiento explícito del reset.
- Análisis temporal: identificación del camino crítico, frecuencia máxima estimada y riesgos de metastabilidad.
- Defensa técnica: respuestas precisas ante preguntas sobre estados, transiciones, señales de control y limitaciones.

6. Proyecto integrador

El proyecto final consiste en implementar un procesador didáctico de 8 bits con al menos ocho instrucciones: carga, almacenamiento, suma, resta, salto condicional, salto incondicional, comparación y operación lógica. Se entrega código HDL, banco de pruebas, programa de demostración y memoria técnica.

- Extensión opcional 1: pequeña caché de instrucciones con política directa.
- Extensión opcional 2: visualización en displays de siete segmentos.
- Extensión opcional 3: pipeline de dos etapas con detección de riesgos sencillos.