# Universidade Federal de Ouro Preto – UFOP Instituto de Ciências Exatas e Biológicas – ICEB Departamento de Computação - DECOM

Disciplina: Arquiteturas de computadores

nome: Daniela Elisa Pralon matícula:15.2.4098

### **Questão 1** Dê exemplos de aparelhos que utilizam ISA RISC.

- super computadores,
- computadores tablet, como o iPad
- dispositivos Android

### Questão 2 Explique o que é o projeto RISC-V.

RISC-V é um ISA 1 open-source desenvolvido por profissionais, professores e voluntários entusiastas no ramo de Arquiteturas de Computadores. Foi desenvolvido com base em uma série de outros projetos acadêmicos de design de computadores. A meta do projeto RISC-V é criar um conjunto de instruções 'universal', que é livre e aberto para todos os usuários, provendo tudo que é necessário para suportar perfeitamente qualquer projeto comercial.

## **Questão 3** RISC-V é utilizado só para uso acadêmico?

Não, é utilizado, por exemplo, em indústrias de grande porte como Google, Mellanox e Oracle além de grandes centros acadêmicos.

**Questão 4** Quais são as extensões oficiais do RISC-V ditas em aula e qual o propósito de cada uma?

- 1. RV32E:
- Possui a meta para ser satisfatório para implementações de pequeno porte. Sendo um projeto menor, ocupa-se uma pequena porção de área die
- Aumenta o custo/benefício de produção de chips;
- Melhora a dissipação de calor por se tratar de um chip com menos área de circuito;
- Suas instruções continuam com tamanho de 32 bits. Os bits de maior índices são 0.
- De resto, RV32E e RV32I são idênticos, com exceção da:
- Redução de 32 registradores para somente o Program Counter e x0-x15.

#### 2. RV64I e RV128I:

- Simples extensões de 64 e 128 bits.
- Aumentam o espaço de endereço e estende os regs. de 32 para o tamanho apropriado.
- Essa extensão introduz novas instruções que operam com dados menores como 32 e 64 bits.

**Questão 5** É possível adicionar minha própria extensão, cujo nome é extensaoUFOP ao projeto? Sim.

**Questão 6** Quantos registradores o RISC-V possui e quais são eles? Esse número pode ser alterado?

RISC-V possui 32 registradores inteiros, e 32 registradores opcionais para ponto flutuante, sendo estes, números que não podem ser alterados.

#### **Questão** 7 Cite duas otimizações realizadas no projeto do RISC-V.

- Colocar os bits mais significantes numa posição fixa;
- Disposição de bits para reduzir o número de multiplexadores no chip em sua implementação

**Questão 8** RISC-V possui operações de multiplicação com acesso direto à memória principal?

Não possui carry de operações aritméticas complicadas (multiplicação e divisão). Porém, a extensão Multiplicação M adiciona 4 instruções de multiplicação,duas de divisão,e duas de manipulação de restos.

**Questão 9** Qual é o propósito de utilizar a extensão C?

A última extensão C não adiciona nenhuma outra função, mas, ao invés disso, codifica as instruções inteiras para salvar espaço e com isso reduzir o tamanho do footprint.

**Questão 10** Existe alguma diferença entre os formatos de operações do RV32I, RV64I e a Extensão C?

Pesquisas com C mostram que um código 20% menor que um x86 e MIPS Comprimido e 2% maior que um ARM Thumb-2.

**Questão 11** RISC-V possui o condicional if? Como ele realiza suas instruções de condição?

RISC-V, intencionalmente, não possui códigos condicionais, nem mesmo bit de carry. Construíram operandos de comparação dentro dos jumps condicionais;

**Questão 12** Observando as posições dos registradores na tabela de formato de instruções, por que eles estão situados na mesma posição em todas os formatos? É possuvel ver que rd, rs1 e rs2 estão na mesma posição. Isso é um método para facilitação da decodificação. Imediatos estão sempre no final da instrução.

**Questão 13** Qual a diferença das instruções jump e jump and link?

Junp and link(jal) : salta para o endereço especificadas, salvando o endereço da próxima instrução \$ra.

Jump register (jr): desvio incondicional para endereço guardado em \$ra

**Questão 14** O que é o Rocket-Chip e quantos estágios ele possui?

Rocket Chip permite gerar diferentes configurações de SoC<sup>2</sup>. Essas configurações são especificadas por meio de parâmetros em linguagem Chi-sel 3 que podem ser alterados livremente, e com isso, pode-se selecionar o que quer gerar como chip. Também possui um emulador C++ de RLT 4.

**Questão 15** Explique sucintamente como Rocket-Chip é utilizado.

O Rocket Chip pode gerar uma implementação RTL RISC-V que tenha memória virtual, uma hierarquia de cache de vários níveis coerente, unidades de ponto flutuante compatíveis com IEEE e toda a infra-estrutura relevante para conversar com um sistema em execução.