## Arquitetura de Computadores - BCC 236

Lista: RISC-V

### Marina Oliveira Lima – 15.2.4005

### Questão 1: Dê exemplos de aparelhos que utilizam ISA RISC.

Todos com arquitetura ARM, como os smartphones Samsung.

### Questão 2: Explique o que é o projeto RISC-V.

RISC-V é um ISA open-source desevolvido na divisão de Ciência da Computação na Universidade Berkeley. É um conjunto de instruções de arquitetura com propósito geral, moderno, de alta qualidade e de fácil implementação. Ele foi desenvolvido com foco na praticidade das implementações, com caracteristicas que aumentam a velocidade computacional enquanto reduz seu custo de energia.

### Questão 3: RISC-V é utilizado só para uso acadêmico?

Não, pois sua meta é criar um conjunto de instruções "universais" que é livre e aberto para todos os usuários, provendo o que for necessário para suportar perfeitamente qualquer projeto comercial.

## Questão 4: Quais são as extensões oficiais do RISC-V ditas em aula e qual o propósito de cada uma?

Extensão M: adiciona intruções de multiplicação, divisão e resto de números inteiros;

Extensão A: adiciona intruções buscando consistência e atomicidade da operação;

Extensão F: ponto flutuante de precisão simples (32 bits);

Extensão D: ponto flutuante de dupla precisão (64 bits), tendo a extensão F como prérequisito;

Extensão Q: ponto flutuante de quarta precisão (128 bits), requer extensão D e F;

Extensão C: codifica as instruções inteiras para economizar espaço, reduzindo o tamanho para 16 bits, não adiciona nenhuma instrução;

# Questão 5: É possível adicionar minha própria extensão, cujo nome é extensaoUFOP ao projeto?

Sim, pois porções do espaço de codificação de instruções já foram reservadas para essa finalidade. É só adicionar a extensão e usar.

## Questão 6: Quantos registradores o RISC-V possui e quais são eles? Esse número pode ser alterado?

O RISC-V possui 32 registradores inteiros, e 32 registradores opcionais para ponto flutuante. Os registradores opcionais de ponto flutuante são incluídos junto com o pacote de extensão de operações de ponto flutuante. Também existe uma variante RISC-V com 16 registradores inteiros e sua memória possui endereçamento de 1 byte. Esse número não pode ser alterado.

#### Questão 7: Cite duas otimizações realizadas no projeto do RISC-V.

Os bits mais significantes foram colocados em uma posição fixa e os bits foram dispostos para reduzir o número de multiplexadores no CPU.

## Questão 8: RISC-V possui operações de multiplicação com acesso direto à memória principal?

Não, todas as operações lógico-aritméticas ocorrem entre registradores. Apenas as instruções load e store acessam a memória principal.

### Questão 9: Qual é o propósito de utilizar a extensão C?

Codificar as instruções inteiras para salvar espaço e com isso reduzir o tamanho do footprint.

## Questão 10: Existe alguma diferença entre os formatos de operações do RV32I, RV64I e a Extensão C?

Não, seus formatos de operação são idênticos, apesar do R32I utilizar espaços de endereço de 32 bits, o R64I de 64 bits e a extensão C comprimir as instruções inteiras para usar 16 bits.

## Questão 11: RISC-V possui o condicional if? Como ele realiza suas instruções de condição?

Não, ele realiza suas instruções de condição através de operandos de comparação dentro dos jumps condicionais.

Questão 12: Observando as posições dos registradores na tabela de formato de instruções, por que eles estão situados na mesma posição em todas os formatos? Para facilitar a decodificação.

## Questão 13: Qual a diferença das instruções jump e jump and link? Jump and link é um jump com endereço de retorno.

## Questão 14: O que é o Rocket-Chip e quantos estágios ele possui?

R: Rocket Chip é um gerador parametrizado de System-on-a-chip escrito em linguagem Chisel, que podem ser alterados livremente. Possui 64-bit pipeline com 5 estágios em ordem.

### Questão 15: Explique sucintamente como Rocket-Chip é utilizado.

Com o Rocket Chip é possível gerar blocos como um core (Rocket) incluindo suas caches privadas, além de itens que ficam na parte externa como caches compartilhadas, mecanismo de DMA e todo o controlador de memória necessário, aglutinando todas estas peças numa única ao final do processo. Esse gerador é disponibilizado principalmente para desenvolvedores de sistemas embarcados.