## **Processamento Vetorial**


Data: 19-12-2022

PDF: <u>06-SuperEscalaridade.pdf</u>

Tags: #ARQC #SoftwareEngineering #C


#### **Processamento Escalar**

Cada instrução processa apenas um elemento do conjunto de dados.



Guarda o int a[i] em eax e o int b[i] em edx. De seguida, guarda o valor em c[i].

# **Processamento Vetorial**



O processador executa as instruções descritas anteriormente em paralelo. Ou seja, atualizar valores em registos e somas em simultâneo.

Assim, o número de instruções reduz, visto que cada instrução executa N elementos de dados em vez de apenas um. Para além disso, o CPI tende a aumentar, porque:

- as unidades funcionais vetoriais realizam as N operações em paralelo, contribuindo para manter o CPI
- a quantidade de dados a transferir de e para a memória por unidade de tempo aumenta, contribuindo para aumentar o CPI

# Taxonomia de Flynn

- <u>SISD</u> (Escalar: Single Instruction Single Data): Fluxo único de instruções sobre um único conjunto de dados.
- SIMD (Vetorial: Single Instruction Multiple Data): Fluxo único de instruções em múltiplos conjuntos de dados.
- MISD (Multiple Instruction Single Data): Fluxo múltiplo de instruções em um único conjunto de dados.
- MIMD (Multicore: Multiple Instruction Multiple Data): Fluxo múltiplo de instruções sobre múltiplos conjuntos de dados.

# **Intel SSE - Streaming SIMD Extensions**

(i) Info


Streaming SIMD Extensions (SSE) is a single instruction, multiple data (SIMD) instruction set extension to the  $\underline{x86}$  architecture, designed by Intel and introduced in 1999

Intel's first <u>IA-32</u> SIMD effort was the <u>MMX</u> instruction set. MMX had two main problems: it re-used existing <u>x87</u> floating-point registers making the CPUs **unable to work on both floating-point and SIMD data at the same time**, and it only worked on <u>integers</u>. SSE floating-point instructions operate on a new independent register set, the XMM registers, and adds a few integer instructions that work on MMX registers.

SSE was subsequently expanded by Intel to <u>SSE2</u>, <u>SSE3</u>, <u>SSSE3</u> and <u>SSE4</u>. Because it supports floating-point math, it had wider applications than MMX and became more popular. The addition of integer support in SSE2 made MMX largely redundant, though further performance increases can be attained in some situations by using MMX in parallel with SSE operations.

### Registers

SE originally added **eight new 128-bit registers** known as XMM0 through XMM7. The <u>AMD64</u> extensions from AMD (originally called *x86-64*) added a further eight registers XMM8 through XMM15, and this extension is duplicated in the <u>Intel 64</u> architecture. There is also a new 32-bit control/status register, MXCSR. The registers XMM8 through XMM15 are accessible only in 64-bit operating mode.




SSE used only a single data type for XMM registers:

four 32-bit <u>single-precision</u> floating-point numbers

<u>SSE2</u> would later expand the usage of the XMM registers to include:

- two 64-bit <u>double-precision</u> floating-point numbers or
- two 64-bit integers or
- four 32-bit integers or
- eight 16-bit short integers or
- sixteen 8-bit bytes or characters.



Because these 128-bit registers are additional machine states that the <u>operating system</u> must preserve across <u>task</u> <u>switches</u>, they are disabled by default until the operating system explicitly enables them. This means that the OS must know how to use the <u>FXSAVE</u> and <u>FXRSTOR</u> instructions, which is the extended pair of instructions that can save all <u>x86</u> and SSE register states at once. This support was quickly added to all major IA-32 operating systems.

## Intel Advanced Vector Extensions (AVX)

#### Notação

- %xmm? refere registos de 128 bits, e %ymm? registos de 156 bits
- m128 refere 128 bits (16 bytes) em memória, m256 refere 32 bytes em memória
- Instruções sem o prefixo v operam sobre quantidades de 128 bits e usam o formato de dois operandos:
  - ADDPS %xmm? / m128, %xmm?
    - adiciona o operando da esquerda com o da direita e guarda o resultado no operando da direita.

- Instruções com o prefixo v operam sobre quantidades de 128 ou 256 bits e usam o formato de três operandos:
  - VADDPS %xmm?, %xmm? / m128, %xmm?
  - VADDPS %ymm?, %ymm? / m256, %ymm?
    - adiciona os 2 operandos da esquerda e guarda o resultado no operando da direita.
- Instruções com o sufixo S operam sobre valores em vírgula flutuante precisão simples; o sufixo D indica vírgula flutuante precisão dupla:
  - VADDPS %ymm?, %ymm? / m256, %ymm? realiza 8 operações em SPFP
  - VADDPD %ymm?, %ymm? / m256, %ymm? realiza 4 operações em DPFP
- Muitas instruções admitem a forma escalar, isto é, apenas realizam uma operação sobre o valor armazenado nos bits menos significativos dos operandos. O penúltimo caracter pode tomar os valores S ou P, para indicar operação escalar P (uma única operação) ou vetorial S, respetivamente:
  - VADDPS %ymm?, %ymm? / m256, %ymm?
    - realiza 8 operações em SPFP (usa os 32 bytes dos registos)
  - VADDPD %ymm?, %ymm? / m256, %ymm?
    - realiza 4 operações DPFP (usa dos 32 bytes dos registos)
  - VADDSS %ymm?, %ymm? / m256, %ymm?
    - realiza 1 operação em SPDP (usa 4 bytes (0 .. 3) dos registos)
  - VADDSD %ymm?, %ymm? / m256, %ymm?
    - realiza 1 operação em DPDP (usa 8 bytes (0 .. 7) dos registos)

#### Transferência de dados

- [V] MOV [A|U] P [S|D]
  - Mover quantidades de 128 ou 256 bits (prefixo v), representando valores SPFP ou DPFP (sufixo s ou D), de endereços alinhados ou não (modificador A ou U)
    - VMOVUPD m256, %ymm? move 4 DPFP de memória (endereço não alinhado) para %ymm?
    - MOVAPD %xmm, m128 move 2 DPFP de %xmm? para memória (endereço alinhado)
- Alinhamento: um bloco de dados com B bytes diz-se alinhado, se o endereço inicial desse bloco em memória é múltiplo de B.
- Acessos alinhados são significativamente mais eficazes do que acessos não alinhados.
- AVX2 permite o uso de instruções A (aligned) com acessos não alinhados, com penalização no desempenho. SSE
   e AVX resulta numa exceção.

Instruções	Operandos		
[V]ADD[S P][S D]	Sem V? : xmm/m128, xmm		
[V]SUB[S P][S D]	Com V? : $[x y]mm$ , $[x y]mm/m[128 256]$ ,		
[V]MUL[S P][S D]	[x y]mm		
[V]DIV[S P][S D]			
[V]SQRT[S P][S D	[S P] : escalar ou vectorial ?		
]			
[V]MAX[S P][S D]	[S D] : SPFP ou DPFP ?		
[V]MIN[S P][S D]			
[V]AND[S P][S D]	Endereços em memória alinhados		
[V]OR[S P][S D]			
• • •	O resultado não pode ser em memória		

```
Exemplo
float a[1000] __attribute__ ((aligned(32)));
float b[1000] __attribute__ ((aligned(32)));
                                               AVX
float r[1000] attribute ((aligned(32)));
func (int n, float *a, float *b, float *r) {
  int i;
  for (i=0 ; i < n ; i++)
                        func:
    r[i] = a[i] * b[i];
                          •••
                          movl 8(%ebp), %edx
                          movl 12(ebp), %eax
                                               # a
                          movl 16(ebp), %ebx # b
                          movl 20(ebp), %esi
                                               # r
                          movl $0, %ecx
                        ciclo:
                          vmovaps (%eax, %ecx, 4), %ymm0
                          vmulps (%ebx, %ecx, 4), %ymm0, %ymm1
                          vmovaps %ymm1, (%esi, %ecx, 4)
                          addl $8, %ecx
                          cmpl %edx, %ecx
                          il ciclo
```

#### Processamento vetorial - desenvolvimento

- Assembly: utilização direta de instruções assembly
- **Compilier Intrinsics**: pseudo-funções disponibilizadas pelo compilador que permitem o desenvolvimento explícito de código vetorial a um nível semântico mais elevado que o assembly
- Auto vetorização: vetorização pelo compilador

# **Compiler Intrinsics**

As funções e tipos de dados definidos como intrinsics são acessíveis incluindo os headers apropriados.

```
gcc -march=haswell -03
```

xmmintrin.h	Streaming SIMD Extensions	SSE
emmintrin.h	Streaming SIMD Extensions 2	SSE2
pmmintrin.h	Streaming SIMD Extensions 3	SSE3
smmintrin.h	Streaming SIMD Extensions 4 (vector math)	SSE4.1
nmmintrin.h	Streaming SIMD Extensions 4 (string processing)	SSE4.2
immintrin.h	Advanced Vector Extensions 1 e 2	AVX2

Tipos de Dados			
m64	Vector de 64 bits – inteiros (MMX)		
m128	Vector 128 bits – 4 FP SP (SSE)		
m256	Vector 256 bits – 8 FP SP (AVX)		

Operações Aritméticas (single FP)				
Pseudo-função	Descrição	Instrução		
m256 _mm_add_ps (m256,m256)	Adição	VADDPS		
m256 _mm_sub_ps (m256,m256)	Subtracção	VSUBPS		
m256 _mm_mul_ps (m256,m256)	Multiplicação	VMULPS		
m256 _mm_div_ps (m256,m256)	Divisão	VDIVPS		
m256 _mm_sqrt_ps (m256)	Raiz Quadrada	VSQRTPS		
m256 _mm_rcp_ps (m256)	Inverso	VRCPPS		
m256 _mm_rsqrt_ps (m256)	Inverso Raiz Quadrada	VRSQRTPS		

Movimento de Dados (single FP)				
Pseudo-função	Descrição	Instrução		
m256    _mm256_load_ps (float *)	Carrega vector de memória para registo (alinhado 32)	VMOVAPS		
m256 _mm_broadcast_ps (float *)	Carrega 1 FP de memória para os 8 elementos do registo YMM	VBROADCA STSS		
_mm256_store_ps (float *,m256)	Escreve registo em vector de memória (alinhado 32)	VMOVAPS		
m256 _mm256_set1_ps (float)	Todos os 8 elementos do registo YMM são iniciados com o mesmo float			

Compiler Intrinsics: Exemplo 1

```
#define SIZE 1000000
float a[SIZE] __attribute__ ((aligned(32)));
float b[SIZE] __attribute__ ((aligned(32)));
float c[SIZE] attribute ((aligned(32)));
func() {
  for (int i=0; i< SIZE; i++) {
    c[i] = a[i] + b[i];
                      #include <immintrin.h>
                      #define SIZE 1000000
                      float a[SIZE] __attribute__ ((aligned(32)));
                      float b[SIZE] __attribute__ ((aligned(32)));
                      float c[SIZE] attribute ((aligned(32)));
                      func() {
                        for (int i=0 ; i<SIZE ; i+=8) {
                          m256 \text{ mb} = mm256 \text{ load ps (&b[i]);}
                          __m256 ma = _mm256_load_ps(&a[i]);
                           m256 \text{ mc} = mm256 \text{ add ps (ma, mb)};
                          mm256 store ps (&c[i], mc);
```

```
#define SIZE 1000000
float a[SIZE] __attribute__ ((aligned(32)));
float b[SIZE] __attribute__ ((aligned(32)));
float c[SIZE] attribute ((aligned(32)));
float alfa=2.3f;
                    #include <immintrin.h>
func() {
 for (int i=0; i< #define SIZE 1000000
   c[i] = alfa * a float a[SIZE] __attribute__ ((aligned(32)));
                    float b[SIZE] __attribute__ ((aligned(32)));
                    float c[SIZE] attribute ((aligned(32)));
                    float alfa =2.3f;
                    func() {
                       m256 m alfa = mm256 broadcast ps (&alfa);
                      for (int i=0 ; i < SIZE ; i+=8) {
                         m256 \text{ mb} = mm256 \text{ load ps (&b[i])};
                        m256 \text{ ma} = mm256 \text{ load ps(&a[i])};
                       ma = mm256 mul ps(ma, m alfa);
                        m256 mc = mm256 add ps (ma, mb);
                        mm256 store ps (&c[i], mc);
```

```
#include <math.h>
#define SIZE 1000000
float a[SIZE] attribute ((aligned(32)));
float b[SIZE] __attribute__ ((aligned(32)));
float c[SIZE] attribute ((aligned(32)));
func() {
  for (int i=0 ; i < SIZE ; i++) {
   #include <ia32intrin.h>
   #define SIZE 1000000
   float a[SIZE] __attribute__ ((aligned(32)));
   float b[SIZE] __attribute__ ((aligned(32)));
   float c[SIZE] attribute ((aligned(32)));
   func() {
      m256 \text{ cinco} = mm256 \text{ set1 ps } (5.);
     for (int i=0; i<SIZE; i+=8) {
        m256 mb = mm256 sqrt ps( mm256 load ps (&b[i]));
        m256 ma = mm256 load ps(&a[i]);
         m256 mr = mm256 mul ps (cinco, mm256 add ps (ma, mb);
       mm256 store ps (&c[i], mr);
```

## Auto-vetorização

O compilador pode vetorizar o código:

```
gcc -03 -march=... Ou gcc -ftree-vectorize -march=....
```

```
#define SIZE 1000000
float a[SIZE] __attribute__ ((aligned(32)));
float b[SIZE] __attribute_ ((aligned(32)));
float c[SIZE] attribute ((aligned(32)));
loop () {
  for (int i=0 ; i< SIZE ; i++) {
    c[i] = a[i] + b[i];
                          loop:
                            xor %eax, %eax
                          .L1:
                            vmovaps a(%eax), %ymm0
                            vaddps b(%eax), %ymm0, %ymm0
                            vmovaps %ymm0, c(%eax)
                            add $32, %eax
                            cmp $4000000, %eax
                            jl .L1
                            ret
```

```
loop (float *a, float *b, float *c, const int S) {
  for (int i=0 ; i < S ; i++) {
    c[i] = a[i] + b[i];
} }</pre>
```

Possibilidade de **aliasing**, isto é, as regiões de memória apontadas pelos diferentes apontadores podem-se **sobrepor! Versioning**, isto é: o compilador gera versões escalares e vetoriais do ciclo e código para verificar o aliasing. Em *runtime* é escolhida a versão mais apropriada do ciclo.


```
loop ( float * __restrict__ a, float * __restrict__ b,
   float * __restrict__ c, const int S) {
   for (int i=0 ; i < S ; i++) {
      c[i] = a[i] + b[i];
   }
}</pre>
```

O qualificador \_\_restrict\_\_ indica ao compilador que durante a existência daquele apontador **não existe qualquer outra referência** para a zona de memória acedida a partir desse apontador.

Logo não existe a possibilidade de *aliasing*.

Bloqueadores Auto-vetorização

#### Dados não contíguos




# Bloqueadores Auto-vectorização: dados não contíguos

```
#define SIZE 1000000
struct {
float a[SIZE] __attribute__ ((aligned(32)));
float b[SIZE] __attribute__ ((aligned(32)));
float c[SIZE] __attribute__ ((aligned(32)));
} d;

loop () {
  for (int i=0 ; i < SIZE ; i++) {
    d.c[i] = d.a[i] + d.b[i];
} }</pre>
```

Structures of Arrays (SoA): os vários elementos do mesmo campo são armazenados consecutivamente em memória. Código vectorizável!



```
loop:
    xor %eax, %eax
.L1:
    vmovaps d(%eax), %ymm0
    vaddps d+4000000(%eax), %ymm0
    vmovaps %ymm0, d+8000000(%eax)
    add $32, %eax
    cmp $4000000, %eax
    jl .L1
    ret
```

#### Stride

```
#define SIZE 1000000
float a[SIZE] __attribute__ ((aligned(32)));

loop () {
  for (int i=0 ; i < SIZE ; i+=2) {
    a[i] = a[i] + 1;
} }</pre>
```

 $Stride \neq 1 \implies$  Acessos não contíguos, mas ordenados.

Compilador pode não vetorizar o código.

Código (mesmo vetorial) menos eficiente, devido a acessos a memória e reduzida localidade espacial.

```
#define SIZE 1000000
float a[SIZE] __attribute__ ((aligned(32)));
float b[SIZE] __attribute__ ((aligned(32)));
float c[SIZE] __attribute__ ((aligned(32)));

loop () {
  for (int i=0 ; a[i]!=0 && i < SIZE ; i++) {
    c[i] = a[i] + b[i];
} }</pre>
```

O número de iterações não pode ser computado, logo o código não é vetorizável.

# Condições

```
#define SIZE 1000000
float a[SIZE] __attribute__ ((aligned(32)));
float b[SIZE] __attribute__ ((aligned(32)));
float c[SIZE] __attribute__ ((aligned(32)));

loop () {
  for (int i=0 ; i< SIZE ; i++) {
    float s = a[i] + b[i];
    if (s<0.) {c[i] = s;}
    else {c[i] = 0.f;}
}</pre>
```

Estruturas condicionais  $\implies$  Código não vetorizável.

```
#define SIZE 1000000
float a[SIZE] __attribute__ ((aligned(32)));
float b[SIZE] __attribute__ ((aligned(32)));
float c[SIZE] __attribute__ ((aligned(32)));

loop () {
  for (int i=0 ; i< SIZE ; i++) {
    float s = a[i] + b[i];
    c[i] = (s < 0 ? s : 0);
} }</pre>
```

Algumas estruturas condicionais simples realizáveis como uma máscara: Código vetorizável nesses casos.



s é calculado para todos os elementos do vetor.

Usando uma máscara só é atribuído aqueles elementos de c para os quais s é menor do que 0.

## Funções

```
#define SIZE 1000000
float a[SIZE] __attribute__ ((aligned(32)));
float b[SIZE] __attribute__ ((aligned(32)));
float c[SIZE] __attribute__ ((aligned(32)));

loop () {
  for (int i=0 ; i< SIZE ; i++) {
    c[i] = myfunc(a[i]) + b[i];
} }</pre>
```

Invocação de funções dentro do ciclo  $\implies$  código não vetorizável.

```
#define SIZE 1000000
float a[SIZE] __attribute__ ((aligned(32)));
float b[SIZE] __attribute__ ((aligned(32)));
float c[SIZE] __attribute__ ((aligned(32)));

loop () {
  for (int i=0 ; i< SIZE ; i++) {
    c[i] = __builtin_absf(a[i]) + b[i];
} }</pre>
```

Caso especial: Invocação de funções intrínsecas dentro do ciclo  $\implies$  Vetorizável.

#### Dependências

```
#define SIZE 1000000
float a[SIZE] __attribute__ ((aligned(32)));

loop () {
  for (int i=1 ; i < SIZE ; i++) {
    a[i] = a[i-1] + 1;
}

Dependência read after write (RaW)!

Como i cresce, o valor de a[i-1] é alterado na iteração anterior!

Logo os processamentos de a[i] e a[i-1]

não podem ocorrer em paralelo.

Código não vectorizável!

a[1] = a[0]+1;

a[2] = a[1]+1;

a[3] = a[2]+1;
```

As instruções do cilco não podem ocorrer em paralelo visto que as instruções dependeriam de valores que estão a ser computados.

```
#define SIZE 1000000
float a[SIZE] __attribute__ ((aligned(32)));
loop () {
  for (int i=0 ; i< SIZE-1 ; i++) {
    a[i] = a[i+1] + 1;
} }

Dependência write after read (WaR)!
Como i cresce, o valor de a[i+1] só será alterado na próxima iteração!
Código vectorizável!

#define SIZE 10000000
float a[SIZE] __attribute__ ((aligned(32)));

a[0] = a[1]+1;

a[1] = a[2]+1;

a[2] = a[3]+1;

a[3] = a[4]+1;
```

Como a[i+1] só é alterado na próxima iteração, este dado pode ser acedido em instruções em paralelo.

• Distância da dependência: diferença entre o índice de escrita e o índice de leitura

$$d = c^W - c^R$$

• Se  $d \le 0$  não há dependências RaW: ciclo pode ser vetorizado.

```
for (i=1; i < SIZE; i++) {
    a[i] = 2 * a[i-1]; }

d = i - (i-1) = 1
    d>0 => RaW

for (i=0; i < SIZE-1; i++) {
    a[i] = 2 * a[i+1]; }

d = i - (i+1) = -1
    d<0 => WaR
```



O sinal da distância deve respeitar a ordem de iteração. Isto é, se o índice for decrementado então  $d=-(c^W-c^R)$ .

```
#define SIZE 1000000
float a[SIZE]
   _attribute__ ((aligned(32)));
loop () { float c;

for (int i=1 ; i < SIZE ; i++) {
   c = a[i-1]*2 ;
   a[i] = (c >0 ? c : 1);
} }
```

```
d = c^W - c^R = i - (i - 1) = 1

a[1] = a[0]*2 : 1;

a[2] = a[1]*2 : 1;
```

read after write Código NÃO vectorizável!

```
#define SIZE 1000000
float a[SIZE]
   _attribute__ ((aligned(16)));
loop () { float c;

for (int i=SIZE -1; i>0; i--) {
   c = a[i-1]*2;
   a[i] = (c >0 ? c : 1);
} }
```

$$d = -(c^{W} - c^{R}) = -i + i - 1 = -1$$

$$a[SIZE-1] = a[SIZE-2]*2:1;$$

$$a[SIZE-2] = a[SIZE-3]*2:1;$$

Write *after read* Código vectorizável!

```
#define SIZE 1000000
float a[SIZE] __attribute__ ((aligned(32)));
loop () {
  for (int i=9; i < SIZE; i++) {
    a[i] = a[i-9] + 1;
} }</pre>
```

Máquina AVX: largura das unidades funcionais W= 8

```
d = i - (i-9) = 9

d>0 => RaW

Mas d>W ; 9 > 8
```

Código vectorizável