
### 9-Sistemas Secuenciales

- 9.1 Máquinas de Estados Finitos
- 9.2 Mealy y Moore
- 9.3 Implementación en Verilog


### <u>Abstracción</u>

- Dividir circuito en lógica combinacional y estado (state)
- Localizar los enlaces de feedback (loops)
- Implementación de elementos de almacenamiento (storage elements) nos da diferentes formas de lógica secuencial




# Formas de lógica secuencial


- Asincrónica estados cambian cuandos los inputs cambian (elemento de almacenamiento pueden ser simples alambres of retardos)
- Sincrónica cambios de estados ocurren en todos los elementos de almacenamiento al mismo tiempo (de acuerdo a una senal periódica – el reloj o clock)




# <u>Elementos de almacenamiento:</u> <u>latches y flip-flops</u>



positive edge-triggered flip-flop




transparent (level-sensitive) latch




comportamiento no es el mismo si es que los inputs cambian cuando el clock esta alto

# Flip Flop JK

Diagrama de estados





□ Tabla transiciones

OU9/	К 00	01	11	10
0	0	0	1	1
1	1	0	0	1
		Q()	k+1)	ı

Ecuacion caraterística

$$Q(k+1) = J(k) \overline{Q}(k) + \overline{K}(k) Q(k)$$

# Flip Flop JK


Tabla Característica


	т	K	Q(k+1)
:			Q(III)
	0	0	Q(k)
	0	1	0
	1	0	1
	1	1	$\overline{Q}(\mathbf{k})$


Tabla de Excitaciones


Q( <b>k</b> ) =	>Q(k+1)	J	K
	0	0	ф
0	1	1	ф
1	0	Ф	1
1	1	Ф	0

# Flip Flop T












$$\mathsf{Q}(\mathsf{k} + \mathsf{1}) \; = \; \mathsf{T}(\mathsf{k}) \overline{\mathsf{Q}}(\mathsf{k}) + \overline{\mathsf{T}}(\mathsf{k}) \mathsf{Q}(\mathsf{k}) \; = \; \mathsf{T}(\mathsf{k}) \, \boldsymbol{\oplus} \, \mathsf{Q}(\mathsf{k})$$

Q(k)	-> Q(k+1)	Т
0	0	0
0	1	1
1	0	1
1	1	0

# Flip Flop D







Ecuación característica

$$Q(k+1) = D(k)$$

Tabla característica


D	Q(k+1)
0	0
1	1

Tabla de excitaciones

-> Q(k+1)	D
0	0
1	1
0	0
1	1
	0 1 0


# Representaciones de máquinas de estados finitos (finite state machines)

- Estados: determinado por posibles valores en elementos de almacenamiento
- Transiciones: cambios de estado
- Reloj (clock): controla cuando los estados pueden cambiar al controlar elementos de almacenamiento
- Lógica secuencial
  - secuencia a través una serie de estados
  - basado en secuencia de valores de señales de input(x)



#### Diagrama de máquina de estados finitos


- Ejemplo: Candado de combinación
  - 5 estados
  - 5 auto-transiciones
  - 6 otras transiciones entre estados
  - 1 transición de reset (de todos los estados) al estadoS1




#### <u>Ejemplo: Registro de corrimiento (shift register)</u>

#### Shift register


- input mostrado en arcos de transiciones
- valores de output mostrado en nodo de estado






#### **Ejemplo: Contadores**

- Contadores
  - proceden a través de secuencia de estados bien definida en respuesta a enable.
- Muchos tipos de contadores: binario, BCD, código Gray
  - contador de subida de 3 bits: 000, 001, 010, 011, 100, 101, 110, 111, 000, ...
  - contador de bajada de 3-bits: 111, 110, 101, 100, 011, 010, 001, 000, 111, ...



# Cómo convertir diagrama de estados a tabla de transiciones?

- Tabla de transiciones: forma tabular de diagrama de estados.
- Como una tabla de verdad (se especifican todos los outputs para las combinaciones de input).
- Ejemplo: contador



pre	esent state	next s	tate
0	000	001	1
1	001	010	2
2	010	011	3
3	011	100	4
4	100	101	5
5	101	110	6
6	110	111	7
7	111	000	0

#### <u>Implementación</u>

- Un flip-flop para cada bit de estado
- Lógica combinacional basada en codificación

<u>C3</u>	C2	C1	N3	N2	N1
0	0	0	0	0	1
0	0	1	0	1	0
0	1	0	0	1	1
0	1	1	1	0	0
1	0	0	1	0	1
1	0	1	1	1	0
1	1	0	1	1	1
1	1	1	0	0	0

código en Verilog para mostrar que la función es un input a un D-FF

```
N1 <= C1'

N2 <= C1C2' + C1'C2

<= C1 xor C2


N3 <= C1C2C3' + C1'C3 + C2'C3


<= (C1C2)C3' + (C1' + C2')C3

<= (C1C2)C3' + (C1C2)'C3
```

<= (C1C2) xor C3


N3			(	<u>C3</u>
	0	0		
C1	0	1	0	
		(	C2	





#### Implementación (cont)


- Contador
  - 3 flip-flops para tener estado.
  - lógica para calcular próximo estado.
  - reloj controla cuando la memoria de los flip-flops cambia.
    - hay que esperar para que la lógica calcule nuevo valor
    - no hay que esperar mucho para no tener velocidad muy lenta




# <u>Implementación: Registro de</u> <u>corrimiento</u>

Input determina próximo estado


<u>In</u>	C1	C2	С3	N1	N2	<u>N3</u>
0	0	0	0	0	0	0
0	0	0	1	0	0	0
0	0	1	0	0	0	1
0 0 0	0	1	1	0	0	1
0	1	0	0	0	1	0
0	1	0	1	0	1	0
0	1	1	0	0	1	1
0	1	1	1	0	1	1
1	0	0	0	1	0	0
1	0	0	1	1	0	0
1	0	1	0	1	0	1
1	0	1	1	1	0	1
1	1	0	0	1	1	0
1	1	0	1	1	1	0
1	1	1	0	1	1	1
1	1	1	1	1	1	1





#### Ejemplo: Contador más complejo

- Contador Complejo
  - repite 5 estados en secuencia
  - secuencia no es una representación numérica binaria
- Paso 1: hacer diagrama de transición de estados
  - contar secuencia: 000, 010, 011, 101, 110
- Paso 2: hacer tabla de transición de estados





Present State					Nex	t State
	<u>C</u>	В	Α	C+	B+	<u> </u>
	0	0	0	0	1	0
	0	0	1	<b> </b>	_	_
	0	1	0	0	1	1
	0	1	1	1	0	1
	1	0	0	-	_	_
	1	0	1	1	1	0
	1	1	0	0	0	0
	_	_	_			


notar condiciones don't care por log estados no usados Secuenciales

#### Ejemplo: Contador más complejo (cont)

Paso 3: mapas Karnaugh para próximas funciones







$$C+ \leq A$$


$$B+ \le B' + A'C'$$

$$A+ \leq BC'$$

#### Contadores con estados iniciales


#### Estados iniciales


- durante el inicio, el contador puede estar en un estado sin usar o inválido
- el diseñador debe garantizar que eventualmente entre en un estado válido
- diseñar para que estados inválidos transiciones a válidos




# Contadores con estados iniciales (cont)


Generar tabla de transición de estados con estados iniciales








Pre	esent	Sta	Next State	
C	<del>-B</del>		<del>-C+</del>	<del>- B+ Λ+</del>
0	0	0	0	1 0
0	0	1	1	1 0
0	1	0	0	1 1
0	1	1	1	0 1
1	0	0	0	1 0
1	0	1	1	1 0
1	1	0	0	0 0
1	1	1	1	0 0



#### **Actividad**


- Contador up-down de 2-bits (2 inputs)
  - □ dirección: D = 0 para up, D = 1 para down
  - □ cuenta: C = 0 para parar, C = 1 para contar



<u>S1</u>	<u>S0</u>	С	D	N1	NO
0	0	0	0	0	0
0 0	0	0	1	0	0
0 0 0 0	0	1	0	0	1
0	0	1	1	1	1
0	1	0	0	1 0 1 0 1 1 0 1	1
0	1	0	1	0	1 0
0	1	1	0	1	0
0	1	1	1	0	0
1	0	0	0	1	0
1	0	0	1	1	0
1	0 0	1	0	1	1
1 1 1 1		1 1	1	0	1
1	1	0	0	1	1
1	1	0	1	1	1
1	1	1	90Se	cQen	ciales
1	1	1	1	1	0

#### **Actividad (cont)**

				_	
<u>S1</u>	<b>S</b> 0	C	D	N1	N0
	0	0	0	0	0
0	0	0	1	0	0
0	0	1	1 0	0	1
0 0 0 0 0 0 0 1 1	0	1 0 0 1 1 0 0 1	1	0 0 1 0 1 1 1 0 1	1
0	1	0	0	0	1
0	1 1 1 0 0	0		0	1
0	1	1	1 0	1	0
0	1	1		0	0
1	0	0	1 0	1	0
1	0	0		1	0
1	0	1	1 0	1	1
1	0	1	1	0	1
1 1 1 1	0 1 1	0	1 0	1	1
1	1		1	1	1
	1	1	0	0	1 1 1 0 0 0 0 1 1 1 1 0 0
1	1	1	1	1	0




## 9-Sistemas Secuenciales

- 9.1 Máquinas de Estados Finitos
- 9.2 Mealy y Moore
- 9.3 Implementación en Verilog


# Modelo de Contador/registro de corrimiento

- Valores almacenados en registros representan estado del circuito
- Lógica combinacional calcula:
  - próximo estado
    - función de estados actuales e inputs
  - salidas (o outputs)
    - valores de flip-flops




#### Modelo general


- Valores almacenados en registros representan el estado del circuito: y
- Lógica combinacional calcula
  - próximo estado: FPE (Función Próximo Estado)
    - función de estados actuales e inputs
  - outputs: FS (Función Salida)
    - Mealy: función de estado actual e inputs, z = F(y, x)
    - Moore: solo función de estado actual, z = F(y)



#### Modelo general (cont)

- Estados: y<sub>1</sub>, y<sub>2</sub>, ..., y<sub>k</sub>
- $\square$  Inputs:  $X_1, X_2, ..., X_m$
- Outputs: z<sub>1</sub>, z<sub>2</sub>, ..., z<sub>n</sub>
- Función transición: FPE(y<sub>i</sub>, x<sub>i</sub>)
- Función de output:  $FS(y_i)$  or  $FS(y_i, x_i)$






# <u>Máquinas Mealy vs Moore</u>

- Máquinas Mealy tienden a tener menos estados
  - outputs son diferentes en arcos (n²) no en estados (n)
- Máquinas Moore
  - outputs cambian durante cambios del reloj (siempre un ciclo más tarde)
  - en máquinas Mealy, input puede causar cambios en output de inmediato cuando cambie lógica – puede causar problemas cuando se conectan múltiples máquinas
- Máquinas Mealy reaccionan mas rápido
  - reaccionan en el mismo ciclo no tienen que esperar el reloj en algunos casos
  - en máquinas Moore mas lógica puede ser necesaria para decodificar estado en outputs

#### Comparar máquinas Mealy y Moore (cont)

Moore: z = F(y)

combinational logic for next state reg logic for outputs state feedback






9: Secuenciales

# Especificar outputs para máquina Moore


- Output es solo una función del estado
  - se especifica en nodos del diagrama de estado
  - Ejemplo: detector de secuencia para 01 o 10



		current	next	
reset	input	state	state	output
1	_	-	Α	
0	0	Α	В	0
0	1	Α	С	0
0	0	В	В	0
0	1	В	D	0
0	0	С	Е	0
0	1	С	С	0
0	0	D	Е	1
0	1	D	C	1
0	0	E	В	1
0	1	E	D	1

# Especificar outputs para máquina Mealy


- Output es función de estados e inputs
  - especificar output en transición entre estados
  - Ejemplo: Detector de secuencia para 01 o 10



		current	next	
reset	input	state	state	output
1	_	_	Α	0
0	0	Α	В	0
0	1	Α	С	0
0	0	В	В	0
0	1	В	С	1
0	0	С	В	1
0	1	С	С	0

# Máquina Mealy

- Máquina Mealy Sincrónica
  - estados y outputs con registros
  - evita outputs con ruidos ('glitches')
  - típicamente se implementa en PLDs



# Ejemplo: máquinas de bebidas

- Entrega bebida después que 150 pesos son depositados
- Acepta diferentes monedas 50 (N), 100(D)


Clock

No entrega cambio

Coin
Sensor
D
Vending
Machine
FSM
Release
Mechanism


# Ejemplo: máquinas de bebidas (cont)

- Representación abstracta
  - listar secuencias típicas:
    - tres de cincuenta
    - cincuenta, cien
    - cien, cincuenta
    - dos de cien
  - dibujar diagrama de estados:
    - inputs: N, D, reset
    - output: dar bebida (OPEN)
  - asumir:
    - N y D seteadas por un ciclo
    - cada estado tiene un auto estado para N = D = 0 (no hay moneda)



# Ejemplo: máquinas de bebidas (cont)

 Minimizar número de estados – reusar estados si es posible



			_	
present	inp	uts	next	output
state	D	_N	state	open
0	0	0	0	0
	0	1	50	0
	1	0	100	0
	1	1	_	_
50	0	0	50	0
	0	1	100	0
	1	0	150	0
	1	1	_	_
100	0	0	100	0
	0	1	150	0
	1	0	150	0
	1	1	_	_
150			150	1

150 tabla de estados slabólica1


# Ejemplo: máquinas de bebidas (cont)


#### Codificar estados


prese	ent state	einpu D	nex	t state	output	
0	0	0	0	0	0	0
		0	1	0	1	0
		1	0	1	0	0
		1	1	_	_	
0	1	0	0	0	1	0
		0	1	1	0	0
		1	0	1	1	0
		1	1	_	_	
1	0	0	0	1	0	0
		0	1	1	1	0
		1	0	1	1	0
		1	<u>1</u> l	_	_	
1	1	_	_	1	1	1


# Ejemplo: Implementación Moore

#### 🛮 Mapear la lógica









$$D1 = Q1 + D + Q0 N$$

$$D0 = Q0' N + Q0 N' + Q1 N + Q1 D$$

$$OPEN = Q1 Q0$$

# Ejemplo: Implementación Moore (cont)


#### Otra codificación (1 encendido)

present state inputs Q3Q2Q1Q0 D N	next state D3 D2 D1 D0	output open	
0 0 0 1 0 0	0 0 0 1	0	D0 = Q0 D' N'
0 1	0 0 1 0	0	D0 = Q0 D N
1 0	0 1 0 0	0	
1 1		_	D1 = Q0 N + Q1 D' N'
0 0 1 0 0 0	0 0 1 0	0	
0 1	0 1 0 0	0	D2 = Q0 D + Q1 N + Q2 D' N'
1 0	1 0 0 0	0	
1 1		<u>-</u>	$D_2 = O_1 D + O_2 D + O_2 M + O_2$
0 1 0 0 0 0	0 1 0 0	0	D3 = Q1 D + Q2 D + Q2 N + Q3
0 1	1 0 0 0	0	
1 0	1 0 0 0	0	OPEN = Q3
1 1		<u>-</u>	
1000	1 0 0 0	1	

### <u>Diagramas de Estados de Mealy y Moore</u>


#### Moore

outputs asociados con estados




#### Mealy

outputs asociados con transiciones



# Ejemplo: Implementación Mealy




# <u>Ejemplo: Implementación Mealy</u> (cont)

D0 = Q0'N + Q0N' + Q1N + Q1D

D1 = Q1 + D + Q0N

OPEN = Q1Q0 + Q1N + Q1D + Q0

hay que asegurar que OPEN es 0 cuando hay reset – con compuerta





### 9-Sistemas Secuenciales

- 9.1 Maquinas de Estados Finitos
- 9.2 Mealy y Moore FSMs
- 9.3 Implementación en Verilog

# Ejemplo: reducir string de 1s en 1

Eliminar un 1 de cada string de 1s en el input





# <u>Ejemplo: reducir string de 1s en</u>


Verilog: Máquina de Moore

```
module reduce (clk, reset, in, out);
  input clk, reset, in;
  output out;
```

```
parameter zero = 2'b00;
parameter one1 = 2'b01;
parameter two1s = 2'b10;
reg out;
reg [2:1] state; // state variables
reg [2:1] next_state;
always @(posedge clk)
  if (reset) state = zero;
```

else state = next\_state;

asignar estados




# Ejemplo: reducir string de 1s en 1 (cont)

```
always @(in or state)←
                                           hay que incluir todas las señales
                                           que son determinan el estado
  case (state)
    zero:
  // last input was a zero
   begin
     if (in) next_state = one1;
     else next_state = zero;
   end
                                                     el output solo depende del
    one1:
                                                     estado
  // we've seen one 1
   begin
     if (in) next state = two1s;
     else next_state = zero;
   end
                                           always @(state)
    two1s:
                                             case (state)
  // we've seen at least 2 ones
                                               zero: out = 0;
   begin
                                               one1: out = 0;
     if (in) next_state = two1s;
                                              two1s: out = 1;
     else next_state = zero;
                                             endcase
   end
  endcase
                                         endmodule
```

## Verilog para MEF Mealy


```
module reduce (clk, reset, in, out);
  input clk, reset, in;
 output out;
 reg out;
 reg state; // state variables
 reg next_state;
 always @(posedge clk)
   if (reset) state = zero;
         state = next_state;
   else
 always @(in or state)
   case (state)
                     // last input was a zero
     zero:
     begin
       out = 0;
       if (in) next_state = one;
       else next_state = zero;
     end
     one:
                         // we've seen one 1
     if (in)
     begin
         next state = one; out = 1;
     end
     else
     begin
         next_state = zero; out = 0;
     end
   endcase
endmodule
```



## Verilog para MEF Mealy (otra

versión)

```
module reduce (clk, reset, in, out);
  input clk, reset, in;
 output out;
 req out;
  reg state; // state variables
 always @(posedge clk)
    if (reset) state = zero;
    else
    case (state)
      zero: // last input was a zero
     begin
       out = 0;
       if (in) state = one;
       else
               state = zero;
     end
            // we've seen one 1
     one:
     if (in)
     begin
        state = one; out = 1;
     end
     else
     begin
        state = zero; out = 0;
     end
    endcase
endmodule
```



#### Resumen MEFs

- Modelos para representar circuitos secuenciales
  - abstracción de elementos secuenciales
  - máquinas de estados finitos y diagramas de estados
  - Mealy, Moore y maquinas sincrónicas Mealy
- Procedimiento de diseño usando MEFs
  - generar diagrama de estados
  - generar tabla de transiciones de estados
  - determinar funciones de próximo estado y output
  - implementar lógica combinacional
- HDLs