# Diseño Digital I

VHDL para test y modelado funcional

# Técnicas de simulación y verificación de circuitos complejos

En la realización de test-benches VHDL suelen utilizarse construcciones del lenguaje que rara vez se emplean para construir modelos sintetizables de circuitos

- Sentencias assert
- Funciones y Procedimientos definidos por el usuario
- Ficheros

#### Sirven para:

- La definición de **estímulos**:
  - Ficheros para la lectura de estímulos generados automáticamente
  - Procedimientos y funciones para el modelado de alto nivel del entorno de funcionamiento real del circuito y para la modularización de la asignación de estímulos en procesos
- La verificación automática de los resultados de las simulaciones
  - Escritura de resultados sobre ficheros para, posteriormente, procesarlos
  - Autoverificación en test-bench mediante sentencias assert



#### Sentencia ASSERT (I)

- Las sentencias **ASSERT** sirven para comprobar el cumplimiento de condiciones durante la ejecución de una simulación
- Las condiciones deben formularse como expresiones evaluables a un valor booleano
- Cuando la expresión es FALSE se reporta por consola un mensaje, acompañado por una indicación de la importancia del suceso –un valor del tipo predefinido SEVERITY\_LEVEL
- Sintaxis:

ASSERT Condición Lógica
REPORT String
SEVERITY Valor SEVERITY\_LEVEL;

- Los valores del tipo SEVERITY\_LEVEL son NOTE, WARNING, ERROR y FAILURE
- La sentencia se puede ejecutar secuencial o concurrentemente –si en la expresión de la condición lógica hay señales

#### Sentencia ASSERT (II)

```
architecture rtl of reg file M Nbits is
  -- M: número de registros
  -- N: número de bits de cada registro
  type reg file is array (NATURAL RANGE <>) of std logic vector(N-1 downto 0);
  signal reg file op: reg file (M-1 downto 0);
begin
  assert conv integer (Dir RD) < M
    report "Direccion invalida de lectura de registro."
    severity warning;
  assert conv integer (Dir WR) < M
    report "Direccion invalida de escritura de registro."
    severity warning;
  process(clk, rst n)
  begin
    if not rst n then
      for i in reg file op'range loop
        reg file op(i) <= (others => '0');
      end loop;
    elsif clk'event and clk = '1' then
      if WR then
        if conv integer (Dir WR) < M then
          reg_file_op(conv_integer(Dir_WR)) <= Dato_in;</pre>
        end if:
      end if:
    end if:
   end process;
   Dato out <= reg file op(conv integer(Dir RD)) when conv integer(Dir RD) < M
               else (others => 'X');
end rtl;
```

# SENTENCIAS assert CONCURRENTES

Sentencias de comprobación de condiciones


### Sintaxis completa de la Declaración de Entidad

```
library ieee;
use ieee.std logic 1164.all;
use ieee.std logic unsigned.all;
use work.auxiliar.all;
entity reg file M Nbits is
generic (N: in natural := 32; -- Número de bits
        M: in natural := 32); -- Número de registros
                                                                            ZONA DE DECLARACIÓN
port(rst n:
                in std logic;
                                                                                Tipos de datos,
                 in std logic;
     clk:
                                                                              constantes, señales,
                 in std logic;
     WR:
                                                                                subprogramas...
     Dir WR:
                 in std logic vector(ceil log(M)-1 downto 0);
     Dir RD: in std logic vector(ceil log(M)-1 downto 0);
     Dato in: in std logic vector (N-1 downto 0);
                out std logic vector(N-1 downto 0));
     Dato out:
type reg file is array (NATURAL RANGE <>) of std logic vector(N-1 downto 0);
begin
                                                                              PROCESOS PASIVOS
  assert conv integer (Dir RD) < M
    report "Direccion invalida de lectura de registro."
                                                                             Procesos que no asignan
    severity warning;
                                                                                valor a señales
  assert conv integer (Dir WR) < M
    report "Direccion invalida de escritura de registro."
    severity warning;
```

end entity;

### Sentencia ASSERT (III)

Las sentencias **ASSERT** pueden utilizarse también para definir fácilmente la finalización de las simulaciones



#### Funciones y procedimientos

#### Las funciones VHDL:

- ✓ no son sentencias
- ✓ devuelven un valor
- ✓ dentro de ellas, no puede asignarse valor a señales o incluirse sentencias WAIT.

#### Los procedimientos VHDL:

- ✓ son sentencias
- ✓ pueden ejecutarse secuencial o concurrentemente
- ✓ pueden incluir sentencias **WAIT** y asignar valores a señales

#### Declaración de funciones y procedimientos

- ✓ Puede realizarse en cualquier zona declarativa: Declaración de Paquete, Zona de declaración de un Cuerpo de Arquitectura o de un proceso
- Definición de funciones y procedimientos
  - ✓ La definición del procedimiento puede realizarse por separado o en la propia declaración
  - ✓ Cuando la función se declara en una Declaración de Paquete, la definición se realiza en el Cuerpo del Paquete



# Sintaxis de la declaración de funciones y procedimientos

```
FUNCTION NOMBRE (LISTA_DE_ARGUMENTOS) RETURN TIPO_DE_DATOS; PROCEDURE NOMBRE (LISTA_DE_ARGUMENTOS);
```

La lista de argumentos es el conjunto de parámetros que devuelve o se pasan al subprograma:

- ✓ En las funciones todos los argumentos son de entrada
- ✓ En los procedimientos, los parámetros pueden ser: de entrada (IN), de salida (OUT) y bidireccionales (INOUT)
- ✓ Los argumentos pueden ser cualquier tipo de objeto
- ✓ En la declaración de un argumento puede omitirse la dirección y el tipo de objeto; en tal caso:
  - Se considerará por defecto que es un argumento de entrada
  - Si se omite el tipo de objeto se considerará que es una CONSTANTE, si es un argumento de entrada, y una VARIABLE, si es de salida o bidireccional
- ✓ Las funciones devuelven un valor del TIPO DE DATOS indicado en su declaración

# Ejemplos de declaración de funciones y procedimientos

```
function retardo_en_tclk (constant retardo, tclk: in time) return natural;
```

```
procedure tecleo ( signal ena_cmd: out std_logic; signal cmd_tecla: out std_logic_vector(3 downto 0); signal clk: in std_logic; constant tecla: in std_logic_vector(3 downto 0));
```



### Sintaxis de la definición de funciones y procedimientos

FUNCTION/PROCEDURE NOMBRE(LISTA\_DE\_ARGUMENTOS) [RETURN...] IS ZONA DE DECLARACIÓN

**BEGIN** 

ALGORITMO DE PROCESAMIENTO SECUENCIAL END FUNCTION/PROCEDURE;

- ✓ En la zona de declaración del subprograma pueden declararse constantes, variables, tipos de datos e, incluso, otros subprogramas
- ✓ Todas las declaraciones son locales
- ✓ El algoritmo puede construirse con sentencias de ejecución secuencial
- ✓ En los procedimientos pueden realizarse asignaciones de valor a señal; en las funciones no se puede
- ✓ Las funciones deben devolver un valor, del tipo de datos indicado en su declaración, utilizando una sentencia RETURN



### Sintaxis de las sentencias de funciones y procedimientos

```
NOMBRE (PROCEDURE) (LISTA_DE_ASOCIACIÓN);
OBJETO <= NOMBRE (FUNCIÓN) (LISTA_DE_ASOCIACIÓN);
```

- ✓ La lista de asociación puede construirse mediante conexión explícita o por posición
- ✓ Si se omite algún parámetro, es obligatorio que en la declaración del subprograma tenga asignado un valor por defecto
- ✓ Los procedimientos pueden ejecutarse secuencial o concurrentemente –si alguno de sus parámetros de entrada es una señal
- ✓ Una función puede estar en la parte derecha –asignación- de una sentencia concurrente si alguno de sus parámetros de entrada es una señal

```
EJEMPLO: tecleo (ena_cmd, cmd_tecla, clk, X"F");
```




### Ejemplo de definición de funciones

```
function hora_to_natural (hora: std_logic_vector(23 downto 0)) return natural is
  variable resultado: natural := 0;
 begin
  resultado := 10*conv_integer(hora(23 downto 20));
  resultado := resultado + conv_integer(hora(19 downto 16));
  resultado := resultado * 3600;
  resultado := resultado + 600*conv_integer(hora(15 downto 12));
  resultado := resultado + 60*conv_integer(hora(11 downto 8));
  resultado := resultado + 10*conv_integer(hora(7 downto 4));
  resultado := resultado + conv_integer(hora(3 downto 0));
  return resultado;
 end function;
```

## Ejemplo de definición de procedimientos

 Los procedimientos pueden usarse para realizar modelos funcionales de sistemas para test

```
procedure ACK signal (signal REQ: in std logic;
                     signal ACK: out std logic;
                     signal CLK: in std logic) is
begin
  ACK <= '0':
  wait until clk'event and clk = '1' and REQ = '1';
  ACK <= '1';
  wait until clk'event and clk = '1';
  ACK <= '0';
  if REQ then
    wait until clk'event and clk = '1' and REQ = '0';
  end if;
end ACK signal;
                                ACK_SIGNAL
                DUT
```



#### Paquetes VHDL: conceptos

- Cumplen funciones equivalentes a las de las librerías en los lenguajes de programación de alto nivel
- Contienen, fundamentalmente, tipos de datos y operadores definidos por el usuario, subprogramas y componentes
- Se construyen con dos unidades del lenguaje:
  - La Declaración de Paquete: es la vista pública del Paquete

```
package {nombre del paquete} is
  {zona de declaración}
end {nombre del paquete};
```

 El Cuerpo de paquete, que contiene la definición de los operadores y subprogramas que aparecen en la Declaración del


Paquete package body (nombre del paquete) is

{zona de declaración}
end {nombre del paquete};



#### Paquetes VHDL: ejemplo

devuelve la función



#### **DECLARACIÓN DE PAQUETE**

Prototipo (declaración) de una función (calc\_log) que realiza un cálculo matemático

SI EL PAQUETE ESTÁ
ALMACENADO EN LA MISMA
LIBRERÍA QUE LAS UNIDADES
DE DISEÑO QUE LO USAN (EN
LA LIBRERÍA WORK), PUEDE
OBTENERSE VISIBILIDAD SOBRE
ÉL SIN DECLARAR LA LIBRERÍA:

**USE WORK.AUXILIAR.ALL;** 

#### **CUERPO DE PAQUETE**

definición de la función calc\_log



#### Ficheros (I)

- En VHDL pueden declararse y utilizarse ficheros
  - Los ficheros se utilizan, principalmente, en los Test-Benches: para almacenar los estímulos y/o los resultados de las pruebas
  - En ocasiones se utilizan también para la realización de modelos funcionales (de memorias, por ejemplo)
- Para utilizar un fichero hay que:
  - Declarar un tipo de datos que especifica el contenido del fichero
  - Declarar un objeto (fichero) del tipo creado
- Sintaxis de la declaración del tipo de fichero

TYPE Nombre\_del\_tipo\_de\_fichero IS FILE OF Tipo\_de\_Datos;

Ejemplos:

TYPE Vectores IS FILE OF std\_logic\_vector;

TYPE Mensajes IS FILE OF string;

En el paquete TEXTIO está definido el tipo TEXT (Fichero de String)



### Ficheros (II)

Sintaxis de la declaración de un fichero

```
FILE Nombre_del_fichero: Tipo_de_Fichero OPEN Modo IS Nombre_lógico;
```

- Los únicos campos obligatorios son el nombre y el tipo de fichero
- El nombre lógico identifica el nombre del fichero en el Host
- La cláusula OPEN requiere que se indique el nombre lógico del fichero y abre dicho fichero de acuerdo con el valor indicado en el campo Modo
  - READ MODE
  - WRITE\_MODE
  - APPEND\_MODE
- Ejemplos

```
FILE Fichero_Sim: Vectores;

FILE Fichero1: Vectores IS "Sim.dat";
```

FILE Fichero2: Vectores OPEN READ\_MODE IS "Mis\_vectores.dat";

FILE Fichero3: Resultados OPEN WRITE\_MODE IS "Resultados.dat";



#### Ficheros (III)

 Para abrir, cerrar, leer o escribir datos en ficheros se dispone de los siguientes procedimientos predefinidos:

```
FILE OPEN procedure FILE OPEN (file F: TEXT;
                               File Name: in STRING;
                               Open Kind: in FILE OPEN KIND:=READ MODE);
           procedure FILE OPEN (File Status: out FILE OPEN STATUS;
                               file F: TEXT;
                               File Name: in STRING;
                               Open Kind: in FILE OPEN KIND:=READ MODE);
FILE_CLOSE procedure FILE CLOSE (file F: TEXT);
           procedure READ (file F: TEXT; VALUE: out STRING);
READ
WRITE
           procedure WRITE (file F: TEXT; VALUE: in STRING);
READLINE
            procedure READLINE (file F: TEXT; L: inout LINE);
WRITELINE
            procedure WRITELINE (file F: TEXT; L: inout LINE);
```

## Ficheros (III)

- Además se dispone de una función que permite detectar el fin de fichero
  - ENDFILE function ENDFILE (file F: TEXT) return BOOLEAN;
- En el paquete std\_logic\_textio de la librería ieee se definen procedimientos para leer o escribir datos de tipo std\_logic.
- Algunos ejemplos:

#### Modelado funcional con ficheros

#### MODELO FUNCIONAL DE UNA MEMORIA ROM

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;

use std.textIO.all;
use ieee.std_logic_textio.all;

hertity ROM_1KByte is
port(nCS: in std_logic;
Add: in std_logic_vector(7 downto 0);
Data: out std_logic_vector(31 downto 0));
end entity;
```

#### **PAQUETES**

En el paquete **textIO** está definido el tipo **text** y hay funciones para leer y escribir en un fichero valores de los tipos predefinidos del lenguaje

En **std\_logic\_textio** hay funciones para leer y escribir valores de tipo **std\_logic** 

```
architecture sim of ROM 1KByte is
  type mem32b is array(natural range<>) of std logic vector(31 downto 0);
  file datos rom: text open read mode is "datos.txt";
  shared variable memROM: mem32b(255 downto 0);
begin
  Data <= memROM(con integer(Add)) when not nCS else
          (others =>
  process
    variable linea: line;
    variable OK: boolean;
    variable valor: std logic vector(31 downto 0);
    variable add ROM: integer range 0 to 255;
 begin
    add ROM := 0;
    while not endfile (datos ROM) loop
      readline (datos ROM, linea);
      OK := TRUE;
      while OK loop
                                                    VARIABLE GLOBAL
        hread(linea, valor, OK);
        if OK then
          memROM(add ROM) := valor;
          add ROM := add ROM + 1;
        end if:
      end loop;
    end loop;
    wait;
  end process;
end sim;
```

#### Modelado funcional con ficheros


#### MODELO FUNCIONAL DE UNA MEMORIA ROM

```
architecture sim of ROM 1KByte is
 type mem32b is array(natural range<>) of std logic vector(31 downto 0):
                                                                                   DECLARACIÓN DE FICHERO
 file datos rom: text open read mode is "datos.txt";
 shared variable memROM: mem32b(255 downto 0);
                                                                                    El tipo de fichero text está
                                                                                     declarado en el paquete
begin
 Data <= memROM(conv integer(Add)) when not nCS else
                                                                                           std.textio
          (others => \overline{Z});
 process
    variable linea: line; ←
                                                                                   DECLARACIÓN DE PUNTERO
    variable OK: boolean;
    variable valor: std logic vector(31 downto 0);
                                                                                  LINE es un tipo declarado en el
    variable add ROM: integer range 0 to 255;
                                                                                       paquete std.textIO
 begin
    add ROM := 0;
                                                              type LINE is access STRING; -- A LINE is a pointer
    while not endfile (datos ROM) loop
                                                                                         -- to a STRING value.
      readline (datos ROM, linea);
      OK := TRUE;
      while OK loop
        hread(linea, valor, OK);
                                                                                     FUNCIÓN PREDEFINIDA
        if OK then
          memROM(add ROM) := valor;
                                                                                  Devuelve un valor true cuando
          add ROM := add ROM + 1;
                                                                                   se alcanza el final del fichero
        end if:
      end loop;
    end loop;
    wait;
                                                                          PROCEDIMIENTO DEFINIDO EN TEXTIO
 end process;
end sim;
```

PROCEDIMIENTO DEFINIDO EN STD\_LOGIC\_TEXTIO

## Código de autoverificación: concepto

#### **TEST-BENCH**



## Código de autoverificación: ejemplo

```
-- Verificación del comando de pasar a modo de programación de reloj
process(clk, nRst)
 variable cmd tecla T1: std logic vector(3 downto 0);
 variable ena assert:
                           boolean := false;
 variable pulso largo T1: std logic;
 variable info T1:
                         std logic vector(1 downto 0);
 begin
 if nRst'event and nRst = '0' then
  ena_assert := false;
  elsif nRst'event and nRst = '1' and nRst'last value = '0' then
   ena assert := true;
  elsif clk'event and clk = '1' and ena assert then
   if pulso largo T1 = '1' and cmd tecla T1 = X"A" and info T1 = 0 then
    assert info = 2
    report "Error detectado por el monitor :-)"
    severity error;
   end if;
   cmd tecla T1 := cmd tecla;
   pulso_largo_T1 := pulso_largo;
   info T1 := info;
 end if;
 end process;
```





























- Más información: <a href="https://blogs.upm.es/ue-upm/">https://blogs.upm.es/ue-upm/</a>
- ➤ Contacto: comunidad.microelectronica@upm.es























MINISTERIO PARA LA TRANSFORMACIÓN DIGITAL Y DE LA FUNCIÓN PÚBLICA

