Diseño Digital I

Modelado Eficiente
VHDL 2008

Modelado con VHDL

BANCO DE REGISTROS

```
architecture rtl of reg file 4 8bits is
  signal reg0: std logic vector(7 downto 0);
  signal reg1: std logic vector (7 downto 0);
  signal reg2: std logic vector (7 downto 0);
  signal reg3:
               std logic vector (7 downto 0);
begin
process(clk, rst n)
begin
  if rst n = '0' then
    reg0 <= (others => '0');
    reg1 <= (others => '0');
    reg2 <= (others => '0');
    reg3 <= (others => '0');
  elsif clk'event and clk = '1' then
   if WR = '1' then
      case Dir WR is
        when "00" =>
          reg0 <= Dato in;
        when "01" =>
          reg1 <= Dato in;
        when "10" =>
          reg2 <= Dato in;
        when "11" =>
          reg3 <= Dato in;
        when others =>
          null:
      end case:
    end if:
  end if;
end process;
Dato out <= reg0 when Dir RD = 0 else
            reg1 when Dir RD = 1 else
            reg2 when Dir RD = 2 else
            reg3 when Dir RD = 3 else
            (others => 'X');
end rtl:
```

- Empleando las técnicas básicas de modelado VHDL se puede abordar la realización de modelos sintetizables de todo tipo de sistemas.
- Pero el lenguaje dispone de recursos que permiten aumentar la eficiencia a la hora de codificar modelos o test-benches
- Por ejemplo:¿Cuántas líneas de código VHDL se precisan para completar el modelo sintetizable de un banco de 32 registros de 32 bits con tres puertos de lectura?

Modelado en VHDL de un Banco de Registros

```
entity reg file 32 32bits 3port RD is
port (clk:
                        std logic;
    rst n:
                        std logic;
    WR:
               in std logic;
    Dir WR:
               in std logic vector (4 downto 0);
    Dir_RD_OP1: in std_logic_vector(4 downto 0);
    Dir RD OP2: in std logic vector(4 downto 0);
    Dir RD Out: in std logic vector (4 downto 0);
    Dato in: in
                        std logic vector (31 downto 0);
    Dato OP1: buffer std logic vector (31 downto 0);
    Dato OP2: buffer std logic vector(31 downto 0);
    Dato out: buffer std logic vector(31 downto 0));
end entity;
architecture rtl of reg file 32 32bits 3port RD is
 type reg file 32bits is array ( NATURAL RANGE <>) of std logic vector(31 downto 0);
 signal reg file op: reg file 32bits(31 downto 0);
begin
process(clk, rst n)
begin
 if rst n = '0' then
   for i in 31 downto 0 loop
    reg file op(i) <= (others => '0');
   end loop;
 elsif clk'event and clk = '1' then
   if WR = '1' then
     reg file op(conv integer(Dir WR)) <= Dato in;
   end if:
 end if;
end process;
Dato OP1 <= reg file op(conv integer(Dir RD OP1));
Dato OP2 <= reg file op(conv integer(Dir RD OP2));
Dato out <= reg file op(conv integer(Dir RD out));
end rtl;
```

DECLARACIÓN DE UN TIPO DE DATOS DE USUARIO (ARRAY)

SE CREA UNA SEÑAL DE ESTE NUEVO TIPO DE DATOS PARA MODELAR EL BANCO

BUCLE FOR EN MODELO SINTETIZABLE

PARA RESUMIR EL CONJUNTO DE SENTENCIAS DE RESET (UNA POR REGISTRO)

FUNCIONES DE CONVERSIÓN

PARA DECODIFICAR Y EVITAR EL USO DE UNA SENTENCIA CASE, O MULTIPLEXAR SIN USAR UNA SENTENCIA IF



Arrays

- En VHDL pueden declararse tipos de datos con estructuras matriciales, es decir, ARRAYS
- A esta clase de tipos de datos pertenecen, por ejemplo, los tipos std_logic_vector o bit_vector, que se definen, respectivamente, como un array de valores de tipo std_logic y bit:

```
type std_logic_vector is array (natural range <>) of std_logic;
type bit_vector is array (natural range <>) of bit;
```

 También pueden definirse arrays en los que el tipo básico es, a su vez, otro array:

type reg_file_32bits is array (natural range <>) of std_logic_vector(31 downto 0);



Funciones VHDL (I)

- Las funciones VHDL devuelven un valor que calculan en base a los parámetros de entrada.
 - Dentro de ellas no puede asignarse valor a señales o incluirse sentencias **WAIT**.

Sintaxis de la Declaración de funciones:

function nombre (lista de parámetros) return tipo de datos;

Sintaxis de la Definición de funciones:

function nombre (lista de parámetros) return tipo de datos is ZONA DE DECLARACIÓN
begin
ALGORITMO DE PROCESAMIENTO SECUENCIAL
end function;



Funciones VHDL (II)

- La función CONV_INTEGER() está definida en los paquetes std_logic_unsigned y std_logic_signed.
 - La función del paquete std_logic_unsigned convierte a entero un número expresado en binario natural
 - La función del paquete std_logic_signed convierte a entero un número expresado en complemento a dos
- Sobrecarga: puede tenerse visibilidad simultáneamente sobre múltiples funciones u operaciones con el mismo nombre si sus parámetros formales son diferentes (en el número o en el tipo de datos)
- En este caso, la función u operación a que se hace referencia en el código se deduce de los parámetros actuales que se le pasen en la llamada



VHDL 2008

- En la última revisión del lenguaje VHDL (VHDL-2008) se introducen bastantes cambios para facilitar la codificación e inteligibilidad de los modelos y test-benches:
 - Nuevos tipos de operaciones lógicas: de reducción y para operar un escalar y un array
 - Interpretación, en ciertos contextos, de niveles lógicos como valores booleanos
 - Adición de la cláusula ALL para las listas de sensibilidad de procesos y sentencias CASE con indiferencias
 - Uso de la sintaxis de las sentencias concurrentes de asignación condicional y selección dentro de procesos, y equiparación de las direccionalidades OUT y BUFFER y mejora de las constantes
 - Expresiones booleanas y agregados





VHDL 2008

- Puede ser necesario configurar Questa: 3 opciones
 - Editar /path_to_questa/modelsim.ini
 - Editar /path_to_current_project/project_name.mpf

En Questa → Project Compiler Settings desde la ventana Project →

Use 1076-2008





Ejemplo de reducción

Detector de paridad de 4 bits

VHDL-2002

Esquema ineficiente

Cuando el número de bits del dato que se opera es grande, la expresión tiene un gran número de términos

Declaración de variable

Las variables son útiles para construir algoritmos que representan el funcionamiento del sistema que se modela

Algoritmo de procesamiento

Los bucles son útiles para reducir el número de líneas de código

MICROELECTRÓNICA ME-UPM

Detector de paridad de 32 bits

```
architecture rtl_2002 of paridad_32b is
begin
  process(D_in, bit_par, odd_even)
    variable tmp: std_logic;

begin
  tmp := odd_even xor bit_par;
  for i in 31 downto 0 loop
    tmp := tmp xor D_in(i);

end loop;
  par_OK <= tmp;
end process;
end rtl 2002;</pre>
```

Ejemplos de reducción e interpretación booleana

VHDL-2008

Detector de paridad de 32 bits

```
architecture rtl_2008 of paridad_32b is
begin
  par_OK <= xor (D_in&bit_par&odd_even);
end rtl_2008;</pre>
```

Detector de paridad de 32 bits

Operación de reducción

La operación se aplica asociativamente a todos los bits del vector

Std_logic a Boolean

Los valores del tipo std_logic se interpretan, en determinados contextos, como valores booleanos ('0' es FALSE y '1' es TRUE).



Ejemplo de operaciones array-escalar

Sumador-Restador de 4 bits

VHDL-2002

Estructura condicional

Las operaciones solo se pueden hacer array-array o escalar-escalar, dando lugar a esquemas condicionales

VHDL-2008

Operación array-escalar

La operación se aplica entre el escalar y cada uno de los elementos del array. El resultado es un array



Sumador-Restador de 4 bits

architecture rtl_2008 of sumador_restador is
begin
 S <= A + (B xor ctrl) + ctrl;
end rtl_2008;</pre>

Ejemplos de cláusula *all* y sentencia *case* con indiferencias

VHDL-2002

VHDL-2008

```
library ieee;
use ieee.std logic 1164.all;
entity codificador is
enable: in std logic;
             out std logic vector(1 downto 0));
    D out:
end entity;
architecture rtl 2002 of codificador is
 process (enable, D in)
   if enable = '1' then
     if D in (3) = '1' then
       D out <= "11";
     elsif D in(2) = '1' then
       D out <= "10";
     elsif D in(1) = '1' then
       D out <= "01";
     else
       D out <= "00";
     end if:
   else
     D out <= "00";
   end if:
 end process;
end rtl 2002;
```

```
architecture rtl 2008 of codificador is
begin
  process(all) <
 begin
    if enable then
      case? D in is
        when "1---" => D out <= "11";
                   " => D out <= "01";
        when others
                     => D out <= "00";</pre>
      end case?:
    else
      D out <= "00";
    end if;
  end process;
end rtl 2008;
```

CLÁUSULA ALL

Incluye en la lista de sensibilidad todas las entradas que se leen en el proceso

CASE?

Sentencia CASE con indiferencias. Evalúa únicamente los bits que no valen '-'



Direccionalidad out, constantes y sentencias concurrentes

Contador BCD

VHDL-2008

```
library ieee;
use ieee.std logic 1164.all;
use ieee.std logic unsigned.all;
entity contador is
port (clk: in std logic;
     nRst: in std logic;
     enable: in std logic;
             out std logic vector (3 downto 0));
end entity;
architecture rtl 2008 of contador is
begin
  process(clk, nRst)
  begin
    if not nRst then
      0 <= 4D"0":
    elsif clk'event and (?? clk) then
      Q <= Q + 1 when enable and (Q ?/= "1001") else
           4D"0" when enable
           unaffected:
    end if:
                                            OPCIONAL
  end process;
end rtl 2008;
                                         Aporta claridad
```

DIRECCIONALIDAD TIPO OUT

En VHDL-2008 los puertos de tipo OUT y tipo BUFFER tienen las mismas propiedades

FORMATOS DE CONSTANTES

En VHDL-2008 se puede especificar el número de bits correspondientes a una constante octal, decimal o hexadecimal

SINTAXIS DE SENTENCIAS

En VHDL-2008 se puede utilizar la sintaxis de las sentencias concurrentes dentro de un proceso

?? $\mathbf{clk} \rightarrow \mathsf{TRUE} \; \mathsf{si} \; \mathbf{clk} = '\mathbf{1}'$

 $Q ?/= "1001" \rightarrow '1'si Q/= "1001"$



Ejemplos de expresiones booleanas y std_logic

Contador BCD

VHDL-2008

Expresión de tipo std_logic

```
Q ?/= "1001" \rightarrow '1' si Q /= "1001"
```

enable and (Q ?/="1001")

Expresión de tipo boolean

```
?? clk \rightarrow TRUE si clk = '1'
```

(?? enable) and (Q /= 9)

Ejemplo de agregados de arrays y escalares

Sumador

VHDL-2008

Agregado

En VHDL-2008 se pueden construir AGREGADOS entre arrays y escalares





























- > Más información: https://blogs.upm.es/ue-upm/
- ➤ Contacto: comunidad.microelectronica@upm.es





















PARA LA TRANSFORMACIÓN DIGITAL

