
Diseño Digital I

Revisión del Modelado y Simulación VHDL de Sistemas Digitales

Introducción a los HDLs


La descripción del modelo lógico de un circuito digital consiste en la definición de su Interfaz (características de sus entradas y salidas) y de su Funcionamiento (relación funcional entre entradas y salidas).




Los Lenguajes para la Descripción de Hardware (HDLs, Hardware Description Languages) permiten definir el modelo lógico de los sistemas digitales empleando un lenguaje formal.

Introducción a los HDLs

Los HDLs tienen una sintaxis similar a los lenguajes de programación, pero una semántica diferente: sirven para construir modelos lógicos de sistemas digitales.








E1	E0	S1	S0
0	0	0	1
0	1	1	0
1	0	1	~1
1	1	0	0




Principios de modelado con VHDL

- El código de los modelos lógicos VHDL es ejecutable en un simulador VHDL: los modelos VHDL son modelos simulables.
- El modelo VHDL de un sistema digital es correcto si al simularlo su comportamiento coincide con el del sistema que se pretende modelar.




Principios de modelado con VHDL

- La principal ventaja del uso de modelos HDL es que pueden ser sintetizados automáticamente.
- Para que un modelo VHDL pueda ser sintetizado deben seguirse ciertas reglas en la codificación del modelo lógico. A los modelos que cumplen estas reglas se los denomina modelos RTL.
- Una herramienta de síntesis es capaz de generar, a partir de modelos RTL, circuitos que funcionan igual que los modelos en una simulación.




Modelado RTL con VHDL

• En VHDL la interfaz de los sistemas digitales y su funcionamiento se describen separadamente, en dos unidades de código distintas: la interfaz en una Declaración de Entidad y el funcionamiento en un Cuerpo de Arquitectura.



Ejemplo: Banco de Registros



Modelado de Sistemas Combinacionales Simples (I)

```
library ieee;
use ieee.std logic 1164.all;
use ieee.std logic unsigned.all;
entity decod 2 a 4 is
Dato out: buffer std logic vector(3 downto 0));
end entity;
architecture rtl of decod 2 a 4 is
begin
 process (ena, Dato in)
  begin
   if ena = '1' then
     case Dato in is
       when "00" =>
        Dato out <= "0001";
       when "01" =>
         Dato out <= "0010";
       when "10" =>
         Dato out <= "0100";
       when "11" =>
         Dato out <= "1000";
       when others =>
         Dato out <= (others => 'X');
     end case;
   else
     Dato out <= "00000";
    end if:
  end process;
end rtl:
```

CLÁUSULAS DE VISIBILIDAD Y DECLARACIÓN DE ENTIDAD

NOMBRE DEL MODELO Y NOMBRE, DIRECCIÓN Y TIPO DE DATOS DE LOS PUERTOS

DECODIFICADOR

CUERPO DE ARQUITECTURA CONTENIENDO UN PROCESO

PROCESO SENSIBLE A TODAS
LAS ENTRADAS DEL SISTEMA
COMBINACIONAL

ASIGNA VALOR A TODOS LOS BITS DE SALIDA PARA TODAS LAS COMBINACIONES DE ENTRADA



Modelado de Sistemas Combinacionales Simples (II)

```
library ieee;
use ieee.std logic 1164.all;
use ieee.std logic unsigned.all;
entity mux 4 a 1 8bits is
Canal_3: in std_logic_vector(7 downto 0);
Dir: in std_logic_vector(1 downto 0);
     Salida: buffer std logic vector (7 downto 0));
end entity;
architecture rtl of mux 4 a 1 8bits is
begin
  Salida <= Canal 0 when Dir = 0 else
            Canal 1 when Dir = 1 else
            Canal 2 when Dir = 2 else
            Canal 3 when Dir = 3 else
            (others => 'X');
end rtl:
```

CLÁUSULAS DE VISIBILIDAD Y DECLARACIÓN DE ENTIDAD

NOMBRE DEL MODELO Y NOMBRE, DIRECCIÓN Y TIPO DE DATOS DE LOS PUERTOS

MULTIPLEXOR

CUERPO DE ARQUITECTURA CONTENIENDO UNA SENTENCIA CONCURRENTE DE ASIGNACIÓN CONDICIONAL



Modelado de Sistemas Secuenciales Simples

```
library ieee;
use ieee.std logic 1164.all;
entity reg 8bits is
port (clk: in std logic;
    rst n: in std logic;
    ena: in std_logic;
    Dato in: in std logic vector (7 downto 0);
    Dato out: buffer std logic vector(7 downto 0));
end entity;
architecture rtl of reg 8bits is
begin
 process(clk, rst n)
 begin
   if rst n = '0' then
     Dato out <= (others => '0');
   elsif clk'event and clk = '1' then
     if ena = '1' then
       Dato out <= Dato in;
     end if:
   end if:
  end process;
end rtl:
```

CLÁUSULAS DE VISIBILIDAD Y DECLARACIÓN DE ENTIDAD

NOMBRE DEL MODELO Y NOMBRE, DIRECCIÓN Y TIPO DE DATOS DE LOS PUERTOS

REGISTRO

CUERPO DE ARQUITECTURA CONTENIENDO UN PROCESO

PROCESO SENSIBLE A LA ENTRADA DE RELOJ E INICIALIZACIÓN ASÍNCRONA

EVALÚA PRIORITARIAMENTE LA ACTIVIDAD DE LA ENTRADA ASÍNCRONA Y, DESPUÉS, LOS ESTADOS DE LAS ENTRADAS SÍNCRONAS EN LA OCURRENCIA DE UN FLANCO ACTIVO DE RELOJ



Modelado de Sistemas Complejos (I)

```
library ieee:
use ieee.std logic 1164.all;
entity reg file 4 8bits is
port (clk:
                  in std logic;
      rst n: in std logic;
     WR: in std_logic;
Dir_WR: in std_logic_vector(1 downto 0);
Dir_RD: in std_logic_vector(1 downto 0);
Dato_in: in std_logic_vector(7 downto 0);
     Dato out: buffer std logic vector(7 downto 0));
end entity;
architecture estructural of reg file 4 8bits is
  signal ena reg: std logic vector (3 downto 0);
  signal reg0: std logic vector(7 downto 0);
  signal reg1: std_logic_vector(7 downto 0);
  signal reg2: std logic vector(7 downto 0);
signal reg3: std logic vector(7 downto 0);
begin
U decod: entity Work.decod 2 a 4(rtl)
          port map (ena => WR,
                     Dato in => Dir WR,
                     Dato out => ena reg);
U reg0: entity Work.reg 8bits(rtl)
         port map(clk => clk,
                    rst n => rst n,
                    ena => ena reg(0),
                    Dato in => Dato in,
                    Dato out => reg0);
```

CLÁUSULAS DE VISIBILIDAD Y DECLARACIÓN DE ENTIDAD

NOMBRE DEL MODELO Y NOMBRE, DIRECCIÓN Y TIPO DE DATOS DE LOS PUERTOS

BANCO DE REGISTROS (INCOMPLETO)

CUERPO DE ARQUITECTURA
CONTENIENDO SENTENCIAS DE
EMPLAZAMIENTO DE MODELOS
Y DECLARACIÓN DE SEÑALES

LAS SENTENCIA EMPLAZAN
MODELOS DE SUBSISTEMAS
(MÓDULOS) QUE INTERACTÚAN
MEDIANTE LAS SEÑALES A LAS
QUE ESTÁN CONECTADOS



Modelado de Sistemas Complejos (II)

```
library ieee;
use ieee.std logic 1164.all;
entity reg file 4 8bits is
port (clk:
            in std logic;
    rst n: in std logic;
    WR: in std logic;
    Dir_WR: in std_logic_vector(1 downto 0);
    Dir_RD: in std_logic_vector(1 downto 0);
    Dato in: in std logic vector (7 downto 0);
    Dato out: buffer std logic vector (7 downto 0));
end entity;
architecture estructural of reg file 4 8bits is
 signal ena reg: std logic vector(3 downto 0);
 signal reg0: std logic vector (7 downto 0);
 signal reg1: std_logic_vector(7 downto 0);
 signal reg2: std logic vector(7 downto 0);
              std logic vector (7 downto 0);
 signal reg3:
begin
U decod: entity Work.decod 2 a 4(rtl)
        port map (ena => WR,
                 Dato in => Dir WR,
                 Dato out => ena reg);
U reg0: entity Work.reg 8bits(rtl)
       port map (clk => clk,
                rst n => rst n,
                ena => ena reg(0),
                Dato in => Dato in,
                Dato out => reg0);
```

BANCO DE REGISTROS (COMPLETO)

```
U reg1: entity Work.reg 8bits(rtl)
        port map(clk => clk,
                 rst n => rst n,
                 ena => ena reg(1),
                 Dato in => Dato in,
                 Dato out => reg1);
U reg2: entity Work.reg 8bits(rtl)
        port map (clk => clk,
                 rst n => rst n,
                 ena => ena reg(2),
                 Dato in => Dato in,
                 Dato out => reg2);
U reg3: entity Work.reg 8bits(rtl)
        port map(clk => clk,
                 rst n => rst n,
                 ena => ena reg(3),
                 Dato in => Dato in,
                 Dato out => reg3);
U mux: entity Work.mux 4 a 1 8bits(rtl)
       port map (Canal 0 => reg0,
                Canal 1 => reg1,
                Canal 2 => reg2,
                Canal 3 => reg3,
                Dir => Dir RD,
                Salida => Dato out);
end estructural;
```

Modelado de Sistemas Complejos (III)

```
architecture rtl of reg file 4 8bits is
 signal reg0: std logic vector(7 downto 0);
 signal reg1: std_logic_vector(7 downto 0);
 signal reg2: std logic vector (7 downto 0);
 signal reg3: std logic vector (7 downto 0);
begin
process(clk, rst n)
begin
 if rst n = '0' then
   reg0 <= (others => '0');
   reg1 <= (others => '0');
   reg2 <= (others => '0');
   reg3 <= (others => '0');
 elsif clk'event and clk = '1' then
   if WR = '1' then
     case Dir WR is
       when "00" =>
         reg0 <= Dato in;
       when "01" =>
         reg1 <= Dato in;
       when "10" =>
         reg2 <= Dato in;
       when "11" =>
         reg3 <= Dato in;
       when others =>
         null:
     end case;
   end if:
 end if:
end process;
Dato out <= reg0 when Dir RD = 0 else
            reg1 when Dir RD = 1 else
            reg2 when Dir RD = 2 else
            reg3 when Dir RD = 3 else
            (others => 'X');
end rtl:
```

BANCO DE REGISTROS (ESTRUCTURA CON PROCESOS)

CUERPO DE ARQUITECTURA CONTENIENDO PROCESOS Y DECLARACIÓN DE SEÑALES

LOS PROCESOS INTERACTUAN POR MEDIO DE SEÑALES QUE EVALÚAN O A LAS QUE ASIGNAN VALOR



Test-Benches(I)

```
use ieee.std logic 1164.all;
use ieee.std logic unsigned.all;
entity test mux 4 a 1 8bits is
end entity;
architecture test of test mux 4 a 1 8bits is
 signal Canal 0: std logic vector (7 downto 0);
 signal Canal 1: std logic vector(7 downto 0);
 signal Canal 2: std logic vector (7 downto 0);
 signal Canal 3: std logic vector(7 downto 0);
 signal Dir: std logic vector(1 downto 0);
  signal Salida: std logic vector (7 downto 0);
begin
dut: entity Work.mux 4 a 1 8bits(rtl)
     port map (Canal 0 => Canal 0,
              Canal 1 => Canal 1,
              Canal 2 => Canal 2,
              Canal 3 => Canal 3,
              Dir => Dir.
              Salida => Salida);
process
begin
  Canal 0 <= X"00";
  Canal 1 <= X"AA";
  Canal 2 <= X"55";
  Canal 3 <= X"FF";
  Dir <= "00";
  for i in 0 to 3 loop
    wait for 100 ns;
    Canal 0 <= not Canal 0;
     Canal 1 <= not Canal 1;
     Canal 2 <= not Canal 2;
     Canal 3 <= not Canal 3;
    wait for 100 ns:
     Dir <= Dir + 1;
  end loop;
end process;
end test;
```

DECLARACIÓN DE ENTIDAD SIN PUERTOS

DECLARACIÓN DE ESTÍMULOS

TEST DEL MULTIPLEXOR

EMPLAZAMIENTO DEL MODELO

PROCESO QUE MANEJA LOS ESTÍMULOS DE SIMULACIÓN

UTILIZA SENTENCIAS "WAIT FOR" PARA TEMPORIZAR LAS PRUEBAS DEL TEST



Test-Benches(II)

```
process
begin
  clk <= '0';
  wait for T clk/2;
  clk <= '1':
  wait for T clk/2;
end process;
process
begin
  rst n <= '1';
  wait until clk'event and clk = '1';
  rst n <= '0';
  wait until clk'event and clk = '1';
  WR <= '0';
  Dir WR <= "00";
  Dir RD <= "00";
  Dato in <= X"55";
  wait until clk'event and clk = '1';
  rst n <= '1';
  for i in 0 to 3 loop
    WR <= '1';
    wait until clk'event and clk = '1';
    WR <= '0';
    wait until clk'event and clk = '1';
    for j in 0 to 3 loop
      Dir RD <= Dir RD + 1;
      Dato in <= Dato in + X"11";
      wait until clk'event and clk = '1';
    end loop;
    Dir WR <= Dir WR + 1;
  end loop;
  wait;
end process;
end test;
```



PROCESO PARA LA GENERACIÓN DEL RELOJ


PROCESO QUE MANEJA EL RESTO DE ESTÍMULOS DE SIMULACIÓN

UTILIZA SENTENCIAS "WAIT UNTIL" PARA TEMPORIZAR LAS PRUEBAS DEL TEST




Simulaciones VHDL (I)

 Un simulador VHDL completa una simulación repitiendo la ejecución de Ciclos de Simulación en una secuencia finita de instantes de Tiempo de Simulación (T) que comienza en el instante T = 0




Simulaciones VHDL (II)

• Cuando termina la ejecución de un ciclo de simulación, el simulador avanza el tiempo sumando al actual (T), el menor tiempo que ha de transcurrir para que se reanude la ejecución de un proceso detenido por una sentencia WAIT FOR.




Ciclo de simulación VHDL

- Tiene dos partes: en la 1^ª se **ejecutan procesos** y en la 2^ª se **actualizan señales**.
- En la primera parte del ciclo de simulación inicial (T = 0) se ejecutan TODOS los procesos de la jerarquía test-bench; en el resto de instantes, únicamente los que esperaban reanudación



Ejemplo

• Modelo bajo prueba: Incrementador de 2 bits




E1	E0	S1	S0
0	0	0	1
0	1	1	0
1	0	1	1
1	1	0	0

```
library ieee;
use ieee.std logic 1164.all;
entity INCREMENTADOR is
port (
     E: in std logic vector(1 downto 0);
     S: buffer std logic vector (1 downto 0)
end entity;
architecture RTL of INCREMENTADOR is
begin
 process (E)
 begin
    case (E) is
      when "00" => S <= "01";
      when "01" => S <= "10";
      when "10" => S <= "11";
      when "11" => S <= "00";
      when others => S <= "XX";
    end case;
  end process;
end RTL:
```


Ejemplo

• Test-Bench del incrementador

MODELO LÓGICO




ESTÍMULOS



```
library ieee;
use ieee.std logic 1164.all;
entity test incrementador is
end entity;
architecture test of test incrementador is
  -- Estímulos
 signal E: std logic vector (1 downto 0);
 signal s: std logic vector(1 downto 0);
begin
 -- Emplazamiento y conexión del modelo
 DUT: entity Work. INCREMENTADOR (rtl)
       port map (E => E,
                S => S):
  -- Definición de estímulos
 process
  begin
   E <= "00":
   wait for 100 ns;
   E <= "01";
    wait for 100 ns;
   E <= "10";
   wait for 100 ns;
    E <= "11";
   wait;
 end process;
end test:
```

Ejemplo





























- Más información: https://blogs.upm.es/ue-upm/
- ➤ Contacto: comunidad.microelectronica@upm.es























MINISTERIO PARA LA TRANSFORMACIÓN DIGITAL Y DE LA FUNCIÓN PÚBLICA

