# Diseño Digital I

Modelos VHDL parametrizables


# Modelado con VHDL de un Banco de registros

#### **BANCO DE 32 REGISTROS DE 32 BITS**

```
library ieee;
use ieee.std logic 1164.all;
use ieee.std logic unsigned.all;
entity reg file 32 32bits is
port (clk:
                        std logic;
                 in std logic;
     rst n:
                 in std logic;
                 in std_logic_vector(4 downto 0);
     Dir WR:
               in std logic vector (4 downto 0);
     Dir RD:
                 in std logic vector (31 downto 0);
     Dato in:
                 buffer std logic vector(31 downto 0));
     Dato out:
end entity;
architecture rtl of reg file 32 32bits is
 type reg file 32bits is array ( NATURAL RANGE <>) of std logic vector(31 downto 0);
 signal reg file op: reg file 32bits(31 downto 0);
begin
process(clk, rst n)
begin
 if rst n = '0' then
   for i in 31 downto 0 loop
    reg file op(i) <= (others => '0');
   end loop;
  elsif clk'event and clk = '1' then
   if WR = '1' then
      reg file op(conv integer(Dir WR)) <= Dato in;
   end if:
  end if:
end process;
Dato out <= reg file op(conv integer(Dir RD));
end rtl:
```

# Modelado con VHDL de un Banco de registros parametrizable (I)

- Puede resultar conveniente disponer de modelos de sistemas en los que se puedan parametrizar algunas características
- Por ejemplo, un banco de registros en el que se pueda elegir el número de registros del banco y la longitud en bits de cada uno



### **PAQUETE DE USUARIO**

Paquete que contiene una función (ceil\_log) que calcula ceil(log(n))

### VALORES QUE PARAMETRIZAN EL MODELO (GENÉRICOS)

Son constantes cuyo valor define las dimensiones (número de registros y de bits de cada uno) del banco

#### **PUERTOS PARAMETRIZADOS**



# Definición de una función en un Paquete VHDL

```
package auxiliar is
  -- La función ceil log calcula el menor número
                                                                     DECLARACIÓN DEL PAQUETE Y
  -- natural, n, para el que 2**n es >= que x
                                                                           DE LA FUNCIÓN
  function ceil log(x: in natural) return natural;
end package;
package body auxiliar is
  function ceil log(x: in natural) return natural is
  begin
    for n in 1 to 32 loop
      if 2**n >= x then
        return n;
                                                                       CUERPO DEL PAQUETE Y DE LA
                                                                               FUNCIÓN
      end if:
    end loop;
    return 0; -- Error
  end ceil log;
end package body;
```

# Modelado con VHDL de un Banco de registros parametrizable (II)

```
architecture rtl of reg file M Nbits is
  -- M: número de registros
  -- N: número de bits de cada registro
 type reg file is array (NATURAL RANGE <>) of std logic vector(N-1 downto 0);
  signal reg file op: reg file(M-1 downto 0);
begin
 process(clk, rst n)
 begin
    if not rst n then
      for i in reg file op'range loop
        reg file op(i) <= (others => '0');
      end loop;
    elsif clk'event and clk = '1' then
      if WR then
        if conv integer (Dir WR) < M then
          reg file op(conv integer(Dir WR)) <= Dato in;
        end if:
      end if:
    end if;
   end process;
   Dato out <= reg file op(conv integer(Dir RD)) when conv integer(Dir RD) < M
               else (others => 'X');
end rtl:
```

USO DE PARAMETROS EN EL MODELADO DEL FUNCIONAMIENTO

ATRIBUTO VHDL

reg\_file\_op'range va desde M-1 hasta cero

USO DE PARAMETROS EN EL MODELADO DEL FUNCIONAMIENTO

USO DE PARAMETROS EN EL MODELADO DEL FUNCIONAMIENTO



### **Atributos**

- Los **atributos** VHDL proporcionan información adicional sobre el elemento del lenguaje sobre el cual son aplicados: un tipo de datos, un rango, un valor (de un determinado tipo).
- Pueden aplicarse distintos elementos del lenguaje: tipos de datos, objetos, etc.
- Pueden ser de diferentes tipos: valores, tipos, rangos, funciones o señales.
- Ejemplos:
  - std\_logic'left es 'U': 'left es un atributo de tipo de datos; es un valor del mismo tipo que el dato al que se aplica (el valor "izquierdo" del tipo de datos).
  - S'stable(T) es una señal booleana cuyo valor es TRUE si S no ha cambiado de valor durante el periodo de tiempo T. 'stable es un atributo de tipo señal (booleana) que se aplica a señales de cualquier tipo de datos. No puede emplearse en modelos RTL.

# Modelo parametrizable de un decodificador

```
library ieee;
use ieee.std logic 1164.all;
use ieee.std logic unsigned.all;
                                                                               USO DE PARAMETROS
                                                                               EN EL MODELADO DE
entity decod N a exp2N is
generic(N: in natural := 5); -- Bits del dato de entrada
                                                                                   LA INTERFAZ
port(ena: in std logic;
     Dato in: in std logic vector (N-1 downto 0);
     Dato out: out std logic vector(2**N -1 downto 0));
end entity;
architecture rtl of decod N a exp2N is
begin
process(all)
                                                                              USO DE PARAMETROS
begin
                                                                              EN EL MODELADO DEL
 for i in Dato out'range loop
    if i = conv integer(Dato in) then
                                                                               FUNCIONAMIENTO
      Dato out(i) <= ena;
    else
     Dato out(i) <= '0';</pre>
    end if:
  end loop;
end process;
end rtl:
```

# Modelo parametrizable de un registro

```
library ieee;
use ieee.std logic 1164.all;
entity reg Nbits is
                                                                         USO DE PARAMETROS
generic(N: in integer := 32);
                                                                         EN EL MODELADO DE
port(rst n: in std logic;
                                                                             LA INTERFAZ
    clk: in std logic;
    ena: in std logic;
    Dato_in: in std_logic_vector(N-1 downto 0);
    Dato out: out std logic vector(N-1 downto 0));
end entity;
architecture rtl of reg Nbits is
begin
 process(clk, rst n)
                                                                           MODELADO DEL
 begin
                                                                          FUNCIONAMIENTO
   if not rst n then
                                                                         INDEPENDIENTE DEL
     Dato out <= (others => '0');
                                                                            PARÁMETRO
   elsif clk'event and clk = '1' then
     if ena then
       Dato out <= Dato in;
     end if:
   end if;
  end process;
end rtl:
```

# Modelado estructural parametrizable

```
architecture str of reg file M Nbits is
  -- M: número de registros
  -- N: número de bits de cada registro
  type reg file is array (NATURAL RANGE <>) of std logic vector(N-1 downto 0);
  signal reg file op: reg file (M-1 downto 0);
  signal WR reg: std logic vector(M-1 downto 0);
begin
G1: for i in 0 to M-1 generate \leftarrow
  reg: entity work.reg Nbits(rtl)
         generic map(N => N)
         port map(clk => clk,
                  rst n => rst n,
                  ena => WR reg(i),
                  Dato in => Dato in,
                  Dato out => reg file op(i));
      end generate;
decod: entity work.decod N a exp2N(rtl)
         generic map(N => ceil log(M)) ←
         port map (ena \Rightarrow \overline{W}R,
                  Dato in => Dir WR,
                  Dato out => WR reg);
Dato out <= reg file op(conv integer(Dir RD)) when conv integer(Dir RD) < M
            else (others => 'X');
end str;
```

NODOS DE CONEXIÓN PARAMETRIZADOS

### **SENTENCIA generate**

Genera **M** sentencias de emplazamiento

USO DE PARAMETROS EN LAS SENTENCIAS DE EMPLAZAMIENTO

SENTENCIA
CONCURRENTE EN
MODELO
ESTRUCTURAL



### Sentencia Generate

- Las sentencias generate permiten generar estructuras regulares
  - Réplicas de partes del código

ETIQUETA: FOR (ITERACIÓN) GENERATE SENTENCIAS CONCURRENTES

### **END GENERATE**;

ETIQUETA: IF (CONDICIÓN) GENERATE SENTENCIAS CONCURRENTES

### **END GENERATE**;

g0: for i in 0 to N-1 generate
S(i) <= E(i) and ctrl;
end generate;</pre>





























- > Más información: https://blogs.upm.es/ue-upm/
- ➤ Contacto: comunidad.microelectronica@upm.es





















MINISTERIO PARA LA TRANSFORMACIÓN DIGITAL Y DE LA FUNCIÓN PÚBLICA

