

Operação		Instr	ução	asse	mbly	Fl	ags	afeta	adas	Descrição					
Aritmética	Add	ADD	Rd,	Rn,	<operand2></operand2>	N	Z	С	V	$\mathrm{Rd} := \mathrm{Rn} + \mathrm{operand2}$					
	with carry	ADC	Rd,			N	$\mathbf{Z}$	$\mathbf{C}$	V	$\mathrm{Rd} := \mathrm{Rn} + \mathrm{Rm} + \mathrm{Carry}$					
	Subtract	SUB	Rd,	Rn,	<pre><operand2></operand2></pre>	N	$\mathbf{Z}$	$\mathbf{C}$	V	$\mathrm{Rd}:=\mathrm{Rn}$ - $\mathrm{operand}2$					
	with carry	SBC	Rd,	Rn,	Rm	N	$\mathbf{Z}$	$\mathbf{C}$	V	$ m Rd := Rn - Rm - \overline{Carry}$					
Lógica	AND	AND	Rd,	Rn,	Rm	N	Z			$\mathrm{Rd}:=\mathrm{Rn}\;\mathrm{AND}\;\mathrm{Rm}$					
	OR	ORR	Rd,	Rn,	Rm	N	$\mathbf{Z}$			ho =  ho					
	Exclusive-OR	EOR	Rd,	Rn,	Rm	N	$\mathbf{Z}$			$\mathrm{Rd}:=\mathrm{Rn}\;\mathrm{EOR}\;\mathrm{Rm}$					
Deslocamento	Logical shift left	LSL	Rd,	Rn,	# <immed_4></immed_4>	N	Z	С		$Rd[15:immed\_4] := Rn[15-immed\_4:0];$					
										$\operatorname{Rd}[\operatorname{immed}\_4\text{-}1\text{:}0] := 0$					
	Logical shift right	LSR	Rd,	Rn,	$\#$	N	$\mathbf{Z}$	С		$Rd[15\text{-immed}\_4:0] := Rn[15\text{:immed}\_4];$					
										$ Rd[15:15\text{-immed}\_4+1] := 0 $					
	Arithmetic shift right	ASR	Rd,	Rn,	# <immed_4></immed_4>	N	$\mathbf{Z}$	С							
	Rotate right	ROR	Rd,	Rn,	$\#$	N	$N  Z  C \qquad \qquad Rd[15\text{-}immed\_4:0] := Rn[15\text{-}immed\_4];$								
	Rotate right extended	RRX	Rd,			1	Z			Rd[14:0] := Rn[15:1]; Rd[15] := Carry; Carry := Rn[0]					
Comparação	Compare	CMP	Rn,			N	Z	C	V	Realiza a operação Rn - Rm e atualiza as flags do CPSR					
Transferência	Move	MOV		_	erand2L>					$\mathrm{Rd}:=\mathrm{operand}2\mathrm{L}$					
de dados entre	NOT	MVN	Rd,			N	Z			Rd := 0xFFFF EOR Rm					
registos	to higher byte				mmed_8>		_	~		$Rd[15:8] := immed_8$					
	and restore CPSR	MOVS				N	Z	С	V	PC := LR; CPSR := SPSR					
	register to PSR	l	PSR,							PSR := Rm  (bits 0 a 5)					
	PSR to register	MRS	Rd,	PSR						Rd := PSR					
Transferência	Load		_												
de dados com a	Word	!			mode1>					Rd := [address]					
memória —	Byte	LDRB	Rd,	<a_:< th=""><th>mode3&gt;</th><th></th><th></th><th></th><th></th><th>Rd[7:0] := [address]; Rd[15:8] := 0</th></a_:<>	mode3>					Rd[7:0] := [address]; Rd[15:8] := 0					
	Store	~==	- 1		1 0:										
	Word	STR	-		mode2>					[address] := Rd					
ът • 1 ~ 1	Byte	STRB Rd, <a_mode3></a_mode3>			mode3>					[address] := Rd[7:0]					
Manipulação da Pilha	Push	PUSH								SP := SP - 2; [SP] := Rm					
	Pop	POP	Rd	1 - 1-	7					Rd := [SP]; SP := SP + 2					
Controlo	Branch	B{cor			Τ					R15 := label					
	with link	BL label								R14 := R15 + 2; R15 := label					

Tabela 1 – Conjunto de instruções do P16.

© 2022-2024 Tiago M. Dias (v1.1.1)



Modo de Endereçamento 1 ( <a_mode1>)</a_mode1>						
Indireto		[Rn]	Equivalente a [Rn, #0]			
Indexado	Com constante	[Rn, # <immed_4>]</immed_4>	$address := Rn + immed_4[3:1]:0$			
	Por registo	[Rn, Rm]	$\operatorname{address} := \operatorname{\mathtt{Rn}} + \operatorname{\mathtt{Rm}}$			
Relativo		labelS	address := labelS			

Tabela 2 – Modos de endereçamento possíveis para acesso à palavra (leitura).

Modo de Endereçamento 2 ( <a_mode2>)</a_mode2>						
Indireto		[Rn]	Equivalente a [Rn, $\#0$ ]			
Indexado	Com constante	[Rn, # <immed_4>]</immed_4>	$address := Rn + immed_4[3:1]:0$			
	Por registo	[Rn, Rm]	$\operatorname{address}:=\operatorname{\mathtt{Rn}}+\operatorname{\mathtt{Rm}}$			

Tabela 3 – Modos de endereçamento possíveis para acesso à palavra (escrita).

Modo de Endereçamento 3 ( <a_mode3>)</a_mode3>					
Indireto	[Rn]	Equivalente a [Rn, $\#0$ ]			
Indexado Com constant	e [Rn, # <immed_3>]</immed_3>	$address := Rn + immed_3$			
Por registo	[Rn, Rm]	$\operatorname{address} := \operatorname{\mathtt{Rn}} + \operatorname{\mathtt{Rm}}$			

Tabela 4 – Modos de endereçamento possíveis para acesso ao byte.

Operando	<operand2></operand2>	<operand2l></operand2l>			
Constante	# <immed_4></immed_4>	# <immed_8></immed_8>			
Registo	Rm	Rm			

Tabela 5 – Tipos possíveis para o segundo operando.

{cond}	Descrição
ZS / EQ	Zero Set / Equal
ZC / NE	Zero Clear / Not equal
CS / HS	Carry Set / Unsigned higher or same
CC / LO	Carry Clear / Unsigned lower
LT	Signed less than
GE	Signed greater than or equal

**Tabela 6** – Condições de salto possíveis.

Bits dos registos PSR						
Reservado	M	I	N	V	С	Z
15 6	5	4	3	2	1	0

Tabela 7 – Campos dos registos PSR.

## Legenda das tabelas:

Rd, Rm Podem referenciar qualquer registo do banco de registos (R0 – R15).

Rn Pode referenciar um dos registos da parte baixa do banco de registos (RO - R7).

<operand2> Ver a Tabela 5.
<operand2L> Ver a Tabela 5.

<immed\_n> Uma constante codificada com n-bits na própria instrução usando o código binário natural.

<offset\_n> Uma constante codificada com n-bits na própria instrução usando o código binário dos complementos.

<PSR> Pode referenciar o Current Processor Status Register (CPSR) ou o Saved Processor Status Register (SPSR).

<a\_mode1> Ver a Tabela 2. <a\_mode2> Ver a Tabela 3. <a mode3> Ver a Tabela 4.

{cond} Ver a Tabela 6. Omitir no caso de saltos incondicionais.

label Deve referenciar um endereço na vizinhança de  $\pm 1$  KB da instrução em causa. label Deve referenciar um endereço na vizinhança de  $\pm 1$  8 da instrução em causa.

© 2022-2024 Tiago M. Dias (v1.1.1)