

Arquitectura de computadoras

Introducción a las arquitecturas de procesadores

Dr. Rodrigo Vázquez López

Universidad Autónoma de la Ciudad de México
Plantel San Lorenzo Tezonco

Semestre 2026-I

UACM

Universidad Autónoma
de la Ciudad de México

NADA HUMANO ME ES AJENO


Contenido

- 1 Introducción
- 2 Organización de una computadora
- 3 Ciclo de ejecución
- 4 Historia de los microprocesadores Intel



Computadora vs. Procesador

- Históricamente, **computadora y procesador** se usaban casi como **sinónimos**.
- Ambos se referían a **dispositivos** capaces de realizar **cómputo**.
- Actualmente se **distinguen** **ambos** conceptos.



Computadora

Se refiere al **sistema completo**, que incluye:

- **Memoria**
- **Periféricos** de entrada/salida
- **Procesador**
- **Otros componentes** del sistema



Procesador (CPU)


- Generalmente **implementado** en un solo **microchip**.
- Es la **Unidad Central de Procesamiento**.
- Constituye el **núcleo** de la **computadora**.
- **Ejecuta programas** para **generar resultados** al usuario.




¿Qué define una computadora de propósito general?

Una **computadora moderna** debe ser:

- **Turing-completa** (concepto de Alan Turing).
- Capaz de **calcular** todo lo **computable**.
- **Equivalente** en poder a una **máquina de Turing universal**.




Organización de una computadora sencilla



CPU (Central Process Unit)


Su función es **ejecutar programas** almacenados en la memoria principal **buscando sus instrucciones** y examinándolas para después **ejecutarlas** una tras otra. La CPU consiste de **tres componentes básicos**:

- **Registros**
- La **Unidad Aritmético-Lógica (ALU)**
- La **Unidad de Control (UC)**



Registros

Sirven para **almacenar resultados temporales** y cierta **información de control**. Casi todas las computadoras tienen **varios registros**, algunos de **propósito general** y otros para **finés específicos**. Por lo regular, todos tienen el **mismo tamaño** y pueden **leerse y escribirse** a **alta velocidad** porque están dentro de la CPU.




Registros importantes

- **Program Counter (PC).** Registro **contador de programa**. Es el registro **mas importante** que **apunta** a la **dirección** de la **siguiente instrucción** que debe buscarse para ejecutarse.
- **Instruction Register (IR).** Registro de **instrucciones**. Contiene la **instrucción** que **se esta ejecutando**.
- **Status register (SR).** Registro de **estado**. También llamado **registro de banderas**. Almacena información sobre el **resultado** de las **operaciones** y el **estado actual** del procesador.

Banderas típicas del registro de estado

Bandera	Nombre	Descripción
Z	Zero	Indica que el resultado de la operación fue cero.
C	Carry	Indica que ocurrió un acarreo en una operación aritmética.
S / N	Signo / Negativo	Indica que el resultado es negativo (bit más significativo en 1).
O / V	Overflow	Indica desbordamiento aritmético en operaciones con signo.
P	Paridad	Indica si el resultado tiene paridad par.
I	Interrupt Enable	Habilita o deshabilita la atención de interrupciones.


Registros importantes



Unidad Aritmético-Lógica (ALU)

En la **Unidad de Aritmético-Lógica (ALU)** es donde ocurre el **procesamiento real** de los datos. Se realizan todos los **cálculos** y todas las **comparaciones** y **genera** los resultados. Las **operaciones** que la ALU puede efectuar son:

- **Suma**
- **Resta**
- **Multiplicación**
- **División**
- **Manipulación** de **bits** de los registros
- **Comparación** del **contenido** de dos registros.




Data path o ruta de datos

Consiste en los **registros de propósito general** (generalmente de 1 a 32), la **ALU** y **varios buses** que **conectan** los componentes. Los registros **alimentan dos registros** internos a la **entrada** de la ALU.

El **ciclo de la ruta de datos** es el proceso de hacer pasar **dos operandos** por la **ALU** y **almacenar** el **resultado**.

Este ciclo **define** lo que la maquina puede hacer. Cuanto **mas rápido** es el ciclo del camino de datos, **mas rápidamente opera** la máquina.


Ejemplo de *data path*



Unidad de control

La unidad de control se encarga de **buscar instrucciones** del programa en la **memoria principal** y **determinar su tipo**.

La CPU **ejecuta cada instrucción** en una **serie de pasos** que se conoce como el **ciclo de búsqueda-decodificación-ejecución** (**fetch-decode-execute**).



Intérprete

Un programa no tiene que ejecutarse **necesariamente** con una CPU de hardware. El programa **puede ejecutarse** haciendo que **otro programa** busque, examine y ejecute sus instrucciones al cuál se le llama **intérprete**.

Las **instrucciones** del **intérprete** se les llama **microinstrucciones**.

Un interprete **descompone** las instrucciones de su **maquina objetivo** en **pasos pequeños**. La máquina en la que **el interprete se ejecuta** puede ser mucho **mas simple** y **menos costosa**.

El ahorro se logra básicamente por la **sustitución** de **hardware** por **software**. A esta técnica también se le **conoce** como **control microprogramado**.


Ciclo de ejecución de instrucciones

- 1 **Buscar** la **siguiente instrucción** de la memoria y colocarla en el **registro de instrucciones**.
- 2 **Modificar** el **contador de programa** de modo que apunte a la **siguiente instrucción**.
- 3 **Determinar** el **tipo de instrucción** que se trajo.
- 4 Si la instrucción **utiliza** una **palabra de la memoria**, **determinar** dónde esta.
- 5 **Buscar la palabra**, si es necesario, y **colocarla** en un **registro** de la CPU.
- 6 **Ejecutar la instrucción**.
- 7 **Volver al paso 1** para comenzar a **ejecutar** la **siguiente instrucción**.

Problema de ejecución de instrucciones

La **obtención de instrucciones** de la memoria es un importante **cuello de botella** que **afecta la rapidez** de ejecución de las instrucciones.

Para **aliviar este problema**, las computadoras han contado con la **capacidad** de **buscar instrucciones** de la memoria **por adelantado**, a fin de **tenerlas disponibles** en el momento en que se necesitan.



Buffer de prefetch

Divide la **ejecución de instrucciones** en **dos partes: búsqueda y ejecución**. Las instrucciones **se almacenan** en una serie de registros llamados **buffer de prefetch**. Cuando se **requiere una instrucción**, casi siempre **se puede tomar** de ahí en lugar de esperar a que terminara una lectura de la memoria.




Pipelining

En lugar de **dividir la ejecución** de instrucciones en solo dos partes, a menudo se divide en **muchas partes**, cada una de las cuales se maneja con un **componente de hardware dedicado**, y todos estos componentes pueden **operar en paralelo**.




Pipelinig de 5 etapas

- **Etapa 1: Busca la instrucción** de la memoria y la **coloca en un buffer**.
- **Etapa 2: Decodifica** la instrucción.
- **Etapa 3: Localiza y busca** los **operandos**, sea de registros o de la memoria.
- **Etapa 4:** se encarga de **ejecutar** propiamente la instrucción.
- **Etapa 5: escribe el resultado** de la instrucción.



Pipelinig de 5 etapas



Cuello de botella de von Neumann


La ejecución del ciclo fetch-decode-execute pone de manifiesto un **problema** de la arquitectura básica de programa almacenado: el **rendimiento del procesador** está estrechamente ligado al **rendimiento de la memoria**.

Dado que **es necesario acceder a la memoria** al menos **una vez por ciclo** para recuperar una instrucción, el procesador solo puede operar **tan rápido** como **lo permita la memoria**.

Este fenómeno **se conoce** comúnmente como el **cuello de botella de von Neumann** o **memory wall** y representa un **problema significativo** para los procesadores modernos.

Intel 4004

- **Lanzado** en 1971
- **Arquitectura de 4 bits**
- **Frecuencia de reloj** ≈ 740 kHz
- **Tecnología de fabricación**
PMOS (10 μm)
- ≈ 2300 transistores
- Bus de **datos** de **4 bits**
- Bus de **direcciones** de **12 bits**
- **Memoria direccionable** de **hasta 4 KB**
- Encapsulado **DIP de 16 pines**




Intel 4004

- **Primer microprocesador comercial** de un solo chip
- Diseñado originalmente para **calculadoras** (proyecto Busicom).
- Conjunto de instrucciones simple (**≈46 instrucciones**).
- Soporte para **operaciones aritméticas básicas** y **control de flujo**.
- Requería **chips externos** de memoria y E/S (familia MCS-4).
- Marcó el inicio de la era del **microprocesador en un solo chip**.
- Demostró la viabilidad de **integrar la CPU completa** en silicio.


Intel 8080

- **Lanzado** en 1974
- **Arquitectura de 8 bits**
- **Frecuencia de reloj** ≈ 2 MHz (típica)
- **Tecnología de fabricación** NMOS ($\approx 6 \mu\text{m}$)
- $\approx 6,000$ transistores
- Bus de **datos** de **8 bits**
- Bus de **direcciones** de **16 bits**
- **Memoria direccionable** de **hasta 64 KB**
- Encapsulado **DIP de 40 pines**




Intel 8080

- Conjunto de instrucciones **más amplio y potente** que el 4004/8008.
- **Registros de propósito general** (B, C, D, E, H, L, A).
- Soporte para **interrupciones externas**.
- Separación clara entre **CPU y periféricos**.
- Considerado el primer microprocesador **realmente utilizable** para **computadoras personales**.
- Impulsó el nacimiento de la **industria del software** para **microcomputadoras**.
- **Antecesor** directo de la **familia x86**.



Intel 8086

- **Lanzado** en 1978
- **Arquitectura de 16 bits**
- **Frecuencia de reloj** de 5–10 MHz
- **Tecnología de fabricación** HMOS ($\approx 3\ \mu\text{m}$)
- ≈ 29000 transistores
- Bus de **datos** de 16 bits
- Bus de **direcciones** de 20 bits
- **Memoria direccionable** de **hasta 1 MB**
- Encapsulado **DIP de 40 pines**




Intel 8086

- Introduce la **arquitectura x86** (base de PCs modernas).
- Modelo de **memoria segmentada** (CS, DS, SS, ES).
- Unidad de **Interfaz de Bus (BIU)** y **Unidad de Ejecución (EU)**.
- Cola de **prefetch de 6 bytes** (incipiente pipeline).
- Conjunto de instrucciones **más rico y potente**.
- Fundamento de **toda la familia x86** posterior.
- **Base del IBM PC** (a través del 8088).
- Introdujo **conceptos modernos** de **arquitectura de CPU**.


Intel 80286

- **Lanzado** en 1982
- **Arquitectura de 16 bits**
- **Frecuencia de reloj** de 6–25 MHz
- **Tecnología de fabricación** HMOS ($\approx 1.5 \mu\text{m}$)
- ≈ 134000 transistores
- Bus de **datos** de **16 bits**
- Bus de **direcciones** de **24 bits**
- **Memoria direccionable** de **hasta 16 MB**
- Encapsulado **DIP de 68 pines**




Intel 80268

- Introduce el **modo protegido** (Protected Mode).
- Soporte para **memoria virtual** y **multitarea básica**.
- Mecanismo de **protección de memoria** por **segmentos**.
- **Compatible** con **software del 8086** en **modo real**.
- Mejoras en la **unidad de gestión de memoria** (MMU básica).
- Procesador del **IBM PC/AT (1984)**.
- Primer x86 con **capacidades reales** de **protección de memoria**.



Intel 80386

- **Lanzado** en 1985
- **Arquitectura de 32 bits**
- **Frecuencia de reloj** de 12-40 MHz
- **Tecnología de fabricación** CHMOS ($\approx 1.5 \mu\text{m}$ a $1.0 \mu\text{m}$)
- $\approx$ **275000 transistores**
- Bus de **datos**: **32 bits (DX)** / **16 bits (SX)**
- Bus de **direcciones** de **32 bits**
- **Memoria direccionable** de **hasta 4 GB**
- Encapsulado **PGA de 132 pines**



Intel 80386

- Introduce la **arquitectura x86 de 32 bits** completa.
- Soporte para **modo protegido avanzado**.
- Implementa **memoria virtual** con **paginación**.
- **Capacidad real** de **multitarea**.
- **Direccionamiento lineal de 32 bits**.
- **Compatibilidad con software** del 8086 (**modo real**).
- Soporte para **memoria virtual** y **sistemas operativos modernos**.
- Primera CPU x86 capaz de **ejecutar sistemas operativos de 32 bits**.
- Introducción formal de la **MMU con paginación**.


Intel 80486

- **Lanzado** en 1989
- **Arquitectura de 32 bits**
- **Frecuencia de reloj** de 20–100 MHz
- **Tecnología de fabricación** $\approx 1.0 \mu\text{m}$ a $0.6 \mu\text{m}$
- ≈ 1.2 millones de transistores
- Bus de **datos** de 32 bits
- Bus de **direcciones** de 32 bits
- **Memoria direccionable** de hasta 4 GB
- Encapsulado **PGA** (168 pines típico)




Intel 486

- **FPU integrada** en el chip (en versiones DX).
- **Caché L1 interna** de 8 KB (unificada).
- **Pipeline** de **5 etapas** (mejora del rendimiento).
- Unidad de **memoria virtual** con **paginación mejorada**.
- Primera CPU x86 con **coprocesador matemático integrado**.
- Introducción de **caché interna on-chip**.
- Hizo viables las **interfaces gráficas** modernas en PC.



Intel Pentium

- **Lanzado** en 1993
- **Arquitectura x86 de 32 bits**
(quinta generación, P5)
- **Frecuencia de reloj** de 60–200 MHz
- **Tecnología de fabricación** de $\approx 0.8 \mu\text{m}$ a $0.35 \mu\text{m}$
- ≈ 3.1 millones transistores
- **Bus de datos externo** de 64 bits
- **Memoria direccionable** de hasta 4 GB
- Encapsulado **Socket 4 / 5 / 7 (PGA)**



Intel Pentium

- Arquitectura superescalar (dos pipelines: U y V).
- Ejecución de hasta **dos instrucciones por ciclo**.
- **Caché L1 separada** (8 KB datos + 8 KB instrucciones).
- **FPU significativamente mejorada** respecto al 486.
- **Bus externo** de 64 bits (duplica ancho del 486).
- Primer procesador x86 **superescalar comercial**.
- Introducción de **predicción de saltos** más **más efectiva**.
- **Pentium MMX (1997)** introduce **instrucciones multimedia MMX**.
- Marcó la transición a **CPUs altamente paralelas**.
- Impulsó la era de las **PC multimedia**.


Intel Pentium II

- **Lanzado** en 1997
- **Arquitectura x86 de 32 bits**
(basado en Pentium Pro, microarquitectura P6)
- **Frecuencia de reloj** de 233–450 MHz
- **≈7.5 millones de transistores**
- **Tecnología de fabricación** de 0.35 μm a 0.25 μm
- **Bus de datos externo** de 64 bits
- Encapsulado **Slot 1 (SECC - cartucho)**
- **Memoria direccionable** de hasta **64 GB** (con PAE)





Intel Pentium II

- Núcleo P6 con **ejecución fuera de orden** (out-of-order).
- **Ejecución dinámica** y **predicción de saltos avanzada**.
- **Caché L1 separada** (16 KB datos + 16 KB instrucciones).
- **Caché L2 externa** en el cartucho (1/2 velocidad del CPU).
- **Soporte para MMX** (multimedia).
- Optimizado para **Windows 95/98 y NT**.
- Impulsó la era de las **PC multimedia** de finales de los 90.



Intel Pentium III

- **Lanzado** en 1999
- **Arquitectura x86 de 32 bits**
(microarquitectura P6 mejorada)
- **Frecuencia de reloj** de 450 MHz – 1.4 GHz
- **≈9.5 millones de transistores**
(Coppermine)
- **Tecnología de fabricación** de 0.25 μm , 0.18 μm , 0.13 μm
- **Bus de datos externo** de **64 bits**
- Encapsulado **Slot 1 y Socket 370**
- **Memoria direccionable** de **hasta 64 GB** (con PAE)




Intel Pentium III

- Basado en la **arquitectura P6** con ejecución fuera de orden.
- Introduce las **instrucciones SSE** (Streaming SIMD Extensions).
- **Caché L1 separada** (16 KB datos + 16 KB instrucciones).
- **Caché L2 integrada** on-die (a velocidad completa del CPU en Coppermine).
- Primer **Pentium con SSE** para acelerar multimedia y gráficos.
- Integración de la caché L2 en el **mismo chip** (gran salto de rendimiento).
- Mejora notable en **aplicaciones 3D, video y cómputo científico**.


Intel Pentium IV

- **Lanzado** en el 2000
- **Arquitectura x86 de 32 bits**
(microarquitectura NetBurst)
- **Frecuencia de reloj** de 1.3 – 3.8 GHz
- $\approx$ **42 a 125 millones de transistores**
- **Tecnología de fabricación** de 0.18 μm a 90 nm
- **Bus de datos externo** de **64 bits**
- Encapsulados **Socket 423, 478 y LGA775**
- **Memoria direccionable** de **hasta 64 GB** (con PAE)



Intel Pentium IV

- **Microarquitectura NetBurst** orientada a **altas frecuencias**.
- **Pipeline muy profundo** (≈ 20 etapas hasta 31 en Prescott).
- **Hyper-Pipelined Technology** (alta frecuencia de reloj).
- **Execution Trace Cache** (caché de micro-operaciones).
- Soporte para **SSE2** y posteriormente **SSE3**.
- **Front Side Bus (FSB)** de **alta velocidad**.
- Introducción de **Hyper-Threading** (en modelos posteriores).
- Diseño enfocado en **escalar frecuencia de reloj**.



Intel Pentium 4 630

- **Lanzado** en 2005
- **Nombre clave** Prescott-2M
- **Arquitectura NetBurst** (x86 con Intel 64)
- **Frecuencia de reloj** de 3.0 GHz
- **Un núcleo** (mononúcleo)
- **Tecnología de fabricación** de 90 nm
- **≈169 millones de transistores**
- **Bus Front Side Bus** de 800 MHz
- **Encapsulado LGA775**
- **Memoria direccionable** de hasta **64 GB** (Intel 64/PAE)




Intel Pentium 4 630

- **Hyper-Threading habilitado** con 2 hilos lógicos.
- **Caché L2** de 2 MB (mejora sobre Prescott original).
- **Soporte para Intel 64 (EM64T).**
- **Soporte para SSE2 y SSE3.**
- **Pipeline profundo** típico de NetBurst.
- **Introducción formal de 64 bits** en la gama Pentium 4 mainstream.
- Mejora de **rendimiento en multitarea** gracias a HT.




Intel Core 2 Duo

- **Lanzado** en 2006
- **Arquitectura x86-64**
(microarquitectura Core)
- **Frecuencia de reloj** de $\approx 1.06 - 3.33$ GHz
- **Dos núcleos** (dual-core)
- **Tecnología de fabricación** de 65 nm a 45 nm (Penryn)
- ≈ 291 millones de transistores
- **Bus de datos Front Side Bus**
hasta 1333 MHz
- Encapsulado **LGA775 / Socket M / Socket P**




Intel Core 2 Duo

- **Soporte completo** para **64 bits (Intel 64)**.
- **Caché L2 compartida** entre ambos núcleos (2–6 MB).
- Ejecución **fuera de orden altamente optimizada**.
- Soporte para **SSE3 y SSSE3** (según versión).
- Gran mejora en **IPC (instrucciones por ciclo)**.
- **Arquitectura base** de los futuros **Core i**.
- Consolidó la transición hacia **multinúcleo eficiente**.



Bibliografía

- 
- [1] M Morris Mano. *Arquitectura de computadoras*. Prentice Hall, 1994.
 - [2] Daniel Page. *A practical introduction to computer architecture*. Springer Science & Business Media, 2009.
 - [3] Andrew S Tanenbaum. *Structured computer organization*. Pearson Education India, 2016.
 - [4] Andrew S Tanenbaum, James R Goodman et al. *Organización de computadoras: un enfoque estructurado*. México: Prentice Hall Hispanoamericana, 1992.