פרויקט טומסולו ספקולטיבי

בפרויקט זה נממש סימולטור של מעבד 32 ביטים המשתמש באלגוריתם טומסולו הספקולטיבי עם ROB. הפרויקט יתבצע בזוגות, להגשה עד סוף הסמסטר.

המעבד כולל:

- Instruction שקוראת הוראה חדשה מזיכרון ההוראות בכל מחזור שעון אל תוך ה־Fetch יחידת. Queue
- BTB עם 16 עם Branch Target Buffer כוללת Fetch כוללת הסתעפויות, יחידת הי דרים. ה־ BTB לצורך חיזוי הסתעפויות, יחידת הי השורות בו מייצגות רק הסתעפויות שקרו.
 - יחידת חיבור/חיסור מצונררת עבור FP ADD ו־ FP SUB, השהייה ניתנת לקנפוג.
 - יחידת כפל מצונררת עבור FP MUL, השהייה ניתנת לקנפוג.
- יחידת עיבוד הוראות Integer ALU מצונררת, השהייה ניתנת לקנפוג. חישוב כתובות לזיכרון, והשוואות לצורך קפיצות, מתבצע ביחידת ה־ Integer.
 - עם עומק ניתן לקנפוג. Reorder Buffer •
- general purpose integer registers 16 ,R0-R15 שנסמנם, general purpose integer registers 30, כל אחד ברוחב 32 סיביות. בתחילת
- floating point registers 16, כל אחד ברוחב 32 סיביות ושומר מספר נקודה צפה הרספונני ו־ 23 עבור המנטיסה). בפורמט single precision (ביט אחד עבור הסימן, 8 עבור האקספוננט ו־ 23 עבור המנטיסה). בתחילת הריצה כל רגיסטר מכיל מספר השווה לאינדקס שלו: F0 מכיל 1.0, וכך הלאה.
 - reservation stations, load buffers, store buffers מספר ניתן לקנפוג של
- הניחו שיש מספר CDB כך שאין התנגשות בין היחידות הפונקציונאליות. הכתיבה ל־ CDB מתבצעת מחזור שעון אחד אחרי סיום ה־ Execution ביחידה הפונקציונאלית.
 - הזיכרון הראשי בגודל 1024 מילים של 32 סיביות כל אחד.

כל הוראה מקודדת ב־ 32 סיביות, בפורמט אחיד:

	bits	31–28	27-24	23-20	19–16	15-0
Ī		OPCODE	DST	SRC0	SRC1	IMM (signed)

 ${
m SRC0}, \; {
m mun}$ מתאר את ההוראה שאותה יש לבצע. שדה ה־ DST הוא רגיסטר העד, והשדות OPCODE מתאר את ההוראה שאותה יש לבצע. שדה ה־ ${
m SRC1}$ הם שני רגיסטרי המקור. השדה ${
m IMM}$ הוא קבוע בן 16 סיביות במשלים ל־ 2 (יכול לייצג גם מספר שלילי).

כאשר סט ההוראות מכיל:

opcode name	number	description
LD	0	F[DST] = MEM[R[SRC0] + IMM]
ST	1	MEM[R[SRC0] + IMM] = F[SRC1]
JUMP	2	unconditional branch to $PC + IMM$
BEQ	3	if $R[SRC0] == R[SRC1]$ branch to $PC + IMM$
BNE	4	if $R[SRC0] != R[SRC1]$ branch to $PC + IMM$
ADD	5	R[DST] = R[SRC0] + R[SRC1]
ADDI	6	R[DST] = R[SRC0] + IMM
SUB	7	R[DST] = R[SRC0] - R[SRC1]
SUBI	8	R[DST] = R[SRC0] - IMM
ADD.S	9	F[DST] = F[SRC0] + F[SRC1]
SUB.S	10	F[DST] = F[SRC0] - F[SRC1]
MULT.S	11	F[DST] = F[SRC0] * F[SRC1]
HALT	12	exit simulator

בכל הגישות לזיכרון, הכתובת לזיכרון היא של מילים 32 סיביות (לא של בתים).

בצוע Fetch של הוראה מהזיכרון לוקח מחזור שעון אחד, שבמהלכו ההוראה נכתבת ל־ Fetch עומק 16), ומעדכנים את ה־ PC בהתאם לחזאי הקפיצות. יחידת ה־ Fetch ממשיכה להביא הוראות חדשות (עומק 16), ומעדכנים את ה־ PC בהתאם לחזאי הקפיצה. במידה ומתברר בהמשך שהחזאי טעה, מעדכנים את ה־ באופן ספקולטיבי גם לפני שידועה תוצאת הקפיצה. במידה ומתברר בהמשך שהחזאי טעה, מעדכנים את ה־ Instruction Queue, ומביאים הוראות החל מהכתובת הנכונה.

reservation station אל תוך Issue של ההוראה ו־ decoding מתבצע מתור ההוראות, מתבצע במידה ויש תחנה פנויה.

1 סביבות תכנות:

ניתן לממש את הפרויקט בשפת C, או ++,C, או Java. ניתן לממש על סביבת Windows או Linux. אם .build solution, יש להגיש את כל ספריית ה־ Solution כך שנוכל לקמפל ע"י Visual Studio, יש להגיש את כל ספריית ה־ Makefile שבונה את הפרויקט כאשר מריצים Linux יש לכלול

2 הרצה וקבצים:

הפרויקט יבנה אל תוך command line application שנקרא sim, ויורץ עם רשימת קבצי טקסט בתור פרמטרים:

sim cfg.txt memin.txt memout.txt regint.txt regout.txt trace.txt

כאשר הקבצים הינם קבצי קלט, ושאר הקבצים הינם קבצי פלט. memin.txt ר cfg.txt כאשר

קובץ הקונפיגורצייה cfg.txt מכיל שורות מהצורה parameter = value, מכיל

- . במחזורי שעון. Integer ALU השהיית יחידת :int_delay $= x \bullet$
- . שעון. שעון. במחזורי שעון: השהיית יחידת החיבור/חיסור במחזורי שעון: $\operatorname{add_delay} = x$
 - . שעון. במחזורי שעון. השהיית יחידת הכפל עבור הוראות המשליית יחידת השהיית יחידת $\mathrm{mul_delay} = \mathrm{x}$
 - . שעון. במחזורי שעון: השהיית השהיית במחזורי שעון: $mem_delay = x$
 - .ROB גודל ה־ rob_entries = x
- מספר הדיבור/חיסור. $ext{add_nr_reservation} = ext{x}$ and $ext{add_nr_reservation} = ext{x}$
 - $\mathbf{reservation}$ צבור יחידת הכפל.: $\mathbf{mul_nr_reservation} = \mathbf{x}$
- .Integer ALU עבור יחידת די reservation stations מספר בי int_nr_r eservation = x
 - .load buffers = מספר ה־ mem_nr_load_buffers = x •
 - store buffers מספר הד :mem_nr_store_buffers = x •

קובץ תמונת הזיכרון הראשי כאשר מכילה 1024 שורות של תמונת הזיכרון הראשי כאשר כל שורה מכילה 32 סיביות ב־PC=0, כאשר ההוראה שם מקודדת בשורה בשורה בקובץ. הראשונה בקובץ.

הקובץ memout.txt הינו באותו הפורמט כמו memin.txt, ומכיל את תמונת הזיכרון בסיום הרצת התוכנית.

הקובץ התוכנית. יהיו שם 16 שורות, floating point מכיל את פלט רגיסטרי ה־ regout.txt הקובץ העובץ את פלט רגיסטרי עבור תוכן הרגיסטר באשר כל שורה הינה מספר עשרוני עבור תוכן הרגיסטר F[i]

הקובץ trace.txt מכיל שורות בפורמט הבא:

instruction cycle_issued cycle_execute_start cycle_write_cdb cycle_commit

כאשר יש שורה עבור כל הוראה שבוצע עבורה issue (כולל הוראות ספקולטיביות) לפי סדר פענוח ההוראות.

- שדה ה־ instruction הוא קידוד ההוראה בשמונה ספרות הקסא כפי שנקראו מהזיכרון.
 - שדה ה־ cycle_issued הוא מחזור השעון שבו ההוראה נכנסה לאחת התחנות.
- שדה ה־ cycle_execute_start הינו מחזור השעון שבו ההוראה התחילה להתבצע על יחידה פונקציונאלית.
- שדה ה־ codb , או -1 אם זה לא רלוואנטי write_cdb שדה ה־לאוואנטי שבו מחזור השעון שבו התוצאה נכתבה על ה־ codb , או
 - שדה ה־ cycle_commit הינו מחזור השעון שבו בוצע cycle_commit •

:דוקומנטצייה

הקפידו שהקוד יהיה קריא, ומכיל comments לגבי מבני הנתונים והפונקציות. כמו כן יש להגיש דוקומנטצייה חיצונית המתארת באופן כללי את הפרויקט.

:בדיקות

הפרויקט שלכם יבדק בן השאר ע"י תוכניות בדיקה שלא תקבלו מראש. לכן חשוב מאוד לבדוק נכונות ע"י בנייה של קטעי קוד שונים, וכמו כן בדיקה עם פרמטרים שונים בקובץ הקונפיגורצייה.