

# Tutorial

## Projeto: ULA de 1 bit

Prof. Rogério Aparecido Gonçalves  
rogerioag@utfpr.edu.br

3 de janeiro de 2012

## 1.1 Introdução

## 1.2 GHDL Code Gen (gcg)

O projeto gcg tem como objetivo a criação de templates ou modelos para facilitar a criação, execução de projetos em VHDL na ferramenta GHDL. O código do gcg está disponível para download em <http://code.google.com/p/gcg/>. Dentro do diretório do gcg/src tem uma diretório de templates (entidade e testbench), um arquivo README.txt (como os comandos básicos), o Makefile (que faz todo o trabalho). Os comandos de utilização seguem a sintaxe apresentada na Tabela 1.1.

Tabela 1.1: Comandos

Ação	Comando
Criar projeto e arquivos iniciais	make new PROJECT=nomeDoProjeto ARCH=tipoArquitetura IN=porta1,porta2,portaN OUT=porta1,porta2,portaN
Compilar	make compile TESTBENCH=nomeDoProjeto_tb
Executar	make run TESTBENCH=nomeDoProjeto_tb
Visualizar	make view TESTBENCH=nomeDoProjeto_tb
Tudo	make all TESTBENCH=nomeDoProjeto_tb
Apagar diretório de simulação	make clean

Makefile do modelo de projeto foi alterado para permitir a criação dos componentes com o mesmo comando, no mesmo projeto. A próxima seção exemplifica essa ideia de termos componentes formados por subcomponentes, e a forma de criarmos do componente mais simples para o mais complexo.

## 1.3 Projeto: ULA de 1 bit

Tomemos então como exemplo o nosso projeto de uma ULA (Unidade Lógica e Aritmética) de 1 bit. A Figura 1.1 apresenta a ULA em um nível 0, esta é a visão da entidade de teste, que chamamos de testbench, pois temos o componente ULA e as variáveis/sinais (T\_A, T\_B, T\_Cin, T\_F2, T\_F1, T\_F0, T\_S e T\_Cout) que pertencerão a essa entidade de teste. Por meio dessas variáveis que os bits dos casos de teste irão ser injetados para que os resultados sejam gerados pela entidade ULA, possibilitando a comparação com o resultado esperado em cada caso de teste.




Figura 1.1: Visão da ULA em um nível 0

Em um nível 1, podemos visualizar o detalhamento da ULA, expondo seus componentes, conforme podemos visualizar na Figura 1.2.




Figura 1.2: Visão da ULA em um nível 1, exposição dos componentes principais.

### 1.3.1 Análise e Levantamento de componentes

Analisando nossa entidade ULA, conforme Figura 1.2, podemos verificar que a ULA tem um Somador, um Decodificador, uma UnidadeLogica e uma xor2. O circuito da entidade Somador é apresentado na Figura 1.3, podemos ver que realiza a soma das variáveis de entrada A, B e Cin, sendo que Cin é o *Carry* de entrada, o "vai-um" de uma possível coluna anterior.




Figura 1.3: Circuito Somador.

O circuito Decodificador é uma circuito para decodificar a operação codificada pela escolha das entradas F<sub>2</sub>, F<sub>1</sub> e F<sub>0</sub>. O detalhamento da entidade Decodificador é apresentado na Figura 1.4.




Figura 1.4: Circuito Decodificador.

As operações suportadas pelo decodificador, consequentemente que são realizadas pela ULA, estão listadas na Tabela 1.2.

Tabela 1.2: Operações suportadas

[F_2][F_1][F_0]	Operação	Descrição
000	Op0	Operação AND, realizada pela Unidade Lógica.
001	Op1	Operação OR, realizada pela Unidade Lógica.
010	Op2	Operação NAND, realizada pela Unidade Lógica.
011	Op3	Operação NOR, realizada pela Unidade Lógica.
100	Op4	Operação XOR, realizada pela Unidade Lógica.
101	Op5	Operação XNOR, realizada pela Unidade Lógica.
110	Op6	Operação NOT, realizada pela Unidade Lógica.
111	Op7	Operação SOMA, realizada pela Somador.

As operações suportadas pelo Decodificador de Op0 a Op6 irão selecionar as operações que a Unidade Lógica realiza de OpAND a OpNOT, conforme pode ser visto na Figura 1.5. O sinal Op7 será ligado ao Somador na entrada OpSomador, entrada que habilita a operação do Somador.




Figura 1.5: Circuito UnidadeLógica.

Feita essa análise e detalhamento de cada componente, verificamos os subcomponentes de cada componente principal da ULA. Assim, podemos resumir a lista de componentes e suas dependências conforme apresentado na Tabela 1.3.

Tabela 1.3: Componentes principais e suas dependências

Componente	Dependências
ULA	Somador, Decodificador, UnidadeLogica e or2
Somador	xor2, and2, and3 e or3
Decodificador	and3 e inversor
UnidadeLogica	or3, and2, or2, nand2, nor2, xor2, xnor2 e inversor

## 1.4 Criação dos Componentes com o gcg

Para satisfazer as dependências da entidade Somador precisamos então criar os componentes básicos, and2, and3, or3 e xor2. O Código 1.1 apresenta os comandos do Makefile para obter esse resultado. Note que a arquitetura para esses elementos básicos, neste caso portas lógicas, foi definida como lógica, por meio da variável ARCH.

Código 1.1: Comandos para a criação das entidades básicas

```

1  make new PROJECT=and2 ARCH=logica IN=a,b OUT=y
2  make new PROJECT=and3 ARCH=logica IN=a,b,c OUT=y
3  make new PROJECT=or3 ARCH=logica IN=a,b,c OUT=y
4  make new PROJECT=xor2 ARCH=logica IN=a,b OUT=y

```

Se verificarmos na estrutura do projeto, foram criados os arquivos das entidades no diretório src e dos testes no diretório testbench. Esse componentes se quisermos fazer o testbench, tudo bem, mas por serem simples portas não precisaria, logo os arquivos dos testbenchs dessas unidades básicas poderiam ser descartados. O Código 1.2 mostra como o código VHDL para a entidade and2 foi criado pelo make, sendo necessário somente colocarmos o tipo das variáveis e a expressão lógica ( $y := a \text{ and } b$ ) que gera o resultado.

Código 1.2: Código VHDL da entidade and2

```

1  -- Projeto gerado via script.
2  -- Data: Qua,20/07/2011-13:51:40
3  -- Autor: rogerio
4  -- Comentario: Descrição da Entidade: and2.
5
6  library ieee;
7  use ieee.std_logic_1164.all;
8  use ieee.std_logic_unsigned.all;
9
10 entity and2 is
11     port(a,b:in std_logic; y:out std_logic);
12 end and2;
13
14 architecture estrutural of and2 is
15 begin
16     y <= a and b;
17 end estrutural;

```

No diretório testbench foi criado o arquivo and2\_tb.vhd que é o testbench para a entidade and2, conforme podemos ver no Código 1.3, novamente alteramos type para std\_logic e criamos os casos de teste.

Código 1.3: Código VHDL do testbench para entidade and2

```

1  -- Testebench gerado via script.
2  -- Data: Qua,20/07/2011-14:18:43

```

```

3 -- Autor: rogerio
4 -- Comentario: Teste da entidade and2.
5
6
7 library ieee;
8 use ieee.std_logic_1164.all;
9
10 entity and2_tb is
11 end and2_tb;
12
13 architecture logica of and2_tb is
14     -- Declara o do componente.
15     component and2
16         port (a,b: in std_logic; y: out std_logic);
17     end component;
18     -- Especifica qual a entidade est vinculada com o componente.
19     for and2_0: and2 use entity work.and2;
20     signal s_t_a, s_t_b, s_t_y: std_logic;
21     begin
22         -- Instancia o do Componente.
23         -- port map (<<p_in_1>> => <<s_t_in_1>>)
24         and2_0: and2 port map (a=>s_t_a,b=>s_t_b,y=>s_t_y);
25
26         -- Processo que faz o trabalho.
27         process
28             -- Um registro criado com as entradas e sa das da
29             -- entidade.
30             -- (<<entrada1>>, <<entradaN>>, <<saida1>>, <<saidaN
31             -- >>)
32             type pattern_type is record
33                 -- entradas.
34                 vi_a,vi_b: std_logic;
35                 -- sa das.
36                 vo_y: std_logic;
37             end record;
38
39             -- Os padr es de entrada s o aplicados (injetados)
40             s entradas.
41             type pattern_array is array (natural range <>) of
42                 pattern_type;
43             constant patterns : pattern_array :=
44                 (
45                     ('0', '0', '0'),
46                     ('0', '1', '0'),
47                     ('1', '0', '0'),
48                     ('1', '1', '1')
49                 );
50             begin
51                 -- Checagem de padr es.
52                 for i in patterns'range loop
53                     -- Injeta as entradas.
54                     s_t_a <= patterns(i).vi_a;
55                     s_t_b <= patterns(i).vi_b;

```

```

52
53         -- Aguarda os resultados.
54         wait for 1 ns;
55         -- Checa o resultado com a sa da esperada no
56         padr o.
57         assert s_t_y = patterns(i).vo_y report "Valor
58         de s_t_y n o confere com o resultado
59         esperado." severity error;
60
61     end loop;
62     assert false report "Fim do teste." severity note;
63     -- Wait forever; Isto finaliza a simula o.
64     wait;
65 end process;
66 end logica;

```

Executando o comando make apresentado no Código 1.4, se tudo estiver correto, a entidade and2 será analisada e compilada e o teste será executado e no final será apresentado a tela do gtkwave com o diagrama de tempo (forma de onda).

Código 1.4: Comando para executar o testbench da entidade and2.

```

1 make all TESTBENCH=and2_tb

```

O diagrama do resultado pode ser visualizado na Figura 1.6.



Figura 1.6: Diagrama de Tempo do teste da entidade and2.

O Código 1.5 mostra o código VHDL para a entidade and3 que foi criado pelo comando make, da mesma forma sendo necessário somente colocarmos o tipo das variáveis e a expressão lógica ( $y \leftarrow a \text{ and } b \text{ and } c$ ) para que o resultado seja gerado corretamente.

Código 1.5: Código VHDL da entidade and3

```

1 -- Projeto gerado via script.
2 -- Data: Qua,20/07/2011-13:51:40

```



```

3 -- Autor: rogerio
4 -- Comentario: Descri o da Entidade: and3.
5
6 library ieee;
7 use ieee.std_logic_1164.all;
8 use ieee.std_logic_unsigned.all;
9
10 entity and3 is
11     port (a,b,c: in std_logic; y: out std_logic);
12 end and3;
13
14 architecture logica of and3 is
15 begin
16 -- Comandos.
17     y <= a and b and c;
18 end logica;

```

No directorio testbench também foi criado o arquivo and3\_tb.vhd que é o testbench para a entidade and3, conforme podemos ver no Código 1.6, novamente alteramos `type` para `std_logic` e criamos os casos de teste.

Código 1.6: Código VHDL do testbench para entidade and3

```

1 -- Testebench gerado via script.
2 -- Data: Qua,20/07/2011-13:51:40
3 -- Autor: rogerio
4 -- Comentario: Teste da entidade and3.
5
6 library ieee;
7 use ieee.std_logic_1164.all;
8 use ieee.std_logic_unsigned.all;
9
10 entity and3_tb is
11 end and3_tb;
12
13 architecture logica of and3_tb is
14     -- Declara o do componente.
15     component and3
16         port (a,b,c: in std_logic; y: out std_logic);
17     end component;
18     -- Especifica qual a entidade est vinculada com o componente.
19     for and3_0: and3 use entity work.and3;
20     signal s_t_a, s_t_b, s_t_c, s_t_y: std_logic;
21     begin
22         -- Instancia o do Componente.
23         -- port map (<<p_in_1>> => <<s_t_in_1>>)
24         and3_0: and3 port map (a=>s_t_a,b=>s_t_b,c=>s_t_c,y=>s_t_y);
25
26         -- Processo que faz o trabalho.
27         process
28             -- Um registro criado com as entradas e sa das da
29             -- entidade.
30             -- (<<entrada1>>, <<entradaN>>, <<saida1>>, <<saidaN
31             -- >>)
32             type pattern_type is record
33                 -- entradas.

```

```

32         vi_a, vi_b, vi_c: std_logic;
33         -- sa das.
34         vo_y: std_logic;
35     end record;
36
37     -- Os padr es de entrada s o aplicados (injetados)
38     s entradas.
39     type pattern_array is array (natural range <>) of
40         pattern_type;
41     constant patterns : pattern_array :=
42     (
43         ('0', '0', '0', '0'),
44         ('0', '0', '1', '0'),
45         ('0', '1', '0', '0'),
46         ('0', '1', '1', '0'),
47         ('1', '0', '0', '0'),
48         ('1', '0', '1', '0'),
49         ('1', '1', '0', '0'),
50         ('1', '1', '1', '1')
51     );
52     begin
53         -- Checagem de padr es.
54         for i in patterns'range loop
55             -- Injeta as entradas.
56             s_t_a <= patterns(i).vi_a;
57             s_t_b <= patterns(i).vi_b;
58             s_t_c <= patterns(i).vi_c;
59
60             -- Aguarda os resultados.
61             wait for 1 ns;
62             -- Checa o resultado com a sa da esperada no
63             padr o.
64             assert s_t_y = patterns(i).vo_y report "Valor
65                 de s_t_y n o confere com o resultado
66                 esperado." severity error;
67
68         end loop;
69         assert false report "Fim do teste." severity note;
70         -- Wait forever; Isto finaliza a simula o.
71         wait;
72     end process;
73 end logica;

```

Executando o comando make apresentado no Código 1.7, se tudo estiver correto, a entidade and3 será analisada e compilada e o teste será executado e no final será apresentado a tela do gtkwave com o diagrama de tempo (forma de onda).

Código 1.7: Comando para executar o testbench da entidade and3.

```

1 make all TESTBENCH=and3_tb

```

O diagrama do resultado pode ser visualizado na Figura 1.7.




Figura 1.7: Diagrama de Tempo do teste da entidade and3.

O Código 1.8 mostra o código VHDL para a entidade xor2 que foi criado pelo comando make, da mesma forma sendo necessário somente colocarmos o tipo das variáveis e a expressão lógica ( $y \leftarrow a \text{ xor } b$ ) para que o resultado seja gerado corretamente.

Código 1.8: Código VHDL da entidade xor2

```

1 -- Projeto gerado via script.
2 -- Data: Qua,20/07/2011-13:51:40
3 -- Autor: rogerio
4 -- Comentario: Descrição da Entidade: xor2.
5
6 library ieee;
7 use ieee.std_logic_1164.all;
8 use ieee.std_logic_unsigned.all;
9
10 entity xor2 is
11     port(a,b:in std_logic; y:out std_logic);
12 end xor2;
13
14 architecture logica of xor2 is
15 begin
16     y <= a xor b;
17 end logica;

```

No diretório testbench também foi criado o arquivo xor2\_tb.vhd que é o testbench para a entidade xor2, conforme podemos ver no Código 1.9, novamente alteramos o tipo para std\_logic e criamos os casos de teste.

Código 1.9: Código VHDL do testbench para entidade xor2

```

1 -- Testebench gerado via script.

```

```

2 -- Data: Qua,20/07/2011-13:51:42
3 -- Autor: rogerio
4 -- Comentario: Teste da entidade xor2.
5
6 library ieee;
7 use ieee.std_logic_1164.all;
8 use ieee.std_logic_unsigned.all;
9
10 entity xor2_tb is
11 end xor2_tb;
12
13 architecture logica of xor2_tb is
14     -- Declara o do componente.
15     component xor2
16         port (a,b: in std_logic; y: out std_logic);
17     end component;
18     -- Especifica qual a entidade est vinculada com o componente.
19     for xor2_0: xor2 use entity work.xor2;
20         signal s_t_a, s_t_b, s_t_y: std_logic;
21     begin
22         -- Instancia o do Componente.
23         -- port map (<<p_in_1>> => <<s_t_in_1>>)
24         xor2_0: xor2 port map (a=>s_t_a,b=>s_t_b,y=>s_t_y);
25
26         -- Processo que faz o trabalho.
27         process
28             -- Um registro criado com as entradas e sa das da
29             -- entidade.
30             -- (<<entrada1>>, <<entradaN>>, <<saida1>>, <<saidaN
31             -- >>)
32             type pattern_type is record
33                 -- entradas.
34                 vi_a, vi_b: std_logic;
35                 -- sa das.
36                 vo_y: std_logic;
37             end record;
38
39             -- Os padr es de entrada s o aplicados (injetados)
40             s entradas.
41             type pattern_array is array (natural range <>) of
42                 pattern_type;
43             constant patterns : pattern_array :=
44                 (
45                     ('0', '0', '0'),
46                     ('0', '1', '1'),
47                     ('1', '0', '1'),
48                     ('1', '1', '0')
49                 );
50             begin
51                 -- Checagem de padr es.
52                 for i in patterns'range loop
53                     -- Injeta as entradas.
54                     s_t_a <= patterns(i).vi_a;

```

```

51         s_t_b <= patterns(i).vi_b;
52
53         -- Aguarda os resultados.
54         wait for 1 ns;
55         -- Checa o resultado com a sa da esperada no
           padr o.
56         assert s_t_y = patterns(i).vo_y report "Valor
           de s_t_y n o confere com o resultado
           esperado." severity error;
57
58     end loop;
59     assert false report "Fim do teste." severity note;
60     -- Wait forever; Isto finaliza a simula o.
61     wait;
62 end process;
63 end logica;

```

Executando o comando make apresentado no Código 1.10, se tudo estiver correto, a entidade xor2 será analisada e compilada e o teste será executado e no final será apresentado a tela do gtkwave com o diagrama de tempo (forma de onda).

Código 1.10: Comando para executar o testbench da entidade xor2.

```

1 make all TESTBENCH=xor2_tb

```

O diagrama do resultado pode ser visualizado na Figura 1.8.




Figura 1.8: Diagrama de Tempo do teste da entidade xor2.

O Código 1.11 mostra o código VHDL para a entidade or3 que foi criado pelo comando make, da mesma forma sendo necessário somente colocarmos o tipo das variáveis e a expressão lógica ( $y \leftarrow a \text{ xor } b$ ) para que o

resultado seja gerado corretamente.

Código 1.11: Código VHDL da entidade or3

---

```
1 -- Projeto gerado via script.
2 -- Data: Qua,20/07/2011-13:51:40
3 -- Autor: rogerio
4 -- Comentario: Descri  o da Entidade: or3.
5
6 library ieee;
7 use ieee.std_logic_1164.all;
8 use ieee.std_logic_unsigned.all;
9
10 entity or3 is
11     port(a,b,c:in std_logic; y:out std_logic);
12 end or3;
13
14 architecture estrutural of or3 is
15 begin
16     y <= a or b or c;
17 end estrutural;
```

---

No diretorio testbench também foi criado o arquivo or3\_tb.vhd que é o testbench para a entidade or3, conforme podemos ver no Código 1.12, novamente alteramos `type` para `std_logic` e criamos os casos de teste.

Código 1.12: Código VHDL do testebench para entidade or3

---

```
1 -- Testebench gerado via script.
2 -- Data: Qua,20/07/2011-13:51:40
3 -- Autor: rogerio
4 -- Comentario: Teste da entidade or3.
5
6 library ieee;
7 use ieee.std_logic_1164.all;
8
9 entity or3_tb is
10 end or3_tb;
11
12 architecture logica of or3_tb is
13     -- Declara  o do componente.
14     component or3
15         port (a,b,c: in std_logic; y: out std_logic);
16     end component;
17     -- Especifica qual a entidade est  vinculada com o componente.
18     for or3_0: or3 use entity work.or3;
19         signal s_t_a, s_t_b, s_t_c, s_t_y: std_logic;
20     begin
21         -- Instancia  o do Componente.
22         -- port map (<<p_in_1>> => <<s_t_in_1>>)
23         or3_0: or3 port map (a=>s_t_a,b=>s_t_b,c=>s_t_c,y=>s_t_y);
24
25         -- Processo que faz o trabalho.
26         process
27             -- Um registro      criado com as entradas e sa das da
28             entidade.
```

---

```

28      -- (<<entrada1>>, <<entradaN>>, <<saida1>>, <<saidaN
      >>)
29      type pattern_type is record
30          -- entradas.
31          vi_a,vi_b,vi_c: std_logic;
32          -- sa das.
33          vo_y: std_logic;
34      end record;
35
36      -- Os padr es de entrada s o aplicados (injetados)
      s entradas.
37      type pattern_array is array (natural range <>) of
      pattern_type;
38      constant patterns : pattern_array :=
39          (
40              ('0', '0', '0', '0'),
41              ('0', '0', '1', '1'),
42              ('0', '1', '0', '1'),
43              ('0', '1', '1', '1'),
44              ('1', '0', '0', '1'),
45              ('1', '0', '1', '1'),
46              ('1', '1', '0', '1'),
47              ('1', '1', '1', '1')
48          );
49      begin
50          -- Checagem de padr es.
51          for i in patterns'range loop
52              -- Injeta as entradas.
53              s_t_a <= patterns(i).vi_a;
54              s_t_b <= patterns(i).vi_b;
55              s_t_c <= patterns(i).vi_c;
56
57              -- Aguarda os resultados.
58              wait for 1 ns;
59              -- Checa o resultado com a sa da esperada no
              padr o.
60              assert s_t_y = patterns(i).vo_y report "Valor
              de s_t_y n o confere com o resultado
              esperado." severity error;
61
62              end loop;
63              assert false report "Fim do teste." severity note;
64              -- Wait forever; Isto finaliza a simula o.
65              wait;
66          end process;
67      end logica;

```

Executando o comando make apresentado no Código 1.13, se tudo estiver correto, a entidade or3 será analisada e compilada e o teste será executado e no final será apresentado a tela do gtkwave com o diagrama de tempo (forma de onda).

Código 1.13: Comando para executar o testbench da entidade or3.

```

1  make all TESTBENCH=or3_tb

```

O diagrama do resultado pode ser visualizado na Figura 1.9.




Figura 1.9: Diagrama de Tempo do teste da entidade or3.

Criadas as entidades básicas necessárias, então podemos criar a entidade principal Somador com o comando apresentado no Código 1.14. O Somador foi criado com a arquitetura estrutural com o valor da variável ARCH=estrutural.

Código 1.14: Comando para a criar a entidade Somador.

---

```
1  make new PROJECT=somador ARCH=estrutural IN=A,B,Cin,OpSomador OUT=S,
    Cout
```

---

Criada a entidade Somador apenas é necessário terminar a implementação da arquitetura e do testbench para a entidade.

O Código 1.15 mostra o código VHDL para a entidade somador que foi criado pelo comando make, sendo necessário implementarmos sua função lógica pelo mapeamento das estruturas (port map), já que definimos sua arquitetura como estrutural.

Código 1.15: Código VHDL da entidade somador

---

```
1  -- Projeto gerado via script.
2  -- Data: Qua,20/07/2011-13:51:40
3  -- Autor: rogerio
4  -- Comentario: Descrição da Entidade: somador.
5
6  library ieee;
7  use ieee.std_logic_1164.all;
8  use ieee.std_logic_unsigned.all;
9
10 entity somador is
11     port(a, b, cin, opSomador:in std_logic; s, cout: out std_logic);
```

---



```

12 end somador;
13
14 architecture estrutural of somador is
15     component and2
16         port(a, b: in std_logic; y: out std_logic);
17     end component;
18
19     component xor2
20         port(a, b: in std_logic; y: out std_logic);
21     end component;
22
23     component and3
24         port(a, b, c: in std_logic; y: out std_logic);
25     end component;
26
27     component or3
28         port(a, b, c: in std_logic; y: out std_logic);
29     end component;
30
31     signal s_X1_X2, s_X2_A1, s_A1_01, s_A2_01, s_A3_01, s_A4_01:
32         std_logic;
33 begin
34     X1: xor2 port map(a=>a, b=>b, y=>s_X1_X2);
35     X2: xor2 port map(a=>s_X1_X2, b=>cin, y=>s_X2_A1);
36     A1: and2 port map(a=>s_X2_A1, b=>opSomador, y=>s);
37     A2: and3 port map(a=>a, b=>b, c=>opSomador, y=>s_A2_01);
38     A3: and3 port map(a=>a, b=>cin, c=>opSomador, y=>s_A3_01);
39     A4: and3 port map(a=>b, b=>cin, c=>opSomador, y=>s_A4_01);
40     O1: or3 port map(a=>s_A2_01, b=>s_A3_01, c=>s_A4_01, y=>cout);
41 end estrutural;

```

No diretório testbench também foi criado o arquivo somador\_tb.vhd que é o testbench para a entidade somador, conforme podemos ver no Código 1.16, novamente alteramos o tipo para std\_logic e criamos os casos de teste.

Código 1.16: Código VHDL do testbench para entidade somador

```

1 -- Testebench gerado via script.
2 -- Data: Qua,20/07/2011-13:51:40
3 -- Autor: rogerio
4 -- Comentario: Descrição da Entidade: somador.
5
6 library ieee;
7 use ieee.std_logic_1164.all;
8 use ieee.std_logic_unsigned.all;
9
10 entity somador_tb is
11 end somador_tb;
12
13 architecture estrutural of somador_tb is
14     -- Declara o do componente.
15     component somador
16         port(a, b, cin, opSomador: in std_logic; s, cout: out std_logic);
17     end component;
18     -- Especifica qual a entidade está vinculada com o componente.

```

```

19  for somador_0: somador use entity work.somador;
20      signal t_a, t_b, t_cin, t_opSomador, t_s, t_cout: std_logic;
21  begin
22      -- Instancia o do Componente.
23      somador_0: somador port map (a=>t_a, b=>t_b, cin=>t_cin, opSomador
        =>t_opSomador, s=>t_s, cout=>t_cout);
24
25      -- Processo que faz o trabalho.
26      process
27          -- Um registro criado com as entradas e sa das da
            entidade.
28          type pattern_type is record
29              -- entradas.
30              vi_a, vi_b, vi_cin, vi_opSomador: std_logic;
31              -- sa das.
32              vo_s, vo_cout : std_logic;
33          end record;
34
35          -- Os padr es de entrada s o aplicados (injetados)
            s entradas.
36          type pattern_array is array (natural range <>) of
            pattern_type;
37          constant patterns : pattern_array :=
38              (('0', '0', '0', '1', '0', '0'),
39              ('0', '0', '1', '1', '1', '0'),
40              ('0', '1', '0', '1', '1', '0'),
41              ('0', '1', '1', '1', '0', '1'),
42              ('1', '0', '0', '1', '1', '0'),
43              ('1', '0', '1', '1', '0', '1'),
44              ('1', '1', '0', '1', '0', '1'),
45              ('1', '1', '1', '1', '1', '1'),
46              ('1', '1', '1', '0', '0', '0')
47          );
48          begin
49              -- Checagem de padr es.
50              for i in patterns'range loop
51                  -- Injeta as entradas.
52                  t_a <= patterns(i).vi_a;
53                  t_b <= patterns(i).vi_b;
54                  t_cin <= patterns(i).vi_cin;
55                  t_opSomador <= patterns(i).vi_opSomador;
56                  -- Aguarda os resultados.
57                  wait for 1 ns;
58                  -- Checa o resultado com a sa da
                    esperada no padr o.
59                  assert t_s = patterns(i).vo_s
60                      report "Valor de t_s n o confere com
                        o resultado esperado." severity
                        error;
61                  assert t_cout = patterns(i).vo_cout
62                      report "Valor de t_cout n o confere
                        com o resultado esperado."severity
                        error;

```

```

63         end loop;
64         assert false report "Fim do teste." severity
            note;
65         -- Wait forever; Isto finaliza a simula o .
66         wait;
67     end process;
68 end estrutural;

```

Executando o comando make apresentado no Código 1.17, se tudo estiver correto, a entidade somador será analisada e compilada e o teste será executado e no final será apresentado a tela do gtkwave com o diagrama de tempo (forma de onda).

Código 1.17: Comando para executar o testbench da entidade somador.

```

1  make all TESTBENCH=somador_tb

```

O diagrama do resultado pode ser visualizado na Figura 1.10.




Figura 1.10: Diagrama de Tempo do teste da entidade somador.

Com o Somador funcionando, podemos ir para a próxima entidade, o Decodificador. O Decodificador depende de algumas entidades básicas, a maioria já foi criada para satisfazer as dependências da entidade Somador, restando apenas a criação de um inversor, conforme o Código 1.18.

Código 1.18: Comando para a criar a entidade Inversor.

```

1  make new PROJECT=inversor ARCH=logica IN=a OUT=y

```

O Código 1.19 mostra o código VHDL para a entidade inversor que foi criado pelo comando make, da mesma forma sendo necessário somente colocarmos o tipo das variáveis e a expressão lógica ( $y \leq \text{not } a$ ) para que o resultado seja gerado corretamente.

```
1 -- Projeto gerado via script.
2 -- Data: Sex,30/12/2011-23:36:18
3 -- Autor: rogerio
4 -- Comentario: Descrição da Entidade: inversor.
5
6 library ieee;
7 use ieee.std_logic_1164.all;
8 use ieee.std_logic_unsigned.all;
9
10 entity inversor is
11     port (a: in std_logic; y: out std_logic);
12 end inversor;
13
14 architecture logica of inversor is
15
16
17 begin
18     -- Comandos.
19     y <= not a;
20 end logica;
```

---

No diretório testbench também foi criado o arquivo inversor.tb.vhd que é o testbench para a entidade inversor, conforme podemos ver no Código 1.20, novamente alteramos `type` para `std_logic` e criamos os casos de teste.

```
1 -- Testebench gerado via script.
2 -- Data: Sex,30/12/2011-23:36:18
3 -- Autor: rogerio
4 -- Comentario: Teste da entidade inversor.
5
6 library ieee;
7 use ieee.std_logic_1164.all;
8 use ieee.std_logic_unsigned.all;
9
10 entity inversor_tb is
11 end inversor_tb;
12
13 architecture logica of inversor_tb is
14     -- Declara o do componente.
15     component inversor
16         port (a: in std_logic; y: out std_logic);
17     end component;
18     -- Especifica qual a entidade está vinculada com o componente.
19     for inversor_0: inversor use entity work.inversor;
20         signal s_t_a, s_t_y: std_logic;
21     begin
22         -- Instancia o do Componente.
23         -- port map (<<p_in_1>> => <<s_t_in_1>>)
24         inversor_0: inversor port map ( a=>s_t_a, y=>s_t_y);
25
26         -- Processo que faz o trabalho.
```

```

27 process
28     -- Um registro criado com as entradas e saídas da entidade
29     .
30     -- (<<entrada1>>, <<entradaN>>, <<saida1>>, <<saidaN>>)
31     type pattern_type is record
32         -- entradas.
33         vi_a: std_logic;
34         -- saídas.
35         vo_y: std_logic;
36     end record;
37
38     -- Os padrões de entrada que são aplicados (injetados) às
39     -- entradas.
40     type pattern_array is array (natural range <>) of pattern_type
41     ;
42     -- Casos de teste.
43     constant patterns : pattern_array :=
44     (
45         ('0', '1'),
46         ('1', '0'),
47         ('0', '1'),
48         ('0', '1'),
49         ('1', '0'),
50         ('1', '0')
51     );
52     begin
53         -- Checagem de padrões.
54         for i in patterns'range loop
55             -- Injeta as entradas.
56             s_t_a <= patterns(i).vi_a;
57
58             -- Aguarda os resultados.
59             wait for 1 ns;
60             -- Checa o resultado com a saída esperada no padrão.
61             assert s_t_y = patterns(i).vo_y report "Valor de s_t_y
62                 não confere com o resultado esperado." severity error;
63
64         end loop;
65         assert false report "Fim do teste." severity note;
66         -- Wait forever; Isto finaliza a simulação.
67         wait;
68     end process;
69 end logica;

```

---

Executando o comando make apresentado no Código 1.21, se tudo estiver correto, a entidade inversor será analisada e compilada e o teste será executado e no final será apresentado a tela do gtkwave com o diagrama de tempo (forma de onda).

---

Código 1.21: Comando para executar o testbench da entidade inversor.

---

```

1 make all TESTBENCH=inversor_tb

```

---

O diagrama do resultado pode ser visualizado na Figura 1.11.




Figura 1.11: Diagrama de Tempo do teste da entidade inversor.

Com todas as dependências do Decodificador satisfeitas, podemos então criá-lo, com o comando apresenta no Código 1.22.

Código 1.22: Comando para a criar a entidade Decodificador.

---

```
1  make new PROJECT=decodificador ARCH=estrutural IN=F2,F1,F0 OUT=Op0,
    Op1,Op2,Op3,Op4,Op5,Op6,Op7
```

---

O Código 1.23 mostra o código VHDL para a entidade decodificador que foi criado pelo comando make, da mesma forma sendo necessário somente colocarmos o tipo das variáveis e fazer o mapeamento das portas para que o resultado seja gerado corretamente.

Código 1.23: Código VHDL da entidade decodificador

---

```
1  -- Projeto gerado via script.
2  -- Data: S b ,31/12/2011-00:58:50
3  -- Autor: rogerio
4  -- Comentario: Descri o da Entidade: decodificador.
5
6  library ieee;
7  use ieee.std_logic_1164.all;
8  use ieee.std_logic_unsigned.all;
9
10 entity decodificador is
11     port (F2, F1, F0: in std_logic; Op0, Op1, Op2, Op3, Op4, Op5, Op6,
        Op7: out std_logic);
12 end decodificador;
13
14 architecture estrutural of decodificador is
15     -- Declara o dos componentes.
```

---

```

16 component and3
17     port (a,b,c: in std_logic; y: out std_logic);
18 end component;
19
20 component inversor is
21     port (a: in std_logic; y: out std_logic);
22 end component;
23
24 -- Declara o dos sinais.
25 signal s_I1_n, s_I2_n, s_I3_n: std_logic;
26
27 begin
28     -- Comandos.
29     -- Instancia o dos componentes e o mapeamento de portas.
30 I1: inversor port map(a=>F2, y=>s_I1_n);
31 I2: inversor port map(a=>F1, y=>s_I2_n);
32 I3: inversor port map(a=>F0, y=>s_I3_n);
33
34 A1: and3 port map(a=>s_I1_n, b=>s_I2_n, c=>s_I3_n, y=>Op0);
35 A2: and3 port map(a=>s_I1_n, b=>s_I2_n, c=>F0, y=>Op1);
36 A3: and3 port map(a=>s_I1_n, b=>F1, c=>s_I3_n, y=>Op2);
37 A4: and3 port map(a=>s_I1_n, b=>F1, c=>F0, y=>Op3);
38 A5: and3 port map(a=>F2, b=>s_I2_n, c=>s_I3_n, y=>Op4);
39 A6: and3 port map(a=>F2, b=>s_I2_n, c=>F0, y=>Op5);
40 A7: and3 port map(a=>F2, b=>F1, c=>s_I3_n, y=>Op6);
41 A8: and3 port map(a=>F2, b=>F1, c=>F0, y=>Op7);
42 end estrutural;

```

No diretório testbench também foi criado o arquivo decodificador\_tb.vhd que é o testbench para a entidade decodificador, conforme podemos ver no Código 1.24, novamente alteramos `type` para `std_logic` e criamos os casos de teste.

Código 1.24: Código VHDL do testbench para entidade decodificador

```

1 -- Testebench gerado via script.
2 -- Data: S b ,31/12/2011-00:58:50
3 -- Autor: rogerio
4 -- Comentario: Teste da entidade decodificador.
5
6 library ieee;
7 use ieee.std_logic_1164.all;
8 use ieee.std_logic_unsigned.all;
9
10 entity decodificador_tb is
11 end decodificador_tb;
12
13 architecture estrutural of decodificador_tb is
14     -- Declara o do componente.
15     component decodificador
16         port (F2, F1, F0: in std_logic; Op0, Op1, Op2, Op3, Op4, Op5, Op6,
17             Op7: out std_logic);
18     end component;
19     -- Especifica qual a entidade est vinculada com o componente.
20     for decodificador_0: decodificador use entity work.decodificador;

```

```

20     signal s_t_F2, s_t_F1, s_t_F0, s_t_0p0, s_t_0p1, s_t_0p2,
        s_t_0p3, s_t_0p4, s_t_0p5, s_t_0p6, s_t_0p7: std_logic;
21 begin
22     -- Instancia o do Componente.
23     -- port map (<<p_in_1>> => <<s_t_in_1>>)
24     decodificador_0: decodificador port map ( F2=>s_t_F2, F1=>s_t_F1,
        F0=>s_t_F0, 0p0=>s_t_0p0, 0p1=>s_t_0p1, 0p2=>s_t_0p2, 0p3=>
        s_t_0p3, 0p4=>s_t_0p4, 0p5=>s_t_0p5, 0p6=>s_t_0p6, 0p7=>s_t_0p7
        );
25
26     -- Processo que faz o trabalho.
27     process
28         -- Um registro criado com as entradas e sa das da entidade
29         .
30         -- (<<entrada1>>, <<entradaN>>, <<saida1>>, <<saidaN>>)
31         type pattern_type is record
32             -- entradas.
33             vi_F2, vi_F1, vi_F0: std_logic;
34             -- sa das.
35             vo_0p0, vo_0p1, vo_0p2, vo_0p3, vo_0p4, vo_0p5, vo_0p6,
36             vo_0p7: std_logic;
37         end record;
38
39         -- Os padr es de entrada que s o aplicados (injetados) s
40         entradas.
41         type pattern_array is array (natural range <>) of pattern_type
42         ;
43         -- Casos de teste.
44         constant patterns : pattern_array :=
45         (
46             ('0', '0', '0', '1', '0', '0', '0', '0', '0', '0', '0', '0'),
47             ('0', '0', '1', '0', '1', '0', '0', '0', '0', '0', '0', '0'),
48             ('0', '1', '0', '0', '0', '1', '0', '0', '0', '0', '0', '0'),
49             ('0', '1', '1', '0', '0', '0', '1', '0', '0', '0', '0', '0'),
50             ('1', '0', '0', '0', '0', '0', '0', '1', '0', '0', '0', '0'),
51             ('1', '0', '1', '0', '0', '0', '0', '0', '1', '0', '0', '0'),
52             ('1', '1', '0', '0', '0', '0', '0', '0', '0', '1', '0', '0'),
53             ('1', '1', '1', '0', '0', '0', '0', '0', '0', '0', '1', '1')
54         );
55     begin
56         -- Checagem de padr es.
57         for i in patterns'range loop
58             -- Injeta as entradas.
59             s_t_F2 <= patterns(i).vi_F2;
60             s_t_F1 <= patterns(i).vi_F1;
61             s_t_F0 <= patterns(i).vi_F0;
62
63             -- Aguarda os resultados.
64             wait for 1 ns;
65             -- Checa o resultado com a sa da esperada no padr o.
66             assert s_t_0p0 = patterns(i).vo_0p0 report "Valor de
                s_t_0p0 n o confere com o resultado esperado."
                severity error;

```



```

63     assert s_t_0p1 = patterns(i).vo_0p1 report "Valor de
        s_t_0p1 n o confere com o resultado esperado."
        severity error;
64     assert s_t_0p2 = patterns(i).vo_0p2 report "Valor de
        s_t_0p2 n o confere com o resultado esperado."
        severity error;
65     assert s_t_0p3 = patterns(i).vo_0p3 report "Valor de
        s_t_0p3 n o confere com o resultado esperado."
        severity error;
66     assert s_t_0p4 = patterns(i).vo_0p4 report "Valor de
        s_t_0p4 n o confere com o resultado esperado."
        severity error;
67     assert s_t_0p5 = patterns(i).vo_0p5 report "Valor de
        s_t_0p5 n o confere com o resultado esperado."
        severity error;
68     assert s_t_0p6 = patterns(i).vo_0p6 report "Valor de
        s_t_0p6 n o confere com o resultado esperado."
        severity error;
69     assert s_t_0p7 = patterns(i).vo_0p7 report "Valor de
        s_t_0p7 n o confere com o resultado esperado."
        severity error;
70
71     end loop;
72     assert false report "Fim do teste." severity note;
73     -- Wait forever; Isto finaliza a simula o .
74     wait;
75     end process;
76 end estrutural;

```

---

Executando o comando make apresentado no Código 1.25, se tudo estiver correto, a entidade decodificador será analisada e compilada e o teste será executado e no final será apresentado a tela do gtkwave com o diagrama de tempo (forma de onda).

Código 1.25: Comando para executar o testbench da entidade decodificador.

---

```

1  make all TESTBENCH=decodificador_tb

```

---

O diagrama do resultado pode ser visualizado na Figura 1.12.




Figura 1.12: Diagrama de Tempo do teste da entidade decodificador.

Até implementamos a entidade e testbench do decodificador, deixando-o funcionando.

A próxima entidade a ser criada então é a Unidade Lógica. Para esta entidade precisamos criar os componentes básicos que ainda não temos no projeto e que precisaremos para satisfazer a entidade unidadeLogica, sendo eles or2, nand2, nor2, xnor2. O comando para criá-los é apresentado no Código 1.26.

Código 1.26: Comando para a criar entidades básicas para a Unidade Lógica.

```
1 make new PROJECT=or2 ARCH=logica IN=a,b OUT=y
2 make new PROJECT=nand2 ARCH=logica IN=a,b OUT=y
3 make new PROJECT=nor2 ARCH=logica IN=a,b OUT=y
4 make new PROJECT=xnor2 ARCH=logica IN=a,b OUT=y
```

O Código 1.27 mostra o código VHDL para a entidade or2 que foi criado pelo comando make, da mesma forma sendo necessário somente colocarmos o tipo das variáveis e implementarmos a função lógica (y := a or b) para que o resultado seja gerado corretamente.

Código 1.27: Código VHDL da entidade or2

```
1 -- Projeto gerado via script.
2 -- Data: S b ,31/12/2011-01:19:07
3 -- Autor: rogerio
4 -- Comentario: Descrição da Entidade: or2.
5
6 library ieee;
7 use ieee.std_logic_1164.all;
8 use ieee.std_logic_unsigned.all;
9
10 entity or2 is
11     port (a, b: in std_logic; y: out std_logic);
12 end or2;
```

```

13
14 architecture logica of or2 is
15
16
17 begin
18     -- Comandos.
19     y <= a or b;
20 end logica;

```

---

No diretório testbench também foi criado o arquivo or2\_tb.vhd que é o testbench para a entidade or2, conforme podemos ver no Código 1.28, novamente alteramos `type` para `std_logic` e criamos os casos de teste.

Código 1.28: Código VHDL do testbench para entidade or2

---

```

1 -- Testebench gerado via script.
2 -- Data: S b ,31/12/2011-01:19:07
3 -- Autor: rogerio
4 -- Comentario: Teste da entidade or2.
5
6 library ieee;
7 use ieee.std_logic_1164.all;
8 use ieee.std_logic_unsigned.all;
9
10 entity or2_tb is
11 end or2_tb;
12
13 architecture logica of or2_tb is
14     -- Declara o do componente.
15     component or2
16         port (a, b: in std_logic; y: out std_logic);
17     end component;
18     -- Especifica qual a entidade est vinculada com o componente.
19     for or2_0: or2 use entity work.or2;
20         signal s_t_a, s_t_b, s_t_y: std_logic;
21     begin
22         -- Instancia o do Componente.
23         -- port map (<<p_in_1>> => <<s_t_in_1>>)
24         or2_0: or2 port map ( a=>s_t_a, b=>s_t_b, y=>s_t_y);
25
26         -- Processo que faz o trabalho.
27         process
28             -- Um registro criado com as entradas e sa das da entidade
29             .
30             -- (<<entrada1>>, <<entradaN>>, <<saida1>>, <<saidaN>>)
31             type pattern_type is record
32                 -- entradas.
33                 vi_a, vi_b: std_logic;
34                 -- sa das.
35                 vo_y: std_logic;
36             end record;
37
38             -- Os padr es de entrada que s o aplicados (injetados) s
39             entradas.

```

```

38     type pattern_array is array (natural range <>) of pattern_type
39     ;
39     -- Casos de teste.
40     constant patterns : pattern_array :=
41     (
42         ('0', '0', '0'),
43         ('0', '1', '1'),
44         ('1', '0', '1'),
45         ('1', '1', '1')
46     );
47     begin
48     -- Checagem de padrões.
49     for i in patterns'range loop
50         -- Injeta as entradas.
51         s_t_a <= patterns(i).vi_a;
52         s_t_b <= patterns(i).vi_b;
53
54         -- Aguarda os resultados.
55         wait for 1 ns;
56         -- Checa o resultado com a saída esperada no padrão.
57         assert s_t_y = patterns(i).vo_y report "Valor de s_t_y
58             não confere com o resultado esperado." severity error;
59
60     end loop;
61     assert false report "Fim do teste." severity note;
62     -- Wait forever; Isto finaliza a simulação.
63     wait;
64 end process;
65 end logica;

```

---

Executando o comando make apresentado no Código 1.29, se tudo estiver correto, a entidade or2 será analisada e compilada e o teste será executado e no final será apresentado a tela do gtkwave com o diagrama de tempo (forma de onda).

Código 1.29: Comando para executar o testbench da entidade or2.

```

1  make all TESTBENCH=or2_tb

```

---

O diagrama do resultado pode ser visualizado na Figura 1.13.




Figura 1.13: Diagrama de Tempo do teste da entidade or2.

O Código 1.30 mostra o código VHDL para a entidade nand2 que foi criado pelo comando make, da mesma forma sendo necessário somente colocarmos o tipo das variáveis e implementarmos a função lógica ( $y := a \text{ nand } b$ ) para que o resultado seja gerado corretamente.

Código 1.30: Código VHDL da entidade nand2

```

1 -- Projeto gerado via script.
2 -- Data: S b ,31/12/2011-01:19:07
3 -- Autor: rogerio
4 -- Comentario: Descr i o da Entidade: nand2.
5
6 library ieee;
7 use ieee.std_logic_1164.all;
8 use ieee.std_logic_unsigned.all;
9
10 entity nand2 is
11     port (a, b: in std_logic; y: out std_logic);
12 end nand2;
13
14 architecture logica of nand2 is
15
16
17 begin
18     -- Comandos.
19     y <= a nand b;
20 end logica;

```

No diretório testbench também foi criado o arquivo nand2\_tb.vhd que é o testbench para a entidade nand2, conforme podemos ver no Código 1.31, novamente alteramos `type` para `std_logic` e criamos os casos de

teste.

### Código 1.31: Código VHDL do testebench para entidade nand2

```
1 -- Testebench gerado via script.
2 -- Data: S b ,31/12/2011-01:19:07
3 -- Autor: rogerio
4 -- Comentario: Teste da entidade nand2.
5
6 library ieee;
7 use ieee.std_logic_1164.all;
8 use ieee.std_logic_unsigned.all;
9
10 entity nand2_tb is
11 end nand2_tb;
12
13 architecture logica of nand2_tb is
14     -- Declara o do componente.
15     component nand2
16         port (a, b: in std_logic; y: out std_logic);
17     end component;
18     -- Especifica qual a entidade est vinculada com o componente.
19     for nand2_0: nand2 use entity work.nand2;
20         signal s_t_a, s_t_b, s_t_y: std_logic;
21     begin
22         -- Instancia o do Componente.
23         -- port map (<<p_in_1>> => <<s_t_in_1>>)
24         nand2_0: nand2 port map ( a=>s_t_a, b=>s_t_b, y=>s_t_y);
25
26         -- Processo que faz o trabalho.
27         process
28             -- Um registro criado com as entradas e sa das da entidade
29             .
30             -- (<<entrada1>>, <<entradaN>>, <<saida1>>, <<saidaN>>)
31             type pattern_type is record
32                 -- entradas.
33                 vi_a, vi_b: std_logic;
34                 -- sa das.
35                 vo_y: std_logic;
36             end record;
37
38             -- Os padr es de entrada que s o aplicados (injetados) s
39             entradas.
40             type pattern_array is array (natural range <>) of pattern_type
41             ;
42             -- Casos de teste.
43             constant patterns : pattern_array :=
44             (
45                 ('0', '0', '1'),
46                 ('0', '1', '1'),
47                 ('1', '0', '1'),
48                 ('1', '1', '0')
49             );
50             begin
51                 -- Checagem de padr es.
```

```

49     for i in patterns'range loop
50         -- Injeta as entradas.
51         s_t_a <= patterns(i).vi_a;
52         s_t_b <= patterns(i).vi_b;
53
54         -- Aguarda os resultados.
55         wait for 1 ns;
56         -- Checa o resultado com a sa da esperada no padr o.
57         assert s_t_y = patterns(i).vo_y report "Valor de s_t_y
           n o confere com o resultado esperado." severity error;
58
59     end loop;
60     assert false report "Fim do teste." severity note;
61     -- Wait forever; Isto finaliza a simula o.
62     wait;
63 end process;
64 end logica;

```

Executando o comando make apresentado no Código 1.32, se tudo estiver correto, a entidade nand2 será analisada e compilada e o teste será executado e no final será apresentado a tela do gtkwave com o diagrama de tempo (forma de onda).

Código 1.32: Comando para executar o testbench da entidade nand2.

```

1  make all TESTBENCH=nand2_tb

```

O diagrama do resultado pode ser visualizado na Figura 1.14.




Figura 1.14: Diagrama de Tempo do teste da entidade nand2.

O Código 1.33 mostra o código VHDL para a entidade nor2 que foi criado pelo comando make, da mesma forma sendo necessário somente colocarmos o tipo das variáveis e implementarmos a função lógica (y := a nor b) para que o resultado seja gerado corretamente.

Código 1.33: Código VHDL da entidade nor2

---

```
1 -- Projeto gerado via script.
2 -- Data: S b ,31/12/2011-01:19:07
3 -- Autor: rogerio
4 -- Comentario: Descri o da Entidade: nor2.
5
6 library ieee;
7 use ieee.std_logic_1164.all;
8 use ieee.std_logic_unsigned.all;
9
10 entity nor2 is
11     port (a, b: in std_logic; y: out std_logic);
12 end nor2;
13
14 architecture logica of nor2 is
15
16
17 begin
18     -- Comandos.
19     y <= a nor b;
20 end logica;
```

---

No diretório testbench também foi criado o arquivo nor2\_tb.vhd que é o testbench para a entidade nor2, conforme podemos ver no Código 1.34, novamente alteramos o tipo para std\_logic e criamos os casos de teste.

Código 1.34: Código VHDL do testebench para entidade nor2

---

```
1 -- Testebench gerado via script.
2 -- Data: S b ,31/12/2011-01:19:07
3 -- Autor: rogerio
4 -- Comentario: Teste da entidade nor2.
5
6 library ieee;
7 use ieee.std_logic_1164.all;
8 use ieee.std_logic_unsigned.all;
9
10 entity nor2_tb is
11 end nor2_tb;
12
13 architecture logica of nor2_tb is
14     -- Declara o do componente.
15     component nor2
16         port (a, b: in std_logic; y: out std_logic);
17     end component;
18     -- Especifica qual a entidade est vinculada com o componente.
19     for nor2_0: nor2 use entity work.nor2;
20         signal s_t_a, s_t_b, s_t_y: std_logic;
21     begin
22         -- Instancia o do Componente.
23         -- port map (<<p_in_1>> => <<s_t_in_1>>)
```

---



```

24     nor2_0: nor2 port map ( a=>s_t_a, b=>s_t_b, y=>s_t_y);
25
26     -- Processo que faz o trabalho.
27     process
28     -- Um registro criado com as entradas e saídas da entidade
29     -- (<<entrada1>>, <<entradaN>>, <<saida1>>, <<saidaN>>)
30     type pattern_type is record
31     -- entradas.
32         vi_a, vi_b: std_logic;
33     -- saídas.
34         vo_y: std_logic;
35     end record;
36
37     -- Os padrões de entrada que são aplicados (injetados) às
38     -- entradas.
39     type pattern_array is array (natural range <>) of pattern_type
40     ;
41     -- Casos de teste.
42     constant patterns : pattern_array :=
43     (
44         ('0', '0', '1'),
45         ('0', '1', '0'),
46         ('1', '0', '0'),
47         ('1', '1', '0')
48     );
49     begin
50     -- Checagem de padrões.
51     for i in patterns'range loop
52     -- Injeta as entradas.
53         s_t_a <= patterns(i).vi_a;
54         s_t_b <= patterns(i).vi_b;
55
56     -- Aguarda os resultados.
57         wait for 1 ns;
58     -- Checa o resultado com a saída esperada no padrão.
59         assert s_t_y = patterns(i).vo_y report "Valor de s_t_y
60             não confere com o resultado esperado." severity error;
61
62     end loop;
63     assert false report "Fim do teste." severity note;
64     -- Wait forever; Isto finaliza a simulação.
65     wait;
66 end process;
67 end logica;

```

Executando o comando make apresentado no Código 1.35, se tudo estiver correto, a entidade nor2 será analisada e compilada e o teste será executado e no final será apresentado a tela do gtkwave com o diagrama de tempo (forma de onda).

Código 1.35: Comando para executar o testbench da entidade nor2.

```

1 make all TESTBENCH=nor2_tb

```

O diagrama do resultado pode ser visualizado na Figura 1.15.




Figura 1.15: Diagrama de Tempo do teste da entidade nor2.

O Código 1.36 mostra o código VHDL para a entidade xnor2 que foi criado pelo comando make, da mesma forma sendo necessário somente colocarmos o tipo das variáveis e implementarmos a função lógica ( $y = a \text{ xor } b$ ) para que o resultado seja gerado corretamente.

Código 1.36: Código VHDL da entidade xnor2

```

1 -- Projeto gerado via script.
2 -- Data: S b ,31/12/2011-01:19:09
3 -- Autor: rogerio
4 -- Comentario: Descr i o da Entidade: xnor2.
5
6 library ieee;
7 use ieee.std_logic_1164.all;
8 use ieee.std_logic_unsigned.all;
9
10 entity xnor2 is
11     port (a, b: in std_logic; y: out std_logic);
12 end xnor2;
13
14 architecture logica of xnor2 is
15
16
17 begin
18     -- Comandos.
19     y <= a xnor b;
20 end logica;

```

No diretório testbench também foi criado o arquivo xnor2\_tb.vhd que é o testbench para a entidade xnor2, conforme podemos ver no Código 1.37, novamente alteramos `type` para `std_logic` e criamos os casos de

teste.

Código 1.37: Código VHDL do testebench para entidade xnor2

```
1 -- Testebench gerado via script.
2 -- Data: S b ,31/12/2011-01:19:09
3 -- Autor: rogerio
4 -- Comentario: Teste da entidade xnor2.
5
6 library ieee;
7 use ieee.std_logic_1164.all;
8 use ieee.std_logic_unsigned.all;
9
10 entity xnor2_tb is
11 end xnor2_tb;
12
13 architecture logica of xnor2_tb is
14 -- Declara o do componente.
15 component xnor2
16     port (a, b: in std_logic; y: out std_logic);
17 end component;
18 -- Especifica qual a entidade est vinculada com o componente.
19 for xnor2_0: xnor2 use entity work.xnor2;
20     signal s_t_a, s_t_b, s_t_y: std_logic;
21 begin
22     -- Instancia o do Componente.
23     -- port map (<<p_in_1>> => <<s_t_in_1>>)
24     xnor2_0: xnor2 port map ( a=>s_t_a, b=>s_t_b, y=>s_t_y);
25
26     -- Processo que faz o trabalho.
27     process
28         -- Um registro criado com as entradas e sa das da entidade
29         -- (<<entrada1>>, <<entradaN>>, <<saida1>>, <<saidaN>>)
30         type pattern_type is record
31             -- entradas.
32             vi_a, vi_b: std_logic;
33             -- sa das.
34             vo_y: std_logic;
35         end record;
36
37         -- Os padr es de entrada que s o aplicados (injetados) s
38         -- entradas.
39         type pattern_array is array (natural range <>) of pattern_type
40         ;
41         -- Casos de teste.
42         constant patterns : pattern_array :=
43         (
44             ('0', '0', '1'),
45             ('0', '1', '0'),
46             ('1', '0', '0'),
47             ('1', '1', '1')
48         );
49         begin
50             -- Checagem de padr es.
```

```

49     for i in patterns'range loop
50         -- Injeta as entradas.
51         s_t_a <= patterns(i).vi_a;
52         s_t_b <= patterns(i).vi_b;
53
54         -- Aguarda os resultados.
55         wait for 1 ns;
56         -- Checa o resultado com a sa da esperada no padr o.
57         assert s_t_y = patterns(i).vo_y report "Valor de s_t_y
           n o confere com o resultado esperado." severity error;
58
59     end loop;
60     assert false report "Fim do teste." severity note;
61     -- Wait forever; Isto finaliza a simula o.
62     wait;
63 end process;
64 end logica;

```

Executando o comando make apresentado no Código 1.38, se tudo estiver correto, a entidade xnor2 será analisada e compilada e o teste será executado e no final será apresentado a tela do gtkwave com o diagrama de tempo (forma de onda).

Código 1.38: Comando para executar o testbench da entidade xnor2.

```

1  make all TESTBENCH=xnor2_tb

```

O diagrama do resultado pode ser visualizado na Figura 1.16.




Figura 1.16: Diagrama de Tempo do teste da entidade xnor2.

Tendo todas as dependências satisfeitas, podemos então criar a entidade unidadeLogica, conforme o Código 1.39.

Código 1.39: Comando para a criar a entidade unidadeLogica.

---

```
1  make new PROJECT=unidadeLogica ARCH=estrutural IN=A,B,OpAND,OpOR,
    OpNAND,OpNOR,OpXOR,OpXNOR,OpNOT OUT=S
```

---

Implementa-se a entidade e o testbench da unidadeLogica, deixando-a funcionando.

Até aqui, implementamos todos os componentes principais necessários para a implementação da ULA. Então podemos criar a entidade ULA, com o comando apresentado no Código 1.40.

Código 1.40: Comando para a criar a entidade ULA.

---

```
1  make new PROJECT=ula ARCH=estrutural IN=A,B,Cin,F2,F1,F0 OUT=S,Cout
```

---

Verifica-se a implementação da entidade ULA e em seu testbench é necessário apenas a criação dos casos de teste.

Testamos e a deixamos funcionando. A técnica do menor para o maior, por composição permite ir testando e vendo os resultados dos componentes até atingir o resultado maior que é o projeto como um todo.

Se iniciássemos pela entidade ULA (do maior para o menor) iríamos poder testá-la somente no final, quando todos os componentes estivessem terminados, até lá, muitos erros iriam acontecer.