# A Flexible Instruction Set Architecture Filter for Custom Soft-core Processors

#### Erinaldo da Silva Pereira







- Roteiro
  - Introdução
  - ISA BSP
  - Resultados
  - Conclusão

• O FPGA (Field-Programmable Gate Array);

- O FPGA (Field-Programmable Gate Array);
  - Cada vez mais adotado para o desenvolvimento de aceleradores de hardware para computação de alto desempenho;

- O FPGA (Field-Programmable Gate Array);
  - Cada vez mais adotado para o desenvolvimento de aceleradores de hardware para computação de alto desempenho;
  - Dada sua flexibilidade, é possível desenvolver um hardware acelerador customizado para cada tipo de aplicação;

- O FPGA (Field-Programmable Gate Array);
  - Cada vez mais adotado para o desenvolvimento de aceleradores de hardware para computação de alto desempenho;
  - Dada sua flexibilidade, é possível desenvolver um hardware acelerador customizado para cada tipo de aplicação;
  - Nas tecnologias GPU e PPG as otimizações são feitas a nível de software por meio de compiladores.

- O FPGA (Field-Programmable Gate Array);
  - Cada vez mais adotado para o desenvolvimento de aceleradores de hardware para computação de alto desempenho;
  - Dada sua flexibilidade, é possível desenvolver um hardware acelerador customizado para cada tipo de aplicação;
  - Nas tecnologias GPU e PPG as otimizações são feitas a nível de software por meio de compiladores.
- A flexibilidade dos processadores customizados soft-core permite otimizar sistemas tanto em software como em hardware.

### Coprojeto de Hardware/Software

 A atividade de coprojeto consiste no particionamento de uma aplicação em uma parte flexível (software) e uma parte fixa (hardware).




Figura: Espaço de coprojeto hardware/software (Schaumont, 2010).

# BSP - Bluspec Soft-core Processor




Figura: BSP pipeline

#### ISA BSP e Nios II

Instruction	Nios II	BSP	
Type			%
R-Type	43	34	79
I-Type	42	41	97
J-Type	2	2	100
Pseudo	19	19	100
Total(without pseudo)	87	77	88
Total(with pseudo)	106	96	90

Figura: Instruções do BSP e Nios II

#### Fluxo de Trabalho do Filtro de Instruções




Figura: Fluxo do Filtro para seleção das instruções

#### Finalizando




Figura: Filtro para o BRAMS usando OpenCL

#### Resultados




Figura: Número de ALMs para cada benchmark

#### Resultados




Figura: Número de registradores usando o BSP reduzido

#### Resultados




Figura: FMax usando o BSP com ISA reduzido

#### Conclusão

 Nós mostramos que é possível reduzir a área e aumentar o desempenho;

#### Conclusão

- Nós mostramos que é possível reduzir a área e aumentar o desempenho;
- O processador desenvolvido é compatível com o ISA do Nios II e com as ferramentas de desenvolvimento fornecidas pela Intel/Altera;

#### Conclusão

- Nós mostramos que é possível reduzir a área e aumentar o desempenho;
- O processador desenvolvido é compatível com o ISA do Nios II e com as ferramentas de desenvolvimento fornecidas pela Intel/Altera;
- Desenvolver instruções personalizadas usando o OpenCL e integrar o ambiente proposto no HARP (Finalizando).

### Perguntas?

Muito Obrigado pela sua Atenção!





