

# IE0323 Sistemas Digitales I

Laboratorio #8 Máquinas de Estado





### Objetivos

- Diseñar y modelar una máquina de estado finito en Verilog para resolver un problema específico.
- Comprender la estructura básica de una FSM y cómo utilizar estados y transiciones para controlar el flujo de un sistema digital.
- Implementar el comportamiento de una FSM en una FPGA utilizando Intel Quartus Prime.
- Desarrollar habilidades en la depuración de FSM, identificando posibles errores en la transición de estados o en la lógica de control.



#### Máquinas de Estado Finito


Modelo matemático de computación que puede estar en uno (de un conjunto finito) de estados en cualquier tiempo dado.

Tiene transiciones entre estados, dependiendo de su estado actual y las entradas

Es un sistema con un conjunto definido de condiciones (estados) que cambian en respuesta a eventos específico (entradas)




# Ejemplo: Detector de Secuencia 1 0 0 1 1





S5: "10011" recibido





Valor Ingresado

# Código en Verilog

#### Lógica de Próximo Estado

```
module lab8_ejemplo ( clk , rst , enter , in , out );
  // Las entradas son :
  // Reloj , reset , boton de enter y dato del switch
  input clk , rst , enter , in ;
  // La salida es el LED
  output reg out ;
                                     Codificación de 29
  // Codificacion estados
                                         Estados
  localparam SO = 3'b000;
  localparam S1 = 3'b001;
  localparam S2 = 3'b010;
  localparam S3 = 3'b011;
  localparam S4 = 3'b100;
  localparam S5 = 3'b101;
  reg [ 2 : 0 ] state , next_state ;
                    S2
     S0
            S1
                             S3
                                     S4
                                              S5
   reset
```

```
//Se calcula la l gica de pr ximo estado
always @ ( negedge enter , negedge rst ) begin
 // Si hay reset , vuelva a SO
  if ( rst == 0) next_state = S0 ;
  // Sino , siga el diagrama de estados
  else begin
    case ( state )
      SO: begin
       if ( in == 1) next_state = S1;
        else next_state = SO ;
      end
      S1 : begin
       if ( in == 1) next_state = S1;
        else next_state = S2;
      end
      S2: begin
       if ( in == 1) next_state = S1;
        else next_state = S3 ;
      end
      S3 : begin
       if ( in == 0) next_state = S0 ;
        else next_state = S4;
      end
      S4: begin
       if ( in == 0) next_state = S0 :
        else next_state = S5 ;
      end
      S5 : next_state = state ;
      default: next_state = state ;
    endcase
  end
end
```

// Cuando llega un reset , o se presiona el boton

11

12

13

14

```
// Si hay reset , vuelva a SO
     if ( rst == 0) next_state = S0 ;
     // Sino , siga el diagrama de estados
      else begin
       case ( state )
         SO: begin
           if ( in == 1) next_state = S1;
                                                                  // Cada flanco positivo del reloj
           else next_state = SO ;
                                                                  always @ ( posedge clk ) begin
         end
         S1: begin
                                                                    // Actualice el estado
           if ( in == 1) next_state = S1;
                                                                    state <= next_state ;
           else next_state = S2 ;
                                                                    // Si esta en S5 , encienda el LED
         end
         S2: begin
                                                                    if ( state == S5 ) out <= 1:
           if ( in == 1) next_state = S1;
                                                                    // Sino apaguelo
           else next_state = S3 ;
                                                                    else out <= 0;
         end
         S3: begin
                                                                  end
           if ( in == 0) next_state = S0 ;
                                                                                                   5
                                                           60
           else next_state = S4;
                                                               endmodule
         end
         S4: begin
           if ( in == 0) next_state = S0 ;
           else next_state = S5;
         end
                                                                Lógica de Salida
         S5 : next_state = state ;
         default: next_state = state ;
        endcase
      end
    end
UNIVERSIDAD DE COSTA RICA
                                                                                                     Ingeniería Eléctrica
```

// Cuando llega un reset , o se presiona el boton

always @ ( negedge enter , negedge rst ) begin

//Se calcula la l gica de pr ximo estado

17

18

19

20

21

22

23

24

25

27

29

30

31

32

33

34

35

36

37

38

39

40

41


42

43

46

47


48





- El circuito recibirá 6 letras codificadas en ASCII por medio de los interruptores SW7-SW0
- El circuito capturará cada letra cuando se presione el botón Key1
- El circuito capturará 6 letras y mantendrá el orden en que fueron ingresadas (la primera letra ingresada deberá desplegarse en el display más a la izquierda). Estas 6 letras serán interpretadas como una palabra
- Cuando se capturen las 6 letras, el circuito mostrará la palabra capturada en los displays de siete segmentos usando la codificación indicada en la Tabla
- Si la entrada seleccionada no corresponde a una letra válida, se deberá desplegar la palabra "ERROR" utilizando los displays

Señal	Componente		
Caracter a desplegar	SW7-SW0		
Reset	Key0 Key1		
Capturar caracter			
Despliegue texto	HEX5-HEX0		
presentación en 7seg	Letra	ASCII	






EIE Escuela de Ingeniería Eléctrica





- 1. Diagrama de Estados
- 2. FSM funcionando





Palabra letra5 ... letra0

Letra Ingresada