

École nationale supérieure de physique, électronique, matériaux

28 avril 2023





Gaël OUSSET Antoine CHASTAND Romain DUCHADEAU



INP Phelma Introduction

Présentation

• Un processeur RISC, qu'est-ce que c'est? RISC —



- Jeu d'instruction RISC-V
- Objectif: Conception d'un Processeur RISC-V à 5 étages





Introduction

Sommaire

- I. Le jeu d'instruction
- II. Le Pipeline
- III. Les tests
- IV. Portage sur cible ASIC
- Conclusion







INP Phelma Jeu d'instruction

Présentation

- RV32I: Jeu d'instruction de base du RISC-V
 - 32-bits
 - Manipulation d'entier
 - 47 instructions
 - Registres / registres
 - Registres / immédiat
 - Branchement conditionnel
 - Transfert de contrôle
 - Load / Store
 - 37 implémentés



INP Phelma Jeu d'instruction

Principales limitations


- Ne supporte pas les multiplication et divisions
 - Jeu d'instruction RV32M
- Ne supporte pas les flottants
 - Jeu d'instruction RV32F
- Faible support d'instruction système



Jeu d'instruction


Modifications apportées

- Instructions CSR (Control Status Register) non supportées
- Instructions ECALL et EBREAK non supportés
- Instructions FENCE et E.FENCE non supportés
- Implémentation de l'instruction NOP






Les blocs









	Instruction	Nom	Format	Description	Implementation				Codage			Code op		
						31-27	26-25	24-20	19-15	14-12	11-7	6-2	1-0	
	ADDI	add immediate	addi rd,rs1,imm	ADD entre rs1 et imm → rd	x[rd] = x[rs1] + sext(immediate)		imm[11:0]		rs1	000	rd	00100	11	





	Instruction	Nom	Format	Description	Implementation	Codage						go s
						31-27	26-25	24-20	19-15	14-12	11-7	6-2
	ADDI	add immediate	addi rd,rs1,imm	ADD entre rs1 et imm → rd	x[rd] = x[rs1] + sext(immediate)	imm[11:0]		rs1	000	rd	00100	11




	Instruction	Nom	Format	Description	Implementation	Codage						Code	Code op	
						31-27	26-25	24-20	19-15	14-12	11-7	6-2	1-0	
	ADDI	add immediate	addi rd,rs1,imm	ADD entre rs1 et imm \rightarrow rd	x[rd] = x[rs1] + sext(immediate)		imm[11:0]		rs1	000	rd	00100	11	



Tests « à la main »

Test de la mémoire des instructions

```
initial forever begin
    imem1.tab_inst[0] = 32'haaaaaaaa;
    imem1.tab_inst[1] = 32'hbbbbbbbb;
    imem1.tab_inst[2] = 32'hccccccc;
    imem1.tab_inst[3] = 32'hdddddddd;
    addr = 32'h000000000;
    #100
    addr = 32'h00000004;
    #100
    addr = 32'h00000008;
    #100
    addr = 32'h00000000c;
    #100;
end
```





Compilateur RV32I

```
main:
        addi
                sp, sp, -32
                r6,28(sp)
        SW
                r6, sp, 32
                 r3,2
                r3,-28(r6)
                 r3,1
                r3,-20(r6)
                r2,-28(r6)
                r3,-20(r6)
                r2,r3,.L2
        SW
                zero,-24(r6)
        jal
                r1,.L3
.L4:
        lw
                r3,-20(r6)
                r3,r3,1
        addi
                r3,-20(r6)
        lw
                r3,-24(r6)
                r3,r3,1
                r3,-24(r6)
.L3:
                r2,-24(r6)
        lw
        lui
                 r3,4
        blt
                r2,r3,.L4
.L2:
                r3,-20(r6)
        lw
        lw
                r6,28(sp)
                sp, sp, 32
        ialr
                ra,r2,main
;https://godbolt.org/
;int main(void) {
     int a = 2;
     int b= 1;
     if (a != b) {
         for (int i = 0; i < 5; i=i+1) {
             b = b + 1;
     return b;
```


```
ucune erreur dans l'expression !
Mise à jours des adresses des jumps et des branchement :
Type : LABEL_LINE
Label : PROG_START
Address : 0
Type : INSN_LINE
Instruction : 11 (2)
Rs1 : 2
Imm : -32
Label:
Address : 0
Type : INSN_LINE
Instruction : 20 (5)
Rs1 : 2
Rs2 : 3
Imm : 12
Label : .L4
Type : INSN_LINE
Instruction: 0 (0)
Rd : 0
Rs1 : 0
Rs2 : 0
Imm : 0
Label :
Address : 8
Type : INSN_LINE
Instruction : 0 (0)
Rs1 : 0
Rs2 : 0
Imm : 0
Label:
Address : 12
Type : LABEL_LINE
Label: .L4
Address : 16
Type : INSN_LINE
Instruction : 36 (6)
Rd : 6
Rs1 : 0
Rs2 : 0
Imm : -16
Label : PROG_START
Address : 16
Ecriture du code assembleur
Valeur de retour 0
Appuyez sur une touche pour continuer...
```



Banc de test principale

- Code machine généré par le compilateur à partir de code C et assembleur
- Test toutes les instructions
 - Avec cas particulier
 - Dépendance
 - Jusqu'à 6 tests par instruction
- Vérification automatique des résultats

```
====== Test des valeurs initial (CLK =
 Valeur de s0 OK
Valeur de a OK
# Valeur de q OK
 Valeur de h OK
 Valeur de i OK
 ====== Test XOR
                                       (CLK =
                                                     139)
# Expected value : 0xf0f0f8f1 @ 0x000000004
                : 0x00 00 00 00 @ 0x00000004
 ERROR: Expected value is not the same as the read value
                                                     161)
 Expected value : 0x00000001 @ 0x000000016
                : 0x01 @ 0x00000016
 Read value
# TEST PASSED
 ====== Test SLTU false
                                       (CLK =
                                                     166)
# Expected value : 0x00000000 @ 0x000000010
 Read value
                : 0x00 00 @ 0x00000010
TEST PASSED
 ====== Test SLT true
                                       (CLK =
                                                     188)
# Expected value : 0x00000001 @ 0x000000016
                : 0x01 @ 0x00000016
# Read value
# TEST PASSED
```





Portage sur cible ASIC

Synthèse



- Qu'est-ce qu'une synthèse ?
- Logiciel de Synthèse: Synopsys Design Vision
- Performances du processeur à la fréquence maximale :

Critères	Chemin	Fréquence	Surface			
	Critique	Maximale	occupée			
Performances	7 ns	143 MHz	120 mW	1.9 mm²		




Portage sur cible ASIC


Implémentation sur ASIC

• Une Implémentation? cādence

· Une Implémentation en plusieurs étapes :




Placement des cellules







Portage sur cible ASIC

Implémentation sur ASIC







Exports des données du circuits (Schéma électrique, temps de propagation ...)



Questions?



Bibliographie

- https://www.netcost-security.fr/actualites/153835/star64-est-un-nouvel-ordinateur-monocarte-risc-v-pour-les-developpeurs-et-les-amateurs/
- https://www.google.com/url?sa=i&url=https%3A%2F%2Fmaker-hub.georgefox.edu%2Fwiki%2FModelsim&psig=AOvVaw14QY0_den551UmEoy4PRTi&ust=1682702539515000&source=images&cd=vfe&ved=OCBEQjRxqFwoTCLiyr8rJyv4CFQAAAAAAAAAAAAAAAA
- https://www.google.com/url?sa=i&url=https%3A%2F%2Fwww.fac ebook.com%2FCadenceDesign%2F&psig=AOvVaw3MaJ1fL5qmvo 6x66rUgD_4&ust=1682704305083000&source=images&cd=vfe&v ed=0CBEQjRxqFwoTCNChmJTQyv4CFQAAAAAAAAAAAAAA