
Тема временного анализа и временных ограничений является сложной для разработчиков ПЛИС не только потому, что она не проста для понимания, но и потому, что многие разработчики стараются избегать ее в принципе до тех пор, пока их утсройство работает, на первый взгляд, без ошибок

Игнорируя эту тему, можно легко получить в проекте ошибку, которую сложно как обнаружить, так и воспроизвести


#### Временные характеристи комбинационных схем

- Задержка распространения (propagation delay-PD) КС — это максимальное время от момента изменения входных сигналов до момента установки всех выходных сигналов
- Задержка распространения цепи последовательно соединенных элементов определяется как сумма задержек распространения отдельных элементов
- Чем больше элементов содержит цепь, тем больше задержка распространения
- Цепь с наибольшей задержкой называется критическим путем
- Именно такой путь ограничивает скорость работы схемы




#### Временные характеристи синхронных схем

- Время до фронта тактового импульса когда данные на входе должны оставаться стабильными время предустановки ( $t_{\text{setup}}$ )
- Время после фронта тактового импульса когда данные на входе должны оставаться стабильными время удержания ( $t_{hold}$ )
- $t_{ccq}$  (clock-to-Q contamination delay) наименьшая задержка схемы
- $t_{
  ho cq}$  (clock-to-Q propagation delay) наибольшая задержка схемы




- В общем случае, синхронная схема состоит из набора триггеров, изменяющих свое состояние по фронту тактового сигнала, которые отделены друг от друга комбинационной логикой (КЛ)
- Задержка распространения (PD) в такой схеме складывается из времени распространения сигнала от первого триггера к КЛ, по КЛ и от КЛ ко второму триггеру
- Цель временного анализа заключается в том, что бы для каждого пути между двумя триггерами расчитать задержку распространения сигналов и установить, что отсутствует нарушение времен предустановки и удержания триггеров



- Обычно период тактового сигнала известен на этапе разработки проекта
- Большое значение PD может привести к неработоспособности проекта
- Разрабочки прописывает желаемую частоту в файле констрейнов, на основе которой САПР производит временной анализ проекта
- При обнаружении ошибок, САПР выдает сообщение о нарушении  $t_{\text{setup}}$  или  $t_{\text{hold}}$  соответствующего триггера
- Решение проблем, связанных с временным анализом одна из основных задач разработчика

- При временном анализе учитывается, что сигнал тактирования приходит на входы триггеров в разные моменты времени
- Неодновременность прихода тактового сигнала на триггеры называется расфазировкой тактового сигнала ( $t_{\text{skew}}$ )
- Для проверки нарушения времени установки рассматривается цепь с наибольшей задержкой
- Для проверки нарушения времени удержания рассматривается цепь с наименьшей задержкой



### Нарушение времени установки

- Данные от первого триггера должны распространяться достаточно быстро, чтобы успеть дойти до второго триггера раньше его времени предустановки относительно следующего тактового импульса
- Для цепи с наибольшей задержкой должно выполняться условие:


$$t_{pcq} + t_{pd\_max} + t_{skew} \le T_c - t_{setup}$$

• При анализе рассматривается худший случай: тактовый сигнал на первый триггер приходит с наибольшей задержкой, а на второй триггер - с наименьшей задержкой

CLK1//

CLK2//

D2




#### Нарушение времени установки

• Минимально возможный период такой схемы будет определяться как:

$$T_c \ge t_{pcq} + t_{pd} + t_{setup} + t_{skew}$$

- $T_{c, t_{pcq, t_{setup, t_{skew-}}}}$  определены
- Ошибки, связанные с нарушением времени предустановки решаются уменьшением PD





#### Нарушение времени удержания

- Данные от первого триггера должны распростроняться достаточно медленно, чтобы поступить на второй триггер после окончания его времени удержания относительно текущего тактового импульса
- Для цепи с наименьшей задержкой должно выполняться условие:

$$t_{ccq} + t_{pd\_min} \ge t_{hold} + t_{skew}$$

• При анализе рассматривается худший случай: тактовый сигнал на первый триггер приходит с наименьшей задержкой, а на второй триггер - с наибольшей задержкой





#### Нарушение времени удержания

- У триггеров  $t_{hold}$  обычно равен 0
  - С учетом этого и при отсутствии КЛ между триггерами (t<sub>pd\_min</sub> = 0) для пары последовательно соединенных триггеров минимальное время распространения сигнала дожно быть больше расфазировки тактового сигнала:


$$t_{ccq} \geq t_{skew}$$

- Минимизация  $t_{\text{skew}}$  за счет оптимального соединения ЛЭ берет на себя САПР
- $t_{ccq}$ ,  $t_{hold}$ ,  $t_{skew-}$  определены
- Ошибки, связанные с нарушением времени удержания решаются увеличением PD

# Конвейер

- Решением проблемы, связанной с нарушением времени установки, является уменьшение времени распространения сигнала
- Для этого комбинационную схему разделяют на последовательные стадии (ступени конвейера) триггерами
- В таком случае, отдельно взятая ступень конвейера имеет меньшее время распространения
- При этом с каждой ступенью конвейера увеличивается количество тактовых циклов, через которые формируется результат в схеме

# Конвейер




# Конвейер

- Пропускная способность (или производительность) конвейера

   это количесвто данных, обработанных конвейером в единицу времени
- Латентность (latency) задержка между поступлением входных данных и появлением соответствующих им выходных
- Первые данные, поданные на конвейер с N последоваетльными триггерами, пройдут весь конвейер через N тактов
- При подаче последовательности данных, начиная с N-го такта данные будут обрабатываться на всех ступенях конвейера (конвейер заполнится)

## Пример

# Построить конвейер на основе полного сумматора



Cn	an	b <sub>n</sub>	sum <sub>n</sub>	C <sub>n+1</sub>
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1


В схеме ниже старший разряд результата СЗ появляется на выходе схемы с задержкой 2 такта

Но выходной сигнал зависит не только от переноса, но и от входов A и B, поэтому в такой схеме входные сигналы не должны меняться, пока на выходе не появится старший разряд результата

Такая схема выдает правильный результат один раз в 3 такта, что является некорректной работой конвейера  $sum_0$   $sum_1$   $sum_2$   $c_3$  $\mathbf{C}_0$ C<sub>1</sub>  $C_2$  $b_1$  $b_2$ a₀ b₀ a₁ clk 3 Α В с3

sum

Для решения вышеописанной проблемы необходимо синхронизировать разряды входных операндов с соответствующими сигналами переноса и выходные разряды между собой введением задержек разрядов входных и выходных операндов



# Литература

- Дэвид М. Хэррис, Сара Л. Хэррис: "Цифровая схемотехника и архитектура компьютера"
- 01signal.com/constraints/timing

