
## Введение в ПЛИС

ПЛИС (программируемая логическая интегральная схема) – интегральная схема, у которой выполняемая логическая функция программируется уже после изготовления за счет задания соединений между ее структурными элементами

## Область применения ПЛИС

- Прототипирование ИС
- Цифровая обработка сигналов
- Реализация встраиваемых микроконтроллеров
- Системы с перестраиваемой архитектурой

# Этапы проектирования устройства на базе ПЛИС



## САПР для ПЛИС-разработки

#### САПР от вендора ПЛИС:

- Vivado (Xilinx, AMD)
- Quartus Prime (Altera, Intel)
- Lattice Diamond (Lattice Semiconductor)

#### Сторонние симуляторы:

- ModelSim
- QuestaSim
- IcarusVerilog + GTKWave



## Способы описания логики работы схемы

- Схемное описание
- Hardware description language (HDL):
  - SystemVerilog / Verilog
  - VHDL
- Смешанное описание

## SystemVerilog

- Семантика языка описывает изменение <u>сигналов</u> цифровой схемы с течением времени
- Содержит <u>синтезируемое подмножество</u>, т.е. некоторые (не все) конструкции языка могут быть преобразованы синтезаторами "реальную" схему

## Модуль

- Основный строительный блок SystemVerilog
- Описание содержится между ключевыми словами module и endmodule

```
module basic_and(
    input in1,
    input in2,
    output out
);

assign out = in1 & in2; // непрерывное присваивание
endmodule
```

## Непрерывное присваивание

- Ключевое слово "assign"
- При непрерывном присваивании любое изменение в правой части выражения вызывает изменение в левой части
- Непрерывное присваивание является параллельным оператором

## • Внутри описания модуля можно инициализировать и назначать промежуточные сигналы

```
module basic xor(
    input
            in1,
    input in2,
                               in1
    output out
                                                 11
);
                                                     RTL AND
                                                                      RTL_OR
    logic a;
    logic b;
                                                            0
    assign a = ~in1 & in2;
                                                     RTL AND
    assign b = in1 & ~in2;
    assign out = a | b;
```

endmodule

## Тип данных logic

- Основной тип данных SystemVerilog logic. Является типом данных по умолчанию для всех сигналов
- Тип logic это одноразрядный тип; может иметь 4 значения: 0, 1, х (значение неизвестно), z (высокий импеданс)
- Значения х и z важны только при симуляции и помогают в выявлении ошибок схемы
- Чаще всего, если сигнал принимает значение х, значит он неинициализирован
- Значение z означает, что сигнал не подключен

## Иерархия модулей

- Внутри описания модуля можно определять другие модули, т.е. определять экземпляр (instance) модуля
- Когда модуль содержит экземпляр другого модуля, создается новый уровень иерархии проекта Vivado

```
module basic xor(
     input
              in1,
     input
            in2,
     output out
                                                                           and1
);
                                              in10_i
     logic a;
                                                                         out_i
                                                              in1
                                                                      10
                                 in1
     logic b;
                                                                                     out
                                                                                                              out
                                                                                           11
                                              RTL_INV
                                                              in2
                                                                     11
                                                                                              RTL_OR
                                                                         RTL_AND
    basic and and1(
          .in1(~in1),
                                 in2
                                                                          basic and
          .in2(in2),
          .out(a)
                                                                           and2
     );
                                              in20_i
    basic and and2(
                                                                         out_i
                                                              in1
          .in1(in1),
                                                                                     out
                                                                                0
                                              RTL_INV
                                                              in2
                                                                     11
          .in2(~in2),
                                                                         RTL_AND
          .out(b)
     );
                                                                          basic_and
     assign out = a | b;
```

#### • Сигналы можно объединять в шину

```
module bitwise operations (
    input
                    in1,
    input in2,
                                                         in1
                                                                                         out[3:0]
    output [3:0] out
                                                                        RTL AND
);
                                                                        out0 i 1
    assign out [0] = \sim in1; // Побитовая инверсия
                                                                              0
    assign out[1] = in1 & in2; // Побитовое И
    assign out[2] = in1 | in2; // Побитовое ИЛИ
                                                                        RTL OR
                                                                        out0 i 2
                                                                              0
    Побитовое
    исключающее
                                                                         RTL XOR
    илти
                                                                        out0 i
    assign out [3] = in1 ^ in2;
                                                                        RTL INV
```

endmodule

### Литералы

- SystemVerilog поддерживает целочисленные литералы. Они могут быть выражены разными способами. Для моделирования или синтеза компилятор SystemVerilog должен знать ряд характеристик каждого целочисленного литерала, включая его размер, знак или базу.
- База числа указывается с помощью апострофа, за которым следует символ, определяющий основание: d для десятичного числа, h для шестнадцатеричного, b для двоичного и о для восьмеричного ('b100 -32 битное значение без знака)
- Литералы с основанием могут иметь значения х или z ('hx)

- По умолчанию целочисленный литерал с основанием является беззнаковым. После апострофа можно добавить букву s, чтобы сделать значение знаковым
- Подпись значения изменит его поведение для определенных операций
- Разрядность целочисленного литерала также можно указать, добавив число перед апострофом

Литерал	Основание	Знак	Размер
16'd5	Десятичное	Беззнаковое	16 бит
4'sb0101	Двоичное	Знаковое	4 бит
12'h2ff	Шестнадцатиричное	Беззнаковое	12 бит

• При назначении сигналу литерала можно указать большую или меньшую разрядность, чем количество бит, необходимое для представления значения. В таком случае старшие биты будут либо расширены нулями, либо усечены

```
logic [2:0] a, b, c;
logic [3:0] d;
logic [1:0] e;
assign a = 3'b111;
assign b = 'd7;
assign c = '1; // все 3 бита установятся в 1
assign d = 3'h7; // d = 4'b0111
assign e = 7; // e = 2'b11
```

## Параметры

- Параметры позволяют определить константы для модулей, вычисляемые на этапе компиляции
- Существует два типа параметров: те, значение которых можно задавать при создании экземпляра модуля (ключевое слово "parameter") и параметры для внутреннего использования (ключевое слово "localparam")
- Область видимости параметров ограничена экземпляром модуля, в котором он был объявлен
- При помощи parameter можно конфигурировать модуль, инстанцируя его несколько раз с разными значениями параметров
- localparam обычно используется внутри модуля для создания именованных констант
- parameter можно объявлять как внутри модуля наравне с localparam, так и в списке параметров модуля (ANSI-style)

```
localparam N0 = 4;
localparam N1 = 8;
                                     module not gate #(
                                        parameter N = 4
logic [N0-1:0] in0;
                                     ) (
logic [N0-1:0] out0;
                                        input [N-1:0]
                                                           in,
logic [N1-1:0] in1;
                                        output [N-1:0]
                                                           out
logic [N1-1:0] out1;
                                     );
                                        localparam logic [N-1:0] a = '1;
not gate #(N0) not gate 4(
                                        assign out = in ^ a;
    .in(in0),
    .out (out0)
                                     endmodule
);
not gate #(N1) not gate 8(
    .in(in1),
    .out (out1)
);
```

## Основные операторы SystemVerilog

#### • Побитовые операторы

Оператор	Функция	
a & b	Побитовое И	
a   b	Побитовое ИЛИ	
a ^ b	Побитовое исключающее ИЛИ	
~a	Побитовое отрицание (инверсия)	

```
logic [1:0] a;
logic [1:0] b;
logic [1:0] c;

assign c[0] = a[0] & b[0];
assign c[1] = a[1] & b[1];
logic [1:0] a;
logic [1:0] b;
logic [1:0] c;

assign c = a & b;
```

#### • Логические операторы

Оператор	Функция	
a && b	Логическое И	
a    b	Логическое ИЛИ	
!a	Логическое отрицание	

• Операторы редукции (&a, |a, ^a)

```
logic [2:0] a;
logic b;
assign b = a[0] & a[1] & a[2];
logic [2:0] a;
logic b;
```

• Арифметические операторы

Оператор	Функция	
a+b	Суммирование	
a-b	Вычитание	
-a	Унарный минус	
a*b	Умножение	
a/b	Деление	
a%b	Модуль	
a**b	Степень	

• Операторы сдвига

Оператор	Функция
a< <b< td=""><td>Логический сдвиг влево</td></b<>	Логический сдвиг влево
a>>b	Логический сдвиг вправо
a<< <b< td=""><td>Арифметический сдвиг влево</td></b<>	Арифметический сдвиг влево
a>>>b	Арифметический сдвиг вправо

#### • Операторы сравнения

Оператор	Функция	
a==b	Равно	
a!=b	Не равно	
a <b< td=""><td colspan="2">Меньше</td></b<>	Меньше	
a<=b	Меньше или равно	
a>b	Больше	
a>=b Больше или равно		

#### • Конкатенация

Оператор	Функция
{a,b}	Объединение а и b
{n{a,b}}	Объединение а и b n раз

```
logic [7 : 0] s;
// s == 8'b10101011
assign s = {{3{1'b1, 1'b0}}, 2'b11};
```

## Условный оператор

• В комбинации с непрерывным присваиванием описывает операцию мультиплексирования

• Имеет синтаксис и поведение аналогичное тернарному

оператору языка С

```
module mux (
    input in1,
    input in2,
    input s,
    output out
);


assign out = s ? in2 : in1;
endmodule
```

S	in2	in1	out
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

## Процедурный блок always\_comb

- Используется для описания комбинационной логики
- Позволяет описывать комбинационные схемы
- Допускает использование в своем теле условных операций if-else, case, циклов for, while и do-while
- Команды внутри блока выполняются последовательно
- Ключевые слова begin и end являются необязательными, если блок содержит одну инструкцию

```
module mux (
module mux (
                                     input logic in1,
   input logic in1,
                                     input logic in2,
   input logic in2,
                                     input logic s,
   input logic s,
                                     output logic out
   output logic out
                                  );
);
                                     always comb begin
   always comb begin
                                          case(s)
       if(s)
                                              1'b0: out = in1;
           out = in2;
                                              1'b1: out = in2;
       else
                                          endcase
           out = in1;
                                     end
   end
endmodule
```



#### Тестбенч

- Тестбенч модуль, задающий тестовое окружение для тестируемого модуля
- Обычно не имеет портов, содержит внутри себя инстанцированные тестируемые модули и их тестовое окружение
- В качестве тестового окружения могут выступать средства (модули, классы, процессы и т.п.), формирующие входные воздействия для тестируемых модулей, а так же средства проверки результатов тестируемых модулей

### Литература

- Дэвид М. Хэррис, Сара Л. Хэррис: "Цифровая схемотехника и архитектура компьютера"
- IEEE Std 1800-2017 Standard for SystemVerilog - Unified Hardware Design, Specification, and Verification Language