


Перв.примен.
Справ.№
Подп. и дата
Инв.№ дубл.
Взам.инв.№
Подп.и дата
Инв.№ подл.
REP1
REP2
REP3
REP4
REP5
REP6
U_CONN_OUTPUT
CONN_OUTPUT.SchDoc
GL_CLK_RST
BUS11
EXT_LO
U_HSEC8_130_01_L_PV_4
HSEC8_130_01_L_PV_4.SchDoc
U_ADC_analog
ADC_analog.SchDoc
U_FPGA_GXB_main
FPGA_GXB_main.SchDoc
U_Clock_OSC
Clock_OSC.SchDoc
U_LMK04828
LMK04828.SchDoc
U_DAC_analog
DAC_analog.SchDoc
U_FPGA4
FPGA4.SchDoc
U_FPGA3
FPGA3.SchDoc
U_FPGA_CONF
FPGA_CONF.SchDoc
U_FPGA9
FPGA9.SchDoc
U_DDR3_FPGA
DDR3_FPGA.SchDoc
U_PowerMap
PowerMap.SchDoc
UP_LINK_RX_TX
Ext_SYNC_p
Ext_SYNC_n
Ext_INput_CLK_REF
SLII_CLK_p
SLII_CLK_n
LKM04828_CLK_JESD_OUT_0
LKM04828_CLK_JESD_OUT_1
Ext_CLK_REF
LMK04828_FPGA_SYSREF_OUT
LMK04828_FPGA_SYSREF_IN
AD9695_1234_CNFG
LKM04828_ADC1_CLKOUT
LKM04828_ADC2_CLKOUT
LKM04828_ADC3_CLKOUT
LKM04828_ADC4_CLKOUT
LKM04828_CLK_JESD_OUT
LKM04828_CLKIN1
LKM04828_DAC1_CLKOUT
LKM04828_DAC2_CLKOUT
LKM04828_CONF
FPGA_B8A_DDR3_CLK_n
FPGA_B8A_DDR3_CLK_p
AD9148_12_CONF
FPGA_CONF
Изм. Лист № докум. Подп. Дата
Разраб.
Пров.
Т.контр.
Нач.сект.
Н.контр.
Утв.
Плата цифрового формирования и обработки
Схеме электрическая принципиальная
Лит.
Масса
Масштаб
1:1
Лист 1
Листов 62
Копировал
Формат А3



Подп. и дата

Инв.№ дубл.

Взам.инв.№

Подп. и дата

Инв.№ подл.

Изм.	Лист	№ докум.	Подп.	Дата

Лист 2

Копировал

Формат А3



Подп. и дата

Инв.№ дубл.

Взам.инв.№

Подпи дата

Инв.№ подл.


Изм.	Лист	№ докум.	Подп.	Дата

Лист 3

Копировал

Формат А3

Component - OK
SCH - OK



Заменен резистор ОС
6.8кОм (1.02 В) --> 6.34кОм (0.951 В)

Изм.	Лист	№ докум.	Подп.	Дата

Лист 4


Копировал

Формат А3

Подп. и дата | Инв.№ дубл. | Взам.инв.№ | Подпи дата | Инв.№ подл.

AD9695 POWER SUPPLY - LDO

Component - OK
SCH - OK



Заменен резистор ОС
6.8кОм (1.02 В) --> 6.34кОм (0.951 В)

Заменен резистор ОС
6.8кОм (1.02 В) --> 6.34кОм (0.951 В)


Подп. и дата
Инв.№ дубл.
Взам.инв.№
Подпи дата
Инв.№ подл.

Изм.	Лист	№ докум.	Подп.	Дата


Лист 5

Копировал Формат А3

Component - OK
SCH - OK



Заменен резистор ОС
23.2кОм (1.975 В) --> 30кОм (1.8 В)



Заменен резистор ОС
23.2кОм (1.975 В) --> 30кОм (1.8 В)

Изм.	Лист	№ докум.	Подп.	Дата


Лист 6

Копировал

Формат А3

Подп. и дата
Инв.№ дубл.
Взам.инв.№
Подпи дата
Инв.№ подл.

OK!



Подп. и дата
Инв.№ дубл.
Взам.инв.№
Подпи дата
Инв.№ подл.


Изм.	Лист	№ докум.	Подп.	Дата

Лист 7

Копировал

Формат А3

Component - OK
SCH - OK




Подп. и дата
Инв.№ дубл.
Взам.инв.№
Подп. и дата
Инв.№ подл.

Изм.	Лист	№ докум.	Подп.	Дата

Лист 8

Копировал Формат А3

Component - OK
SCH - OK




Подп. и дата
Инв.№ дубл.
Взам.инв.№
Подпи дата
Инв.№ подл.

Изм.	Лист	№ докум.	Подп.	Дата

Лист 9

Копировал Формат А3

Component - OK
SCH - OK




Подп. и дата
Инв.№ дубл.
Взам.инв.№
Подпи дата
Инв.№ подл.

Изм.	Лист	№ докум.	Подп.	Дата

Лист 10

Копировал Формат А3

Component - OK
SCH - OK




Подп. и дата
Инв.№ дубл.
Взам.инв.№
Подпи дата
Инв.№ подл.

Изм.	Лист	№ докум.	Подп.	Дата

Лист 11

Копировал Формат А3

Component - OK
SCH - OK




Подп. и дата
Инв.№ дубл.
Взам.инв.№
Подпи дата
Инв.№ подл.

Изм.	Лист	№ докум.	Подп.	Дата

Лист 12

Копировал Формат А3



Подп. и дата

Инв.№ дубл.

Взам.инв.№

Подпи дата

Инв.№ подл.


Изм.	Лист	№ докум.	Подп.	Дата

Лист 13

Копировал

Формат А3

Component - OK
SCH - OK



Изм.	Лист	№ докум.	Подп.	Дата


Лист 14

Копировал

Формат А3

Подп. и дата | Инв.№ дубл. | Взам.инв.№ | Подп. и дата | Инв.№ подл.

Component - OK
SCH - OK




Подп. и дата
Инв.№ дубл.
Взам.инв.№
Подп. и дата
Инв.№ подл.

Изм.	Лист	№ докум.	Подп.	Дата

Лист 15

Копировал Формат А3

Component - OK
SCH - OK



Подп. и дата
Инв.№ дубл.
Взам.инв.№
Подп. и дата
Инв.№ подл.


Изм.	Лист	№ докум.	Подп.	Дата

Лист 16

Копировал Формат А3

Component - OK
SCH - OK

Микросхемы ADP151ACPZ-1.8 заменены на ADP151ACPZ-3.3 для питания конфиг IO AD9148 (ЦАП)




Подп. и дата
Инв.№ дубл.
Взам.инв.№
Подп. и дата
Инв.№ подл.

Изм.	Лист	№ докум.	Подп.	Дата

Лист 17

Копировал Формат А3

Component - OK
SCH - OK





Подп. и дата
Инв.№ дубл.
Взам.инв.№
Подпи дата
Инв.№ подл.


Изм.	Лист	№ докум.	Подп.	Дата

Лист 18

Копировал Формат А3







Подп. и дата

Инв.№ дубл.

Взам.инв.№


Подпи дата

Инв.№ подл.

Изм.	Лист	№ докум.	Подп.	Дата

Копировал

Формат А3




Подп. и дата
Инв.№ дубл.
Взам.инв.№
Подпи дата
Инв.№ подл.

Изм.	Лист	№ докум.	Подп.	Дата

Лист 20

Копировал Формат А3

OK!



Vin: 4-14V


Vout1: 1.15V *Rfb= 64.9 kOm*

Vout2+Vout3+Vout4: 2.5V *Rfb= 6.34 kOm*

Изм.	Лист	№ докум.	Подп.	Дата


Лист 21

Копировал Формат А3



Vin: 4-14V

Vout1 + Vout2 + Vout3 + Vout4: 1.0V Rfb= 22.6 kOm



Vin: 4-14V

Vout1 + Vout2 + Vout3: 1.1V *Rfb= 24 kOm*

Vout4: 1.8V *Rfb= 30.1 kOm*


Изм.	Лист	№ докум.	Подп.	Дата

Лист 22

Копировал Формат А3

Подп. и дата | Инв.№ дубл. | Взам.инв.№ | Подпи дата | Инв.№ подл.

OK!




Подп. и дата
Инв.№ дубл.
Взам.инв.№
Подпи дата
Инв.№ подл.

Изм.	Лист	№ докум.	Подп.	Дата

Лист 23

Копировал Формат А3

Component - OK
SCH - OK



VCC_IN_DDR_VTT 2V5
VCC_VREF_DDR_VTT 1V5


Изм.	Лист	№ докум.	Подп.	Дата

Лист 24

Копировал Формат А3

Подп. и дата
Инв.№ дубл.
Взам.инв.№
Подпи дата
Инв.№ подл.

OK!



R1 - 105K
R2 - 20K

Изм.	Лист	№ докум.	Подп.	Дата


Лист 25

Копировал

Формат А3

Подп. и дата
Инв.№ дубл.
Взам.инв.№
Подпи дата
Инв.№ подл.

OK!



R1 - 15.8K
R2 - 18K

Изм.	Лист	№ докум.	Подп.	Дата

Лист 26

Копировал

Формат А3


Подп. и дата

Инв.№ дубл.

Взам.инв.№

Подпи дата

Инв.№ подл.




Component - OK
SCH - OK

Изм.	Лист	№ докум.	Подп.	Дата

Лист 27

Подп. и дата | Инв.№ дубл. | Взам.инв.№ | Подп. и дата | Инв.№ подл.

Копировал Формат А3



Заменены резисторы
OC1: DNI (0.6 В) --> 51.1кОм (1.31 В)

OC3: DNI (0.6 В) --> 11.3кОм (3.81 В)
OC4: DNI (0.6 В) --> 19.1кОм (2.5 В)

Vin: 4-14V

Vout1: 1.3V *Rfb= 51.1 kOm*
Vout2: 2.4V *Rfb= 20 kOm*
Vout3: -.-V *Rfb= --.-kOm*
Vout4: -.-V *Rfb= --.- kOm*


Подп. и дата
Инв.№ дубл.
Взам.инв.№
Подпи дата
Инв.№ подл.

Изм.	Лист	№ докум.	Подп.	Дата

Лист 28

Копировал Формат А3

Component - OK
SCH - OK



Vout - 3V0
R1 - 33 kOm
R2 - 12 kOm


Изм.	Лист	№ докум.	Подп.	Дата

Лист 29

Копировал Формат А3

Подп. и дата
Инв.№ дубл.
Взам.инв.№
Подп. дата
Инв.№ подл.

Component - OK
SCH - OK



Vout - 3V6
R1 - 56 kOm
R2 - 16 kOm

Изм.	Лист	№ докум.	Подп.	Дата


Лист 30

Копировал

Формат А3

Подп. и дата
Инв.№ дубл.
Взам.инв.№
Подп. дата
Инв.№ подл.

Component - OK
SCH - OK



R1 - 56K
R2 - 18K

Изм.	Лист	№ докум.	Подп.	Дата


Лист 31

Копировал

Формат А3

Подп. и дата
Инв.№ дубл.
Взам.инв.№
Подпи дата
Инв.№ подл.

Component - OK
SCH - OK



Подп. и дата
Инв.№ дубл.
Взам.инв.№
Подп. дата
Инв.№ подл.

Изм.	Лист	№ докум.	Подп.	Дата

Лист 32

Копировал Формат А3

Component - OK
SCH - OK





Изм.	Лист	№ докум.	Подп.	Дата


Лист 33

Подп. и дата | Инв.№ дубл. | Взам.инв.№ | Подпись дата | Инв.№ подл.

Копировал Формат А3


DD7.1
AD9148BBCZ
AD9148_1_CVDD18
AD9148_1_DVDD18
AD9148_1_AVDD33
AD9148_1_IOVDD_3V3
IO 1V8 --> 3V3
Component - OK
SCH - OK
AD9148_1_I120
AD9148_1_VREF
AD9148_1_SYNC_P
AD9148_1_SYNC_N
AD9148_1_SYNC_C_P
AD9148_1_SYNC_C_N
AD9148_1_CLK_P
AD9148_1_CLK_N
AD9148_1_CLK_C_P
AD9148_1_CLK_C_N
AD9148_1_RST
AD9148_1_SSEL1
AD9148_1_SCK1
AD9148_1_MOSI1
AD9148_1_MISO1
AD9148_1_IOUT1_P
AD9148_1_IOUT1_N
AD9148_1_IOUT2_P
AD9148_1_IOUT2_N
AD9148_1_IOUT3_P
AD9148_1_IOUT3_N
AD9148_1_IOUT4_P
AD9148_1_IOUT4_N
AD9148_1_AUX1_P
AD9148_1_AUX1_N
AD9148_1_AUX2_P
AD9148_1_AUX2_N
AD9148_1_AUX3_P
AD9148_1_AUX3_N
AD9148_1_AUX4_P
AD9148_1_AUX4_N
U_DAC_AD9148_1_CAP
DAC_AD9148_1_CAP.SchDoc
DD7.2
AD9148BBCZ
AD9148_1_DCIA_P
AD9148_1_DCIA_N
AD9148_1_DCIB_P
AD9148_1_DCIB_N
AD9148_1_FRAME_A_P
AD9148_1_FRAME_A_N
AD9148_1_FRAME_B_P
AD9148_1_FRAME_B_N
GND_D
Изм.
Лист
№ докум.
Подп.
Дата
Лист
34
Копировал
Формат А3






Component - OK
SCH - OK

Подп. и дата
Инв.№ дубл.
Взам.инв.№
Подпи дата
Инв.№ подл.

Изм.	Лист	№ докум.	Подп.	Дата

Лист 35

Копировал Формат А3





Подп. и дата | Инв.№ дубл. | Взам.инв.№ | Подп. и дата | Инв.№ подл.

Изм.	Лист	№ докум.	Подп.	Дата

Лист 36

Копировал Формат А3






Component - OK
SCH - OK

Подп. и дата
Инв.№ дубл.
Взам.инв.№
Подп. и дата
Инв.№ подл.

Изм.	Лист	№ докум.	Подп.	Дата

Копировал Формат А3





Изм.	Лист	№ докум.	Подп.	Дата


Лист 38


Копировал


Формат А3



AD9695_1_AVDD_1P8_SPI
FXLA_1P8_SPI
AD9695_1_AVDD_1P8_SPI
FXLA_1P8_SPI
C1 0.1uF
C2 0.1uF
C3 0.1uF
C4 0.1uF
GND_D
DOMAIN | NET | VOLTAGE
AVDD1 | AVDD_0P9 | 0.95
AVDD1_SR | AVDD_0P9_SR | 0.95
DVDD | DVDD_0P9 | 0.95
DRVDD1 | DRVDD_0P9 | 0.95
AVDD2 | AVDD_1P8 | 1.8
DRVDD2 | AVDD_1P8_PLL | 1.8
SPIVDD | AVDD_1P8_SPI | 1.8
AVDD3 | AVDD_BUF | 2.5
CLK+/- | LVDS/LVPECL
SYSREF+/- | LVDS/LVPECL
SDIO, SCLK,CSB,PDWN,FD_A | CMOS
SDIO, FD_B | CMOS
SYNCIN+/- | LVDS/LVPECL/CMOS
SERDOUT+/- | SST
U_ADC_AD9695_1_CAP
ADC_AD9695_1_CAP.SchDoc
DD1.1
AD9695_1_VIN_A_P
AD9695_1_VIN_A_N
AD9695_1_VIN_B_P
AD9695_1_VIN_B_N
AD9695_1_CLK_P
AD9695_1_CLK_N
AD9695_1_SYSREF_P
AD9695_1_SYSREF_N
AD_1_VIN_A_P 6
AD_1_VIN_A_N 5
AD_1_VIN_B_P 43
AD_1_VIN_B_N 44
AD_1_CLK_P
AD_1_CLK_N
AD1C_CLK_P 53
AD1C_CLK_N 54
AD9695_1_SCLK 36
AD9695_1_CSB 37
AD_1_SYSREF_P
AD_1_SYSREF_N
AD1C_SYSREF 58
AD1C_SYSREF 59
AD9695_1_SYNCINB_P 21
AD9695_1_SYNCINB_N 20
AD9695_1_PDWN 14
VIN+A
VIN-A
VIN+B
VIN-B
CLK+
CLK-
SCLK
CSB
SYSREF+
SYSREF-
SYNCINB+
SYNCINB-
PDWN/STBY
FD_A/GPIO_A0 17
FD_B/GPIO_B0 32
SDIO 35
SERDOUT0+
SERDOUT0-
SERDOUT1+
SERDOUT1-
SERDOUT2+
SERDOUT2-
SERDOUT3+
SERDOUT3-
AD9695_1_SDIO
AD1C_OUT0_p 23
AD1C_OUT0_n 22
AD1C_OUT1_p 25
AD1C_OUT1_n 24
AD9695_1_SERDOUT0_p
AD9695_1_SERDOUT0_n
AD9695_1_SERDOUT1_p
AD9695_1_SERDOUT1_n
R1 AD9695_1_FDA
R2 0R AD9695_1_FDA
R3 AD9695_1_FDB
R4 0R AD9695_1_FDB
C5 0.1uF
C6 0.1uF
R5 100R
C7 100pF
C11 100pF
C8 0.1uF
C9 0.1uF
C10 0.1uF
C12 0.1uF
R6 10k
AD9695BCPZ-625
DD1.2
AD9695_1_AVDD_0P9
AD9695_1_AVDD_0P9_SAMPLE_1
AD9695_1_AVDD_0P9_SAMPLE_2
AD9695_1_AVDD_1P8
AD9695_1_AVDD_BUF
AVDD1
AVDD2
AVDD3
VREF 12
VREF_1
XK1
SPIVDD 38 13
DVDD 34 15
DRVDD1 30 19
DRVDD2 11
AVDD1_SR 57
AGND_SR 60 56
DGND 33 16
DRGND 18 31
EP 65
AD9695_1_AVDD_1P8_SPI
AD9695_1_DVDD_0P9
AD9695_1_DRVDD_0P9
AD9695_1_AVDD_1P8_PLL
AD9695_1_AVDD_0P9_SR
AD9695BCPZ-625
AD9695_1_SYNCINB_P
AD9695_1_SYNCINB_N
R7 0R
R8 100R
R9 0R
FROM_FPGA_TO_AD9695_1_SYNCINB_P
FROM_FPGA_TO_AD9695_1_SYNCINB_N
DD2
AD9695_1_AVDD_1P8_SPI
FXLA_1P8_SPI
VCCA
VCCB
A0
A1
A2
A3
OE
B0
B1
B2
B3
GND
AD9695_1_FDA
AD9695_1_FDB
AD9695_1_PDWN
FROM_FPGA_TO_AD9695_1_FDA
FROM_FPGA_TO_AD9695_1_FDB
FROM_FPGA_TO_AD9695_1_PDWN
R10 0R
FXLA104UM12X
Теперь полный SPI для каждого АЦП, но SDO+SDI --> 1 pin SDIO
DD3
AD9695_1_SDIO
AD9695_1_SCLK
AD9695_1_CSB
R12 0R
R13 0R
R14 0R
R15 0R
TO_FPGA_FROM_AD9695_1_SDO
FROM_FPGA_TO_AD9695_1_SDIO
FROM_FPGA_TO_AD9695_1_SCLK
FROM_FPGA_TO_AD9695_1_CSB
FXLA104UM12X
Подп. и дата
Инв.№ дубл.
Взам.инв.№
Подпись дата
Инв.№ подл.
Изм. Лист № докум. Подп. Дата
Лист 39
Копировал
Формат А3

































































Подп. и дата

Инв.№ дубл.

Взам.инв.№

Подпи дата

Инв.№ подл.

Изм.	Лист	№ докум.	Подп.	Дата

Лист 40

Копировал

Формат А3

DOMAIN	NET	VOLTAGE
AVDD1	AVDD_0P9	0.95
AVDD1_SR	AVDD_0P9_SR	0.95
DVDD	DVDD_0P9	0.95
DRVDD1	DRVDD_0P9	0.95
AVDD2	AVDD_1P8	1.8
DRVDD2	AVDD_1P8_PLL	1.8
SPIVDD	AVDD_1P8_SPI	1.8
AVDD3	AVDD_BUF	2.5

CLK+/-	LVDS/LVPECL
SYSREF+/-	LVDS/LVPECL
SDIO, SCLK,CSB,PDWN,FD_A	CMOS
SDIO, FD_B	CMOS
SYNCIN+/-	LVDS/LVPECL/CMOS
SERDOUT+/-	SST

U_ADC_AD9695_2_CAP
ADC_AD9695_2_CAP.SchDoc

AD9695BCPZ-625

FXLA104UM12X


FXLA104UM12X

AD9695BCPZ-625

Изм.	Лист	№ докум.	Подп.	Дата

Лист 41

Копировал Формат А3



Подп. и дата

Инв.№ дубл.

Взам.инв.№

Подпи дата


Инв.№ подл.


Изм.	Лист	№ докум.	Подп.	Дата

Лист 42

Копировал

Формат А3


AD9695_3_AVDD_1P8_SPI
FXLA_1P8_SPI
AD9695_3_AVDD_1P8_SPI
FXLA_1P8_SPI
C298 0.1uF
C299 0.1uF
C300 0.1uF
C301 0.1uF
GND_D
DOMAIN | NET | VOLTAGE
AVDD1 | AVDD_0P9 | 0.95
AVDD1_SR | AVDD_0P9_SR | 0.95
DVDD | DVDD_0P9 | 0.95
DRVDD1 | DRVDD_0P9 | 0.95
AVDD2 | AVDD_1P8 | 1.8
DRVDD2 | AVDD_1P8_PLL | 1.8
SPIVDD | AVDD_1P8_SPI | 1.8
AVDD3 | AVDD_BUF | 2.5
CLK+/- | LVDS/LVPECL
SYSREF+/- | LVDS/LVPECL
SDIO, SCLK,CSB,PDWN,FD_A | CMOS
SDIO, FD_B | CMOS
SYNCIN+/- | LVDS/LVPECL/CMOS
SERDOUT+/- | SST
U_ADC_AD9695_3_CAP
ADC_AD9695_3_CAP.SchDoc
DD9.1
AD9695_3_VIN_A_P
AD9695_3_VIN_A_N
AD9695_3_VIN_B_P
AD9695_3_VIN_B_N
AD9695_3_CLK_P
AD9695_3_CLK_N
AD_3_VIN_A_P 6 VIN+A
AD_3_VIN_A_N 5 VIN-A
AD_3_VIN_B_P 43 VIN+B
AD_3_VIN_B_N 44 VIN-B
AD_3C_CLK_P 53 CLK+
AD_3C_CLK_N 54 CLK-
C302 0.1uF
C303 0.1uF
R92 100R
AD9695_3_SCLK 36 SCLK
AD9695_3_CSB 37 CSB
AD9695_3_SYSREF_P
AD9695_3_SYSREF_N
C304 100pF
C308 100pF
AD_3C_SYSREF_P 58 SYSREF+
AD_3C_SYSREF_N 59 SYSREF-
AD9695_3_SYNCINB_P 21 SYNCINB+
AD9695_3_SYNCINB_N 20 SYNCINB-
R93 10k
AD9695_3_PDWN 14 PDWN/STBY
FD_A/GPIO_A0 17
FD_B/GPIO_B0 32
SDIO 35
SERDOUT0+ 23
SERDOUT0- 22
SERDOUT1+ 25
SERDOUT1- 24
SERDOUT2+ 27
SERDOUT2- 26
SERDOUT3+ 29
SERDOUT3- 28
R88 0R
R89 0R
R90 0R
R91 0R
AD9695_3_FDA
AD9695_3_FDB
AD9695_3_SDIO
AD_3C_OUT0_p
AD_3C_OUT0_n
AD_3C_OUT1_p
AD_3C_OUT1_n
C305 0.1uF
C306 0.1uF
C307 0.1uF
C309 0.1uF
AD9695_3_SERDOUT0_p
AD9695_3_SERDOUT0_n
AD9695_3_SERDOUT1_p
AD9695_3_SERDOUT1_n
AD9695BCPZ-625
DD9.2
AD9695_3_AVDD_0P9
AD9695_3_AVDD_0P9_SAMPLE_1
AD9695_3_AVDD_0P9_SAMPLE_2
AD9695_3_AVDD_1P8
AD9695_3_AVDD_BUF
AVDD1 1 2 47 48 49 52 55 61 64
AVDD2 3 8 9 10 39 40 41 46 50 51 62 63
AVDD3 4 7 42 45
VREF 12
VREF_3
XK19
SPIVDD 38 13
AD9695_3_AVDD_1P8_SPI
DVDD 34 15
AD9695_3_DVDD_0P9
DRVDD1 30 19
AD9695_3_DRVDD_0P9
DRVDD2 11
AD9695_3_AVDD_1P8_PLL
AVDD1_SR 57
AD9695_3_AVDD_0P9_SR
AGND_SR 60 56
DGND 33 16
DRGND 18 31
EP 65
AD9695BCPZ-625
AD9695_3_SYNCINB_P
AD9695_3_SYNCINB_N
R94 0R
R95 100R
R96 0R
FROM_FPGA_TO_AD9695_3_SYNCINB_P
FROM_FPGA_TO_AD9695_3_SYNCINB_N
DD10
AD9695_3_AVDD_1P8_SPI
FXLA_1P8_SPI
VCCA 2
VCCB 1
A0 3
A1 4
A2 5
A3 6
OE 8
B0 12
B1 11
B2 10
B3 9
GND 7
AD9695_3_FDA
AD9695_3_FDB
AD9695_3_PDWN
R97 0R
FROM_FPGA_TO_AD9695_3_FDA
FROM_FPGA_TO_AD9695_3_FDB
FROM_FPGA_TO_AD9695_3_PDWN
FXLA104UM12X
DD11
AD9695_3_SDIO
AD9695_3_SCLK
AD9695_3_CSB
R99 0R
R100 0R
R101 0R
R102 0R
TO_FPGA_FROM_AD9695_3_SDIO
FROM_FPGA_TO_AD9695_3_SCLK
FROM_FPGA_TO_AD9695_3_CSB
FXLA104UM12X
Подп. и дата
Инв.№ дубл.
Взам.инв.№
Подпись дата
Инв.№ подл.
Изм. Лист № докум. Подп. Дата
Лист 43
Копировал
Формат А3



Подп. и дата

Инв.№ дубл.

Взам.инв.№

Подпи дата


Инв.№ подл.


Изм.	Лист	№ докум.	Подп.	Дата

Лист 44

Копировал

Формат А3


AD9695_4_AVDD_1P8_SPI
FXLA_1P8_SPI
AD9695_4_AVDD_1P8_SPI
FXLA_1P8_SPI
C393 0.1uF
C394 0.1uF
C395 0.1uF
C396 0.1uF
GND_D
DOMAIN
NET
VOLTAGE
AVDD1
AVDD_0P9
0.95
AVDD1_SR
AVDD_0P9_SR
0.95
DVDD
DVDD_0P9
0.95
DRVDD1
DRVDD_0P9
0.95
AVDD2
AVDD_1P8
1.8
DRVDD2
AVDD_1P8_PLL
1.8
SPIVDD
AVDD_1P8_SPI
1.8
AVDD3
AVDD_BUF
2.5
CLK+/-
LVDS/LVPECL
SYSREF+/-
LVDS/LVPECL
SDIO, SCLK,CSB,PDWN,FD_A
CMOS
SDIO, FD_B
CMOS
SYNCIN+/-
LVDS/LVPECL/CMOS
SERDOUT+/-
SST
U_ADC_AD9695_4_CAP
ADC_AD9695_4_CAP.SchDoc
DD12.1
AD9695_4_VIN_A_P
AD9695_4_VIN_A_N
AD9695_4_VIN_B_P
AD9695_4_VIN_B_N
AD9695_4_CLK_P
AD9695_4_CLK_N
AD9695_4_SYSREF_P
AD9695_4_SYSREF_N
C397 0.1uF
C398 0.1uF
C399 100pF
C403 100pF
R109 100R
AD_4_VIN_A_P
AD_4_VIN_A_N
AD_4_VIN_B_P
AD_4_VIN_B_N
AD_4_CLK_P
AD_4_CLK_N
AD_4_SYSREF_P
AD_4_SYSREF_N
AD4_CLK_P
AD4_CLK_N
AD4_SYSREF_P
AD4_SYSREF_N
AD9695_4_SCLK
AD9695_4_CSB
AD9695_4_SYNCINB_P
AD9695_4_SYNCINB_N
AD9695_4_PDWN
R110 10k
VIN+A
VIN-A
VIN+B
VIN-B
CLK+
CLK-
SYSREF+
SYSREF-
SYNCINB+
SYNCINB-
PDWN/STBY
FD_A/GPIO_A0
FD_B/GPIO_B0
SDIO
SERDOUT0+
SERDOUT0-
SERDOUT1+
SERDOUT1-
SERDOUT2+
SERDOUT2-
SERDOUT3+
SERDOUT3-
AD9695BCPZ-625
R105 0R
R106 0R
R107 0R
R108 0R
AD9695_4_FDA
AD9695_4_FDB
AD9695_4_SDIO
C400 0.1uF
C401 0.1uF
C402 0.1uF
C404 0.1uF
AD9695_4_SERDOUT0_p
AD9695_4_SERDOUT0_n
AD9695_4_SERDOUT1_p
AD9695_4_SERDOUT1_n
DD12.2
AD9695_4_AVDD_0P9
AD9695_4_AVDD_0P9_SAMPLE_1
AD9695_4_AVDD_0P9_SAMPLE_2
AD9695_4_AVDD_1P8
AD9695_4_AVDD_BUF
AVDD1
AVDD2
AVDD3
VREF
SPIVDD
DVDD
DRVDD1
DRVDD2
AVDD1_SR
AGND_SR
DGND
DRGND
EP
VREF_4
XK20
AD9695_4_AVDD_1P8_SPI
AD9695_4_DVDD_0P9
AD9695_4_DRVDD_0P9
AD9695_4_AVDD_1P8_PLL
AD9695_4_AVDD_0P9_SR
AD9695BCPZ-625
R111 0R
R112 100R
R113 0R
FROM_FPGA_TO_AD9695_4_SYNCINB_P
FROM_FPGA_TO_AD9695_4_SYNCINB_N
DD13
VCCA
VCCB
A0
A1
A2
A3
OE
B0
B1
B2
B3
GND
FXLA104UM12X
R114 0R
FROM_FPGA_TO_AD9695_4_FDA
FROM_FPGA_TO_AD9695_4_FDB
FROM_FPGA_TO_AD9695_4_PDWN
DD14
R116 0R
R117 0R
R118 0R
R119 0R
TO_FPGA_FROM_AD9695_4_SDIO
FROM_FPGA_TO_AD9695_4_SCLK
FROM_FPGA_TO_AD9695_4_CSB
Подп. и дата
Инв.№ дубл.
Взам.инв.№
Подпись дата
Инв.№ подл.
Изм.
Лист
№ докум.
Подп.
Дата
Лист
45
Копировал
Формат А3



Подп. и дата

Инв.№ дубл.

Взам.инв.№

Подпи дата

Инв.№ подл.

Изм.	Лист	№ докум.	Подп.	Дата

Лист 46

Копировал

Формат А3

CFGBVS_0 = 1 для питания 2.5/3.3В
VREFP_0 = 0 для ВКЛ внутр опоры
DXP_0,DXN_0 = 0 - не исп внешний темп датчик

D1.1
BANK 0
xc7k410tffg900

L123 470 Ом
L124 470 Ом
C542 0.1uF

R230 1k
R229 0R
R232 1k
DNP
R241 330R
R240 47R
R239 47R
HD1

Harness_FPGA_CONF
R231 1k

DD23
MT25QL512ABB1EW9-0SIT
R233 0R
R234 0R
R235 0R
R237 0R
R236 0R
R238 0R


JTAG

X2
R181 47R
R182 47R
R183 47R
R184 47R
R185 47R
R186 47R
R179 4.7k
R180 4.7k
R187 1k
DD17 SN74LVC2G17DBV
DD18 SN74LVC2G17DBV

Изм.	Лист
№ докум.	Подп.
Дата	

Лист 47

Копировал Формат А3



Подп. и дата

Инв.№ дубл.

Взам.инв.№

Подпи дата


Инв.№ подл.

Изм.	Лист	№ докум.	Подп.	Дата

Лист 48

Копировал

Формат А3



AD9148_1_DCIA_P
AD9148_1_DCIA_N
AD9148_1_DCIB_P
AD9148_1_DCIB_N
AD9148_1_FRAME_A_P
AD9148_1_FRAME_A_N
AD9148_1_FRAME_B_P
AD9148_1_FRAME_B_N

Изм.	Лист	№ докум.	Подп.	Дата

Лист 49

Копировал

Формат А3

FROM_FPGA_TO_AD9695_1_CSB

D1.8

BANK 18 HR

FROM_FPGA_TO_AD9695_2_PDWN	G12	IO_0_18	VCCO_18	K12
	L16	IO_L1P_T0_18	VCCO_18	J15
	K16	IO_L1N_T0_18	VCCO_18	G11
	L15	IO_L2P_T0_18	VCCO_18	F14
	K15	IO_L2N_T0_18	VCCO_18	D10
	L12	IO_L3P_T0_DQS_18	VCCO_18	C13
	L13	IO_L3N_T0_DQS_18		
FROM_FPGA_TO_AD9695_3_FDB	K13	IO_L4P_T0_18		
	J13	IO_L4N_T0_18		
	K14	IO_L5P_T0_18		
	J14	IO_L5N_T0_18		
	L11	IO_L6P_T0_18		
	K11	IO_L6N_T0_VREF_18		
FROM_FPGA_TO_AD9695_4_SDIO	H15	IO_L7P_T1_18		
	G15	IO_L7N_T1_18		
	J11	IO_L8P_T1_18		
	J12	IO_L8N_T1_18		
FROM_FPGA_TO_AD9695_1_PDWN	J16	IO_L9P_T1_DQS_18		
FROM_FPGA_TO_AD9695_2_FDA	H16	IO_L9N_T1_DQS_18		
FROM_FPGA_TO_AD9695_2_FDB	H11	IO_L10P_T1_18		
	H12	IO_L10N_T1_18		
	H14	IO_L11P_T1_SRCC_18		
	G14	IO_L11N_T1_SRCC_18		
	G13	IO_L12P_T1_MRCC_18		
	F13	IO_L12N_T1_MRCC_18		
	D12	IO_L13P_T2_MRCC_18		
	D13	IO_L13N_T2_MRCC_18		
	F12	IO_L14P_T2_SRCC_18		
	E13	IO_L14N_T2_SRCC_18		
FROM_FPGA_TO_AD9695_2_CSB	C12	IO_L15P_T2_DQS_18		
FROM_FPGA_TO_AD9695_2_SCLK	B12	IO_L15N_T2_DQS_18		
	F11	IO_L16P_T2_18		
	E11	IO_L16N_T2_18		
FROM_FPGA_TO_AD9695_1_SDIO	A11	IO_L17P_T2_18		
	A12	IO_L17N_T2_18		
FROM_FPGA_TO_AD9695_1_CSB	D11	IO_L18P_T2_18		
FROM_FPGA_TO_AD9695_1_SCLK	C11	IO_L18N_T2_18		
FROM_FPGA_TO_AD9695_4_SCLK	F15	IO_L19P_T3_18		
FROM_FPGA_TO_AD9695_1_FDB	E16	IO_L19N_T3_VREF_18		
FROM_FPGA_TO_AD9695_3_SDIO	E14	IO_L20P_T3_18		
FROM_FPGA_TO_AD9695_4_CSB	E15	IO_L20N_T3_18		
FROM_FPGA_TO_AD9695_3_SCLK	D14	IO_L21P_T3_DQS_18		
FROM_FPGA_TO_AD9695_3_CSB	C14	IO_L21N_T3_DQS_18		
FROM_FPGA_TO_AD9695_3_PDWN	B13	IO_L22P_T3_18		
FROM_FPGA_TO_AD9695_2_SDIO	A13	IO_L22N_T3_18		
FROM_FPGA_TO_AD9695_4_PDWN	C15	IO_L23P_T3_18		
FROM_FPGA_TO_AD9695_4_FDB	B15	IO_L23N_T3_18		
FROM_FPGA_TO_AD9695_3_FDA	B14	IO_L24P_T3_18		
FROM_FPGA_TO_AD9695_4_FDA	A15	IO_L24N_T3_18		
FROM_FPGA_TO_AD9695_1_FDA	F16	IO_25_18		

xc7k410tffg900

VCCO_18_2V5

D1.4

BANK 14 HR

FPGA_CONF_DATA_0	R19	IO_0_14		
FPGA_CONF_DATA_1	P24	IO_L1P_T0_D00_MOSI_14	VCCO_14	W25
FPGA_CONF_DATA_2	R25	IO_L1N_T0_D01_DIN_14	VCCO_14	V28
FPGA_CONF_DATA_3	R20	IO_L2P_T0_D02_14	VCCO_14	U21
	R21	IO_L2N_T0_D03_14	VCCO_14	T24
	R23	IO_L3P_T0_DQS_PUDC_B_14	VCCO_14	R27
	R24	IO_L3N_T0_DQS_EMCCLK_14	VCCO_14	P30
	T20	IO_L4P_T0_D04_14		
	T21	IO_L4N_T0_D05_14		
	T22	IO_L5P_T0_D06_14		
	T23	IO_L5N_T0_D07_14		
FPGA_CONF_nCS	U19	IO_L6P_T0_FCS_B_14		
	U20	IO_L6N_T0_D08_VREF_14		
	P29	IO_L7P_T1_D09_14		
	R29	IO_L7N_T1_D10_14		
	P27	IO_L8P_T1_D11_14		
	P28	IO_L8N_T1_D12_14		
	R30	IO_L9P_T1_DQS_14		
AD9148_1_MISO	T30	IO_L9N_T1_DQS_D13_14		
	P26	IO_L10P_T1_D14_14		
	R26	IO_L10N_T1_D15_14		
	R28	IO_L11P_T1_SRCC_14		
	T28	IO_L11N_T1_SRCC_14		
	T26	IO_L12P_T1_MRCC_14		
	T27	IO_L12N_T1_MRCC_14		
	U27	IO_L13P_T2_MRCC_14		
	U28	IO_L13N_T2_MRCC_14		
	T25	IO_L14P_T2_SRCC_14		
	U25	IO_L14N_T2_SRCC_14		
AD9148_1_MOSI	U29	IO_L15P_T2_DQS_RDWR_B_14		
AD9148_1_SCK	U30	IO_L15N_T2_DQS_DOUT_CSO_B_14		
AD9148_2_SCK	V26	IO_L16P_T2_CSI_B_14		
AD9148_2_RST	V27	IO_L16N_T2_A15_D31_14		
AD9148_1_SSEL	V29	IO_L17P_T2_A14_D30_14		
AD9148_1_RST	V30	IO_L17N_T2_A13_D29_14		
AD9148_2_MOSI	V25	IO_L18P_T2_A12_D28_14		
AD9148_2_SSEL	W26	IO_L18N_T2_A11_D27_14		
LMK_SCK	V19	IO_L19P_T3_A10_D26_14		
	V20	IO_L19N_T3_A09_D25_VREF_14		
LMK_SYNC	W23	IO_L20P_T3_A08_D24_14		
AD9148_2_MISO	W24	IO_L20N_T3_A07_D23_14		
LMK_SDIO	U22	IO_L21P_T3_DQS_14		
	U23	IO_L21N_T3_DQS_A06_D22_14		
LMK_nCS	V21	IO_L22P_T3_A05_D21_14		
LMK_STATUS_LD2	V22	IO_L22N_T3_A04_D20_14		
	U24	IO_L23P_T3_A03_D19_14		
LMK_RESET	V24	IO_L23N_T3_A02_D18_14		
LMK_CLKIN_SEL1	W21	IO_L24P_T3_A01_D17_14		
LMK_CLKIN_SEL0	W22	IO_L24N_T3_A00_D16_14		
LMK_STATUS_LD1	W19	IO_25_14		

xc7k410tffg900

VCCO_14_3V3

На ЦАПы теперь идут два полных SPI + добавлено 2 reset

Добавлены:
LMK_CLKIN_SEL0
LMK_CLKIN_SEL1
LMK_STATUS_LD0
LMK_STATUS_LD1

Harness_AD9148_12_CONF

AD9148_1_SCK	AD9148_1_SCK
AD9148_1_MOSI	AD9148_1_MOSI
AD9148_1_MISO	AD9148_1_MISO
AD9148_1_RST	AD9148_1_RST
AD9148_1_SSEL	AD9148_1_SSEL
AD9148_2_SCK	AD9148_2_SCK
AD9148_2_MOSI	AD9148_2_MOSI
AD9148_2_MISO	AD9148_2_MISO
AD9148_2_RST	AD9148_2_RST
AD9148_2_SSEL	AD9148_2_SSEL

AD9148_12_CONF → AD9148_12_CONF

Harness

FROM_FPGA_TO_AD9695_1_SCLK	FROM_FPGA_TO_AD9695_1_SCLK
FROM_FPGA_TO_AD9695_2_SCLK	FROM_FPGA_TO_AD9695_2_SCLK
FROM_FPGA_TO_AD9695_3_SCLK	FROM_FPGA_TO_AD9695_3_SCLK
FROM_FPGA_TO_AD9695_4_SCLK	FROM_FPGA_TO_AD9695_4_SCLK
FROM_FPGA_TO_AD9695_1_SDIO	FROM_FPGA_TO_AD9695_1_SDIO
FROM_FPGA_TO_AD9695_2_SDIO	FROM_FPGA_TO_AD9695_2_SDIO
FROM_FPGA_TO_AD9695_3_SDIO	FROM_FPGA_TO_AD9695_3_SDIO
FROM_FPGA_TO_AD9695_4_SDIO	FROM_FPGA_TO_AD9695_4_SDIO
FROM_FPGA_TO_AD9695_1_CSB	FROM_FPGA_TO_AD9695_1_CSB
FROM_FPGA_TO_AD9695_1_PDWN	FROM_FPGA_TO_AD9695_1_PDWN
FROM_FPGA_TO_AD9695_2_CSB	FROM_FPGA_TO_AD9695_2_CSB
FROM_FPGA_TO_AD9695_2_PDWN	FROM_FPGA_TO_AD9695_2_PDWN
FROM_FPGA_TO_AD9695_3_CSB	FROM_FPGA_TO_AD9695_3_CSB
FROM_FPGA_TO_AD9695_3_PDWN	FROM_FPGA_TO_AD9695_3_PDWN
FROM_FPGA_TO_AD9695_4_CSB	FROM_FPGA_TO_AD9695_4_CSB
FROM_FPGA_TO_AD9695_4_PDWN	FROM_FPGA_TO_AD9695_4_PDWN
FROM_FPGA_TO_AD9695_1_FDA	FROM_FPGA_TO_AD9695_1_FDA
FROM_FPGA_TO_AD9695_1_FDB	FROM_FPGA_TO_AD9695_1_FDB
FROM_FPGA_TO_AD9695_2_FDA	FROM_FPGA_TO_AD9695_2_FDA
FROM_FPGA_TO_AD9695_2_FDB	FROM_FPGA_TO_AD9695_2_FDB
FROM_FPGA_TO_AD9695_3_FDA	FROM_FPGA_TO_AD9695_3_FDA
FROM_FPGA_TO_AD9695_3_FDB	FROM_FPGA_TO_AD9695_3_FDB
FROM_FPGA_TO_AD9695_4_FDA	FROM_FPGA_TO_AD9695_4_FDA
FROM_FPGA_TO_AD9695_4_FDB	FROM_FPGA_TO_AD9695_4_FDB

→ AD9695_1234_CNFG

Harness_LMK04828_CONF

LMK_RESET	LMK_RESET
LMK_SYNC	LMK_SYNC
LMK_nCS	LMK_nCS
LMK_SCK	LMK_SCK
LMK_SDIO	LMK_SDIO
LMK_STATUS_LD1	LMK_STATUS_LD1
LMK_STATUS_LD2	LMK_STATUS_LD2
LMK_CLKIN_SEL0	LMK_CLKIN_SEL0
LMK_CLKIN_SEL1	LMK_CLKIN_SEL1

LMK04828_CONF → LMK04828_CONF

Harness_FPGA_CONF


FPGA_CONF_DATA_0	FPGA_CONF_DATA_0
FPGA_CONF_DATA_1	FPGA_CONF_DATA_1
FPGA_CONF_DATA_2	FPGA_CONF_DATA_2
FPGA_CONF_DATA_3	FPGA_CONF_DATA_3
FPGA_CONF_nCS	FPGA_CONF_nCS


FPGA_CONF → FPGA_CONF


Подп. и дата | Инв.№ дубл. | Взам.инв.№ | Подпись и дата | Инв.№ подл.


Изм.	Лист	№ докум.	Подп.	Дата	Лист 50


Копировал Формат А3
















Подп. и дата

Инв.№ дубл.

Взам.инв.№

Подпи дата


Инв.№ подл.


Изм.	Лист	№ докум.	Подп.	Дата

Лист 51

Копировал

Формат А3


U_DDR3
DDR3.SchDoc
DDR3_A0
DDR3_A1
DDR3_A2
DDR3_A3
DDR3_A4
DDR3_A5
DDR3_A6
DDR3_A7
DDR3_A8
DDR3_A9
DDR3_A10
DDR3_A11
DDR3_A12
DDR3_A13
DDR3_DQ0
DDR3_DQ1
DDR3_DQ2
DDR3_DQ3
DDR3_DQ4
DDR3_DQ5
DDR3_DQ6
DDR3_DQ7
DDR3_DQ8
DDR3_DQ9
DDR3_DQ10
DDR3_DQ11
DDR3_DQ12
DDR3_DQ13
DDR3_DQ14
DDR3_DQ15
DDR3_BA0
DDR3_BA1
DDR3_BA2
DDR3_CKE
DDR3_CSn
DDR3_LDM
DDR3_ODT
DDR3_RASn
DDR3_CASn
DDR3_WEn
DDR3_RESETn
DDR3_UDM
DDR3_CK_p
DDR3_CK_n
DDR3_LDQS_p
DDR3_LDQS_n
DDR3_UDQS_p
DDR3_UDQS_n
FPGA_B8A_DDR3_CLK_n
FPGA_B8A_DDR3_CLK_p
VCCO_34_1V5
R11
80.6R
VRN_34
R41
VRP_34
GND_D
VCCO_33_1V5
R98
VRN_33
R115
VRP_33
D1.15
HP
BANK 34
xc7k410tffg900
DDR3_VREF_1V5
C879
0.1uF
D1.10
BANK 33
C888
Подп. и дата
Инв.№ дубл.
Взам.инв.№
Подпись дата
Инв.№ подл.
Изм.
Лист
№ докум.
Подп.
Дата
Лист
52
Копировал
Формат А3




Подп. и дата | Инв.№ дубл. | Взам.инв.№ | Подп. и дата | Инв.№ подл.

Изм.	Лист	№ докум.	Подп.	Дата


Лист 53

Копировал

Формат А3


D1.9
BANK 32
HP
xc7k410tffg900
VCCO_32_2V5
U_FPGA_GXB_L
FPGA_GXB_L.SchDoc
U_FPGA_GXB_R
FPGA_GXB_R.SchDoc
OK!
Harness_AD9695_1_JESD
Harness_AD9695_2_JESD
Harness_AD9695_3_JESD
Harness_AD9695_4_JESD
Harness_LKM04828_FPGA_SYSREF_IN
Harness_LMK04828_FPGA_SYSREF_OUT
Harness_LKM04828_CLK_JESD_OUT_0
Harness_LKM04828_CLK_JESD_OUT_1
Harness_Ext_CLK_REF
UP_LINK_RX_TX
C684
C701
C717
C807
C1002
C1003
R168
R246
0.1uF
100R
Лист
54
Копировал
Формат А3

OK!




Подп. и дата
Инв.№ дубл.
Взам.инв.№
Подпи дата
Инв.№ подл.

Изм.	Лист	№ докум.	Подп.	Дата

Лист 55

Копировал Формат А3

OK!



Изм.	Лист	№ докум.	Подп.	Дата

Лист 56

Копировал

Формат А3

Подп. и дата

Инв.№ дубл.

Взам.инв.№

Подпи дата

Инв.№ подл.

LKM04828_CLK_JESD_OUT
LKM04828_CLK_JESD_OUT
Harness_LKM04828_CLK_JESD_OUT
CLK_JESD_OUT_p
CLK_JESD_OUT_n
CLK_JESD_OUT_p
CLK_JESD_OUT_n

LKM04828_CLK_JESD_OUT_0
LKM04828_CLK_JESD_OUT_0
Harness_LKM04828_CLK_JESD_OUT_0
LKM04828_CLK_JESD_OUT_0_p
LKM04828_CLK_JESD_OUT_0_n
LKM04828_CLK_JESD_OUT_0_p
LKM04828_CLK_JESD_OUT_0_n

LKM04828_CLK_JESD_OUT_1
LKM04828_CLK_JESD_OUT_1
Harness_LKM04828_CLK_JESD_OUT_1
LKM04828_CLK_JESD_OUT_1_p
LKM04828_CLK_JESD_OUT_1_n
LKM04828_CLK_JESD_OUT_1_p
LKM04828_CLK_JESD_OUT_1_n

LMK04828_CLKIN1
LMK04828_CLKIN1
Harness_LMK04828_CLKIN1
LMK04828_CLKIN1_p
LMK04828_CLKIN1_n
LMK04828_CLKIN1_p
LMK04828_CLKIN1_n

Ext_INput_CLK_REF
Ext_INput_CLK_REF
Harness_Ext_INput_CLK_REF
Ext_INput_CLK_REF_p
Ext_INput_CLK_REF_n
Ext_INput_CLK_REF_p
Ext_INput_CLK_REF_n

Ext_CLK_REF
Ext_CLK_REF
Harness_Ext_CLK_REF
Ext_CLK_REF_p
Ext_CLK_REF_n
Ext_CLK_REF_p
Ext_CLK_REF_n

VCC_2V5
L110
C880 0.1uF
C881 2.2uF
C882 10uF
GND_D
VCC_2V5
R147 10k
ZQ3
OE
NC
GND
VDD
CLK-
CLK+
511FCA100M000BAG
OSC_100MHz_N
OSC_100MHz_P
FPGA_B8A_DDR3_CLK_n
FPGA_B8A_DDR3_CLK_p
R19 DNI
R23 DNI
GND_D

DD21
CLK_JESD_OUT_p
CLK_JESD_OUT_n
D
D
VTD
VTD
Q0
Q0
Q1
Q1
LKM04828_CLK_JESD_OUT_0_p
LKM04828_CLK_JESD_OUT_0_n
LKM04828_CLK_JESD_OUT_1_p
LKM04828_CLK_JESD_OUT_1_n
VCC_2V5
L106
C1004 0.1uF
C1005 0.1uF
C1006 0.1uF
VCC
NC
VEE
EP
NB6L11S
GND_D

SI570 (ПРОГРАММИРУЕМЫЙ, 2.5 V, LVDS) ЗАМЕНЕН НА CCPD-033X-25-156.25 (НЕ ПРОГР., 3.3V, LVPECL)

DD22
Ext_INput_CLK_REF_p
Ext_INput_CLK_REF_n
LMK04828_CLKIN1_p
LMK04828_CLKIN1_n
Ext_CLK_REF_p
Ext_CLK_REF_n
VCC_2V5
L107
C1007 0.1uF
C1008 0.1uF
C1009 0.1uF
NB6L11S
GND_D

MGTAVCC_1V0
VCC_2V5
VCC_3V3
R189 0R
R245 0R
R172 49.9R
R173 49.9R
R174 100R
R176 100R
R175 100R
R177 100R
R178 100R
R188 100R
C894 0.1uF
C897 0.1uF
R164 10k
ZQ2
ENABLE
N/C
GND
VCC
COMP OUT
OUT
CCPD-033X-25
SLII_CLK_n
SLII_CLK_p
SLII_CLK_n
SLII_CLK_p
GND_D

VCC_3V3
C895 1uF
C896 0.1uF
GND_D





Figure 6: 3.3V LVPECL to 2.5V Differential Receiver AC-Coupled Interface

Подп. и дата
Инв.№ дубл.
Взам.инв.№
Подпись дата
Инв.№ подл.

Изм.	Лист	№ докум.	Подп.	Дата

Лист 57

Копировал Формат А3



U_LMK04828_IC
LMK04828_IC.SchDoc
LMK_RESET
LMK_SYNC
LMK_nCS
LMK_SCK
LMK_SDIO
LMK_STATUS_LD1
LMK_STATUS_LD2
LMK_CLKIN_SEL0
LMK_CLKIN_SEL1
FPGA_SYSREF_OUT_p
FPGA_SYSREF_OUT_n
LMK04828_CLKIN1_p
LMK04828_CLKIN1_n
LMK04828_OUT0_p
LMK04828_OUT0_n
LMK04828_OUT1_p
LMK04828_OUT1_n
LMK04828_OUT2_p
LMK04828_OUT2_n
LMK04828_OUT3_p
LMK04828_OUT3_n
LMK04828_OUT4_p
LMK04828_OUT4_n
LMK04828_OUT5_p
LMK04828_OUT5_n
LMK04828_OUT6_p
LMK04828_OUT6_n
LMK04828_OUT7_p
LMK04828_OUT7_n
LMK04828_OUT8_p
LMK04828_OUT8_n
LMK04828_OUT9_p
LMK04828_OUT9_n
LMK04828_OUT10_p
LMK04828_OUT10_n
LMK04828_OUT11_p
LMK04828_OUT11_n
LMK04828_OUT12_p
LMK04828_OUT12_n
LMK04828_OUT13_p
LMK04828_OUT13_n
U_LMK04828_OUT
LMK04828_OUT.SchDoc
LMK04828_r_OUT0_p
LMK04828_r_OUT0_n
LMK04828_r_OUT1_p
LMK04828_r_OUT1_n
LMK04828_r_OUT2_p
LMK04828_r_OUT2_n
LMK04828_r_OUT3_p
LMK04828_r_OUT3_n
LMK04828_r_OUT4_p
LMK04828_r_OUT4_n
LMK04828_r_OUT5_p
LMK04828_r_OUT5_n
LMK04828_r_OUT6_p
LMK04828_r_OUT6_n
LMK04828_r_OUT7_p
LMK04828_r_OUT7_n
LMK04828_r_OUT8_p
LMK04828_r_OUT8_n
LMK04828_r_OUT9_p
LMK04828_r_OUT9_n
LMK04828_r_OUT10_p
LMK04828_r_OUT10_n
LMK04828_r_OUT11_p
LMK04828_r_OUT11_n
LMK04828_r_OUT12_p
LMK04828_r_OUT12_n
LMK04828_r_OUT13_p
LMK04828_r_OUT13_n
LKM04828_CLKOUT0_P
LKM04828_CLKOUT0_N
LKM04828_SCLKOUT1_P
LKM04828_SCLKOUT1_N
LKM04828_CLKOUT2_P
LKM04828_CLKOUT2_N
LKM04828_SCLKOUT3_P
LKM04828_SCLKOUT3_N
LKM04828_CLKOUT4_P
LKM04828_CLKOUT4_N
LKM04828_SCLKOUT5_P
LKM04828_SCLKOUT5_N
LKM04828_CLKOUT6_P
LKM04828_CLKOUT6_N
LKM04828_SCLKOUT7_P
LKM04828_SCLKOUT7_N
CLK_JESD_OUT_p
CLK_JESD_OUT_n
FPGA_SYSREF_IN_p
FPGA_SYSREF_IN_n
LKM04828_CLKOUT12_P
LKM04828_CLKOUT12_N
LKM04828_SCLKOUT13_P
LKM04828_SCLKOUT13_N
LKM04828_CLKOUT10_P
LKM04828_CLKOUT10_N
LKM04828_SCLKOUT11_P
LKM04828_SCLKOUT11_N



LKM04828_CLK_JESD_OUT
LKM04828_CLK_JESD_OUT
Harness_LKM04828_CLK_JESD_OUT
CLK_JESD_OUT_p
CLK_JESD_OUT_n
CLK_JESD_OUT_p
CLK_JESD_OUT_n


LKM04828_FPGA_SYSREF_IN
LKM04828_FPGA_SYSREF_IN
Harness_LKM04828_FPGA_SYSREF_IN
FPGA_SYSREF_IN_p
FPGA_SYSREF_IN_n
FPGA_SYSREF_IN_p
FPGA_SYSREF_IN_n



LKM04828_FPGA_SYSREF_OUT
LKM04828_FPGA_SYSREF_OUT
Harness_LKM04828_FPGA_SYSREF_OUT
FPGA_SYSREF_OUT_p
FPGA_SYSREF_OUT_n
FPGA_SYSREF_OUT_p
FPGA_SYSREF_OUT_n



LKM04828_CLKIN1
LKM04828_CLKIN1
Harness_LKM04828_CLKIN1
LKM04828_CLKIN1_p
LKM04828_CLKIN1_n
LKM04828_CLKIN1_p
LKM04828_CLKIN1_n



Harness_LKM04828_CONF
LMK_RESET
LMK_SYNC
LMK_nCS
LMK_SCK
LMK_SDIO
LMK_STATUS_LD1
LMK_STATUS_LD2
LMK_CLKIN_SEL0
LMK_CLKIN_SEL1
LMK04828_CONF
LMK04828_CONF


Harness_LKM04828_DAC1_CLKOUT
LKM04828_DAC1_CLKOUT
LKM04828_DAC1_CLKOUT
LKM04828_CLKOUT10_P
LKM04828_CLKOUT10_N
LKM04828_SCLKOUT11_P
LKM04828_SCLKOUT11_N
LKM04828_SCLKOUT11_P
LKM04828_SCLKOUT11_N
LKM04828_CLKOUT10_P
LKM04828_CLKOUT10_N



Harness_LKM04828_DAC2_CLKOUT
LKM04828_DAC2_CLKOUT
LKM04828_DAC2_CLKOUT
LKM04828_CLKOUT12_P
LKM04828_CLKOUT12_N
LKM04828_SCLKOUT13_P
LKM04828_SCLKOUT13_N
LKM04828_CLKOUT12_P
LKM04828_CLKOUT12_N
LKM04828_SCLKOUT13_P
LKM04828_SCLKOUT13_N


Harness_LKM04828_ADC1_CLKOUT
LKM04828_ADC1_CLKOUT
LKM04828_ADC1_CLKOUT
LKM04828_CLKOUT0_P
LKM04828_CLKOUT0_N
LKM04828_SCLKOUT1_P
LKM04828_SCLKOUT1_N
LKM04828_CLKOUT6_P
LKM04828_CLKOUT6_N
LKM04828_SCLKOUT7_P
LKM04828_SCLKOUT7_N



Harness_LKM04828_ADC2_CLKOUT
LKM04828_ADC2_CLKOUT
LKM04828_ADC2_CLKOUT
LKM04828_CLKOUT2_P
LKM04828_CLKOUT2_N
LKM04828_SCLKOUT3_P
LKM04828_SCLKOUT3_N
LKM04828_SCLKOUT5_P
LKM04828_SCLKOUT5_N
LKM04828_CLKOUT4_P
LKM04828_CLKOUT4_N


Harness_LKM04828_ADC3_CLKOUT
LKM04828_ADC3_CLKOUT
LKM04828_ADC3_CLKOUT
LKM04828_CLKOUT4_P
LKM04828_CLKOUT4_N
LKM04828_SCLKOUT5_P
LKM04828_SCLKOUT5_N
LKM04828_SCLKOUT3_P
LKM04828_SCLKOUT3_N
LKM04828_CLKOUT2_P
LKM04828_CLKOUT2_N


Harness_LKM04828_ADC4_CLKOUT
LKM04828_ADC4_CLKOUT
LKM04828_ADC4_CLKOUT
LKM04828_CLKOUT6_P
LKM04828_CLKOUT6_N
LKM04828_SCLKOUT7_P
LKM04828_SCLKOUT7_N
LKM04828_CLKOUT0_P
LKM04828_CLKOUT0_N
LKM04828_SCLKOUT1_P
LKM04828_SCLKOUT1_N


DD20
LMK0482x
CLKIN0
CLKIN0
CLKIN1/FIN/FBCLKIN
CLKIN1/FIN/FBCLKIN
OSCIN
OSCIN
RESET/GPO
SYNC/SYSREF_REQ
CLKIN_SEL0
CLKIN_SEL1
CS
SCK
SDIO
STATUS_LD1
STATUS_LD2
VCC1_VCO
VCC2_CG1
VCC3_SYSREF
VCC4_CG2
VCC5_DIG
VCC6_PLL1
VCC7_OSCOUT
VCC8_OSCIN
VCC9_CP2
VCC10_PLL2
VCC11_CG3
VCC12_CG0
CPOUT1
CPOUT2
LDOBYP1
LDOBYP2
DCLKOUT0
DCLKOUT0
SDCLKOUT1
SDCLKOUT1
DCLKOUT2
DCLKOUT2
SDCLKOUT3
SDCLKOUT3
DCLKOUT4
DCLKOUT4
SDCLKOUT5
SDCLKOUT5
DCLKOUT6
DCLKOUT6
SDCLKOUT7
SDCLKOUT7
DCLKOUT8
DCLKOUT8
SDCLKOUT9
SDCLKOUT9
DCLKOUT10
DCLKOUT10
SDCLKOUT11
SDCLKOUT11
DCLKOUT12
DCLKOUT12
SDCLKOUT13
SDCLKOUT13
OSCOUT/CLKOUT2
OSCOUT/CLKOUT2
NC
NC
NC
DAP
LMK04828_C_CLKIN0_p
LMK04828_C_CLKIN0_n
LMK04828_C_CLKIN1_p
LMK04828_C_CLKIN1_n
LMK04828_OSCIN_p
LMK04828_OSCIN_n
LMK_RESET
LMK_SYNC
LMK_CLKIN_SEL0
LMK_CLKIN_SEL1
LMK_nCS
LMK_SCK
LMK_SDIO
LMK_STATUS_LD1
LMK_STATUS_LD2
CP1
CP2
CP3
CP4
VCC_LMK04828_VCO_DIG_PLL1
VCC_LMK04828_CG1
VCC_LMK04828_SYSREF
VCC_LMK04828_CG2
VCC_LMK04828_OSCOUT
VCC_LMK04828_OSCIN
VCC_LMK04828_CP2
VCC_LMK04828_PLL2
VCC_LMK04828_CG3
VCC_LMK04828_CG0
CPout1
CPout2
LMK04828_OUT0_p
LMK04828_OUT0_n
LMK04828_OUT1_p
LMK04828_OUT1_n
LMK04828_OUT2_p
LMK04828_OUT2_n
LMK04828_OUT3_p
LMK04828_OUT3_n
LMK04828_OUT4_p
LMK04828_OUT4_n
LMK04828_OUT5_p
LMK04828_OUT5_n
LMK04828_OUT6_p
LMK04828_OUT6_n
LMK04828_OUT7_p
LMK04828_OUT7_n
LMK04828_OUT8_p
LMK04828_OUT8_n
LMK04828_OUT9_p
LMK04828_OUT9_n
LMK04828_OUT10_p
LMK04828_OUT10_n
LMK04828_OUT11_p
LMK04828_OUT11_n
LMK04828_OUT12_p
LMK04828_OUT12_n
LMK04828_OUT13_p
LMK04828_OUT13_n
GND_D
C883 10uF
C884 0.1uF
FPGA_SYSREF_OUT_p
FPGA_SYSREF_OUT_n
LMK04828_CLKIN1_p
LMK04828_CLKIN1_n
C898 0.1uF
C999 0.1uF
C1000 0.1uF
C1001 0.1uF
Loop Filter
CPout2
47pF
3900pF
620 Om
Loop Filter
CPout1
0.1uF
0.68uF
39 KOm
R29 0R
C1010 47pF
C1012 3900pF
C1011 0.1uF
C1013 0.68uF
R165 680R
R163 39k
LMK04828_VCC_3V3
L122
C887 0.01uF
C996 0.1uF
C997 0.1uF
C998 2.2uF
ZQ1
OE
NC
GND
VDD
CLK-
CLK+
515BDA125M000BAGR
R247 10k
VCXO_125MHz_N
VCXO_125MHz_P
R167 200R
C886 0.1uF
C885 0.1uF
LMK04828_OSCIN_n
LMK04828_OSCIN_p
замена_VCXO_3V3_LVDS. Согласование refclk_ножки 43 и 44
U_LMK04828_CAP
LMK04828_CAP.SchDoc
Подп. и дата
Инв.№ дубл.
Взам.инв.№
Подпи дата
Инв.№ подл.
Изм.
Лист
№ докум.
Подп.
Дата
Лист
59
Копировал
Формат А3

BLM31PG121SN1L
T520B106M016ATE100




Подп. и дата
Инв.№ дубл.
Взам.инв.№
Подпи дата
Инв.№ подл.

Изм.	Лист	№ докум.	Подп.	Дата

Лист 60

Копировал Формат А3



Подп. и дата

Инв.№ дубл.

Взам.инв.№

Подп. и дата


Инв.№ подл.


Изм.	Лист	№ докум.	Подп.	Дата


Лист 61


Копировал


Формат А3











Подп. и дата | Инв.№ дубл. | Взам.инв.№ | Подпи дата | Инв.№ подл.

Изм.	Лист	№ докум.	Подп.	Дата

Лист 62

Копировал Формат А3

