
# **MIPS**

מימוש מצונר


### מימוש Pipeline - מוטיבציה

- במימושים הקודמים הפקודות התבצעו אחת אחרי במימושים הקודמים הפקודות התבצעו אחת אחרי במימושים הקודמים הפקודות התבצעו אחת אחרי
  - רק כאשר פקודה הסתיימה נשלפה הפקודה הבאה מהזיכרון.
- במימוש ה-Pipeline המעבד עוסק במספרפקודות בו זמנית, כל פקודה בשלב אחר של ביצוע
  - ∘ מימוש בצורה זו יאפשר לנו לעלות את הספיקה של המערכת (throughput) של המערכת


## דוגמא לצינור



## שלבי הביצוע במימוש Single-Cycle



# עקרון מימוש הצינור במעבד ה-MIPS



### השוואת ביצועים


#### ללא צינור: ▶

- י זמן המחזור נקבע לפי הפקודה האיטית ביותר.
  - 0.8ns = מחזור שעון  $\circ$ 
    - $CPI = 1 \circ$
    - הספיקה = 1/0.8ns ∘


#### עם צינור: ▶

- . זמן המחזור נקבע לפי השלב האיטי ביותר ∘
- $1 \text{ ns} = 5 \times 0.2 \text{ ns} = 1 \text{ ns}$  זמן מחזור X זמן הצינור  $\circ$
- ביצוע כל פקודה ימשך 5 מחזורי שעון (גם אם אפשר בפחות)
  - (מצב אידיאלי) כל מחזור שעון מסתיימת פקודה (מצב אידיאלי) CPI = 1
    - 1/0.2ns = (האידיאלית) • הספיקה

## ביצוע פקודות W בצינור




### הוספת רגיסטרים לצינור מסלול הנתונים




- ררגיסטרים צריכים להכיל את כל המידע שעובר בין ▶ השלבים
  - צריך להיות ברוחב 64 ביט IF/ID לדוגמא, רגיסטר


### הוספת רגיסטרים לצינור מסלול הנתונים




- הצינור מכיל 5 שלבים אך מספיקים4 רגיסטרים להפרדה בין השלבים
- ∘ השלב האחרון תמיד מסתיים בכתיבה לרגיסטר

















## אן לביצע פקודת W





## אן לביצע פקודת W






### העברת נתונים במסלול הנתונים המצונר

- במקרה שצריכים נתונים משלב כלשהו בשלב מאוחרבצינור, חייבים להעביר נתונים אלו לאורך הצינור.
- גפקודת שמומשה בשקפים הקודמים יש בעיה, מהי? כיצד ניתן לפתור אותה?
- עד שמגיעים לשלב ה-write−back הרגיסטר בו יש לאחסן עד שמגיעים לשלב ה-rt) שייך לפקודה אחרת.
  - → הפתרון להעביר את מספר הרגיסטר בצינור, יחד עם הנתונים.

### העברת נתונים במסלול הנתונים המצונר



צורת הפתרון תבוא לידי ביטוי גם עם אותות אחרים במעבד

### דוגמא

נתונה סדרת הפקודות הבאה:

```
Iw $10, 20($1)
sub $11, $2, $3
add $12, $3, $4
Iw $13, 24($1)
add $14, $5, $6
```


- יש להציג את שלבי ביצוע הפקודות: 🕨
- ?מה מבצעת כל יחידה במעבד בכל מחזור שעון

## דיאגרמה קלאסית להצגת הרצה בצינור

Program execution order (in instructions)


lw \$10, 20(\$1)	Instruction	Instruction	Execution	Data	Write-back				
IW ΦΙΟ, ΔΟ(ΦΙ)	fetch	decode	LACCULION	access	Wille back				
sub \$11, \$2, \$3		Instruction	Instruction	Execution	Data	Write-back			
		fetch	decode	LXCCUIIOII	access				
add \$12, \$3, \$4			Instruction	Instruction	Execution	Data	Write-back		
			fetch	decode	LXCCullott	access	WITE-back		
lw \$13, 24(\$1)		Ins	Instruction	Instruction	Execution	Data	Write-back		
				fetch	decode	Execution	access	Wille-back	
add \$14, \$5, \$6					Instruction	ction Instruction	Execution	Data	Write-back
auu φ14, φ5, φ6					fetch	decode	Execution	access	Wille-back

### הצגת הרצה בצינור




### הצגת הרצה בצינור (במחזור שעון נבחר)

add \$14, \$5, \$6	lw \$13, 24 (\$1)	add \$12, \$3, \$4	sub \$11, \$2, \$3	lw \$10, 20(\$1)
Instruction fetch	Instruction decode	Execution	Memory	Write-back



### הבקר המצונר




### אותות הבקרה


- האותות הנדרשים למימוש מצונר זהים לאותות שהיו במימוש Single-Cycle:
  - 3 אותות ששולטים בבוררים השונים
    - RegDst, ALUSrc, MemtoReg •
  - 3 אותות ששולטים בקריאה וכתיבה
  - RegWrite, MemRead, MemWrite •
  - אות ששולט במנגנון הקפיצה המותנית 🕨
  - בכנס לשער AND עם תוצאת ה-Zero ∘
  - ALU-אות (2 ביט) שעובר ליחידת הבקרה של ה
- יחידת הבקרה המשנית ALUcontrol זהה גם היא למימושים הקודמים

### הבקר המצונר

- במימוש המצונר כל אות בקרה דרוש רק כאשר ביצוע הפקודה נמצא בשלב הרלוונטי לאות בקרה זה.
- לכן ניתן לצנר את אותות הבקרה, כך שיעברו לשלבים הבאים יחד עם הנתונים.



## מסלול הנתונים והבקר המצונר




### בעיות במימוש מצונר

- ויכולות להיות אבעיות במימוש מצונר מכונות Hazards ויכולות להיות משני סוגים:
  - בעיות שנוצרות תלות הביצוע של פקודה Data Hazards ∘בתוצאה של פקודות קודמות שעדיין בשלבי ביצוע בצינור
  - בעיות המתעוררות כאשר הפקודות אינן :Control Hazards מבוצעות לפי סדר איחסונן בזיכרון.
- שני סוגי הבעיות פוגעים ביכולת המעבד להעסיק את כל שלבי מסלול הנתונים כל הזמן. לכן ביצועי המעבד נפגעים.

### Data Hazards

- נוצרים כאשר תוצאה של פקודה אחת Data Hazards > דרושה לביצוע הפקודה שאחריה בצינור.
- add \$s0, \$t0, \$t1
- sub \$t2, \$s0, \$t3
- רפקודה השניה משתמשת בתוצאת החישוב של הפקודה הראשונה לפני שנרשמה לרגיסטר.




### פתרונות ל-Data Hazards

- ניתן לפתור את הבעיה על ידי הרחקת הפקודה השניה מהראושנה
- על ידי הכנסת 3 פקודות שלא עושות כלום (nop)החסרון: במקרים אלו יש צורך ב-4 מחזורי שעון לביצוע פקודה.
  - על ידי הכנסת 3 פקודות שלא תלויות •
  - כיוון שרצף פקודות עם תלות אחת בשניה שכיח, כדאי לנסות לפתור בדרך אחרת
    - "לבנות מנגנון בחומרה שיאפשר "קיצורי דרך" •

### פתרונות חומרה ל-Data Hazards

הפתרון מבוסס על העובדה שכאשר פקודה זקוקה לנתון
 מפקודה קודמת, יתכן שנתון זה נמצא במקום כלשהו בצינור
 גם אם לא הסתיים ביצוע הפקודה.

#### בדוגמא שלנו: •



(עקיפה) Forwarding (עקיפה) •

## forwarding דוגמא נוספת לצורך ב

נבחן את רצף הפקודות הבא:


```
sub $2, $1,$3 # Register $2 written by sub
and $12,$2,$5 # 1st operand($2) depends on sub
or $13,$6,$2 # 2nd operand($2) depends on sub
add $14,$2,$2 # 1st($2) & 2nd($2) depend on sub
sw $15,100($2) # Base ($2) depends on sub
```

- נניח שערך הרגיסטר \$2 לפני הפקודה הראשונה היה 10
  - .-20 לאחר החיסור ערכו •
  - -20 המתכנת התכוון שהפקודות הבאות ישתמשו בערך •

## forwarding דוגמא נוספת לצורך ב

Time (in clock cycles)

sw \$15, 100(\$2)



## forwarding מימוש

- לצורך מימוש מנגנון העקיפה יש צורך בשני מרכיבים:
- ∘ מנגנון שיזהה את ה-data hazard יקבע איזו פקודה זקוקה לנתון מאיזו פקודה ויפיק אותות בקרה מתאימים
- תוספת חומרה למסלול הנתונים (בוררים וחיבורי מעקפים), כךשיהיה אפשרי להביא את הנתונים המתאימים למקומות המתאימים.

### data hazards זיהוי


- בשלב EX מנגנון הזיהוי בוחן את הפקודה שנמצאת בשלב
- עלולות שלפניה (הנמצאות בשלבים MEM ו-WB) עלולותלגרום hazard, במידה והן כותבות לקובץ הרגיסטרים.
  - RegWrite זיהוי כתיבה יעשה על ידי בחינת ערך אות הבקרה בקרה ברגיסטרים EX/MEM, MEM/WB.
    - בנוסף יש לבדוק אם הרגיסטר שעומד להכתב זהה לרגיסטר בנוסף שמשמש את הפקודה בשלב EX
    - 1a. EX/MEM.RegisterRd = ID/EX.RegisterRs
    - 1b. EX/MEM.RegisterRd = ID/EX.RegisterRt
    - 2a. MEM/WB.RegisterRd = ID/EX.RegisterRs
    - 2b. MEM/WB.RegisterRd = ID/EX.RegisterRt


## זיהוי data hazards - מקרים מיוחדים

- כאשר הרגיסטר שכותבים\קוראים ממנו הוא רגיסטר 0 אין > צורך בעקיפה
  - אם כמה מהתנאים מתקיימים: ▶
  - 1a. EX/MEM.RegisterRd = ID/EX.RegisterRs
  - 1b. EX/MEM.RegisterRd = ID/EX.RegisterRt
  - 2a. MEM/WB.RegisterRd = ID/EX.RegisterRs
  - 2b. MEM/WB.RegisterRd = ID/EX.RegisterRt
    - יש לבחור את התנאי שמתאים לפקודה המאוחרת יותר (1) יש לבחור את
      - י לדוגמא: ◦


- add \$1,\$1,\$2
- add \$1,\$1,\$3
- add \$1,\$1,\$4

### הבאת הנתונים המתאימים






# forwarding מימוש



# forwarding מימוש



Mux control	Source	Explanation
ForwardA = 00	ID/EX	The first ALU operand comes from the register file.
ForwardA = 10	EX/MEM	The first ALU operand is forwarded from the prior ALU result.
ForwardA = 01	MEM/WB	The first ALU operand is forwarded from data memory or an earlier ALU result.
ForwardB = 00	ID/EX	The second ALU operand comes from the register file.
ForwardB = 10	EX/MEM	The second ALU operand is forwarded from the prior ALU result.
ForwardB = 01	MEM/WB	The second ALU operand is forwarded from data memory or an earlier ALU result.

#### תרגיל

עבור רצף הפקודות הבא:


```
sub $2, $1,$3
```

- and \$12,\$2,\$5
- or \$13,\$6,\$2
- add \$14,\$2,\$2

forwarding יש להסביר איזה אותות בקרה יחידת ה תוציא בכל מחזור שעון בעת ביצוע הפקודות.


### Load hazard

לא ניתן לבצע forwarding מפקודת lw לא ניתן לבצע כי הנתון הנקרא מהזיכרון זמין רק במחזור



### Load hazard

במקרה זה אין ברירה אלא להכניס עיכוב למחזור שעון אחד



- ניתן לעשות ע"י הקומפיילר שיכניס nop ניתן לעשות ע"י הקומפיילר שיכניס load hazard.
  - לאחר עיכוב במחזור אחד ניתן להפעיל את מנגנון העקיפה ALU-שיכניס את הנתון ל

#### פקודת pon

ב-MIPS פקודת מסו היא פקודת מכונה שכולה אפסים (32 סיביות)

ע זוהי פקודה מסוג R שמנסה לכתוב לרגיסטר ▶


רגיסטר 0 הוא "רגיסטר דמה", לכן פקודה זו לא עושה דבר. ▶

#### טיפול ב-load hazard בחומרה - זיהוי

- במקום שהקומפיילר יכניס nop, נרצה שהחומרה תגלה את הבעיה ותפעל לעכב (stall) את הפקודות הבאות.
  - קוראת load יש צורך במנגנון שבודק אם הפקודה אחרי load את הרגיסטר אותו ה-load מנסה לכתוב.
  - רוצים רוצים ביותר בו ניתן לדעת איזה רגיסטר רוצים ↓ לקרוא הוא ID
    - אם מתקיים התנאי
  - if (ID/EX.MemRead and ((ID/EX.RegisterRt = IF/ID.RegisterRs) or (ID/EX.RegisterRt = IF/ID.RegisterRt)))
    - מעכבים את הפקודות הבאות במחזור אחד •

### טיפול ב-load hazard בחומרה - ביצוע






#### טיפול ב-load hazard בחומרה - ביצוע

- :עדי לאפשר עיכוב ב-pipeline יש לבצע מספר פעולות
  - לא לטעון את הפקודה הבאה •
  - D לשמור על הפקודה הנוכחית בשלב ∘
  - EX החל משלב nop- להפוך את הפקודה הנוכחית ל-nop□
    - מימוש הפעולות יתבצע בצורה הבאה: 🕨
      - PC לרגיסטר en ∘
      - en לרגיסטר en ∘ הוספת
- להפוך את אותות הבקרה של הפקודה הנוכחית ל-0 החל משלב EX ∙
  - בצורה זו הרגיסטרים\זיכרון לא ישתנו •

#### (Load) Hazard detection-הוספת יחידת ה



#### תרגיל

עבור רצף הפקודות הבא:

- lw \$2, 20(\$1)
- and \$4,\$2,\$5

- ?hazard האם רצף הפקודות יוצר
- כמה מחזורי שעון נדרשים על מנת להשלים את שתי
   WB של הפקודות (משלב IF)
   של הפקודה השניה)?
  - יש לציין על שרטוט המעגל את האותות הרלוונטים לכל hazard-מחזור שעון ולהסביר איך מטופל

#### Data hazards נוספים

- ,וספים שלא דנו בהם data hazards ישנם
  - י לדוגמא: ◦

- add \$14,\$2,\$3
- sw \$14, 0(\$5)
  - יה יש להוסיף מנגנון שמבצע hazard כדי לטפל ב-forwarding לכניסת הזיכרון
- ישנם מקרים נוספים, יש לטפל בכל מקרה לגופו במידת רצורך.

#### סיכום Data hazards

מתרחש כאשר מנסים להשתמש בנתונים data hazards > לפני שהם זמינים.

ניתן לפתור בעיות מסוג זה בכמה דרכים:

(Reordering)

• שינוי סדר הפקודות

(Stall)

י לעכב את הפקודות הבאות ∘

שילוב חומרה יעודית 🍳


(Forwarding)

מנגנוני עקיפה •


(hazard detection) שלא ניתן לפתור ללא עיכוב hazards י זיהוי •

### Control hazards

- מתרחש כאשר יש פקודת קפיצה ולא Control hazard ניתן לטעון פקודות נוספות עד שיודעים את כתובת הפקודה הבאה.
  - במימוש המצונר שהוצג, טעינת PC במימוש המצונר שהוצג, טעינת מתבצעת במחזור השעון הרביעי





#### Control hazards



במקרה של קפיצה מספיקות להכנס לצינור שלוש פקודותשאינן אמורות להתבצע (אם תנאי הקפיצה מתקיים)

### Control hazard-דוגמא ל-





#### פתרונות אפשריים ל-Control hazards

- ניתן להכניס 3 פקודות nop לאחר כל קפיצה מותנית
  - יוצר עיכוב מיותר במקרה שלא צריך לקפוץ 🍨
    - שינוי סדר פקודות 🕨
- אם יש פקודות שבכל מקרה, ללא תלות בקפיצה, צריך לבצע,
   הקומפיילר יכול להזיזן לשלושת המקומות שאחרי פקודת הקפיצה
  - שינוי החומרה והתאמתה לטיפול במקרים אלו
    - במקרה שהקפיצה לא מתבצעת להמשיך כרגיל •
  - branch אם הקפיצה מתבצעת לנסות להקטין את מספר ה- delay slots

## הנחה שהקפיצה לא מתרחשת

- רמנגנון הראשון מסתמך על ההנחה שתנאי הקפיצה לא מתקיים.
  - תחת הנחה זו, ממשיכים לטעון את הפקודות הבאות לפי סדר. ◦
- ← ההנחה מאפשרת להמשיך כרגיל במקרה שלא צריך לקפוץ בכך חוסך עיכוב מיותר.
  - במקרה שההנחה לא מתקיימת יש לרוקן את הצינור מהפקודות שלא צריכות להתבצע.
  - ∘ המנגנון דומה לזה שראינו ב-load data hazard, שינוי אותות הבקרה ל-0.
- כעת יש לדרוס את אותות הבקרה בכל שלבי הצינור שאחרי השלבבו מתקבלת ההחלטה אם צריך לקפוץ (IF, ID, EX).


## branch delay slots-הקטנת ה

- :הרעיון שעומד מאחורי המנגנון
- לזהות מוקדם ככל שניתן אם צריך לקפוץ •
- ∘ לחשב מוקדם ככל הניתן את כתובת הקפיצה.
- לצורך חישוב כתובת הקפיצה יש צורך ב:
  - ∘ כתובת הפקודה הבאה
  - שדה ה-immediate מורחב ומוזז •
- שניהם זמינים כבר במחזור השעון השני (ID), ולכן ניתן לחשב את הכתובת כבר בשלב זה.
  - multi-cycle-דומה למה שעשינו במימוש ה

## branch delay slots-הקטנת ה

- על מנת לזהות אם צריך לבצע את הקפיצה יש להשוות תוכן שני רגיסטרים.
  - ער ההשוואה ID, אך ההשוואה וכן הרגיסטרים ידוע כבר בסוף שלב ה-ID, אך ההשוואה בעשית ב-ALU.
    - ID ניתן להקדים את ההשווה לסוף שלב ▶
    - (אין צורך ב-ALU -אין צורך ב XOR ושער Sur באמצעות שערי •
    - י ניתן להניח ששלב ID (קריאה מקובץ הרגיסטרים) היה קצר יותר מהשלבים האחרים מלכתחילה, כך שהתוספת לא משנה את זמן המחזור

## מעגל לטיפול ב-control hazards



## עם החומרה היעודית branch delay

- במקרה שהקפיצה מתבצעת >
- - וF.Flush נעשה על ידי האות ∘
  - במקרה שהקפיצה לא מתבצעת 🕨
  - . ממשיכים כרגיל ה pipeline לא מושפע. ◦


#### דוגמא

#### ע נתונה התוכנית הבאה ▶


```
36 sub $10, $4, $8
40 beq $1, $3, 7 # PC-relative branch to 40+4+7*4=72
44 and $12, $2, $5
48 or $13, $2, $6
52 add $14, $4, $2
56 slt $15, $6, $7
...
72 lw $4, 50($7)
```

יש להראות מה קורה במעגל כאשר תנאי הקפיצה מתקיים.

#### דוגמא



#### דוגמא



### בעיה שנוצרת עקב הוספת המנגנון

מה היה קורה אילו בדוגמא הקודמת התוכנית היתה:

```
36 sub $1 $4, $8
40 beq $1, $3, 7 # PC-relative branch to 40+4+7*4=72
44 and $12, $2, $5
48 or $13, $2, $6
52 add $14, $4, $2
56 slt $15, $6, $7
...
72 lw $4, 50($7)

20120 20120 20121 DX
```

- ?האם יבוצע בצורה תקינה
- רתשובה שלילית הערך שמשמש לבדיקת תנאי הקפיצה עדיין ▶ לא חושב בזמן ההשוואה
- במקרים שהנתון מחושב בזמן מאוחר יותר חייבים להכניס מחזורי stall + מנגנון forwarding
- stall יהיה צורך בשני מחזורי branch במקרה של פקודת load שאחריה •

#### תרגיל

נתון קטע הקוד הבא:

```
Labell: LW R2,0(R2)

BEQ R2,R0,Label; Taken once, then not taken

OR R2,R2,R3

SW R2,0(R5)
```

- יש לשרטט דיאגרמת ריצה מצונרת, בהנחה שאין hazards.
- ? מהו מספר מחזורי stall המינימלי לאחר כל פקודה
  - ?יש בכל פקודה hazards איזה
- בכל פקודה. forwarding בכל פקודה.

### פתרון

Program execution order (in instructions)

LW	R2,0(R2) Instruction fetch	Instruction decode	Execution	Data access	Write-back					
BEQ	R2,R0,Label	Instruction fetch	Instruction decode	Execution	Data access	Write-back				
OR	R2,R2,R3		Instruction fetch	Instruction decode	Execution	Data access	Write-back			
SW	R2,0(R5)			Instruction fetch	Instruction decode	Execution	Data access	Write-back		
					Instruction fetch	Instruction decode	Execution	Data access	Write-back	
*						Instruction fetch	Instruction decode	Execution	Data access	Write-back

### פתרון

Program execution order (in instructions)

LW	R2,0(R2) Instruction fetch	Instruction decode	Execution	Data access	Write-back						
BEQ	R2,R0,Label	Instruction fetch	Instruction decode	Execution	Data access	Write-back					
OR	R2,R2,R3		Instruction fetch	Instruction decode	Execution	Data access	Write-back				
LW	R2,0(R2)			Instruction fetch	Instruction decode	Execution	Data access	Write-back			
BEQ	R2,R0,Label				Instruction fetch	Instruction decode	Execution	Data access	Write-back		
OR	R2,R2,R3					Instruction fetch	Instruction decode	Execution	Data access	Write-back	
							Instruction fetch	Instruction decode	Execution	Data access	Write-back
SW	R2,0(R5)							•	•		<del></del>

