

## המחלקה להנדסת חשמל

## שם הפרויקט:

הטמעה של הגנות חומרה מבוססות רנדומיזציה בזמן במערכת קריפטוגרפית לצורך שיבוש זליגת המידע ומניעה התקפות ערוץ צד.

# Project name:

Implementation of countermeasures based on time randomization into cryptographic hardware to prevent information leakage and to prevent side channel attacks.

# ספר הפרויקט

עומר אביב , עוז יוסף עומר אביב שם הסטודנטים ש

שם המנחה: ד"ר ויצמן יואב

חתימת המנחה: מצורף אישור מנחה

11/9/2021 : תאריך הגשה



# תודות

בראש ובראשונה נרצה להודות למנחה שלנו , ד"ר יואב וימן על ההנחיה , הליווי ההכוונה , העזרה ,התמיכה והזמינות לכל שאלה שעלתה במהלך העבודה על הפרויקט ותרם רבות והצלחתו.

. ברצוננו להודות ליהודה ולצוות המעבדה של בר אילן על השימוש וההסבר ברכיבי המעבדה

ברצוננו להודות למשפחותינו אשר היו לנו לכתף תומכת במהלך ביצוע הפרויקט במהלך היום ואף בשעות המאוחרות של הלילה.

תודה רבה.



: אישור הגשה

## RE: בדיקת ספר הפרויקט פוסטר וקיטלוג



=/

To: Oz Yosef; Yoav Weizman; Yoav Weizman; Omer Aviv

מאשר להגשה

בהצלחה ושנה טובה



# תוכן עניינים

2	תודות
5	רשימותרשימות
7	מילון מונחיםמילון מונחים
8	
10	מבוא :
	AES
16	מטרת הפרויקט :
	מדדי ביניים ויעדי הפרויקטמדדי ביניים ויעדי הפרויקט
	סקירה ספרותית:
	- י סקר שוק:סקר שוק:
	: י י תכן ראשוני :
	 האתגר ההנדסי בפרויקט :
	חלופות מערכתיות :
	חלופות טכנולוגיות :
	הצפנה ומימוש על גבי כרטיסFPGA
	בדיקת פונקציונליות לאלגוריתם הAES הממומש :
	מימוש הצפנת AES בעזרת טכנולוגיית א
	מערך התקיפה:
	בינון הזכון פוויייייייייייייייייייייייייייייייייי
	ק: או פור בו
	פ כוב הנסון-וופ הצעה לעבודות המשך
	רבער דעבור ות הנוסן
	תכנית עבודה:
	ניהול סיכונים :
	רווז ס כונים רשימת מקורות :
	ו שימול מקוו וול : נספחים :
	נספורם פוסטר הפרויקט:
IUU	

## רשימות

#### איורים

- 1. ארכי<u>טקטורת הAES</u>
- 2. סוגי התקפות קריפטוגרפיות.
- 3. רכיב FPGA Xilinx Digilent Zybo Zyng-7000 ARM
  - 4. <u>טרנספורמציית הByteSub</u>
  - 5. תהליך ההזזה המחזורית
    - 6. תהליך ערבוב העמודות
  - 7. תהליך יצירת המפתח המורחב
  - 8. <u>הוספת המפתח ע"י פעולת XOR</u>
- חרשים מלבני המתאר את תהליך ההצפנה של 128b AES (צד שמאל) ואת התהליך הפענוח .9 (צד ימיון):
  - 10. סימולציית הסבב ההתחלתי Initial
  - 11. <u>תפוקת הסבב ה1 Round 1 output</u>
    - 12. הסבב האחרון Final round
  - 13. <u>השוואה בין מחשבון הצפנת AES לתוצאת הצפנת קוד</u>
    - 14. אַרכיטקטורה ראשונית של מימוש Random Clock
      - 15. מבנה פנימי של מעגל PLL
  - 16. <u>יצירת רכיב הPLL בVivado והשעונים המיוצרים בפאזות השונות</u>
    - 17. פיצול השעונים של הPLL בתוכנת הVivado
      - Buffer-Mux .18 גלובלי
      - 19. מבנה פנימי של LFSR בעל 3 ביטים
      - 20. חיבור בין רכיבי LFSR ו-LFSR
        - 21. מערכת הRandomClock
        - 22. סימולציית הRandomClock
    - 23. תרשים זרימת המידע של מערכת ה23
  - 24. תרשים מוגדל של זרימת המידע של מערכת הRandomClock AES
  - 25. תוצאות סימולציית מערכת ה AES RandomClock (ברמת zoom שונה)
    - 26. תוצאות מחשבון הAES
    - 27. תרשימי פיזור מתאם Pearson
      - 28. ציוד המדידה
      - 29. מהלך ואמצעי המדידה
      - 30. משקף תנודות במהלך המדידות

## <u>טבלאות</u>

- 1. השוואת חלופות מערכתיות
- 2. סבבים וגדלים אפשריים באלגוריתם AES
  - 3. <u>– טבלת החלפת הערכים (Sbox)</u>
  - 4. מודלי הכוח כתלות בשינויי הביטים
    - 5. ריכוז תוצאות המדידות

#### נוסחאות

- 1. ייצוג פולינומי
- 2. פעולת הכפל המודולרי
- P(x) מודולו GF( $2^8$ ) מודולו מודולו פלי של הקלט בשדה 3
  - 4. פולינום המקדמים הקבועים(פולינום עזר)
    - 5. חישוב עזר לערבוב העמודות
- 6. חישוב Round Key לאחר הפעולות בהתאם לdatah Round Round.
  - 7. מטריצת נתוני מדידות ההספק
    - B-Sbox(XxorK) מטריצת.8
    - 9. חישוב משקל Hamming
    - 10. חישוב מרחק Hamming
    - 11. מטריצת משקלי
- 12. מציאת מקדמי הקורלציה באמצעות מקדם המתאם של

#### גרפים

- one encryption without trigger noise .1
- <u>Unprotected Regular AES256 Hypothesis and key correlation over time using HW</u> .2 <u>correlation</u>
  - .3
- <u>Unprotected Regular AES256 Hypothesis and key correlation over time using HD</u> .4 <u>correlation</u>
  - Unprotected Regular AES256 HW correlation ratio over number of traces .5
  - Unprotected Regular AES256 HD correlation ratio over number of traces .6
- Unprotected Regular AES256 HD Correlation ratio for 16 keys over num of traces .7
- RandomClock Protected AES256 Hypothesis and key correlation over time using HW .8 correlation
- RandomClock Protected AES256 Hypothesis and key correlation over time using HD .9 correlation
  - RandomClock Protected AES256 HW correlation ratio over number of traces .10
  - RandomClock Protected AES256 HD correlation ratio over number of traces .11
- RandomClock Protected AES256 HW Correlation ratio for 16 keys over num of traces .12
- RandomClock Protected AES256 HD Correlation ratio for 16 keys over num of traces .13



## מילון מונחים

מפתח הצפנה סודי – רצף תווים אשר משמש כבסיס ייחודי לתוצאת ההצפנה והינו נסתר.

. צופן בלוקים סימטרי, Advanced Encryption Standard - AES

. סוג של משולב אשר ניתן לשינוי - (Field-Programmable Gate Array) FPGA

.Xilinx של חברת FPGA סביבת העבודה לכרטיסי – Vivado

רגיסטר שבו יחס ההתרחשויות ההולכות ונשנות במוצא תלוי (Linear Feedback Shift Register) LFSR במצבו הקודם.

RandomClock – שיטת יישום המאפשרת שימוש סלקטיבי במס שעונים באופן פסאודו אקראי בעזרת MuxBufferGlobalı.

. רכיב מחולל שעונים כתלות בשעון הייחוס בכניסתו –( Phase Locked Loop) PLL

היפותזה – השערה שטרם ניתן לה אישור מספק.

מודלי כוח - Power models, מדדים כמותיים למידת שינוי של אות או סיגנל.

קורלציה – מתאם, תכונה של קשר סטטיסטי בין משתנים.

המידע המוצפן במוצא אלגוריתם ההצפנה. – Cipher text

... – Plain text – המידע המקורי הלא מוצפן אשר נכנס לאלגוריתם ההצפנה..

התקפות ערוצי הצד - התקפות קרטוגרפיות המנצלות מידע שמושג מאופן היישום הפיזי או השימוש של מערכת ההצפנה .

.Power - תקיפה המתבססת על עיקרון מציאת קורלציית בין רמות - (Correlation Power Analysis) CPA

תקיפה המתבססת על ניתוח סטטיסטי של נתונים שנאספו מפעולות (Differential power analysis) DPA) - תקיפה המתבססת על ניתוח סטטיסטי של נתונים שנאספו מפעולות קרטוגרפיות מרובות.

CR – היחס בין הקורלציה של ההיפותזה הנכונה לבין הקורלציה השגויה הראשונה בגודלה.

AES – תיבת שיחלוף המהווה חלק מתהליך ההצפנה באלגוריתם S-Box

סביבת ריצה המיועדת לבדיקת תקינות אלגוריתם או מודל. – Test bench

Nb – פונקציה של גודל הבלוק

. פונקציה של אורך המפתח - Nk

. Nk,Nb מספר הסבבים הדרוש התלוי בערכי – Nr



#### תקציר:

מטרתו העיקרית של הפרויקט שלנו היא במימוש מערכת הצפנה שיכלול הגנות בחומרה שגורמות לפיזור של האינפורמציה בזמן כנגד התקפות צד אלקטרומגנטיות.

התקפות ערוץ צד אלקטרומגנטיות על מערכת החומרה , מאפשרות לנתח בצורה יעילה מהו המידע הנדגם, ובעזרתו למצוא קשר קורלטיבי בין מפתח ההצפנה הסודי של המערכת לפליטות האלקטרומגנטיות של הכרטיס עליו מושתתת מערכת ההגנה.

להגנה על רכיב נגד התקפות ערוץ צד , ישנן מספר דרכים כגון : מיסוך המידע או תוספת רעשים (הסתרה). אנו נתמקד בהגנה המבוססת בפיזור האינפורמציה בזמן של מערך ההצפנה מסוג AES (עם תוספת הגנה של "מריחת" האינפורמציה בזמן.)

היתרון של הגנה מסוג זה היא שהיא דורשת תוספת שטח קטן יחסית על פני הגנות אחרות.

תחילה, ניישם את צופן AES בשפת תיאור חומרה ע"ג כרטיס פיתוח של חברת Xilinx ונאמת את פעולת המערכת. לאחר מכן , נמדוד וננתח את האותות הנפלטים מתוך אלגוריתם ההצפנה AES לא מוגן לאחר ביצוע הקפות שונות ויזומות (מגוון מודלים של התקפה).

בשלב הבא נמשיך בכתיבת ומימוש אלגוריתם ההגנה המוצע ( "מריחת" המידע ) , ונבחן שיטות יעילות למימוש במערכת FPGA . נריץ שוב את אותן התקפות אלקטרומגנטיות על מערכת החומרה ,נמדוד וננתח את הנתונים מאותות הפלט בעזרת אלגוריתם עיבוד אות הממומש ב Matlab/Python הן עבור המערכת הלא מוגנת והן עבור המערכת המוגנת לצורך מציאת קורלציה בין הפלט למפתח הסודי.

לבסוף נדגים כיצד המימוש המוגן מסייע בסיכול מטרת ההתקפה, קרי חילוץ המידע הסודי מהמערכת

## .Summery:

Our project main goal is implementing a defense system which includes hardware defenses that utilizes temporal spreading of information in order to defend against electromagnetic side attacks. Electromagnetic side attacks on a hardware system can enable us to easily analyze the sampled information. With that information we can find a correlation between the encryption key of the system and the electromagnetic pulses of the card on which our defense system is implemented.

There are several ways in which we can shield a component from side attacks, such as using screened data or adding noise. Our project will focus on implementing an encryption system that includes hardware defenses, an inherit advantage of such a system is the relatively small space added, an AES type of defense system, with our added defense that spreads information temporally.

We will start by implementing the AES (without our temporal defenses) on a 'Xilinx' development card using Hardware description language, after which we will measure and analyze the signal produced by the unprotected encryption algorithm, AES, as a result of intentional and varied attacks.



We will proceed by writing and implementing our suggested defense algorithm ("data spreading"), and examining efficient methods in a FPGA system. We will run the same electromagnetic attacks on the hardware system again. Next by analyzing and measuring both collected data sets (of the protected and unprotected systems) we will be able to find a correlation between our encryption key and the output pulses with the use of Matlab/Python.

Finally we will demonstrate how our AES implementation help sabotage the attack, and so prevents extracting the secret info from the system.



#### מבוא:

## ? מהי קריפטוגרפיה

קריפטוגרפיה ( תּוֹרַת כְּתִיבַת הַסֵּתֶר בעברית) היא ענף במתמטיקה ומדעי המחשב העוסק במחקר ופיתוח שיטות אבטחת מידע ותקשורת נתונים על רובדיהם השונים, בסביבה פתוחה הנגישה לצד שלישי המכונה " יריב ", או " אויב " פוטנציאלי.

התחום מאגד תחתיו פיתוח ואנליזה של פרוטוקולים המתמודדים בהיבטים שונים של אבטחת מידע בנוכחות צד שלישי. מהם בנוסף לסודיות ,הרשאת גישה ,סיסמה ,הוכחת ידיעה ,פרוטוקול אתגר-מענה ,מנגנוני חתימה דיגיטלית ,חלוקת סוד ,חישוב רב משתתפים בטוח ,אימות זהויות ,מניעת הכחשה ועוד.

תורת ההצפנות ( קריפטוגרפיה) כבר קיים שנים רבות עוד מתקופת המצרים בערך מהמאה ה20 לפני הספירה , וכבר אז ניתן היה לראות נסיונות להסתרת מידע באמצעות סוגי צופן שונים. גם בימינו אנו תורת ההצפנות משמשת לאבטחת מידע נגד תוקפים או אויבים פוטרציאלים

במהלך המאה ה20 ובהמשכה בעקבות התפתחות הטכנולוגיה התפתח גם עולם ההצפנות אשר בתוכו התפתח גם עולם ההצפנות אשר בתוכו התפתח גם תחום הקריפטואנליזה המתעסק בניתוח וחקר מערכות מידע בכדי לגלות היבטים סודיים של המערכת .

המטרה העיקרית של תחום הקריפטואנליזה היא לגלות מידע רב ככל cipher text (המידע המקורי בעזרת ניתוח הplaintext) (המידע המוצפן ).

## מהי הצפנה ?

במובן הבסיסי, המונח הצפנה (באנגלית: encryption) מתאר הסתרת משמעותו של מסר קריא באמצעות פונקציה שמקבלת כפרמטר מפתח הצפנה והופכת את המסר לרצף של סימנים בלתי מובן לאיש. מטרת ההצפנה היא להסתיר את המסר , כך שלא יהיה גלוי בפני אף אדם מלבד האדם אליו מיועד המסר .

שחזור הטקסט המוצפן למצבו הקריא באמצעות פונקציה הופכית מתאימה עם מפתח הפענוח, קרוי פענוח (באנגלית : decryption ) המונח צופן (Cipher) מתייחס לאלגוריתם הצפנה בדרך כלל במחשב, כאשר קלט האלגוריתם נקרא תַּמְלִיל פָּשׁוּט או טקסט גלוי (באנגלית :Plaintext ) ואילו פלט האלגוריתם נקרא תַּמְלִיל מֻצְפָּן או טקסט מוצפן (באנגלית :Ciphertext ) .

פעולת אלגוריתם ההצפנה נשלטת על ידי מפתח ההצפנה הסודי הידוע רק לשולח ולמקבל. בשפה העברית משמשת המילה צופן גם כשם עצם לכתב סתר או קוד. שיטות הסתרת מידע שאינן עושות שימוש במפתח הצפנה קרויות סטגנוגרפיה.



בעשורים האחרונים של המאה העשרים ההצפנה עברה מהפך משמעותי מסוג של מיומנות שהיא נחלתם של מעטים, שבעיקרה הייתה אוסף פעולות אד הוק שמסתמכות על התחכום של מפתח הצופן למדע מבוסס היטב שנשען על יסודות תאורטיים מוצקים .

שני אירועים לכאורה לא קשורים שאירעו בשנות השבעים של המאה העשרים בסמיכות רבה, הביאו למפנה העיקרי ותרמו יותר מכל להפיכתה למודרנית כפי שהיא מוכרת כיום; הפצת DES כתקן הצפנה והמצאת RSA .

<u>קריפטוגרפיה מודרנית התפתחה בשני מישורים מקבילים אילו :</u>
הצפנה סימטרית והצפנה א-סימטרית.

#### <u>– הצפנה סימטרית</u>

הצפנה סימטרית היא הוותיקה ביותר ושורשיה החלו עם ההצפנה הקלאסית לפני מאות שנים. הצפנה סימטרית היא אלגוריתם הצפנה שעושה שימוש באותו מפתח הן להצפנת המידע והן לפענוחו. כלומר בשיטה הסימטרית כדי שניתן יהיה להעביר מידע סודי בין הצדדים המתקשרים, שניהם נדרשים להחזיק באותו מפתח הצפנה .

DES היא דוגמא קלאסית להצפנה סימטרית מודרנית.

הצפנה סימטרית פועלת עם מפתח הצפנה זהה הן להצפנה והן לפענוח ובדרך כלל נדרש להחליפו מעת לעת. החיסרון העיקרי בשיטות הצפנה סימטריות הוא העובדה שיש לשמור את מפתח ההצפנה בסוד ואין לחשוף אותו בשום שלב לאף אחד מלבד המשתתפים הלגיטימיים, עובדה שיוצרת בעיה מהותית הנקראת בעיית הפצת מפתחות .כל זוג מתקשרים אפשרי צריכים לשתף ביניהם מפתח הצפנה סודי נפרד לצורך התקשרות אחת או מספר מוגבל של התקשרויות ולשם כך הם צריכים למצוא דרך להעבירו מאחד לשני בסודיות ולאחסנו במקום מוגן. בתקשורת מודרנית מספר המפתחות האפשריים שיש לנהל מבחינה פרקטית הופך לנטל כבד ולעיתים אינו מעשי. בעיה זו נקראת גם פרדוקס הביצה והתרנגולת כיוון שאם קיימת דרך בטוחה להעביר מפתח הצפנה סודי מלכתחילה הרי שאין צורך בהצפנה כי אפשר להשתמש בה להעברת המסר עצמו, מאידך אם אין דרך כזו כיצד יוכלו להעביר מסרים מוצפנים ביניהם ולפענח אותם אם המתקשרים מעולם לא נפגשו.



#### - הצפנה א-סימטרית

ההצפנה האסימטרית היא שיטת הצפנה שבה המקבל מכין לעצמו שני מפתחות, אחד הנקרא מפתח פרטי שנשמר בסוד ומשמש לפענוח ואילו השני נקרא מפתח ציבורי המפורסם לכל דורש ומיועד להצפנה בלבד. אף על פי שקיים קשר הדוק בין שני המפתחות למתבונן מהצד אמור להיות קשה מאוד לנחש מהו מפתח אחד בהינתן השני ולהפך. בדרך זו כל אחד יכול להצפין מידע עם המפתח הציבורי של המקבל כי הוא ידוע לכל, אך רק המקבל לבדו מסוגל לפענחו עם מפתח הפענוח המתאים שנשמר בסוד

. היא דוגמא להצפנה אסימטרית מודרנית RSA

המכנה המשותף של כל המערכות האסימטריות בימינו לעומת הצפנה סימטרית, הוא היעילות החישובית.

מרבית האלגוריתמים נדרשים לבצע חישובים אריתמטיים ארוכים מאוד בשל העובדה שהבעיות המתמטיות האמורות ניתנות לפתרון באמצעות אלגוריתמים המסוגלים לתת פתרון בזמן ריצה תת-מעריכי שזה טוב יותר מכוח גס כלומר ניסוי כל האפשרויות או מחצית מהן במקרה הממוצע עד לגילוי מפתח ההצפנה. כדי לפצות על כך יש צורך להגדיל את מפתחות ההצפנה בהתאם כך שסיבוכיות הניסיון לשבור את ההצפנה עם מיטב האלגוריתמים הידועים תהיה מעבר ליכולת המחשוב הנוכחית. מסיבה זו השימוש בהצפנה אסימטרית בדרך כלל מוגבל לכמות מועטה של מידע והוא משולב במערכת היברדית עם הצפנה סימטרית לניצול מיטבי של היתרונות שבשתי השיטות. בדרך כלל מפתח ציבורי משמש להעברת מפתח הצפנה סודי, כאשר את ההצפנה בפועל מעדיפים לבצע עם אלגוריתם סימטרי מהיר כמו AES.

בעקבות התקדמות הטכנולוגיה והופעתם של התקפות קרטוגרפיות משופרות היה צורך למצוא אלגוריתם מתקדם יותר שיאבטח את המידע, לכן במשך כמה שנים נפתחה תחרות פתוחה ע"י המכון הלאומי לתקנים וטכנולוגיה (NIST) למציאת אלגוריתם שיענה לדרישות, האלגוריתמים השונים נבדקו היטב ע"י מומחים רבים. האלגוריתם שנבחר להחליף את DES נקרא צופן ריינדל (Rijndael) לאחר שאומץ ע"י ה-NIST הוחלף שמו לתקן הצפנה מתקדם AES.


AES הוא צופן בלוקים סימטרי הנמצא בשימוש מעשי כיום בעולם כולו.

האלגוריתם ידוע כאלגוריתם בטוח, כלומר נכון לימינו לא נמצאה התקפה באמצעות תוכנה המסכנת את השימוש בצופן באופן מעשי.



## - AES


תקן הצפנה מתקדם (באנגלית: Advanced Encryption Standard) או בקיצור AES הוא צופן בלוקים סימטרי שאומץ על ידי המכון הלאומי לתקנים וטכנולוגיה (NIST) של ארצות הברית כתקן הצפנה רשמי שהתקבל בעולם כולו, להצפנת נתונים מאסיבית. AES או בשמו המקורי ריינדל (Rijndael)פותח על ידי הקריפטוגרפים הבלגיים יוהאן דאמן ווינסנט ריימן והוצע במהלך פרויקט בחירת התקן שאורגן על ידי NIST בשנת 2000. לאחר שזכה בתחרות אומץ על ידי ממשלת ארצות הברית באופן רשמי להצפנת נתונים מסווגים עבור בתחרות אומץ על ידי ממשלת ארצות הברית באופן רשמי להצפנת נתונים מסווגים עבור הממשל והחליף בכך את קודמו DESשיצא לאור ב-1977. אלגוריתם AES נמצא בשימוש מעשי נרחב בכל העולם הן בתוכנה והן בחומרה וידוע כאלגוריתם בטוח.



עמוד 13 מתוך 103



#### סיווג ההתקפות קריפטוגרפיות השונות



איור 2 - סוגי התקפות קריפטוגרפיות

אלגוריתם הAES נמצא חסין נגד התקפות מסוג Brute Force ואלגוריתמים מתמטיים שונים , אשר למעשה מבצע ניסיון חילוץ המפתח הסודי באמצעות מעבר על כל הצירופים השונים והתקפות מתמטיות ע"י יישום אלגוריתמים מתמטיים שונים .

שיטה נוספת לתקיפת מערכות מוצפנות היא שיטת Implementation Attack שבתוכו נמצאות תת נושא התקפות ערוץ צד המבוססות על איסוף מידע על החומרה שעליה יושב המידע המוצפן באמצעות חקירת החולשות החומרתיות והתאורטיות באלגוריתם ההצפנה של המערכת .

שיטת התקפה זו מחולקת להתקפות אקטיביות ולהתקפות פסיביות.

Fault-injection (נקרא גם התקפה אקטיבית) היא התקפה אקטיבית אשר תחת Implementation Attack המבצעת תקיפה פיזית של המערכת בכדי לגלות את המפתח הסודי תוך שיבוש תהליך עבודת המערכת כמו :

שינוי תדר שעון המערכת, התקפה בעזרת קרינה אלקטרו-מגנטית והזרקת קפיצות מתח ושגיאות למערכת שלאחר ניתוח מוצא המערכת ניתן לגלות את המפתח הסודי. החיסרון של שיטה זו הוא שהיא לא מתבצעת באופן חשאי , אלה מותירה עקבות מאחורי התוקף.

בפרויקט שלנו , אנו נחפש , נחקור וניצור מערכות הגנה מפני התקפות שונות כמו:

Implementation Attack - DPA / CPA הכוללות התקפות ערוץ צד (באנגלית Side channel הכוללות התקפות ערוץ צד (באנגלית). התקפת ערוץ צד היא התקפת חומרה פאסיבית, המטרה היא לנצל חולשות attack). במערכת שמדליפה מידע שלא ביודעין העוזר בחילוץ המפתח הסודי.

בפרויקט שלנו אנו נתמקד בהגנות כנגד התקפות CPA ו – DPA



## התקפות CPA ו- DPA

## DPA- Differential Power Analysis : ניתוח הספק דיפרצניאלי

DPA היא אחת משיטות ההתקפה החזקות ביותר שקיימות. אפילו שקריפטוגרפים ידועים בכך שאלגוריתמים קריפטוגרפיים יכולים לדלוף מידע על המפתח ע"י קרינה אלקטרומגנטים כלשהי, אבל לא הרבה היה ידוע בספרות המקצועית על סוג ההדלפה שהתרחשה ועל איך התוקף יכול לנצל אותה. ב1998 פול קוצ'ר, ג'ושעה וג'ף בנג'ימין הציעו את הDPA ומאז מאות עבודות מחקר נכתבו ושיכללו את שיטת הDPA הבסיסית. פיתחו תאוריית בסיס טובה ואולי יותר חשוב מהכול פיתחו אמצעי נגד ליישומים שעובדים בניגוד לDPA. אלגוריתמים סמיטרים ואיסמטרים יכולים להיות מותקפים ע"י DPA. אבל הרבה יותר קל להגן על אלגוריתמים איסמטרים כנגד DPA באמצעות אמצעים מתמטיים כגון מסכות ואקראיות. מנגד יישום אמצעים נגד למעפנחי בלוקים שיכולים לעמוד כנגד התקפות DPA

התקפות DPA מבוססות לרוב על צפייה בצריכת האנרגיה של יישום קריפטוגרפיה או קרינה אלקטרומגנטית, איפה שאנחנו משתמשים בAES כדוגמא. הצורה הראשונה היא מה שנקראת DPA, השנייה מכונה DEMA או ניתוח אלקטרומגנטית דיפרצניאל. עבור DEMA אנטנה קטנה ניצבת ליד המכשיר בדרך כלל במרחק כמה מילמטרים של השבבים שמפעילים את הAES. מכאן אפשר לראות את הDMEA כאמצעי אלחוטי למדיית צריכת האנרגיה. למרות שאפשר לחשוב ששני השיטות שונות. הם מספקות לתוקף מידע דומה.ההיתרון של ניתוח אנרגיה שלעיתים יותר קל לבצע את המדידה עצמה. מצד שני אות האנגריה מכיל לא רק את המידע מהאלגוריתם הקריטוגרפי אבל גם כל "רעש אחר מהמכשיר". בנוסף מערכת הכוח הפנימית עובדת כפילטר חלש המחסר מידע מועיל אודות מפתח הקריפטו. באופן מעשי ניתן להשתמש לרוב בשני השיטות.

## CPA - Correlation Power Analysis : קורלציית ניתוח הספק

אפשר לראות את CPA כהכללה של DPA. זה משתמש בגישה יותר אנליטית שמנצלת את המידע שדולף בתוך המפתח. מה שהוצע ב2004 ע"י אריק ברייר, כריסטפר קלייבר ופרנסיס אוליבר. נתחיל עם תיאור ברמה גבוהה של CPA, שמציג את אותם נוסחאות מתמטיות באופן עוקב.

בPA קלאסי כלומר DPA הבדלי הדברים מחלק קודם המתקיף חזה ביט אחד מערך תלוי מפתח. בהערות שלנו הערך נקרא b0. כדי לאשר את תחזיותיו הוא מסתכל על השינויים בצריכת האנרגיה שנגרם על ידי הביט. גישה זו הנעשית ע"י הDPA אי לא האופטמילית הביטים האחרים של הbo גם מכילים מידע אודות המפתח איך לא נעשה בהם שימוש. הרעיון מאחורי CPA הוא שהערך של בייט שלם תואם לצריכת האנרגיה. באופן יותר מדוייק המתקיף מעלה תחזיות בנוגה לצריך האנרגיה שמבוססות על היפותזות שהוא מחשב, ובודק עד כמה הם תואמות עם צריכת האנרגיה שמתרחשת למעשה.



#### מטרת הפרויקט:

המטרה העיקרית של הפרויקט היא לממש מערכת הצפנה מסוג AES על מערכת חומרה, תוך מימוש הגנות המאפשרות מריחה של עכבת המידע, לבצע מהלך התקפה על מערך החומרה לחילוץ המפתח הסודי ובחינה של כמות המידע הזולג לאחר המימוש והשוואה למערכת לא מוגנת.

## מדדי ביניים ויעדי הפרויקט

- 1. מימוש של מערכת הצפנה על רכיב FPGA או Arduino לימוד רכיב FPGA ומימוש מערכת הצפנה סימטרית בסיסית מסוג AES בדיקה ואימות של המימוש שבוצע. תכנון הגנות בעת המימוש שמונעות אפשרות לביצוע התקפות ערוץ צד.
- 2. מדידות של עכבות הפליטה האלקטרומגנטית תוך כדי הרצה של מילות הצפנה על רכיב הFPGA ושמירה של האותות הנמדדים באמצעות החיישן בזיכרון האוסילוסקופ.
  - 3. אנליזות של האותות הנמדדים כתיבה של קוד Python/MATLAB המסוגל לטעון את האותות הנמדדים ולבצע עיבוד לאותות שנמדדו. חישוב הקורלציה בין האותות הנמדדים ומציאת המפתח בעל הקורלציה הגבוהה ביותר.
  - 4. מימוש אלגוריתם פיזור האינפורמציה בזמן ומדידה חוזרת של האותות ובדיקה של יכולות התקיפה לאחר המימוש.

## על מנת לממש מערכות מסוג זה , נצטרך לעבור דרך צעדי המחקר:

- ללמוד ולהכיר איך התקפות מסוג DPA וCPAI עובדות.
- יצירת מערך בדיקה למדידת האות הנפלט, מדידת המידע שזלג למתקפות אלה,
  - . שמירת האותות עבור מילות הצפנה שונות וניתוחן
    - ס אנליזות של האותות הנמדדים. ○
  - . AES ומערכות הגנה כגון FPGA לימוד וחקר מערכות הגנה כגון
  - ללמוד השמת "מריחת" האינפורמציה באמצעות מערכות הגנה סומרתיות/תוכניתיות .
    - חקירה מתודולוגיה ובניית הגנה משלנו.
  - . מימוש הגנה (כגון: אלגוריתם הצפנה)על רכיב הFPGA ואימותו במנגנון 💍
- לנתח כמות המידע שזלג לאחר ממוש הגנות ולהשוואות הם המדידות הראשונות ולהסיק מסכנות מכך.


לאור העובדה שבחרנו בהתמחויות זהות , ייתכן שחלוקה זו תשתנה במהלך העבודה .

## מדדים להצלחת הפרויקט

- יישום בפועל של אלגוריתם ההגנה מפני חילוץ המפתח הסודי באמצעות התקפת о ערוץ צד ואימות המנגנון.
  - . הארכת זמן ביצוע ההתקפה של התוקף ככל הניתן
  - ס ניתוח ההתקפה היזומה שלנו על אלגוריתם ההגנה ○



## סקירה ספרותית:



• ספר העוסק בלימוד שפת Verilog

,21 April 2003

הפרק הראשון של הספר יקנה לנו כלים בסיסיים שבעזרתם נוכל להיעזר לשימוש . Verilog בשפת

הפרק השני כולל בתוכו נושאים מתקדמים יותר כגון בניית מערכי בדיקה מתקדמים בסימולציה (test-bench), מידול ברמת מפסקים ולוגיקה לסינתזה.


Samir Palnitkar," A Guide to Digital Design and Synthesis, Second Edition "

• הספר והקישור להרצאות עוסק במתן רקע תאורטי בנושא קריפטוגרפיה וקריפטואנליזה.

בספר נוכל למצוא מידע אודות סיווג שיטות קיימות לפיצוח צפנים, הגדרת צפנים סימטריים וכו.

יתרה מזאת הספר מכסה באופן נרחב את הנושא של מעבר בין צפנים פשוטים יותר לצופן שעליו מבוסס הפרויקט שלנו AES, הספר כולל בתוכו תיאור וחקירת מבנה האלגוריתם. בנוסף בספר קיימים תרגילים שונים העוסקים בהבנת האלגוריתם.

Prof. Dr.-Ing. Christof Paar and Dr.-Ing. Jan Pelzl, "Understanding Cryptography", 2010



: Christof Paar קישור להרצאות של

https://www.youtube.com/channel/UC1usFRN4LCMcfIV7UjHNuQg/videos


- <u>קישור לספר נוסף על התקפות צד וסיווגיהן :</u>
- https://www.emsec.ruhr-uni-bochum.de/media/attachments/files/2015/09/IKV-1 2015-04-28.pdf
  - בפירוט AES אלגוריתם •

https://onlinelibrary.wiley.com/doi/epdf/10.1002/sec.651

Implementation of Cryptographic Schemes 1 Prof. Christof Paar Chair for Embedded Security Ruhr University Bochum

כמובן , שבמהלך הפרויקט נחקור ונקרא מאמרים נוספים , בנושאים המוזכרים לעיל ובנושאים נוספים שנקלע אליהם במהלך הלמידה .

## סקר שוק:




היא חברה מציעה לצבאות, ממשלות וכל שאר לקוחותיה פתרון להתקפות ערוץ צד. בעזרת היא חברה מציעה לצבאות, ממשלות וכל שאר לקוחותיה פתרון להתקפות עמיד נגד התקפות (ניתוח כוח דיפרנציאלי) מגן ליבות חומרה קריפטוגרפיות שונות המנצלות עיצובים קריפטוגרפיים לא מוגנים. . עם ארכיטקטורה בטוחה ערוץ צדדיות שונות המנצלות עיצובים קריפטוגרפיים לא מוגנים. . עם ארכיטקטורה בטוחה ונוחה לשימוש , עם טכנולוגיה עצמאית ומערכת הגנה ,בנוסף בעלת מערכת התקפות השונות מסוג : CPA , DEMA , DPA ) לצורך בדיקת עמידות נגד התקפות השונות .

התקפות קריפטוגרפיות מסוג DPA התגלו בשנת 1990 , וכבר אז יצאה מערכת הגנה התקפות מהתוקף להשיג את מבוקשו .


כיום ( 2020 ) , קיימות מערכות הגנה רבות המספקות הגנה יציבה ובטוחה ככל הניתן המיוצאות לשוק ע"י חברות שונות וביניהן , חברת Rambus אשר מוערכת כאחת מהמובילות בתחום ושומרת על מידע , הכולל תשלומים , ומידע טלפוני נוסף , של כבערך - billion 8 מכשירים שונים ברחבי העולם .

מערכת ההגנה של Rambus מספקת יישום נוח הנגיש למגוון רחב של מכשירים מסוגי שונים.



כמובן , שכיום קיימות שיטות מגוונות לשמירת המידע לרכיבי FPGA שונים . בפרויקט שלנו נחקור את שיטות ההגנה השונות בכדי ליצור שיטת הגנה.

#### תכן ראשוני



FPGA Xilinx Digilent Zybo Zynq-7000 ARM איור 3 - רכיב

הוא סוג של מעגל משולב ,אשר ניתן להגדיר Field-Programmable Gate Array או FPGA והא סוג של מעגל משולב ,אשר ניתן להגדיר ולשנות את תפקודו לאחר הייצור ,בתהליך תכנות הדומה להתקנת תוכנה .הגדרת תפקוד הרכיב מתבצעת על ידי הזנה של תרשים לוגי או על ידי שפות לתיאור חומרה של מעגלים מו VHDL את VERILOG את הפרויקט נבצע ע"ג הכרטיס -VERILOG את הפרויקט נבצע ע"ג הכרטיס -7000 ARM

ה Zybo Z7 הנפוץ של פלטפורמת מערכת על העבר Zybo Z7 הנפוץ של פלטפורמת מערכת על -Digilent Zybo Z7. מקיף את ה Zynq®-עם מערך עשיר של אלמנטים היקפיים של שבב Zybo Z7. מקיף את ה Zynq®-עם מערך עשיר של אלמנטים היקפיים של מולטימדיה וקישוריות, כדי ליצור מחשב לוח-יחיד נפלא, עוד לפני ששוקלים את הגמישות והעוצמה המוספות על ידי ה FPGA.מתכנן חומרה ומפתח תוכנה יכולים לשלב בצורה חלקה פונקציונליות FPGA כמו תכנון שערים לוגים רכיבי חומרה ושימוש בPLL וכולי CPU. מאפייני יכולת-וידאו של ה Zybo Z7 כולל מחבר Pcam תואם Pmod, כניסת HDMl ורוחב פס DDR3L גבוה. צרוף חומרה נוספת נעשה קל על ידי מחברי ה -Pmod של ה Zybo Z7, שמאפשרים גישה לקטלוג של Digilent של יותר מ-70 לוחות היקפיים של ה -7ybo Z7 מנוע, חיישנים, צגים ועוד. כמובן שבפרויקט שלנו אנו נשתמש רק בחלק מהרכיבים למימוש המערכת על גבי הכרטיס .

בשלב הראשוני ניישם את צופן AES בשפת תיאור חומרה ע"ג סביבת העבודה AES בשלב הראשוני ניישם את צופן Vivado® Design Suite ונבין את תוצריה ואופן השימוש בה.



בשלב הבא נבצע בדיקות כדי לוודא שמערכת ההצפנה עובדת בצורה תקינה באמצעות כתיבת test bench מתאים , ולאחר אימות תקינות מערכת ההגנה נוכל לבצע סינתזה וצריבה על לוח ה FPGA.


לאחר מכן , בעזרת עיבוד אותות והשימוש Matlab/Python לצורך מציאת קורלציה בין הפלט למפתח הסודי , נמדוד וננתח את האותות הנפלטים מתוך אלגוריתם ההצפנה AES הטהור לאחר ביצוע מס של התקפות שונות ויזומות .

לאחר ניתוח המידע נמשיך בכתיבת ומימוש אלגוריתם ההגנה שלנו ( "מריחת" המידע ) , נחזור ונבצע בדיקות כדי לוודא את תקינות מערכת ההצפנה באמצעות כתיבת test bench נחזור ונבצע בדיקות כדי לוודא את תקינות מערכת הוצריבה על לוח ה FPGA. נריץ שוב את מתאים , ולאחר אימות התקינות נוכל לבצע סינתזה וצריבה על לוח ה FPGA. נריץ שוב את אותן התקפות יזומות על מערכת החומרה ,נמדוד וננתח את הנתונים מאותות הפלט בעזרת עיבוד אותות והשימוש Matlab/Python לצורך מציאת קורלציה בין הפלט למפתח הסודי בתקווה שלא תיווצר אחת .

נשווה בין ביצועי מערך ההגנה AES הטהור לעומת מערך ההגנה AES עם תוספת מערך ההגנה שלנו .



## דיאגרמת בלוקים





#### דיאגרמת בלוקים – הסבר

לאחר מימוש מערך ההגנה וצריבתו על רכיב FPGA , אנו מבצעים התקפת ערוץ צד יזומה בה אנו מחפשים את המפתח הסודי הנמצא בתוך הרכיב .

לאחר ביצוע ההתקפה , אנו מודדים את ההספק הנפלט מהמערכת שלנו , שומרים את המידע על האותות הנפלטים ומבצעים אנליזה לאותות הנדגמים בעזרת קוד MATLAB או המידע על האותות הנפלטים ומבצעים אנליזה לאותות הנדגמים בעזרת קוד PYTHON בכדי לבדוק כי מערך ההגנה אכן מגן מפני התקפות והמפתח הסודי לא התגלה. את ההתקפה נבצע גם על המערכת נטולת תוסף ההגנה בכדי לבדוק את שיפור ההגנה. לאחר מכן , נחפש התאמה בין ה"מפתח הסודי" הנלקח מההתקפה היזומה , אל מול המפתח הסודי עצמו במערכת המוגנת והלא-מוגנת.

במידה ולא קיימת התאמה , הרי שהתוקף קיבל מידע מוטעה ולא הצליח לחלץ את המפתח הסודי אותו חיפש מלכתחילה.

אם קיימת התאמה בין השניים הרי שהתוקף קיבל את מבוקשו וחילץ את המפתח הסודי. במקרה זה , אנו חוקרים את המקרה ואת האותות הנפלטים , מוסיפים את השינויים לקוד של MATLAB או PYTHON , ומשנים בהתאם את מערך ההגנה ונבצע התקפות חוזרות ונשנות מאותו הסוג , עד שנוודא שהצלחנו לשמור על המפתח.

#### האתגר ההנדסי בפרויקט:

הוספת הגנות הגורמות למריחת (פיזור) האינפורמציה בזמן , תוך שימוש בטכנולוגיית RandomClock שאותה מצטרך ללמוד, לחקור, לממש ולהתמודד מול אחת הסכנות הגדולות של שימוש במס שעונים העלול לגרום לבעיות טיימינג במהלך יישום הפרויקט . טכנולוגיה זו תמומש עם אלגוריתם ההצפנה AES כך שלמעשה נקבל את מערכת המחשכות נממש על רכיב הFGGA ונבצע אימות למנגון הקריפטוגרפי . לבדיקת ההגנות נרכיב מערך בדיקה הכולל : בנייה של הגלאי המשמש למדידת האות הנפלט מהחומרה מדידה באמצעות אוסילוסקופ ושמירה של האותות עבור מילות הצפנה שונות, כתיבת קוד מטלב לניתוח של האותות שנשמרו ואישוש חוסר היכולת לחילוץ המפתח הסודי.



## : חלופות מערכתיות

כיום בשוק , קיימים מספר רב של רכיבים בהם נוכל להשתמש . מתוך ההצעות , נבחר את הרכיב הרלוונטי והשימושי ביותר לתקיפות מבין הרכיבים הבאים :

- רכיב FPGA Altera של חברת
  - Arduino בקר
- . Xilinx של חברת FPGA Zynq •

בקר Arduino הינו בקר מוגבל יחסית ביכולותיו ולא היעד העיקרי של התוקף ולכן הוא לא רלוונטי לפרויקט שלנו.

לכן נותרנו עם שני רכיבי FPGA של 2 חברות שונות . אף על פי שאנו יודעים שכמעט ואין הבדל מבחינת השימוש ביניהם ( שניהם יספקו את היעדים כמעט בצורה שווה ) נבצע השוואה בין השניים ומבדיקות עולה כי :

Arduino	Xilinx	Altera	קריטריון / חלופה מערכתית
10	10	10	יכולת תקיפה אלקטרומגנטית
4	7	7	בעל יכולת התגוננות מפני תקיפות ערוץ צד
7	10	10	בעל נתח שוק אשר רלוונטי לתקיפה
5	8	6	דורש מחקר נוסף
28	35	33	סיכום

<u>טבלה 1 – השוואת חלופות מערכתיות</u>

אי לכך , הרכיב הנבחר לפרויקט שלנו ובעל הניקוד הגבוה ביותר , הינו רכיב FPGA Zynq של חברת Xilinx .



## חלופות טכנולוגיות:

כיום ישנם מספר דרכי התמודדויות לתקפות ערוץ צד.

אנו מציגים מערכת הצפנה מסוג AES על מערכת חומרה , הוספת הגנות בחומרה שגורמות למריחת האינפורמציה בזמן.

#### יתרונות:

- ההגנה מתבצעת על הרכיב.
- מגנה על מספר רב של התקפות ערוץ צד כגון התקפה אלקטרומגנטית התקפת
   ניתוחי הספק וכו.

#### חסרונות:

- רכיבים שונים עובדים שונה (מבחינת: תדרים, זמנים) ולכן עלולים לדרוש כיול לרכיבים מסוגים שונים לצורך התאמה.
  - . (כאשר משתמשים במיקרו-בקר מוגבל (כאשר משתמשים במיקרו בקר)
    - מימוש לא טריוויאלי על הרכיב.

## <u>מיסוך מידע</u>

#### יתרונות:

- הגנה מתבצעת על רכיב.
- מתאימה לטכנולוגיות שונות.

#### חסרונות:

- מאוד מורכב למימוש.
- גודל הזיכרון במיקרו-בקר(כאשר משתמשים במיקרו בקר) מוגבל ולכן לא ניתן לבצע
   הצפנה בעלת מספר גדול של סיביות קרי הגבלה בהצפנה.

## מחולל רעשים

## יתרונות:

- . לא מצריך שימוש בזיכרון הרכיבי
- מתאים בצורה אוניברסלית מספר רב של כרטסים

#### חסרונות:

- הגנה נמצאת כתוספת חיצונית שתופס מקום על רכיב.
  - רעשים העלולים לפגוע במידע שאנו מעברים.
- אחרי מספר רב של התקפות עלול הרעש להפוך ללא רלוונטי.



## הצפנה ומימוש על גבי כרטיס FPGA

בצופן ריינדל , רוב הפעולות בצופן הן פעולות אלגבריות על בתים המייצגים איברים של השדה היינדל . הסיבות לבחירה זו הן שכל איבר בשדה ניתן לייצוג על ידי בית אחד של השדה הכונת האיזומורפיות .למען יעילות נשתמש בייצוג פולינומי רגיל, במחשב ובזכות תכונת האקדם החופשי או הראשון , ו a7 נקרא המקדם המוביל :

$$A(x) = a7x^7 + a6x^6 + \dots + a1x + a0$$
 $a_i \ \pounds GF(2) = \{0, 1\}$ 
 $u_i \ u_i \ e_i \$ 

: לבסוף , פעולת הכפל המודולרי היא

$$m{C}(x) \stackrel{ ext{def}}{=} m{A}(x) * m{B}(x) m{mod}(m{p}(x))$$
  
 $P(x) = X^8 + X^4 + X^3 + X + 1$  : כאשר

<u>נוסחה 2 - פעולת הכפל המודולרי</u>

בהמשך להסבר על אלגוריתם ה-AES לעיל , נפרט על ההצפנה של האלגוריתם:

תיאור האלגוריתם –

באלגוריתם שלנו אנו ממשים את עקרונו של צופן ריינדל . זהו צופן בלוקים איטרטיבי בעל מפתח ובלוק המשתנים בגודלם הניתנים להגדרה ללא תלות אחד בשני; 128, 192 או 256 סיביות (בתקן ההצפנה המתקדם גודל הבלוק נקבע ל-128).

rounds	block size	key size	
10	4	4	AES-128
12	4	6	AES-192
14	4	8	AES-256


טבלה 2 - סבבים וגדלים אפשריים באלגוריתם AES

בכל סבב טרנספורמציות המצב כוללות ארבע פונקציות שונות , למעט בסבב האחרון בו לא מתבצעת פעולת הMixColumn :

- ByteSub .1
- ShiftRow .2
- MixColumn .3
- AddRoundKey .4



## : ByteSub הטרנספורמציה



ByteSub - טרנספורמציית - 4 איור

הטרנספורמציה ByteSub היא פונקציית החלפת בתים אי-ליניארית הפועלת באופן סדרתי הטרנספורמציה ByteSub היא פונקציית החלפת בתים אי-ליניארית הפיכה. בניגוד ל DES על כל בתי המצב ללא תלות אחד בשני על פי טבלת החלפה קבועה והפיכה. בניגוד ל S-box) של BES אינם ערכים אקראיים כלשהם שעונים על המאפיינים הדרושים, אלא הם בעלי מבנה אלגברי מובהק. למעשה אפשר לחשב אותם על ידי שילוב של שתי טרנספורמציות. הראשונה היא חישוב הופכי כפלי של הקלט בשדה  $GF(2^8)$  מודולו פאשר אפס ממופה לעצמו כך שאם הקלט לפונקציה הראשונה של S ה הוא P(x) הפלט יהיה  $A_i = (a7, \dots, a0)$ 

$$B_i'(x) = A_i^{-1} mod(P(x))$$

P(x) מודולו  $GF(2^8)$  מודולו בשדה – 3 מודולו


"הפעולה השנייה היא טרנספורמציה אפינית של הפלט מעל השדה  $F_{2^8}$  שתפקידה לטשטש את המבנה האלגברי הייחודי שלו. הטרנספורמציה האפינית היא הכפלה במטריצה בינארית הפיכה קבועה מסדר 8\*8 סיביות וחיבור עם וקטור קבוע באורך 8 סיביות.

		0 1 2 3 4 5 6 7 8 9 A B C D E F															
		0	1	2	3	4											F
	0	63	7C	77	7B	F2	6B	6F	C5	30	01	67	2B	FE	D7	AB	76
	1	CA	82	C9	7D	FA	59	47	F0	AD	D4	A2	AF	9C	A4	72	C0
	2	B7	FD	93	26	36	3F	F7	CC	34	A5	E5	F1	71	D8	31	15
	3	04	C7	23	C3	18	96	05	9A	07	12	80	E2	EB	27	B2	75
	4	09	83	2C	1A	1B	6E	5A	A0	52	3B	D6	<b>B</b> 3	29	E3	2F	84
	5	53	D1	00	ED	20	FC	<b>B</b> 1	5B	6A	CB	BE	39	4A	4C	58	CF
	6	D0	EF	AA	FB	43	4D	33	85	45	F9	02	7F	50	3C	9F	A8
	7	51	A3	40	8F	92	9D	38	F5	BC	B6	DA	21	10	FF	F3	D2
$\boldsymbol{x}$	8	CD	0C	13	EC	5F	97	44	17	C4	A7	7E	3D	64	5D	19	73
	9	60	81	4F	DC	22	2A	90	88	46	EE	<b>B8</b>	14	DE	5E	0B	DB
	A	E0	32	3A	0A	49	06	24	5C	C2	D3	AC	62	91	95	E4	79
	В	E7	C8	37	6D	8D	D5	4E	A9	6C	56	F4	EA	65	7A	AE	08
	C	BA	78	25	2E	1C	<b>A6</b>	<b>B</b> 4	C6	E8	DD	74	1F	4B	BD	8B	8A
	D	70	3E	<b>B5</b>	66	48	03	F6	0E	61	35	57	<b>B9</b>	86	C1	1D	9E
	E	E1	F8	98	11						1E	87	E9	CE	55	28	DF
	F	8C	A1	89	0D	BF	E6	42	68	41	99	2D	0F	<b>B</b> 0	54	BB	16

<u>טבלה 3 – טבלת החלפת הערכים (Sbox)</u>




## : ShiftRow הטרנספורמציה



איור 5 - תהליך ההזזה המחזורית

הזזת שורות המצב בהזזה מעגלית לפי ערכים שונים. השורה הראשונה נותרת במקומה והשורות הבאות מוזזות לפי היסטים קבועים C1, C2, C3. בהתאמה. ההיסטים תלויים בגודל הבלוק  $N_b$  אשר מייצג פונקציה של גודל הבלוק בסיביות חלקי  $N_b-C1$ ,  $N_b-C2$ ,  $N_b-C1$ ,  $N_b-C2$ ,  $N_b-C1$ , מוסט כעת למיקום i ובשורה i מוסט כעת למיקום :  $(j+N_b-C_i)modN_b$ 

## : MixColumn הטרנספורמציה



איור 6 - תהליך ערבוב העמודות

 $\operatorname{mod}(X^4+1)$  עמודות המצב מיוצגות כפולינומים מעל השדה  $GF(2^8)$  ומוכפלים כפולינומים מעל בפולינום  $C(x)='03'*X^3+'01'*X^2+'01'*x+'02'$ 

## נוסחה 4 – פולינום המקדמים הקבועים(פולינום עזר)


אשר זר לפולינום  $X^4+1$  ולכן יש לו הופכי .ניתן לתאר פעולה זו בעזרת כפל מטריציוני  $X^4+1$  בצורה הבאה בעזרת שימוש בפונקצית Gmul

$$\begin{bmatrix} b_0 \\ b_1 \\ b_2 \\ b_3 \end{bmatrix} = \begin{bmatrix} 02\ 03\ 01\ 01 \\ 01\ 02\ 03\ 01 \\ 01\ 01\ 02\ 03 \\ 03\ 01\ 01\ 02 \end{bmatrix} \begin{bmatrix} a_0 \\ a_1 \\ a_2 \\ a_3 \end{bmatrix}$$

נוסחה 5 – חישוב עזר לערבוב העמודות

 $d(x)='0B'*X^3+'0D'*$  ולפענוח מבצעים פעולה דומה. כל עמודה מוכפלת בפולינום  $\mathcal{C}(x)$  שזהו בדיוק האיבר ההופכי של  $X^2+'0B'*X+'0E'$ 

## תהליך הרחבת המפתח:



בכדי להצפין את המידע , אנו נצטרך להשתמש במפתח סודי , אשר לכל סבב קיים מפתח משלו , כלומר ניקח את המפתח הקבוע ונבצע עליו את ההרחבה . מפתחות הסבבים הם פונקציה של מפתח הצופן המסופק על ידי המשתמש. סך כל סיביות המפתח המורחב שווה לגודל הבלוק הנבחר כפול מספר הסבבים ועוד אחד. למשל עבור בלוק של 128 סיביות יהיו 1408 סיביות מפתח מורחב, אותם מחלקים


ל- $N_b$  מילים לפי הסדר. למעשה מתקבל מערך חד ממדי של 44 מילים בגודל 4 בתים  $N_b$  מילים לפער. למעשה מתקבל מערך מציין את מספר הסבבים הדרושים ותלוי בערכים  $W(N_b*(N_r+1)$  פעולה זו מתבצעת כאשר בכל סבב משתמשים ב $N_b$  המילים הבאות . תחילה מחלקים את מפתח הצופן למילים בגודל 32 סיביות אותם מציבים ב  $N_c$ - כניסות הראשונות במערך. יתר הכניסות מחושבות באופן רקורסיבי על בסיס ערכים קודמים. כל מילה W[i] מופעלת היא חישוב XOR עם מילה W[i] ועבור מילים שמיקומם הוא כפולה של  $N_c$  מופעלת טרנספורמציה נוספת שכוללת הזזה מעגלית של בתי המילה בנוסף להחלפה בתיבות XOR עם הקבועים  $N_c$ .

במקרה זה הפונקציה SubByte(W) מחזירה ארבעה בתים שהם תוצאה של הפעלת במקרה זה החלפה של ריינדל על בתי הקלט. הפונקציה RotByte(w) מחזירה ארבעה בתים שהם תיבות החלפה של עצמם. דהיינו שינוי סדר הבתים, אם בתי הקלט הם a,b,c,d שהם תמורה מחזורית של עצמם. דהיינו שינוי סדר הבתים, אם בתי המפתח הם סדרה של התוצאה תהיה b,c,d,a. הקבועים Rcon המשמשים להרחבת המפתח הם סדרה של עשרה ערכים בגודל 32 סיביות מהצורה

אזי  $x^{i-1}$  ערכי את חזקות מייצגים את ערכי  $RC_i$  ערכי ערכי  $Rcon_i=(RC_i$  ,' 00' ,' 00' ,' 00' ) . מתחילים בערך בערך אז מחשבים את שאר הקבועים בהתאם . עבור מפתח של 128 סיביות הקבועים הם :  $\{01$  , 02 , 04 , 08 , 07 ,

במפתח 256 סיביות משתמשים רק בשבעת הערכים הראשונים.

## פונקציית הוספת מפתח:



איור 8 - הוספת המפתח ע"י פעולת XOR

. (round key) עם מפתח הסבב XOR מעדכנים את ערכי כל בתי המצב באמצעות חישוב את את מפתח הסבב מפיקים ממפתח הצופן באמצעות התהליך המתואר להלן וגודלו נקבע לפי את מפתח הסבב מפיקים ממפתח הצופן באמצעות התהליך המערך הדו ממדי של המצב הוא  $S_0,c$ ,  $S_1,c$ ,  $S_2,c$ ,  $S_3,c$  כאשר גודל הבלוק  $N_b=(0,\ldots,N_b)$  מחשבים את מספר העמודה משתנה  $N_c=(0,\ldots,N_b)$  ומספר הסבב

$$[S_0, c, S_1, c, S_2, c, S_3, c] Xor [W_{rN_b+c}]$$

. Round לאחר הפעולות בהתאם Round Key נוסחה 6 – חישוב

הפעולה ההפוכה בתהליך הפענוח זהה כיוון שהפעולה XOR הופכית של עצמה.




## : דוגמא לסבב הצפנה

לוקחים את מטריצת הסבב הראשון נבצע פעולת XOR אל מול המפתח ונעביר אותה דרך ה S-box באמצעות הפונקציה Sub Bytes. למטריצה החדשה שקיבלנו נבצע הזזת שורות באמצעות פונקציית Shift Rows, לאחר מכן מבצעים ערבול עמודות באמצעות הכפלה במרחב גלילאו במטריצה קבועה (התהליך מתבצע באמצעות פונקציית Mix הכפלה במרחב).

, בין המטריצה אקיבלנו למטריצת XOR בין המטריצה אלבסוף נבצע פעולת Add Round Key בין המטריצה לתחילת הסבב השני. בעזרת פונקציית

התהליך חוזר חלילה עד הסבב האחרון, כאשר המטריצה האחרונה שנקבל הינה (ciphertext).

(Python outcome) דוגמא ויזואלית לתהליך ההצפנה מופיע בחלק הנספחים



איור 9 - תרשים מלבני המתאר את תהליך הצפנה של 128b AES (צד שמאל) ואת התהליך הפענות (צד ימין):



## בדיקת פונקציונליות לאלגוריתם הAES הממומש:

הרצנו את הקוד בסביבת ריצה (Testbench), בכדי להראות את התפוקות והשינויים במהלך הסבבים השונים. נתמקד בשלושה תהליכים חשובים: הסבב השונים, והסבב הסופי הסבב ההתחלתי, סבב 1 ( נזכיר סבבים 1-9 מתנהגים באופן שווה), והסבב הסופי בתהליך ההצפנה.



Initial - סימולציית הסבב ההתחלתי - 10



Round 1 output - איור 9 תפוקת הסבב ה1



Final round - איור 12 - הסבב האחרון



את התוצאות , השוונו עם קוד הכתוב בשפת PYTHON , וכמו שציפינו קיבלנו תוצאות זהות. (ראה את הPLOT של הקוד ואת חישוב התהליך בנספחים) .

בנוסף , הכנסנו את הKEY והATA אל תוך מחשבון AES וכמצופה קיבלנו תוצאות השוות לתוצאות קודי הVERILOG והPYTHON .

## AES - Symmetric Ciphers Online Input type: Text Input text: 6bc1bee22e409f96e93d7e117393172a (hex) O Plaintext Hex Autodetect: ON | OFF Function: Mode: ECB (electronic codebook) Key: 2b7e151628aed2a6abf7158809cf4f3c (hex) O Plaintext Hex > Decrypt! > Encrypt! Encrypted text: 00000000 3a d7 7b b4 0d 7a 36 60 a8 9e ca f3 24 66 ef 97 [Download as a binary file] [?] tb\_new\_block[127:0] 3ad77bb40d7a3660a89ecaf32466ef97 3ad77bb40d7a3660a89ecaf32466ef97

Verilog לתוצאת הצפנת AES איור 10 - השוואה בין מחשבון הצפנת

מהתמונות לעיל ומתוצאות המחשבון , נוכל להסיק כי הצפנת הAES אכן מתפקדת היטב . זאת ניתן להבין כאשר הצופן המחושב בתוצאות הסימולציה בתור tb\_new\_block תואם בדיוק לערך המחושב במחשבון ההצפנה.




## : Random Clock בעזרת טכנולוגיית AES מימוש הצפנת

אבטחת יישומי FPGA נפגעת גם בגלל דליפות ערוצים צדדיים, המחייבות שילוב של אמצעי נגד כנגד התקפות ערוצי הצד (SCA) . אמצעי-נגד אלה מפליגים או מדליפים דליפות במטרה להתנגד למדידות דליפות או מסבכים את ההשוואה בין הערכים הנמדדים לעומת הערכים הנמדדים במהלך התקפות בהתבסס על ניתוחים סטטיסטיים.

בכדי להתמודד מול התקפות CPA,DPA ניתן להשתמש בשיטת ה CPA,DPA (כך למעשה אנו גורמים ל"מריחת זמן" במהלך ההתקפה, כלומר גורם לפיזור של האינפורמציה בזמן)

## : Random Clock תכנון ראשוני של



Random Clock איור של מימוש ראשונית האשונית ארכיטקטורה איור -11

## : RandomClock הסבר כללי על הארכיטקטורה הראשונית של ה-

בשיטה זו , תדר השעון משתנה באופן אקראי לאחר כל מחזור. במילים פשוטות, רוחב בשיטה זו , תדר השעון משתנה באופן פסאודו באקראי באמצעות Mux (רגל SELECT של הMUX)

<u>. האחראי להזנת המערכת בשעון אקראי בסוף כל מחזור</u>

נכניס את תדר השעון המקורי אל תוך רכיב PLL ובאמצעות שינויי בפאזה נקבל במוצאו אותות שעון שונים אותם נזין אל המערכת . שעון אחד  $CLK_0$  יהיה בעל פאזה 0 בכדי לקבל גם את אות השעון המקורי , זהו יהיה גם השעון השולט על ה $MUX_{LFSR}$  .


בנוסף , נוציא קו reset אסינכרוני אל תוך רגל הLOCK של רכיב הPLL כך שכאשר אנו נמצאים במצב עבודה תקין , אנו בטוחים שהתבצעה הנעילה . לאחר צריבה התברר שעדיף נמצאים במצב עבודה תקין , אנו בטוחים שהתבצעה הנעילה . לאחר צריבה התברר שעדיף להכניס reset עצמאי אל הAES , במקום שרגל ה LOCK תשמש כRES . בצורה זו אנו שולטים על איפוס מערכת הAES.

## :PLL(Phase Locked Loop)

#### – רקע עיוני

חוג נעול מופע (PLL - Phase Locked Loop) הוא מערכת בקרה להפקת אות התלוי באופן כלשהו במופע של אות ייחוס. המאפיין העיקרי של PLL הוא יכולתו לסנן אותות, שאליהם מתוספים רעשים חזקים, ולעקוב ללא שגיאה אחרי התדירות והמופע שלהם. בעזרתם ניתן לבנות מקלטים בעלי רגישות הרבה יותר טובה בהשוואה למקלטים הרגילים. בעזרת PLL אנו נועלים מתנד במקום אחד במערכת, לאותו תדר של מתנד במקום אחר. הוא מאפשר יצירת מתנדים/שעונים עם רעשי פאזה קטנים ביותר . בנוסף הוא מאפשר שימוש במתנד אחד, ולהמיר אותו להרבה מקורות בעלי תדרים שונים.

## - PLL סכמת מעגל



PLL איור 12 - מבנה פנימי של מעגל

#### : כאשר

PD - גלאי מופע המפיק אות שגיאה יחסי להפרש המופעים של אותות המבוא.

LPF - מסנן המפיק מתח בקרה ישר DC ל-VCO. זהו מסנן שמעביר תדרים נמוכים.

- VCO מתנד מבוקר מתח המפיק אות מחזורי עם תדר היחסי למתח במבוא.


## – PLL אופן פעולת ה

גל נכנס לתוך רכיב ה-XOR, המשמש כגלאי פאזה. כידוע , מוצא ה- XOR הוא 1 לוגי אם הכניסות שונות ו- 0 לוגי אם שוות. תדר שונה לגמרי יגרור מוצא זהה ל- 1 לוגי) ולהיפך. בתחומי הביניים נקבל רוחבי פולסים משתנים. דרגת ה-LPF ממצעת את השינוי בגל הריבועי היוצא מה-XOR לכדי מתח DC עם אדווה קטנה. ככל שקבוע הזמן של המסנן יהיה גדול יותר, כך האדווה תהיה קטנה יותר, כלומר הדבר ישפר את פעילות ה-PLL ויגרום לתחום עקיבה ונעילה גדולים יותר. דרגת הVCO - בעת שינוי מתח הבקרה ברגל 5 נקבל שוני במתח אליו מגיע הקבל לפני הפיכת המצב ב-FF - כך משתנה התדר. ליצירת שעוני העבודה המשתנים בחרנו להשתמש ברכיב ה-PLL . הרכיב שבנינו נועד ליצירת שעונים שונים בכדי למנוע התמודדות עם בעיות טיימינג עתידיות . ישנם כמה דרכים להבדלת השעונים השונים , אך אנו בחרנו להשתמש בשיטת הזזת הפאזה , כדי ליצור את השעונים הנוספים .




#### : אנו נעבוד עם 7 שעונים

שעון 1 בעל פאזה 0 אשר נכנס ישירות אל תוך רכיב הLFSR, וכו') אשר בסופו של דבר ועוד 6 שעונים בעלי פאזות הולכות וגדלות ( 45, 90, 135, וכו') אשר בסופו של דבר אחד מהם בכל איטרציה יימצא בכניסת הAES באופן רנדומאלי, דרך רכיב ה LSFR אחד מהם בכל איטרציה יימצא בכניסת הSelect וזאת לשיפור מקדם האבטחה ולהעלאת סיבוכיות לשם זליגת המפתח הסודי.



איור 16 – רכיב הVivado ב Vivado והשעונים המיוצרים בפאזות השונות




Vivadoa בתוכנת PLL של השעונים של השעונים - 17



# - Buffer Mux Global

לאחר יצירת 6 השעונים אשר ישמשו אותנו ליצירת הRandom-Clock אנו נרצה כל פעם לעבוד עם שעון אחר . לשם הריבוב ביניהם , נרצה להשתמש Mux-Buffer גלובלי אשר מובנה בסביבת העבודה Mux-Buffer .VIVADO גלובלי הינו רכיב מיוחד שנועד להתמודד מול בעיות טיימינג אשר עתידות להיווצר משימוש מרובה שעונים .

לאחר צריבה התברר לנו כי המערכת עובדת בצורה יותר יעילה כאשר אנו קובעים בעצמינו קובעים את מיקומי הBuffer-ים .



Mux-Buffer-Global - 18 איור

### **LFSR Select**


Linear Feedback Shift Register - LFSR

הצבו האנו מעין רגיסטר מיוחד שבו יחס ההתרחשויות ההולכות ונשנות תלוי במצבו הקודם .

למעשה , הLFSR הינו shift-register שסיבית הקלט שלו בינה פונקציה לינארית של מצבו הקודם . הפונקציה הלינארית הנפוצה ביותר של ביטים בודדים היא בדרך כלל תהיה פונקציית XOR .

# <u>– LFSR אופן הפעולה של</u>

כמו שראינו לעיל , הLFSR בנוי ממספר סופי של ביטים בודדים אשר נכנסים לשער XOR כמו שראינו לעיל , הMSB של המערך אשר עתיד להיכנס שוב לתוך השער . ותוצאתם משורשרת אל תוך הBSB של המערך אשר עתיד להיכנס שוב לתוך השער . בצורה הזו ,ובעזרת היותו Shift Register אנו יוצרים מעין חילוף מהיר של הביטים הבודדים במערך ובעצם משנים את ערכו בכל איטרציה בצורה יחסית מהירה ומחזורית .



0	0	1	
1	0	0	
0	1	0	
1	0	1	
1	1	0	
1	1	1	
0	1	1	
0	0	1	
1	0	0	
	1 0 1 1 1	1 0 0 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1	

בעל 3 ביטים LFSR איור 19 - מבנה פנימי של

#### : לדוגמא

$$Q'^{(1)}Q'^{(2)}Q'^{(3)} = 100 = 4$$
 כעת קיבלנו רצף חדש

0 יכנסו , XOR כאשר הביטים Q'(2)Q'(3) יכנסו חזרה אל שער הQ'(1)Q'(3) במוצא השער שיכנס ישירות את תוך Q'(1)Q'(2)Q'(3)=0 .  $Q'^{(1)}Q'^{(2)}Q'^{(3)}=0$  ונקבל את הרצף Q'(1)Q'(2)Q'(3)=0 יכנסו י

ומאחר ואנו משתמשים ב3 ביטים , נוכל לקבל 7 מספרים שונים במערך ה*LFSR* , ו לאחר מספר איטרציות ,אנו נחזור חזרה למספר 1 ונתחיל את כל התהליך מחדש באופן מחזורי .

. ישנם 2 תפקידים עיקריים הפרויקט שלנו LFSR

התפקיד הראשון הוא בכדי לשמש ENABLE לFSR השני בכדי שהLFSR השני יוכל לעבוד עם רכיב הPLL בצורה טובה יותר (לאחר שהתחלנו לעבור על הPLL, אנו מסוגלים "להוריד" את הבנו שנצטרך להוסיף את רכיב הLFSR\_Enable). בצורה הזו , אנו מסוגלים "להוריד" את התדר ולאפשר לקחת מתוך רכיב הPLL את השעון בעל פאזה 0 ובכך נעבוד עם אותו השעון ולא נצטרך ליצור למענו שעון אחר בשבילו. כך נוכל להימנע לבעיית טיימינג שעתידות להופיע .


בנוסף, כך מוצא ה LSFR משמש כמעין רגל SELECT אל רכיב ה LSFR הגלובלי בכדי שהוא יוכל לעבוד עם מספר שעונים שונים , תוך סיכון נמוך מול בעיות הטיימינג.


### LSFR Enable


רכיב זה זהה לגמרי לרכיב LSFR הרגיל בתכונותיו ובאופן פעולתו . במקרה שלנו , בחרנו LSFR להוסיף רכיב LSFR נוסף הנקרא LSFR Enable שלמעשה יהווה כמעין רגל Enable להוסיף רכיב LSFR במוצא קיים מספר אחד מתוך ה7 האפשריים (במקרה LSFR Select במוצא קיים מספר אחד מתוך ה7 האפשריים (במקרה של 3 ביט) אשר קבוע מראש ( לדוגמא 1 ). בצורה הזו הLSFR Enable מאפשר ל Select לעבוד רק חלק מוקצב כרצוננו מזמן העבודה אשר וידוע מראש , כך בפועל תדר השעון של הLFSR\_Select נקטן.



# <u>: LFSR\_EN -מימוש הLFSR</u>








<u>LFSR + LFSR ENABLE - 13 איור</u>




## : Random Clocka מימוש מערכת

בצורת החיבור הזו , אנו מקבלים את הRandom-Clock ו6 שעונים בעלי פאזה שונה כל אנו מקבלים את הארבור הזו , אנו מקבלים את Mux-Buffer אחד מהשאר . בעזרת ה Random-Clock אשר יכנס אל תוך מערך הAES שלנו .



Random Clock System - 21 איור




Random Clock Simulation - 22 איור


ניתן לראות מתוך הסימולציה את קבלת הRandomClock כאשר השעון משתנה בקצב ניתן לראות מתוך הסימולציה את קבלת הLFSR של האראי כתלות בQ פסאודו-אקראי כתלות בQ

כעת , לאחר הוספת לוגיקת הESA לפרויקט , tandom-Clock לאחר הוספת לוגיקת הESA עם לוגיקת או AES החדש , או AES Random-Clock , עדיין נשמרת . נחווט בין לוגיקת הEs Random-Clock וניצור את הEs Random-Clock , כך שהשעון במוצא ה-Random עם רכיב ה-Lock להיה השעון בכניסת הEset , ורגל ה Reset עם רכיב ה-Lock






RandomClock AESה איור 23 - תרשים זרימת המידע של מערכת




RandomClock AESה מערכת של מערכת של זרימת המידע של זרימת המידע של - 24





עונה ) AES Random Clock System ברמת בכל - תוצאות סימולציית ה



AESה איור 26 - תוצאות מחשבון

, Random-Clock שגם לאחר הוספת הAES , עם מחשבון העד הוספת האביל לראות לפי השוואה , עם מחשבון הAES , שגם לראות לפי השוואה , עם מחשבון המערכת .



#### מערך התקיפה:

לאחר שסיימנו ליצור את מערך ההגנה שלנו , נרצה לבדוק את יעילות האבטחה . לשם כך נרצה לבנות מעין מערך התקפה עצמית כלפי מערך ההגנה בכדי לוודא שההצפנה נשמרת ואף השתפרה .


מערך ההתקפה יצטרך לכלול מספר עקרונות בסיסיים:

- 1. נבצע מספר רב של הצפנות ( מקסימום 65,280 ) על גבי כרטיס הפיתוח בעל מפתח הצפנה לגילוי כניסות.
- 2. נבחר נקודה ברצף ההצפנה , ניחוש , בשביל הבייט (byte) הראשון של המפתח בסבב . ההצפנה הראשון.
  - 3. מציאת מקדמי הקורלציה בין הנתונים הנמדדים לבין הניחוש של המפתח.
- 4. בחירת ההיפותזה בעלת הקורלציה הגבוהה ביותר שהיא בעצם הסיכוי לניחוש הנכון ביותר. נחזור על סעיפים 4 ו-3 עבור כל הבייטים , עד לקבלת המפתח המלא .

לשם מימוש מערך התקיפה ייצרנו תוכנה לעיבוד הנתונים בעזרת תוכנת ה- MATLAB. קוד המימוש מצורף בנספחים .

כעת ,נרצה לפרט על מערך התקיפה ועל האלגוריתם הממומש לבחינת מערך ההגנה ויעילותו:

- 1. ראשית, נגדיר את הפרמטרים השונים לעבודה כמו גודל המידע המוצפן, גודל המפתח, נגדיר את מספר מדידות לביצוע, מספר הנקודות הנמדדות בכל בדיקה, ועוד.
- 2. שנית , נסרוק ונקרא את מגוון הנתונים המתקבלים במדידות השונות , אותם נכניס אל תוך מטריצה הנקראת מטריצת , המופיעה בנוסחה 7 . המטריצה בנויה כך שמספר העמודות זהה למספר מדידות ההספק שבוצעו בכל הצפנה , ומספר השורות זהה למספר ההצפנות הכולל שבוצעו .



נוסחה 7 – מטריצת נתוני מדידות ההספק



- . בשלב השלישי , נקרא את המידע הכולל (Plain Text) המשתנה במהלך המדידות , אותו נכניס אל תוך שורות המטריצה כך שתתקבל מטריצה . X מטריצה זו בנויה כך שמס העמודות שלה זהה למספר הביטים הקיימים במידע הכולל (Plain Text) ומספר השורות זהה למספר ההצפנות אשר בוצעו בזמן התקיפה .
  - 4. בשלב ברביעי המיקוד העיקרי יכוון לביצוע ההיפותזה על פי נקודה קבועה באלגוריתם ההצפנה . נראה מהם השלבים לבניית ההיפותזה :
  - א. מיד לאחר פעולת ההחלפה הראשונה של קופסת הS (S-Box), נבחר ונשתמש בנקודה בסבב ההצפנה הראשון
  - ב. תוך מעבר על כלל ההיפותזות האפשריות עבורנו (0-255) ננסה לגלות מקטעים של *BYTE* אחד אחרי השני בכדי לנחש את הבייט הנכון ביותר מהמפתח .

- ג. נשתמש בפעולת XOR על כל ניחושי המפתח האפשריים אל מול כל עמודה במטריצה X , כך שכל עמודה מייצגת BYTE מהמידע המוצפן.
  את התוצאות נכניס למטריצה חדשה אשר נקראת מטריצה XxorK , בעלת מספר שורות ככמות הצפנת המדידות שביצענו, אל מול 256 שהם כל האופציות האפשריות עבור ניחוש מוצלח של BYTE אחד בודד .
  - כך, (S-box) אם דרך קופסת הX המתקבלת, תעבור דרך המטריצה X אשר זהה בממדיה למטריצה X

$$\mathbf{B} = \begin{pmatrix} b_{0,0x00} & \cdots & b_{0,0xFF} \\ b_{1,0x00} & \cdots & b_{1,0xFF} \\ \vdots & \ddots & \vdots \\ b_{n-1,0x00} & \cdots & b_{n-1,0xFF} \end{pmatrix}$$
traces

<u>B-Sbox(XxorK) נוסחה 8 – מטריצת</u>

כעת , המטריצה החדשה המתקבלת B מכילה את כלל הניחושים האפשריים עבור הEYTE הרלוונטי של המפתח , ומטריצה זו למעשה תהווה בסיס בחיפוש ומציאת הקורלציה בין המדידות לניחוש המפתח.

בשלב החמישי , לפני השלב האחרון , בכדי למצוא את הקשר בין הניחושים למדידות, כסrrelation Power ,CPA נתחיל בפעולות למציאת קורלציה על פי עקרון P למטריצות מודל (התאמה בין מטריצת P למטריצות מודל ההספק שנציג כעת .

מודלי ההספק שבעזרתם ננתח את ההיפותזות מוצאות באופן הבא:

מודל הספק זה מתבסס על משקל המספר הבינארי המתקבל במוצא <u>אודל ה HW –</u> מודל הספק זה מתבסס על משקל המספר הביטים ה"דולקים" קופסת ה*S-Box*) , אשר יכמת בכל מוצא בינארי את מספר הביטים ה"דולקים" ( כלומר מספר ה-'1'-ים) . זאת מתוך ההנחה כי קיימת קורלציה בין כמות האנרגיה ( כלומר מספר הביטים ה"דולקים" . הסכום מוצג בצורה הבאה :

$$HW = \sum_{i=0}^{n} (bit\_out(n) ==' 1')$$
,  $n = 0,1,2...$ 

נוסחה 9 – חישוב משקל Hamming



מודל *HD —* מודל זה מתבסס על מספר הביטים המשתנים בעת המעבר בקופסת ה-S (S-Box) בניגוד למודל HW . כאן ההנחה היא כי כמות הביטים ששונו היא בעלת קורלציה לכמות האנרגיה הנצרכת , תוך הזנחת הביטים שלא השתנו (נותרו סטטיים) ללא תלות במצבם . סכום זה מוצג בצורה הבאה :

$$HD = \sum_{i=0}^{n} (bit\_out(n) \oplus bit\_in(n) ==' 1')$$
 ,  $n = 0,1,2...$ 

#### נוסחה 10 – חישוב מרחק Hamming

### : תוצאות המודלים עבור שינויי ביטים

Bit	HW	HD
transition		
0 → 0	0	0
0 → 1	1	1
1 → 0	0	1
1 → 1	1	0

#### טבלה 4 –מודלי הכוח כתלות בשינויי הביטים

ראשית , נרצה לקבל מדד כמותי על כמות הביטים ה"דולקים" בכל ניחוש , מאחר וצריכת ההספק הרגעית משתנה ביחס לכמות הביטים הפעילים. לכן , נפעיל קודם את וצריכת ההספק הרגעית משתנה B במוצא האלגוריתם מתקבלת מטריצה B אשר בעלת אותם ממדי גודל למטריצה B בנוסף , נרצה להפעיל גם את אלגוריתם B על מטריצה B ובמוצאו נקבל את מטריצה B אשר גם היא זהה בממדיה למטריצה B

$$\mathbf{H} = \mathrm{HW}\left(\mathbf{B}\right) = \begin{pmatrix} h_{0,0x00} & \cdots & h_{0,0x\mathrm{FF}} \\ h_{1,0x00} & \cdots & h_{1,0x\mathrm{FF}} \\ \vdots & \ddots & \vdots \\ h_{n-1,0x00} & \cdots & h_{n-1,0x\mathrm{FF}} \end{pmatrix} \qquad \text{traces}$$

נוסחה 11 – מטריצת משקלי Hamming

9. בשלב האחרון נרצה להשתמש במטריצות HD ו- HW וכמן כן במטריצה P שיצרנו המכילה את כלל מדידות. כעת , נחפש את הקורלציה בין הניחוש לבין המדידות , במטרה למצוא את מקדם הקורלציה הגבוה ביותר אשר כנראה יהיה לניחוש הנכון , במטרה למצוא את מקדם במפתח . את כלל מקדמי הקורלציה נאחד למטריצה אחת ביותר על BYTE מסוים במפתח . את כלל מקדה תייצג את מקדמי הקורלציה של הנקראת מטריצת correlation\_HW כך שכל עמודה תייצג את מקדמי הקורלציה של הניחושים הספציפיים , קרי הניחוש של BYTE ספציפי במפתח .


למציאת הקורלציה , נחשב את מקדמי הקורלציה וניעזר בנוסחת מקדם המתאם של (Pearson correlation coefficient) Pearson בין (1) ל (1-) כאשר:

- , מייצג קורלציה מלאה -(1)
- , מייצג כי לא קיימת כלל קורלציה בין הנתונים השונים -(0)
  - . מייצג קורלציה מלאה בעל יחס הפוך ( -1 )

: הנוסחה מנוסחת באופן הבא

$$\begin{split} \rho_{i,j} &= \frac{\sum_{k=1}^{n_{trc}} \left[ \left( h_{k,i} - h_{i_{avg}} \right) \cdot \left( p_{k,j} - p_{j_{avg}} \right) \right]}{\sqrt{\left[ \sum_{k=1}^{n_{trc}} \left( h_{k,i} - h_{i_{avg}} \right)^2 \right] \cdot \left[ \sum_{k=1}^{n_{trc}} \left( p_{k,j} - p_{j_{avg}} \right)^2 \right]}}\\ & i = 1, 2, ..., 256 \quad , \quad j = 1, 2, ..., read\_trc \end{split}$$

<u>נוסחה 12 –מציאת מקדמי הקורלציה באמצעות מקדם המתאם של Pearson</u>



<u>Pearson איור 27 – תרשימי פיזור</u>


את איכות הגילויים של האלגוריתם ניתן להעריך לפי מדד ה-Correlation ) אשר למעשה הוא היחס בין הקורלציה הטובה ביותר שנמצאה לבין אפורלציה השנייה הטובה ביותר. איכות הגילוי תלויה בגובה כמות שמדידות אשר בוצעו ועליהם הופעל האלגוריתם . כלומר , עם כמות גבוהה יותר של מדידות נוכל לאמוד בצורה טובה יותר את איכות הגילוי. נרצה שמדד ה-CR יהיה גדול כמה שניתן ( לפחות CR>1) ויישאר מעל הערך 1 , כך שהניחוש הנבחר יהיה בעל סיכוי גדול יותר להיות נכון .

התוקף ינסה לשמור על מספר מדידות נמוך , מאחר וכמות גדולה יותר של מדידות מאריכה את משך זמן התקיפה הכולל אשר נדרש על הרכיב .

#### מדידות:

בכדי למדוד את תוצרי הפרויקט שלנו , נבצע מדידת נתונים באמצעות תקיפה חיצונית יזומה על גבי המערכת המוגנת(AESRandomClock) , אותה נשווה אל מול מדידת הנתונים על גבי המערכת הלא מוגנת(RegularAES) , לשם השוואה והסקת מסקנות .

R&S® ציוד המדידה – למדידת האותות השתמשנו במעבדה באוניברסיטת בר אילן בקדם מגבר and HZ-16 preamplifier set




איור 28 – ציוד המדידה

נתבונן בדפי הנתונים של מכשירי המדידה וניראה כי היענות התדר של מכשור המדידה המדובר הינה מיטבית לצרכים שלנו עקב הניחות הגבוה בתדרים נמוכים מ [MHz] 3 . בצורה הזו מתבצע סינון של מרבית רעשי הסביבה והרשת אשר פועלים בתדרים נמוכים בהרבה.


את המדידות ביצענו במעבדתו של ד"ר ויצמן יואב , באוניברסיטת בר אילן . המדידות נעשו SCOPE של חברת KEYSIGHT (ראה איור 30) ובעל יכולת דגימה מקסימלית של כ65,280 הצפנות , אשר חובר לסט פרוב וקדם מגבר (ראה באיור 29,28) .ציוד זה מודד את הנתונים (כמתואר באיור 29) על גבי הערכה הצרובה בקוד מערך ההגנה שלנו .הערכה מבצעת 65,280 הצפנות בעלות אותו מפתח ב-plaintext יים שונים (המידע המוצפן של הסבב הקודם), ובשביל לאמת את קיום ההצפנה , חישבנו את הצפנה מס 55,280 בעזרת קוד MATLAB, והשוונו את ההצפנה המתקבלת בערכה (קוד הVERILOG) להצפנה המחושבת מראש . כאשר גילינו התאמה , המשמעות היא שסיימנו רצף של 65,280 הצפנות וההצפנה האחרונה תואמת לערך המחושב , הרי שהצלחנו להצפין ונדלק לד חיווי מתאים בערכה .

בעזרת הפרוב המחובר לסקופ (איור 29), נרצה למדוד את הערכים הנפלטים מהערכה בכדי לייצר את מטריצת P, לכן נדליק את רגל הTrigger בסיומו של הסבב הראשון, ומיד בתחילת הסבב השני. פעולה זו נבצע על כל הצפנה, כלומר נשלח מעין FLAG לרגל אליה מחובר הפרוב מהמשקף תנודות לשם "הודעה ללקיחת דגימה".

באמצעות חזרה על רצף הפעולות הנ"ל , הצלחנו לאסוף 10 קבצי עיבוד לכל דגימה , על מנת להקטין את השפעתו של הרעש בזמני המדידה ולקבלת תוצאות אמינות יותר.



איור 29 – מהלך ואמצעי המדידה



איור 30 – משקף תנודות במהלך המדידות




# קליטת ועיבוד הנתונים:

את הנתונים הנמדדים שמרנו ב3 סוגי קבצים שונים (txt , .csv , .mat).) בכדי למצוא את דרך קליטת הנתונים האופטימלית . לאחר מכן , את הנתונים קלטנו בעזרת תוכנה בשפת Python וביצענו על כל אחת מהמדידות את הפעולות הבאות :

לכל מדידה הורדנו את תדר ה-DC בעזרת מעבר דרך מישור התדר ,הורדת תדר ה-0 וחזרה למישור הזמן .

מייצרת רעש גבוה , החלטנו לבצע Trigger מאחר וניתן לראות מאיור 29 , שהפעלת רגל סינון לפי רמות מתח לקבלת תוצאות נקיות יותר , כך שנותרנו עם 333 דגימות למדידה .

כעת נציג גרף של רצף הדגימות עבור הצפנה אחת בתהליך 65,280 ההצפנות נקי מרעש הטריגר:



לאחר פעולות אלו ביצענו מיצוי לכל סט מדידות , אי לכך נקבל את מטריצת נתוני מדידות ההספק P בגודל 65,280 שורות ו333 עמודות לכל דגימה .

נשמור את מטריצת P בתוכנת הMATLAB לשם המשך תהליך התקיפה .




### עיבוד התוצאות:

לאחר קליטת המידע מתוכנת הPython ל.Python , ביצענו את קוד אנליזה לאותות הנפלטים בMATLAB כמתואר בפרק מערך התקיפה בספר הפרויקט .

תחילה נרצה לראות כי קוד האנליזה שלנו עובד , כלומר ננסה לפרוץ את המערכת הלא מוגנת שלנו (RegularAES) .

הגרפים הבאים מתארים את הקורלציה המתקבלת בין ההיפותזות לבין מדידות ההספק במישור הזמן למימוש <u>המערכת הלא מוגנת</u>.



<u>Unprotected Regular AES256 and key correlation over time using HW- 2 אַרף</u>
<u>Hypothesis correlation</u>



# Regular AES256R(HD) 0.15 Hypothesis Correlation Key Correlation 0.1 0.05 Correlation -0.05-0.1-0.150 5 10 15 20 25 time[ns]

<u>Unprotected Regular AES256</u> and key correlation over time using HD- 3 אַרף Hypothesis correlation


הגרפים 2,3 מתארים את הקורלציה המקסימלית המתקבלת בין ההיפותזות לבין מדידות הגרפים 2,3 מתארים את הקורלציה המקסימלית רבור 65,280 הצפנות .

מגרף 2 ניתן לראות כי ביחס לשאר ההיפותזות , הקורלציה של המפתח האמיתי היא המקסימלית. מכאן ניתן להסיק כי ההתקפה הצליחה והחומרה נפרצה בשיטת HW.


גם מגרף 3 ניתן להסיק כי ביחס לשאר ההיפותזות , הקורלציה של המפתח האמיתי היא המקסימלית. מכאן ניתן להסיק כי ההתקפה הצליחה והחומרה נפרצה בשיטת HD . בנוסף , מגרף 3 לעומת גרף 2 קורלציית המפתח הנכון היא גבוהה יותר ביחס לשאר ההיפותזות האפשריות , מה שמעיד על שיטת HD כיעילה יותר אל מול שיטת HW בתהליך פריצת המערכת הלא מוגנת .



עבור המערכת הלא מוגנת , כעת נציג את מדד הCR (כמתואר בפרק מערך התקיפה) , התלוי בכמות מחזורי ההצפנה הנמדדים . נזכיר שמדד זה מייצג את טיב הקורלציה קרי , כאשר היא מעל 1 ונשארת מעל ערך זה, קיימת הצלחה בפריצת המערכת.



Unprotected Regular AES256 HW correlation ratio over number of traces – 4 גרף



<u>Unprotected Regular AES256 HD correlation ratio over number – 5 קרץ</u> of traces


מגרף 4 ניתן לראות כי מדד ה-correlation ratio חוצה את קו ה1 וממשיך לגדול כבר לאחר 4001 הצפנות , לכן אנו יכולים להסיק כי החומרה אינה מוגנת והיא בהחלט פריצה בשיטת HW.

גם מגרף 5 מדד ה-correlation ratio חוצה את קו ה-1 וממשיך לגדול כבר לאחר 301 הצפנות , לכן אנו נסיק החומרה אכן פריצה לחלוטין ואינה מוגנת בשיטת HD.

ניתן גם לראות שבגרף מס 5 לעומת גרף 4החומרה נפרצת בכמות הצפנות קטנה יותר, CR וגובה ה-correlation ratio גבוה בהרבה. כמו שציינו בפרק מערך התקיפה, ככל שהא גדול יותר, כך גדל הסיכויים שההיפותזה היא בעלת וודאות גדולה יותר להיות ההיפותזה הנכונה.



עובדה זו מצביעה על כך כי שיטת HD יעילה יותר לתקיפת המערכת הלא מוגנת מאשר שיטת HW . זאת ניתן לראות מגרפים 2-5 ומההסברים הנלווים להם . לכן נתמקד בשיטת HD ונציג גרף CR עבור 16 המפתחות , בכדי לזהות אפשרויות פריצה של המפתחות ע"י התוקף .



Unprotected Regular AES256 HD Correlation ratio for 16 keys over num of traces – 6 קרן


מגרף 6 ניתן להסיק כי מערכת RegularAES הלא מוגנת פריצה בהחלט עבור 16 המפתחות כבר במספר הצפנות נמוך יחסית ( מתחת ל10,000 הצפנות ) .




כעת , לאחר שראינו כי מערך התקיפה המתוכנן אכן מצליח לפרוץ את המערכת RegularAES הלא מוגנת , נעבור למערכת המוגנת יותר באמצעות טכנולוגיית RandomClock , וגם אותה נתקוף בעזרת 2 השיטות שהראנו לעיל ונשווה בין 2 המערכות המוגנת והלא מוגנת .

מטרתנו המרכזית היא להראות כי טכנולוגיית הRandomClock אכן משפרת את יכולות המרכזית היא להראות כי טכנולוגיית האנה על המערכת , ולא תיפרץ גם לאחר 65,280 הצפנות .

הגרפים הבאים מתארים את הקורלציה המתקבלת בין ההיפותזות לבין מדידות ההספק במישור הזמן למימוש <u>המערכת מוגנת בעזרת RandomClock</u> .



RandomClock Protected AES256 Hypothesis and key correlation over time - 7 ברף - 7 עניקי using HW correlation




RandomClock Protected AES256 Hypothesis and key correlation over time - 8 גרף using HD correlation

הגרפים 7,8 מתארים את הקורלציה המקסימלית המתקבלת בין ההיפותזות לבין מדידות ההספק על המערכת RandomClockAES המוגנת , עבור 65,280 הצפנות .

מ2 הגרפים ניתן לראות כי ביחס לשאר ההיפותזות , הקורלציה של המפתח האמיתי היא אינה המקסימלית. מכאן ניתן להסיק כי ההתקפה לא הצליחה ומערכת RandomClockAES נשארה מוגנת מהתקפות בשתי השיטות השונות.




עבור המערכת המוגנת בטכנולוגיית הRandomClock, כעת נציג את מדד הרבור המערכת המוגנת בטכנולוגיית התלוי בכמות מחזורי ההצפנה הנמדדים . (כמתואר בפרק מערך התקיפה)



RandomClock Protected AES256 HW correlation ratio over number of traces - 9 גרף






RandomClock Protected AES256 HD correlation ratio over number of traces - 10 גרף

מגרפים 9,10 ניתן לראות כי מדד ה-correlation ratio אינו חוצה את קו ה-1, לכן אנו נסיק מגרפים 9,10 ניתן לראות כי מדד ה-85,280 אכן מוגנת לחלוטין ואינה נפרצת למשך 65,280 הצפנות בשתי שיטות.




, אכן נשארת מוגנת תחת השיטות השונות RandomClockAES אלאחר שראינו כי המערכת CR אביג גרף CR עבור 16 המפתחות .



RandomClock Protected AES256 HW Correlation ratio for 16 keys over num of traces - 11 גרף





RandomClock Protected AES256 HD Correlation ratio for 16 keys over num of traces - 12 גרף

מגרפים 11,12 ניתן לראות כי המערכת RandomClockAES אכן מוגנת עבור 16 המפתחות במשך 65,280 הצפנות . ערכי הקורלציה שעולים ויורדים קצת מעל קו ה-1 אך אינם ממשיכים לעלות וחוזרים חזרה מתחת לקו . זהו מצב שכיח במערכות מוגנות ולכן אנו נוכל להגיד כי מפתחות המערכת RandomClockAES לא נתגלו והמערכת אינה נפרצה .

# : כעת , נרכז את התוצאות שקיבלנו בטבלה מסכמת

Type of Implementation	Regular AES	Regular AES	RandomClock AES	RandomClock AES	Improvement	Improvement
Type of attack	HW	HD	HW	HD	HW	HD
Measurement to Disclosure	<b>≈</b> 4001	≈301	>65,280	>65,280	>1,531%	>21,584%

טבלה 5 – ריכוז תוצאות המדידות



### סיכום ומסקנות:

המטרה העיקרית של הפרויקט שלנו הוא ליצור AES בעל טכנולוגיית RandomClock בכדי המטרה העיקרית של הפרויקט שלנו הוא ליצור AES הרגיל ולהקשות על התוקף בזמן תקיפת ערוץ צד .

בחלק הראשון , בנינו את הפונקציות השונות של ה AES ומימשנו AES "פשוט" ללא תוסף ההגנה כלשהיא , בכדי להבין את רעיון ההצפנה ובכדי להשוות לבסוף את אבטחת המערכת AES "הפשוטה" אל מול מערכת RandomClockAES להעלאת יעילות ההצפנה והאבטחה.

בחלק השני , בנינו את מערכת הRandomClock באמצעות רכיב ה PLL עם הזזת הפאזה ובאמצעות SufferMux גלובלי ו LFSR Select לשינוי שעון העבודה העכשווי של מערך הרבאמצעות PSEODO אקראית . בנוסף יצרנו עוד LFSR אשר "ישלוט" ב- PSEODO ה AES ויקבע לו את זמן העבודה בשעון פאזה 0 (השעון שמפעיל את הTSR Select ויקבע לו את זמן העבודה בשעון פאזה 0 (השעון שמפעיל את הרגיל) כך שהמערכת תוכל לעבוד עם כלל השעונים . כך למעשה ייצרנו 6 שעונים שונים אשר בעזרת הרכיבים השונים , נעבוד למעשה בכל פעם עם שעון אחר . לאחר בניית ה-RandomClock בדקנו שהוא מתפקד היטב בעזרת סימולציה (איור 22).

בחלק הבא , חיברנו בין מערכת ה AES " הפשוט" לבין טכנולוגיית הAES ובכך יצרנו AES משופר (RandomClockAES), אשר בכל פעולה הוא מקבל בכניסתו שעון עבודה אחר ובכך מקשה על פעולת הפריצה , מגביר את יעילות האבטחה , ומקשה על השגת נתונים סטטיסטיים של המערכת בעלת הצופן הסודי .

לפני הצריבה בדקנו שהRandomClockAES עדיין מצפין לאחר סימולציה (איור 25) ראינו כי ההצפנה אכן מתבצעת באופן שוטף ואף בעלת סיבוכיות תקיפה גבוהה יותר .

בחלק האחרון , לאחר בניית מערך ההגנה המשופר , תכננו מערך תקיפה וביצענו תקיפת ערוץ צד על גבי המערכת AES הפשוט ועל RandomClockAES . מהתוצאות ראינו כי הAES הפשוט נפרץ לאחר שיטות מערך התקיפה , ואילו מערכת

הRandomClockAES אינה פריצה לכלל ההצפנות (65,280) ולכל שיטות מערך התקיפה

קיבלנו שיפור משמעותי בתוצאות ההגנה בכ-21,000% בשיטת HD וכ1,500% בשיטת HW (טבלה 5) אך במערכת RandomClockAES זמן כל סבב בהצפנה התארך מ27ns לכדי 133ns וכן התווספו רכיבים כמו

במערכות כאלו , הדורשות הגנה כגון חברות המחזיקות מידע רגיש, מערכות ביטחוניות , או אפילו בפלאפון האישי שלנו , ערך חשיבות ההצפנה וחוסן ההגנה הוא ערך עליון העומד גם מעל חסרונות כמו עלות גבוה ,צריכת חשמל גבוהה , זמן עבודת ההגנה , תוספות רכיבים וכו'. אי לכך מערכת ההגנה RandomClockAES כמו שלנו אשר משפרת משמעותית את יכולות ההגנה , מציגה פתרון הגנתי משופר מהמערכת RegularAES .



# הצעה לעבודות המשך

בפרויקט זה חקרנו קראנו ניסינו ומימשנו את לוגיקת הCLOCK\_RANDOM על מערך AES . קיימות דרכים נוספות לשיפור יעילות האבטחה של מערך הצפנת . שאותן נוכל לשלב ולאחד עם טכנולוגיית הCLOCK \_RANDOM שבנינו .

שיטת מיסוך – Masking הינה שיטת התגוננות ידועה להגנה על מימושים של מערכות Masking – הצפנת צופן בלוקים מפני התקפות ערוץ צד. העיקרון הוא לפצל באופן אקראי כל משתנה רגיש בחישובי הביניים ל- d + 1 חלקים, כאשר d נקרא סדר ה- Masking.

Frequency Hopping - הכנסת קפיצות תדרים על ידי שינוי אקראי בתדר שעון מערכת ההצפנה, דבר המסייע בשיפור הגנת המערכת מפני התקפות קורלציית הספק.

ניתן להשוות בין השיטות השונות ולבחור את השיטה היעילה ביותר , ואך ניתן לבחון את שיתוף הפעולה של מס שיטות שונות לשיפור משמעותי של מערך ההגנה וההצפנה

.



# : כלים נדרשים

- .1. שפות תכנות אפשריות
  - Python.1.1.
  - MATLAB.1.2.
    - Verilog.1.3.
      - C.1.4.
  - FPGA רכיב פיתוח.2.
- Xilinx Digilent Zybo Zynq-7000 ARM/FPGA SoC Trainer Board .2.1.
  - .3. סביבת פיתוח ועיבוד נתונים
  - Microsoft Windows 10.3.1.
  - Xilinx Vivado® Design Suite .3.2.
    - Mathworks MATLAB 2019.3.3.
      - Python .3.4.
        - .4. ציוד מדידה
  - . אלקטרונים למימוש החיישן. 4.1.
  - . "מדידות מסוימות נצטרך לבצע במעבדה באוניברסיטת בר-אילן" 🔾
  - . "אפקה של אפקה בציוד הקיים במעבדות של אפקה 💿
  - כוסף קיים סיכוי גדול שמהלך הפרויקט ניאלץ להיעזר באובייקטים נוספים , ולשם כך נצטרך את עזרת מכללת "אפקה".

הציוד החסר ניתן להשגה ע"י הצטרפות לתוכנית האקדמית של Xilinx, Xilinx הציוד החסר ניתן להשגה ע"י הצטרפות זכאי מוסד אקדמי לקבלת לוח הפיתוח המדובר, כאשר זמן האספקה עומד על מספר חודשים והעלות הינה עבור משלוח ומכס בלבד.

עלות משוערת של רכיב FPGA מסוג זה לפיתוח עצמאי עומד על כבערך \$300.



פריקט גמר 4

=3

-

242 days Mon 10/08/20

Tue

# תכנית עבודה: תרשים גאנט מפורט

			13/07/21			
מסמך הגדרת SOW ב הפרויקט	29 days	Mon 10/08/20	Thu 17/09/20			
מבוא	4 days	Mon 10/08/20	Thu 13/08/20		TU UI	
מטרות יעדים ומדדים	4 days	Fri 14/08/20	Wed 19/08/20	2	עוד	<u>*</u>
סקידה ספרותית וסקר שוק	6 days	Thu 20/08/20	Thu 27/08/20	3	עוז ועומר	•
תרשים בלוקים	3 days	Fri 28/08/20	Tue 01/09/20	4	עומר	T <sub>1</sub>
פגישה עם המנחה	0 days	Tue 01/09/20	Tue 01/09/20	5	עוז ועומר	01/09
אמצעים וכלים נדרשים	3 days	Wed 02/09/20	Fri 04/09/20	6	עומר	
תוצר הפרויקט	2 days	Mon 07/09/20	Tue 08/09/20	7	עומר	ξ.
הגשה לאישור המנחה	0 days	Tue 08/09/20	Tue 08/09/20	8	עוז ועומר	08/09
בדיקה של המנחה	4 days	Wed 09/09/20	Mon 14/09/20	9		•
תיקונים	3 days	Tue 15/09/20	Thu 17/09/20	10	עוז	<b>K</b>
הגשה של הגדרת הפרויקט	0 days	Thu 17/09/20	Thu 17/09/20	11	עוז ועומר	¥ 17/09
		T. 47 (44 (44				
דוח התקדמות(דוח * PDRתכנון)	S reasonables	Thu 17/09/20	Tue 15/12/20			
פגישה עם המנחה	0 days	Thu 17/09/20	Thu 17/09/20		עוז ועומר	17/09
למידה עצמית	10 days	Thu 17/09/20	Wed 30/09/20	14	עוז ועומר	



×	דוח הביניים +	70 days	Tue 15/12/20	Sat 20/03/21			
===	תקציר מנהלים	5 days	Tue 15/12/20	Mon 21/12/20	27	עומר	
-	סקירה ספרותית וסקר שוק	5 days	Tue 22/12/20	Mon 28/12/20	29	עוז	ħ,
4	פגישת מנחה פגישת מנחה	0 days	Mon 28/12/20	Mon 28/12/20	30	עומר ועוז	<del>₹</del> 28/12
	תכן מפורט	59 days	Tue 15/12/20	Fri 05/03/21	33.34	TIV	
-	פירוט והרתבה של		Tue 29/12/20	Wed 05/01/21		עומר	
_	מרכיבי הפרויקט			no contractor			
=	גרפים וחישובים		Thu 07/01/21	Fri 15/01/21		עומר	
-	הצגת סימולציות	7 days	Mon 18/01/21	Tue 26/01/21		ıın <2∙	
=	פירוט האלגוריתם פגישה עם	0 days	Wed 27/01/21 Thu 04/02/21	Thu 04/02/21 Thu 04/02/21		עוז עומר ועוז	04/02
	המנחה עדכון תכניות	4 days	Fri 05/02/21	Wed 10/02/21		עומר ועוז	Ţ <del>~</del>
	העבודה	н анух	Pri 03/02/21	Wed 10/02/21	37	HDI MAD	
-	ריכוז שינויים	4 days	Thu 11/02/21	Tue 16/02/21	38	עומר	<b>5</b> ,
===	סיכונים	4 days	Wed 17/02/21	Mon 22/02/21	39	עומר	
==	עזכון זרכי התמודדות	4 days	Tue 23/02/21	Fri 26/02/21	40	עוז ועומר	T.
=,	עדכון מקורות	1 day	Mon 01/03/21	Mon 01/03/21	41	עומר ועוז	Ť.
=;	נספחים	3 days	Tue 02/03/21	Thu 04/03/21	42	עומר ועוז	i i i i i i i i i i i i i i i i i i i
=;	פגישה עם	0 days	Thu 04/03/21	Thu 04/03/21	43	עומר ועוז	₹ 04/03
===	המנחה בדיקה של	4 days	Fri 05/03/21	Wed 10/03/21	44		<u>.</u>
	המנחה						
mg.	תיקונים	7 days	Thu 11/03/21	Fri 19/03/21		עומר ועוז	
=5	הגשת דוח ביניים	0 days	Fri 19/03/21	Fri 19/03/21	46	שוז	<b>₹ 19/03</b>
*	דוח סופי 🔸	83 days	Fri 19/03/21	Tue 13/07/21			
4		1 day	Fri 19/03/21	Fri 19/03/21		עוז ועומר	1
4	איורים טבלאות מסחאות וגרפים	5 days	Mon 22/03/21	Fri 26/03/21	49	עוד ועומר	
e,	תקציר מנהלים	5 days	Mon 29/03/21	Fri 02/04/21	50	TIL	1
4	תקציר מנהלים באנגלית	3 days	Mon 05/04/21	Wed 07/04/21	51	עומר	<u>*</u>
4	מילון מונחים	3 days	Thu 08/04/21	Mon 12/04/21	52	עומר ועוז	*
3	מבוא	3 days	Tue 13/04/21	Thu 15/04/21	53	עומר	i i
3	מטרות ויעדים	3 days	Fri 16/04/21	Tue 20/04/21	54	עומר	<u> </u>
5	פגישה עם המנחה	0 days	Tue 20/04/21	Tue 20/04/21	55	עומר ועוז	20/04
4		3 days	Wed 21/04/21	Fri 23/04/21	56	ти	<b>†</b>
4	סקר שוק	3 days	Mon 26/04/21	Wed 28/04/21	57	עומר	<b>t</b> .
4		2 days	Thu 29/04/21	Fri 30/04/21		עומר ועוז	, the state of the
	תבן מפורט	22 days	Fri 30/04/21	Mon 31/05/21			
3	פירוט והרחבה על מרכיבי הפרויקט	- A. 100	Mon 03/05/21	Mon 10/05/21	59	עומר ועוז	***
4	תרשים מלבנים	3 days	Tue 11/05/21	Thu 13/05/21	61	עוד	<b>t</b>
e.	מעודכן חישובים	2 days	Fri 14/05/21	Tue 18/05/21	62	TILL	+
	סימולציות נוספות	3 days	Wed 19/05/21	Fri 21/05/21		עומר	· ·
3	סימולציות נוספות הסבר על האלגוריתם	6 days	Mon 24/05/21	Mon 31/05/21		עומר עומר ועוז	
1		P de	Eri 19/03/33	Tuo so (na /			
-	תוצר הפרויקט הצגת התוצר למנחה	8 days 1 day	Fri 19/03/21 Tue 01/06/21	Tue 30/03/21 Tue 01/06/21		עומר ועוז	<b>—</b>
=3	נספחים : קודי האלגוריתם	5 days	Wed 02/06/21	Tue 08/06/21	67	עומר ועוז	<u> </u>
	והתוכנה	26 days	Two pp for for	Tue 12/ea/ea			
===	בדיקות והערכה בדיקת מדדים	26 days 3 days	Tue 08/06/21 Wed 09/06/21	Tue 13/07/21 Fri 11/06/21	68	שוו	
=	ואישורם בדיקת	5 days	Mon 14/06/21	Fri 18/06/21		עומר	
_	האלגוריתם ויישומו סיכום ומסקנות	3 dow	8600 23 f06 f24	Mad 22 los las	71	mu seu.	
=	סיבום ומסקנות פגישה עם	3 days 0 days	Mon 21/06/21 Wed 23/06/21	Wed 23/06/21 Wed 23/06/21		עומר ועוז עומר ועוז	23/06
=	המנחה עדכון ניהול	2 days	Thu 24/06/21	Fri 25/06/21		עומר	1
=;	סיכונים הצעה לעבודת	1 day	Mon 28/06/21	Mon 28/06/21		עוז	1
=3	המשך הגשת לאישור במנחה	0 days	Mon 28/06/21	Mon 28/06/21	75	עומר	28/06
=3	המנחה בדיקת המנחה	5 days	Tue 29/06/21	Mon 05/07/21	76		1
=4	מיקונים	3 days	Tue 06/07/21	Thu 08/07/21	77	עומר ועוז	t t
===	הדפסת ספר הפרויקט	3 days	Fri 09/07/21	Tue 13/07/21	78	עומר ועוז	The second secon
		0 days	Tue 13/07/21	Tue 13/07/21		עומר ועוז	13/07



# ניהול סיכונים:

- 1) נגיף הקורונה עדיין נמצא ומביא איתו סיכונים כמו בידודים וחוסר אינטרקציה בין השותפים למכללה , דבר היכול למנוע ביצוע מדידות במעבדה / עיכוב בלקיחת רכיבים מהמכללה .
- 2) קיימת האפשרות שסביבת העבודה החינמית לא תספיק למהלך העבודה , ונצטרך לעבור לסביבה המתקדמת בה אנו נדרשים להיות עם רישיון.
  - . סיכון נוסף, יתכנו ויתגלו סיכונים נוספים בהמשך (3

למרות הקורונה וסיכונים נוספים , הצלחנו להתמודד מול סיכונים אלו , לאסוף את דגימות המדידות ולסיים את תהליך הפרויקט.



רשימת מקורות:

קריפטוגרפיה – ויקיפדיה:

https://he.wikipedia.org/wiki/%D7%A7%D7%A8%D7%99%D7%A4%D7%98%D7%95%D7%92%D7%A8%D7%A4%D7%99%D7%94#%D7%A8%D7%A7%D7%A2 %D7%94%D7%99%D7%A1%D7%98%D7%95%D7%A8%D7%99

: ויקיפדיה – AES

https://he.wikipedia.org/wiki/Advanced Encryption Standard

ספר נוסף על AES:

https://nvlpubs.nist.gov/nistpubs/FIPS/NIST.FIPS.197.pdf

: Rambus

https://www.rambus.com/security/dpa-countermeasures/dpa-resistant-core/anti-/tamper-cryptographic-cores

: Christof Paar – ספר על התקפות צד

https://www.emsec.ruhr-uni-bochum.de/media/attachments/files/2015/09/IKV-1 2015-04-28.pdf

: Christof Paar קישור להרצאות של

https://www.youtube.com/channel/UC1usFRN4LCMcfIV7UjHNuQg/videos

: קריפטוגרפיה וקריפטואנליזה

 $\frac{http://swarm.cs.pub.ro/\sim mbarbulescu/cripto/Understanding\%20Cryptography\%20by\%20Christof\%20Paar\%20.pdf}{}$ 

: FPGA דפי יצרן של כרטים ה

https://reference.digilentinc.com/reference/programmable-logic/zybo-z7/reference-manual? ga=2.29122165.811589740.1565549428

: Vivado של הפיתוח של סביבת לתרגול עם סביבת הפיתוח

https://www.xilinx.com/support/university/vivado/vivado-teaching-material/hdl-design.html

: AES מחשבון אלגוריתם הצפנת

AES Encryption – Easily encrypt or decrypt strings or files (online-domain-tools.com)

A Novel Countermeasure to Resist Side Channel Attacks on FPGA Implementations

http://citeseerx.ist.psu.edu/viewdoc/download?doi=10.1.1.686.2677&rep=rep1&type=pdf



# Random clocking induced DPA attack immunity in FPGAs

https://ieeexplore.ieee.org/document/5472570

A PLL-Based Spread-Spectrum Clock Generator With a Ditherless Fractional Topolog

http://140.120.31.200/Pic/Writings/1917 200901TCASI sscg.pdf

A Highly Efficient Power Model for Correlation Power Analysis (CPA) of Pipelined Advanced Encryption Standard (AES)

https://ieeexplore.ieee.org/document/9180778

נספחים:

# Python outcome:

#### **AES Encipher tests**

```
0x2b7e1516, 0x28aed2a6, 0xabf71588, 0x09cf4f3c
0x6bc1bee2, 0x2e409f96, 0xe93d7e11, 0x7393172a
Doing the 128 bit key expansion
Doing the 128 bit key expansion []=round_keys
Inside substw:
b0 = 0xcf, b1 = 0x4f, b2 = 0x3c, b3 = 0x09
s0 = 0x8a, s1 = 0x84, s2 = 0xeb, s3 = 0x01
res = 0x8a84eb01
Inside next 128bit kev:
w0 = 0x2b7e1516, w1 = 0x28aed2a6, w2 = 0xabf71588, w3 = 0x09cf4f3c
rol = 0xcf4f3c09, subst = 0x8a84eb01, rcon = 0x01, t = 0x8b84eb01
k0 = 0xa0fafe17, k1 = 0x88542cb1, k2 = 0x23a33939, k3 = 0x2a6c7605
Inside substw:
b0 = 0x6c, b1 = 0x76, b2 = 0x05, b3 = 0x2a
s0 = 0x50, s1 = 0x38, s2 = 0x6b, s3 = 0xe5
res = 0x50386be5
Inside next 128bit key:
w0 = 0xa0fafe17, w1 = 0x88542cb1, w2 = 0x23a33939, w3 = 0x2a6c7605
rol = 0x6c76052a, subst = 0x50386be5, rcon = 0x02, t = 0x52386be5
k0 = 0xf2c295f2, k1 = 0x7a96b943, k2 = 0x5935807a, k3 = 0x7359f67f
Inside substw:
b0 = 0x59, b1 = 0xf6, b2 = 0x7f, b3 = 0x73
s0 = 0xcb, s1 = 0x42, s2 = 0xd2, s3 = 0x8f
res = 0xcb42d28f
Inside next 128bit key:
w0 = 0xf2c295f2, w1 = 0x7a96b943, w2 = 0x5935807a, w3 = 0x7359f67f
rol = 0x59f67f73, subst = 0xcb42d28f, rcon = 0x04, t = 0xcf42d28f
k0 = 0x3d80477d, k1 = 0x4716fe3e, k2 = 0x1e237e44, k3 = 0x6d7a883b
Inside substw:
b0 = 0x7a, b1 = 0x88, b2 = 0x3b, b3 = 0x6d
s0 = 0xda, s1 = 0xc4, s2 = 0xe2, s3 = 0x3c
res = 0xdac4e23c
Inside next 128bit key:
w0 = 0x3d80477d, w1 = 0x4716fe3e, w2 = 0x1e237e44, w3 = 0x6d7a883b
rol = 0x7a883b6d, subst = 0xdac4e23c, rcon = 0x08, t = 0xd2c4e23c
k0 = 0xef44a541, k1 = 0xa8525b7f, k2 = 0xb671253b, k3 = 0xdb0bad00
Inside substw:
b0 = 0x0b, b1 = 0xad, b2 = 0x00, b3 = 0xdb
s0 = 0x2b, s1 = 0x95, s2 = 0x63, s3 = 0xb9
res = 0x2b9563b9
Inside next 128bit key:
w0 = 0xef44a541, w1 = 0xa8525b7f, w2 = 0xb671253b, w3 = 0xdb0bad00
rol = 0x0bad00db, subst = 0x2b9563b9, rcon = 0x10, t = 0x3b9563b9
k0 = 0xd4d1c6f8, k1 = 0x7c839d87, k2 = 0xcaf2b8bc, k3 = 0x11f915bc
Inside substw:
b0 = 0xf9, b1 = 0x15, b2 = 0xbc, b3 = 0x11
s0 = 0x99, s1 = 0x59, s2 = 0x65, s3 = 0x82
res = 0x99596582
Inside next 128bit kev:
w0 = 0xd4d1c6f8, w1 = 0x7c839d87, w2 = 0xcaf2b8bc, w3 = 0x11f915bc
rol = 0xf915bc11, subst = 0x99596582, rcon = 0x20, t = 0xb9596582
k0 = 0x6d88a37a, k1 = 0x110b3efd, k2 = 0xdbf98641, k3 = 0xca0093fd
Inside substw:
b0 = 0x00, b1 = 0x93, b2 = 0xfd, b3 = 0xca
s0 = 0x63, s1 = 0xdc, s2 = 0x54, s3 = 0x74
res = 0x63dc5474
Inside next 128bit kev:
w0 = 0x6d88a37a, w1 = 0x110b3efd, w2 = 0xdbf98641, w3 = 0xca0093fd
rol = 0x0093fdca, subst = 0x63dc5474, rcon = 0x40, t = 0x23dc5474
```

```
k0 = 0x4e54f70e, k1 = 0x5f5fc9f3, k2 = 0x84a64fb2, k3 = 0x4ea6dc4f
Inside substw:
b0 = 0xa6, b1 = 0xdc, b2 = 0x4f, b3 = 0x4e
s0 = 0x24, s1 = 0x86, s2 = 0x84, s3 = 0x2f
res = 0x2486842f
Inside next 128bit kev:
w0 = 0x4e54f70e, w1 = 0x5f5fc9f3, w2 = 0x84a64fb2, w3 = 0x4ea6dc4f
rol = 0xa6dc4f4e, subst = 0x2486842f, rcon = 0x80, t = 0xa486842f
k0 = 0xead27321, k1 = 0xb58dbad2, k2 = 0x312bf560, k3 = 0x7f8d292f
Inside substw:
b0 = 0x8d, b1 = 0x29, b2 = 0x2f, b3 = 0x7f
s0 = 0x5d, s1 = 0xa5, s2 = 0x15, s3 = 0xd2
res = 0x5da515d2
Inside next 128bit kev:
w0 = 0xead27321, w1 = 0xb58dbad2, w2 = 0x312bf560, w3 = 0x7f8d292f
rol = 0x8d292f7f, subst = 0x5da515d2, rcon = 0x1b, t = 0x46a515d2
k0 = 0xac7766f3, k1 = 0x19fadc21, k2 = 0x28d12941, k3 = 0x575c006e
Inside substw:
b0 = 0x5c, b1 = 0x00, b2 = 0x6e, b3 = 0x57
s0 = 0x4a, s1 = 0x63, s2 = 0x9f, s3 = 0x5b
res = 0x4a639f5b
Inside next 128bit key:
w0 = 0xac7766f3, w1 = 0x19fadc21, w2 = 0x28d12941, w3 = 0x575c006e
rol = 0x5c006e57, subst = 0x4a639f5b, rcon = 0x36, t = 0x7c639f5b
k0 = 0xd014f9a8, k1 = 0xc9ee2589, k2 = 0xe13f0cc8, k3 = 0xb6630ca6
Input key:
0x2b7e1516, 0x28aed2a6, 0xabf71588, 0x09cf4f3c
Generated kevs:
0x2b7e1516, 0x28aed2a6, 0xabf71588, 0x09cf4f3c
0xa0fafe17, 0x88542cb1, 0x23a33939, 0x2a6c7605
0xf2c295f2, 0x7a96b943, 0x5935807a, 0x7359f67f
0x3d80477d, 0x4716fe3e, 0x1e237e44, 0x6d7a883b
```

0xef44a541, 0xa8525b7f, 0xb671253b, 0xdb0bad00 0xd4d1c6f8, 0x7c839d87, 0xcaf2b8bc, 0x11f915bc 0x6d88a37a, 0x110b3efd, 0xdbf98641, 0xca0093fd 0x4e54f70e, 0x5f5fc9f3, 0x84a64fb2, 0x4ea6dc4f Oxead27321, Oxb58dbad2, Ox312bf560, Ox7f8d292f 0xac7766f3, 0x19fadc21, 0x28d12941, 0x575c006e 0xd014f9a8, 0xc9ee2589, 0xe13f0cc8, 0xb6630ca6

#### Initial AddRoundKeys round.

AddRoundKey key, block in and block out: 0x2b7e1516, 0x28aed2a6, 0xabf71588, 0x09cf4f3c 0x6bc1bee2, 0x2e409f96, 0xe93d7e11, 0x7393172a 0x40bfabf4, 0x06ee4d30, 0x42ca6b99, 0x7a5c5816

#### Round 01

Inside substw: b0 = 0x40, b1 = 0xbf, b2 = 0xab, b3 = 0xf4s0 = 0x09, s1 = 0x08, s2 = 0x62, s3 = 0xbfres = 0x090862bfInside substw: b0 = 0x06, b1 = 0xee, b2 = 0x4d, b3 = 0x30s0 = 0x6f, s1 = 0x28, s2 = 0xe3, s3 = 0x04res = 0x6f28e304Inside substw: b0 = 0x42, b1 = 0xca, b2 = 0x6b, b3 = 0x99s0 = 0x2c, s1 = 0x74, s2 = 0x7f, s3 = 0xeeres = 0x2c747feeInside substw: b0 = 0x7a, b1 = 0x5c, b2 = 0x58, b3 = 0x16s0 = 0xda, s1 = 0x4a, s2 = 0x6a, s3 = 0x47res = 0xda4a6a47

SubBytes block in and block out: 0x40bfabf4, 0x06ee4d30, 0x42ca6b99, 0x7a5c5816 0x090862bf, 0x6f28e304, 0x2c747fee, 0xda4a6a47

ShiftRows block in and block out: 0x090862bf, 0x6f28e304, 0x2c747fee, 0xda4a6a47 0x09287f47, 0x6f746abf, 0x2c4a6204, 0xda08e3ee

MixColumns block in and block out: 0x09287f47, 0x6f746abf, 0x2c4a6204, 0xda08e3ee 0x529f16c2, 0x978615ca, 0xe01aae54, 0xba1a2659

AddRoundKey key, block in and block out:
0xa0fafe17, 0x88542cb1, 0x23a33939, 0x2a6c7605
0x529f16c2, 0x978615ca, 0xe01aae54, 0xba1a2659
0xf265e8d5, 0x1fd2397b, 0xc3b9976d, 0x9076505c

#### Round 02

\_\_\_\_\_

Inside substw:

b0 = 0xf2, b1 = 0x65, b2 = 0xe8, b3 = 0xd5

s0 = 0x89, s1 = 0x4d, s2 = 0x9b, s3 = 0x03

res = 0x894d9b03

Inside substw:

b0 = 0x1f, b1 = 0xd2, b2 = 0x39, b3 = 0x7b

s0 = 0xc0, s1 = 0xb5, s2 = 0x12, s3 = 0x21

res = 0xc0b51221

Inside substw:

b0 = 0xc3, b1 = 0xb9, b2 = 0x97, b3 = 0x6d

s0 = 0x2e, s1 = 0x56, s2 = 0x88, s3 = 0x3c

res = 0x2e56883c

Inside substw:

b0 = 0x90, b1 = 0x76, b2 = 0x50, b3 = 0x5c

s0 = 0x60, s1 = 0x38, s2 = 0x53, s3 = 0x4a

res = 0x6038534a

SubBytes block in and block out:

0xf265e8d5, 0x1fd2397b, 0xc3b9976d, 0x9076505c

0x894d9b03, 0xc0b51221, 0x2e56883c, 0x6038534a

ShiftRows block in and block out:

0x894d9b03, 0xc0b51221, 0x2e56883c, 0x6038534a 0x89b5884a, 0xc0565303, 0x2e389b21, 0x604d123c

MixColumns block in and block out:

0x89b5884a, 0xc0565303, 0x2e389b21, 0x604d123c 0x0f31e929, 0x319a3558, 0xaec95893, 0x39f04d87

AddRoundKey key, block in and block out:
0xf2c295f2, 0x7a96b943, 0x5935807a, 0x7359f67f
0x0f31e929, 0x319a3558, 0xaec95893, 0x39f04d87
0xfdf37cdb, 0x4b0c8c1b, 0xf7fcd8e9, 0x4aa9bbf8

#### Round 03

-----

Inside substw:

b0 = 0xfd, b1 = 0xf3, b2 = 0x7c, b3 = 0xdb

s0 = 0x54, s1 = 0x0d, s2 = 0x10, s3 = 0xb9

res = 0x540d10b9

Inside substw:

b0 = 0x4b, b1 = 0x0c, b2 = 0x8c, b3 = 0x1b

s0 = 0xb3, s1 = 0xfe, s2 = 0x64, s3 = 0xaf

res = 0xb3fe64af

Inside substw:

b0 = 0xf7, b1 = 0xfc, b2 = 0xd8, b3 = 0xe9

```
s0 = 0x68, s1 = 0xb0, s2 = 0x61, s3 = 0x1e

res = 0x68b0611e

Inside substw:

b0 = 0x4a, b1 = 0xa9, b2 = 0xbb, b3 = 0xf8

s0 = 0xd6, s1 = 0xd3, s2 = 0xea, s3 = 0x41

res = 0xd6d3ea41

SubBytes block in and block out:

0xfdf37cdb, 0x4b0c8c1b, 0xf7fcd8e9, 0x4aa9bbf8

0x540d10b9, 0xb3fe64af, 0x68b0611e, 0xd6d3ea41
```

ShiftRows block in and block out: 0x540d10b9, 0xb3fe64af, 0x68b0611e, 0xd6d3ea41 0x54fe6141, 0xb3b0eab9, 0x68d310af, 0xd60d641e

MixColumns block in and block out: 0x54fe6141, 0xb3b0eab9, 0x68d310af, 0xd60d641e 0x9151abe1, 0xe5541cfd, 0x014a713e, 0xda7e3134

AddRoundKey key, block in and block out: 0x3d80477d, 0x4716fe3e, 0x1e237e44, 0x6d7a883b 0x9151abe1, 0xe5541cfd, 0x014a713e, 0xda7e3134 0xacd1ec9c, 0xa242e2c3, 0x1f690f7a, 0xb704b90f

#### Round 04

-----

Inside substw:

res = 0xa9f25676

b0 = 0xac, b1 = 0xd1, b2 = 0xec, b3 = 0x9c s0 = 0x91, s1 = 0x3e, s2 = 0xce, s3 = 0xde res = 0x913ecede Inside substw: b0 = 0xa2, b1 = 0x42, b2 = 0xe2, b3 = 0xc3 s0 = 0x3a, s1 = 0x2c, s2 = 0x98, s3 = 0x2e res = 0x3a2c982e Inside substw: b0 = 0x1f, b1 = 0x69, b2 = 0x0f, b3 = 0x7a

s0 = 0xc0, s1 = 0xf9, s2 = 0x76, s3 = 0xda res = 0xc0f976da Inside substw: b0 = 0xb7, b1 = 0x04, b2 = 0xb9, b3 = 0x0f s0 = 0xa9, s1 = 0xf2, s2 = 0x56, s3 = 0x76

SubBytes block in and block out: 0xacd1ec9c, 0xa242e2c3, 0x1f690f7a, 0xb704b90f 0x913ecede, 0x3a2c982e, 0xc0f976da, 0xa9f25676

ShiftRows block in and block out: 0x913ecede, 0x3a2c982e, 0xc0f976da, 0xa9f25676 0x912c7676, 0x3af956de, 0xc0f2ce2e, 0xa93e98da

MixColumns block in and block out: 0x912c7676, 0x3af956de, 0xc0f2ce2e, 0xa93e98da 0x4d25cb1e, 0xecf71646, 0x7658c73b, 0x49bcc9e9

AddRoundKey key, block in and block out: 0xef44a541, 0xa8525b7f, 0xb671253b, 0xdb0bad00 0x4d25cb1e, 0xecf71646, 0x7658c73b, 0x49bcc9e9 0xa2616e5f, 0x44a54d39, 0xc029e200, 0x92b764e9

#### Round 05

-----

Inside substw: b0 = 0xa2, b1 = 0x61, b2 = 0x6e, b3 = 0x5f s0 = 0x3a, s1 = 0xef, s2 = 0x9f, s3 = 0xcf res = 0x3aef9fcf Inside substw:

b0 = 0x44, b1 = 0xa5, b2 = 0x4d, b3 = 0x39 s0 = 0x1b, s1 = 0x06, s2 = 0xe3, s3 = 0x12

res = 0x1b06e312

Inside substw:

b0 = 0xc0, b1 = 0x29, b2 = 0xe2, b3 = 0x00

s0 = 0xba, s1 = 0xa5, s2 = 0x98, s3 = 0x63

res = 0xbaa59863

Inside substw:

b0 = 0x92, b1 = 0xb7, b2 = 0x64, b3 = 0xe9

s0 = 0x4f, s1 = 0xa9, s2 = 0x43, s3 = 0x1e

res = 0x4fa9431e

SubBytes block in and block out:

Oxa2616e5f, Ox44a54d39, Oxc029e200, Ox92b764e9 Ox3aef9fcf, Ox1b06e312, Oxbaa59863, Ox4fa9431e

ShiftRows block in and block out:

0x3aef9fcf, 0x1b06e312, 0xbaa59863, 0x4fa9431e 0x3a06981e, 0x1ba543cf, 0xbaa99f12, 0x4fefe363

MixColumns block in and block out:

0x3a06981e, 0x1ba543cf, 0xbaa99f12, 0x4fefe363 0xf89b35ec, 0x4e40724e, 0x025b00c7, 0x34d7d81b

AddRoundKey key, block in and block out:

0xd4d1c6f8, 0x7c839d87, 0xcaf2b8bc, 0x11f915bc 0xf89b35ec, 0x4e40724e, 0x025b00c7, 0x34d7d81b 0x2c4af314, 0x32c3efc9, 0xc8a9b87b, 0x252ecda7

#### Round 06

-----

Inside substw:

b0 = 0x2c, b1 = 0x4a, b2 = 0xf3, b3 = 0x14

s0 = 0x71, s1 = 0xd6, s2 = 0x0d, s3 = 0xfa

res = 0x71d60dfa

Inside substw:

b0 = 0x32, b1 = 0xc3, b2 = 0xef, b3 = 0xc9

s0 = 0x23, s1 = 0x2e, s2 = 0xdf, s3 = 0xdd

res = 0x232edfdd

Inside substw:

b0 = 0xc8, b1 = 0xa9, b2 = 0xb8, b3 = 0x7b

s0 = 0xe8, s1 = 0xd3, s2 = 0x6c, s3 = 0x21

res = 0xe8d36c21

Inside substw:

b0 = 0x25, b1 = 0x2e, b2 = 0xcd, b3 = 0xa7

s0 = 0x3f, s1 = 0x31, s2 = 0xbd, s3 = 0x5c

res = 0x3f31bd5c

SubBytes block in and block out:

0x2c4af314, 0x32c3efc9, 0xc8a9b87b, 0x252ecda7

0x71d60dfa, 0x232edfdd, 0xe8d36c21, 0x3f31bd5c

ShiftRows block in and block out:

0x71d60dfa, 0x232edfdd, 0xe8d36c21, 0x3f31bd5c

0x712e6c5c, 0x23d3bdfa, 0xe8310ddd, 0x3fd6df21

MixColumns block in and block out:

0x712e6c5c, 0x23d3bdfa, 0xe8310ddd, 0x3fd6df21

0xa0c56369, 0x6fb884e4, 0x4840bfbe, 0xe1d32f0a

AddRoundKey key, block in and block out:

0x6d88a37a, 0x110b3efd, 0xdbf98641, 0xca0093fd

0xa0c56369, 0x6fb884e4, 0x4840bfbe, 0xe1d32f0a

0xcd4dc013, 0x7eb3ba19, 0x93b939ff, 0x2bd3bcf7



#### Round 07

Inside substw:

b0 = 0xcd, b1 = 0x4d, b2 = 0xc0, b3 = 0x13

s0 = 0xbd, s1 = 0xe3, s2 = 0xba, s3 = 0x7d

res = 0xbde3ba7d

Inside substw:

b0 = 0x7e, b1 = 0xb3, b2 = 0xba, b3 = 0x19

s0 = 0xf3, s1 = 0x6d, s2 = 0xf4, s3 = 0xd4

res = 0xf36df4d4

Inside substw:

b0 = 0x93, b1 = 0xb9, b2 = 0x39, b3 = 0xff

s0 = 0xdc, s1 = 0x56, s2 = 0x12, s3 = 0x16

res = 0xdc561216

Inside substw:

b0 = 0x2b, b1 = 0xd3, b2 = 0xbc, b3 = 0xf7

s0 = 0xf1, s1 = 0x66, s2 = 0x65, s3 = 0x68

res = 0xf1666568

SubBytes block in and block out:

0xcd4dc013, 0x7eb3ba19, 0x93b939ff, 0x2bd3bcf7

Oxbde3ba7d, Oxf36df4d4, Oxdc561216, Oxf1666568

ShiftRows block in and block out:

0xbde3ba7d, 0xf36df4d4, 0xdc561216, 0xf1666568 0xbd6d1268, 0xf356657d, 0xdc66bad4, 0xf1e3f416

MixColumns block in and block out:

Oxbd6d1268, Oxf356657d, Oxdc66bad4, Oxf1e3f416 0xac394c73, 0x1f8de8c7, 0x6711b210, 0x253ddb33

AddRoundKey key, block in and block out:

0x4e54f70e, 0x5f5fc9f3, 0x84a64fb2, 0x4ea6dc4f 0xac394c73, 0x1f8de8c7, 0x6711b210, 0x253ddb33

0xe26dbb7d, 0x40d22134, 0xe3b7fda2, 0x6b9b077c

#### Round 08

Inside substw:

b0 = 0xe2, b1 = 0x6d, b2 = 0xbb, b3 = 0x7d

s0 = 0x98, s1 = 0x3c, s2 = 0xea, s3 = 0xff

res = 0x983ceaff

Inside substw:

b0 = 0x40, b1 = 0xd2, b2 = 0x21, b3 = 0x34

s0 = 0x09, s1 = 0xb5, s2 = 0xfd, s3 = 0x18

res = 0x09b5fd18

Inside substw:

b0 = 0xe3, b1 = 0xb7, b2 = 0xfd, b3 = 0xa2

s0 = 0x11, s1 = 0xa9, s2 = 0x54, s3 = 0x3a

res = 0x11a9543a

Inside substw:

b0 = 0x6b, b1 = 0x9b, b2 = 0x07, b3 = 0x7c

s0 = 0x7f, s1 = 0x14, s2 = 0xc5, s3 = 0x10

res = 0x7f14c510

SubBytes block in and block out:

0xe26dbb7d, 0x40d22134, 0xe3b7fda2, 0x6b9b077c

0x983ceaff, 0x09b5fd18, 0x11a9543a, 0x7f14c510

ShiftRows block in and block out:

0x983ceaff, 0x09b5fd18, 0x11a9543a, 0x7f14c510

0x98b55410, 0x09a9c5ff, 0x1114ea18, 0x7f3cfd3a

MixColumns block in and block out:

0x98b55410, 0x09a9c5ff, 0x1114ea18, 0x7f3cfd3a

0xab05b572, 0xc8eb2b92, 0xec04e2fd, 0x7d21ec34

AddRoundKey key, block in and block out:
0xead27321, 0xb58dbad2, 0x312bf560, 0x7f8d292f
0xab05b572, 0xc8eb2b92, 0xec04e2fd, 0x7d21ec34
0x41d7c653, 0x7d669140, 0xdd2f179d, 0x02acc51b

#### Round 09

-----

Inside substw:

b0 = 0x41, b1 = 0xd7, b2 = 0xc6, b3 = 0x53

s0 = 0x83, s1 = 0x0e, s2 = 0xb4, s3 = 0xed

res = 0x830eb4ed

Inside substw:

b0 = 0x7d, b1 = 0x66, b2 = 0x91, b3 = 0x40

s0 = 0xff, s1 = 0x33, s2 = 0x81, s3 = 0x09

res = 0xff338109

Inside substw:

b0 = 0xdd, b1 = 0x2f, b2 = 0x17, b3 = 0x9d

s0 = 0xc1, s1 = 0x15, s2 = 0xf0, s3 = 0x5e

res = 0xc115f05e

Inside substw:

b0 = 0x02, b1 = 0xac, b2 = 0xc5, b3 = 0x1b

s0 = 0x77, s1 = 0x91, s2 = 0xa6, s3 = 0xaf

res = 0x7791a6af

SubBytes block in and block out:

0x41d7c653, 0x7d669140, 0xdd2f179d, 0x02acc51b 0x830eb4ed, 0xff338109, 0xc115f05e, 0x7791a6af

ShiftRows block in and block out:

0x830eb4ed, 0xff338109, 0xc115f05e, 0x7791a6af 0x8333f0af, 0xff15a6ed, 0xc191b409, 0x770e815e

MixColumns block in and block out:

0x8333f0af, 0xff15a6ed, 0xc191b409, 0x770e815e 0x1741a118, 0x91c99168, 0x8c36386f, 0x23ad82aa

AddRoundKey key, block in and block out:

Oxac7766f3, 0x19fadc21, 0x28d12941, 0x575c006e 0x1741a118, 0x91c99168, 0x8c36386f, 0x23ad82aa 0xbb36c7eb, 0x88334d49, 0xa4e7112e, 0x74f182c4

#### Final round.

Inside substw:

b0 = 0xbb, b1 = 0x36, b2 = 0xc7, b3 = 0xeb

s0 = 0xea, s1 = 0x05, s2 = 0xc6, s3 = 0xe9

res = 0xea05c6e9

Inside substw:

b0 = 0x88, b1 = 0x33, b2 = 0x4d, b3 = 0x49

s0 = 0xc4, s1 = 0xc3, s2 = 0xe3, s3 = 0x3b

res = 0xc4c3e33b

Inside substw:

b0 = 0xa4, b1 = 0xe7, b2 = 0x11, b3 = 0x2e

s0 = 0x49, s1 = 0x94, s2 = 0x82, s3 = 0x31

res = 0x49948231

Inside substw:

b0 = 0x74, b1 = 0xf1, b2 = 0x82, b3 = 0xc4

s0 = 0x92, s1 = 0xa1, s2 = 0x13, s3 = 0x1c

res = 0x92a1131c

SubBytes block in and block out:

Oxbb36c7eb, 0x88334d49, 0xa4e7112e, 0x74f182c4 0xea05c6e9, 0xc4c3e33b, 0x49948231, 0x92a1131c

ShiftRows block in and block out:

OxeaO5c6e9, Oxc4c3e33b, Ox49948231, Ox92a1131c Oxeac3821c, Oxc49413e9, Ox49a1c63b, Ox9205e331 AddRoundKey key, block in and block out: 0xd014f9a8, 0xc9ee2589, 0xe13f0cc8, 0xb6630ca6 0xeac3821c, 0xc49413e9, 0x49a1c63b, 0x9205e331 0x3ad77bb4, 0x0d7a3660, 0xa89ecaf3, 0x2466ef97

OK. Result matches expected.

: VERILOG קודי

# //Clk\_Mux.v

```
module clk_mux
)#
parameter NUM_OF_CLKS = 8
input [NUM_OF_CLKS-1:0] i_clk_vec,
input [$clog2(NUM_OF_CLKS)-1:0] i_clk_sel,
output o_clk
;(
.//CLK_SEL_TYPE("ASYNC") // ASYNC, SYNC
.//INIT_OUT(0), // Initial value of BUFGCTRL output ($VALUES;)
.//PRESELECT_IO("FALSE"), // BUFGCTRL output uses IO input ($VALUES;)
.//PRESELECT_I1("FALSE") // BUFGCTRL output uses I1 input ($VALUES;)
BUFGMUX)#
 BUFGMUX_inst)
   O(O1), // 1-bit output: Clock output
   IO(i_clk_vec[0]), // 1-bit input: Clock input (S=0)
   I1(i_clk_vec[3]), // 1-bit input: Clock input (S=1)
    S(i_clk_sel[0]) // 1-bit input: Clock select
.//CLK_SEL_TYPE("ASYNC") // ASYNC, SYNC
.//INIT_OUT(0), // Initial value of BUFGCTRL output ($VALUES;)
.//PRESELECT_IO("FALSE"), // BUFGCTRL output uses IO input ($VALUES;)
.//PRESELECT_I1("FALSE") // BUFGCTRL output uses I1 input ($VALUES;)
BUFGMUX)#
 BUFGMUX inst2)
    O(O2), // 1-bit output: Clock output
    IO(O1), // 1-bit input: Clock input (S=0)
    I1(i_clk_vec[2]), // 1-bit input: Clock input (S=1)
    S(i_clk_sel[1]) // 1-bit input: Clock select
.//CLK_SEL_TYPE("ASYNC") // ASYNC, SYNC
.//INIT_OUT(0), // Initial value of BUFGCTRL output ($VALUES;)
.//PRESELECT_IO("FALSE"), // BUFGCTRL output uses IO input ($VALUES;)
.//PRESELECT_I1("FALSE") // BUFGCTRL output uses I1 input ($VALUES;)
 BUFGMUX)#
   BUFGMUX inst3)
   O(O3), // 1-bit output: Clock output
   IO(O2), // 1-bit input: Clock input (S=0)
   I1(i_clk_vec[1]), // 1-bit input: Clock input (S=1)
   S(i_clk_sel[2]) // 1-bit input: Clock select
```

```
;(
.//CLK_SEL_TYPE("ASYNC") // ASYNC, SYNC
.//INIT_OUT(0), // Initial value of BUFGCTRL output ($VALUES;)
.//PRESELECT_IO("FALSE"), // BUFGCTRL output uses IO input ($VALUES;)
.//PRESELECT_I1("FALSE") // BUFGCTRL output uses I1 input ($VALUES;)
 BUFGMUX)#
(
      BUFGMUX_inst4)
      O(o_clk), // 1-bit output: Clock output
      IO(i_clk_vec[4]), // 1-bit input: Clock input (S=0)
      I1(O3), // 1-bit input: Clock input (S=1)
      S(i_clk_sel[0]) // 1-bit input: Clock select
      BUFGMUX)#
        BUFGMUX_inst6)
         O(o_clk), // 1-bit output: Clock output
         IO(i_clk_vec[5]), // 1-bit input: Clock input (S=0)
         I1(O4), // 1-bit input: Clock input (S=1)
         S(i_clk_sel[1]) // 1-bit input: Clock select
 ;(
endmodule
```

### //LFSR\_EN.v

```
`timescale 1ns / 1ps
module LFSR EN
)# parameter N = 3)(
  input clk,
  input reset_n,
  output [1:N] Q_en,
  output Enable_out
reg [1:N] Q_reg , Q_next;
wire taps;
reg Q to LFSR, En=0;
always @(posedge clk )//, negedge reset_n(
begin
  if (~reset_n)
    Q_reg <= 'd1;
    Q_reg <= Q_next;
    Q to LFSR <= Q next;
    if (Q_to_LFSR == 1)
       En <= 1;
    else
       Fn \le 0:
end
```

//next stage logic

```
always @(taps, Q_reg)
  Q_next <= {taps , Q_reg[1:N-1]};</pre>
//output
assign Q_en = Q_reg;
//for N=3
assign taps = Q_reg[3] ^ Q_reg;[2]
assign Enable_out = En;
endmodule
`timescale 1ns / 1ps
module LFSR
)# parameter N = 3)(
 input clk,
  input reset_n,
  input Enable,
  output [1:N] Q
reg [1:N] Q_reg , Q_next;
wire taps;
always @(posedge clk , negedge reset_n)
begin
  if (~reset_n)
    Q_reg <= 'd1;
   else if (Enable==1)
    Q_reg <= Q_next;
end
//next stage logic
always @(taps, Q_reg)
  Q_next <= {taps , Q_reg[1:N-1]};
//output
assign Q = Q_reg;
//for N=3
assign taps = Q_reg[3] ^ Q_reg;[2]
endmodule
```



# //Xor\_implimantation

```
// Truth Table to determine INIT value for a LUT3
//
    | 12 11 10 | 0 |
//
   000|?|\
// | 0 0 1 | ? | \ = 4'b???? = 4'h? -----
// |010|?|/
// | 0 1 1 | ? |/
                              INIT = 8'h??
   | 1 0 0 | ? |\
    | 1 0 1 | ? | \ = 4'b???? = 4'h? -
   | 1 1 0 | ? | /
    | 1 1 1 | ? |/
module XOR_GATE(
           input A_t, //true data in #1
input B_t, //true data in #2
output O_t //true data out
);
wire I2;
assign I2 = 0;
LUT3 #(
.INIT(8'h66) // Specify LUT Contents
) LUT3 inst (
.O(O_t), // LUT general output
.I0(A_t), // LUT input
.I1(B_t), // LUT input
.I2(I2) // LUT input
// End of LUT3_inst instantiation
endmodule
```

### //MixColumns

```
module MixColumns (
                     [N-1:0] MixCol In T,
          input
                    [N-1:0] MixCol_Out_T
          output
);
          // module name and ports list.
          //parameters declaration
          parameter N=128; //inputs size
          parameter Nb=4; //number of columns
          parameter BYTE =8; //number of bits in a byte
          parameter WORD = 32; //number of bits in a word
          wire [N-1:0] c_mult_T; //c_mult holds the x_mult output for each byte
          genvar c;
          generate
                     for(c=0;c<Nb;c=c+1) begin: xoring
                               xmult mult0(
                                          .Input_Byte_T(MixCol_In_T[N-1-c*WORD-:BYTE]),//2*ingf
                                          .Output Byte T(c mult T[N-c*WORD-1-:BYTE])
                               );
                               xmult mult1(
                                          .Input_Byte_T(MixCol_In_T[N-c*WORD-BYTE-1-:BYTE]),
                                          . Output\_Byte\_T(c\_mult\_T[N-c*WORD-1-BYTE-:BYTE]) \\
                               );
                               xmult mult2(
                                          .Input_Byte_T(MixCol_In_T[N-c*WORD-2*BYTE-1-:BYTE]),
                                          . Output\_Byte\_T(c\_mult\_T[N-c*WORD-1-2*BYTE-:BYTE]) \\
                               );
                               xmult mult3(
                                          .Input_Byte_T(MixCol_In_T[N-c*WORD-3*BYTE-1-:BYTE]),
                                          .Output_Byte_T(c_mult_T[N-c*WORD-1-3*BYTE-:BYTE])
                               );
                               XOR5_BYTE Xor1(
                                          .In1_T(c_mult_T[N-c*WORD-1-:BYTE]),
                                          .In2_T(c_mult_T[N-c*WORD-1-BYTE-:BYTE]),
                                          .In3_T(MixCol_In_T[N-c*WORD-BYTE-1-:BYTE]),
                                          .In4_T(MixCol_In_T[N-c*WORD-2*BYTE-1-:BYTE]),
                                          .In5_T(MixCol_In_T[N-c*WORD-3*BYTE-1-:BYTE]),
                                          .Out_T(MixCol_Out_T[N-1-c*WORD-:BYTE])
                               );
                               XOR5_BYTE Xor2(
                                          .In1 T(MixCol In T[N-1-c*WORD-:BYTE]),
                                          .In2_T(c_mult_T[N-c*WORD-1-BYTE-:BYTE]),
                                          .In3_T(c_mult_T[N-c*WORD-1-2*BYTE-:BYTE]),
                                          .In4_T(MixCol_In_T[N-c*WORD-2*BYTE-1-:BYTE]),
                                          .In5_T(MixCol_In_T[N-c*WORD-3*BYTE-1-:BYTE]),
                                          .Out_T(MixCol_Out_T[N-c*WORD-BYTE-1-:BYTE])
                               );
```

```
XOR5_BYTE Xor3(
                                           .In1_T(MixCol_In_T[N-1-c*WORD-:BYTE]),
                                           .In2_T(MixCol_In_T[N-c*WORD-BYTE-1-:BYTE]),
                                           .In3_T(c_mult_T[N-c*WORD-1-2*BYTE-:BYTE]),
                                           .ln4_T(c_mult_T[N-c*WORD-1-3*BYTE-:BYTE]),
                                           .In5_T(MixCol_In_T[N-c*WORD-3*BYTE-1-:BYTE]),
                                           . \\ Out\_T(MixCol\_Out\_T[N-c*WORD-2*BYTE-1-:BYTE]) \\
                                );
                                XOR5_BYTE Xor4(
                                           .ln1_T(c_mult_T[N-c*WORD-1-:BYTE]),
                                           . In 2\_T (MixCol\_In\_T[N-1-c*WORD-:BYTE]),\\
                                           .In3_T(MixCol_In_T[N-c*WORD-BYTE-1-:BYTE]),
                                           . \\ In 4\_T (MixCol\_In\_T[N-c*WORD-2*BYTE-1-:BYTE]),
                                           .In5 T(c mult T[N-c*WORD-1-3*BYTE-:BYTE]),
                                           .Out_T(MixCol_Out_T[N-c*WORD-3*BYTE-1-:BYTE])
                                );
                     end
           endgenerate
endmodule
module xmult (
                     [BYTE-1:0] Input_Byte_T,
           input
           output
                     [BYTE-1:0] Output_Byte_T
);
           // checks the MSB of the Input_Byte: if it is 0 \gamma shift left
           // if it is a 1 \( f \) shift to the left and XOR with \( \{1B \).
           parameter BYTE = 8;
           wire tmpXOR1_T,tmpXOR3_T,tmpXOR4_T;
           XOR_GATE XOR_1(
                      .A_t(Input_Byte_T[0]),
                      .B_t(1'b1),
                      .O_t(tmpXOR1_T)
           );
           XOR GATE XOR 2(
                     .A_t(Input_Byte_T[2]),
                      .B_t(1'b1),
                     .O_t(tmpXOR3_T)
           );
           XOR_GATE XOR_3(
                      .A_t(Input_Byte_T[3]),
                      .B_t(1'b1),
                     .O_t(tmpXOR4_T)
           assign Output_Byte_T[0] = (!Input_Byte_T[7]) ? 1'b0 : 1'b1;
           assign Output_Byte_T[1] = (!Input_Byte_T[7]) ? Input_Byte_T[0] : tmpXOR1_T;
           assign Output_Byte_T[2] = Input_Byte_T[1];
           assign Output_Byte_T[3] = (!Input_Byte_T[7]) ? Input_Byte_T[2] : tmpXOR3_T;
           assign Output_Byte_T[4] = (!Input_Byte_T[7]) ? Input_Byte_T[3] : tmpXOR4_T;
           assign Output_Byte_T[7:5] = Input_Byte_T[6:4];
endmodule
```



### //ShiftRows

```
module ShiftRows (
                                                                           input
                                                                                                                                                      [N-1:0]
                                                                                                                                                                                                                             Text_In_T,
                                                                                                                                                                                                                        Out_Text_T
                                                                           output
                                                                                                                                                    [N-1:0]
);
                                                                           // module name and ports list.
                                                                           //parameters declaration
                                                                           parameter N=128; //inputs size
                                                                           parameter BYTE =8; //number of bits in a byte
                                                                           parameter WORD = 32; //number of bits in a word
                                                                           //TRUE
                                                                          //first row
                                                                           assign\ Out\_Text\_T[WORD-1:0] = \{Text\_In\_T[(WORD-1):(WORD-BYTE)], Text\_In\_T[(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):(N-BYTE-1):
 2*BYTE)],Text_In_T[(2*WORD+2*BYTE-1):(2*WORD+BYTE)],
                                                                           Text In T[(WORD+BYTE-1):(WORD)]};
                                                                           //second row
                                                                           assign Out_Text_T[2*WORD-1-:WORD] = {Text_In_T[(2*WORD-1)-:BYTE],Text_In_T[(3*BYTE-1)-
 :BYTE],Text_In_T[(3*WORD+2*BYTE-1)-:BYTE],
                                                                                                                                                                                                                                                                                                                                                                                     Text_In_T[(2*WORD+BYTE-1)-:BYTE]};
                                                                           //third row
                                                                           assign\ Out\_Text\_T[3*WORD-1-:WORD] = \{Text\_In\_T[(3*WORD-1)-:BYTE], Text\_In\_T[(2*WORD-BYTE-1)-:BYTE], Text\_In\_T[(2*WORD-1)-:BYTE], Text\_In\_T[(2*WORD-1)-:BY
 :BYTE],Text_In_T[(2*BYTE-1)-:BYTE],
                                                                                                                                                                                                                                                                                                                                                                                     Text_In_T[(3*WORD+BYTE-1)-:BYTE]};
                                                                           //forth word
                                                                           assign\ Out\_Text\_T[4*WORD-1-:WORD] = \{Text\_In\_T[(4*WORD-1)-:BYTE], Text\_In\_T[(3*WORD-BYTE-1)-:BYTE], Text\_In\_T[(3*WORD-1)-:BYTE], Text\_In\_T[(3*WORD-1)-:BY
 :BYTE],Text_In_T[(2*WORD-2*BYTE-1)-:BYTE],
                                                                                                                                                                                                                                                                                                                                                                                     Text_In_T[(BYTE-1)-:BYTE]};
 endmodule
```

# //AddRoundKey.v

endmodule

## //SubBytes

```
module SubBytes (
           input
                                           Clk,
                     [1:0]
                                Multi_Cycle_State,
           input
                     [N-1:0]
                                SubByte In T,
           input
                              SubByte_Out_T
                     [N-1:0]
           output
);
                     // module name and ports list.
           parameter N=128; //inputs size
           parameter BYTE =8; //number of bits in a byte
           genvar i;
           generate
           for (i=0; i< N/BYTE; i=i+1)begin: eightbit
                     Sbox8b sbox (
                                 .Clk(Clk),
                                 .multi_cycle(Multi_Cycle_State),
                                 .Sbox_In_T(SubByte_In_T[i*BYTE+:BYTE]),
                                 . Sbox\_Out\_T(SubByte\_Out\_T[i*BYTE+:BYTE]) \\
                     );
           end
           endgenerate
endmodule
```

# //FSM AES

```
module\ Regular\_AES256\_FSMSboxState\ (
          input
                               [N-1:0]
                                          Plain_text,
          input
                                                     Reset,
          input
          input
                               [K-1:0]
                                          In_Key,
          output reg [N-1:0]
                               Cipher_text,
          output reg
                                          Done,
          output reg
                                          trigger
);
          parameter N = 128;
          parameter K = 256;
          parameter ROUND = 4;
          //wires
          wire [K-1:0]
                                Next_Key_T;
                                Sliced_Key_T;
          wire [N-1:0]
          wire [N-1:0]
                                RoundKey_Out_wire_T;
          //reg [N-1:0]
                               RoundKey_Out_wire_T_temp;
          wire [N-1:0]
                                Sbox_Out_wire_T;
          wire [N-1:0]
                                Shift_Rows_wire_out_T;
          wire [N-1:0]
                                Mix_Col_wire_In_T;
          wire [N-1:0]
                               Mix_Col_wire_out_T;
          //registers
          reg [K-1:0] Current_Key_T;
          wire [N-1:0]
                               Sbox_In_wire_T;
```

```
reg [N-1:0]
                            State_reg_T;
        reg [N-1:0]
                            AddRoundIn_T;
        reg [ROUND-1:0] Round_Wire;
                            Multi_State_Ex;
        reg [2:0]
        reg [1:0]
                            State, State_Wire;
        reg [1:0]
                            Multi_Cycle_Wire;
        reg [ROUND-1:0] Round;
        reg
                                                 Done_wire;
        Done_temp;
reg [ROUND-1:0] RoundEx_in_reg_T_temp;
reg [1:0] State_temp;
        reg [ROUND-1:0] Round_temp;
                  reg [N-1:0]
                                    State_reg_T_temp;
        reg [K-1:0] Current_Key_T_temp;
                  wire [ROUND-1:0]
                                      RoundEx_in_wire_T;
                  reg [ROUND-1:0]
                                      RoundEx_in_reg_T;
        assign RoundEx_in_wire_T = (Reset) ? 4'h0 : (Round_Wire[0] == 1'b1) ? (Round>>1) : RoundEx_in_reg_T_temp;
        assign Sliced_Key_T = (Round[0] == 1'b1) ? Current_Key_T_temp[N-1:0] : Current_Key_T_temp[K-1:N];
        assign Mix_Col_wire_In_T = Shift_Rows_wire_out_T;
        assign Sbox_In_wire_T = RoundKey_Out_wire_T;
        KeyExpantion_256 KeyEx(
                  .Clk(Clk),
                  .Multi_State(Multi_State_Ex),
                  .In_Key_T(Current_Key_T),
                  .Round_Number_T(RoundEx_in_wire_T),
                  .Out_Key_T(Next_Key_T)
        );
        AddRoundKey key(
                  .In_Data(AddRoundIn_T),
                  .In_key(Sliced_Key_T),
                  .Output_Key(RoundKey_Out_wire_T)
        );
        SubBytes Sub(
                  .Clk(Clk),
                  .Multi_Cycle_State(Multi_Cycle_Wire),
                  .SubByte_In_T(Sbox_In_wire_T),
                  .SubByte_Out_T(Sbox_Out_wire_T)
        );
        ShiftRows shft(
                  .Text_In_T(State_reg_T),
                  .Out_Text_T(Shift_Rows_wire_out_T)
        );
        MixColumns MxCl(
                  .MixCol_In_T(Mix_Col_wire_In_T),
                  .MixCol Out T(Mix Col wire out T)
        );
        always @(*)
```

begin

```
case (State)
2'd0:begin
          Round_Wire = 0;
          State_Wire = 2'd1;
          Multi_Cycle_Wire = 2'd0;
Cipher_text = 0;
          Multi_State_Ex = 3'd0;
          Done_wire = 0;
          trigger = 0;
          AddRoundIn_T = 0;
2'd1:begin
           Multi_Cycle_Wire = 2'd1;
          Cipher_text = 0;
           Done_wire = 1'd0;
          Round_Wire = Round;
          trigger = 0;
          if (Round == 0) begin
                     AddRoundIn_T = Plain_text;
          end
          else begin
                     AddRoundIn_T = Mix_Col_wire_out_T;
          end
          if (Round[0] == 0) begin
                     Multi_State_Ex = 3'd1;
          end
          else begin
                     Multi_State_Ex = 3'd4;
          end
          if (Round == 4'd14) begin
                     Cipher_text = Shift_Rows_wire_out_T ^ Sliced_Key_T;
                     State_Wire = 2'd0;
          end
          else begin
                     State Wire = 2'd2;
                     Cipher_text = 0;
          end
          end
2'd2:begin
          Multi_Cycle_Wire = 2'd2;
          State_Wire = 2'd3;
          Cipher_text = 0;
          AddRoundIn_T = Mix_Col_wire_out_T;
          Done_wire = 0;
          Round_Wire = Round;
          if (Round[0] == 0) begin
                     Multi_State_Ex = 3'd2;
          end
          else begin
                     Multi State Ex = 3'd5;
          end
          if (Round == 4'd2)
                     trigger = 1'd1;
          else
```

```
trigger = 0;
                    end
          2'd3:begin
                    Multi_Cycle_Wire = 2'd3;
                    AddRoundIn_T = Mix_Col_wire_out_T;
                    State_Wire = 2'd1;
                    Round_Wire = Round + 4'd1;
                    Cipher_text = 0;
                    trigger = 0;
                    if (Round[0] == 0) begin
                               Multi_State_Ex = 3'd3;
                    end
                    else begin
                               Multi_State_Ex = 3'd6;
                    end
                    if (Round == 4'd13)
                               Done_wire = 1'd1;
                    else
                               Done_wire = 0;
                    end
          endcase
          end
          always @(posedge Clk)
          begin
                     Done_temp <= Done_wire;
                    RoundEx_in_reg_T_temp <= RoundEx_in_wire_T;</pre>
                    if (Reset) begin
                               State_temp <= 0;
                               Round_temp <= 0;
                               State_reg_T_temp <= 0;
                               Current_Key_T_temp <= In_Key;
                    end
                    else begin
                      // RoundEx_in_reg_T_temp <= RoundEx_in_wire_T;
                               State_temp <= State_Wire;
                               //RoundKey_Out_wire_T_temp<=RoundKey_Out_wire_T;
                               Round_temp <= Round_Wire;
                               State_reg_T_temp <= Sbox_Out_wire_T;
                               if ((Round[0] == 1'd1) && (State == 2'd3)) begin
                                         Current_Key_T_temp <= Next_Key_T;
                               end
                    end
          end
always @(posedge Clk)
          begin
          if (Reset) begin
                               State <= 0;
                               Round <= 0;
```





## // The sbox array.v

```
wire [7:0] sbox [0:255];
// Four parallel muxes.
assign new_sboxw[31 : 24] = sbox[sboxw[31 : 24]];
assign new_sboxw[23:16] = sbox[sboxw[23:16]];
assign new_sboxw[15 : 08] = sbox[sboxw[15 : 08]];
assign new_sboxw[07:00] = sbox[sboxw[07:00]];
// Creating the sbox array contents.
assign sbox[8'h00] = 8'h63;
assign sbox[8'h01] = 8'h7c;
assign sbox[8'h02] = 8'h77;
assign sbox[8'h03] = 8'h7b;
assign sbox[8'h04] = 8'hf2;
assign sbox[8'h05] = 8'h6b;
assign sbox[8'h06] = 8'h6f;
assign sbox[8'h07] = 8'hc5;
assign sbox[8'h08] = 8'h30;
assign sbox[8'h09] = 8'h01;
assign sbox[8'h0a] = 8'h67;
assign sbox[8'h0b] = 8'h2b;
assign sbox[8'h0c] = 8'hfe;
assign sbox[8'h0d] = 8'hd7;
assign sbox[8'h0e] = 8'hab;
assign sbox[8'h0f] = 8'h76;
assign sbox[8'h10] = 8'hca;
assign sbox[8'h11] = 8'h82;
assign sbox[8'h12] = 8'hc9;
assign sbox[8'h13] = 8'h7d;
assign sbox[8'h14] = 8'hfa;
assign sbox[8'h15] = 8'h59;
assign sbox[8'h16] = 8'h47;
assign sbox[8'h17] = 8'hf0;
assign sbox[8'h18] = 8'had;
assign sbox[8'h19] = 8'hd4;
assign sbox[8'h1a] = 8'ha2;
assign sbox[8'h1b] = 8'haf;
assign sbox[8'h1c] = 8'h9c;
assign sbox[8'h1d] = 8'ha4;
assign sbox[8'h1e] = 8'h72;
assign sbox[8'h1f] = 8'hc0;
assign sbox[8'h20] = 8'hb7;
assign sbox[8'h21] = 8'hfd;
assign sbox[8'h22] = 8'h93;
assign sbox[8'h23] = 8'h26;
assign sbox[8'h24] = 8'h36;
assign sbox[8'h25] = 8'h3f;
assign sbox[8'h26] = 8'hf7;
assign sbox[8'h27] = 8'hcc;
assign sbox[8'h28] = 8'h34;
assign sbox[8'h29] = 8'ha5;
assign sbox[8'h2a] = 8'he5;
assign sbox[8'h2b] = 8'hf1;
assign sbox[8'h2c] = 8'h71;
assign sbox[8'h2d] = 8'hd8;
```

assign sbox[8'h2e] = 8'h31;

```
assign sbox[8'h2f] = 8'h15;
assign sbox[8'h30] = 8'h04;
assign sbox[8'h31] = 8'hc7;
assign sbox[8'h32] = 8'h23;
assign sbox[8'h33] = 8'hc3;
assign sbox[8'h34] = 8'h18;
assign sbox[8'h35] = 8'h96;
assign sbox[8'h36] = 8'h05;
assign sbox[8'h37] = 8'h9a;
assign sbox[8'h38] = 8'h07;
assign sbox[8'h39] = 8'h12;
assign sbox[8'h3a] = 8'h80;
assign sbox[8'h3b] = 8'he2;
assign sbox[8'h3c] = 8'heb;
assign sbox[8'h3d] = 8'h27;
assign sbox[8'h3e] = 8'hb2;
assign sbox[8'h3f] = 8'h75;
assign sbox[8'h40] = 8'h09;
assign sbox[8'h41] = 8'h83;
assign sbox[8'h42] = 8'h2c;
assign sbox[8'h43] = 8'h1a;
assign sbox[8'h44] = 8'h1b;
assign sbox[8'h45] = 8'h6e;
assign sbox[8'h46] = 8'h5a;
assign sbox[8'h47] = 8'ha0;
assign sbox[8'h48] = 8'h52;
assign sbox[8'h49] = 8'h3b;
assign sbox[8'h4a] = 8'hd6;
assign sbox[8'h4b] = 8'hb3;
assign sbox[8'h4c] = 8'h29;
assign sbox[8'h4d] = 8'he3;
assign sbox[8'h4e] = 8'h2f;
assign sbox[8'h4f] = 8'h84;
assign sbox[8'h50] = 8'h53;
assign sbox[8'h51] = 8'hd1;
assign sbox[8'h52] = 8'h00;
assign sbox[8'h53] = 8'hed;
assign sbox[8'h54] = 8'h20;
assign sbox[8'h55] = 8'hfc;
assign sbox[8'h56] = 8'hb1;
assign sbox[8'h57] = 8'h5b;
assign sbox[8'h58] = 8'h6a;
assign sbox[8'h59] = 8'hcb;
assign sbox[8'h5a] = 8'hbe;
assign sbox[8'h5b] = 8'h39;
assign sbox[8'h5c] = 8'h4a;
assign sbox[8'h5d] = 8'h4c;
assign sbox[8'h5e] = 8'h58;
assign sbox[8'h5f] = 8'hcf;
assign sbox[8'h60] = 8'hd0;
assign sbox[8'h61] = 8'hef;
assign sbox[8'h62] = 8'haa;
assign sbox[8'h63] = 8'hfb;
assign sbox[8'h64] = 8'h43;
assign sbox[8'h65] = 8'h4d;
assign sbox[8'h66] = 8'h33;
assign sbox[8'h67] = 8'h85;
assign sbox[8'h68] = 8'h45;
assign sbox[8'h69] = 8'hf9;
assign sbox[8'h6a] = 8'h02;
assign sbox[8'h6b] = 8'h7f;
assign sbox[8'h6c] = 8'h50;
assign sbox[8'h6d] = 8'h3c;
assign sbox[8'h6e] = 8'h9f;
assign sbox[8'h6f] = 8'ha8;
assign sbox[8'h70] = 8'h51;
```

```
assign sbox[8'h71] = 8'ha3;
assign sbox[8'h72] = 8'h40;
assign sbox[8'h73] = 8'h8f;
assign sbox[8'h74] = 8'h92;
assign sbox[8'h75] = 8'h9d;
assign sbox[8'h76] = 8'h38;
assign sbox[8'h77] = 8'hf5;
assign sbox[8'h78] = 8'hbc;
assign sbox[8'h79] = 8'hb6;
assign sbox[8'h7a] = 8'hda;
assign sbox[8'h7b] = 8'h21;
assign sbox[8'h7c] = 8'h10;
assign sbox[8'h7d] = 8'hff;
assign sbox[8'h7e] = 8'hf3;
assign sbox[8'h7f] = 8'hd2;
assign sbox[8'h80] = 8'hcd;
assign sbox[8'h81] = 8'h0c;
assign sbox[8'h82] = 8'h13;
assign sbox[8'h83] = 8'hec;
assign sbox[8'h84] = 8'h5f;
assign sbox[8'h85] = 8'h97;
assign sbox[8'h86] = 8'h44;
assign sbox[8'h87] = 8'h17;
assign sbox[8'h88] = 8'hc4;
assign sbox[8'h89] = 8'ha7;
assign sbox[8'h8a] = 8'h7e;
assign sbox[8'h8b] = 8'h3d;
assign sbox[8'h8c] = 8'h64;
assign sbox[8'h8d] = 8'h5d;
assign sbox[8'h8e] = 8'h19;
assign sbox[8'h8f] = 8'h73;
assign sbox[8'h90] = 8'h60;
assign sbox[8'h91] = 8'h81;
assign sbox[8'h92] = 8'h4f;
assign sbox[8'h93] = 8'hdc;
assign sbox[8'h94] = 8'h22;
assign sbox[8'h95] = 8'h2a;
assign sbox[8'h96] = 8'h90;
assign sbox[8'h97] = 8'h88;
assign sbox[8'h98] = 8'h46;
assign sbox[8'h99] = 8'hee;
assign sbox[8'h9a] = 8'hb8;
assign sbox[8'h9b] = 8'h14;
assign sbox[8'h9c] = 8'hde;
assign sbox[8'h9d] = 8'h5e;
assign sbox[8'h9e] = 8'h0b;
assign sbox[8'h9f] = 8'hdb;
assign sbox[8'ha0] = 8'he0;
assign sbox[8'ha1] = 8'h32;
assign sbox[8'ha2] = 8'h3a;
assign sbox[8'ha3] = 8'h0a;
assign sbox[8'ha4] = 8'h49;
assign sbox[8'ha5] = 8'h06;
assign sbox[8'ha6] = 8'h24;
assign sbox[8'ha7] = 8'h5c;
assign sbox[8'ha8] = 8'hc2;
assign sbox[8'ha9] = 8'hd3;
assign sbox[8'haa] = 8'hac;
assign sbox[8'hab] = 8'h62;
assign sbox[8'hac] = 8'h91;
assign sbox[8'had] = 8'h95;
assign sbox[8'hae] = 8'he4;
assign sbox[8'haf] = 8'h79;
assign sbox[8'hb0] = 8'he7;
assign sbox[8'hb1] = 8'hc8;
assign sbox[8'hb2] = 8'h37;
```

```
assign sbox[8'hb3] = 8'h6d;
assign sbox[8'hb4] = 8'h8d;
assign sbox[8'hb5] = 8'hd5;
assign sbox[8'hb6] = 8'h4e;
assign sbox[8'hb7] = 8'ha9;
assign sbox[8'hb8] = 8'h6c;
assign sbox[8'hb9] = 8'h56;
assign sbox[8'hba] = 8'hf4;
assign sbox[8'hbb] = 8'hea;
assign sbox[8'hbc] = 8'h65;
assign sbox[8'hbd] = 8'h7a;
assign sbox[8'hbe] = 8'hae;
assign sbox[8'hbf] = 8'h08;
assign sbox[8'hc0] = 8'hba;
assign sbox[8'hc1] = 8'h78;
assign sbox[8'hc2] = 8'h25;
assign sbox[8'hc3] = 8'h2e;
assign sbox[8'hc4] = 8'h1c;
assign sbox[8'hc5] = 8'ha6;
assign sbox[8'hc6] = 8'hb4;
assign sbox[8'hc7] = 8'hc6;
assign sbox[8'hc8] = 8'he8;
assign sbox[8'hc9] = 8'hdd;
assign sbox[8'hca] = 8'h74;
assign sbox[8'hcb] = 8'h1f;
assign sbox[8'hcc] = 8'h4b;
assign sbox[8'hcd] = 8'hbd;
assign sbox[8'hce] = 8'h8b;
assign sbox[8'hcf] = 8'h8a;
assign sbox[8'hd0] = 8'h70;
assign sbox[8'hd1] = 8'h3e;
assign sbox[8'hd2] = 8'hb5;
assign sbox[8'hd3] = 8'h66;
assign sbox[8'hd4] = 8'h48;
assign sbox[8'hd5] = 8'h03;
assign sbox[8'hd6] = 8'hf6;
assign sbox[8'hd7] = 8'h0e;
assign sbox[8'hd8] = 8'h61;
assign sbox[8'hd9] = 8'h35;
assign sbox[8'hda] = 8'h57;
assign sbox[8'hdb] = 8'hb9;
assign sbox[8'hdc] = 8'h86;
assign sbox[8'hdd] = 8'hc1;
assign sbox[8'hde] = 8'h1d;
assign sbox[8'hdf] = 8'h9e;
assign sbox[8'he0] = 8'he1;
assign sbox[8'he1] = 8'hf8;
assign sbox[8'he2] = 8'h98;
assign sbox[8'he3] = 8'h11;
assign sbox[8'he4] = 8'h69;
assign sbox[8'he5] = 8'hd9;
assign sbox[8'he6] = 8'h8e;
assign sbox[8'he7] = 8'h94;
assign sbox[8'he8] = 8'h9b;
assign sbox[8'he9] = 8'h1e;
assign sbox[8'hea] = 8'h87;
assign sbox[8'heb] = 8'he9;
assign sbox[8'hec] = 8'hce;
assign sbox[8'hed] = 8'h55;
assign sbox[8'hee] = 8'h28;
assign sbox[8'hef] = 8'hdf;
assign sbox[8'hf0] = 8'h8c;
assign sbox[8'hf1] = 8'ha1;
assign sbox[8'hf2] = 8'h89;
assign sbox[8'hf3] = 8'h0d;
assign sbox[8'hf4] = 8'hbf;
```



```
assign sbox[8'hf5] = 8'he6;
assign sbox[8'hf6] = 8'h42;
assign sbox[8'hf7] = 8'h68;
assign sbox[8'hf8] = 8'h41;
assign sbox[8'hf9] = 8'h99;
assign sbox[8'hfa] = 8'h2d;
assign sbox[8'hfb] = 8'h0f;
assign sbox[8'hfc] = 8'hb0;
assign sbox[8'hfd] = 8'h54;
assign sbox[8'hfe] = 8'hbb;
assign sbox[8'hff] = 8'hb16;
```

endmodule // aes\_sbox



### **Python**

mat. ומצוי כלל המדידות ושמרתם בקובץ, DC קלט המדידות ושמרתם בקובץ, הורדת

```
from scipy import signal
import csv
import matplotlib.pyplot as plt
import sys
import wave
import numpy as np
import time
import matplotlib.pyplot as plt
import scipy.signal as sci_sig
import librosa as lib
import soundfile
import sys
import os
import librosa, librosa.display
from scipy.stats import laplace
import plotly.graph_objects as go
import datetime
import re
import pandas as pd
def removedc(datanow):
Args:: file lowers dc frequency
Returns: the file without DC
  N = datanow.shape[0]
  datafft=np.fft.fft(datanow)/N
  plt.show()
  datafft[0]=0
  plt.show()
  datanow=np.fft.irfft(datafft,N)
  return datanow
indix=333
unitlist=[]
dictall={}
files=[]
# Input data into an array with the file name and its data
files=os.listdir('C:\\Users\\spring1\\Documents\\MATLAB\\AES\\TXT')
files=[i for i in files if re.findall(".+.txt", i )]
for file in files:
  cfile=os.path.join('C:\\Vsers\\Spring1\\Documents\\MATLAB\\AES\\TXT', file)
  print(file)#check
  unitlist=[]
  f = open(cfile)
  triplets=f.read().split()
  for i in range(0,len(triplets)): triplets[i]=triplets[i].split(',')
  s=0
  zeors1= np.zeros( (380, 65280) )
  for i in triplets:
    zeors1[j,s]=i[0]
    s=s+1
```

```
if s==65280:
      j+=1
      s=0
      print(j)#check
  narray=zeors1.T
  list_remove=set()
  remoeall=False
  ofsset=0
  narray1=narray[0,:]
  narray2=narray
  for i in range(0,narray.shape[0]):
    narray2[i,:]=removedc(narray[i,:])
# Check the desired voltage level for lowering (all the voltage above it)
# (so that the voltage generated by the trigger does not affect the properties)
  if count==0:
    print('aaaaaaaaaa') #check
    for i,v in np.ndenumerate(narray1):
        if abs(v)>0.017 or remoeall:
         indix=i[0]
         count+=1
         break
  for i in range(indix,narray.shape[1]):
    narray2=np.delete(narray2,i-ofsset,1)
    ofsset+=1
  dictall[file] = narray2
# Averaging all the data obtained to create an extraction array between all the data
zeors1= np.zeros( (narray2.shape[0], narray2.shape[1]) )
for i in dictall.values():
  zeors1+=i
aver=(zeors1/len(dictall))
from scipy.io import savemat
mdic = {"P__AESRANDOM_P1__": aver, "label": "experiment"}
savemat("P__AESRANDOM_P1__.mat", mdic)
```



### Matlab:

יצרת מטריצת X (מטריצת כלל KEYב,(plain text),בKEY), כותב את המפתח הסודי שמשתמשים בו בו כותבים את האת מטריצת (data) plain text) את האשוני שרוצים להצפין

```
key='00112233445566778899aabbccddeeff00112233445566778899aabbccddeeff';%The key that
that enters the encryption algorithm)
A=[];
% A(i,:)=In;
D=[];
n=1:
% Creating the plain text rule (for the number of encryption rounds performed)
% (each time the output becomes the new plain text) And insert it into matrix X (plain
text matrix)
for i =1:65280
% Revenue Revenue 2 to 65280
if (i~=1)
Out = Cipher(key, In); %encryption(AES) function of matlab
In=Out;
end
%Revenue Revenue 1
if (i==1)
end
n=1;
for j =1:2:32
D(n) = hex2dec(Out(j:1+j));%Conversion from base hex to dec
n=n+1:
end
A(i,:)=D;
end
% save('X11.mat','A');%X(PLAIN TEXT) Save the matrix
                                יצרית מטריצות Bi XxorK וB כמו שכתוב בפרק מערך התקיפה
size of aes =128;
bytes of AES = size of aes/8;
AES \overline{\text{key bit}} = 2^8;
num of enc = 65280;
example = matfile('X1.mat');%Information claim
X = example.A;
XxorK=Xxork(num of enc,bytes of AES,AES key bit,X);
B=b (num of enc, bytes of AES, AES key bit, XxorK);
% save('XxorK111.mat','XxorK'); %Save the matrix
% save('B MAT11.mat', 'B'); % Save the matrix
```



### פונקציות המייצרות את היפותזות של המפתחות בשיטת HD,HW כמו שכתוב בפרק מערך התקיפה

```
%% HW( Function creating a hamming weight matrix)
load('XxorK1.mat'); %Information claim
load('B_MAT1.mat'); %Information claim
HW_B=HW(B,bytes_of_AES,AES_key_bit,num_of_enc);
% save('HW_B_AES256_Cipher3.mat','HW_B'); %Save the matrix
%% HD ( Function creating a hamming distance matrix)
load('XxorK1.mat'); %Information claim
load('B_MAT1.mat'); %Information claim
HD_B=HD(B,bytes_of_AES,AES_key_bit,num_of_enc,XxorK);
% HD1_B=HD1(B,bytes_of_AES,AES_key_bit,num_of_enc);
% save('HD_B_AES256_Cipher3.mat','HD_B'); %Save the matrix
```



בדיקת CR,correlation בין מטריצות ההיפותזות למטריצה p (מטריצה המדידות) כמו שכתוב בפרק מערך התקיפה

```
num of The exchangesbox = 16;
size of aes =128;
bytes of AES = size of aes/8;
AES_key_bit = 2^8;
num of enc = 65280;
%gather-Transfers code execution to gpu
num of sbox = 16;
keys_per_sbox = 256;
num \overline{inputs} = 65280;
crhd=gpuArray([]);
crhw=gpuArray([]);
correlation HW=[];
correlation HD=[];
CR HD=[];
CR HW=[];
crhd1=[];
crhw1=[];
hwcrall=[];
hdcrall=[];
% load('B HW AES256.mat');%Information claim
% load('B HD AES256.mat');%Information claim
for num_inputs=1:1:65280
num_inputs
% tic
init key = '00112233445566778899aabbccddeeff';
% load('Regular AES256.mat');
% Imat = I_save';
% ssamples P = size(Imat,2);
samples P=333;
load('P AESRANDOM P1 .mat');%Information claim P matrix(aes random
clk)
Imat=P__AESRANDOM_P1_;
Imat1 = gpuArray(zeros(num_inputs,samples_P));
for j=1:num inputs
    Imat1(j,:)=gpuArray(Imat(j,:));
end
Imat = gpuArray(Imat1);
for SboxNum=1:num of sbox
    correlation HW(:,:,SboxNum) =
corr(gpuArray(Imat), gpuArray(HW B(1:num inputs,:,SboxNum)));
    correlation HD(:,:,SboxNum) =
corr(Imat, HD B(1:num inputs,:,SboxNum));
    correlation HD1=gather(correlation HD);
    correlation HW1=gather(correlation HW);
    correlation HW=qpuArray(correlation HW);
    correlation HD=gpuArray(correlation HD);
%correlation ratio (CR)
%CR - The ratio between the correlation of the correct hypothesis
(max correlation)
%and the first magnitude incorrect correlation (second max
correlation).
   current key = gpuArray(hex2dec(init key(2*SboxNum - 1:2*SboxNum)))+1;
    CR_HD(SboxNum) = CR(correlation_HD1(:,:,SboxNum),(current_key));
    CR_HW(SboxNum) = CR(correlation_HW1(:,:,SboxNum),((current_key)));
```

```
crhd1(num inputs) = (CR HD(1));
crhw1(num inputs) = (CR HW(1));
for key=1:16
    hwcrall(:,num inputs,key) = CR HW(key);
    hdcrall(:,num_inputs,key) = CR_HD(key);
end
% toc
End
                                                                          PLOT:
%% PLOT correlation
samples = 0:1:(samples P-1);
sampling_rate = 2.5e9;
time = ((1/sampling_rate)*samples) *1e9;
figure
N=1;
 hold on
 for ii=1:keys_per_sbox
    if(ii~=100)
        plot(time,correlation HW(:,ii,1), 'b')
    end
     if (ii==1)
        plot(time, correlation HW(:,1,1),
                                           'r')
     end
end
plot(time, correlation HW(:,1,1), 'r')
legend({'Hypothesis Correlation', 'Key Correlation'}, 'FontSize', 12)
title(' AES256 RANDOM CLK (HW)', 'FontSize', 20)
% title(' Regular AES256R (HW)', 'FontSize', 20)
xlabel('TIME[ns]', 'FontSize', 12)
ylabel('Correlation', 'FontSize', 12)
%% PLOT CR
응응
figure
hold on
for key=1:16
nabla(key)=key;
plot(1:1000:65001, hdcrall(:,(1:1000:65001), key));
if key==16
yl = yline(1,'-','correlation ratio>1 attack was successfull(Continues to be
higher than 1)','LineWidth',4);
end
% lgd=legend({' red line =1 (The height=1)', 'correlation ratio key1
'}, 'Location', 'east', 'FontSize', 10);
end
```

```
leg=string(nabla); %converts integer-array to string array
   for j = 1:17
         if (j \sim = 17)
          leg(j) = 'key' + leg(j);
         end
          if (j==17)
         leg(j) = ' above red line=correlation ratio>1 ';
         legend(leg)
         end
   end
% lgd=legend({' red line =1 (The height=1)', 'correlation ratio key{key}
 '},'Location','east', 'FontSize', 10);
% title('Regular AES256(HD)', 'FontSize', 20)
title(' AES256 RANDOM CLK (HD)', 'FontSize', 20)
xlabel('number of traces', 'FontSize', 12)
ylabel('correlation ratio', 'FontSize', 12)
xlim([0 6.6E4]);
% ylim([0 1.2]);
% hold on
\ \mbox{\ensuremath{\$}}\ \mbox{\ensuremath{\mathtt{yl}}\ =\ yline}\,(\mbox{\ensuremath{\mathtt{1}}},\mbox{\ensuremath{\mathtt{'-'}}},\mbox{\ensuremath{\mathtt{'}}}\mbox{\ensuremath{\mathtt{correlation}}}\mbox{\ensuremath{\mathtt{1}}}\mbox{\ensuremath{\mathtt{attack}}}\mbox{\ensuremath{\mathtt{was}}}\mbox{\ensuremath{\mathtt{successfull}}}(\mbox{\ensuremath{\mathtt{Continues}}}\mbox{\ensuremath{\mathtt{to}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e}}}\mbox{\ensuremath{\mathtt{e
be higher than 1)','LineWidth',4);
yl.LabelHorizontalAlignment = 'center';
yl.Color = [.80 \ 0 \ .40];
ylim([0 1.2]);
% legend({' red line =1 (The height=1)', 'correlation ratio'}, 'FontSize',
10.7)
응응
figure
% title('Regular AES256(HW)', 'FontSize', 20)
title(' AES256 RANDOM CLK (HW)', 'FontSize', 20)
xlabel('number of traces', 'FontSize', 12)
ylabel('correlation ratio', 'FontSize', 12)
xlim([0 6.6E4]);
ylim([0 1.2]);
hold on
yl = yline(1,'-','correlation ratio>1 attack was successfull(Continues to be higher than 1)','LineWidth',4);
yl.LabelHorizontalAlignment = 'center';
yl.Color = [.80 0 .40];
plot(1:100:65280,crcheck_hw4(:,1:100:65280))
legend({' above red line=correlation ratio>1 ', 'correlation ratio'},
'FontSize', 10.7)
```

```
פונקציות:
```

```
function XxorK=Xxork(num of enc,bytes of AES,AES key bit,X)
Xxork=zeros(num_of_enc,AES_key_bit,bytes_of_AES);
 for k=1:bytes of AES
             for i=1:num of enc
                     for j=\overline{1}:\overline{AES} key bit
                      % bitxor-ing the all key column of X (all key Possibility of aes)
                         Xxork(i,j,k) = bitxor(X(i,k),j-1);
                     end
             end
 end
XxorK=Xxork;
end
function B=b(num_of_enc,bytes_of_AES,AES_key_bit,XxorK)
b=zeros(num_of_enc, AES_key_bit, bytes_of_AES);
 for k=1:bytes_of_AES
             for i=1:num of enc
                     for j=\overline{1}:\overline{AES} key bit
                         % pass the XxorK to S-BOX transformation
                         b(i,j,k) = SBOX table(XxorK(i,j,k)+1);
                     end
             end
 end
B=b;
End
function HW B=HW(B, bytes of AES, AES key bit, num of enc)
hw = zeros(num_of_enc,AES_key_bit,bytes_of_AES);
for k=1:bytes_of_AES
            for i = 1:AES key bit
                hw(:,i,k) = sum(dec2bin(B(:,i,k)).' == '1');
 end
 HW B=hw;
end
function HD_B=HD(B,bytes_of_AES,AES_key_bit,num_of_enc,XxorK)
hd = zeros(num_of_enc,AES_key_bit,bytes_of_AES);
for k=1:bytes_of_AES
          for i = 1:AES key bit
                 hd(:,i,k) = sum(dec2bin(bitxor((B(:,i,k)),(XxorK(:,i,k)).' == '1')));
          end
 HD B=hd;
 end
end
function conv = SBOX table (index)
    SBOX=[099 124 119 123 242 107 111 197 048 001 103 043 254 215 171 118 ...
202 130 201 125 250 089 071 240 173 212 162 175 156 164 114 192 ...
183 253 147 038 054 063 247 204 052 165 229 241 113 216 049 021 ...
004 199 035 195 024 150 005 154 007 018 128 226 235 039 178 117 ...
009 131 044 026 027 110 090 160 082 059 214 179 041 227 047 132 ...
           224 050 058 010 073 006 036 092 194 211 172 098 145 149 228 121 231 200 055 109 141 213 078 169 108 086 244 234 101 122 174 008
           186 120 037 046 028 166 180 198 232 221 116 031 075 189 139 138 112 062 181 102 072 003 246 014 097 053 087 185 134 193 029 158
           225 248 152 017 105 217 142 148 155 030 135 233 206 085 040 223 . 140 161 137 013 191 230 066 104 065 153 045 015 176 084 187 022];
    conv = SBOX(index);
function trueCR =CR(input matrix, trueKey)
temp = abs(input_matrix);
max corr = max(temp);
firsMAXtCorr=max(max corr); %find the first max correlation
```



```
firstmaxPlace=find(max_corr==firsMAXtCorr); %first max correlation place
max_corr(firstmaxPlace)=0; %Delete the first maximum
secondMAXcCorr=max(max_corr); %find the second max correlation
max_corr(firstmaxPlace)=firsMAXtCorr; %return first max correlation to the
max_corr
cr=firsMAXtCorr/secondMAXcCorr;
trueCR=max_corr(trueKey)/firsMAXtCorr;
if (trueCR == 1)
    trueCR = cr;
end
%correlation ratio>1 attack was successfull(Continues to be higher than 1)
```

# פוסטר הפרויקט:

#### עוז יוסף , עומר אביב מנחה: ד"ר יואב ויצמן

### הנדסת חשמל




### הטמעה של הגנות חומרה מבוססות רנדומיזציה בזמן במערכת קריפטוגרפית לצורך שיבוש זליגת המידע ומניעה התקפות ערוץ צד.


מהות הפרויקט הוא להגן ולאבטח על מערכות חומרה אל מול התקפות ערוץ צד המבוססות על צריכת ההספק של המערכת או התקפות אלקטרומגנטיות המאיימות על חילוץ המידע הסודי. בעזרת מימוש מערכת הגנה של פיזור האינפורמציה בזמן ע"י שינויים במימוש החומרה של מערכת ההצפנה על רכיב FPGA ,נקבל מערכת המוגנת התקפות מטרתן חילוץ המידע הסודי.

Advanced Encryption Standard (AES) באופית Advanced Encryption Standard (AES) הכולל התקפת כוח גם Advanced Encryption Standard (AES) שזה למעשה ניסיון חילוץ של המפתח הסודי Cryptanalysis הכולל התקפת כוח גם (Brute Force) שזה למעשה ניסיון חילוץ של המפתח הסודי באמצעות מעבר סידרתי על כל הצירופים השונים ו Mathematical Attack הכללי יישום אלגוריתמים מתמטיים שונים, אך עדיין פגיע בפני התקפות ערוץ צד המנצלת את פליטת ההספק אשר נפלט מהמערכת בזמו העבודה של פעולות הליבה

קריפטוגרפיות בצורה זו ניתן להשיג את המידע הסודי המוצפן. לכן בפרויקט שלנו ניצור אמצעי הגנה ונממש מערכת ייחודית בשם RandomClote ומשמש מערכת ייחודית בשם את את עילות את עילות מערכת AEA וגורמת לפיזור האינפורמציה בזמן ובכך מונע מהתוקף להשיג את המידע הסודי.



באיור 1 נראה את כלל סבבי מערכת ההצפנה AES לבדה , הצפנה הכוללת 14 סבבי הצפנה שונים שבכל אחד מתבצעות הפעולות המתמטיות אשר מצפינות את המידע הסודי . באיר 2 נראה את מערכת ה RandomClock הכוללת רכיב APL המספק במוצאו שעונים בעלי פאזות שונות ומבוררות בעדרת WDN גלובלי ורגיסטר PEPS אל מור מערכת הAPS.



#### מטרות הפרויקט:

1.מימוש של מערכת הצפנה על רכיב FPGA שהיא מסוג הצפנה סימטרית בסיסית AES בדיקה ואימות של המימוש שבוצע. תכנון הגנות בעת המימוש שמונעות אפשרות לביצוע התקפות ערוץ צד . 2.מדידות של עכבות הפליטה האלקטרומגנטית תון כדי הרצה של מילות הצפנה על המיקרו מעבד ושמירה של האותות הנמדדים באמצעות החיישן בדיכרון האוסילוסקופ . 3.אנליזות של האותות הנמדדים – כתיבה של קוד Python/MATLAB המסוגל לטעון את האותות

3.אנליזות של האותות הנמדדים – כתיבה של קוד Python/MATLAB המסוגל לטעון את האותות הנמדדים ולבצע עיבוד לאותות שנמדדו. חישוב הקורלציה בין האותות הנמדדים ומציאת המפתח בעל הקורלציה הגבוהה ביותר.


בית הקור רב ההצבותה בהוק. 4. בימו ש אלגוריתם פיזור האינפורמציה בזמן ומדידה חוזרת של האותות ובדיקה של יכולות התקיפה לאחר המימוש.

> את הפרויקט מימשנו על גבי כרטיס FPGA את מסויקט מימשנו על גבי כרטיס (איור 3) מסוג 2010 Xilinx Digilent Zybo Zynq-7000 איור אשר בעזרתו נבדוק את מימושי החומרה להפקת תהליכי ההצפנה אשר תכננו.

בכדי לבדוק את יעילות ההגנה המשופרת אשר מימשנו בפרויקט, ביצענו התקפת ערוץ צד יזומה על הכרטיס בה מדדנו את פליטת ההספק מהכרטיס בזמן ההצפנה ומדדנו את הקורלציה בין צריכת ההספק לניחושי המפתח



במידה והצלחנו להגן על הרכיב , ניחוש המפתח הנכון לא יהיה בעל הקורלציה הגבוהה ביותר . את איכות הגילויים של האלגוריתם ניתן להעריך לפי מדד ה -Correlation Ratio) CR או טיב הקורלציה , ככל ש 1<CR ונשאר מעל ערך זה , כך לניחוש יש סיכוי גדול יותר להיות הניחוש הנכון למפתח הסודי



מגרף 1 ניתן לראות את המערכת המוגנת בעזרת טכנולוגיית ה RandomClockAES שבה מדד הCR נותר נמוך מ-1 והמערכת נשאר מוגנת ולא נפרצה. ברבף 2 יתו לראון את חונרת ASS, מדרים אלה בריבור שהמגלו כל המפתחות הסודיים

היה בהיף 2 ניתן לראות את מערכת הAES לבדה שבה נראה בבירור שהתגלו כל המפתחות הסודיים והמערכת נפרצה.

. כעת נציג טבלה המראה את שיפור יעילות וביצועי מערכת ההגנה

Type of Implementation	Regular AES	Regular AES	RandomClock AES	RandomClock AES	Improvement	Improvement
Type of attack	HW	HD	HW	HD	HW	HD
Measurement to Disclosure	≈4001	≈301	>65,280	>65,280	>1,531%	>21,584%
	_	ריצועים ריצועים	וז שיפור ה.	 רלה 1 – ריכ	t)	