Relatório: Implementação Unidade de Controle e ULA

Pedro Evangelista¹, Ronaldo Freitas¹

¹Departamento de Computação e Sistemas de Informação - DECSI Universidade Federal de Ouro Preto - UFOP, João Monlevade, MG, Brasil

{pedro.evangelista, ronaldo.freitas}@aluno.edu.ufop.br

Resumo. Este relatório tem como objetivo esclarecer sobre a implementação de uma ULA e uma unidade de controle da ULA, juntamente com uma integração entre elas, desenvolvida em verilog, para a disciplina Organização e Arquitetura de computadores II

1. Introdução

O estudo sobre os processadores é algo de extrema importância para o entendimento pleno do funcionamento de um computador e os dispositivos eletrônicos, visto que eles têm como principal papel executar as tarefas necessária para o funcionamento pleno dos artefatos.

A ULA, unidade lógica e aritimética, como transcrito pelo nome, têm a responsavilidade de realizar os cálculos, comparações e possíveis decisões de interação para a resolução de problemas complexos. Essa unidade impacta diretamente na velocidade e desempenho, atributos importantes para uma boa qualificação de uso.

Juntamente com a ULA, a unidade de controle desta também é de suma importância, visto que é com ela que a operação da ULA é completa de forma satisfátoria e nesse relatório vamos explicitar algumas peculiaridades da maneira de implemetação desses dois módulos em *verilog*.

2. Implementação

A seção de implementação será divida em subseções que explicarão os módulos e suas funcionalidades, sendo elas a ULA, o controle da ULA e a integração entre esses dois, que chamaremos de MIPS.

No projeto temos arquivos para cada um dos módulos no formato *modulo.v* e *modulo_tb.v*, nos arquivos **sem** a extensão *tb* temos a implementação das funcionalidades do módulo, ou seja, temos os componentes de entrada, as condicionais de entrada e a saída (resultado) do módulo. Nos arquivos **com** a extensão *tb* temos a utilização do módulo e os testes referentes à ele

2.1. ULA

A ULA é capaz de receber como entrada o clock, duas palavras de 32 bits (**a** e **b**) e a própria entrada da ULA (4 bits), tendo como saída uma palavra de 32 bits que terá seu resultado da interação entre as duas palavras **a** e **b**. Essa interação será definida de acordo com a entrada da ULA.

A ULA é capaz de direcionar a saída de cinco formas diferentes, seguindo a tabela da figura 1. As interações entre as entradas de palavras \mathbf{a} e \mathbf{b} , podem se dar, respectivamente, em uma adição, subtração e comparativo booleanos de bits *AND*, *OR* e $\mathbf{a} < \mathbf{b}$.

Linhas de controle da ALU	Função	
0000	AND	
0001	OR	
0010	add	
0110	subtract	
0111	set on less than	

Figura 1. Operação referente às entradas da ULA

Na implementação, no código, foi utilizado um *switch case* para cada uma das possíveis 5 entradas descritas na figura 1:

- Para a adição (ADD), o retorno se deu pela soma de $\mathbf{a} + \mathbf{b}$.
- Para a subtração (SUB), o retorno se deu pela subtração de a b.
- Para a comparação (AND), o retorno é a comparação (em cada bit) de **a** e b *true*.
- Para a comparação (OR), o retorno é a comparação (em cada bit) de a ou b true.
- Para a comparação (SLT), o retorno se deu positivo se $\mathbf{a} < \mathbf{b}$.

A unica diferença em código se deu pela função *SLT* (set on less than), onde se foi necessário o uso de um *if* encaixado no *switch case* para validação completa.

2.2. Unidade de controle ULA

A unidade de controla da ULA é capaz de receber como entrada o clock, o tipo de operação da ULA requerida (2 *bits*) e a *funct* (é um código da função dada em 6 bits), tedno como saída a operação requerida da ULA (4 bits).

A saída do controle da ULA é a funcionalidade da ULA que servirá de entrada para o módulo descrito anteriormente como "a própria entrada da ULA", dada em 4 bits, que pode representar as funções *ADD*, *SUB*, *AND*, *OR* e *SLT*.

Opcode da instrução	OpALU	Operação da instrução	Campo funct	Ação da ALU desejada	Entrada do controle da ALU
LW	00	load word		add	0010
SW	00	store word	XXXXXX	add	0010
Branch equal	01	branch equal	XXXXXX	subtract	0110
tipo R	10	add	100000	add	0010
tipo R	10	subtract	100010	subtract	0110
tipo R	10	AND	100100	AND	0000
tipo R	10	OR	100101	OR	0001
tipo R	10	set on less than	101010	set on less than	0111

Figura 2. Operações do controle da ULA

A unidade de controle da ULA é capaz de retornar 8 operações de ULA diferentes, seguindo a tabela da figura 2. A combinação do código de operação da ULA (*OpALU*) e a função (*funct*) é o que resulta nos possíveis resultados.

Na implementação, no código, foi utilizado um *switch case* para os três possíveis OpALU existentes (00, 01 e 10). Para os casos 00 e 01 o retorno é único e simples, porém para o *OpALU* = 10 temos variações a depender da função (*funct*) passada.

Para o caso separado do tipo R, foi utilizado um outro *switch case* condicionando o campo *funct* e retornando os possíveis resultados esperados. Para casos não encontrados foi retornado um 4 *bits don't care*, ou seja, *xxxx*

2.3. Integração MIPS

A integração entre os dois módulos explicitados anteriormente, foi de simples implementação, sendo necessário apenas instanciá-los em conjunto utilizando a saída do controle da ULA como a entrada da ULA.

3. Testes Realizados

Cada um dos módulos possuíram testes unitários para que houvesse a certeza de implementação e o sucesso deste.

3.1. Testes da ULA

Ao rodar o algoritmo implementado obtivemos os seguintes resultados de bits, note que na imagem existem explicitados as entradas (clock, inputALU, a e b) e a palavra de saída de 32 bits (outputULA). Além dos testes em bits, tabmém foi fornecido os sinal digital para cada parâmetro.




Figura 3. Bits produzidos no teste da ULA



Figura 4. Sinais produzidos no teste da ULA

3.2. Testes do controle da ULA

Para o controle da ULA foram feitos novos testes e, novamente, na imagem são fornecidos os bits envolvidos nas operações, juntamente com o gráfico de sinal digital.

```
clk=0, OpALU=00, funct=000000, inputALU=0010
clk=1, OpALU=00, funct=000000, inputALU=0010
clk=0, OpALU=01, funct=000000, inputALU=0110
clk=1, OpALU=01, funct=000000, inputALU=0110
clk=0, OpALU=10, funct=100000, inputALU=0010
clk=1, OpALU=10, funct=100000, inputALU=0010
clk=0, OpALU=10, funct=100010, inputALU=0110
clk=1, OpALU=10, funct=100010, inputALU=0110
clk=0, OpALU=10, funct=100100, inputALU=0000
clk=1, OpALU=10, funct=100100, inputALU=0000
clk=0, OpALU=10, funct=100101, inputALU=0001
clk=1, OpALU=10, funct=100101, inputALU=0001
clk=0, OpALU=10, funct=101010, inputALU=0111
clk=1, OpALU=10, funct=101010, inputALU=0111
ULAControl_tb.v:39: $finish called at 14 (1s)
clk=0, OpALU=10, funct=101010, inputALU=0111
```

Figura 5. Bits produzidos no teste do controle da ULA



Figura 6. Sinais produzidos no teste do controle da ULA

3.3. Testes do MIPS

Semelhantemente, para a integração dos módulos, os testes foram efetuados, demonstrando os bits envolvidos de entrada e a saída, juntamente com o gráfico de sinal digital dado pelo gtkwave.




Figura 7. Bits produzidos no teste da integração MIPS




Figura 8. Sinais produzidos no teste da integração MIPS

4. Conclusão

Ao considerar a teoria da construção da Unidade Lógica e Aritmética (ULA) e analisar as tabelas fornecidas, foi possível verificar o sucesso da implementação, evidenciado pela obtenção de resultados esperados em conformidade com os resultados reais. Essa bem-sucedida integração dos módulos, tanto da ULA como de sua unidade de controle, refletiu-se positivamente no desempenho do módulo de integração MIPS. Esses resultados destacam a excelência e a eficiência do projeto realizado, reafirmando a qualidade da abordagem adotada. Como resultado, o êxito alcançado é um indicador promissor para futuros desenvolvimentos nessa área de pesquisa.