

陈志榕

邮箱: zhirong1204@gmail.com

电话: 177-2740-6580

个人主页: rong-hash.github.io

Google Scholar: scholar.google.com/citations?user=zChnvKwAAAAJ



教育背景

计算技术研究所, 中国科学院, 计算机科学与技术, 学术型硕士	2024.8 - 2027.6
浙江大学, 电子与计算机工程, 本科	2020.9 - 2024.6
绩点 3.91, 托福 109, 浙江省优秀毕业生, 浙江大学一等奖学金, 美国数学建模大赛 Finalist, 中国大学生数学竞赛一等奖	

科研成果

[Pub1] Kimi K2.5: Visual Agentic Intelligence. Technical Report, 核心贡献者	
[Pub2] ChipSeek: Optimizing Verilog Generation via EDA-Integrated Reinforcement Learning. ACL 2026 Main Conference (CCF-A) 一作	
[Pub3] Large Processor Chip Model. Science China-Information Sciences (CCF-A) 一作, 接收	
[Pub4] StrataFlow: Unified Temporal-Spatial-Hardware Co-Design with Automatically Synthesized Spatial Dataflows. Submitted to MICRO (CCF-A) 一作	
其余五篇文章被 DAC (CCF-A), TACO (CCF-A), ICCAD (CCF-B), TODAES (CCF-B) 接收, 总引用 182 (截至 2026 4.9)	

项目经历

Kimi 基座模型后训练算法研究	2025.12 - 至今
Coding Agent 后训练算法实习生 月之暗面 北京	
Coding Agent with Skills: 通过后训练让 Kimi K2.5 智能体学会调用 Skills 工具, 设计四种造题方案并经多轮 rollout 实验验证 Skill 调用显著提升任务成功率, 产出数据用于 SFT 与 RL 训练。 Coding Agent with New Feature Tasks: 构建基于 PR 的 New Feature 造题 Pipeline, 适配 Python/C++/C/Rust 等多语言, 通过基于 Agent 的 RL data 自动扩增框架 Scale Up 至 1000+ 题目。 Coding Agent with Perf Optimization: 基于 Agent 造题框架, 构建 CPU Kernel 性能优化题库, 产出 200+ 道题目。	
ChipGPT & ChipSeek: 芯片代码生成大模型	2023.07 - 2025.11
导师: 王颖教授 中国科学院 北京	
基座与微调 (SFT): 基于 Llama/Qwen 架构, 针对 Verilog 硬件描述语言特性设计数据自动扩增框架, 构建指令-代码, 多模态, 思维链指令-代码等多种数据集。 强化学习后训练: 针对代码生成任务, 设计分层奖励模型; 结合我主导设计的动态偏好优化算法, 引入编译器, 模拟器和综合工具的语法、功能、性能等反馈作为外部奖励信号, 实现模型的自我迭代优化。 效果验证: 相比 SOTA 模型, 生成代码的正确性提升 17%, PPA (性能/功耗/面积) 优化提升 20%; 两篇文章被 DAC 2024, ICCAD 2024 接收, 两篇文章投稿于 ACL 会议。 工程落地: 开源 RTL 大模型 Benchmark 和 Verilog 代码微调集, 自研的 AI 智能体系统获 2025 年芯原杯季军 (3/50)。	
TikTok 推荐架构优化	2024.01 - 2024.04
推荐架构实习生 字节跳动 上海	
推荐链路调度 Dag 化: 推动 TikTok Mobile 主端推荐架构 Sort 后台 DAG 化, 重构推荐链路, 减少线程池竞争, 为公司节省约三千核算力。推动 Tiktok TV 和 Webapp 垂类从串行迁移至 Dag 调度, 推荐时延减少 11%。 同行评价: 实习期间表现优异, 获得合作者和 mentor 的认同, 得到转正机会。	
基于 CUDA 的高性能 PointNet 算子优化与推理加速	2024.08 - 2025.01
竞赛项目 摩尔线程 GPU 编程大赛 北京	
算子开发 (Kernel Fusion): 设计分块矩阵乘法与广播机制核心算子, 利用 Shared Memory 减少全局访存, 配合 FP16 半精度量化, 优化计算密度。 系统优化: 引入锁页内存与 CUDA Stream 多流技术实现计算与通信重叠, 将推理延迟从 5.6s 降至 0.18s (加速 30 倍), 斩获全场第三名。	
StrataFlow: 软硬件协同的 AI 加速器自动生成框架	2025.06 - 2025.11
导师: 王颖教授 中国科学院 北京	
设计空间建模: 设计支持空间数据流综合的加速器架构, 利用寄存器级硬流水替代高昂 SRAM 访存。 架构自动搜索: 研发时空-硬件联合搜索引擎, 自动生成最优 PE 互连拓扑, 大幅降低片上存储开销。 成果: 适配 GPT-2/Qwen 等大模型, 在 FPGA 上能效相比 SOTA 提升 8.68 倍, 完成一篇文章投稿于 MICRO。	