Міністерство освіти і науки України

Національний університет "Львівська політехніка"

Кафедра ЕОМ



3BiT

3 лабораторної роботи №1

3 дисципліни: «Моделювання комп'ютерних систем»

На тему: «Інсталяція та ознайомлення з середовищем розробки Xilinx ISE. Ознайомлення зі стендом Elbert V2 – Spartan 3A FPGA»

Варіант 24

Виконав: ст. гр. КІ-202

Терналь Ростислав

Прийняв:

Козак Н.Б.

Мета роботи:

Інсталювати та ознайомитися з середовищем розробки Xilinx ISE. Ознайомитися зі стендом Elbert V2 – Spartan 3A FPGA.

Етапи роботи:

- 1. Інсталяція Xilinx ISE та додавання ліцензії. Побудова дешифратора (згідно варіанту) за допомогою ISE WebPACKTM
- 2. Schematic Capture та моделювання його роботи за допомогою симулятора ISim.
- 3. Генерування Віт файала та тестування за допомогою стенда Elbert V2 Spartan 3A FPGA.


Варіант виконання роботи:

Мій номер в списку -24. Нижче наведена таблиця вхідних та вихідних сигналів для мого варіанту.

in_0 out_0 out_1 in_2 in_1 out_2 out_3 out_4

Табл.1.1. Вхідні та вихідні сигнали.

Мінімізація функцій вихідних сигналів:



Puc 1.1. Мінімізація OUT_0.

OUT_0 = IN_2
$$\land$$
 (¬IN_1);

Map C C A.B 0 0 A.B 1 0 A.B 0 0 A.B 0 0 Map Layout C C A.B 0 1 A.B 2 3 A.B 6 7 A.B 4 5 Groups

Рис 1.2. Мінімізація OUT_1.

$$OUT_1 = (\neg IN_2) \land IN_1 \land (\neg IN_0);$$

Map C C A.B 1 1 A.B 1 1 A.B 0 0 A.B 0 0 Map Layout C C A.B 0 1 A.B 2 3 A.B 6 7 A.B 4 5 Groups

Puc 1.3. Мінімізація OUT_2.

$$OUT_2 = \neg IN_2;$$

Map Ū C A.B 1 1 A.B 1 1 A.B 1 1 $A.\overline{B} = 0 = 1$ Map Layout ¯ c A.B 0 1 Ā.B 2 3 A.B 6 7 A.B 4 5 Groups (0,1,2,3) \overline{A} (1,3,5,7)(2,3,6,7)

Puc 1.4. Мінімізація OUT_3.

$$OUT_3 = \neg IN_2 \lor IN_0 \lor IN_1;$$

Map ¯ C $\overline{A}.\overline{B}$ 0 1 A.B 0 1 A.B 0 0 $A.\overline{B} = 0 = 1$ Map Layout Ū C $\overline{A}.\overline{B}$ 0 1 A.B 2 3 A.B 6 7 A.B 4 5 Groups (1,3) A.C (1,5) B.C

Puc 1.5. Мінімізація OUT_4.

$$OUT_4 = \neg IN_2 \land IN_0 \lor \neg IN_1 \land IN_0$$

Виконання роботи:




Рис 1.6. Схема.

Рис 1.7. Файл з призначенням фізичних входів та виходів для сигналів.








Рис 1.8. Повна симуляція роботи схеми в ISim.


Порівняння сигналів:
















| in_2 | in_1 | in_0 | out_0 | out_1 | out_2 | out_3 | out_4 |
|------|------|------|-------|-------|-------|-------|-------|
| 1 | 1 | 0 | 0 | 0 | 0 | 1 | 0 |





Puc 1.9.1 – 1.9.8. Порівняння сигналів з Табл.1.1 та симуляції ISim.

Висновок:

В ході виконання цієї лабораторної роботи я ознайомився з середовищем розробки Xilinx ISE. В цьому середовищі я розробив схему, згідно з таблицею істинності для мого варіанту. Я протестував усі можливі комбінації вхідних сигналів в ISim та порівняв вихідні сигнали з таблицею істиності. Також я ознайомився зі стендом Elbert V2 – Spartan 3A FPGA.