



Dispozitiv de acces la memorie CW-PRAM

Un dispozitiv de acces la memorie pentru un model teoretic Concurrent-Write-PRAM în cadrul unui sistem cu 4 procesoare pe 4 biți (magistrala de date și magistrala de adresă pe 4 biți) se prezintă schematic astfel:

