

《计算机组成与系统结构专题实验》

Experiment on Computer Organization and Architecture

计算机科学与技术学院 实验中心 2024年10月





实验一、组合电路设计





实验一 组合电路设计

实验内容

- > 基础门电路设计(多输入门电路、复用器)
- > 基础功能模块设计(编码器、译码器)

实验要求:

- > 掌握Vivado与Logisim开发工具的使用,可选用其中一种完成实验;
- 掌握Verilog程序结构和风格,观察分析仿真波形,注重输入输出之间的时序关系;
- > 或者在Logisim中完成设计并验证真值表。






实验一 组合电路设计 多输入门电路


表达式:

 $x=^(a\cdot^b\cdot c\cdot (d+e))$


电路图:




真值表:



时序图:








实验一 组合电路设计 复用器


二路复用器



表达式:

$$Y = D_0 \overline{S} + D_1 S$$

电路图:




真值表:


S	\mathbf{D}_1	\mathbf{D}_0	Y
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1		0	1
1	15	1 //	1




实验一 组合电路设计 复用器

多路复用器






考虑如何用三态缓存器实现复用器?



E	A	Y
0	0	Z
0	1	Z
1	0	0
1	1	1





实验一 组合电路设计 复用器


```
module sim mux41; //仿真模块
module mux41( //4路复用器
   input DO, input D1, input D2, input D3, //輸入
                                                                            reg DO, D1, D2, D3;
   input [1:0] S, //选择信号
                                                                            reg [1:0] S;
   output Y //輸出
                                                                             wire Y:
                                                                             //实例化调用模块
   reg temp; //临时寄存器变量
                                                                             mux41 mux (D0, D1, D2, D3, S, Y);
   always@(*) //行为描述always语句,循环触发执行
                                                                             initial //初始化, 只执行一次
   begin
                                                                             begin //顺序块
       case(S) //分支选择
                                                                                 D0=0;D1=0;D2=0;D3=0;S=2'b00;
           2'b00 : temp = D0:
                                                                                fork //并行块
           2'b01 : temp = D1;
                                                                                    repeat(100) #10 D0 = ^{\circ}D0;
           2' b10 : temp = D2;
                                                                                          +(=0) + 20 - D1 = ^{\circ}D1:
                                                                                                      = ^{\circ}D2:
                         ,0.000 ns
             Name
                    Value
                                                                                                      3 = ^{\sim} D3:
             ₩ D0
       endo
              ₩ D1
                                                                                                      = S+1:
    end
             ₩ D2
   //数据流
             ¼ D3
    assign Y > W S[1:0]
endmodule
```

真值表

实验一 组合电路设计 编码器(2ⁿ个输入, n位输出)

输入 输出 Y1 Y0 I2 Y2 **I**6 I5 **I**4 I3 0 0 0 () 0 0 0 () 0 0 () 0 0 0 0 0 () 0 0 0 0 0

逻辑表达式




数据流描述:连续赋值语句。

assign Y[0] = I[1]|I[3]|I[5]|I[7], Y[1] = I[2]|I[3]|I[6]|I[7], Y[2] = I[4]|I[5]|I[6]|I[7]assign $Y = \{I[4]|I[5]|I[6]|I[7], I[2]|I[3]|I[6]|I[7], I[1]|I[3]|I[5]|I[7]\};$

行为描述方式:

根据电路外部行为建模, 定义输入-输出响应方式描 述硬件行为 (case语句)。



结构化描述:实例化底层模块。





实验一 组合电路设计 优先编码器

◆ 逻辑值

> 1:逻辑1或逻辑真;

▶ 0:逻辑0或逻辑假;

> x(X): 未知状态 (不确定/不关心);

➤ z(Z): 高阻态。

			输	入					输出	
I7	I6	15	I4	I3	I2	I1	10	Y2	Y 1	Y0
0	0	0	0	0	0	0	1	0	0	0
0	0	0	0	0	0	1	X	0	0	1
0	0	0	0	0	1	X	X	0	1	0
0	0	0	0	1	X	X	X	0	1	1
0	0	0	1	X	X	X	X	1	0	0
0	0	1	X	X	X	X	X	1	0	1
0	1	X	X	X	X	X	X	1	1	0
1	X	X	X	X	X	X	X	1	1	1

▶ 逻辑真: 1; 逻辑假: 0, x(X), z(Z)

==	0	1	X	Z
0	1	0	X	X
1	0	1	X	X
X	X	X	X	X
Z	X	X	X	X

===	0	1	X	Z
0	1	0	0	0
1	0	1	0	0
X	0	0	1	0
Z	0	0	0	1





endmodul e

实验一组合电路设计 8-3优先编码器


```
module pre encoder83 if(I, Y); //8-3优先編码器ifelse实现
module pre_encoder83_case(I, Y); //8-3优先編码器casex实现
   input I; //输入, 待编码信息
                                                                            input I; //输入, 待編码信息
    output Y: //輸出
                                                                            output Y; //輸出
   wire[7:0] I: //8位
                                                                            wire[7:0] I: //8位
   reg[3:1] Y; //3位
                                                                            reg[3:1] Y: //3位
                                     module sim_encoder83();
    //行为描述方式: 根据电路外部行为建
                                            reg[7:0] x;
                                                         //加入激励信号
    //定义输入-输出响应方式描述硬件行
                                            wire[2:0] y_assign, y_case, y_pre_case, y_pre_if; //显示的输出信号
   //initial和always语句块
                                            integer i:
    always @(I) begin //always @ (敏感
       casex(I)//case 分支语句
                                            initial begin
                                                        //初始化x
           8' b0000 0001 : Y = 3' b000;
                                               x = 1:
                                               //每延迟10ns, x信号左移一位, 共7次
           8' b0000 001X : Y = 3' b001;
                                               for(i = 0: i < 7: i = i + 1) # 10 x = x * 2:
           8'b00000 01XX : Y = 3'b010:
                                               #10 x = 128:
           8'b0000 1XXX : Y = 3'b011;
                                               //每延迟5ns, x信号加1
           8' b0001 XXXX : Y = 3' b100;
                                               while (x > 0) #5 x = x - 1
           8' b001X XXXX : Y = 3' b101:
           8' b01XX XXXX : Y = 3' b110;
                                            encoder83_assign_encoder83_assign_1(x, y_assign);
                                                                                         //实例化待测模块
           8' b1XXX XXXX : Y = 3' b111;
                                            encoder83_case encoder83_case_1(x, y_case);
                                                                                         //实例化待测模块
           default: Y = 3' b000: //缺省
                                            pre_encoder83_case pre_encoder83_case_1(.I(x),.Y(y pre_case)); //实例化待测模块
       endcase
                                            pre_encoder83_if pre_encoder83_if_1(.I(x),.Y(y_pre_if));
                                                                                               //实例化待测模块
    end
```

endmodule



实验一组合电路设计 8-3优先编码器


测试Logisim的优先编码器,掌握各输入/输出信号作用,验证真值表。



										-	
		Ι	[7	0]			EN	F	Y[20]	C
0	0	0	0	0	0	0	0	1	1		0
0	0	0	0	0	0	0	1	1	0	000	1
0	0	0	0	0	0	1	-	1	0	001	1
0	0	0	0	0	1	-	-	1	0	010	1
0	0	0	0	1	_	_	-	1	0	0 1 1	1
0	0	0	1	-	-	-	-	1	0	100	1
0	0	1	-	-	_	_	-	1	0	1 0 1	1
0	1	-	-	-	-	-	-	1	0	1 1 0	1
-	_	_	_	_	_	_	_	0	0	000	0
1	_	_	_	_	_	_	_	1	0	1 1 1	1




实验一 组合电路设计 译码器



真值表:

A1	A0	Y3	Y2	Y 1	Y0
0	0	0	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0

2-4译码器:




表达式:

$$Y3 = A1 \cdot A0$$

$$Y2 = A1 \sim A0$$

$$Y1 = \sim A1 \cdot A0$$

$$Y0 = \sim A1 \cdot \sim A0$$





实验一组合电路设计 3-8译码器

真值表

	输入					输	出			
A2	Al	A0	Y 7	Y6	Y5	Y4	Y3	Y2	Y1	Y0
0	0	0	1	1	1	1	1	1	1	0
0	0	1	1	1	1	1	1	1	0	1
0	1	0	1	1	1	1	1	0	1	1
0	1	1	1	1	1	1	0	1	1	1
1	0	0	1	1	1	0	1	1	1	1
1	0	1	1	1	0	1	1	1	1	1
1	1	0	1	0	1	1	1	1	1	1
1	1	1	0	1	1	1	1	1	1	1

 $Y7 = \overline{A2} + \overline{A1} + \overline{A0}$

 $Y6 = \overline{A2} + \overline{A1} + A0$

 $Y5 = \overline{A2} + \overline{A0} + A1$


Y4 = A2 + A0 + A1

 $= \overline{A1} + \overline{A0} + A2$

文 $Y2 = \overline{A1} + A0 + A2$

 $Y1 = \overline{A0} + A1 + A2$


Y0 = A0+A1+A2





实验一组合电路设计 3-8译码器

测试Logisim的译码器,掌握各输入/输出信号作用,验证真值表。



EN	A[20]	Y[70]
0		00000000
1	000	00000001
1	0 0 1	00000010
1	010	00000100
1	0 1 1	00001000
1	100	00010000
1	1 0 1	00100000
1	1 1 0	01000000
1	1 1 1	10000000





谢谢!

