
פרויקט טומסולו

בפרויקט זה נממש סימולטור של מעבד FLOATING POINT המשתמש באלגוריתם טומסולו. הפרויקט יתבצע בזוגות, להגשה עד סוף הסמסטר.



המעבד כולל:

- \bullet floating point registers 16, כל אחד ברוחב 32 סיביות ושומר מספר נקודה צפה floating point registers 16, המטוסה). בפורמט single precision (ביט אחד עבור הסימן, 8 עבור האקספוננט ו־ 23 עבור המנטיסה). בחילת הריצה כל רגיסטר מכיל מספר השווה לאינדקס שלו: F_0 מכיל F_0 מכיל 1.0, וכך הלאה.
 - ירeservation stations של מספר ניתן לקינפוג של •
- מספר יחידות פונקציונאליות לנקודה צפה עבור חיבור/חיסור, כפל, וחילוק. היחידות לא מצונררות, ובעלות השהייה ניתנת לקנפוג. באם יש יותר הוראות מוכנות להרצה מאשר יחידות פונקציונאליות פנויות, הארביטרצייה אילו הוראות להכניס להרצה היא לבחירתכם.
- יחידת Fetch שקוראת עד שתי הוראות במקביל מזיכרון ההוראות בכל מחזור שעון אל תוך ה־ Fetch יחידת, שהינו בגודל 16 הוראות, כל עוד יש מקום. במחזור שעון מספר 0 מתבצע Fetch של שתי ההוראות הראשונות וכתיבה אל תור ההוראות.
- המעבד מבצע Issue של עד שתי הוראות במקביל בכל מחזור שעון מתור ההוראות אל תוך התחנות, בהתאם לזמינות התחנות. הפענוח מתבצע בו־זמנית עם ה־ Issue, ולא לוקח מחזור שעון נוסף. למשל במחזור שעון 1 כבר מבצעים issue של שתי ההוראות הראשונות שנקראו במחזור 0 (בהנחה שיש שתי תחנות פנויות, אחרת הוראה בודדת), וכמובן שבמקביל מבצעים כבר Fetch של ההוראות הבאות.
- במעבד יש CDB 3: אחד למחברים/מחסרים, אחד למכפלים, ואחד למחלקים. כל CDB 3 יכול להעביר במעבד שעון אחד לאחר סיום פעולת CDB 5 מתבצעת מחזור שעון אחד לאחר סיום פעולת דאטא+תג בודד בכל מחזור שעון.

היחידה הפונקציונאלית, במידה וה־ CDB פנוי. במידה ומספר יחידות רוצות לגשת לאותו CDB בו זמנית. מתבצעת ארביטרצייה לבחירתכם. כאשר שאר היחידות שלא זכו בארביטרצייה מחכות.

כל הוראה מקודדת ב־ 32 סיביות, בפורמט אחיד:

bits	31-28	27–24	23-20	19–16	15–12	11-0
	0	OPCODE	DST	SRC0	SRC1	0

 ${
m SRC0},$ היעד, היעד, היעד, DST הי שאותה שאותה שאותה שאותה שלבצע. מתאר את ההוראה סישריה היעד, והשדות ${
m SRC1}$

:כאשר סט ההוראות מכיל

opcode name	number	description
ADD	2	F[DST] = F[SRC0] + F[SRC1]
SUB	3	F[DST] = F[SRC0] - F[SRC1]
MULT	4	F[DST] = F[SRC0] * F[SRC1]
DIV	5	F[DST] = F[SRC0] / F[SRC1]
HALT	6	exit simulator

1 סביבות תכנות:

הפרויקט ימומש בשפת C בסביבת Visual Studio במערכת בשפת C הפרויקט ימומש בשפת Solution במערכת ההפעלה build solution. יש להגיש את כל ספריית

2 הרצה וקבצים:

הפרויקט יבנה אל תוך command line application שנקרא, sim.exe שנקרא command line application הפרויקט יבנה אל תוך

sim.exe cfg.txt memin.txt regout.txt traceinst.txt tracecdb.txt

כאשר בצים הינם קבצי קלט, ושאר הקבצים הינם קבצי פלט. memin.txt ו cfg.txt כאשר

קובץ הקונפיגורצייה cfg.txt מכיל שורות מהצורה parameter = value, מכיל

- מספר יחידות החיבור/חיסור. $add_nr_units = x$
 - מספר יחידות הכפל. $mul_nr_units = x \bullet$
 - $\operatorname{div_nr_units} = x \bullet$ מספר יחידות החילוק.
- מספר הדיבור/חיסור. $ext{add_nr_reservation} = ext{x}$ and $ext{add_nr_reservation} = ext{x}$
 - $ext{cservation stations}$ מספר הז יחידות הכפל. $ext{mul_nr_reservation} = ext{x}$
 - . מספר הדילוק. מספר ה' יחידות בור יחידות מספר ב' יחידות החילוק: $\operatorname{div_nr_reservation} = x$
 - . השהיית במחזורי שעון: add_delay = x יחידות החיבור השהיית :
 - mul_delay = x השהיית יחידות הכפל במחזורי שעון.
 - . שעון. השהיית החילוק במחזורי שעון: $\operatorname{div_delay} = x$

קובץ תמונת הזיכרון הראשי כאשר מכילה שורות של מחונת של המיכרון הראשי כאשר כל שורה מכילה 32 החובץ תמונת הזיכרון מכילה שם מקודדת בשורה מסיביות ב־8 ספרות הקסאדצימליות. התוכנית מתחילה לרוץ מ־ ${
m PC}{=}0$, כאשר ההוראה שם מקודדת בשורה הראשונה בקובץ.

אם החל מכתובת מסויימת ועד הסוף תוכן הזיכרון מכיל רק אפסים, מותר לא לרשום שורות אלו, בהבנה שהזיכרון יכיל אפסים. זה נעשה רק כדי לחסוך בגודל הקבצים ואינו חובה, כלומר אפשר גם בכל מקרה לכתוב את כל 4096 השורות.

הקובץ מכיל את פלט רגיסטרי ה־ floating point הקובץ מכיל את פלט רגיסטרי היו שם 16 שורות. התוכנית. יהיו שם 16 שורות, ראשר כל שורה i הינה מספר עשרוני עבור תוכן הרגיסטר F[i]

הקובץ traceinst.txt מכיל שורות בפורמט הבא:

instruction pc tag cycle_issued cycle_execute_start cycle_execute_end cycle_write_cdb

כאשר יש שורה עבור כל הוראה לפי סדר ה־ ISSUE (לא לפי סדר ה־ COMPLETION).

- שדה ה־ instruction הוא קידוד ההוראה בשמונה ספרות הקסא כפי שנקראו מהזיכרון.
- . שדה ה־ pc הינו ה־ pc של ההוראה (pc עבור ההוראה הראשונה בזיכרון, pc שדה ה־ pc
- שדה ה־ tag מכיל את התג של ההוראה, כלומר שם התחנה שמקבלת את ההוראה. שם התחנה מורכב משם היחידה הפונקציונאלית שמטפלת בתחנות, ומספר התחנה. לדוגמא תגים אפשריים הינם ,MUL2, DIV1
 - . שדה התחנות cycle_issued שדה הרואה נכנסה לאחת התחנות.
- . שדה ה־ cycle_execute_start הוור השעון שבו ההוראה התחילה להתבצע על יחידה פונקציונאלית.
- . שדה ה־ cycle_execute_end הינו מחזור השעון האחרון שבו ההוראה עדיין מתבצעת ביחידה הפונקציונאלית.
 - .CDB הינו מחזור השעון שבו התוצאה נכתבה על ה־ write_cdb •

הקובץ tracecdb.txt מכיל שורות בפורמט הבא:

cycle pc cdbname data tag

כאשר מופיעה שורה עבור כל CDB וכל מחזור שעון שבו יש בו שימוש (כלומר יתכנו עד 4 שורות בכל מחזור שעון עבור ארבעת ה־ CDB):

- אטא. מחזור השעון שבו עובר הדאטא. cycle שדה הי
- $_{
 m CDB}$ הינו ה־ $_{
 m pc}$ של ההוראה שהסתיימה ומעבירה דאטא על ה־ $_{
 m pc}$
- שדה ה־ משלושת האפשרויות הבאות: CDB מציין לאיזה cdbname השורה מתייחסת, והינו אחד משלושת האפשרויות הבאות: ADD, MUL, DIV
 - שרוני. בפורמט עשרוני. cdata הי מדה הי את הערך המספרי שעובר על הי
 - .traceinst.txt באותו פורמט כמו ב־ data ל- מכיל את התג המתאים ל- traceinst.txt

:דוקומנטצייה

הקפידו שהקוד יהיה קריא, ומכיל comments לגבי מבני הנתונים והפונקציות. כמו כן יש להגיש דוקומנטצייה חיצונית המתארת באופן כללי את הפרויקט.

:בדיקות

הפרויקט שלכם יבדק בן השאר ע"י תוכניות בדיקה שלא תקבלו מראש. לכן חשוב מאוד לבדוק נכונות ע"י בנייה של קטעי קוד שונים, וכמו כן בדיקה עם פרמטרים שונים בקובץ הקונפיגורצייה.

יש להגיש 3 ספריות בדיקה, כאשר בכל ספרייה יהיו קבצי הקלט והפלט עבור הבדיקה.

יש לתאר בדוקומנטצייה את הבדיקות שבוצעו.