
# Preparation Report – Lab 3

DIGITAL SYSTEM DESIGN WITH VHDL (MULTI-CYCLE CPU DESIGN)

Dolev Eisenberg (208212845), Amir Aboutboul (318931797) | 24.6.2024

# Top Design Layout



מצורף שרטוט של כלל המעבד ממבט על.


# למעבד הכניסות הבאות:

- רפset משמש לביצוע פעולת reset משמש לביצוע פעולת Sys\_rst, Sys\_ena − משמש לביצוע פעולת (Prog Memory, Data Memory) על (enable) לאחר סיום טעינת הזיכרון (TB. ידי ה-TB.
  - ,DataMem קווים המשמשים לטעינת המידע לזיכרון ה-ProgMem וה-DataMem בהתאמה, לתוך המעבד.
- קווי בקרה השולטים על הכנסת המידע אל הזיכרונות הנ"ל כוללים בתוכם קו המשמש בתור
   הכתובות אליהן מכניסים בתוך יח' הזיכרון וביטי בקרה לטובת ביצוע פעולות אלו.
  - סניסת שעון (clk) המשמש את היחידות הסינכרוניות בתוך המעבד.

#### והמוצאים הבאים:

- Done ביט המשמש בתור אינדיקציה ל-TB לכך שהמעבד סיים את עבודתו (סיים לבצע את התוכנה שהוטענה אל הזיכרון שלו).
  - Data Memory משמש להוצאת המידע מתוך ה-Data Memory משמש להוצאת המידע מתוך ה-Output אל קובץ .TB מתוך המעבד אל הקובץ החיצוני מתבצעת על ידי ה-TB

# CONTROL.VHD



יחידת הבקרה מכילה בתוכה ControlLines, StateLogic – 2 sub-modules.

• יחידת הבקרה המרכזית מקבלת בתור כניסות את 3 הדגלים הנוכחיים מהיחידה האריתמטית בתוך ה-Datapath, ואת 4 ביטי ה-opcode מהפקודה שמאוחסנת באותו זמן ב-IR (בתוך ה-Top), ומקבלת מה-TB דרך ה-Top את קווי השליטה sys\_rst, sys\_ena ושעון, כפי שפירטנו למעלה.

#### מוצאי יחידת הבקרה הם:


- (Datapath אל ה-Datapath (דרך ה-Top) משמש לשליטה על ה-Datapath (דרך ה-Top) אל ה-
  - אל ה-TB (דרך ה-Top) בפי שהוסבר למעלה). TB

# המודולים הפנימיים, בקצרה, מבצעים את הפעולות הבאות:

שנרכת (על פי ה-FSM – מערכת סינכרונית שקובעת את המצב הבאה של המערכת (על פי ה-FSM המצורף) ומאחסנת את המצב הנוכחי.

בערכת צירופית טהורה ברובה (מלבד שלושה רכיבי זיכרון המשמשים לשמירת ערכי StateLogic – מערכת צירופית טהורה ברובה (מלבד שלושה רכיבי זיכרון המשמשים לשמירת ערכי הדגלים הרלוונטיים), שעל פי המצב הנוכחי שמוזן אליה מה-StateLogic ונתונים נוספים המגיעים מהדגלים, Datapath בקרה הרלוונטיים לביצוע הפעולות המבוקשות ב-Datapath.
 בקרה הרלוונטיים לשמירת ערכי הדגלים Z,N,C רק כאשר הם רלוונטיים (לדוגמה, כאשר מתבצעת edulu).

# DATAPATH.VHD



מודול ה-Datapath מממש חומרתית את פעילות המעבד הרצויה, ובהתאם <u>לקווי הבקרה (מסומנים בצהוב בשרטוט)</u> המוזנים כל מחזור שעון מבצע את הפעולות הנדרשות בהתאם ל-state בו המערכת נמצאת.

כלל הקופסאות המסומנים בצבע חום בשרטוט ממומשות ע"י sub-modules, ומחוברים בינן לבין עצמן במודול ה-Datapath. המודולים העובדים על בסיס שעון מכילים בתוכם סימון המייצג זאת (משולש בפינה השמאלית של המודול). הממשק עם שאר המערכת:

# אל מול יחידת הבקרה (Control):

- **כניסות:** ביטי הבקרה. מסומנים בצהוב בשרטוט.
- יציאות: 4) Opcode ביטי הפקודה הנוכחית המוחזקת ב-1R Module), 3 דגלי הסטטוס (Z Flag, N Flag, C Flag, onlaria (יחידה לוגית טהורה, ALU Module). מסומנים בסגול בשרטוט.

# אל מול ה-TB (דרך ה-Top):

- **כניסות:** קווי שליטה על כתיבת ProgMem, DataMem המשמשים לטעינת התוכנה והנתונים הראשונית לפני הפעלת המעבד.
  - יציאות: קו יציאה של תוכן ה-Data Memory, שמשמש להוצאת תוכן ה-Data Memory אל ביאות: קו יציאה של תוכן ה-Tata Memory. לובץ txt קובץ txt בסיום פעולת המעבד (מבוצע על ידי ה-TB).

# Simulation results

# **TOP TESTBENCH**


יצרנו תוכנית Assembly פשוטה שמבצעת כפל בין 2 מספרים (אחד מהם אי-שלילי), ותרגמנו את task: הנתונים האלו לקבצי txit כנדרש כפי שמוגדר

```
// c <= a * b
 2
       // f <= c xor 0xFFFF
 3
 4
       data segment
 5
      0 \mid a = 5
 6
       1 \mid b = 7
       2 \mid c = 0 (result for later)
 8
      3 \mid d = 0xFFFF
 9
      4 | e = 1
10
      5 \mid f = 0 (result for xor)
11
12
      code segment
13
               ld r1, 0(r0)
                              # load r1, a
                              # load r2, b
# r3 = 0 (res)
14
               ld r2, 1(r0)
15
               mov r3, 0
16
               ld r6, 4(r0)
                               # load r6, e (e=1)
17
               sub r2,r2,r6
18
               add r3,r1,r3
                              # r3 = r3 + r1
      Loop:
19
               sub r2,r2,r6
                               # r2 = r2 - 1
20
               jnc end
21
               jmp Loop
22
               st r3,2(r0)
                                \# c = r3
      end:
23
               ld r7,3(r0)
                               \# load r7, d = 0xFFFF
               xor r7, r7, r3 # r7 = XOR(r7, r3)
24
25
                               # f = r7
               st r7, 5(r0)
26
               done
27
```

קבצי ה-DTCMinit, ITCMinit (בהתאמה):

		1	D100
		2	D201
		3	C300
		4	D604
		5	1226
		6	0313
		7	1226
		8	9001
1	0005	9	70FC
2	0007	10	E302
3	0023	11	D703
4	FFFF	12	4773
5	0001	13	E705
6	FFDC	14	F000

לאחר הרצת ה-tb, קיבלנו את קובץ הטקטס הבא (ה-TB מוציא את תוכן ה-DataProg אל קובץ טקסט בשם DTCMcontent):



0x5 \* 0x7 = 0x23 כנדרש

צילום מסך של הזכרונות במערכת בסוף ההרצה:

# **Program Memory**

```
        00000000
        D100
        D201
        C300
        D604
        1226
        0313
        1226
        9001

        00000008
        70FC
        E302
        D703
        4773
        E705
        F000
        XXXX
        XXXX

        00000010
        XXXX
        XXXX
```

# **Data Memory**

```
        000000000
        0005
        0007
        0023
        FFFF
        0001
        FFDC
        XXXX
        XXXX

        00000000
        XXXX
        XXXX
```

# Register File

00000000 00000004 00000008 0000000c	0000	0005	FFFF	0023
00000004	XXXX	XXXX	0001	FFDC
80000000	XXXX	XXXX	XXXX	XXXX
0000000c	XXXX	XXXX	XXXX	XXXX

# DATAPATH TESTBENCH

עצמו tb-טטוען את הקוד למערכת בדומה ל-tb שטוען את הקוד לשטוען את הקוד למערכת בדומה ל-tb בנינו קובץ bb עבור ה-control unit עבור ה-tb אנחנו בכל מחזור שעון מפעילים קווי בקרה המדמים את פעולת ה-control unit.

תוכנית האסמבלי המסומלצת:


```
data segment
 2
      arr dc16 5,7,-1,1,2,3,4
 3
4
     code segment
 5
     ld r1,0(r0)
 6
     ld r2,1(r0)
7
     mov r3,4
8
     add r2,r2,r1
9
     sub r1, r1, r3
     st r1,2(r0)
10
11
     st r2,4(r0)
12
```


הקבצים המוזנים למערכת הם: (משמאל – ITCMinit, מימין – DTCMinit

1	D100		
2	D201	1	0005
3	C304	2	0007
4	0221	3	FFFF
5	1113	4	0001
6	E102	5	0002
7	E204	6	0003
8	F000	7	0004

:DTCMcontect – קובץ המוצא


1	0005
2	0007
3	0001
4	0001
5	000C
6	0003
7	0004
	0001





# **CONTROL TESTBENCH**

:Or עבור ה-testbench עבור ה-control unit, נראה שמתבצעת הפעולה הרצויה



כל התוצאות התקבלו כמצופה.