
# Příloha: Výstupní zpráva (Ukázka)

Jméno: Abayev Amirkhan

Login: xabaye00

# Architektura navrženého obvodu (na úrovni RTL)

#### Schéma obvodu



### **Popis funkce**


FSM – Finite State Machine; CNT – Counter; DIN – Input; DOUT – Output; DOUT\_VLD – Validation data; CNTBITS – Bits counter; CNTSTOP – Stop counter;

# Návrh automatu (Finite State Machine)

#### Schéma automatu

#### Legenda:

- Stavy automatu: wait\_for\_start, wait\_first\_bit, read\_data, wait\_stop\_bit
- Vstupní signály: DIN, CNT, CNTBITS, CNTSTOP



### **Popis funkce**

wait\_for\_start - waiting for START BIT. wait\_first\_bit - waiting for first bit. read\_data - reading data. wait\_stop\_bit - waiting for STOP BIT.

# Snímek obrazovky ze simulací

