

ELETRÔNICA DIGITAL - ED




Ciência da Computação - Dourados Prof. Dr. Dalton P. de Queiroz

Circuitos Seqüenciais

Circuito sequencial é aquele que possui uma realimentação da saída para a entrada, denominada estado interno, fazendo com que as condições atuais da entrada e do estado interno determinem a condição futura da saída.

Os mais comuns são os Flip-Flop's.



Modelo Genérico do Circuito Següencial

Condição atual e condição futura! Não significa isto uma **relação de tempo**? Mas, que tempo é este?

Como as portas lógicas não são perfeitas (e nem poderiam sê-las, pois foram criadas pelo homem), suas saídas não são atualizadas no mesmo instante em que suas entradas são definidas, pois existe um tempo (Δt) para que os sinais se propaguem denominado tempo de propagação ou tempo de atraso.

Exemplo:

A saída de uma porta inversora só é atualizada após o tempo de atraso (Δt), como mostra a figura $A(t) \longrightarrow S(t+\Delta t) = \overline{A}(t)$ $S(t+\Delta t) = \overline{A}(t)$

Flip-Flop R-S Assincrono





Tabela	verdade	de	um	flip-flop R-S	
			Sa	ída Estável	


Entradas		Sai	iaas	
S	R	Q	\overline{Q}	
0	0	1	1	Proibida – Não deve ser utilizada
0	1	1	0	Q em 1
1	0	0	1	Q para 0
1	1	1	1	estado anterior

Seja qual for o estado interno (estado anterior), mantendo S=R=1, a saída será sempre igual a este estado anterior, isto é, atua como uma memória do estado anterior

Flip-Flop R-S Assincrono

Símbolos:





Símbolo lógico de um flip-flop R-S.

Tabela	Tabela verd	lade de um flip	o-flop R-S			
		Entradas		Saí	das	
Modo de op	eração	S	R	Q	\overline{Q}	Efeito na saída Q
Proibido		0	0	1	1	Proibida – Não deve ser utilizada
Inicializar		0	1	1	0	Para inicializar Q em 1
Reinicializar		1	0	0	1	Para reinicializar Q para 0
Manutenção		1	1	Q	\overline{Q}	Depende do estado anterior

(a) Tabela verdade de um flip-flop R-S síncrono. (b) Implementação de um flip-flop R-S síncrono utilizando portas NAND.

Flip-Flop RS Assíncrono com Portas NOR




Tabela-Verdade e Símbolo Lógico do Flip-Flop RS Assíncrono

R	S	Q_{f}	
0	0	Qa	estado anterior
0	1	1	
1	0	0	
1	1	*	

^{*} Erro lógico não pode ser utilizada.

OBS.: Um dispositivo de armazenamento digital essencial 'também é chamado de **LATCH**. Um flip-flop R-S é um exemplo de *LATCH*

Flip-flop R-S síncrono




Tabela verdade de um flip-flop R-S									
Entr	adas	Sai	das						
s	R	Q	\overline{Q}	Efeito na saída Q					
0	0	1	1	Proibida – Não deve ser utilizada					
0	1	1	0	Para inicializar Q em 1					
1	0	0	1	Para reinicializar Q para 0					
1	1	Q	\overline{Q}	Depende do estado anterior					

Tabela Verdade:

Acrescenta-se ao Flip-flop RS um pulso de Clock (CLK).

CLK=1 (habilitado).

CLK=0 (travado),

Modo de operação	ENTRADAS					
	CLK	s	R			
Manutenção		0	0			
Reinicialização		0	1			
Inicialização		1	0			
Proibido		1	1			
Travado		Qual Val				

1	1
S'	R'
1	1
1	0
0	1
0	0
	ulta mpre 1

SAÍDAS								
Q	ā	Efeito na saída <i>Q</i>						
Não há alteração 0 1		Não há alteração						
		Reinicializado ou limpo para 0						
1	0	Inicializado em 1						
1 1		Proibido – Não deve ser utilizado						
, 1	1	Não há alteração						

(a) Tabela verdade de um flip-flop R-S síncrono. (b) Implementação de um flip-flop R-S síncrono utilizando portas NAND.

Flip-flop R-S síncrono

Símbolos:



Tabela Verdade:

CLK=0 (travado: guarda sempre o estado anterior independente dos valores de S e R),


Modo de	ENTRAD	AS		SAÍDAS			
op	eração	CLK	s	R	Q	ā	Efeito na saída <i>Q</i>
Man	nutenção		0	0		há ação	Não há alteração
Reir	nicialização		0	1	0	1	Reinicializado ou limpo para 0
Inici	alização		1	0	1	0	Inicializado em 1
Proi	bido		1	1	1	1	Proibido – Não deve ser utilizado

(a)

(a) Tabela verdade de um flip-flop R-S síncrono. (b) Implementação de um flip-flop R-S síncrono utilizando portas NAND.

Flip-Flop RS Síncrono (descrevendo o funcionamento)

Este flip-flop apresenta, além das entradas reset (R) e set (S), uma terceira entrada denominada CK que, através de um sinal externo chamado **pulso de clock (relógio)**, determina o instante de atualização das saídas Q e $\overline{\mathbb{Q}}$, sendo, por isso, chamado de **flip-flop RS** síncrono, como mostra a figura a seguir.




Flip-Flop RS Síncrono

Neste circuito, quando a entrada CK (clock) está em nível lógico 0, as saídas Q e Q
permanecem inalteradas independente das variações das entradas R e S. Neste caso, a entrada
CK inibe as entradas R e S.

Por outro lado, quando CK está em nível lógico 1, as entradas R e S <u>podem</u>, juntamente com as saídas atuais Q e \overline{Q} , definir estas saídas no instante futuro.

Embora este circuito tenha sido construído com portas NAND ao invés de NOR, a função das entradas R e S permanece inalterada para CK igual a 1, como mostra a figura:

CK	R	S	$\mathbf{Q}_{\mathbf{f}}$
0	X	X	Qa
	0	0	Q_a
1	0	1	1
	1	0	0
	1	1	*



* Erro Lógico

Tabela-Verdade e Símbolo Lógico do Flip-Flop RS Síncrono


Portanto, quem determina o instante em que as entradas R e S podem atuar é o pulso de clock, sincronizando a atualização das saídas.

É importante ressaltar que os tempos dos níveis 0 e 1 do pulso de clock devem ser maiores que o tempo de atraso das portas lógicas do circuito, para que as saídas se atualizem sem problemas.

Mas, ainda assim, vê-se que o problema do erro lógico ($Q=\overline{\mathbb{Q}}=1$, neste caso) não foi resolvido para R=1 e S=1.

Flip-Flop JK Master-Slave (Mestre-Escravo)


O circuito da figura abaixo representa um flip-flop denominado JK master-slave (mestre-escravo) formado por dois flip-flops RS síncronos ligados em cascata com um inversor entre a entrada de clock do primeiro (master ou mestre) e a entrada de clock do segundo (slave ou escravo), além de uma outra realimentação que vem das saídas Q e $\overline{\mathbb{Q}}$ às portas lógicas de entrada.



Flip-Flop JK Master-Slave

Flip-Flop JK Master-Slave com Preset e Clear

O flip-flop JK master-slave pode ser melhorado introduzindo-se duas outras entradas muito úteis, a saber, **preset** (**PR**) e **clear** (**CL**). Estas entradas atuam diretamente nas saídas Q e original independente do pulso de clock e do nível lógico das entradas J e K, sendo, por isso, chamadas de assíncronas, como mostra a figura a seguir.



Flip-Flop J-K

Símbolo:

ENTRADAS




Tabela verdade:

(a) Símbolo lógico de um flip-flop J-K comercial.

	ENTRADAS					SAÍDAS		
Modo de operação	Assíncrona		Síncrona			SAIDAS		
	PS	CLR	CLK	J	K	Q	ā	
Inicialização assíncrona	0	1	Χ	Χ	Х	1	0	
Reinicialização assíncrona	1	0	Х	Х	Х	0	1	
Proibido	0	0	Х	Х	Х	1	1	
Manutenção	1	1		0	0	Não há alteração		
Reinicialização	1	1		0	1	0	1	
Inicialização	1	1		1	0	1	0	
Mudança de estado	1	1		1	1	Muda para o estado o opost		

0 = BAIXO 1 = ALTO


X = Irrelevante

__ = Pulso de clock positivo

(b) Tabela verdade do flip-flop J-K 7476.


Flip-Flop D

A figura a seguir representa um flip-flop JK master-slave com um inversor entre suas entradas, formando um flip-flop D.



Flip-flop T

A figura a seguir representa um flip-flop JK master-slave com as entradas curtocircuitadas, formando um flip-flop T.



Flip-Flop T

Flip-Flop D

Símbolo: (com PS - pré-ajuste – e CLR - Limpar ou reinicializar - assíncronos)




Tabela verdade:

		ENTR	SAÍDAS				
Modo de operação	Assíncrona		Sínc	rona	SAIDAS		
Specialism	PS	CLR	CLK	D	Q	Q	
Inicialização assíncrona	0	1	Х	Х	1	0	
Reinicialização assíncrona	1	0	Х	Х	0	1	
Proibido	0	0	Х	Х	1	1	
Inicialização	1	1	†	1	1	0	
Reinicialização	1	1	†	0	0	1	

0 = BAIXO

1 = ALTO

X = Irrelevante


transição de pulso de clock do nível BAIXO para ALTO

(b)

(a) Símbolo lógico de um flip-flop D comercial. (b) Tabela verdade do flip-flop D 7474.

Disparo de flip-flops


- Refere-se ao momento em que há transferência de dados em um flip-flop.
- Disparo pela borda é a transferência de dados da entrada para saída de um flip-flop pela borda ascendente (nível baixo para alto) ou pela borda descendente (nível alto para baixo) do pulso do clock. O disparo pela borda pode ser pela borda positiva (nível baixo para alto) ou pela borda negativa (nível alto para baixo).
- Disparo pela operação mestre/escravo é a transferência de dados da entrada para a saída de um *flip-flop* sempre que pulso do *clock* está ALTO. O disparo pela operação mestre/escravo é uma técnica mais antiga que utiliza todo o pulso do *clock*, mas considere o flip-flop mestre/escravo como tendo um disparo pela borda negativa.



Exemplo: Para os sinais S e R da figura, determinar o sinal em Q (Q_i=0).

Observe que o FF não é afetado pelas bordas de subida do clock.

Os sinais S e R só têm efeito na ocorrência da borda de subida (são chamadas de entrada de controle síncrona).




751700		10000000		
R CLK		Q		
0	1	Q ₀ (Não muda)		
0	+	1		
1	+	0		
1	+	Ambiguo		
	R 0 0 1 1 1	R CLK 0 ↑ 0 ↑ 1 ↑ 1 ↑		

Saida


Entradas

Q₀ é o nível de saída anterior a[↑] de CLK. ↓ de CLK não produz mudança em Q.

(b)



Exemplo: Dadas as entradas J, K e CLK, determine a saída Q (assumir Q_i=1)



Set

Comuta

Não

muda


Comuta

0

Reset

Comuta


Exemplo: Dadas as entradas D e CLK, determine a saída Q (Q_i=1).



Operação Schmitt trigger

Limite de chaveamento (aumento da tensão)

Limite de chaveamento (redução da tensão)



Schmitt-trigger utilizado na obtenção de uma forma de onda quadrada.

O dispositivo Schmitt *trigger* gera uma forma de onda quadrada

EXEMPLOS DE CIS DE FLIP-FLOPS COMERCIAIS:



CD54HC73, CD74HC73, CD74HCT73 SCHS134F - FEBRUARY 1998 - REVISED JANUARY 2022

CDx4HC73 CD74HCT73 Dual J-K Flip-Flop with Reset Negative-Edge Trigger

1 Features

- Hysteresis on clock inputs for improved noise immunity and increased input rise and fall times
- Asynchronous reset
- · Complementary outputs
- Buffered inputs
- Typical f_{MAX} = 60 MHz at V_{CC} = 5 V, C₁ = 15 pF, T_A = 25°C
- Fanout (over temperature range)
 - Standard outputs: 10 LSTTL loads
 - Bus driver outputs: 15 LSTTL loads
- Wide operating temperature range: –55°C to 125°C
- · Balanced propagation delay and transition times
- Significant power reduction compared to LSTTL Logic ICs
- HC types
 - 2 V to 6V operation
 - High noise immunity: N_{IL} = 30%, N_{IH} = 30% of V_{CC} at V_{CC} = 5 V
- HCT types
 - 4.5 V to 5.5 V operation
 - Direct LSTTL input logic compatibility,
 V_{II} = 0.8 V (max), V_{IH} = 2 V (min)
 - CMOS input compatibility, I_I ≤ 1 µA at V_{OL}, V_{OH}


2 Description

The 'HC73 and CD74HCT73 utilize silicon gate CMOS technology to achieve operating speeds equivalent to LSTTL parts. They exhibit the low power consumption of standard CMOS integrated circuits, together with the ability to drive 10 LSTTL loads.

Device Information

PART NUMBER	PACKAGE ⁽¹⁾	BODY SIZE (NOM)
CD74HC73M	SOIC (14)	8.65 mm × 3.90 mm
CD74HCT73M	SOIC (14)	8.65 mm × 3.90 mm
CD74HC73E	PDIP (14)	19.31 mm × 6.35 mm
CD74HCT73E	PDIP (14)	19.31 mm × 6.35 mm
CD54HC73F	CDIP (14)	19.55 mm × 6.71 mm


 For all available packages, see the orderable addendum at the end of the data sheet.



Functional Block Diagram



4 Pin Configuration and Functions



J, N, or D package 14-Pin CDIP, PDIP, or SOIC Top View



74HC/HCT174

Hex D-type flip-flop with reset; positive-edge trigger

Product specification Supersedes data of September 1993 File under Integrated Circuits, IC06

1998 Jul 08

Semiconductors



PHILIPS

Hex D-type flip-flop with reset; positive-edge trigger

74HC/HCT174




Fig.4 Functional diagram.

OPERATING MODES	INPUTS			OUTPUTS
	MR	CP	Dn	Qn
reset (clear)	L	Х	X	L
load "1"	Н	1	h	Н
load "0"	Н	1	I	L

1. H = HIGH voltage level

h = HIGH voltage level one set-up time prior to the LOW-to-HIGH CP transition

L = LOW voltage level

I = LOW voltage level one set-up time prior to the LOW-to-HIGH CP transition X = don't care

↑= LOW-to-HIGH CP transition