LITHOGRAPHY

半導体リソグラフィー 重ね合わせ制御のベストプラクティス

Feedforward × Feedback × Lot/Wafer/Shot 階層制御 ―
ASML ・KLA ・Nikon ・Canon ・IBM ・SK Hynix ・キオクシアの事例から

On-Product Overlay
Holistic Process Control

2026 年 6 月 ｜ 社内技術リファレンス

© 2026 Internal Reference Material

01

アジェンダ

本資料の構成と読み進めかた

1 **重ね合わせ制御の基礎**
Overlay とは / なぜ重要か

2 **制御の階層構造**
Lot 間 / Wafer 間 / Shot 間

3 **フィードフォワード vs フィードバック**
前工程情報の活用と後工程補正

4 **主要プレイヤー別の事例**
ASML・KLA・Nikon・Canon

5 **デバイスメーカーの実装**
IBM・SK Hynix・キオクシア

6 **機械学習と仮想計測の応用**
Big Data 駆動の補正

7 **ベストプラクティス総括**
現場に効く 10 の原則

8 **まとめと今後の展望**
High-NA EUV 時代へ

© 2026 Internal Reference Material

02

重ね合わせ制御とは

下層パターンに対して上層パターンを正確に位置合わせする技術


定義

リソグラフィー工程で前工程の下地パターンと、今工程で露光する新パターンとの相対位置誤差（オーバーレイ誤差）を最小化する制御技術。

誤差の主な要因

- **ウェーハの反り・応力**（CMP / 成膜起因）
- **スキャナのステージ・レンズの誤差**
- **レチクルのパターン位置誤差**
- **温度変動・経時ドリフト**
- **前工程の** Etch / Anneal **の非対称歪み**

Overlay 誤差の概念



先端ノードでは ΔX, ΔY を nm オーダーで管理する必要がある

© 2026 Internal Reference Material

02

なぜ重ね合わせ制御が極めて重要か

歩留まりを直接決める最大のリミッター

< 2 nm

3nm ノード要求オーバーレイ

ロジック先端ノードでは Single Machine Overlay (SMO) を 2nm 未満に管理

1/3

オーバーレイ予算は CD 予算の 1/3 以下

上層と下層の合計誤差が CD の 1/3 を超えるとパターン断線・ショートが急増

≧ 30 %

歩留損失の主要因の一つ

EUV 多重露光ではオーバーレイ起因の不良が全歩留損失の 3 割以上を占めるケースも

Take-away – オーバーレイは「測れているだけ」では足りない。装置・計測・前工程の情報を統合し、ロット内さらにはウェーハ内・ショット内で能動補正することが、先端ノード歩留まりの分水嶺になる。

© 2026 Internal Reference Material

03

制御の階層構造 — Lot ／ Wafer ／ Shot

粒度の異なる 3 つのループを重ねて誤差を削る

Lot 間

Lot-to-Lot

数十枚／ロット単位

主な補正手法
Run-to-Run (R2R) 制御
EWMA・カルマンフィルタ

代表的な対象誤差
ドリフト、装置 ID 切替、レチクル交換、メンテ後の回復

Wafer 間

Wafer-to-Wafer

1 枚／ウェーハ単位

主な補正手法
ウェーハ計測フィードフォワード
反り・応力マップ反映

代表的な対象誤差
ロット内ばらつき、CMP 不均一、3D NAND の応力

Shot 間

Shot-to-Shot

ショット (露光フィールド) 単位

主な補正手法
Per-exposure 補正
高次グリッド・歪み補正

代表的な対象誤差
フィールド内歪み、レンズ収差、ステージ非線形

階層が深くなるほどリアルタイム性が要求される。先端ノードでは 3 階層の合わせ込みが必須。

© 2026 Internal Reference Material

03

フィードフォワード × フィードバック

2 つのループは競合ではなく補完関係

Feedforward（前送り）

下流処理に上流情報を渡す

- ウェーハ形状計測 (KLA WaferSight 等) を露光直前にスキャナへ転送
- Etch 起因のスケーリング・回転を事前にバイアス
- 新しいレチクル・新ロットでも初手から低残差
- Layer N の計測値を Layer N+1 の補正に活用

Feedback（後戻し）

計測結果で次ロットを補正

- 露光後のオーバーレイ計測値で次ロットの補正値を更新
- EWMA や R2R で長期ドリフトを抑制
- 装置・レチクル・プロセス IDごとに別系列で管理
- 計測遅延がある分、Lot 間スケールでの効きが中心

ベストプラクティス：Feedforward で初期残差を最小化 → Feedback で経時変化を吸収。両ループのゲインを別々にチューニングする。

© 2026 Internal Reference Material

04

ASML — Holistic Lithography

スキャナ＋計測＋ソフトを 1 つのループに統合

Key Products / 技術

TWINSCAN NXT / NXE
i ライン〜ArF immersion〜EUV までの露光プラットフォーム

YieldStar 1375F
回折ベースのオーバーレイ計測。専用学習マークと ML で他層干渉に強い

Litho InSight (LIS)
YieldStar 計測値とスキャナログを Feedforward／Feedback に変換

Overlay Optimizer 3
高次補正と per-exposure 補正をスキャナへ流し込むソフト

µDBF (micro DBF)
オンプロダクトのフォーカス計測。スキャナと密に統合された Focus Map

運用ベストプラクティス

- Wafer-by-wafer Feedforward と Lot-to-Lot Feedback を同一フレームで運用（USPTO 11,221,561 等）。
- 10/7nm 以降のマルチパターニングでは、Holistic Overlay 制御で per-exposure 高次補正を必須化。
- RegC（レチクル補正）と TWINSCAN 補正を共最適化し、Intra-field OPO を改善。
- YieldStar の ML マーク選択で、計測ノイズを抑え制御ループのゲインを上げる。
- Litho InSight で計測〜補正までを SECS/GEM に流し、Fab APC と連携。

出典: ASML 製品資料・SPIE 論文・USPTO 9,087,176 / 11,221,561 ほか

© 2026 Internal Reference Material

KLA — 5D Patterning Control

計測の精度と密度で制御の素材を提供する

OL

Archer 600

イメージング型オーバーレイ計測。新光学と新ターゲットで sub-3nm を実現

SC

ATL100

スキャトロメトリ型オーバーレイ。可変波長レーザと Homing™ で ≤7nm 量産向け

WS

WaferSight PWG

ウェーハ形状計測。Wafer Shape を露光前にスキャナへ Feedforward

KLA に学ぶオーバーレイ制御の運用

- K-T Analyzer 9.0 で「全ウェーハ計測」を要さず、サンプリング計測から per-exposure のスキャナ補正値を生成 (In-line, On-product, Lot-by-Lot)。
- WaferSight PWG2 のウェーハ形状を露光直前にフィードフォワード。3D NAND の応力起因オーバーレイに特に有効。
- Nikon と共同で Scanner Match Maker (SMM) を開発し、Mix & Match 露光のオーバーレイを自動補正。
- 計測の歩留損失要因（コラプス、マーク変形、スタック干渉）を ML/AI で除外し、補正の S/N を確保。

出典: KLA IR Press Release・KLA 製品ページ・WaferSight PWG ブローシャ

© 2026 Internal Reference Material

04

Nikon — Litho Booster / Grid Control

スキャナの外側にもう 1 段の補正レイヤを置く

Nikon の重ね合わせ制御アプローチ

スタンドアロン補正ステーション
Litho Booster は露光直前に独立アライメント計測を行い、スキャナのスループットを下げずに密なマップを取得


多段の Grid 補正モード
Linear / High-order Global / Local Area / Die-by-Die の階層補正で、ウェーハ全域とショット内の両方をカバー

Grid Control Mapping (GCM)
現層のステージグリッドを下層シグネチャと一致させ、Mix & Match での残差を低減

Stage Distortion Match (SDM)
フィールド内の歪みを下層に合わせ込み、世代の違うスキャナ間の重ね合わせを揃える

KLA との SMM 連携
計測〜補正までを自動化し、Mix & Match の手作業を排除

Litho Booster 概念図



Linear / High-order / Local / Die-by-Die 補正

出典: Nikon Precision (Litho Booster), KLA-Nikon SMM プレスリリース

© 2026 Internal Reference Material

04

Canon — HODC と NIL の高次補正

FPA スキャナ と Nanoimprint で異なる戦略

FPA-6300ES6a (ArFi)

ArF Immersion スキャナ

- Mix & Match Overlay ≤ 5nm を実現
- 露光部・レチクル部の精密温度管理がポイント
- Toshiba (現キオクシア) と協業し 10nm μ+3σ を達成（Mix & Match モード）
- ストレージ系メモリ向け量産機として実績多数

FPA-1200NZ2C / NIL

Nanoimprint Lithography

- i-MAT (Interferometric Moiré Alignment) で実時間ずれ検出
- HODC が K30 次までの歪み補正を発動
- ショットごとの Intra-field 補正で残差を抑える
- 2018 年で SMO 2.5nm、Mix & Match 3.4nm を到達

Canon の特徴：環境制御 (温調) と機械系の高次補正 (HODC) で残差を物理的に小さくしてから、ソフト補正に委ねる順序設計。NIL はマスクとウェーハを直接接触させる特性上、ショットごとの実時間補正が必須。

© 2026 Internal Reference Material

05

IBM — 産業強度の Lithography APC

300mm Fab で R2R 制御の枠組みを業界に広めた先駆者

IBM の貢献

IBM Center for Nanoelectronics (Albany) で、CD と Overlay を closed-loop で同時に維持する Lithography APC の業界標準的フレームを構築。SPIE 5044 (Industrial-strength Lithography APC) で枠組みを公開し、後の各社実装の基礎となった。

技術ポイント

- 露光ツールの入力 (用量・フォーカス・補正値) を R2R でクローズドループ制御
- 装置 ID、レチクル ID、プロセス ID を Context Key として系列を分離
- EWMA を基本に外乱（メンテ・温度変化）を別系統で扱う
- 後年は ML による Virtual Metrology で計測サイクルを短縮

APC 制御の流れ (IBM 型)

1. **露光**
   Exposure with current recipe
2. **計測**
   Overlay & CD metrology
3. **Context 分離**
   Tool / Reticle / Process
4. **EWMA 更新**
   新しい補正値を計算
5. **次ロットに適用**
   Recipe を更新

出典: SPIE 5044『Industrial-strength Lithography APC』, IBM Center for Nanoelectronics 公開資料

© 2026 Internal Reference Material

05

SK Hynix — High-NA EUV と DRAM への適用

DRAM 業界で初めて High-NA EUV (EXE:5200B) を導入

High-NA EUV

× 1.7

従来 EUV 比で 1.7 倍の解像度

× 3

ほぼ 3 倍のトランジスタ密度

マルチパターニング段数の削減により Overlay 残差を構造的に低減

DRAM 向け Overlay 制御の要点

High-NA で多重露光を削減
オーバーレイ誤差の原因となるリソ回数自体を減らす方が王道。

M16 Fab (Icheon) で導入
DRAM 業界初の EXE:5200B 設置。歩留まり改善と微細化を両立。

Holistic 制御の踏襲
ASML の YieldStar / LIS と KLA Archer を組合せ、Lot / Wafer / Shot を多層補正。

3D NAND 向け応力対策
ウェーハ反り計測を Feedforward。Etch 起因の非対称歪みを補正。

世代別レシピ管理
1a/1b/1c nm 世代ごとに別の Context で R2R 制御。

出典: SemiWiki, Dr. Robert Castellano (2025), ASML 公開発表


© 2026 Internal Reference Material

05

キオクシア — 3D NAND と Overlay

高アスペクトの応力下でいかに重ねるか

3D NAND の Overlay 課題



数百層を積層→応力 / 反りで上層がずれる

キオクシアが採る制御戦略

Wafer Shape Feedforward
KLA WaferSight 系の形状データを露光前にスキャナへ転送し、応力起因の歪みを事前補正

Mix & Match の徹底
ArFi スキャナ (Canon FPA-6300ES6a 等) を世代横断で組合せ、Nikon GCM/SDM や KLA SMM で補正

High-order Grid 補正
ウェーハ全面のスケーリング・回転だけでなく、局所領域の補正値を別系列で更新

世代間 APC レシピ継承
BiCS 世代間で R2R 補正の初期値を継承し、立ち上げ期間を短縮

EUV 導入の段階適用
2024-2027 にかけて選択層へ EUV 採用。先行層を Feedforward の参照に活用

出典: KLA WaferSight PWG2 (3D NAND 向け Wafer Shape 補正), Canon FPA-6300ES6a 製品資料 (旧東芝 / 現キオクシア事例)

© 2026 Internal Reference Material

06

機械学習と仮想計測 (Virtual Metrology)

「全数測れない」を「全数推定する」に置き換える

入力 (特徴量)

・スキャナログ
・適用された APC 補正値
・装置 ID / レチクル ID
・前工程の Context (Etch, CMP)
・YieldStar / Archer の計測値

モデル

・Gradient Boosting / DNN
・Gaussian Process で不確実性も推定
・Context ごとに別モデル
・物理モデル (Zernike, Grid) と組合せ

出力 / 効果

・サンプリングしていないウェーハの Overlay を推定
・計測サイクル短縮 (KLA 試算で数日 → 数時間)
・Feedforward への活用
・異常検知・ドリフト早期検知

注意：ML はあくまで「測れない部分の推定」に使い、最終判定は物理計測で押さえる。Context が変わると学習データが効かなくなるため、再学習トリガーをルール化することが必須。

© 2026 Internal Reference Material

現場に効くベストプラクティス 10

ロジック／メモリ／3D NAND を横断する共通原則

01 階層を 3 段で設計
Lot / Wafer / Shot のループを分けて持つ

02 Feedforward を先に効かす
FB だけだと初期残差が残る。前工程情報を活かす

03 Context Key を必ず分離
Tool / Reticle / Process ID で別系列に

04 EWMA はゲインを別チューニング
FF と FB でゲインを別に持つ

05 ウェーハ形状を Feedforward
応力起因歪みは計測で先取りする

06 高次補正を躊躇しない
K30 次までの歪み補正を実装

07 Mix & Match は SMM/GCM で吸収
世代違いスキャナを混ぜる前提で設計

08 ML は推定、物理は判定
ML で全数推定、物理計測で抜き取り検証

09 計測の S/N を死守
マーク選択と ML フィルタで計測精度を確保

10 Holistic に統合する
装置・計測・APC・前工程をひとつのループで扱う

© 2026 Internal Reference Material

07

各社の強み ― まとめマトリクス

どの粒度・どの層で効くのかを一望

プレイヤー	得意領域	Lot間	Wafer間	Shot内	代表ソリューション
ASML	装置×計測×APC 統合	◎	◎	◎	Holistic Lithography / LIS
KLA	Overlay/形状の高精度計測	◎	◎	○	Archer 600 / WaferSight
Nikon	Mix & Match と Grid 補正	○	◎	◎	Litho Booster / GCM / SDM
Canon	温調と高次歪み補正	○	◎	◎	FPA-6300ES6a / HODC / NIL
IBM	APC フレーム設計	◎	○	○	Industrial-strength APC
SK Hynix	High-NA EUV 量産導入	◎	◎	○	EXE:5200B + Holistic
キオクシア	3D NAND の応力対応	○	◎	○	Wafer Shape FF + Mix & Match

◎: 業界をリードする実装あり　○: 一定の実装あり。社内ニーズに応じて重み付けして組合せる。

まとめと展望

High-NA EUV と AI 統合制御の時代へ

- 重ね合わせ制御は「精密に測る」だけでなく、「予測して先回りする」フェーズに入った。
- Feedforward × Feedback × Lot/Wafer/Shot の 3 階層を組合せた Holistic な設計が事実上の標準。
- 計測 (KLA)・装置 (ASML / Nikon / Canon)・APC (IBM 系)・量産 (SK Hynix / キオクシア) が同一ループで連携する時代。
- High-NA EUV により多重露光は減るが、フィールドサイズ縮小で Shot 間補正の重要度はむしろ高まる。
- 今後は ML / Virtual Metrology による「全数推定」と、物理計測による「節目の検証」の二刀流が決め手になる。

ご清聴ありがとうございました