

# ESP32-C6

## 技术参考手册 版本 1.1



## 关于本文档

ESP32-C6 技术参考手册面向使用 ESP32-C6 系列产品进行底层软件开发的人员，介绍了 ESP32-C6 系列产品中内置的硬件模块，包括概述、功能列表、硬件架构、编程指南、寄存器列表等信息。

## 本文档中的跳转

在本文档中实现跳转，请参考以下建议：

- [发布进度速览](#)（下一页）罗列了本文档中的所有章节，您可以从这里快速跳转至某个具体章节。
- 您还可以通过文档左侧的[书签](#)，从文中的任何位置直接跳转至另一个章节。注意，本文档已设置默认打开[书签](#)功能，但一些 PDF 阅读器或浏览器会忽略此设置。因此，如果您无法找到[书签](#)功能，请尝试以下方法：
  - 在您的浏览器中安装 PDF 阅读器拓展；
  - 下载本文档，使用本地 PDF 阅读器进行浏览；
  - 配置您的 PDF 阅读器，使其默认打开[书签](#)功能。
- 大多数 PDF 阅读器均支持跳转功能，允许您借助按钮、菜单选项或快捷键进行跳转（**向上、向下、向前、向后、后退、前进及前往页面**）等。
- 此外，您还可以使用本文档内置的 **GoBack** 按钮（每页右上角）快速后退至跳转之前的位置。注意，本功能仅适用于 Acrobat 系列的 PDF 阅读器（比如 Acrobat Reader 和 Adobe DC）以及内置 Acrobat 系列 PDF 阅读器或拓展的浏览器（比如 Firefox）。

## 发布进度速览

注意本文档尚未全部完成，具体发布进度见下表：

No.	章节	最新进度
<b>第 I 卷：微处理器和主机</b>		
1	高性能处理器	已发布
2	RISC-V 追踪编码器 (TRACE)	已发布
3	低功耗处理器	已发布
4	通用 DMA 控制器 (GDMA)	已发布
<b>第 II 卷：存储器组织结构</b>		
5	系统和存储器	已发布
6	eFuse 控制器 (eFuse)	已发布
<b>第 III 卷：系统组件</b>		
7	IO MUX 和 GPIO 交换矩阵 (GPIO, IO MUX)	已发布
8	复位和时钟	已发布
9	芯片 Boot 控制	已发布
10	中断矩阵 (INTMTX)	已发布
11	事件任务矩阵 (SOC_ETM)	已发布
12	低功耗管理	已发布
13	系统定时器 (SYSTIMER)	已发布
14	定时器组 (TIMG)	已发布
15	看门狗定时器 (WDT)	已发布
16	权限控制	已发布
17	系统寄存器	已发布
18	辅助调试 (ASSIST_DEBUG)	已发布
<b>第 IV 卷：加密和安全组件</b>		
19	AES 加速器 (AES)	已发布
20	ECC 加速器 (ECC)	已发布
21	HMAC 加速器 (HMAC)	已发布
22	RSA 加速器 (RSA)	已发布
23	SHA 加速器 (SHA)	已发布
24	数字签名 (DS)	已发布
25	片外存储器加密与解密 (XTS_AES)	已发布
26	随机数发生器 (RNG)	已发布
<b>第 V 卷：通讯接口</b>		
27	UART 控制器 (UART, LP_UART, UHCI)	已发布
28	SPI 控制器 (SPI)	已发布
29	I2C 控制器 (I2C)	已发布
30	I2S 控制器 (I2S)	已发布
31	脉冲计数控制器 (PCNT)	已发布
32	USB 串口/JTAG 控制器 (USB_SERIAL_JTAG)	已发布
33	双线汽车接口 (TWAI)	已发布
34	SDIO 从机控制器 (SDIO)	已发布
35	LED PWM 控制器 (LEDC)	已发布

No.	章节	最新进度
36	电机控制脉宽调制器 (MCPWM)	已发布
37	红外遥控 (RMT)	已发布
38	并行 IO 控制器 (PARL_IO)	已发布
<b>第 VI 卷：模拟信号处理</b>		
39	片上传感器与模拟信号处理	已发布

**说明：**

点击链接或扫描二维码确保您使用的是最新版本的文档：

[https://www.espressif.com/documentation/esp32-c6\\_technical\\_reference\\_manual\\_cn.pdf](https://www.espressif.com/documentation/esp32-c6_technical_reference_manual_cn.pdf)



# 目录

I 微处理器和主机	38
1 高性能处理器	39
1.1 概述	39
1.2 特性	39
1.3 术语	40
1.4 地址分布	40
1.5 配置与状态寄存器 (CSR)	40
1.5.1 寄存器列表	40
1.5.2 寄存器	42
1.6 中断控制器	53
1.6.1 特性	53
1.6.2 功能描述	53
1.6.3 建议操作	55
1.6.3.1 延迟	55
1.6.3.2 配置流程	55
1.6.4 寄存器	56
1.7 核心本地中断 (CLINT)	57
1.7.1 概述	57
1.7.2 特性	57
1.7.3 软件中断	57
1.7.4 定时器计数器与中断	57
1.7.5 寄存器列表	58
1.7.6 寄存器	58
1.8 存储器保护	62
1.8.1 概述	62
1.8.2 特性	62
1.8.3 功能描述	62
1.8.4 寄存器列表	62
1.8.5 寄存器	63
1.9 物理存储器属性 (PMA) 检查器	64
1.9.1 概述	64
1.9.2 特性	64
1.9.3 功能描述	64
1.9.4 寄存器列表	65
1.9.5 寄存器	66
1.10 调试	68
1.10.1 概述	68
1.10.2 特性	69
1.10.3 功能描述	69
1.10.4 JTAG 控制	69
1.10.5 寄存器列表	70

1.10.6	寄存器	70
1.11	硬件触发器	73
1.11.1	特性	73
1.11.2	功能描述	73
1.11.3	触发执行流程	74
1.11.4	寄存器列表	74
1.11.5	寄存器	75
1.12	追踪	78
1.12.1	概述	78
1.12.2	特性	78
1.12.3	功能描述	78
1.13	交叉触发调试	79
1.13.1	概述	79
1.13.2	特性	79
1.13.3	功能描述	79
1.13.4	寄存器列表	80
1.13.5	寄存器	80
1.14	专用 IO	81
1.14.1	概述	81
1.14.2	特性	81
1.14.3	功能描述	81
1.14.4	寄存器列表	82
1.14.5	寄存器	82
1.15	原子 (A) 扩展	84
1.15.1	概述	84
1.15.2	功能描述	84
1.15.2.1	加载保留字 (LR.W) 指令	84
1.15.2.2	条件存入字 (SC.W) 指令	84
1.15.2.3	AMO 指令	84

## 2 RISC-V 追踪编码器 (TRACE)

2.1	术语	86
2.2	介绍	86
2.3	特性	87
2.4	架构概览	88
2.5	功能描述	89
2.5.1	同步	89
2.5.2	锚定	89
2.5.3	写存储器模式	89
2.5.4	自动重启	89
2.6	编码器输出数据包	89
2.6.1	头部	90
2.6.2	索引	90
2.6.3	有效载荷	90
2.6.3.1	格式 3	90
2.6.3.2	格式 2	92

2.6.3.3 格式 1	92
2.7 中断	94
2.8 编程流程	94
2.8.1 使能编码器	94
2.8.2 关闭编码器	94
2.8.3 解码数据包	95
2.9 寄存器列表	96
2.10 寄存器	97
<b>3 低功耗处理器</b>	102
3.1 特性	102
3.2 配置与状态寄存器 (CSR)	103
3.2.1 寄存器列表	103
3.2.2 寄存器	104
3.3 中断和异常	110
3.3.1 中断	110
3.3.2 中断处理	110
3.3.3 异常	111
3.4 调试	111
3.4.1 特性	111
3.4.2 功能描述	112
3.4.3 寄存器列表	112
3.4.4 寄存器	112
3.5 硬件触发器	114
3.5.1 特性	114
3.5.2 功能描述	114
3.5.3 触发执行流程	115
3.5.4 寄存器列表	115
3.5.5 寄存器	115
3.6 性能计数器	118
3.7 系统访问	119
3.7.1 存储器	119
3.7.2 外设	119
3.8 事件任务矩阵功能	119
3.9 睡眠和唤醒流程	119
3.9.1 特性	119
3.9.2 流程	120
3.9.3 唤醒源	121
3.10 寄存器列表	121
3.11 寄存器	122
<b>4 通用 DMA 控制器 (GDMA)</b>	123
4.1 概述	123
4.2 特性	123
4.3 架构	124
4.4 功能描述	124

4.4.1	链表	125
4.4.2	外设到存储及存储到外设的数据传输	126
4.4.3	存储到存储数据传输	127
4.4.4	启动 GDMA	127
4.4.5	读链表	128
4.4.6	数据传输结束标志	128
4.4.7	访问片内 RAM	129
4.4.8	仲裁	129
4.4.9	事件任务矩阵功能	129
4.5	GDMA 中断	130
4.6	编程流程	131
4.6.1	GDMA TX 通道配置流程	131
4.6.2	GDMA RX 通道配置流程	131
4.6.3	GDMA 存储器到存储器配置流程	131
4.7	寄存器列表	133
4.8	寄存器	137

## II 存储器组织结构

	159
--	-----

## 5 系统和存储器

	160
--	-----

5.1	概述	160
5.2	主要特性	160
5.3	功能描述	161
5.3.1	地址映射	161
5.3.2	内部存储器	162
5.3.3	外部存储器	163
5.3.3.1	外部存储器地址映射	163
5.3.3.2	高速缓存	163
5.3.3.3	Cache 操作	164
5.3.4	GDMA 地址空间	164
5.3.5	模块/外设地址空间映射	165

## 6 eFuse 控制器 (eFuse)

	168
--	-----

6.1	概述	168
6.2	主要特性	168
6.3	功能描述	168
6.3.1	结构	168
6.3.1.1	EFUSE_WR_DIS	173
6.3.1.2	EFUSE_RD_DIS	173
6.3.1.3	数据存储方式	173
6.3.2	烧写参数	174
6.3.3	用户读取参数	176
6.3.4	eFuse VDDQ 时序	177
6.3.5	硬件模块使用参数	178
6.3.6	中断	178
6.4	寄存器列表	179

6.5	寄存器	183
<b>III</b>	<b>系统组件</b>	228
<b>7</b>	<b>IO MUX 和 GPIO 交换矩阵 (GPIO, IO MUX)</b>	229
7.1	概述	229
7.2	主要特性	229
7.3	结构概览	230
7.4	通过 GPIO 交换矩阵的外设输入	231
7.4.1	概述	231
7.4.2	信号同步	232
7.4.3	功能描述	232
7.4.4	简单 GPIO 输入	234
7.5	通过 GPIO 交换矩阵的外设输出	234
7.5.1	概述	234
7.5.2	功能描述	235
7.5.3	简单 GPIO 输出	235
7.5.4	Sigma Delta 调制输出 (SDM)	236
7.5.4.1	功能描述	236
7.5.4.2	配置方法	236
7.6	IO MUX 的直接输入输出功能	237
7.6.1	概述	237
7.6.2	功能描述	237
7.7	LP IO MUX 的低功耗性能和模拟输入输出功能	237
7.7.1	概述	237
7.7.2	低功耗性能描述	237
7.7.3	模拟功能描述	237
7.8	Light-sleep 模式管脚功能	238
7.9	GPIO 管脚的 Hold 特性	238
7.10	GPIO 管脚供电和电源管理	239
7.10.1	GPIO 管脚供电	239
7.10.2	电源管理	239
7.11	外设信号列表	239
7.12	IO MUX 管脚功能列表	246
7.13	LP IO MUX 管脚功能列表	247
7.14	事件任务矩阵功能	248
7.15	寄存器列表	249
7.15.1	GPIO 交换矩阵寄存器列表	249
7.15.2	IO MUX 寄存器列表	250
7.15.3	GPIO_EXT 寄存器列表	251
7.15.4	LP IO MUX 寄存器列表	252
7.16	寄存器	253
7.16.1	GPIO 交换矩阵寄存器	253
7.16.2	IO MUX 寄存器	263
7.16.3	GPIO_EXT 寄存器	266
7.16.4	LP IO MUX 寄存器	272

<b>8 复位和时钟</b>	282
8.1 复位	282
8.1.1 概述	282
8.1.2 结构图	282
8.1.3 特性	282
8.1.4 功能描述	283
8.1.5 外设复位	284
8.2 时钟	284
8.2.1 概述	284
8.2.2 结构图	285
8.2.3 特性	285
8.2.4 功能描述	286
8.2.4.1 高性能系统时钟	286
8.2.4.2 低功耗系统时钟	287
8.2.4.3 外设时钟	287
8.2.4.4 Wi-Fi 和 Bluetooth LE 时钟	290
8.2.5 PMU 控制高性能系统时钟门控	290
8.3 配置流程	292
8.3.1 高性能系统时钟配置	292
8.3.2 低功耗系统时钟配置	293
8.3.3 外设时钟复位配置	293
8.4 寄存器列表	294
8.4.1 PCR 模块寄存器列表	294
8.4.2 低功耗系统时钟寄存器列表	296
8.5 寄存器	296
8.5.1 PCR 模块寄存器	296
8.5.2 低功耗系统时钟寄存器	342
<b>9 芯片 Boot 控制</b>	351
9.1 概述	351
9.2 功能描述	351
9.2.1 默认配置	351
9.2.2 Boot 模式控制	352
9.2.3 ROM 代码日志打印控制	354
9.2.4 JTAG 信号源控制	354
9.2.5 SDIO 输入采样沿和输出驱动沿控制	355
<b>10 中断矩阵 (INTMTX)</b>	356
10.1 概述	356
10.2 特性	356
10.3 功能描述	357
10.3.1 外部中断源	357
10.3.2 CPU 中断	361
10.3.3 分配外部中断源至 CPU 外部中断	361
10.3.3.1 分配一个外部中断源 Source_X 至 CPU 外部中断	361
10.3.3.2 分配多个外部中断源 Source_X 至 CPU 外部中断	361

10.3.3.3 关闭 CPU 外部中断源 Source_X	361
10.3.4 查询外部中断源当前的中断状态	361
10.4 寄存器列表	362
10.4.1 中断矩阵寄存器列表	362
10.4.2 中断优先级寄存器列表	364
10.5 寄存器	367
10.5.1 中断矩阵寄存器	367
10.5.2 中断优先级寄存器	370
<b>11 事件任务矩阵 (SOC_ETM)</b>	374
11.1 概述	374
11.2 特性	374
11.3 功能描述	374
11.3.1 架构	375
11.3.2 事件	376
11.3.3 任务	379
11.3.4 时序考虑因素	382
11.3.5 通道控制	383
11.4 寄存器列表	384
11.5 寄存器	387
<b>12 低功耗管理</b>	391
12.1 简介	391
12.2 术语	391
12.3 主要特性	391
12.4 功能描述	392
12.4.1 电源结构	392
12.4.1.1 调压器	393
12.4.1.2 数字电源域	393
12.4.1.3 模拟电源域	394
12.4.2 PMU	394
12.4.2.1 PMU 主状态机	395
12.4.2.2 睡眠与唤醒控制器	396
12.4.2.3 模拟电源控制器	397
12.4.2.4 数字电源控制器	398
12.4.2.5 时钟控制器	399
12.4.2.6 数据备份控制器	402
12.4.2.7 系统控制器	402
12.4.3 RTC 定时器	403
12.4.4 欠压检测器	403
12.5 功耗模式	404
12.6 RTC 启动	405
12.7 事件任务矩阵功能	406
12.8 中断	407
12.9 寄存器列表	409
12.9.1 PMU 寄存器列表	409

12.9.2	Always-on 寄存器列表	411
12.9.3	RTC 定时器寄存器列表	411
12.9.4	欠压检测器寄存器列表	412
12.10	寄存器	413
12.10.1	PMU 寄存器	413
12.10.2	Always-on 寄存器	452
12.10.3	RTC 定时器寄存器	454
12.10.4	欠压检测器寄存器	462
<b>13</b>	<b>系统定时器 (SYSTIMER)</b>	468
13.1	概述	468
13.2	主要特性	468
13.3	时钟源选择	469
13.4	功能描述	469
13.4.1	计数器	470
13.4.2	比较器和报警	471
13.4.3	事件任务矩阵	472
13.4.4	同步操作	472
13.4.5	中断	473
13.5	编程示例	473
13.5.1	读取当前计数器的值	473
13.5.2	在单次报警模式下配置一次性报警	473
13.5.3	在周期报警模式下配置周期性报警	473
13.5.4	唤醒后时间补偿	474
13.6	寄存器列表	475
13.7	寄存器	477
<b>14</b>	<b>定时器组 (TIMG)</b>	492
14.1	概述	492
14.2	主要特性	492
14.3	功能描述	493
14.3.1	16 位预分频器与时钟选择器	493
14.3.2	54 位时基计数器	493
14.3.3	报警产生	494
14.3.4	定时器重新加载	495
14.3.5	事件任务矩阵功能	495
14.3.6	RTC 慢速时钟 (RTC_SLOW_CLK) 频率计算	496
14.3.7	中断	496
14.4	配置与使用	497
14.4.1	定时器用作简单时钟	497
14.4.2	定时器用于单次报警	497
14.4.3	通过 APB 设置定时器用于周期性报警	497
14.4.4	通过 ETM 设置定时器用于周期性报警	498
14.4.5	RTC_SLOW_CLK 频率计算	499
14.5	寄存器列表	500
14.6	寄存器	501

<b>15 看门狗定时器 (WDT)</b>	513
15.1 概述	513
15.2 数字看门狗定时器	514
15.2.1 主要特性	514
15.2.2 功能描述	515
15.2.2.1 时钟源与 32 位计数器	515
15.2.2.2 阶段与超时动作	516
15.2.2.3 写保护	516
15.2.2.4 Flash 引导保护	517
15.3 超级看门狗定时器	517
15.3.1 主要特性	517
15.3.2 SWD 控制器	517
15.3.2.1 结构	518
15.3.2.2 工作流程	518
15.4 中断	518
15.5 寄存器列表	519
15.6 寄存器	519
<b>16 权限控制</b>	528
16.1 概述	528
16.2 主要特性	529
16.3 功能描述	529
16.3.1 TEE 控制器功能描述	529
16.3.2 APM 控制器功能描述	530
16.3.2.1 结构概览	530
16.3.2.2 地址范围	531
16.3.2.3 地址范围的访问权限	531
16.4 配置流程	532
16.5 非法访问与中断	533
16.6 寄存器列表	534
16.6.1 高性能 APM 寄存器 (HP_APM_REG)	534
16.6.2 低功耗 APM 寄存器 (LP_APM_REG)	535
16.6.3 低功耗 APMO 寄存器 (LP_APMO_REG)	536
16.6.4 高性能 TEE 寄存器	537
16.6.5 低功耗 TEE 寄存器	537
16.7 寄存器	538
16.7.1 高性能 APM 寄存器描述 (HP_APM_REG)	538
16.7.2 低功耗 APM 寄存器描述 (LP_APM_REG)	546
16.7.3 低功耗 APMO 寄存器描述 (LP_APMO_REG)	553
16.7.4 高性能 TEE 寄存器描述	557
16.7.5 低功耗 TEE 寄存器描述	558
<b>17 系统寄存器</b>	560
17.1 概述	560
17.2 主要特性	560
17.3 功能描述	560

17.3.1	外部存储器加密/解密配置	560
17.3.2	防 DPA 攻击安全控制	560
17.3.3	HP/LP 核心调试控制	561
17.3.4	总线超时保护	561
17.3.4.1	CPU 外设超时保护寄存器	561
17.3.4.2	HP 外设超时保护寄存器	561
17.3.4.3	LP 外设超时保护寄存器	562
17.4	寄存器列表	563
17.5	寄存器	564
<b>18</b>	<b>辅助调试 (ASSIST_DEBUG)</b>	571
18.1	概述	571
18.2	主要特性	571
18.3	功能描述	571
18.3.1	区域读写监测	571
18.3.2	栈指针监测	571
18.3.3	PC 记录	571
18.3.4	CPU/DMA 总线访问记录	572
18.4	工作流程	572
18.4.1	区域监测和栈监测配置	572
18.4.2	PC 记录配置	573
18.4.3	CPU/DMA 总线访问记录配置	573
18.5	寄存器列表	577
18.5.1	总线记录配置寄存器列表	577
18.5.2	其它寄存器列表	577
18.6	寄存器	579
18.6.1	总线记录配置寄存器	580
18.6.2	其它寄存器	586
<b>IV</b>	<b>加密和安全组件</b>	600
<b>19</b>	<b>AES 加速器 (AES)</b>	601
19.1	概述	601
19.2	主要特性	601
19.3	工作模式简介	601
19.4	Typical AES 工作模式	602
19.4.1	密钥、明文、密文	603
19.4.2	字节序	603
19.4.3	Typical AES 工作模式的流程	606
19.5	DMA-AES 工作模式	607
19.5.1	密钥、明文、密文	607
19.5.2	字节序	608
19.5.3	标准增量函数	608
19.5.4	块个数	609
19.5.5	初始向量	609
19.5.6	DMA-AES 工作模式的流程	609

19.6 存储器列表	610
19.7 寄存器列表	610
19.8 寄存器	612
<b>20 ECC 加速器 (ECC)</b>	617
20.1 概述	617
20.2 主要特性	617
20.3 专业名词定义	617
20.3.1 ECC 背景知识	617
20.3.1.1 椭圆曲线与曲线上的点	617
20.3.1.2 仿射坐标系与 Jacobian 坐标系	617
20.3.2 ESP32-C6 ECC 相关定义	618
20.3.2.1 内存块	618
20.3.2.2 数据与数据块	618
20.3.2.3 数据存储	618
20.3.2.4 数据读取	619
20.3.2.5 标准运算与 Jacobian 运算	619
20.4 功能描述	619
20.4.1 密钥长度模式	619
20.4.2 工作模式	619
20.4.2.1 标准点乘模式	620
20.4.2.2 标准点验证模式	620
20.4.2.3 标准点验证 + 标准点乘模式	620
20.4.2.4 Jacobian 点乘模式	620
20.4.2.5 Jacobian 点验证模式	621
20.4.2.6 标准点验证 + Jacobian 点乘模式	621
20.5 时钟与复位	621
20.6 中断	621
20.7 软件配置流程	622
20.8 寄存器列表	623
20.9 寄存器	624
<b>21 HMAC 加速器 (HMAC)</b>	627
21.1 主要特性	627
21.2 功能描述	627
21.2.1 上行模式	627
21.2.2 下行 JTAG 启动模式	628
21.2.3 下行数字签名模式	628
21.2.4 HMAC eFuse 配置	628
21.2.5 调用 HMAC 流程 (详细说明)	629
21.3 HMAC 算法细节	631
21.3.1 附加填充位	631
21.3.2 HMAC 算法结构	632
21.4 寄存器列表	633
21.5 寄存器	635

<b>22 RSA 加速器 (RSA)</b>	642
22.1 概述	642
22.2 主要特性	642
22.3 功能描述	642
22.3.1 大数模幂运算	642
22.3.2 大数模乘运算	644
22.3.3 大数乘法运算	644
22.3.4 控制加速	645
22.4 存储器列表	647
22.5 寄存器列表	647
22.6 寄存器	648
<b>23 SHA 加速器 (SHA)</b>	652
23.1 概述	652
23.2 主要特性	652
23.3 工作模式简介	652
23.4 功能描述	654
23.4.1 信息预处理	654
23.4.1.1 附加填充比特	654
23.4.1.2 信息解析	654
23.4.1.3 哈希初始值 (Initial Hash Value)	655
23.4.2 哈希运算流程	655
23.4.2.1 Typical SHA 模式下的运算流程	655
23.4.2.2 DMA-SHA 模式下的运算流程	656
23.4.3 信息摘要存储	657
23.4.4 中断	657
23.5 寄存器列表	658
23.6 寄存器	659
<b>24 数字签名 (DS)</b>	663
24.1 概述	663
24.2 主要特性	663
24.3 功能描述	663
24.3.1 概述	663
24.3.2 私钥运算子	664
24.3.3 软件准备工作	664
24.3.4 硬件工作流程	665
24.3.5 软件工作流程	666
24.4 存储器列表	668
24.5 寄存器列表	669
24.6 寄存器	670
<b>25 片外存储器加密与解密 (XTS_AES)</b>	673
25.1 概述	673
25.2 主要特性	673
25.3 模块结构	673

25.4 功能描述	674
25.4.1 XTS 算法	674
25.4.2 密钥	674
25.4.3 目标空间	675
25.4.4 数据写入	675
25.4.5 手动加密模块	676
25.4.6 自动解密模块	676
25.5 软件流程	677
25.6 抗 DPA 攻击	677
25.7 寄存器列表	679
25.8 寄存器	680

## 26 随机数发生器 (RNG)

	685
--	-----

26.1 概述	685
26.2 主要特性	685
26.3 功能描述	685
26.4 编程指南	686
26.5 寄存器列表	686
26.6 寄存器	686

## V 通讯接口

	687
--	-----

## 27 UART 控制器 (UART, LP\_UART, UHCI)

	688
--	-----

27.1 概述	688
27.2 主要特性	688
27.3 UART 架构	690
27.4 功能描述	691
27.4.1 时钟与复位	691
27.4.2 UART FIFO	691
27.4.3 波特率产生与检测	691
27.4.3.1 波特率产生	692
27.4.3.2 波特率检测	692
27.4.4 UART 数据帧	693
27.4.5 AT_CMD 字符格式	694
27.4.6 RS485	694
27.4.6.1 驱动控制	694
27.4.6.2 转换延时	695
27.4.6.3 总线侦听	695
27.4.7 IrDA	695
27.4.8 唤醒	696
27.4.9 流控	697
27.4.9.1 硬件流控	697
27.4.9.2 软件流控	698
27.4.10 GDMA 模式	699
27.4.11 UART 中断	700
27.4.12 UCHI 中断	700

27.5 编程流程	701
27.5.1 寄存器类型	701
27.5.2 具体步骤	701
27.5.2.1 UART <sub>n</sub> 模块初始化	702
27.5.2.2 UART <sub>n</sub> 通信配置	702
27.5.2.3 启动 UART <sub>n</sub>	702
27.6 寄存器列表	703
27.6.1 UART 寄存器列表	703
27.6.2 LP UART 寄存器列表	704
27.6.3 UHCI 寄存器列表	705
27.7 寄存器	707
27.7.1 UART 寄存器	707
27.7.2 LP UART 寄存器	729
27.7.3 UHCI 寄存器	748

## 28 SPI 控制器 (SPI)

28.1 概述	767
28.2 术语	767
28.3 特性	768
28.4 架构概览	769
28.5 功能描述	769
28.5.1 数据模式	769
28.5.2 FSPI 总线信号描述	770
28.5.3 数据位读/写顺序控制	773
28.5.4 传输类型	775
28.5.5 CPU 控制的数据传输	775
28.5.5.1 CPU 控制的主机传输	775
28.5.5.2 CPU 控制的从机传输	777
28.5.6 DMA 控制的数据传输	778
28.5.6.1 GDMA 配置	778
28.5.6.2 GDMA TX/RX Buffer 长度控制	779
28.5.7 GP-SPI2 用作主机和从机时的数据流控制	779
28.5.7.1 GP-SPI2 功能块图	780
28.5.7.2 GP-SPI2 用作主机时的数据流控制	781
28.5.7.3 GP-SPI2 用作从机时的数据流控制	781
28.5.8 GP-SPI2 用作主机	782
28.5.8.1 主机状态机	782
28.5.8.2 状态控制和位模式控制寄存器	785
28.5.8.3 主机全双工通信（仅支持 1-bit 模式）	788
28.5.8.4 主机半双工通信（支持 1/2/4-bit 模式）	789
28.5.8.5 DMA 控制的分段配置传输	790
28.5.9 GP-SPI2 用作从机	793
28.5.9.1 可配置的通信格式	794
28.5.9.2 半双工通信支持的 CMD 值	794
28.5.9.3 从机单次传输和从机连读传输	797
28.5.9.4 配置从机单次传输	797

28.5.9.5 配置半双工通信下从机连续传输	798
28.5.9.6 配置全双工通信下从机连续传输	798
28.6 CS 建立时间和保持时间控制	799
28.7 GP-SPI2 时钟控制	800
28.7.1 时钟相位和极性	801
28.7.2 主机时钟控制	802
28.7.3 从机时钟控制	803
28.8 GP-SPI2 时序补偿	803
28.9 中断	804
28.10 寄存器列表	807
28.11 寄存器	808
<b>29 I2C 控制器 (I2C)</b>	838
29.1 概述	838
29.2 主要特性	838
29.3 I2C 架构	839
29.4 功能描述	841
29.4.1 时钟配置	841
29.4.2 滤除 SCL 和 SDA 噪声	841
29.4.3 SCL 时钟拉伸	841
29.4.4 SCL 空闲时产生 SCL 脉冲	842
29.4.5 同步	842
29.4.6 漏级开路输出	843
29.4.7 时序参数配置	843
29.4.8 超时控制	845
29.4.9 指令配置	845
29.4.10 TX/RX RAM 数据存储	846
29.4.11 数据转换	847
29.4.12 寻址模式	847
29.4.13 10 位寻址的读写标志位检查	848
29.4.14 启动控制器	848
29.5 LP_I2C 和 I2C 的功能差异	848
29.6 编程示例	848
29.6.1 I2C 主机写入从机, 7 位寻址, 单次命令序列	848
29.6.1.1 场景介绍	849
29.6.1.2 配置示例	849
29.6.2 I2C 主机写入从机, 10 位寻址, 单次命令序列	850
29.6.2.1 场景介绍	850
29.6.2.2 配置示例	851
29.6.3 I2C 主机写入从机, 7 位双地址寻址, 单次命令序列	851
29.6.3.1 场景介绍	852
29.6.3.2 配置示例	852
29.6.4 I2C 主机写入从机, 7 位寻址, 多次命令序列	853
29.6.4.1 场景介绍	854
29.6.4.2 配置示例	855
29.6.5 I2C 主机读取从机, 7 位寻址, 单次命令序列	856

29.6.5.1 场景介绍	856
29.6.5.2 配置示例	856
29.6.6 I2C 主机读取从机, 10 位寻址, 单次命令序列	857
29.6.6.1 场景介绍	858
29.6.6.2 配置示例	858
29.6.7 I2C 主机读取从机, 7 位双寻址, 单次命令序列	859
29.6.7.1 场景介绍	860
29.6.7.2 配置示例	860
29.6.8 I2C 主机读取从机, 7 位寻址, 多次命令序列	861
29.6.8.1 场景介绍	862
29.6.8.2 配置示例	863
29.7 中断	864
29.8 寄存器列表	866
29.8.1 I2C 寄存器列表	866
29.8.2 LP_I2C 寄存器列表	867
29.9 寄存器	869
29.9.1 I2C 寄存器	869
29.9.2 LP_I2C 寄存器	892

## 30 I2S 控制器 (I2S)

30.1 概述	911
30.2 术语	911
30.3 特性	912
30.4 系统架构	912
30.5 I2S 模块支持的音频协议	914
30.5.1 TDM Philips 标准模式	915
30.5.2 TDM MSB 对齐标准模式	915
30.5.3 TDM PCM 标准模式	916
30.5.4 PDM 标准模式	916
30.6 I2S TX/RX 模块时钟	916
30.7 I2S 模块复位	918
30.8 I2S 主/从机模式	918
30.8.1 主/从机发送模式	919
30.8.2 主/从机接收模式	919
30.9 发送数据	920
30.9.1 数据格式控制	920
30.9.1.1 通道有效数据位宽	920
30.9.1.2 通道有效数据字节序	920
30.9.1.3 A 率/ $\mu$ 率压缩/解压缩	921
30.9.1.4 通道发送数据位宽	921
30.9.1.5 通道数据比特顺序	921
30.9.2 通道模式控制	922
30.9.2.1 TDM 输出模式下 I2S 通道模式	922
30.9.2.2 PDM 输出模式下 I2S 通道模式	923
30.10 接收数据	925
30.10.1 通道模式控制	926

30.10.1.1 TDM 输入模式下 I2S 通道模式	926
30.10.1.2 PDM 输入模式下 I2S 通道模式	926
30.10.2 数据格式控制	926
30.10.2.1 通道数据比特顺序	927
30.10.2.2 通道储存数据位宽	927
30.10.2.3 通道接收数据位宽	927
30.10.2.4 通道储存数据字节序	927
30.10.2.5 A 率/ $\mu$ 率压缩/解压缩	928
30.11 软件配置流程	928
30.11.1 软件配置 I2S 发送流程	928
30.11.2 软件配置 I2S 接收流程	929
30.12 I2S 中断	929
30.13 事件任务矩阵功能	929
30.14 寄存器列表	931
30.15 寄存器	932

## 31 脉冲计数控制器 (PCNT)

31.1 主要特性	948
31.2 功能描述	949
31.3 应用实例	951
31.3.1 通道 0 独自递增计数	951
31.3.2 通道 0 独自递减计数	952
31.3.3 通道 0 和通道 1 同时递增计数	952
31.4 寄存器列表	953
31.5 寄存器	955

## 32 USB 串口/JTAG 控制器 (USB\_SERIAL\_JTAG)

32.1 概述	963
32.2 特性	963
32.3 功能描述	965
32.3.1 CDC-ACM USB 接口描述	965
32.3.2 CDC-ACM 固件接口描述	965
32.3.3 USB-JTAG 接口: JTAG 命令处理器	966
32.3.4 USB-JTAG 接口: CMD_REP 使用示例	967
32.3.5 USB-JTAG 接口: 响应捕捉单元	968
32.3.6 USB-JTAG 接口: 控制传输请求	968
32.4 操作建议	969
32.5 中断	970
32.6 寄存器列表	971
32.7 寄存器	972

## 33 双线汽车接口 (TWAI)

33.1 主要特性	996
33.2 协议概述	997
33.2.1 TWAI 性能	997
33.2.2 TWAI 报文	997

33.2.2.1 数据帧和远程帧	998
33.2.2.2 错误帧和过载帧	999
33.2.2.3 帧间距	1001
33.2.3 TWAI 错误	1001
33.2.3.1 错误类型	1001
33.2.3.2 错误状态	1002
33.2.3.3 错误计数	1002
33.2.4 TWAI 位时序	1003
33.2.4.1 标称位	1003
33.2.4.2 硬同步与再同步	1003
33.3 结构概述	1004
33.3.1 寄存器模块	1005
33.3.2 位流处理器	1005
33.3.3 错误管理逻辑	1005
33.3.4 位时序逻辑	1006
33.3.5 接收滤波器	1006
33.3.6 接收 FIFO	1006
33.4 功能描述	1006
33.4.1 模式	1006
33.4.1.1 复位模式	1006
33.4.1.2 操作模式	1006
33.4.2 位时序	1007
33.4.3 中断管理	1007
33.4.3.1 接收中断 (RXI)	1008
33.4.3.2 发送中断 (TXI)	1008
33.4.3.3 错误报警中断 (EWI)	1008
33.4.3.4 数据溢出中断 (DOI)	1008
33.4.3.5 被动错误中断 (TXI)	1008
33.4.3.6 仲裁丢失中断 (ALI)	1009
33.4.3.7 总线错误中断 (BEI)	1009
33.4.3.8 总线空闲状态中断 (BSI)	1009
33.4.4 发送缓冲器与接收缓冲器	1009
33.4.4.1 缓冲器概述	1009
33.4.4.2 帧信息	1010
33.4.4.3 帧标识符	1010
33.4.4.4 帧数据	1011
33.4.5 接收 FIFO 和数据溢出	1011
33.4.6 接收滤波器	1012
33.4.6.1 单滤波模式	1012
33.4.6.2 双滤波模式	1013
33.4.7 错误管理	1015
33.4.7.1 错误报警限制	1015
33.4.7.2 被动错误	1015
33.4.7.3 离线状态与离线恢复	1015
33.4.8 错误捕捉	1016
33.4.9 仲裁丢失捕捉	1017

33.4.10 收发器自动待机	1018
33.5 寄存器列表	1019
33.6 寄存器	1020
<b>34 SDIO 从机控制器 (SDIO)</b>	1035
34.1 概述	1035
34.2 主要特性	1035
34.3 结构描述	1035
34.4 协议标准	1036
34.5 功能描述	1036
34.5.1 物理总线	1036
34.5.2 支持命令	1036
34.5.3 I/O function 0 地址空间	1037
34.5.4 I/O function 1/2 地址空间	1039
34.5.4.1 访问 SLC HOST 寄存器空间	1040
34.5.4.2 使用递增地址传输包	1040
34.5.4.3 使用固定地址传输包	1040
34.5.5 DMA	1040
34.5.5.1 链表	1041
34.5.5.2 链表回写	1042
34.5.5.3 数据填充与丢弃	1043
34.5.6 SDIO 总线时序	1043
34.6 中断	1044
34.6.1 主机侧中断	1045
34.6.2 从机侧中断	1045
34.7 包的发送和接收流程	1045
34.7.1 从机向主机发送包	1045
34.7.2 从机从主机接收包	1047
34.8 寄存器列表	1049
34.8.1 HINF 寄存器列表	1049
34.8.2 SLC 寄存器列表	1049
34.8.3 SLC Host 寄存器列表	1050
34.9 寄存器	1051
34.9.1 HINF 寄存器	1051
34.9.2 SLC 寄存器	1056
34.9.3 SLC Host 寄存器	1078
<b>35 LED PWM 控制器 (LEDC)</b>	1088
35.1 概述	1088
35.2 特性	1088
35.3 功能描述	1089
35.3.1 架构	1089
35.3.2 定时器	1089
35.3.2.1 时钟源	1090
35.3.2.2 时钟分频器配置	1090
35.3.2.3 20 位计数器	1091

35.3.3 PWM 生成器	1093
35.3.4 占空比渐变	1094
35.3.4.1 线性占空比渐变	1094
35.3.4.2 伽马曲线渐变	1095
35.3.4.3 占空比渐变暂停和恢复	1097
35.3.5 事件任务矩阵功能	1097
35.3.6 中断	1099
35.4 寄存器列表	1100
35.5 寄存器	1103
<b>36 电机控制脉宽调制器 (MCPWM)</b>	1115
36.1 概述	1115
36.2 主要特性	1115
36.3 模块	1118
36.3.1 概述	1118
36.3.1.1 预分频器模块	1118
36.3.1.2 定时器模块	1118
36.3.1.3 操作器模块	1119
36.3.1.4 故障检测模块	1120
36.3.1.5 捕获模块	1120
36.3.1.6 ETM 模块	1121
36.3.2 PWM 定时器模块	1121
36.3.2.1 PWM 定时器模块的配置	1121
36.3.2.2 PWM 定时器工作模式和定时事件生成	1121
36.3.2.3 PWM 定时器影子寄存器	1125
36.3.2.4 PWM 定时器同步和锁相	1126
36.3.3 PWM 操作器模块	1126
36.3.3.1 PWM 生成器模块	1126
36.3.3.2 死区生成器模块	1138
36.3.3.3 PWM 载波模块	1142
36.3.3.4 故障检测模块	1145
36.3.4 捕获模块	1146
36.3.4.1 介绍	1146
36.3.4.2 捕获定时器	1146
36.3.4.3 捕获通道	1147
36.3.5 ETM 模块	1147
36.3.5.1 介绍	1147
36.3.5.2 MCPWM 可产生的 ETM 事件	1147
36.3.5.3 MCPWM 可接收的 ETM 任务	1147
36.4 寄存器列表	1149
36.5 寄存器	1152
<b>37 红外遥控 (RMT)</b>	1224
37.1 概述	1224
37.2 主要特性	1224
37.3 功能描述	1225

37.3.1 RMT 架构	1225
37.3.2 RMT RAM	1225
37.3.2.1 RAM 结构	1226
37.3.2.2 RAM 使用说明	1226
37.3.2.3 RAM 访问方式	1226
37.3.3 时钟	1227
37.3.4 发射器	1227
37.3.4.1 普通发送模式	1227
37.3.4.2 乒乓发送模式	1228
37.3.4.3 发送加载波	1228
37.3.4.4 持续发送模式	1228
37.3.4.5 多通道同时发送	1228
37.3.5 接收器	1229
37.3.5.1 普通接收模式	1229
37.3.5.2 乒乓接收模式	1229
37.3.5.3 接收滤波	1229
37.3.5.4 接收去载波	1229
37.3.6 配置参数更新	1230
37.3.7 中断	1230
37.4 寄存器列表	1231
37.5 寄存器	1233

## 38 并行 IO 控制器 (PARL\_IO)

38.1 概况	1248
38.2 术语	1248
38.3 特性	1248
38.4 系统架构	1249
38.5 功能描述	1250
38.5.1 时钟生成器	1250
38.5.2 时钟复位使用限制	1250
38.5.3 主从机模式	1251
38.5.4 RX 模块接收模式	1252
38.5.4.1 电平使能模式	1252
38.5.4.2 脉冲使能模式	1253
38.5.4.3 软件使能模式	1254
38.5.5 RX 模块 GDMA SUC EOF 信号生成	1255
38.5.6 RX 模块超时	1255
38.5.7 TX 模块有效信号输出	1255
38.5.8 TX 模块总线空闲值	1255
38.5.9 单帧数据传输	1255
38.5.10 字节范围内数据重排	1256
38.6 配置流程	1256
38.6.1 数据接收操作流程	1256
38.6.2 数据发送操作流程	1257
38.7 应用示例	1257
38.7.1 与 SPI 进行数据传输	1257

38.7.2 与 I2S 进行数据传输	1259
38.7.3 与 LCD 进行数据传输	1259
38.8 中断	1260
38.9 寄存器列表	1261
38.10 寄存器	1262
<b>VI 模拟信号处理</b>	1270
<b>39 片上传感器与模拟信号处理</b>	1271
39.1 概述	1271
39.2 SAR ADC	1271
39.2.1 概述	1271
39.2.2 特性	1271
39.2.3 功能描述	1271
39.2.3.1 输入信号	1273
39.2.3.2 ADC 转换和衰减	1273
39.2.3.3 DIG ADC 控制器	1273
39.2.3.4 DMA 支持	1274
39.2.3.5 DIG ADC FSM	1274
39.2.3.6 ADC 滤波器	1277
39.2.3.7 阈值监控	1277
39.2.4 温度传感器	1277
39.2.4.1 概述	1277
39.2.4.2 特性	1278
39.2.4.3 功能描述	1278
39.2.5 事件任务矩阵功能	1279
39.2.5.1 SAR ADC 的 ETM 功能	1279
39.2.5.2 温度传感器的 ETM 功能	1280
39.2.6 中断	1280
39.2.7 寄存器列表	1281
39.2.8 寄存器	1282
<b>VII 附录</b>	1296
<b>相关文档和资源</b>	1297
<b>词汇列表</b>	1298
外设相关词汇	1298
寄存器相关缩写	1298
寄存器的访问类型	1300
<b>如何配置寄存器的保留域</b>	1302
概述	1302
如何配置保留域	1302
<b>中断配置寄存器</b>	1303

## 修订历史

1304

# 表格

1.4-1	CPU 地址分布	40
1.7-1	核心本地中断 (CLINT) 源	57
1.11-1	NAPOT 编码的 maddress	73
2.3-1	追踪编码器参数	88
2.6-1	头部格式	90
2.6-2	索引格式	90
2.6-3	格式 3 子格式 0	91
2.6-4	格式 3 子格式 1	91
2.6-5	格式 3 子格式 3	91
2.6-6	格式 2	92
2.6-7	格式 1, 有地址	92
2.6-8	格式 1, 无地址	93
3.3-1	LP CPU 异常原因	111
3.6-1	性能计数器	118
3.9-1	唤醒源	121
4.4-1	配置寄存器与外设选择关系表	127
4.4-2	链表描述符参数对齐要求	129
5.3-1	地址映射	162
5.3-2	模块/外设地址空间映射表	165
6.3-1	BLOCK0 参数	170
6.3-2	密钥用途数值对应的含义	172
6.3-3	BLOCK1-10 参数	172
6.3-4	用户读取寄存器信息	176
6.3-5	VDDQ 默认时序参数配置	178
7.8-1	IO MUX Light-sleep 管脚功能控制寄存器	238
7.11-1	GPIO 交换矩阵外设信号	241
7.12-1	IO MUX 管脚功能	246
7.13-1	LP IO MUX 管脚的 LP 功能	247
7.13-2	LP IO MUX 管脚的模拟功能	248
8.1-1	复位源	284
8.2-1	CPU_CLK 时钟源选择	286
8.2-2	CPU_CLK、AHB_CLK 和 HP_ROOT_CLK 的时钟频率	286
8.2-3	衍生时钟源	288
8.2-4	高性能系统外设时钟	288
8.2-5	低功耗系统外设时钟	289
8.2-6	控制模块的读写寄存器时钟门控与 PMU 相关寄存器映射关系	291
8.2-7	控制模块的工作时钟门控与 PMU 相关寄存器映射关系	292
9.2-1	管脚默认上拉/下拉	352

9.2-2	系统启动模式	352
9.2-3	ROM 日志打印	354
9.2-4	JTAG 信号源控制	355
9.2-5	SDIO 输入采样沿/输出驱动沿控制	355
10.3-1	CPU 外部中断源映射寄存器、外部中断状态寄存器、外部中断源	358
11.3-1	事件任务矩阵通道 <i>n</i> 可选事件	376
11.3-2	事件任务矩阵通道 <i>n</i> 可映射任务	379
12.4-1	唤醒源	397
12.4-2	高性能系统外设功能时钟	400
12.4-3	高性能系统外设 APB 时钟	400
12.4-4	RTC 定时器的触发条件	403
12.5-1	预设的功耗模式	405
13.4-1	UNIT <i>n</i> 配置控制位	471
13.4-2	报警触发条件	472
13.4-3	同步操作	472
14.3-1	可逆计数器向上计数时的报警场景	494
14.3-2	可逆计数器向下计数时的报警场景	494
15.2-1	超时动作	516
16.1-1	PMP 和 APM 管控的区域分布	528
16.3-1	配置访问路径权限	531
17.3-1	安全等级	561
18.4-1	HP CPU 包格式	575
18.4-2	LP CPU 包格式	575
18.4-3	DMA 包格式	575
18.4-4	LOST 包格式	575
18.4-5	DMA 访问来源	575
19.3-1	工作模式	602
19.3-2	密钥长度和加解密方向	602
19.4-1	状态返回值	602
19.4-2	Typical AES 文本字节序	603
19.4-3	AES-128 密钥字节序	604
19.4-4	AES-256 密钥字节序	605
19.5-1	块模式选择	607
19.5-2	状态返回值	607
19.5-3	TEXT-PADDING	608
19.5-4	DMA-AES 存储字节序	608
20.3-1	ECC 硬件加速器内存块	618
20.4-1	ECC 加速器密钥长度模式控制	619
20.4-2	ECC 硬件加速器工作模式控制	620

21.2-1	HMAC 功能及配置数值	629
22.3-1	加速效果	646
23.3-1	工作模式选择	653
23.3-2	运算标准选择	654
23.4-1	不同运算标准信息摘要的寄存器占用情况	657
25.4-1	根据 $Key_A$ 生成的 $Key$ 值	675
25.4-2	目标空间与寄存器堆的映射关系	676
27.2-1	UART 和 LP UART 特性区分	688
27.4-1	UART_CHAR_WAKEUP 模式配置	697
28.5-1	GP-SPI2 支持的数据模式	769
28.5-2	FSPI 总线信号功能描述	771
28.5-3	各种 SPI 模式下使用到的信号	772
28.5-4	GP-SPI2 用作主机和从机时的数据位控制	774
28.5-5	GP-SPI2 用作主机或从机时所支持的传输类型	775
28.5-6	GP-SPI2 用作从机时数据传输的中断触发条件	779
28.5-7	1/2/4-bit 模式下状态控制寄存器	785
28.5-8	命令值的发送顺序	787
28.5-9	地址值的发送顺序	787
28.5-10	CONF 阶段 BM 位图	792
28.5-11	传输事务 $i$ 中 CONF buffer <i>i</i> 配置示例	793
28.5-12	BM 位图与待更新的寄存器	793
28.5-13	GP-SPI2 从机 SPI 模式支持的 CMD 值	795
28.5-13	GP-SPI2 从机 SPI 模式支持的 CMD 值	796
28.5-14	QPI 模式支持的 CMD 值	797
28.7-1	主机时钟相位和极性配置	802
28.7-2	从机时钟相位和极性配置	803
28.9-1	GP-SPI2 用作主机时用到的中断	805
28.9-2	GP-SPI2 用作从机时用到的中断	806
29.4-1	I2C 同步寄存器	842
30.4-1	模块信号描述	914
30.9-1	通道有效数据位宽控制	920
30.9-2	通道有效数据字节序控制	920
30.9-3	支持通道数与通道有效数据位宽关系	922
30.9-4	PDM 输出模式下 I2S 取数逻辑	923
30.9-5	普通 PDM 输出模式下 I2S 通道模式控制	924
30.9-6	PCM-to-PDM 输出模式	924
30.10-1	支持接收通道数与通道有效数据位宽关系	926
30.10-2	通道储存数据位宽控制	927
30.10-3	通道储存数据字节序控制	927
31.2-1	控制信号为低电平时输入脉冲信号上升沿的计数模式	950
31.2-2	控制信号为高电平时输入脉冲信号上升沿的计数模式	950

31.2-3	控制信号为低电平时输入脉冲信号下降沿的计数模式	950
31.2-4	控制信号为高电平时输入脉冲信号下降沿的计数模式	950
32.3-1	标准 CDC-ACM 控制请求	965
32.3-2	CDC-ACM 中 RTS 和 DTR 的设置	965
32.3-3	半字节中的命令	967
32.3-4	USB-JTAG 控制请求	968
32.3-5	JTAG 功能描述符	969
32.4-1	复位芯片进入下载模式	969
32.4-2	复位 SoC 从 flash 启动	970
33.2-1	不同帧类型、帧格式下的域及子域信息	999
33.2-2	错误帧中的位域信息	1000
33.2-3	过载帧中的位域信息	1000
33.2-4	帧间距中的域信息	1001
33.2-5	名义位时序中包含的段	1003
33.4-1	TWAI_BUS_TIMING_0_REG 的位信息 (0x18)	1007
33.4-2	TWAI_BUS_TIMING_1_REG 的位 (0x1c)	1007
33.4-3	SFF 与 EFF 的缓冲器布局	1009
33.4-4	TX/RX 帧信息 (SFF/EFF); TWAI 地址 0x40	1010
33.4-5	TX/RX 标识符 1 (SFF); TWAI 地址 0x44	1010
33.4-6	TX/RX 标识符 2 (SFF); TWAI 地址 0x48	1010
33.4-7	TX/RX 标识符 1 (EFF); TWAI 地址 0x44	1011
33.4-8	TX/RX 标识符 2 (EFF); TWAI 地址 0x48	1011
33.4-9	TX/RX 标识符 3 (EFF); TWAI 地址 0x4c	1011
33.4-10	TX/RX 标识符 4 (EFF); TWAI 地址 0x50	1011
33.4-11	TWAI_ERR_CODE_CAP_REG 中的位信息 (0x30)	1016
33.4-12	SEG.4 - SEG.0 的位信息	1016
33.4-13	TWAI_ARB_LOST_CAP_REG 中的位信息 (0x2c)	1017
34.5-1	SDIO 从机的 CCCR 设置	1038
34.5-2	SDIO 从机的 FBR 设置	1039
35.3-1	常用配置频率及精度	1093
36.3-1	操作器模块的配置参数	1119
36.3-2	PWM 生成器中的所有定时事件	1127
36.3-3	PWM 定时器递增计数时, 定时事件的优先级	1128
36.3-4	PWM 定时器递减计数时, 定时事件的优先级	1128
36.3-5	控制死区时间生成器开关的字段	1139
36.3-6	死区生成器的典型操作模式	1140
36.3-7	MCPWM 可产生的 ETM 事件	1147
36.3-8	MCPWM 可接收的 ETM 任务	1148
37.3-1	更新配置参数	1230
39.2-1	SAR ADC 的信号输入	1273
39.3-1	温度传感器的温度偏移	1279

39.7-4 ENA/Raw/ST 寄存器的配置

1303

# 插图

1.1-1	CPU 框图	39
1.10-1	调试系统架构	68
2.0-1	追踪编码器概述图	86
2.2-1	指令追踪概览	87
2.6-1	追踪数据包格式	90
3.0-1	LP CPU 概览	102
3.9-1	LP CPU 唤醒和睡眠流程	120
4.1-1	具有 GDMA 功能的模块和 GDMA 通道	123
4.3-1	GDMA 控制器的架构	124
4.4-1	链表结构图	125
4.4-2	链表关系图	128
5.2-1	系统结构与地址映射结构	161
5.3-1	Cache 系统结构	164
5.3-2	具有 GDMA 功能的外设/模块	165
6.3-1	eFuse 系统数据通路	169
6.3-2	移位寄存器电路图（前 32 字节）	174
6.3-3	移位寄存器电路图（后 12 字节）	174
7.3-1	IO MUX、LP IO MUX 和 GPIO 交换矩阵框图	230
7.3-2	焊盘内部结构	231
7.4-1	GPIO 输入经 IO MUX 运行时钟上升沿或下降沿同步	232
7.4-2	GPIO 输入信号滤波时序图	233
7.4-3	毛刺滤波器时序示例	233
8.1-1	四种复位等级	282
8.2-1	系统时钟	285
8.3-1	时钟配置示例	293
9.2-1	芯片启动流程	353
10.2-1	中断矩阵结构图	357
11.3-1	事件任务矩阵架构	375
11.3-2	事件任务矩阵通道 <i>n</i> 架构	375
11.3-3	事件任务矩阵时钟结构	382
12.4-1	ESP32-C6 电源结构	393
12.4-2	PMU 的主要工作流程	395
12.4-3	欠压检测器处理方式	404
12.6-1	ESP32-C6 唤醒后的启动流程	406
13.1-1	系统定时器结构图	468

13.4-1 系统定时器生成报警	469
14.1-1 定时器组概览	492
14.3-1 定时器组架构	493
15.1-1 看门狗定时器概览	513
15.2-1 ESP32-C6 的数字看门狗定时器	515
15.3-1 SWD 控制器结构	518
16.1-1 PMP-APM 管控关系图	528
16.3-1 APM 控制器结构图	530
21.3-1 HMAC 附加填充位示意图	631
21.3-2 HMAC 结构示意图	632
24.3-1 软件准备工作与硬件工作流程	664
25.3-1 片外存储器加解密结构	674
26.3-1 噪声源	685
27.3-1 UART 基本架构图	690
27.4-1 UART 控制器分频	692
27.4-2 UART 信号下降沿较差时序图	693
27.4-3 UART 数据帧结构	693
27.4-4 AT_CMD 字符格式	694
27.4-5 RS485 模式驱动控制结构图	695
27.4-6 SIR 模式编解码时序图	696
27.4-7 IrDA 编解码结构图	696
27.4-8 硬件流控图	697
27.4-9 硬件流控信号连接图	698
27.4-10 GDMA 模式数据传输	699
27.5-1 UART 编程流程	701
28.4-1 SPI 模块概览	769
28.5-1 CPU 控制的传输中使用的数据 Buffer	775
28.5-2 GP-SPI2 功能块图	780
28.5-3 GP-SPI2 用作主机时的数据流控制	781
28.5-4 GP-SPI2 用作从机时的数据流控制	781
28.5-5 GP-SPI2 主机状态机	784
28.5-6 GP-SPI2 主机使用全双工模式与 SPI 从机通信框图	788
28.5-7 4-bit 模式下 GP-SPI2 与 Flash 以及外部 RAM 的连接方式	790
28.5-8 GP-SPI2 发送到 Flash 的 SPI Quad I/O 命令序列	790
28.5-9 DMA 控制的分段配置传输	791
28.6-1 GP-SPI2 访问外部 RAM 时推荐的 CS 时序配置	800
28.6-2 GP-SPI2 访问 Flash 时推荐的 CS 时序配置	800
28.7-1 SPI 时钟模式 0 和时钟模式 2	801
28.7-2 SPI 时钟模式 1 和时钟模式 3	802
28.8-1 GP-SPI2 主机时序补偿控制图	803

28.8-2 GP-SPI2 主机时序补偿示例	804
29.3-1 I2C 主机基本架构	839
29.3-2 I2C 从机基本架构	839
29.3-3 I2C 协议时序 (引自 <a href="#">The I2C-bus specification Version 2.1 Fig.31</a> )	840
29.3-4 I2C 时序参数 (引自 <a href="#">The I2C-bus specification Version 2.1 Table5</a> )	840
29.4-1 I2C 时序图	843
29.4-2 I2C 命令寄存器结构	845
29.6-1 I2C 主机写 7 位寻址的从机	849
29.6-2 I2C 主机写 10 位寻址的从机	850
29.6-3 I2C 主机写 7 位双地址寻址从机	852
29.6-4 I2C 主机分段写 7 位寻址的从机	854
29.6-5 I2C 主机读 7 位寻址的从机	856
29.6-6 I2C 主机读 10 位寻址的从机	858
29.6-7 I2C 主机从 7 位寻址从机的 M 地址读取 N 个数据	860
29.6-8 I2C 主机分段读 7 位寻址的从机	862
30.4-1 ESP32-C6 I2S 系统框图	912
30.5-1 时序图 – TDM Philips 标准	915
30.5-2 时序图 – TDM MSB 对齐标准	915
30.5-3 时序图 – TDM PCM 标准	916
30.5-4 时序图 – PDM 标准	916
30.6-1 I2S 时钟分频器	917
30.9-1 TX 数据格式控制	922
30.9-2 TDM 通道控制	923
30.9-3 PDM 通道控制	925
31.0-1 PCNT 框图	948
31.2-1 PCNT 单元基本架构图	949
31.3-1 通道 0 递增计数图	951
31.3-2 通道 0 递减计数图	952
31.3-3 双通道递增计数图	952
32.2-1 USB 串口/JTAG 控制器高层框图	964
32.2-2 USB 串口/JTAG 控制器框图	964
33.2-1 数据帧和远程帧中的位域	998
33.2-2 错误帧中的位域	1000
33.2-3 过载帧中的位域	1000
33.2-4 帧间距中的域	1001
33.2-5 标称位构成	1003
33.3-1 TWAI 概略图	1004
33.4-1 接收滤波器	1012
33.4-2 单滤波模式	1013
33.4-3 双滤波模式	1014
33.4-4 错误状态变化	1015
33.4-5 丢失仲裁的 bit 位置	1017

34.3-1 SDIO 从机功能结构图	1036
34.5-1 CMD52 内容	1037
34.5-2 CMD53 内容	1037
34.5-3 function 0 地址空间	1037
34.5-4 function 1/2 地址空间	1040
34.5-5 SDIO 从机 DMA 链表描述符结构	1041
34.5-6 SDIO 从机 DMA 链表	1042
34.5-7 主机向从机发送递增地址包的数据流	1043
34.5-8 采样时序图	1044
34.5-9 输出时序图	1044
34.7-1 从机向主机发送包的流程	1046
34.7-2 从机从主机接收包的流程	1047
34.7-3 从机 CPU 挂载 buffer 的流程	1048
35.2-1 LED PWM 控制器架构	1089
35.3-1 定时器和 PWM 生成器功能框图	1089
35.3-2 LEDC_CLK_DIV 非整数时的分频	1091
35.3-3 计数器和 PWM 信号精度关系	1091
35.3-4 LED PWM 输出信号图	1093
35.3-5 输出信号占空比线性渐变图	1095
35.3-6 输出信号占空比伽玛曲线渐变图	1097
36.2-1 MCPWM 外设概览	1116
36.3-1 预分频器模块	1118
36.3-2 定时器模块	1118
36.3-3 操作器模块	1119
36.3-4 故障检测模块	1120
36.3-5 捕获模块	1120
36.3-6 ETM 模块	1121
36.3-7 递增计数模式波形	1122
36.3-8 递减计数模式波形	1122
36.3-9 递增递减循环模式波形，同步事件后递减	1123
36.3-10 递增递减循环模式波形，同步事件后递增	1123
36.3-11 递增模式中生成的 UTEP 和 UTEZ	1124
36.3-12 递减模式中生成的 DTEP 和 DTEZ	1124
36.3-13 递增递减模式中生成的 DTEP 和 UTEZ	1125
36.3-14 PWM 操作器的子模块	1126
36.3-15 递增递减模式下的对称波形	1130
36.3-16 递增计数模式，单边不对称波形，PWM <sub>X</sub> A 和 PWM <sub>X</sub> B 独立调制-高电平	1131
36.3-17 递增计数模式，脉冲位置不对称波形，PWM <sub>X</sub> A 独立调制	1132
36.3-18 递增递减循环计数模式，双沿对称波形，在 PWM <sub>X</sub> A 和 PWM <sub>X</sub> B 上独立调制-高电平有效	1133
36.3-19 递增递减循环计数模式，双沿对称波形，在 PWM <sub>X</sub> A 和 PWM <sub>X</sub> B 上独立调制-互补	1134
36.3-20 递增递减循环计数模式，错误或同步事件，在 PWM <sub>X</sub> A 和 PWM <sub>X</sub> B 上相同调制	1135
36.3-21 NCI 在 PWM <sub>X</sub> A 输出上软件强制事件示例	1136
36.3-22 CNTU 在 PWM <sub>X</sub> B 输出上软件强制事件示例	1137
36.3-23 死区模块的开关拓扑	1139
36.3-24 高电平有效互补 (AHC) 死区波形	1140

36.3-25 低电平有效互补 (ALC) 死区波形	1141
36.3-26 高电平有效 (AH) 死区波形	1141
36.3-27 低电平有效 (AL) 死区波形	1142
36.3-28 PWM 载波操作的波形示例	1143
36.3-29 载波模块的第一个脉冲和之后持续的脉冲示例	1144
36.3-30 PWM 载波模块中持续脉冲的 7 种占空比设置	1145
37.3-1 RMT 结构框图	1225
37.3-2 RAM 中脉冲编码结构	1226
38.4-1 PARLIO 系统框图	1249
38.5-1 PARLIO 时钟生成	1250
38.5-2 主机时钟正向波形	1252
38.5-3 主机时钟负向波形	1252
38.5-4 RX 模块电平使能子模式	1253
38.5-5 RX 模块脉冲使能子模式	1254
38.5-6 RX 模块软件使能子模式	1255
39.2-1 SAR ADC 的功能概况	1272
39.2-2 DIG ADC FSM 概况	1274
39.2-3 APB_SARADC_SAR_PATT_TAB1_REG 与样式 0 - 3	1275
39.2-4 APB_SARADC_SAR_PATT_TAB2_REG 与样式 4 - 7	1275
39.2-5 样式表中的样式结构	1276
39.2-6 cmd1 配置示例	1276
39.2-7 cmd0 配置示例	1276
39.2-8 DMA 数据格式	1277
39.3-1 温度传感器结构框图	1278

# 第 I 卷

## 微处理器和主机

该部分介绍构成芯片系统的基本要素，包括高性能 CPU、RISC-V 追踪编码器、超低功耗协处理器架构、直接内存访问 (DMA) 控制器等。

# 第 1 章

## 高性能处理器

### 1.1 概述

ESP-RISC-V CPU 是基于 RISC-V 指令集架构 (ISA) 的 32 位内核，包括基本整数 (I)、乘法/除法 (M)、原子 (A) 和压缩 (C) 标准扩展。ESP-RISC-V CPU 内核具有 4 级有序标量流水线，针对面积、功耗、性能等进行了优化。CPU 内核架构包含调试模块 (DM)、中断控制器 (INTC)、核心本地中断 (CLINT) 和用于访问存储器和外设的系统总线 (SYS BUS) 接口。




图 1.1-1. CPU 框图

### 1.2 特性

- RISC-V RV32IMAC ISA，四级流水线，时钟工作频率高达 160 MHz
- 符合 RISC-V 指令集手册 v2.2 第一卷“非特权架构”(RISC-V Instruction Set Manual Volume I: Unprivileged ISA, Version 2.2) 和 RISC-V 指令集手册 v1.10 第二卷“特权架构”(RISC-V Instruction Set Manual, Volume II: Privileged Architecture, Version 1.10)
- 通过 IRAM/DRAM 接口零等待周期访问片上 SRAM 和缓存中的程序和数据
- 具有静态分支预测功能的分支目标缓冲区 (BTB)

- 支持用户模式 (user mode) 以及中断委托
- 中断控制器 (INTC) 具有多达 28 个外部向量中断，适用于机器模式 (machine mode) 和用户模式，可配置 16 个优先级和阈值级别
- 专用于各个特权模式的核心本地中断 (CLINT)
- 调试模块 (DM) 符合 RISC-V 外部调试支持规范 (RISC-V External Debug Support) v0.13，支持通过行业标准的 JTAG/USB 端口连接外部调试器
- 支持指令追踪
- 调试器通过系统总线 (SBA) 直接访问存储器和外设
- 硬件触发器符合 RISC-V 调试规范 v0.13，具有多达 4 个断点/观察点
- 物理存储器保护 (PMP) 和物理存储器属性 (PMA)，最多可配置 16 个区域
- 32 位 AHB 系统总线，用于访问外设
- 可配置的核心性能指标事件

## 1.3 术语

<b>分支 (branch)</b>	在一定条件下改变执行流程的指令
<b>delta</b>	指令在存储器中的存储地址不连续时，程序计数器的地址偏移
<b>hart</b>	RISC-V 硬件线程
<b>退役 (retire)</b>	机器状态更新时，执行指令的最后一个阶段
<b>陷阱 (trap)</b>	即异常或中断，会触发陷阱处理程序

## 1.4 地址分布

下表列出了 CPU 可访问的指令地址空间、数据地址空间、调试地址空间和通过系统总线访问的外设地址空间。

表 1.4-1. CPU 地址分布

名称	描述	起始地址	结束地址	访问
IRAM/DRAM	指令/数据空间	0x4000_0000	0x4FFF_FFFF	读/写
CPU	CPU 子系统空间	0x2000_0000	0x2FFF_FFFF	读/写
AHB	AHB 外设空间	* 默认	* 默认	读/写

\* 默认：IRAM、DRAM、CPU 地址范围以外的地址空间通过 AHB 总线访问。

## 1.5 配置与状态寄存器 (CSR)

### 1.5.1 寄存器列表

下表为 CPU 可访问的 CSR 列表。除了自定义的性能计数器 CSR 外，所有已实现的 CSR 都遵循 RISC-V 指令集手册 v1.10 第二卷“特权架构”中所述的位域标准映射，但是，由于 CPU 并未实现所有的功能子集，所以某些标准 CSR 中的部分位域并未实现。有关详细的 CSR 寄存器描述，请参阅下一小节。

名称	描述	地址	访问
<b>机器模式信息 CSR</b>			
mvendorid	机器模式供应商编号寄存器	0xF11	RO
marchid	机器模式架构编号寄存器	0xF12	RO
mimpid	机器模式硬件实现编号寄存器	0xF13	RO
mhartid	机器模式 hart 编号寄存器	0xF14	RO
<b>机器模式陷阱设置 CSR</b>			
mstatus	机器模式状态寄存器	0x300	R/W
misa <sup>1</sup>	机器模式 ISA 寄存器	0x301	R/W
mideleg	机器模式中断委托寄存器	0x303	R/W
mie	机器模式中断使能寄存器	0x304	R/W
mtvec <sup>2</sup>	机器模式异常向量寄存器	0x305	R/W
<b>机器模式陷阱处理 CSR</b>			
mscratch	机器模式暂存寄存器	0x340	R/W
mepc	机器模式异常程序计数器	0x341	R/W
mcause <sup>3</sup>	机器模式异常原因寄存器	0x342	R/W
mtval	机器模式异常值寄存器	0x343	R/W
mip	机器模式中断等待寄存器	0x344	R/W
<b>用户模式陷阱设置 CSR</b>			
ustatus	用户模式状态寄存器	0x000	R/W
uie	用户模式中断使能寄存器	0x004	R/W
utvec	用户模式异常向量寄存器	0x005	R/W
<b>用户模式陷阱处理 CSR</b>			
uscratch	用户模式暂存寄存器	0x040	R/W
uepc	用户模式异常程序计数器	0x041	R/W
ucause	用户模式异常原因寄存器	0x042	R/W
uip	用户模式中断等待寄存器	0x044	R/W
<b>物理存储保护 (PMP) CSR</b>			
pmpcfg0	物理存储器保护配置寄存器	0x3A0	R/W
pmpcfg1	物理存储器保护配置寄存器	0x3A1	R/W
pmpcfg2	物理存储器保护配置寄存器	0x3A2	R/W
pmpcfg3	物理存储器保护配置寄存器	0x3A3	R/W
pmpaddr0	物理存储器保护地址寄存器	0x3B0	R/W
pmpaddr1	物理存储器保护地址寄存器	0x3B1	R/W
.....			
pmpaddr15	物理存储器保护地址寄存器	0x3BF	R/W
<b>触发器模块 CSR (与调试模块共用)</b>			
tselect	触发器选择寄存器	0x7A0	R/W
tdata1	触发器抽象数据寄存器 1	0x7A1	R/W
tdata2	触发器抽象数据寄存器 2	0x7A2	R/W
tcontrol	全局触发器控制寄存器	0x7A5	R/W
<b>调试模式 CSR</b>			


<sup>1</sup>尽管 misa 具有读/写属性，但由于它的域是硬连线的，所以写操作无效。在 RISC-V 术语中称为 WARL（写入任意数值读取合法数值）。<sup>2</sup>mtvec 仅支持在向量模式下对异常处理进行配置，基址为 256 字节对齐。<sup>3</sup>mcause 中反映的外部中断 ID 也包括 RISC-V 标准为核心内部中断源预留的 ID。

名称	描述	地址	访问
dcsr	调试模式控制与状态寄存器	0x7B0	R/W
dpc	调试 PC 寄存器	0x7B1	R/W
dscratch0	调试暂存寄存器 0	0x7B2	R/W
dscratch1	调试模式暂存寄存器 1	0x7B3	R/W
<b>性能计数 CSR (自定义)<sup>4</sup></b>			
mpcer	机器模式性能计数器事件寄存器	0x7E0	R/W
mpcmr	机器模式性能计数器模式寄存器	0x7E1	R/W
mpccr	机器模式性能计数器计数寄存器	0x7E2	R/W
<b>GPIO 访问 CSR (自定义)</b>			
cpu_gpio_oen	GPIO 输出使能寄存器	0x803	R/W
cpu_gpio_in	GPIO 读输入值寄存器	0x804	RO
cpu_gpio_out	GPIO 写输出值寄存器	0x805	R/W
<b>物理存储器属性检查器 (PMAC) CSR</b>			
pma_cfg0	物理存储器属性配置寄存器	0xBC0	R/W
pma_cfg1	物理存储器属性配置寄存器	0xBC1	R/W
pma_cfg2	物理存储器属性配置寄存器	0xBC2	R/W
pma_cfg3	物理存储器属性配置寄存器	0xBC3	R/W
.....			
pma_cfg15	物理存储器属性配置寄存器	0BCF	R/W
pma_addr0	物理存储器属性地址寄存器	0BD0	R/W
pma_addr1	物理存储器属性地址寄存器	0BD1	R/W
.....			
pma_addr15	物理存储器属性地址寄存器	0BDF	R/W

请注意，如果对上表中只读属性的任何 CSR 尝试执行写入/置位/清除操作，CPU 将生成非法指令异常。

## 1.5.2 寄存器

Register 1.1. mvendorid (0xF11)



MVENDORID 表示供应商编号。 (RO)

<sup>4</sup>这些自定义机器模式 CSR 已经在 RISC-V 标准为用户保留的地址空间中实现。

## Register 1.2. marchid (0xF12)

MARCHID	
31	0
0x80000002	Reset

**MARCHID** 表示架构编号。 (RO)

## Register 1.3. mimpid (0xF13)

MIMPID	
31	0
0x00000002	Reset

**MIMPID** 表示硬件实现编号。 (RO)

## Register 1.4. mhartid (0xF14)

MHARTID	
31	0
0x00000000	Reset

**MHARTID** 表示硬件线程编号。 (RO)

## Register 1.5. mstatus (0x300)

31	22	21	20	(reserved)				13	12	11	10	8	7	6	5	4	3	2	1	(reserved)
0x000	0		0x00	Ox0	Ox0	0	0x0	0	0	0	0x0	0	0	0	0	0	0	0	Reset	

**UIE** 写1使能全局用户模式中断。 (R/W)

**MIE** 写1使能全局机器模式中断。 (R/W)

**UPIE** 写1使能（异常）之前的用户模式中断。 (R/W)

**MPIE** 写1使能（异常）之前的机器模式中断。 (R/W)

**MPP** 配置（异常）之前的机器特权模式。

Ox0: 用户模式

Ox3: 机器模式

注意：仅低位可写。由于高位直接绑定低位，写入高位将被忽略。

(R/W)

**TW** 配置在用户模式下执行 WFI（等待中断）指令是否导致非法指令异常。

0: 不导致非法指令异常

1: 导致非法指令异常

(R/W)

## Register 1.6. misa (0x301)

MXL (reserved)																														Reset
0x1		Ox0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	1	0	0	0	1	0	0	0	0	0	1	0	1	

**MXL** 机器 XLEN = 1 (32 位)。 (RO)

**Z** 保留 = 0。 (RO)

**Y** 保留 = 0。 (RO)

**X** 非标准扩展 = 0。 (RO)

**W** 保留 = 0。 (RO)

**V** 保留 = 0。 (RO)

**U** 实现用户模式 = 1。 (RO)

**T** 保留 = 0。 (RO)

**S** 实现监督模式 = 0。 (RO)

**R** 保留 = 0。 (RO)

**Q** 四精度浮点扩展 = 0。 (RO)

**P** 保留 = 0。 (RO)

**O** 保留 = 0。 (RO)

**N** 支持用户级别中断 = 0。 (RO)

**M** 整数乘除法标准扩展 = 1。 (RO)

**L** 保留 = 0。 (RO)

**K** 保留 = 0。 (RO)

**J** 保留 = 0。 (RO)

**I** RV32I 基本 ISA = 1。 (RO)

**H** 虚拟机管理程序扩展 = 0。 (RO)

**G** 其他标准扩展 = 0。 (RO)

**F** 单精度浮点扩展 = 0。 (RO)

**E** RV32E 基本 ISA = 0。 (RO)

**D** 双精度浮点扩展 = 0。 (RO)

**C** 压缩标准扩展 = 1。 (RO)

**B** 保留 = 0。 (RO)

**A** 原子标准扩展 = 1。 (RO)

## Register 1.7. mideleg (0x303)

MIDELEG	
31	0
0x00000011	Reset

**MIDELEG** 配置是否委托相应中断给用户模式。以下中断默认委托给 U 模式：

- Bit 0: 用户软件中断 (CLINT)
- Bit 4: 用户定时器中断 (CLINT)
- Bit 8: 用户外部中断

可根据运行时的实际需求修改默认委托给用户模式的中断。

(R/W)

## Register 1.8. mie (0x304)

MXIE[31:8]		MTIE	MXIE[6:5]	UTIE	MSIE	MXIE[2:1]	USIE
31	8	7	6	5	4	3	2
0x0	0x0	0x0	0x0	0x0	0x0	0x0	0x0

**USIE** 写 1 使能用户软件中断。(R/W)

**MSIE** 写 1 使能机器软件中断。(R/W)

**UTIE** 写 1 使能用户定时器中断。(R/W)

**MTIE** 写 1 使能机器定时器中断。(R/W)

**MXIE** 写 1 使能 28 个外部中断。(R/W)

## Register 1.9. mtvec (0x305)

BASE		(reserved)			MODE
31	8	7	2	1	0
0x0000000	0x000	0x00	0x1	0x0	Reset

**MODE** 表示机器模式中断是否为向量模式。仅支持向量模式 0x1。(RO)

**BASE** 配置异常向量基址的高 24 位，地址为 256 字节对齐。(R/W)

## Register 1.10. mscratch (0x340)

MSCRATCH	
31	0
0x00000000	Reset

**MSCRATCH** 配置用户自定义的机器暂存信息。 (R/W)

## Register 1.11. mepc (0x341)

MEPC	
31	0
0x00000000	Reset

**MEPC** 配置机器陷阱/异常程序计数器。当 CPU 遇到异常时，此域将自动更新为 CPU 将要执行的指令的地址。 (R/W)

## Register 1.12. mcause (0x342)

Interrupt Flag		(reserved)		Exception Code	
31	30			5	4 0
0		0x00000000		0x00	Reset

**Exception Code** CPU 进入异常时，此域将自动更新为最近的异常或中断的唯一 ID。可能的异常 ID:

- 0x1: PMP 指令访问错误
- 0x2: 非法指令
- 0x3: 硬件断点/观察点或 EBREAK
- 0x5: PMP 读存储器访问错误
- 0x6: 写存储器地址或 AMO 地址未对齐
- 0x7: PMP 写存储器访问错误
- 0x8: 用户模式环境调用 (ECALL)
- 0xb: 机器模式环境调用
- 其他值: 保留

注意: 异常 ID 0x0 (指令地址非对齐) 不存在，因为 CPU 在取指时始终屏蔽地址的最低位。  
(R/W)

**Interrupt Flag** CPU 进入异常时，此标志位将自动更新。

如果被置位，则表示最近的陷阱是由中断引起。在异常情况下保持为 0。

注意: 中断控制器将中断编号 1-2、5-6、8-31 全部用于外部中断源，而 RISC-V 标准则为内核的内部中断源预留了编号 0-15。本地中断源 (CLINT) 使用 0、3、4、7 等保留编号。  
(R/W)

## Register 1.13. mtval (0x343)

MTVAL	
31	0
0x00000000	<a href="#">Reset</a>

**MTVAL** 配置机器陷阱值。将自动更新为与异常有关的数据，该数据可能有助于处理该异常。根据异常编号有以下解读：

0x1: 指令虚拟地址错误

0x2: 指令 opcode 错误

0x5: 存储器读操作的数据地址错误

0x7: 存储器写操作的数据地址错误

注意：该寄存器不支持其他异常 ID 和中断。

(R/W)

## Register 1.14. mip (0x344)

MXIP[31:8]									
8	7	6	5	4	3	2	1	0	
0x0	0x0	0x0	0x0	0x0	0x0	0x0	0x0	0x0	<a href="#">Reset</a>

**USIP** 配置用户软件中断的等待状态。

0: 不等待

1: 等待

(R/W)

**MSIP** 配置机器软件中断的等待状态。

0: 不等待

1: 等待

(R/W)

**UTIP** 配置用户定时器中断的等待状态。

0: 不等待

1: 等待

(R/W)

**MTIP** 配置机器定时器中断的等待状态。

0: 不等待

1: 等待

(R/W)

**MXIP** 配置 28 个外部中断的等待状态。

0: 不等待

1: 等待

(R/W)

## Register 1.15. ustatus (0x300)

	(reserved)					(reserved)			
31						5	4	3	1 0
	0x0000000					0	0x0	0	Reset

**UIE** 写 1 使能全局用户模式中断。 (R/W)

**UPIE** 写 1 使能 (异常) 之前的用户中断。 (R/W)

## Register 1.16. uie (0x004)

	UXIE[3:8]					(reserved)			
31					8	7	6	5	4 3 2 1 0
	0x0				0x0	0x0	0x0	0x0	0x0 0x0 Reset

**USIE** 写 1 使能用户软件中断。 (R/W)

**UTIE** 写 1 使能用户定时器中断。 (R/W)

**UXIE** 写 1 使能 28 个委托给用户模式的外部中断。 (R/W)

## Register 1.17. utvec (0x005)

	BASE					(reserved)			
31					8	7		2 1 0	
	0x000000				0x00		0x00	0x1	Reset

**MODE** 表示用户模式中断是否为向量模式，仅支持向量模式 **0x1**。 (RO)

**BASE** 配置异常向量基址的高 24 位，地址为 256 字节对齐。 (R/W)

## Register 1.18. uscratch (0x040)

	USCRATCH				
31					0
	0x00000000				Reset

**USCRATCH** 配置用户自定义的机器暂存信息。 (R/W)

## Register 1.19. uepc (0x041)

UEPC	
31	0
0x00000000	Reset

**UEPC** 配置用户异常程序计数器。当 CPU 遇到异常时，此域将自动更新为 CPU 将要执行的指令的地址。(R/W)

## Register 1.20. ucause (0x042)

Interrupt Flag		(reserved)	Exception Code	
31	30		5	4 0
0	0x00000000		0x00	Reset

**Interrupt ID** 进入异常时，此域将自动更新为最近的异常或中断的唯一 ID。(R/W)

**Interrupt Flag** 此标志将始终设置，因为 CPU 只能由于用户模式中断而进入陷阱，因为不支持异常委托。(R/W)

## Register 1.21. uip (0x044)

UXIP[31:8]		(reserved)		UXIP[5:4]		UTIP		(reserved)		UXIP[2:1]		USIP	
31	8	7	6	5	4	3	2	1	0	8	7	6	5
0x0	0x0	0x0	0x0	0x0	0x0	0x0	0x0	0x0	0x0	0x0	0x0	0x0	0x0

**USIP** 配置用户软件中断的等待状态。

- 0: 不等待
  - 1: 等待
- (R/W)

**UTIP** 配置用户定时器中断的等待状态。

- 0: 不等待
  - 1: 等待
- (R/W)

**UXIP** 配置 28 个委托给用户模式的外部中断。

- 0: 不等待
  - 1: 等待
- (R/W)

## Register 1.22. mpcer (0x7E0)

(reserved)	INST_COMP	(BRANCH_TAKEN)	BRANCH	JMP_UNCOND	STORE	LOAD	IDLE	JMP_HAZARD	LD_HAZARD	INST	CYCLE	
31	11	10	9	8	7	6	5	4	3	2	1	0
	0x000	0	0	0	0	0	0	0	0	0	0	Reset

**INST\_COMP** 计数压缩指令。 (R/W)

**BRANCH\_TAKEN** 计数分支跳转。 (R/W)

**BRANCH** 计数分支。 (R/W)

**JMP\_UNCOND** 计数无条件跳转。 (R/W)

**STORE** 计数存储器写操作。 (R/W)

**LOAD** 计数存储器读操作。 (R/W)

**IDLE** 计数 IDLE 周期。 (R/W)

**JMP\_HAZARD** 计数跳转冒险。 (R/W)

**LD\_HAZARD** 计数存储器读操作冒险。 (R/W)

**INST** 计数指令。 (R/W)

**CYCLE** 计数时钟周期， WFI 模式下周期计数不增加。

注意：每个位选择一个特定事件由计数器递增计数。如果多个事件被选择且同时发生，则计数器只递增 1。

(R/W)

## Register 1.23. mpcmr (0x7E1)

(reserved)	COUNT_SAT	COUNT_EN	
31	2	1	0
	0	1	1

**COUNT\_SAT** 配置计数器饱

0: 超出最大值上溢

1: 超出最大值暂停

(R/W)

**COUNT\_EN** 配置是否使能计数器。

0: 不使能

1: 使能

(R/W)

## Register 1.24. mpccr (0x7E2)

MPCCR	
31	0
0x00000000	Reset

**MPCCR** 表示机器性能计数器数值。 (R/W)

## 1.6 中断控制器

### 1.6.1 特性

中断控制器能够捕获、屏蔽来自 RISC-V CPU 外部的中断源，并对中断源的优先级进行动态仲裁。中断控制器具有以下特性：

- 多达 28 个外部异步中断和 4 个核心本地中断源 (CLINT)，皆有唯一 ID (0-31)
- 可通过读写存储器映射寄存器配置中断控制器
- 可委托给用户模式
- 15 个优先级级别，可以分配给不同的中断
- 支持电平触发或边沿触发的中断源
- 可配置的全局阈值，用于屏蔽优先级较低的中断
- 与陷阱向量地址偏移量匹配的中断 ID

中断寄存器的完整列表及详细描述请见章节 10 中断矩阵 (*INTMTX*) > 章节 10.4.2。

### 1.6.2 功能描述

每个中断 ID 都有 6 个属性，对于 28 个外部中断 (1-2、5-6、8-31) 来说，这些属性皆可配置，但是对于 4 个本地 CLINT 中断 (0、3、4、7) 来说，这些属性是静态的（模式除外）。这些属性如下：

#### 1. 模式 (M/U):

- 决定中断在哪种模式下被处理。
- 通过设置或清除 `mideleg` CSR 中的相应位进行配置。
- 如果某个中断在 `mideleg` CSR 中的对应位被清除，则该中断将在机器模式下被捕获。
- 如果某个中断在 `mideleg` CSR 中的对应位被设置，则该中断将被委托到用户模式。

#### 2. 使能状态 (0-1):

- 决定是否允许由 CPU 捕获和处理中断。
- 通过写入 `INTPRI_COREO_CPU_INT_ENABLE_REG` 相应的域进行配置。
- 由于本地 CLINT 中断在存储器映射寄存器中保留了相应的位，因此这些中断在中断控制器级别始终为使能状态。
- 机器模式下的外部中断和本地中断还需要通过在 `mie` CSR 中设置相应的位来在核心级别取消屏蔽。
- 用户模式下的外部中断和本地中断还需要通过在 `uie` CSR 中设置相应的位来在核心级别取消屏蔽。

#### 3. 类型 (0-1):

- 在中断信号的上升沿锁存中断状态。
- 通过写入 `INTPRI_COREO_CPU_INT_TYPE_REG` 相应的位进行配置。
- 类型保持为 0 的中断称为电平触发中断。
- 类型保持为 1 的中断称为边沿触发中断。

- 本地 CLINT 中断始终为电平触发中断，因此在上述寄存器中保留了相应的位。

#### 4. 优先级 (1-15):

- 当有多个中断在等待时，决定 CPU 先处理哪一个中断。
- 通过写入外部中断 ID  $n$  的 `INTPRI_COREO_CPU_INT_PRI_ $n$  $_REG$  进行配置。`
- 优先级小于 `INTPRI_COREO_CPU_INT_THRESH_REG` 指定阈值的外部中断将被屏蔽。
- 优先级最低为 0，最高为 15。
- 具有相同优先级的中断通过其 ID 静态确定优先级，ID 越小，优先级越高。
- 本地 CLINT 中断具有静态的优先级，因此保留了相应的优先级寄存器。
- 本地 CLINT 中断在两种模式下均不会被优先级阈值屏蔽。

#### 5. 等待状态 (0-1):

- 反映已使能且未被屏蔽的中断信号被捕获时的状态。
- 通过读取 `INTPRI_COREO_CPU_INT_EIP_STATUS_REG` 中的相应位获得每个外部中断 ID 的等待状态。
- 也可通过读取机器模式中断的 `mip` CSR 或用户模式中断的 `uip` CSR 中的相应位来获取外部中断和本地中断 ID 的等待状态。
- 如果没有更高优先级的中断在等待，则当前在等待的中断将导致 CPU 进入陷阱。
- 如果在等待的中断抢占 CPU 并导致其跳转到相应的陷阱向量地址，则称该中断为“已声明”。
- 所有在等待的中断都为“未声明”。

#### 6. 清除状态 (0-1):

- 切换此属性将仅清除已声明的边沿类型中断的等待状态。
- 通过先置位然后清零 `INTPRI_COREO_CPU_INT_CLEAR_REG` 中的相应位进行切换。
- 电平触发中断的等待状态不受切换操作的影响，而必须从中断源中清除。
- 未声明的边沿类型中断的等待状态可以被清空，方法是先清零 `INTPRI_COREO_CPU_INT_ENABLE_REG` 中的相应位再置位 `INTPRI_COREO_CPU_INT_CLEAR_REG` 中的相同位。

有关核心本地中断源的详细说明，请参阅章节 1.7。

当 CPU 处理在等待的机器模式或用户模式中断时，会进行以下操作：

- 将当前未执行指令的地址保存在 `mepc` 或 `uepc` 中，以便之后恢复执行。
- 将 `mcause` 或 `ucause` 的值更新为正在处理的中断 ID。
- 将 `MIE` 或 `UIE` 的状态复制到 `MPIE` 或 `UPIE`，然后清零 `MIE` 或 `UIE`，从而全局禁用中断。
- 通过跳转到 `mtvec` 或 `utvec` 中存储的地址的字对齐偏移量进入陷阱。

机器模式中断  $ID = i$  的字对齐的陷阱地址 =  $(mtvec + 4i)$ ，用户模式中断  $ID = i$  的字对齐的陷阱地址 =  $(utvec + 4i)$ 。

在跳转到对应模式的陷阱向量之后，执行流程取决于软件实现，但一般来说该中断将在某个中断服务程序 (ISR) 中被处理（并清除），然后在 CPU 遇到 MRET 或 URET 指令后恢复正常程序流。

执行 MRET 或 URET 指令后，CPU 将进行以下操作：

- 将 MPIE 或 UPIE 的状态复制回 MIE 或 UIE，然后清零 MPIE 或 UPIE。这意味着，如果之前置位了 MPIE 或 UPIE，则执行 MRET 或 URET 后 MIE 或 UIE 将被置位，进而全局使能中断。
- 跳转到 mepc 或 uepc 中存储的地址，然后恢复执行。

软件可以在 ISR 内部实现中断嵌套，具体请参考章节 1.6.3。

中断控制器具有以下行为特点：

- 仅当中断优先级大于或等于阈值寄存器中的值时，它才会反映在 INTPRI\_COREO\_CPU\_INT\_EIP\_STATUS\_REG 中。
- 如果一个中断反映在 INTPRI\_COREO\_CPU\_INT\_EIP\_STATUS\_REG 中但是还未被处理，则可以通过降低它的优先级或提高全局阈值将其屏蔽（进而防止 CPU 对其进行处理）。
- 如果一个中断反映在 INTPRI\_COREO\_CPU\_INT\_EIP\_STATUS\_REG 中，要清除它（防止被处理），则必须将其禁用（如果是边沿属性的中断则需要清除）。

## 1.6.3 建议操作

### 1.6.3.1 延迟

配置中断控制器时应考虑延迟问题。

在稳态操作中，中断控制器的等待时间固定为 4 个周期。稳态操作的意思是最近没有对中断控制器寄存器作任何更改。这意味着一个中断从被中断控制器触发 (assert) 到被 CPU 开始处理刚好消耗 4 个周期。这也意味着，在抢占发生之前，CPU 最多可以执行 5 条指令。

当寄存器被修改时，中断控制器会进入临时状态，然后需要最多 4 个周期才能再次进入稳态。在临时状态期间，中断的顺序可能无法预测，因此，需要软件采取一些安全措施以避免任何同步问题。

还须注意的是，中断控制器的配置寄存器位于 APB 地址范围内，因此对这些寄存器的读写访问可能需要消耗几个周期。

考虑到上述特征，建议用户在修改中断控制器寄存器时遵循以下操作顺序：

- 保存 MIE 的状态，然后将其清零
- 通过“读-修改-写”的方式写中断控制器寄存器
- 执行 FENCE 指令以等待所有未完成的写操作完成
- 最后，恢复 MIE 的状态

如上述步骤显示，建议用户在配置中断控制器寄存器之前先全局禁用中断 (MIE=0)，然后立即恢复 MIE。

执行完上述操作后，中断控制器将恢复稳态操作。

### 1.6.3.2 配置流程

默认情况下，mstatus 里的 MIE 为 0，即全局禁用中断。在中断堆栈初始化（包括将 mtvec 设置为中断向量地址）完成之后，软件必须将 MIE 置为 1。

在 INTPRI\_COREO\_CPU\_INT\_THRESH\_REG 中，外部中断的阈值默认为 0。对于基于优先级的中断屏蔽，可在 CPU 复位后将对应位初始化为 1。这样所有默认优先级为 0 的中断源都将被屏蔽。

在正常情况下，如果要使能某个外部中断  $n$ ，可以遵循以下步骤：

1. 保存 [MIE](#) 的状态，然后将其清零
2. 根据中断的类型（边沿/电平），置位或清零 [INTPRI\\_COREO\\_CPU\\_INT\\_TYPE\\_REG](#) 中的第  $n$  个位
3. 通过写入 [INTPRI\\_COREO\\_CPU\\_INT\\_PRI\\_n\\_REG](#) 指定优先级（最低为 1，最高为 15）
4. 置位 [INTPRI\\_COREO\\_CPU\\_INT\\_ENABLE\\_REG](#) 中的第  $n$  个位
5. 执行 FENCE 指令
6. 恢复 [MIE](#) 的状态

当一个或多个中断在等待时，CPU 将确认（声明）最高优先级的中断，然后跳转到与该中断 ID 相对应的陷阱向量地址。软件可以通过读取 [mcause](#) 来推断陷阱类型（[mcause\(31\)](#) 为 1 代表中断，为 0 代表异常）和中断 ID（[mcause\(4-0\)](#) 提供中断或异常的 ID）。如果陷阱向量中的每个表项都是指向不同陷阱处理程序的跳转指令，则软件无需做此推断。最后，陷阱处理程序会将程序指引到该中断相应的 ISR。

进入 ISR 后，如果是边沿触发中断，则软件必须置位 [INTPRI\\_COREO\\_CPU\\_INT\\_CLEAR\\_REG](#) 中的第  $n$  个位。如果是电平触发中断，则必须清除相应的中断源。

软件还可以更新 [INTPRI\\_COREO\\_CPU\\_INT\\_THRESH\\_REG](#) 的值并置位 [MIE](#) 来让更高优先级的中断抢占当前 ISR（即嵌套），但是，在此之前，必须先保存所有状态 CSR（[mepc](#)、[mstatus](#)、[mcause](#) 等），这是由于发生嵌套时状态 CSR 的值会被覆盖。之后，在退出 ISR 时，再恢复这些 CSR 的值。

最后，程序从 ISR 返回到陷阱处理程序之后，可以执行 MRET 指令以恢复正常程序流。

如果不再需要中断  $n$  并且需要将其禁用，则可以遵循以下操作步骤：

1. 保存 [MIE](#) 的状态，然后将其清零
2. 读取 [INTPRI\\_COREO\\_CPU\\_INT\\_EIP\\_STATUS\\_REG](#) 检查中断是否在等待
3. 置位/取消置位 [INTPRI\\_COREO\\_CPU\\_INT\\_ENABLE\\_REG](#) 中的第  $n$  个位
4. 如果中断属于边沿类型并且在等待，则必须切换 [INTPRI\\_COREO\\_CPU\\_INT\\_CLEAR\\_REG](#) 中的第  $n$  个位以清空它的等待状态
5. 执行 FENCE 指令
6. 恢复 [MIE](#) 的状态

以上只是建议的操作方案，实际操作由软件实现决定。

## 1.6.4 寄存器

有关中断寄存器的完整列表及详细描述，请分别参考章节 [10.4.2](#) 和章节 [10.5.2](#)。

## 1.7 核心本地中断 (CLINT)

### 1.7.1 概述

CPU 支持 4 个本地电平触发中断源，它们具有静态的优先级，具体如下表所示。

表 1.7-1. 核心本地中断 (CLINT) 源

ID	描述	优先级
0	用户模式软件中断	1
3	机器模式软件中断	3
4	用户模式定时器中断	0
7	机器模式定时器中断	2

这些中断源具有固定的 ID 和优先级，在两种模式下均不会被中断控制器的阈值寄存器屏蔽。

根据 `mideleg` CSR 中相应位的复位值，其中有两个中断（0 和 4）默认委托给用户模式。

必须注意的是，虽然 CLINT 中断有固定的优先级，但是等待中的外部中断源总是比 CLINT 源具有更高的优先级。

### 1.7.2 特性

- 4 个具有静态优先级和 ID 的电平触发中断源
- 映射到存储器的配置和状态寄存器
- 支持 M 和 U 模式下的中断
- 64 位定时器，支持中断溢出标志
- 软件中断

### 1.7.3 软件中断

机器模式和用户模式软件中断源分别通过设置或清除存储器映射寄存器 `MSIP` 或 `USIP` 来控制。

若需在某一模式下使能核心级别的中断，则必须设置 `mie/uie` CSR 中的 `MSIE/USIE`。

若需获取某一模式下的中断等待状态，可读取 `mip/uip` CSR 中的 `MSIP/USIP`。

请注意，ID 为 0 的用户模式软件中断在 `mideleg` CSR 中的相应位默认置 1，即中断 0 默认委托给用户模式，但可以通过切换该位的值在机器模式下使用该中断。同样地，也可以设置机器模式软件中断对应的位，以便在用户模式下使用。

### 1.7.4 定时器计数器与中断

`MTIME` 是 CPU 本地的机器模式定时器计数器寄存器，是一个可读可写的 64 位存储器映射寄存器。定时器计数器可以通过设置 `MTIMECTL` 中的 `MTCE` 位来使能。

`UTIME` 是一个只读存储器映射寄存器，可从用户模式读取定时器计数器，不过读取的值总是和 `MTIME` 相同。

若需使能机器模式/用户模式的定时器中断，请设置 [MTIMECTL/UTIMECTL](#) 中的 [MTIE/UTIE](#)。若需在核心级别使能该中断，还必须设置 [mie](#) 中的 [MTIE/UTIE](#)。

当 64 位定时器的值超过 [MTIMECMP/UTIMECMP](#) 中写入的 64 位比较值时，机器模式/用户模式的中断被触发 (assert)。

若需获取机器模式/用户模式定时器中断的等待状态，请读取 [MTIMECTL/UTIMECTL](#) 中的 [MTIP/UTIP](#)。

为了在机器模式/用户模式下解除 (de-assert) 定时器中断，必须清除 [MTIE/UTIE](#) 位或更新 [MTIMECMP/UTIMECMP](#) 寄存器。

若需获取不同模式中断在核心级别的等待状态，可读取 [mip/uip](#) 中的 [MTIP/UTIP](#)。

64 位定时器计数器溢出时，[MTIMECTL/UTIMECTL](#) 中的 [MTOF/UTOF](#) 会立即置位，在处理完溢出情况后，可以将其清除。

注意，ID 为 4 的用户模式定时器中断在 [mideleg](#) CSR 中的相应位默认置 1，即中断 4 默认委托给用户模式，但可以通过切换该位的值在机器模式下使用该中断。同样地，也可以设置机器模式软件中断对应的位，以便在用户模式下使用。

## 1.7.5 寄存器列表

本小节的所有地址均为相对于 CPU 子系统基址的地址偏移量（相对地址），具体基址请见章节 [5 系统和存储器](#) 中的图 [5.2-1](#)。

名称	描述	地址	访问
<a href="#">MSIP</a>	机器模式核心本地软件中断等待寄存器	0x1800	R/W
<a href="#">MTIMECTL</a>	机器模式核心本地定时器中断控制/等待寄存器	0x1804	R/W
<a href="#">MTIME</a>	64 位核心本地定时计数器值寄存器	0x1808	R/W
<a href="#">MTIMECMP</a>	64 位机器模式核心本地定时器比较值寄存器	0x1810	R/W
<a href="#">USIP</a>	用户模式核心本地软件中断等待寄存器	0x1C00	R/W
<a href="#">UTIMECTL</a>	用户模式核心本地定时器中断控制/等待寄存器	0x1C04	R/W
<a href="#">UTIME</a>	64 位只读核心本地定时计数器值寄存器	0x1C08	RO
<a href="#">UTIMECMP</a>	64 位用户模式核心本地定时器比较值寄存器	0x1C10	R/W

## 1.7.6 寄存器

本小节的所有地址均为相对于 CPU 子系统基址的地址偏移量（相对地址），具体基址请见章节 [5 系统和存储器](#) 中的图 [5.2-1](#)。

## Register 1.25. MSIP (0x1800)

(reserved)			
31		1	0
0x00000000			MSIP Reset

**MSIP** 配置机器模式软件中断等待状态。

0: 不等待

1: 等待

(R/W)

## Register 1.26. MTIMECTL (0x1804)

(reserved)			
31	4	3	2
0x00000000			MTOF MTIP MTIE MTCE Reset

**MTCE** 配置是否使能 CLINT 定时器计数器。

0: 不使能

1: 使能

(R/W)

**MTIE** 写 1 使能机器模式定时器中断。 (R/W)

**MTIP** 配置机器模式定时器中断等待状态。

0: 不等待

1: 等待

(RO)

**MTOF** 配置机器模式定时器是否上溢。

0: 不上溢

1: 上溢

(R/W)

## Register 1.27. MTIME (0x1808)




**MTIME** 配置 64 位 CLINT 定时器计数器数值。 (R/W)

## Register 1.28. MTIMECMP (0x1810)



**MTIMECMP** 配置 64 位机器模式定时器比较值。 (R/W)

## Register 1.29. USIP (0x1C00)



**USIP** 配置用户模式软件中断等待状态。

- 0: 不等待
  - 1: 等待
- (R/W)

## Register 1.30. UTIMECTL (0x1C04)

(reserved)					UTOF    UTIP    UTIE    (reserved)				
31					4	3	2	1	0
0x0000000					0	0	0	0	Reset

**UTIE** 写 1 使能用户模式定时器中断。 (R/W)

**UTIP** 表示用户模式定时器中断等待状态。 (RO)

**UTOF** 表示用户模式定时器是否上溢。

0: 不上溢

1: 上溢

(R/W)

## Register 1.31. UTIME (0x1C08)

UTIME[63:32]										
63					32					
0					0					
UTIME[31:0]										
31					0					
0					0					

**UTIME** 表示 64 位只读 CLINT 定时器计数器数值。 (RO)

## Register 1.32. UTIMECMP (0x1C10)

UTIMECMP[63:32]										
63					32					
0					0					
UTIMECMP[31:0]										
31					0					
0					0					

**UTIMECMP** 配置 64 位用户模式定时器比较值。 (R/W)

## 1.8 存储器保护

### 1.8.1 概述

CPU 内核包含一个物理存储器保护单元，可以供软件设置存储器访问特权（读、写、执行权限）。除了标准的 PMP 检查之外，CPU 内核还实现了自定义物理存储器属性 (PMA) 检查器，从而根据预定义的属性提供额外的权限检查。

### 1.8.2 特性

PMP 单元用于控制对物理存储器的访问。它支持 16 个区域，最小可以对 4 个字节大小的区域进行权限设定，支持的最大 NAPOT 范围是 4 GB。

### 1.8.3 功能描述

软件可以设置 PMP 单元的配置和地址寄存器，以保存错误并确保安全执行。配置 PMP CSR 可使能 PMP 单元，但只能在机器模式下进行配置，一旦 PMP 单元被使能，则将根据 16 个 pmpcfgX 和 pmpaddrX 寄存器（见 [寄存器列表](#)）中的配置值对用户模式下的所有存储器访问进行写入、读取、访问权限检查。

默认情况下，PMP 允许机器模式下的所有存储器访问，而撤销用户模式下的所有访问。这意味着必须通过 pmpcfg 和 pmpaddr 寄存器（见 [寄存器列表](#)）设置用户模式可以访问的地址范围和有效权限，以确保访问成功。但是在机器模式下没有此要求，因为机器模式下默认 PMP 允许所有访问。如果在机器模式下也需要 PMP 检查，则软件可以将所需 PMP 表项的锁定位置位来使能权限检查。锁定位一旦置位，就只能通过 CPU 复位被清零。

如果从存储器区域提取指令而没有执行权限，则会在处理器级别生成异常，并且在 `mcause` CSR 中异常原因被设置为指令访问错误。同样，任何没有有效读/写权限的读写访问都将生成异常，并且 `mcause` 会更新为读取存储器访问错误或写入存储器访问错误。如果发生存储器读写异常，则存储器访问地址会更新到 `mtval` CSR 中。

### 1.8.4 寄存器列表

下表列出了 CPU 可访问的的 PMP CSR，只有在机器模式下才可以对它们进行读写。

名称	描述	地址	访问
<code>pmpcfg0</code>	物理存储器保护配置寄存器	0x3A0	R/W
<code>pmpcfg1</code>	物理存储器保护配置寄存器	0x3A1	R/W
<code>pmpcfg2</code>	物理存储器保护配置寄存器	0x3A2	R/W
<code>pmpcfg3</code>	物理存储器保护配置寄存器	0x3A3	R/W
<code>pmpaddr0</code>	物理存储器保护地址寄存器	0x3B0	R/W
<code>pmpaddr1</code>	物理存储器保护地址寄存器	0x3B1	R/W
<code>pmpaddr2</code>	物理存储器保护地址寄存器	0x3B2	R/W
<code>pmpaddr3</code>	物理存储器保护地址寄存器	0x3B3	R/W
<code>pmpaddr4</code>	物理存储器保护地址寄存器	0x3B4	R/W
<code>pmpaddr5</code>	物理存储器保护地址寄存器	0x3B5	R/W
<code>pmpaddr6</code>	物理存储器保护地址寄存器	0x3B6	R/W
<code>pmpaddr7</code>	物理存储器保护地址寄存器	0x3B7	R/W

名称	描述	地址	访问
pmpaddr8	物理存储器保护地址寄存器	0x3B8	R/W
pmpaddr9	物理存储器保护地址寄存器	0x3B9	R/W
pmpaddr10	物理存储器保护地址寄存器	0x3BA	R/W
pmpaddr11	物理存储器保护地址寄存器	0x3BB	R/W
pmpaddr12	物理存储器保护地址寄存器	0x3BC	R/W
pmpaddr13	物理存储器保护地址寄存器	0x3BD	R/W
pmpaddr14	物理存储器保护地址寄存器	0x3BE	R/W
pmpaddr15	物理存储器保护地址寄存器	0x3BF	R/W

## 1.8.5 寄存器

PMP 单元实现了 RISC-V 指令集手册 V1.10 第二卷“特权架构”中定义的所有 pmpcfg0-3 和 pmpaddr0-15 CSR。

## 1.9 物理存储器属性 (PMA) 检查器

### 1.9.1 概述

CPU 核心还实现了自定义物理内存属性检查器 (PMAC)，可根据 CSR 预先定义的存储器类型提供额外的权限检查。

### 1.9.2 特性

PMAC 支持以下特性：

- 可为指定的存储器空间配置存储器类型
- 可为指定的存储器空间配置属性

### 1.9.3 功能描述

软件可以设置 PMAC 单元的配置和地址寄存器，避免因访问无效存储器区域造成的错误。PMAC CSR 只能在机器模式下进行配置。一旦 PMAC 被使能，则将根据 16 个 pma\_cfgX 和 pma\_addrX 寄存器（见[Register Summary](#)）中的配置值对各个模式下的所有存储器访问进行写入、读取、访问权限检查。访问被设置为无效的存储器的表项将导致获取错误或读写错误异常。

PMA 检查相关的的异常生成及错误处理与 PMP 检查类似。如果从配置为 null 或无效的存储器区域提取指令，则会在处理器级别生成异常，并且在 [mcause](#) CSR 中将异常原因设置为指令访问错误。同样，读写任何 null 或无效的存储器区域都将生成异常，并且 [mcause](#) 会更新为读取存储器访问错误或写入存储器访问错误。如果发生存储器读写异常，则存储器访问地址会更新到 [mtval](#) CSR 中。对于配置为有效存储器区域的 PMA 检查表项，处理方式与 PMP 检查相同。

如果软件想要关闭对 PMAC 寄存器的写入，可使用表项的锁定位。一旦任何 pma\_cfgX 寄存器中的锁定位被设置，相应的 pma\_cfgX 和 pma\_addrX 寄存器就不能被写入，除非 CPU 复位。

PMAC CSR 中还提供了一个 4 位的域来定义存储器区域的属性。这些位不为 CPU 内核使用，而是基于地址匹配在读写接口上作为边带信号，供 cache 控制器用于其内部操作。

## 1.9.4 寄存器列表

下表列出了 CPU 可访问的 PMA CSR，只有在机器模式下才可以对它们进行读写。

名称	描述	地址	访问
pma_cfg0	物理存储器属性配置寄存器	0xBC0	R/W
pma_cfg1	物理存储器属性配置寄存器	0xBC1	R/W
pma_cfg2	物理存储器属性配置寄存器	0xBC2	R/W
pma_cfg3	物理存储器属性配置寄存器	0xBC3	R/W
pma_cfg4	物理存储器属性配置寄存器	0xBC4	R/W
pma_cfg5	物理存储器属性配置寄存器	0xBC5	R/W
pma_cfg6	物理存储器属性配置寄存器	0xBC6	R/W
pma_cfg7	物理存储器属性配置寄存器	0xBC7	R/W
pma_cfg8	物理存储器属性配置寄存器	0xBC8	R/W
pma_cfg9	物理存储器属性配置寄存器	0xBC9	R/W
pma_cfg10	物理存储器属性配置寄存器	0xBCA	R/W
pma_cfg11	物理存储器属性配置寄存器	0xBCB	R/W
pma_cfg12	物理存储器属性配置寄存器	0xBCC	R/W
pma_cfg13	物理存储器属性配置寄存器	0xBCD	R/W
pma_cfg14	物理存储器属性配置寄存器	0xBCE	R/W
pma_cfg15	物理存储器属性配置寄存器	0xBCF	R/W
pma_addr0	物理存储器属性地址寄存器	0xBD0	R/W
pma_addr1	物理存储器属性地址寄存器	0xBD1	R/W
pma_addr2	物理存储器属性地址寄存器	0xBD2	R/W
pma_addr3	物理存储器属性地址寄存器	0xBD3	R/W
pma_addr4	物理存储器属性地址寄存器	0xBD4	R/W
pma_addr5	物理存储器属性地址寄存器	0xBD5	R/W
pma_addr6	物理存储器属性地址寄存器	0xBD6	R/W
pma_addr7	物理存储器属性地址寄存器	0xBD7	R/W
pma_addr8	物理存储器属性地址寄存器	0xBD8	R/W
pma_addr9	物理存储器属性地址寄存器	0xBD9	R/W
pma_addr10	物理存储器属性地址寄存器	0xBDA	R/W
pma_addr11	物理存储器属性地址寄存器	0xBDB	R/W
pma_addr12	物理存储器属性地址寄存器	0xBDC	R/W
pma_addr13	物理存储器属性地址寄存器	0xBDD	R/W
pma_addr14	物理存储器属性地址寄存器	0xBDE	R/W
pma_addr15	物理存储器属性地址寄存器	0xBDF	R/W

## 1.9.5 寄存器

Register 1.33. pma\_cfgX (0xBC0-0xBCF)

A	LOCK	reserved	ATTRIBUTE			reserved							READ	WRITE	EXECUTE	reserved	TYPE	
31	30	29	28	27	24	23	5	4	3	2	1	0	0	0	0	0	0	Reset
2	0	0	0	0		0							0	0	0	0	0	

**A** 配置地址类型。功能与 pmpcfg 寄存器的 A 字段相同。

0x0: OFF

0x1: TOR

0x2: NA4

0x3: NAPOT

(R/W)

**LOCK** 配置是否锁定对应的 pma\_cfgX 和 pma\_addrX。

0: 不锁定

1: 锁定，即撤销写入 pma\_cfgX 和 pma\_addrX 的权限  
只有 CPU 复位才能解锁。(R/W)

**ATTRIBUTE** 配置要在 DRAM 属性端口上驱动的值。(R/W)

**READ** 配置相应区域的读取权限。

0: 不允许读取

1: 允许读取

(R/W)

**WRITE** 配置相应区域的写权限。

0: 不允许写入

1: 允许写入

(R/W)

**EXECUTE** 配置相应区域的执行权限。

0: 不允许执行

1: 允许执行

(R/W)

**TYPE** 配置区域类型。

0x0: 存储器区域无效 (RWX 访问将被视为 0，即使配置为 1)

0x1: 存储器区域有效 (RWX 访问可用)

(R/W)

## Register 1.34. pma\_addrX (0xBD0-0xBDF)

Addr	
31	0
0	Reset

**ADDR** 配置地址。功能与 pmpaddr 寄存器相同。 (R/W)

## 1.10 调试

### 1.10.1 概述

本节介绍如何调试在 HP 和 LP CPU 内核上运行的软件。调试功能由标准 JTAG 管脚提供，并符合 RISC-V 外部调试支持规范 V0.13。

图 1.10-1 为外部调试系统架构图。




图 1.10-1. 调试系统架构

用户与运行调试器（Debugger，例如 GDB）的调试主机（DEBUG HOST，例如笔记本电脑）进行交互。调试器通过调试转换器（Debug Translator，可能包含硬件驱动，例如 OPENOCD）与调试传输硬件（DEBUG TRANSPORT，例如 ESP-Prog 适配器）进行通信。调试传输硬件通过标准 JTAG 接口将调试主机连接到 ESP-RISC-V 内核的调试传输模块（JTAG DTM）。JTAG DTM 使用调试模块接口（DMI）提供对调试模块（DM）的访问。

DM 允许调试器暂停选中的内核。抽象命令提供对 GPR（通用寄存器）的访问。程序缓冲区允许调试器在内核

上执行任意代码，从而读取 CPU 内核的其他运行状态。CPU 内核的其他运行状态也可以由其他抽象命令读取。ESP-RISC-V 内核带有一个支持 4 个触发器的触发器模块。当满足触发条件时，内核将自发暂停并通知调试模块。

系统总线访问的 block 无需使用 RISC-V 内核即可访问存储器和外设寄存器。

## 1.10.2 特性

基础调试功能具有以下特性：

- 向调试器提供有关实现的必要信息
- 支持暂停和恢复 CPU 内核
- CPU 内核寄存器（包括 CSR）可以由调试器读取/写入
- CPU 可以从复位后执行的第一条指令开始就被调试
- 可以通过调试器复位 CPU 内核
- 可以在软件断点（植入的断点指令）上暂停 CPU
- 硬件单步调试
- 通过程序缓冲区在暂停的 CPU 中执行任意指令。支持 16 字的程序缓冲区。
- 支持系统总线的字对齐地址访问
- 支持 4 个硬件触发器（可用作断点/观察点），具体见章节 1.11
- 支持调试 LP CPU
- 支持 HP 和 CPU 之间交互触发

## 1.10.3 功能描述

调试机制遵守 RISC-V 外部调试支持规范 v0.13。有关调试功能的详细介绍，请参考 RISC-V 外部调试支持规范。

## 1.10.4 JTAG 控制

标准的 JTAG 接口是 DTM 访问 DM 的唯一途径。硬件提供两种 JTAG 方式：PAD\_to\_JTAG 和 USB\_to\_JTAG。

- PAD\_to\_JTAG：指 JTAG 信号源来自芯片管脚
- USB\_to\_JTAG：指 JTAG 信号源来自 USB Serial/JTAG 控制器

使用哪种 JTAG 方法取决于许多因素，具体配置方法如下表所示。

暂 时 关 闭 JTAG <a href="#">3,4</a>	EFUSE_DIS_ USB_JTAG <a href="#">4</a>	EFUSE_DIS_ USB_SERIAL_ JTAG <a href="#">4</a>	EFUSE_DIS_ PAD_JTAG <a href="#">4</a>	EFUSE_JTAG_ SEL_ENABLE <a href="#">4</a>	Strapping 管 脚 GPIO15 <a href="#">5</a>	USB JTAG 状 态	PAD JTAG 状 态
0	0	0	0	0	x <a href="#">2</a>	可用 <a href="#">1</a>	不可用 <a href="#">1</a>
0	0	0	0	1	1	可用	不可用
0	0	0	0	1	0	不可用	可用

暂 时 关 闭 JTAG 3	EFUSE_DIS_ USB_JTAG 4	EFUSE_DIS_ USB_SERIAL_ JTAG 4	EFUSE_DIS_ PAD_JTAG 4	EFUSE_JTAG_ SEL_ENABLE 4	Strapping 管脚 GPIO15 5	USB JTAG 状态	PAD JTAG 状 态
0	0	1	0	x	x	不可用	可用
0	1	0	0	x	x	不可用	可用
0	1	1	0	x	x	不可用	可用
0	0	0	1	x	x	可用	不可用
0	0	1	1	x	x	不可用	不可用
0	1	0	1	x	x	不可用	不可用
0	1	1	1	x	x	不可用	不可用
1	x	x	x	x	x	不可用	不可用

**说明:**

1. 可用: 相应的 JTAG 功能可用  
不可用: 相应的 JTAG 功能不可用
2. x: 无关项
3. “暂时关闭 JTAG” 表示如果 EFUSE\_SOFT\_DIS\_JTAG[2:0] 中有偶数位“1”，则开启 JTAG 功能（表中对应值为 1），否则，JTAG 功能被关闭（表中对应的值为 0）。但是，在 ESP32-C6 HMAC 加速器的某些特殊条件下，即使 EFUSE\_SOFT\_DIS\_JTAG[2:0] 中有奇数位“1”，JTAG 功能也可能被开启。有关 HMAC 如何影响 JTAG 功能的信息，请参阅 [HMAC Accelerator](#) 章节。
4. 有关 eFuse 的更多信息，请参考 [eFuse Controller](#) 章节。
5. 有关 strapping 管脚 GPIO15 的更多信息，请参考 [Chip Boot Control](#) 章节。

## 1.10.5 寄存器列表

下表列出了 ESP-RISC-V 内核支持的调试 CSR。

名称	描述	地址	访问
dcsr	调试控制和状态寄存器	0x7B0	R/W
dpc	调试 PC 寄存器	0x7B1	R/W
dscratch0	调试暂存寄存器 0	0x7B2	R/W
dscratch1	调试暂存寄存器 1	0x7B3	R/W

所有调试模块寄存器的实现均符合 RISC-V 外部调试支持规范 v0.13。请参考 RISC-V 外部调试支持规范获取详细信息。

## 1.10.6 寄存器

以下是 ESP-RISC-V 内核支持的调试 CSR 的详细描述。

## Register 1.35. dcsr (0x7B0)

xdebugver	reserved	ebreakm	reserved	ebreaku	reserved	stopcount	stoptime	cause	reserved	step	prv	Reset
31	28   27	16	15   14   13	12   11   10	9	8	6   5	3   2   1   0	0	0	0	Reset
4	0	0	0   0   0   0	0	0	0	0	0	0	0	0	Reset

**xdebugver** 表示调试版本。

4: 存在外部调试支持  
(RO)

**ebreakm** 置位后，机器模式中的 ebreak 指令进入调试模式。(R/W)

**ebreaku** 置位后，用户/程序模式中的 ebreak 指令进入调试模式。(R/W)

**stopcount** 此性能没有实现，调试器会始终读出 0。(RO)

**stoptime** 此性能没有实现，调试器会始终读出 0。(RO)

**cause** 说明进入调试模式的原因。当单个周期中有多个原因导致进入调试模式，会反映出具有最高优先级数值的那个原因。

1: 执行了一条 ebreak 指令（优先级 3）  
2: 触发模块引起暂停（优先级 4）  
3: haltreq 被置位（优先级 2）  
4: step 被置位导致 CPU 单步执行（优先级 1）  
其他值：保留，供日后使用  
(RO)

**step** 当被置位且不处于调试模式时，内核将仅执行单个指令，然后进入调试模式。

如果指令由于异常而未能完成，则内核将在执行异常处理程序之前立即进入调试模式，并置位相应的异常寄存器。

设置该位不会屏蔽中断，这与 RISC-V 外部调试支持规范 v0.13 中的规定不同。  
(R/W)

**prv** 保存 CPU 进入调试模式时候的特权级别。退出调试模式时，调试器可以更改此值以改变内核的特权级别。仅支持 0x3（机器模式）和 0x0（用户模式）。(R/W)

## Register 1.36. dpc (0x7B1)

31	dpc	0	Reset
0			Reset

**dpc** 进入调试模式后，dpc 将写入遇到异常的指令的虚拟地址。恢复执行时，CPU 内核的 PC 将更新为 dpc 保存的虚拟地址。调试器可以写入 dpc 配置 CPU 恢复执行的位置。(R/W)

## Register 1.37. dscratch0 (0x7B2)

dscratch0	
31	0
0	Reset

**dscratch0** 供调试模块内部使用。 (R/W)

## Register 1.38. dscratch1 (0x7B3)

dscratch1	
31	0
0	Reset

**dscratch1** 供调试模块内部使用。 (R/W)

## 1.11 硬件触发器

### 1.11.1 特性

硬件触发器模块提供了断点和观察点功能，供调试使用。硬件触发器具有以下特性：

- 4个独立触发单元
- 每个单元都可以配置为匹配程序计数器的地址或存储器访问地址
- 可以通过引起断点异常来抢占执行
- 可以暂停执行并将控制权转移给调试器
- 支持 NAPOT (2的幂次方对齐区域) 地址编码

### 1.11.2 功能描述

硬件触发器模块提供了4个CSR，见[寄存器列表](#)。其中，`tdata1`和`tdata2`是抽象CSR，也就是说它们是用于访问某个触发单元中的内部寄存器的影子寄存器，一次访问一个触发单元。

要选择特定的触发单元，需要将相应的编号(0-3)写入`tselect`CSR。当写入有效数值时，抽象CSR`tdata1`和`tdata2`将自动匹配该触发单元的内部寄存器。每个触发单元都有两个内部寄存器，即`mcontrol`和`maddress`，它们分别与`tdata1`和`tdata2`匹配。

向`tselect`写入超过最大编号的数值时会导致该数值被裁剪为最大的编号，此编号可以被读回。这个特性可用于枚举初始化期间或使用调试器时可用的触发器。

由于软件或调试器可能需要知道所选触发器的类型以便正确解读`tdata1`和`tdata2`，因此`tdata1`的4个位(31-28)对所选触发器的类型进行了编码。此域为只读访问属性，并且值始终为`0x2`，代匹配类型触发器，因此，可以推断`tdata1`和`tdata2`会通过`mcontrol`和`maddress`被解读。RISC-V调试规范v0.13提供了其他可能值的信息，但是该触发模块仅支持`0x2`类型。

一旦选定了触发单元，就可以通过置位`mcontrol`CSR(`tdata1`)中相应的域并将目标地址写入`maddress`CSR(`tdata2`)来对该触发单元进行配置。

通过写入`mcontrol`的`action`域，可以将每个触发单元配置为引起断点异常或进入调试模式。该域只能从调试器写入，因此默认情况下，触发器(如果启用)将引起断点异常。

每个触发单元的`mcontrol`都有一个`hit`域。在CPU暂停或进入异常后，通过读取该域可以查明是否是触发单元触发了。触发器触发后该域会立即被置位，但在恢复操作之前必须被手动清零，不过不清零不会影响正常执行。

每个触发单元仅支持地址匹配，该地址可以是存储器访问地址，也可以是指令的虚拟地址。通过写入所选触发单元的`maddress`(`tdata2`)CSR，可以指定区域的地址和大小。大于1个字节的区域大小通过NAPOT编码(见表1.11-1)指定，并通过置位`mcontrol`中`match`域来使能。注意，根据定义，NAPOT编码地址的起始地址与区域大小对齐(即，是区域大小的整数倍)。

表1.11-1. NAPOT编码的`maddress`

<code>maddress(31-0)</code>	起始地址	大小(字节)
aaa...aaaaaaaaa0	aaa...aaaaaaaaa0	2
aaa...aaaaaaaa01	aaa...aaaaaaaa00	4

aaa...aaaaaaaa011	aaa...aaaaaaaa000	8
aaa...aaaaaaaa0111	aaa...aaaaaaaa0000	16
....		
a01...1111111111	a00...0000000000	$2^{31}$

**tcontrol** CSR 对所有触发单元都是通用的。在机器模式下，当陷阱处理程序运行时，该寄存器可用于阻止触发器重复引起异常，而且默认会禁用 ISR 内部的断点异常，但是，出于调试目的，可以在进入 ISR 之前手动使能断点异常。如果将触发器配置为进入调试模式，则此 CSR 不相关。

### 1.11.3 触发执行流程

当触发器触发引起 hart 暂停并进入调试模式时 (*action* = 1)：

- **dpc** 在解码阶段被设置为当前程序计数器 (PC)
- **dcsr** 的 **cause** 域被设置为 2，表示暂停是由于触发器触发引起
- 与触发的触发器对应的 **hit** 域被置位

当触发器触发引起 hart 进入陷阱时 (*action* = 0)：

- **mepc** 在解码阶段被设置为当前 PC
- **mcause** 被设置为 3，即断点异常
- **mpte** 被设置为陷阱发生之前的 **mte** 的值
- **mte** 被设置为 0
- 与触发的触发器对应的 **hit** 域被置位

说明：如果两个触发器同时触发，一个 *action* = 0，*action* = 1，则 *hart* 会暂停并进入调试模式。

### 1.11.4 寄存器列表

下表列出了 CPU 可访问的的触发模块 CSR，只有在机器模式下才可以对它们进行读写。

名称	描述	地址	访问
<b>tselect</b>	触发器选择寄存器	0x7A0	R/W
<b>tdata1</b>	触发器抽象数据寄存器 1	0x7A1	R/W
<b>tdata2</b>	触发器抽象数据寄存器 2	0x7A2	R/W
<b>tcontrol</b>	全局触发器控制寄存器	0x7A5	R/W

### 1.11.5 寄存器

Register 1.39. tselect (0x7A0)

			(reserved)		tselect	
					2   1   0	
			0x00000000		0x0   Reset	

**tselect** 配置触发器单元编号 (0-3)。 (R/W)

Register 1.40. tdata1 (0x7A1)

type	dmode				data	
31	28	27	26			0
0x2	0				0x3e000000	Reset

**type** 表示触发器类型。仅支持匹配类型 (0x2)，此域保留。 (RO)

**dmode** 如果某触发器正在被调试器使用，则此域置为 1。

0: 在调试模式和机器模式下都能写入 tdata1 和 tdata2

1: 只有在调试模式下才能写入 tdata1 和 tdata2，其他模式下的写操作将被忽略

注意：仅支持调试模式下的写操作

(R/W)

**data** 配置抽象 tdata1 的内容。由于仅支持匹配类型 (0x2) 触发器，此域将始终被解读为 mcontrol 的域。 (R/W)

Register 1.41. tdata2 (0x7A2)

			tdata2			
					0	
			0x00000000		0x0   Reset	

**tdata2** 配置抽象 tdata2 的内容。由于仅支持匹配类型 (0x2) 触发器，此域将始终被解读为 maddress。 (R/W)



## Register 1.44. maddress (0x7A2)

maddress	
31	0
0x00000000	<a href="#">Reset</a>

**maddress** 配置选定的触发器执行匹配操作时使用的地址。当 [mcontrol](#) 中的 [match=1](#) 时由 NAPOT 解码。(R/W)

## 1.12 追踪

### 1.12.1 概述

为了支持非侵入式软件调试，CPU 内核提供了指令追踪接口，为离线调试提供相关信息。追踪编码器 (Trace Encoder) 模块可通过指令追踪接口获取这些信息，并将其压缩后存储在分配的存储器中。软件解码器可直接从存储器中读取这些信息，无需中断 CPU 内核，便可重新生成 CPU 内核实际执行的程序。

### 1.12.2 特性

CPU 内核支持指令追踪功能，并按照 RISC-V 处理器追踪规范 v1.0 (RISC-V Processor Trace v1.0) 中的规定向追踪编码器提供以下信息：

- 退役指令数量
- 异常和中断是否发生及其原因、陷阱值
- hart 当前的特权级别
- 跳转、分支和返回退役指令的指令类型
- 程序计数器更改之前和之后退役指令的地址

### 1.12.3 功能描述

ESP-RISC-V CPU 核心实现了强制指令 delta 追踪，也称为分支追踪。它的工作原理是通过发送程序获取的 delta 信息来追踪从已知起始地址开始的执行情况。delta 通常由跳转、调用、返回、分支类型的指令、中断以及异常引入。所有此类 delta 以及其他详细信息，如原因和实际指令/地址，都通过高带宽指令追踪接口从 CPU 输出给追踪编码器，追踪编码器对这些信息进行操作，将信息压缩后存入存储器，供解码器离线调试。有关编码的更多信息，请参阅章节 [2 RISC-V 追踪编码器 \(TRACE\)](#)。

CPU 没有任何内部寄存器来控制指令追踪接口，所有相关控制寄存器都在 [2 RISC-V 追踪编码器 \(TRACE\)](#) 模块中。

## 1.13 交叉触发调试

### 1.13.1 概述

在多核系统中，当调试软件在一个内核上运行时，其他内核最好不要改变系统状态，这可以通过同步停止和恢复所有内核来实现。因为需要尽快将暂停或恢复的信息传达给其他内核，因此，最好基于芯片硬件而不是让调试器软件在主机上发送命令来实现。

### 1.13.2 特性

- 可通过寄存器开启或关闭内核间交叉触发
- 覆盖其他内核的 RunStall 功能

### 1.13.3 功能描述

上述机制通过调试模块中自定义的控制寄存器 `CORE_XT_EN` 来实现，该寄存器具有一个控制位来启用或禁用交叉触发模式。一旦启用，任何因硬件触发和 `ebreak` 指令等事件而停止的内核也将导致其他内核停止，无需调试器的任何干预。但是，对于交叉触发模式导致内核停止，如果没有调试器的干预就无法恢复。所以，调试器必须连接所有内核并同步恢复每个内核。请注意，调试交叉触发器也会暂停任何因 RunStall 功能而停止的内核。

### 1.13.4 寄存器列表

下面是在调试模块中实现的控制寄存器。

名称	描述	地址	访问
CORE_XT_EN	交叉触发器控制寄存器	0x20000900	R/W

### 1.13.5 寄存器

Register 1.45. CORE\_XT\_EN (0x20000900)



**XT\_EN** 配置是否使能交叉触发模式。

- 0: 不使能
  - 1: 使能
- (R/W)

## 1.14 专用 IO

### 1.14.1 概述

GPIO 通常是一个 APB 外围设备，这意味着对输出的更改和对输入的读取可能会卡在写入缓冲区或其他传输之后，并且通常速度较慢，因为 APB 总线的运行速度通常低于 CPU。作为替代方案，CPU 内核实现了 I/O 处理器特定的 CPU 寄存器 (CSR)，直接连接到 GPIO 矩阵或 IO 管脚。这些寄存器只需一条指令即可访问，因此十分迅速。

### 1.14.2 特性

- 8 个直接映射到 GPIO 的专用 IO
- 驱动输出端口无延迟
- 读取输入值有两个 CPU 周期的延迟

### 1.14.3 功能描述

CPU 核心有一组 8 个输入和输出（管脚值 + 管脚输出使能），这些输入和输出端口直接连接到 GPIO 矩阵，可通过 GPIO 矩阵映射到最上层的管脚。更多相关信息请参考 [7 IO MUX 和 GPIO 交换矩阵 \(GPIO, IO MUX\)](#)。

CPU 自定义了 3 个 CSR：

- GPIO\_IN 只读，表示输入值。
- GPIO\_OUT 可读可写，表示 GPIO 输出值。
- GPIO\_OEN 可读可写，表示 GPIO 输出使能状态，控制管脚方向，拉高表示管脚配置为输出模式，拉低表示配置为输入模式。


### 1.14.4 寄存器列表

下面是在内核中自定义的专用 IO CSR 的列表。

名称	描述	地址	访问
cpu_gpio_oen	GPIO 输出使能寄存器	0x803	R/W
cpu_gpio_in	GPIO 读输入值寄存器	0x804	RO
cpu_gpio_out	GPIO 写输出值寄存器	0x805	R/W

### 1.14.5 寄存器

Register 1.46. cpu\_gpio\_oen (0x803)



**CPU\_GPIO\_OEN** 配置是否使能 GPIOn (n=0 ~ 21) 输出。CPU\_GPIO\_OEN[7:0] 分别对应章节 [IO MUX](#) 和 [GPIO 交换矩阵 \(GPIO, IO MUX\)](#) 中表 7.11-1 里的 cpu\_gpio\_out\_oen[7:0] 输出使能信号。CPU\_GPIO\_OEN 的值与 cpu\_gpio\_out\_oen 的值对应。


此寄存器是 [CPU\\_GPIO\\_OUT](#) 的使能寄存器。

0: 关闭 GPIO 输出

1: 使能 GPIO 输出

(R/W)

Register 1.47. cpu\_gpio\_in (0x804)



**CPU\_GPIO\_IN** 表示 SoC GPIOn (n=0 ~ 21) 的输入值 (1 为高电平, 0 为低电平)。

CPU\_GPIO\_IN[7:0] 分别对应章节 [IO MUX](#) 和 [GPIO 交换矩阵 \(GPIO, IO MUX\)](#) 中表 7.11-1 里的 cpu\_gpio\_in[7:0] 输入信号。

CPU\_GPIO\_IN[7:0] 只能通过 GPIO 交换矩阵映射到 GPIO。详细描述请参考章节 7.4。  
(RO)

## Register 1.48. cpu\_gpio\_out (0x805)

**CPU\_GPIO\_OUT** 向 SoC GPIOn (n=0 ~ 21) 写输出值 (1 为高电平, 0 为低电平)。CPU\_GPIO\_OEN 置位时, 写输出值才有效。

CPU\_GPIO\_OUT[7:0] 分别对应章节 *IO MUX* 和 *GPIO 交换矩阵 (GPIO, IO MUX)* 中表 7.11-1 里的 cpu\_gpio\_out[7:0] 输出信号。

CPU\_GPIO\_OUT[7:0] 只能通过 GPIO 交换矩阵映射到 GPIO。详细描述请参考章节 7.5。

(R/W)

## 1.15 原子 (A) 扩展

### 1.15.1 概述

对原子 (A) 扩展的支持符合 RISC-V 指令集手册 V2.2 第一卷 “非特权架构”，重点是保证向前推进，即功能上避免出现任何数据存储器被无限期锁定的情况。

原子指令目前忽略 aq (获取) 和 rl (释放) 位，因为这些位对于目前这种可以保证存储器排序的架构无关。

### 1.15.2 功能描述

#### 1.15.2.1 加载保留字 (LR.W) 指令

LR.W 指令只是锁定正在读取的 32 位对齐存储器地址。一旦某个 4 字节的存储器空间被锁定，它将保持锁定状态，其他 hart 无法访问该区域，直到在执行过程中遇到以下任何一种情况：

- 任何读操作
- 任何写操作
- 任何中断/异常
- 向后跳转/向后分支跳转
- JALR 指令
- ECALL/EBREAK/MRET/URET 指令
- FENCE/FENCE.I 指令
- 调试模式
- 临界区超过 64 字节
- SC.W 指令中的数据地址与 LR.W 指令中的不匹配

如果发生上述任何一种情况，存储器锁将立刻被释放。如果遇到 SC.W 指令，则存储器锁不会立即被释放，但最终会被释放，有关具体如何释放的信息，请参考章节 1.15.2.2。

如果地址未对齐，则会导致异常 `mcause = 6`。

#### 1.15.2.2 条件存入字 (SC.W) 指令

SC.W 指令首先检查内存锁是否仍然有效，以及地址是否与上一条 LR.W 指令指定的地址相同，只有以上条件同时满足时，SC.W 指令才会对存储器执行写操作，并且在收到存储器发出的写操作完成确认信息后立即释放锁。

如果锁已失效（失效原因见章节 1.15.2.1），SC.W 指令将在目标寄存器 rd 中设置失败代码，目前只能设置为 1。

如果地址未对齐，则会导致异常 `mcause = 6`。

#### 1.15.2.3 AMO 指令

AMO 指令分三步执行：

1. 从 rs1 给定的存储器地址读取数据，并将数据保存到目标寄存器 rd。
2. 将 rd 和 rs2 中的数据进行运算。
3. 将上面第 2 步得到的结果写入 rs1 给定的存储器地址。

AMO 运算共有 9 种类型：SWAP、ADD、AND、OR、XOR、MAX、MIN、MAXU 和 MINU。

在整个过程中，存储器地址保持锁定状态，其他 hart 无法访问。如果遇到未对齐的地址，则会导致异常 `mcause = 6`。

AMO 操作的读/写访问 (PMP/PMA) 都在第一步中进行检查。若发生错误，则 `mcause = 7`。

## 第 2 章

### RISC-V 追踪编码器 (TRACE)

ESP32-C6 的高性能 CPU (HP CPU) 通过追踪编码器 (Trace Encoder) 实现了对指令追踪接口的支持。追踪编码器连接 HP CPU 的指令追踪接口，将信息压缩成更小的数据包，存入内部 SRAM (详见章节 5 系统和存储器) 中。




图 2.0-1. 追踪编码器概述图

## 2.1 术语

为了更好地说明 RISC-V 追踪编码器的功能，本章使用了以下术语。

<b>hart</b>	RISC-V 硬件线程
<b>分支 (branch)</b>	在一定条件下改变执行流程的指令
<b>无法推测的不连续地址 (uninferable discontinuity)</b>	无法仅通过程序二进制文件推测出的程序计数器地址偏移
<b>delta</b>	指令在存储器中的存储地址不连续时，程序计数器的地址偏移
<b>陷阱 (trap)</b>	即异常或中断，会触发陷阱处理程序
<b>筛选 (qualification)</b>	指令符合筛选条件，即称为通过筛选，才会被追踪
<b>te_inst</b>	编码器发送的数据包的名称
<b>退役 (retire)</b>	机器状态更新时，执行指令的最后一个阶段

## 2.2 介绍

对于复杂的系统来说，了解程序执行流程并非易事。造成软件不按预期工作的可能有很多种因素，比如和其他核、外设、实时事件的交互，执行不畅，或以上所有因素的结合。

调试器很难实时监测系统运行中的程序执行流程，因为其是侵入性的，会破坏系统的运行状态。但是，监测程序执行又很重要。

此时，可使用指令追踪来追踪程序执行。




图 2.2-1. 指令追踪概览

图 2.2-1 展示了指令追踪的原理图：

- HP CPU 核有一个指令追踪接口，可以输出 HP CPU 执行指令的信息，包括指令地址、指令类型等。更多关于 ESP32-C6 HP CPU 指令追踪接口的信息，可参考章节 1 高性能处理器。
- 追踪编码器连接 HP CPU 的指令追踪接口，将信息压缩成带宽更小的数据包，存入系统存储器中。
- 调试器可以将系统存储器中的追踪数据包通过 JTAG 或 USB Serial/JTAG 导出，然后用解码器解压缩、重建程序的执行流。追踪解码器通常是外部 PC 上的软件，在获取追踪数据包后，根据在 hart 上运行的程序二进制数据，重建程序的指令流。解码可以离线进行，也可以在 hart 执行时实时进行。

本章节将主要介绍 ESP32-C6 追踪编码器的具体实现。

## 2.3 特性

- 兼容 RISC-V Processor Trace 1.0 (RISC-V 追踪规范 v1.0)，实现的参数详见表 2.3-1
- 支持任意地址范围用作追踪存储器
- 具有两个同步模式：
  - 同步计数器按包计数
  - 同步计数器按周期计数
- 支持丢包状态标识
- 支持丢包后自动重启
- 写追踪存储器时支持循环和非循环模式
- 具有两个中断：
  - 包的大小超过配置的存储器空间时触发中断

- 丢包时触发中断
- 具有  $128 \times 8$  位 FIFO，用于缓存数据包

表 2.3-1. 追踪编码器参数

参数名称	值	描述
arch_p	0	追踪器符合 RISC-V 追踪规范初始版本
bpred_size_p	0	不支持分支预测模式
cache_size_p	0	不支持跳转目标缓存模式
call_counter_size_p	0	不支持隐式返回模式
ctype_width_p	0	输出包中不包含上下文信息
context_width_p	0	输出包中不包含上下文信息
ecause_width_p	5	异常原因宽度
ecause_choice_p	0	不支持特权和异常原因多选
f0s_width_p	0	不支持格式 0 数据包
filter_context_p	0	不支持筛选功能
filter_excint_p	0	
filter_privilege_p	0	
filter_tval_p	0	
iaddress_lsb_p	1	支持压缩指令
iaddress_width_p	32	指令总线为 32 位
iretire_width_p	1	iretire 总线宽度
ilastsize_width_p	0	ilastsize 总线宽度
itype_width_p	3	itype 总线宽度
noncontext_p	1	在 te_inst 数据包中去掉上下文信息
privilege_width_p	1	仅支持机器和用户模式
retires_p	1	每个块退役指令的最大数量
return_stack_size_p	0	不支持隐式返回模式
sjump_p	0	不支持根据顺序推测跳转
taken_branches_p	1	每个时钟周期仅一条指令退役
impdef_width_p	0	未实现

上述参数的具体描述，详见 RISC-V Processor Trace Version 1.0 > 章节 Parameters and Discovery。

## 2.4 架构概览

如图 2.0-1 所示，追踪编码器包含一个编码器、一个 FIFO、一个寄存器配置模块和一个发送控制模块。

编码器通过指令追踪接口接收 HP CPU 的指令信息，将指令信息压缩成不同的数据包，写入内部 FIFO。

发送控制模块通过 AHB 总线将 FIFO 中的数据写入内部 SRAM。

FIFO 的深度为 128，宽度为 8 位。存储器写入带宽不足时，FIFO 可能会溢出，发生丢包。如果发生丢包，编码器会发送一个包通知丢包情况，之后停止工作，直至 FIFO 为空。

## 2.5 功能描述

### 2.5.1 同步

为保障追踪的有效性，追踪过程中必须定期同步。同步可以通过发送完整的指令地址实现。同步计数器的值达到 `TRACE_RESYNC_PROLONGED_REG` 寄存器的 `TRACE_RESYNC_PROLONGED` 字段的值时，编码器会发送一个同步数据包（格式 3 子格式 0，见章节 2.6.3.1）。

追踪编码器支持两种同步模式，可通过 `TRACE_RESYNC_MODE` 配置：

- 0：同步计数器按周期计数
- 1：同步计数器按数据包计数

您可通过增加 `TRACE_RESYNC_PROLONGED_REG` 的值，降低发送同步数据包的频率，从而降低同步数据包对带宽的占用。

### 2.5.2 锚定

由于数据包的长度不定，为在写入存储器时分清数据包之间的边界，ESP32-C6 通过在数据包之间插入 0，从而能够发现数据包头：

- 数据包的长度最大为 13 字节，因此数据包中不能出现连续 14 个值为 0 的字节。连续 14 个及以上值为 0 的字节后，第一个不为 0 的字节肯定是数据包的第一个字节。
- 每发送 128 个数据包，编码器会向存储器写入 14 个值为 0 的字节作为锚定符。

### 2.5.3 写存储器模式

写追踪存储器时，追踪数据包的大小可能会超过追踪存储器的容量。此时可配置写存储器的模式，选择是否循环写入数据包：

- 循环模式：追踪数据包的大小超过追踪存储器的容量（即 `TRACE_MEM_CURRENT_ADDR_REG` 的值达到 `TRACE_MEM_END_ADDR_REG` 的值）时，存储器循环写入数据，回到存储器的起始地址 `TRACE_MEM_START_ADDR_REG`，此前写入的数据会被新数据覆盖。
- 非循环模式：追踪数据包的大小超过追踪存储器的容量时，存储器不循环，停在 `TRACE_MEM_END_ADDR_REG`，此前写入的数据保留。

### 2.5.4 自动重启

因 FIFO 溢出而丢包时，编码器将停止工作，需要通过软件再次开启。如果 `TRACE_TRIGGER_REG` 寄存器的 `TRACE_RESTART_ENA` 位为 1，FIFO 清空后编码器会立即自动重启，无需软件重启。

如果开启了自动重启，即使编码器已经停止追踪，也可能会自动重启。因此，要关闭编码器，必须先清除 `TRACE_TRIGGER_REG` 寄存器的 `TRACE_RESTART_ENA` 位从而关闭自动重启。

## 2.6 编码器输出数据包

本节主要介绍 ESP32-C6 追踪编码器输出的数据包格式。ESP32-C6 仅实现了必需的指令 delta 追踪，不支持下列可选功能：

- delta 地址模式（支持运行时间配置模式）
- 上下文 (context) 信息和所有上下文相关的字段
- 可选的边带信号 (Sideband Signals)
- 调试模块触发输出

更多关于上述功能的细节，请参考 RISC-V Processor Trace 1.0。




图 2.6-1. 追踪数据包格式

追踪数据包包括头部、索引和有效载荷，依次按照头部、索引和有效载荷的顺序以比特流形式传输。头部、索引和有效载荷中的字段按照下文表格的罗列顺序依次传输，多位字段先传输最低有效位。

## 2.6.1 头部

头部为 1 个字节，格式如表 2.6-1 所示。

表 2.6-1. 头部格式

字段	位	描述	值
length	5	数据包的总长度	4~13
placeholder	3	保留	0

## 2.6.2 索引

索引为 2 个字节，格式如表 2.6-2 所示。

表 2.6-2. 索引格式

字段	位	描述	值
index	16	每个数据包的索引	0~65536

## 2.6.3 有效载荷

有效载荷的宽度为 1 至 10 字节。

### 2.6.3.1 格式 3

格式 3 的数据包用于同步和发送支持信息。格式 3 有四种子格式，ESP32-C6 仅支持 3 种。

### 格式 3 子格式 0 - 同步

该格式的数据包包含解码器完全识别指令所需的全部信息。开始追踪第一条指令时（除非指令恰好是异常处理程序中的第一条指令），或同步定时器达到阈值触发同步时，编码器会发送该格式的数据包。有效载荷的长度为 5 个字节。

表 2.6-3. 格式 3 子格式 0

字段名	位	描述
format	2	11 (sync): 同步
subformat	2	00 (start): 开始追踪，或开始同步
branch	1	0: 地址指向分支指令，且分支跳转 1: 指令非分支指令，或分支没有跳转
privilege	1	所追踪指令的特权等级
address	31	指令的完整地址。字段值需左移 1 位，以复原字节地址
sign_extend	3	保留

### 格式 3 子格式 1 - 异常

该格式的数据包同样包含解码器完全识别指令所需的全部信息。发生异常或触发中断时，编码器会发送该格式的数据包。该格式的数据包中包含了异常原因、异常指令的“陷阱值”，陷阱处理程序的地址和异常指令的地址。有效载荷的长度为 10 个字节。

表 2.6-4. 格式 3 子格式 1

字段名	位	描述
format	2	11 (sync): 同步
subformat	2	01 (exception): 异常原因和陷阱处理程序的地址
branch	1	0: 地址指向分支指令，且分支跳转 1: 指令非分支指令，或分支没有跳转
privilege	1	所追踪指令的特权等级
ecause	5	异常原因
interrupt	1	中断
address	31	指令的完整地址。地址必须向左偏移 1 位，以复原字节地址
tvalepc	32	ecause 为 2、interrupt 为 0 时是异常地址，否则为陷阱值
sign_extend	6	保留

### 格式 3 子格式 3 - 支持

该格式的数据包包含解码器需要的辅助信息，在追踪结束时发出。有效载荷的长度为 1 个字节。

表 2.6-5. 格式 3 子格式 3

字段名	位	描述
format	2	11 (sync): 同步
subformat	2	11 (support): 解码器需要的辅助信息
enable	1	表示编码器已开启

字段名	位	描述
qual_status	2	表示指令的筛选状态： <ul style="list-style-type: none"> <li>00 (no_change): 指令筛选状态没有变化</li> <li>01 (ended_rep): 指令筛选已结束，上一个指令为最后一个通过筛选的指令</li> <li>10 (trace lost): 丢失了一个或多个包</li> <li>11 (ended_upd): 指令筛选已结束，即便上一个 te_inst 不是最后一个通过筛选的指令，也会因指令地址不连续、无法推测而发送</li> </ul>
sign_extend	1	保留

### 2.6.3.2 格式 2

该格式的数据包仅包含指令地址，在必须注明指令地址时使用，包中没有分支信息。有效载荷的长度为 5 个字节。

表 2.6-6. 格式 2

字段名	位	描述
format	2	10 (addr-only): 无分支信息
address	31	指令的完整地址
notify	1	ESP32-C6 不支持通知功能，因此该位永远和地址的最高有效位一致
updiscon	1	若该位的值和 notify 的值不同，则表示指令的地址指向一个无法推测的不连续的目标地址，且该地址为异常、特权变更或同步之前的最后一条指令
sign_extend	5	

### 2.6.3.3 格式 1

该格式的数据包包含分支信息，在必须注明分支信息（比如分支映射已满时）或在上一个包后出现一个以上分支指令、必须注明指令地址时使用。仅支持完整地址模式。

#### 格式 1，有地址时 branch\_map 字段

有效载荷长度不定。

表 2.6-7. 格式 1，有地址

字段名	位	描述
format	2	01: 包含分支信息

字段名	位	描述
branches	5	<p>该字段的值决定了 branch_map 的位宽，具体如下：</p> <ul style="list-style-type: none"> <li>• 0: (该格式中此值无效)</li> <li>• 1: 1 位</li> <li>• 2-3: 3 位</li> <li>• 4-7: 7 位</li> <li>• 8-15: 15 位</li> <li>• 16-31: 31 位</li> </ul> <p>比如，若 branches = 12，则 branch_map 长度为 15 位，低 12 位有效。</p>
branch_map	不定	<p>表示分支是否跳转的位数组。位 0 对应最早执行的分支指令。每个位的含义如下：</p> <ul style="list-style-type: none"> <li>• 0: 分支已跳转</li> <li>• 1: 分支未跳转</li> </ul> <p>该字段的位宽不定，取决于 branches 字段的值</p>
address	31	指令的完整地址
notify	1	ESP32-C6 不支持通知功能，因此该位永远和地址的最高有效位一致
updiscon	1	若该位的值和 notify 的值不同，则表示指令的地址指向一个无法推测的不连续的目标地址，且该地址为异常、特权变更或同步之前的最后一条指令
sign_extend	不定	<p>该字段的位宽不定，取决于 branches 字段的值，具体如下：</p> <ul style="list-style-type: none"> <li>• 1: 7 位</li> <li>• 2-3: 5 位</li> <li>• 4-7: 1 位</li> <li>• 8-15: 1 位</li> <li>• 16-32: 31 位</li> </ul>

#### 格式 1，无地址时 branch\_map 字段

有效载荷长度为 5 个字节。

表 2.6-8. 格式 1，无地址

字段名	位	描述
format	2	01: 包含分支信息
branches	5	该字段的值决定了 branch_map 的位宽，仅 0 有效，对应 branch_map 的位宽为 31 位
branch_map	31	<p>表示分支是否跳转的位数组。位 0 对应最早执行的分支指令。每个位的含义如下：</p> <ul style="list-style-type: none"> <li>• 0: 分支已跳转</li> <li>• 1: 分支未跳转</li> </ul>
sign_extend	2	保留

## 2.7 中断

- TRACE\_MEM\_FULL\_INTR 中断：数据包大小超过追踪存储器容量（即 `TRACE_MEM_CURRENT_ADDR_REG` 的值达到 `TRACE_MEM_END_ADDR_REG` 的值）时触发。如有必要，可使能中断通知 HP CPU 处理，比如可再申请新的存储器空间。
- TRACE\_FIFO\_OVERFLOW\_INTR 中断：内部 FIFO 溢出时触发，表示一个或多个数据包丢失。

使能追踪编码器中断后，如果要让 HP CPU 响应中断，需要通过中断矩阵将追踪编码器中断映射到 CPU 中断号，详情请参考章节 [10 中断矩阵 \(INTMTX\)](#)。

## 2.8 编程流程

### 2.8.1 使能编码器

- 通过 `TRACE_MEM_START_ADDR_REG` 和 `TRACE_MEM_END_ADDR_REG` 配置追踪存储器的地址空间
- 向 `TRACE_MEM_CURRENT_ADDR_UPDATE` 写 1，将 `TRACE_MEM_CURRENT_ADDR_REG` 的值更新为 `TRACE_MEM_START_ADDR_REG` 的值
- (可选) 通过 `TRACE_TRIGGER_REG` 寄存器的 `TRACE_MEM_LOOP` 位配置写存储器的模式
  - 0: 非循环模式
  - 1: 循环模式 (默认)
- 通过 `TRACE_RESYNCPROLONGED_REG` 寄存器的 `TRACE_RESYNC_MODE` 位配置同步模式
  - 0: 同步计数器按周期计数 (默认)
  - 1: 同步计数器按数据包计数
- (可选) 通过 `TRACE_RESYNCPROLONGED_REG` 配置同步计数器的阈值，默认为 128
- (可选) 使能中断
  - 向 `TRACE_INTR_ENA_REG` 寄存器的相应位写 1 开启对应中断
  - 向 `TRACE_INTR_CLR_REG` 寄存器的相应位写 1 清除对应中断
  - 读 `TRACE_INTR_RAW_REG` 寄存器的值，获取中断状态
- (可选) 向 `TRACE_TRIGGER_REG` 寄存器的 `TRACE_RESTART_ENA` 位写 1，使能自动重启。该功能默认开启
- 向 `TRACE_TRIGGER_REG` 寄存器的 `TRACE_TRIGGER_ON` 字段写 1，使能编码器

编码器使能后，会一直追踪 HP CPU 的指令接口，向追踪存储器写入数据包。

### 2.8.2 关闭编码器

- 通过清除 `TRACE_TRIGGER_REG` 寄存器的 `TRACE_RESTART_ENA` 位关闭自动重启
- 向 `TRACE_TRIGGER_REG` 寄存器的 `TRACE_TRIGGER_OFF` 位写 1 关闭编码器
- 读取 `TRACE_FIFO_EMPTY` 位的值，确认 FIFO 中数据是否都已写入追踪存储器

### 2.8.3 解码数据包

- 找到解码的第一个地址
  - 读 `TRACE_INTR_RAW_REG` 寄存器的 `TRACE_MEM_FULL_INTR_RAW` 位，查看追踪存储器是否已满
    - \* 如果值为 0，从 `TRACE_MEM_START_ADDR_REG` 寄存器读取追踪数据包
    - \* 如果值为 1，且开启了存储器循环模式，则之前的数据包已被覆盖。此时，读取 `TRACE_MEM_CURRENT_ADDR_REG` 的值，获取最后一个写入的地址，该地址即为解码器处理的第一个地址
- 用解码器解码数据包
  - 解码器从第一个地址开始读取所有数据包，结合二进制文件重建数组
  - 如章节 2.6 所述，编码器向存储器分区边界写 14 个值为 0 的字节。因此出现 14 个值为 0 的字节时，则表示下一个非 0 字节为新数据包的头部

## 2.9 寄存器列表

本小节的所有地址均为相对于 RISC-V 追踪编码器基地址的地址偏移量（相对地址），具体基地址请见章节 5 系统和存储器 中的表 5.3-2。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

名称	描述	地址	访问
<b>存储器配置寄存器</b>			
TRACE_MEM_START_ADDR_REG	存储器起始地址	0x0000	R/W
TRACE_MEM_END_ADDR_REG	存储器结束地址	0x0004	R/W
TRACE_MEM_CURRENT_ADDR_REG	存储器当前地址	0x0008	RO
TRACE_MEM_ADDR_UPDATE_REG	存储器地址更新	0x000C	WT
<b>FIFO 状态寄存器</b>			
TRACE_FIFO_STATUS_REG	FIFO 装填寄存器	0x0010	RO
<b>中断寄存器</b>			
TRACE_INTR_ENA_REG	中断使能寄存器	0x0014	R/W
TRACE_INTR_RAW_REG	中断原始状态寄存器	0x0018	RO
TRACE_INTR_CLR_REG	中断清除寄存器	0x001C	WT
<b>追踪配置寄存器</b>			
TRACE_TRIGGER_REG	追踪使能寄存器	0x0020	varies
TRACE_RESYNC_PROLONGED_REG	再同步配置寄存器	0x0024	R/W
<b>时钟门控控制和配置寄存器</b>			
TRACE_CLOCK_GATE_REG	时钟门控控制寄存器	0x0028	R/W
<b>版本寄存器</b>			
TRACE_DATE_REG	版本控制寄存器	0x03FC	R/W

## 2.10 寄存器

本小节的所有地址均为相对于 RISC-V 追踪编码器基地址的地址偏移量（相对地址），具体基地址请见章节 5 系统和存储器 中的表 5.3-2。

Register 2.1. TRACE\_MEM\_START\_ADDR\_REG (0x0000)

TRACE_MEM_START_ADDR	
31	0
0x0000000	Reset

TRACE\_MEM\_START\_ADDR 配置追踪存储器的起始地址。 (R/W)

Register 2.2. TRACE\_MEM\_END\_ADDR\_REG (0x0004)

TRACE_MEM_END_ADDR	
31	0
0xffffffff	Reset

TRACE\_MEM\_END\_ADDR 配置追踪存储器的结束地址。 (R/W)

Register 2.3. TRACE\_MEM\_CURRENT\_ADDR\_REG (0x0008)

TRACE_MEM_CURRENT_ADDR	
31	0
0x0000000	Reset

TRACE\_MEM\_CURRENT\_ADDR 表示当前要写入的存储器地址。 (RO)

## Register 2.4. TRACE\_MEM\_ADDR\_UPDATE\_REG (0x000C)

TRACE\_MEM\_CURRENT\_ADDR\_UPDATE

(reserved)	1	0
31	0	Reset

**TRACE\_MEM\_CURRENT\_ADDR\_UPDATE** 配置是否将当前要写入的存储器地址更新为存储器的起始地址。

- 0: 不更新
- 1: 更新  
(WT)

## Register 2.5. TRACE\_FIFO\_STATUS\_REG (0x0010)

TRACE\_WORK\_STATUS  
TRACE\_FIFO\_EMPTY

(reserved)	2	1	0
31	0	0	Reset

**TRACE\_FIFO\_EMPTY** 表示 FIFO 的状态。

- 0: 不为空
- 1: 为空  
(RO)

**TRACE\_WORK\_STATUS** 表示编码器的状态。

- 0: 不追踪指令
- 1: 追踪指令, 输出数据包  
(RO)

## Register 2.6. TRACE\_INTR\_ENA\_REG (0x0014)

The diagram shows the bit field layout of Register 2.6. The register is 32 bits wide, with bit 31 reserved. Bits 24 to 0 are used for enabling various trace interrupts. The bit descriptions are:

Bit	Description
24	TRACE_FIFO_OVERFLOW_INTR_ENA
25	TRACE_MEM_FULL_INTR_ENA
26	Reset
27-31	(reserved)

**TRACE\_FIFO\_OVERFLOW\_INTR\_ENA** 写 1 使能 TRACE\_FIFO\_OVERFLOW\_INTR。 (R/W)

**TRACE\_MEM\_FULL\_INTR\_ENA** 写 1 使能 TRACE\_MEM\_FULL\_INTR。 (R/W)

## Register 2.7. TRACE\_INTR\_RAW\_REG (0x0018)

The diagram shows the bit field layout of Register 2.7. The register is 32 bits wide, with bit 31 reserved. Bits 24 to 0 are used for reading the raw interrupt status. The bit descriptions are:

Bit	Description
24	TRACE_FIFO_OVERFLOW_INTR_RAW
25	TRACE_MEM_FULL_INTR_RAW
26	Reset
27-31	(reserved)

**TRACE\_FIFO\_OVERFLOW\_INTR\_RAW** TRACE\_FIFO\_OVERFLOW\_INTR 的原始中断状态。 (RO)

**TRACE\_MEM\_FULL\_INTR\_RAW** TRACE\_MEM\_FULL\_INTR 的原始中断状态。 (RO)

## Register 2.8. TRACE\_INTR\_CLR\_REG (0x001C)

The diagram shows the bit field layout of Register 2.8. The register is 32 bits wide, with bit 31 reserved. Bits 24 to 0 are used for clearing specific interrupt sources. The bit descriptions are:

Bit	Description
24	TRACE_FIFO_OVERFLOW_INTR_CLR
25	TRACE_MEM_FULL_INTR_CLR
26	Reset
27-31	(reserved)

**TRACE\_FIFO\_OVERFLOW\_INTR\_CLR** 写 1 清除 TRACE\_FIFO\_OVERFLOW\_INTR。 (WT)

**TRACE\_MEM\_FULL\_INTR\_CLR** 写 1 清除 TRACE\_MEM\_FULL\_INTR。 (WT)

## Register 2.9. TRACE\_TRIGGER\_REG (0x0020)

The diagram shows the bit field layout of Register 2.9. TRACE\_TRIGGER\_REG. It consists of a 32-bit register with the following bit descriptions:

- Bit 31:** (reserved)
- Bits 4 to 0:** Reset
- Bit 3:** TRACE\_TRIGGER\_ON
- Bit 2:** TRACE\_TRIGGER\_OFF
- Bit 1:** TRACE\_MEM\_LOOP
- Bit 0:** TRACE\_RESTART\_ENA

**TRACE\_TRIGGER\_ON** 配置开启追踪编码器。

- 0: 无效值，没有作用
- 1: 开启  
(WT)

**TRACE\_TRIGGER\_OFF** 配置关闭追踪编码器。

- 0: 无效值，没有作用
- 1: 关闭  
(WT)

**TRACE\_MEM\_LOOP** 配置存储器模式。

- 0: 非循环模式
- 1: 循环模式  
(R/W)

**TRACE\_RESTART\_ENA** 配置是否开启编码器自动重启功能。

- 0: 关闭
- 1: 开启  
(R/W)

## Register 2.10. TRACE\_RESYNC\_PROLONGED\_REG (0x0024)

The diagram shows the bit field layout of Register 2.10. TRACE\_RESYNC\_PROLONGED\_REG. It consists of a 32-bit register with the following bit descriptions:

- Bit 31:** (reserved)
- Bit 25:** TRACE\_RESYNC\_MODE
- Bits 24 to 0:** TRACE\_RESYNC\_PROLONGED
- Bit 0:** Reset

**TRACE\_RESYNC\_PROLONGED** 配置同步计数器的阈值。 (R/W)

**TRACE\_RESYNC\_MODE** 配置同步模式。

- 0: 按包计数同步
- 1: 按周期计数同步  
(R/W)

## Register 2.11. TRACE\_CLOCK\_GATE\_REG (0x0028)

The diagram shows the bit field layout of the register:

31	(reserved)																											1	0		
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	Reset

Bit 31 is labeled "31". Bit 0 is labeled "0". Bit 1 is labeled "1" and "Reset". A diagonal label "TRACE\_CLK\_EN" spans from bit 1 to bit 0.

**TRACE\_CLK\_EN** 配置寄存器时钟门控。

0: 仅在应用写寄存器时开启时钟，从而降低功耗

1: 一直强制为寄存器开启时钟

该位不影响寄存器访问。

(R/W)

## Register 2.12. TRACE\_DATE\_REG (0x03FC)

The diagram shows the bit field layout of the register:

31	28	27	(reserved)																											0		
0	0	0	0	TRACE_DATE																											0x2203030	Reset

Bit 31 is labeled "31". Bit 28 is labeled "28". Bit 27 is labeled "27". Bit 0 is labeled "0". Bit 1 is labeled "0x2203030". Bit 2 is labeled "Reset". A diagonal label "TRACE\_DATE" spans from bit 27 to bit 0.

**TRACE\_DATE** 版本控制寄存器。 (R/W)

# 第 3 章

## 低功耗处理器

ESP32-C6 低功耗处理器 (Low-Power CPU, LP CPU) 是基于 RISC-V ISA 的 32 位处理器，包括整数 (I)、乘法/除法 (M)、原子 (A) 和压缩 (C) 标准扩展。LP CPU 内核具有 2 级有序标量流水线，具有极低的功耗。CPU 内核架构包含中断控制器 (INTC)、调试模块 (DM) 和用于访问存储器和外设的系统总线 (SYS BUS) 接口。

LP CPU 默认处于睡眠状态（详见章节 3.9），在芯片进入 Deep-sleep 时可保持上电状态（详见章节 12 低功耗管理），能够访问绝大部分外设和存储器，详情请参考 5 系统和存储器 章节。LP CPU 有两种应用场景：

- 功耗不敏感场景：高性能处理器 (HP CPU) 处于工作状态，LP CPU 可协助 HP CPU 完成一些对速度和效率不敏感的控制或计算
- 功耗敏感场景：HP CPU 处于掉电状态来节省功耗时，可以唤醒 LP CPU 处理一些外部唤醒事件




图 3.0-1. LP CPU 概览

### 3.1 特性

LP CPU 具有以下特性：

- 时钟工作频率高达 20 MHz
- 支持 1 个向量中断
- 调试模块 (DM) 符合 RISC-V 调试规范 v0.13，支持通过行业标准的 JTAG/USB 端口连接外部调试器
- 硬件触发器符合 RISC-V 调试规范 v0.13，具有 2 个断点/观察点
- 32 位 AHB 系统总线，用于访问内存和外设
- 支持核心性能指标事件
- 可唤醒 HP CPU 或向 HP CPU 发送中断
- 可访问 HP 存储器和 LP 存储器
- 可访问所有外设空间

## 3.2 配置与状态寄存器 (CSR)

### 3.2.1 寄存器列表

下表为 CPU 可访问的 CSR 列表。除了自定义的性能计数器 CSR 外，所有已实现的 CSR 都遵循 RISC-V 指令集手册 V1.10 第二卷“特权架构”(RISC-V Instruction Set Manual, Volume II: Privileged Architecture, Version 1.10) 中所述的位域标准映射。必须注意的是，受 CPU 中实现的功能子集的限制，即使在标准 CSR 中也并非实现了所有位域。有关详细的 CSR 寄存器描述，请参阅下一小节。

名称	描述	地址	访问
<b>机器模式信息 CSR</b>			
<code>mhartid</code>	机器模式 hart ID 寄存器	0xF14	RO
<b>机器模式陷阱设置 CSR</b>			
<code>mstatus</code>	机器模式状态寄存器	0x300	R/W
<code>misa</code> <sup>1</sup>	机器模式 ISA 寄存器	0x301	R/W
<code>mie</code>	机器模中断使能寄存器	0x304	R/W
<code>mtvec</code> <sup>2</sup>	机器模式陷阱向量寄存器	0x305	R/W
<b>机器模式陷阱处理 CSR</b>			
<code>mscratch</code>	机器模式暂存寄存器	0x340	R/W
<code>mepc</code>	机器模式陷阱程序计数器	0x341	R/W
<code>mcause</code> <sup>3</sup>	机器模式陷阱原因寄存器	0x342	R/W
<code>mtval</code>	机器模式陷阱值寄存器	0x343	R/W
<code>mip</code>	机器模中断等待寄存器	0x344	R/W
<b>触发器模块 CSR (与调试模块共用)</b>			
<code>tselect</code>	触发器选择寄存器	0x7A0	R/W
<code>tdata1</code>	触发器抽象数据寄存器 1	0x7A1	R/W
<code>tdata2</code>	触发器抽象数据寄存器 2	0x7A2	R/W
<b>调试模式 CSR</b>			
<code>dcsr</code>	调试模式控制与状态寄存器	0x7B0	R/W
<code>dpc</code>	调试模式 PC 寄存器	0x7B1	R/W
<code>dscratch0</code>	调试模式暂存寄存器 0	0x7B2	R/W
<code>dscratch1</code>	调试模式暂存寄存器 1	0x7B3	R/W
<b>机器模式计数器/定时器 CSR</b>			
<code>mcycle</code>	机器模式时钟周期计数器寄存器	0xB00	R/W
<code>minstret</code>	机器模式退役指令计数器寄存器	0xB02	R/W
<code>mhpmcountern(n:3-12)</code>	机器模式性能监测计数器寄存器	0xB00+n	R/W
<code>mcycleh</code>	<code>mcycle</code> 的高 32 位	0xB80	R/W
<code>minstreth</code>	<code>minstret</code> 的高 32 位	0xB82	R/W
<code>mhpmcounternh(n:3-12)</code>	<code>mhpmcountern(n:3-12)</code> 的高 32 位	0xB80+n	R/W
<b>机器模式计数器设置 CSR</b>			
<code>mcountinhibit</code>	机器模式计数器控制寄存器	0x320	R/W

<sup>1</sup>尽管 `misa` 具有 R/W 属性，但由于它的域是硬连线的，所以写操作无效。在 RISC-V 术语中称为 WARL（写入任意数值读取合法数值）。

<sup>2</sup>`mtvec` 仅支持在向量模式下对陷阱处理进行配置，基址为 256 字节对齐。

<sup>3</sup>`mcause` 中反映的外部中断 ID 也包括 RISC-V 标准为处理器内部中断源预留的 ID。

请注意，如果对上表中只读属性的任何 CSR 尝试执行写入/置位/清除操作，CPU 将生成非法指令异常。

### 3.2.2 寄存器

Register 3.1. mhartid (0xF14)

MHARTID																														
31	0																													
0x00000001																														Reset

**MHARTID** 表示硬件线程编号。LP CPU 硬件线程编号为 1。(RO)

Register 3.2. mstatus (0x300)

TW			MPP			MPIE			MIE						
(reserved)															
31	22	21	20	13	12	11	10	8	7	6	4	3	2	0	Reset
0x000	0		0x00	0x0	0x0	0	0x0	0	0x0	0	0x0				

**MIE** 写 1 使能全局机器模式中断。(R/W)

**MPIE** 写 1 使能（陷阱）之前的机器模式中断。(R/W)

**MPP** 配置（陷阱）之前的机器特权模式。

0x3: 机器模式

其他值: 无效

注意: 仅低位可写。由于高位直接绑定低位, 写入高位将被忽略。

(R/W)

**TW** 配置在用户模式下执行 WFI (等待中断) 指令是否导致非法指令异常。

0: 不导致非法指令异常

1: 导致非法指令异常

(R/W)

## Register 3.3. misa (0x301)

Register 3.3. misa (0x301)																															
MXL	(reserved)																														
	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1
0x1	0x0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	1	0	0	0	0	1	0	1

**MXL** 机器 XLEN = 1 (32 位)。 (RO)

**Z** 保留 = 0。 (RO)

**Y** 保留 = 0。 (RO)

**X** 非标准扩展 = 0。 (RO)

**W** 保留 = 0。 (RO)

**V** 保留 = 0。 (RO)

**U** 实现用户模式 = 0。 (RO)

**T** 保留 = 0。 (RO)

**S** 实现监督模式 = 0。 (RO)

**R** 保留 = 0。 (RO)

**Q** 四精度浮点扩展 = 0。 (RO)

**P** 保留 = 0。 (RO)

**O** 保留 = 0。 (RO)

**N** 支持用户级别中断 = 0。 (RO)

**M** 整数乘除法标准扩展 = 1。 (RO)

**L** 保留 = 0。 (RO)

**K** 保留 = 0。 (RO)

**J** 保留 = 0。 (RO)

**I** RV32I 基本 ISA = 1。 (RO)

**H** 虚拟机管理程序扩展 = 0。 (RO)

**G** 其他标准扩展 = 0。 (RO)

**F** 单精度浮点扩展 = 0。 (RO)

**E** RV32E 基本 ISA = 0。 (RO)

**D** 双精度浮点扩展 = 0。 (RO)

**C** 压缩标准扩展 = 1。 (RO)

**B** 保留 = 0。 (RO)

**A** 原子标准扩展 = 1。 (RO)

## Register 3.4. mie (0x304)

(reserved)	IE	(reserved)	0
31	30	29	
0x0	0x0	0x0	Reset

**IE** 写 1 使能中断。 (R/W)

## Register 3.5. mtvec (0x305)

BASE	(reserved)	MODE
31	8   7	2   1   0
0x0000000	0x00	0x1
		Reset

**MODE** 表示机器模式中断是否为向量模式。仅支持向量模式 0x1。 (RO)

**BASE** 配置陷阱向量基址的高 24 位，地址为 256 字节对齐。 (R/W)

## Register 3.6. mscratch (0x340)

MSCRATCH
31
0x00000000
Reset

**MSCRATCH** 保存用户自定义的机器暂存信息。 (R/W)

## Register 3.7. mepc (0x341)

MEPC
31
0x00000000
Reset

**MEPC** 配置机器陷阱/异常程序计数器。当 CPU 遇到陷阱时，此域将自动更新为 CPU 将要执行的指令的地址。 (R/W)

## Register 3.8. mcause (0x342)

Interrupt Flag	(reserved)	Exception Code
31   30		5   4 0
0	0x00000000	0x00 Reset

**Exception Code** CPU 进入异常时，此域将自动更新为最近的陷阱或中断的唯一 ID。可能的异常 ID：

- 0x2: 非法指令
- 0x3: 硬件断点/观察点或 EBREAK
- 0x6: 原子指令非对齐

注意：异常 ID 0x0（指令地址非对齐）不存在，因为 CPU 在取指时始终屏蔽地址的最低位。

(R/W)

**Interrupt Flag** CPU 进入陷阱时，此标志位将自动更新。如果被置位，则表示最近的陷阱是由中断引起。在异常情况下保持为 0。(R/W)

## Register 3.9. mtval (0x343)

MTVAL
31
0x00000000
Reset

**MTVAL** 配置机器模式陷阱值。将自动更新为与异常有关的数据，该数据可能有助于处理该异常。根据异常编号有以下解读：

- 0x1: 指令虚拟地址错误
- 0x2: 指令 opcode 错误
- 0x5: 存储器读操作的数据地址错误
- 0x7: 存储器写操作的数据地址错误

注意：该寄存器不支持其他异常 ID 和中断  
(R/W)

## Register 3.10. mip (0x344)

(reserved)	(reserved)
31   30   29	0
0x0   0x0	0x0 Reset

**IP** 配置中断的等待状态。

- 0: 不等待
- 1: 等待

(R/W)

## Register 3.11. mcycle (0xB00)

mcycle	
31	0
0x0	Reset

**MCYCLE** 配置时钟周期计数器的低 32 位。 (R/W)

## Register 3.12. minstret (0xB02)

minstret	
31	0
0x0	Reset

**MINSTRET** 配置指令计数器的低 32 位。 (R/W)

Register 3.13. mhpmcOUNTER $n$  ( $n$ : 3-12) (0xB00+ $n$ )

mhpmcOUNTER $n$	
31	0
0x0	Reset

**MHPMCOUNTER $n$**  配置性能计数器  $n$  的低 32 位。 (R/W)

## Register 3.14. mcycleh (0xB80)

mcycleh	
31	0
0x0	Reset

**MCYCLEH** 配置时钟周期计数器的高 32 位。 (R/W)

## Register 3.15. minstreth (0xB82)

minstreth	
31	0
0x0	Reset

**MINSTRETH** 配置指令计数器的高 32 位。 (R/W)

Register 3.16. mhpmcounernh( $n$ : 3-12)h (0xB80+ $n$ )

mhpmcounernh	
31	0
0x0	Reset

**MHPMCOUNTER $n$ h** 配置性能计数器  $n$  的高 32 位。 (R/W)

## Register 3.17. mcouninhibit (0x320)

HPM		IR (reserved) CY			
31	0	3	2	1	0
0x0		0x0	0x0	0x0	Reset

**HPM** 配置性能计数器  $n$ ( $n$ :3-12) 是否递增计数。

- 0: 不计数
- 1: 递增计数  
(R/W)

**IR** 配置指令计数器是否递增计数。

- 0: 不计数
- 1: 递增计数  
(R/W)

**CY** 配置时钟周期计数器是否递增计数。

- 0: 不计数
- 1: 递增计数  
(R/W)

## 3.3 中断和异常

低功耗 CPU 根据 RISC-V 指令集手册 V1.10 第二卷“特权架构”实现了中断和异常的处理。当 CPU 进入中断/异常处理程序时，内核将执行以下操作：

- 将当前 PC 保存到 `mepc` CSR 中
- 将 `mstatus` 的 MIE 保存到 `mstatus` 的 MPIE
- 将当前特权模式保存到 `mstatus` 的 MPP
- 将 `mstatus` 的 MIE 清 0
- 特权模式切换到机器模式
- 跳转到处理程序地址
  - 对于所有异常原因，跳转到 `mtvec` CSR 中向量表的基地址
  - 对于中断，跳转到  $mtvec + 4 * 30$
- 执行 `mret` 指令后，内核跳转到之前保存在 `mepc` CSR 中的程序计数器，并将 `mstatus` 的 MIE 恢复为 `mstatus` 的 MPIE

当内核启动时，向量表的基地址被初始化为启动地址 0x50000000。启动后可通过写入 `mtvec` CSR 更改基地址。有关配置和状态寄存器的详细信息，请参阅章节 [3.2.1](#)。

内核在复位后从 0x50000080 的地址开始取指。

### 3.3.1 中断

ESP32-C6 低功耗 CPU 仅支持 1 个中断入口，所有的中断事件都会跳转到该入口。ESP32-C6 低功耗 CPU 支持中断的外设源有：

- 电源管理单元 (PMU)
- 低功耗定时器 (RTC\_TIMER)
- 低功耗 UART (LP\_UART)
- 低功耗 I2C (LP\_I2C)
- 低功耗 IO MUX (LP IO MUX)

各外设的中断请参考各外设章节。

### 3.3.2 中断处理

默认情况下，全局禁用中断，因为 `mstatus` 的 MIE 的复位值为 0。软件必须设置该位以启用全局中断。

1. 中断使能
  - 置位 `mstatus` 的 MIE 域，启用全局中断使能
  - 置位 `mie` CSR 的第 30 比特，使能中断 30
2. 中断使能后，LP CPU 即可响应中断，同时去配置相应外设的中断，使其能够触发中断信号给 LP CPU。
3. 触发中断后 LP CPU 会跳转到  $mtvec + 4 * 30$ 。

4. 进入中断服务程序 (ISR) 后，用户需要查询 `LPPERI_INTERRUPT_SOURCE_REG` 获取触发中断的外设，并进行处理，注意如果有多个外设触发，依次处理每一个中断，直到所有的外设都处理完成，如果未处理完所有中断，会再次进入中断服务程序。
5. 中断清除，只需要清除各外设的中断信号即可。

### 3.3.3 异常

低功耗 CPU 支持 RISC-V 标准异常，能够触发以下异常：

表 3.3-1. LP CPU 异常原因

异常编号	描述
2	非法指令
3	断点 (EBREAK)
6	原子指令非对齐

## 3.4 调试

本节介绍如何调试和测试低功耗 CPU。调试功能由标准 JTAG 管脚提供，并符合 RISC-V 外部调试支持规范 v0.13 (RISC-V External Debug Support, Version 0.13)。

ESP32-C6 系统调试结构请参考章节 [1.10 调试](#) 中的图 [1.10-1](#)。

用户与运行调试器 (Debugger, 例如 GDB) 的调试主机 (DEBUG HOST, 例如笔记本电脑) 进行交互。调试器通过调试转换器 (Debug Translator, 可能包含硬件驱动, 例如 OpenOCD) 与调试传输硬件 (DEBUG TRANSPORT, 例如 ESP-Prog 适配器) 进行通信。调试传输硬件通过标准 JTAG 接口将调试主机连接到处理器内核的调试传输模块 (JTAG DTM)。JTAG DTM 使用调试模块接口 (DMI) 提供对调试模块 (DM) 的访问。

调试模块 (DM) 支持 RISC-V 外部调试支持规范 v0.13 的多核调试，能够同时控制 HP CPU 和 LP CPU，其中 hart 1 为低功耗 CPU，用户可通过 OpenOCD 选择对应的 hart (0: HP CPU, 1: LP CPU) 进行调试。

低功耗 CPU 实现了四个内核调试寄存器：`dcsr`、`dpc`、`dscratch0` 和 `dscratch1`。所有这些寄存器只能从调试模式访问，如果软件试图在内核未处于调试模式的情况下进行访问，则会触发非法指令异常。

### 3.4.1 特性

低功耗 CPU 支持以下调试特性：

- 向调试器提供有关实现的必要信息
- 支持暂停和恢复 CPU 内核
- CPU 内核寄存器（包括 CSR）可以由调试器读取/写入
- 可以通过调试器复位 CPU 内核
- 可以在软件断点（植入的断点指令）上暂停 CPU
- 硬件单步调试
- 支持两个硬件触发器（可用作断点/观察点），具体见章节 [3.5](#)

### 3.4.2 功能描述

调试机制遵守 RISC-V 外部调试支持规范 v0.13。有关调试功能的详细介绍，请参考 RISC-V 外部调试支持规范 v0.13 (RISC-V External Debug Support, Version 0.13)。

根据 RISC-V 外部调试支持规范，hart 存在 nonexistent、unavail、running、halted 等状态，低功耗 CPU 默认处于 unavail 状态，需要用户配置 [LPPERI\\_CPU\\_REG](#) 寄存器清除 unavail 状态，从而能够连接低功耗 CPU 进行调试。

### 3.4.3 寄存器列表

下表列出了低功耗 CPU 支持的调试 CSR。

名称	描述	地址	访问
dcsr	调试控制和状态寄存器	0x7B0	R/W
dpc	调试 PC 寄存器	0x7B1	R/W
dscratch0	调试暂存寄存器 0	0x7B2	R/W
dscratch1	调试暂存寄存器 1	0x7B3	R/W

所有调试模块寄存器的实现均符合 RISC-V 外部调试支持规范 v0.13。请参考 RISC-V 外部调试支持规范 v0.13 获取详细信息。

### 3.4.4 寄存器

以下是低功耗 CPU 支持的调试 CSR 的详细描述。

## Register 3.18. dcsr (0x7B0)

xdebugver	(reserved)	ebreakm	(reserved)	ebreaku	(reserved)	cause	(reserved)	step	prv	Reset						
31 0 1 0 0	28 0 0 0 0	27 0 0 0 0	16 0 0 0 0	15 0 0 0 0	14 0 0 0 0	13 0 0 0 0	12 0 0 0 0	11 0 0 0 0	9 0 0 0 0	8 0 0 0 0	6 0 0 0 0	5 0 0 0 0	3 0 0 0 0	2 0 0 0 0	1 0 1 1	0 Reset

**xdebugver** 表示调试版本。

- 4: 存在外部调试支持  
(RO)

**ebreakm** 配置机器模式下执行 EBREAK 指令的行为。

- 0: 触发异常, mcause 是 3。
- 1: 进入调试模式  
(R/W)

**ebreaku** 配置用户模式下执行 ebreak 指令的行为。

- 0: 如特权模式所述, 触发异常, mcause 是 3。
- 1: 进入调试模式  
(R/W)

**cause** 表示进入调试模式的原因。当单个周期中有多个原因导致进入调试模式, 会反映出具有最高优先级数值的那个原因。

- 1: 执行了一条 ebreak 指令 (优先级 3)
- 2: 触发模块引起暂停 (优先级 4)
- 3: haltreq 被置位 (优先级 2)
- 4: step 被置位导致 CPU 单步执行 (优先级 1)
- 其他值: 保留, 供日后使用  
(RO)

**step** 当被置位且不处于调试模式时, 内核将仅执行单个指令, 然后进入调试模式。

如果指令由于异常而未能完成, 则内核将在执行异常处理程序之前立即进入调试模式, 并置位相应的异常寄存器。

设置该位不会屏蔽中断, 这与 RISC-V 外部调试支持规范 v0.13 中的规定不同。  
(R/W)

**prv** 保存 CPU 进入调试模式时候的特权级别。退出调试模式时, 调试器可以更改此值以改变内核的特权级别。仅支持 0x3 (机器模式) 和 0x0 (用户模式)。(RO)

## Register 3.19. dpc (0x7B1)

dpc	Reset
31 0	0 Reset

**dpc** 进入调试模式时, dpc 会更新为将要执行的下一条指令的地址。恢复时, PC 设置为存储在 dpc 中的地址。调试模式可能会修改 dpc。可在调试模式下访问。(R/W)

## Register 3.20. dscratch0 (0x7B2)

dscratch0																															
31	0																														
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

**dscratch0** 供调试模块内部使用。 (R/W)

## Register 3.21. dscratch1 (0x7B3)

dscratch1																															
31	0																														
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

**dscratch1** 供调试模块内部使用。 (R/W)

## 3.5 硬件触发器

### 3.5.1 特性

硬件触发器模块提供了断点和观察点功能，供调试使用。硬件触发器具有以下特性：

- 2 个独立触发单元
- 每个单元都可以配置为匹配程序计数器的地址
- 可以暂停执行并将控制权转移给调试器

### 3.5.2 功能描述

硬件触发器模块提供了 3 个 CSR，见章节 3.5。其中，`tdata1` 和 `tdata2` 是抽象 CSR，也就是说它们是用于访问某个触发单元中的内部寄存器的影子寄存器，一次访问一个触发单元。

要选择特定的触发单元，需要将相应的编号 (0-1) 写入 `tselect` CSR。当写入有效数值时，抽象 CSR `tdata1` 和 `tdata2` 将自动匹配该触发单元的内部寄存器。每个触发单元都有两个内部寄存器，即 `mcontrol` 和 `maddress`，它们分别与 `tdata1` 和 `tdata2` 匹配。

向 `tselect` 写入超过 1 的数值时会导致 `tselect` 写入 1。

由于软件或调试器可能需要知道所选触发器的类型以便正确解读 `tdata1` 和 `tdata2`，因此 `tdata1` 的 4 个位 (31-28) 对所选触发器的类型进行了编码。此域为只读访问属性，并且值始终为 0x2，代表触发器仅支持地址/数据匹配。因此，可以推断 `tdata1` 和 `tdata2` 会通过 `mcontrol` 和 `maddress` 被解读。RISC-V 外部调试支持规范 v0.13 提供了其他可能值的信息，但是该触发模块仅支持 0x2 类型。

一旦选定了触发单元，就可以通过置位 `mcontrol` CSR (`tdata1`) 中相应的域并将目标地址写入 `maddress` CSR (`tdata2`) 来对该触发单元进行配置。

### 3.5.3 触发执行流程

当触发器触发引起硬件线程暂停并进入调试模式时 (`action = 1`):

- `dpc` 被设置为当前 PC (在解码阶段)
- `dcsr` 的 cause 域被设置为 2, 表示暂停是由于触发器触发引起

### 3.5.4 寄存器列表

下表列出了 CPU 可访问的的触发模块 CSR, 只有在机器模式下才可以对它们进行读写。

名称	描述	地址	访问
<code>tselect</code>	触发器选择寄存器	0x7A0	R/W
<code>tdata1</code>	触发器抽象数据寄存器 1	0x7A1	R/W
<code>mcontrol</code>	<code>tdata1</code> 影子寄存器	0x7A1	R/W
<code>tdata2</code>	触发器抽象数据寄存器 2	0x7A2	R/W

### 3.5.5 寄存器

Register 3.22. `tselect` (0x7A0)

tselect		
31		0
0 0	Reset	

`tselect` 配置选择触发器单元。 (R/W)

Register 3.23. `tdata1` (0x7A1)

tdata1		
31	28	27 26
0 0 1 0   1 0   x   1   0   4   0   Reset		

`type` 表示触发器类型。仅支持匹配类型 (0x2), 此域保留。 (RO)

`dmode` 如果某触发器正在被调试器使用, 则此域置为 1。仅支持调试模式使用, 此域保留。 (RO)

`data` 配置抽象 `tdata1` 的内容。由于仅支持匹配类型 (0x2) 触发器, 此域将始终被解读为 `mcontrol` 的域。 (R/W)

## Register 3.24. tdata2 (0x7A2)

tdata2																														
31																														0
0 0																														Reset

**tdata2** 配置抽象 tdata2 的内容。由于仅支持匹配类型 (0x2) 触发器，此域将始终被解读为 [maddress](#)。

(R/W)

Register 3.25. mcontrol (0x7A1)

31	28	27	26	dmode	maskmax	hit	select	timing	sizelo	action	chain	match	m	(reserved)	s	u	execute	store	load	Reset
0x2	0		0x0		0 0 0 0	0	0001	0	0	0 0 0 0	0	0 0 0 0	0	0 0 0 0	0	0 0 0 0	0	0 0 0 0	0	

**dmode** 与 tdata1 的 dmode 一致。 (RO)

**maskmax** 表示硬件支持的最大自然对齐的二次幂范围。

0: 一个字节的范围，仅支持精确匹配

其他值：不支持

(RO)

**hit** 硬件未实现，始终为 0。 (RO)

**select** 选择地址匹配或数据匹配。

0: 匹配虚拟地址

1: 匹配读取或写入的数据值或执行的指令

注意：只实现了地址匹配，此域总为 0。

(RO)

**timing** 表示触发器何时被触发。

0: 当匹配后，触发器会在指令执行前触发

1: 当匹配后，触发器会在指令执行后触发

注意：此域总为 0。

(RO)

**sizelo** 仅支持任意大小匹配，此域总为 0。 (RO)

**action** 配置选定的触发器在触发时进行以下操作。

0x0: 引起断点异常

0x1: 进入调试模式（仅当 dmode = 1 时有效）

注意：仅支持进入调试模式，此域总为 1。

(RO)

**CHAIN** 硬件未实现，始终为 0。 (RO)

**match** 配置触发器进行数据/指令地址的匹配操作。

0x0: 精确字节匹配，即与访问中某个字节对应的地址必须精确匹配

**maddress** 的值。0x1: NAPOT 匹配，即访问中至少有一个字节处于 **maddress** 中规定的 NAPOT 区域。

注意：仅支持精确字节匹配，此域总为 0。

(R/W)

**m** 置位使选定的触发器在机器模式下操作。 (RO)

**s** 置位使选定的触发器在监督模式下操作。不支持在监督模式下操作，此域总为 0。 (RO)

**u** 置位使选定的触发器在用户模式下操作。不支持在用户模式下操作，此域总为 0。 (RO)

见下页……

## Register 3.25. mcontrol (0x7A1)


[接上页……](#)

**execute** 置位使选定的触发器匹配指令的虚拟地址。 (R/W)

**store** 置位使选定的触发器匹配存储器写操作的虚拟地址。硬件不支持，此域总为 0。 (RO)

**load** 置位使选定的触发器匹配存储器读操作的虚拟地址。硬件不支持，此域总为 0。 (RO)

## Register 3.26. maddress (0x7A2)



**maddress** 配置选定的触发器执行匹配操作时使用的地址。 (R/W)

## 3.6 性能计数器

低功耗 CPU 实现了时钟周期计数器 `mcycle(h)`、指令计数器 `minstret(h)` 以及 10 个事件计数器 `mhpmcountrn(n:3-12)`。时钟周期计数器和指令计数器始终可用且为 64 位，其余性能计数器为 40 位。

默认情况下，所有计数器在复位后启用。通过 `mcountinhibit` CSR 中的相应位来单独启用/禁用对应的计数器。

每个计数器的计数事件都是固定的，参考表 3.6-1。

表 3.6-1. 性能计数器

计数器	计数事件
<code>mcycle</code>	统计时钟周期数
<code>minstret</code>	统计指令数量
<code>mhpmcountr3</code>	统计内存访问的等待周期
<code>mhpmcountr4</code>	统计取指等待周期
<code>mhpmcountr5</code>	统计内存读操作的数量，非对齐读视作两次。
<code>mhpmcountr6</code>	统计内存写操作的数量，非对齐写视作两次。
<code>mhpmcountr7</code>	统计无条件跳转指令的数量 ( <code>jal, jr, jalr</code> )
<code>mhpmcountr8</code>	统计分支指令的数量
<code>mhpmcountr9</code>	统计分支指令跳转的数量
<code>mhpmcountr10</code>	统计压缩指令的数量
<code>mhpmcountr11</code>	统计乘法指令的等待周期
<code>mhpmcountr12</code>	统计除法指令的等待周期

## 3.7 系统访问

### 3.7.1 存储器

ESP32-C6 低功耗 CPU 可以访问的存储器资源有 LP SRAM 和 HP SRAM，详情参考章节 [5 系统和存储器](#)。其中：

- LP SRAM：16 KB, 地址范围为 0x5000\_0000 ~ 0x5000\_3FFF，可进行取指、读数据、写数据等操作
- HP SRAM：512 KB, 地址范围为 0x4080\_0000 ~ 0x4087\_FFFF，可进行取指、读数据、写数据等操作

**说明：**

LP CPU 访问 HP SRAM 的延迟很大，但可以无延迟访问 LP SRAM。

低功耗 CPU 支持原子指令集，低功耗 CPU 和高性能 CPU 可通过原子指令访问存储器，从而实现内存访问的原子性。关于原子指令集的细节请参考 RISC-V 指令集手册 v2.2 第一卷“非特权架构”(RISC-V Instruction Set Manual Volume I: Unprivileged ISA, Version 2.2)。

### 3.7.2 外设

章节 [5 系统和存储器](#) 表5.3-2 详细列出了低功耗 CPU 可访问的外设及基地址。

## 3.8 事件任务矩阵功能

在 ESP32-C6 中，LP CPU 支持事件任务矩阵 (ETM) 功能，即可以通过任意外设的 ETM 事件触发 LP CPU 的 ETM 任务，或者通过 LP CPU 的 ETM 事件触发任意外设的 ETM 任务。关于 ETM 更多详细信息，请参考章节 [11 事件任务矩阵 \(SOC\\_ETM\)](#)。这里仅介绍与 LP CPU 相关的 ETM 任务和 ETM 事件。

LP CPU 可接收的 ETM 任务有：

- ULP\_TASK\_WAKEUP\_CPU：唤醒 LP CPU

LP CPU 可产生的 ETM 事件有：

- ULP\_EVT\_ERR\_INTR：表示 LP CPU 发生异常
- ULP\_EVT\_START\_INTR：表示 LP CPU 时钟打开

## 3.9 睡眠和唤醒流程

### 3.9.1 特性

- 低功耗 CPU 工作在低功耗系统中，可以在高性能系统进入睡眠的时候，独立睡眠、唤醒及工作
- 低功耗 CPU 可以根据软件运行状态，主动配置寄存器进入睡眠状态
- 低功耗 CPU 可以被如下事件唤醒：
  - 主核置位寄存器 [PMU\\_HP\\_TRIGGER\\_LP](#)
  - LP IO 的中断状态

- ETM 事件
- RTC 定时器超时
- LP UART 接收一定数量的 RX 脉冲，需要使能 LPPEI\_LP\_UART\_WAKEUP\_EN

### 3.9.2 流程

低功耗 CPU 默认处于睡眠状态，低功耗 CPU 的睡眠唤醒模块将按照如下流程唤醒开始工作以及进入睡眠。

LP CPU 的唤醒源配置如表 3.9-1 所示。




图 3.9-1. LP CPU 唤醒和睡眠流程

LP CPU 上电后的首次启动取决于 HP CPU 对能唤醒使能信号和唤醒源的配置。

- LP CPU 的初始化
  - 初始化 LP 存储器。
  - 启动 LP CPU。由于 LP CPU 的启动依赖于唤醒过程，所以推荐使用 PMU\_HP\_TRIGGER\_LP 寄存器来开始 LP CPU 的初始化，方法如下：
    - \* 将 PMU\_LP\_CPU\_WAKEUP\_EN 设置为 0x1
    - \* 将 PMU\_HP\_TRIGGER\_LP 设置为 0x1
    - \* LP CPU 被唤醒后开始运行
- 唤醒启动流程：
  - 睡眠唤醒模块接收到唤醒信号向 PMU 发送上电请求。
  - 如果当前功耗状态（时钟，电源等）已经满足低功耗 CPU 需求，则 PMU 立刻回复完成信号，否则将调整功耗状态再回复完成信号。
  - 睡眠唤醒模块关闭低功耗 CPU 的 STALL 状态，并打开中断接收使能。

- 睡眠唤醒模块开启时钟并释放复位（如果睡眠没有使能复位则忽略该步骤），开始工作。
- 睡眠流程：
  - 低功耗 CPU 配置寄存器 PMU\_LP\_CPU\_SLEEP\_REQ，睡眠唤醒模块启动睡眠流程。
  - 如果 PMU\_LP\_CPU\_SLP\_STALL\_EN 为 1，睡眠唤醒模块则使能低功耗 CPU 的 STALL 状态，如果为 0，则不使能低功耗 CPU 的 STALL 状态。
  - 睡眠唤醒模块等待 PMU\_LP\_CPU\_SLP\_STALL\_WAIT 个低功耗 CPU 时钟周期后，关闭低功耗 CPU 的时钟，如果 PMU\_LP\_CPU\_SLP\_RESET\_EN 为 1，则使能低功耗 CPU 的复位。

### 3.9.3 唤醒源

表 3.9-1. 唤醒源

寄存器值 <sup>1</sup>	唤醒源	描述
0x1	寄存器 PMU_HP_TRIGGER_LP	通过主核置位寄存器 PMU_HP_TRIGGER_LP 可唤醒低功耗 CPU，置位 PMU_HP_SW_TRIGGER_INT_CLR 可清除唤醒源
0x2	LP UART	LP UART 接收一定数量的 RX 脉冲，需要使能 LPPERI_LP_UART_WAKEUP_EN，详情可见章节 27 UART 控制器 (UART, LP_UART, UHCI)
0x4	LP IO	该唤醒源使用 LP IO 的中断状态寄存器信号，详情可见章节 7 IO MUX 和 GPIO 交换矩阵 (GPIO, IO MUX)
0x8	ETM	可接收来自 ETM 的唤醒源，详情可见章节 11 事件任务矩阵 (SOC_ETM)
0x10	RTC 定时器	使用 RTC 定时器的 target 1 超时中断控制，详情可见章节 12 低功耗管理

<sup>1</sup> 寄存器 PMU\_LP\_CPU\_WAKEUP\_EN 的值

## 3.10 寄存器列表

本小节的所有地址均为相对于低功耗外设的基地址的地址偏移量（相对地址），具体基地址请见章节 5 系统和存储器 中的表 5.3-2。

名称	描述	地址	访问
LPPERI_CPU_REG	LP CPU 控制寄存器	0x000C	R/W
LPPERI_INTERRUPT_SOURCE_REG	LP CPU 中断状态寄存器	0x0020	RO

### 3.11 寄存器

本小节的所有地址均为相对于低功耗外设的基址的地址偏移量（相对地址），具体基址请见章节 5 系统和存储器 中的表 5.3-2。

### Register 3.27. LPPEI\_CPU\_REG (0x000C)

**LPPERI\_LPCORE\_DBGM\_UNAVAILABLE** 配置 LP CPU 状态。

- 0: LP CPU 可以连接 JTAG
  - 1: LP CPU 不可用, 不能连接 JTAG  
(R/W)

### Register 3.28. LPPERI\_INTERRUPT\_SOURCE\_REG (0x0020)

31	(reserved)												6	5	0					
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0x0	Reset

LPPERI\_LP\_INTERRUPT\_SOURCE

**LPPERI\_LP\_INTERRUPT\_SOURCE** 表示 LP 中断源。

- Bit 5: PMU\_LP\_INT
  - Bit 4: 保留 Bit 3: RTC\_Timer\_LP\_INT
  - Bit 2: LP\_UART\_INT
  - Bit 1: LP\_I2C\_INT
  - Bit 0: LP\_IO\_INT

## 第 4 章

# 通用 DMA 控制器 (GDMA)

## 4.1 概述

通用直接存储访问 (General Direct Memory Access, GDMA) 用于在外设与存储器之间以及存储器与存储器之间提供高速数据传输。软件可以在无需 CPU 干预的情况下通过 GDMA 快速搬移数据，从而降低了 CPU 的工作负载，提高了效率。

ESP32-C6 的 GDMA 控制器共有 6 个独立的通道，其中包括 3 个发送通道和 3 个接收通道。这 6 个通道被支持 GDMA 功能的外设所共享，用户可以将通道分配给任何支持 DMA 功能的外设。这些外设包括：SPI2、UHCI (UART0/UART1)、I2S、AES、SHA、ADC 和 PARLIO。UART0 与 UART1 共用一个 UHCl 接口。

GDMA 控制器支持通道间固定优先级及轮询仲裁以管理外设不同的带宽需求。




图 4.1-1. 具有 GDMA 功能的模块和 GDMA 通道

## 4.2 特性

GDMA 控制器具有以下几个特点：

- AHB 总线架构
- 数据传输以字节为单位，传输数据量可软件编程
- 支持链表
- 访问内部 RAM 时，支持 INCR burst 传输
- GDMA 能够访问的内部 RAM 最大地址空间为 384 KB
- 包含 3 个 TX、3 个 RX 通道

- 任一通道支持可配置的外设选择
- 支持通道间固定优先级及轮询仲裁

## 4.3 架构

ESP32-C6 中所有需要进行高速数据传输的模块都具有 GDMA 功能。GDMA 控制器与 CPU 的数据总线使用相同的地址空间访问内部 RAM。图 4.3-1 为 GDMA 控制器基本架构图。




图 4.3-1. GDMA 控制器的架构

GDMA 控制器共有 6 个独立的通道，其中包括 3 个发送通道和 3 个接收通道。每个通道可选择与不同的外设相连，从而实现通道资源由外设共享。

GDMA 控制器通过 AHB\_BUS 将数据存入内部 RAM 或者将数据从内部 RAM 取出。在通过 AHB\_BUS 传输数据之前，GDMA 采用固定优先级的仲裁机制对每个通道的读写请求进行仲裁。内部 RAM 的具体使用范围详见章节 5 系统和存储器。

软件可以通过挂载链表的方式来使用 GDMA 控制器。链表本身须存储在片内 RAM 中，包括 `outlinkn` 与 `inlinkn`，本文以 `n` 来表示通道号，`n` 为 0 ~ 2。GDMA 从片内 RAM 中取得链表，然后根据 `outlinkn` 中的内容将相应 RAM 中的数据发送出去，也可根据 `inlinkn` 中的内容将接收的数据存入指定 RAM 地址空间。

## 4.4 功能描述

### 4.4.1 链表




图 4.4-1. 链表结构图

图 4.4-1 所示为链表的结构图。发送链表与接收链表结构相同。每个链表由一个或者若干个描述符构成，一个描述符由 3 个字组成。链表应存放在内部 RAM 中，供 GDMA 控制器使用。描述符每一字段的意义如下：

- owner (DW0) [31]: 表示当前描述符对应的 buffer 允许的操作者。

0: 允许的操作者为 CPU。

1: 允许的操作者为 GDMA 控制器。

在 GDMA 使用完该描述符对应的 buffer 后，对于接收描述符，硬件默认会自动将该位清零；对于发送描述符，需要将 `GDMA_OUT_AUTO_WBACK_CHn` 置 1，硬件才会自动将该位清零。软件也可通过置位 `GDMA_OUT_LOOP_TEST_CHn` 或 `GDMA_IN_LOOP_TEST_CHn` 来关闭硬件自动清零的功能。软件在挂载链表时需要将该位置 1。

**注意：**本文以 GDMA\_OUT 开头的寄存器对应 TX 通道寄存器，以 GDMA\_IN 开头的寄存器对应 RX 通道寄存器。

- suc\_eof (DW0) [30]: 表示一个描述符对应的数据成功传输后是否触发 `GDMA_IN_SUC_EOF_CHn_INT` 或 `GDMA_OUT_EOF_CHn_INT` 中断。

1'b0: 当前描述符成功传输后不会触发中断；

1'b1: 当前描述符成功传输后触发中断。

对于接收描述符，需要软件将该位写 0，硬件会在接收到包含 EOF 标志的数据后将该位置 1。

对于发送描述符，需要软件按需要将描述符中的该位置 1。如果软件将在某个描述符中将该位配置为 1，则 GDMA 在处理完该描述符时，会在发送给外设的数据中加入 EOF 标志，告知外设该段数据是一个阶段性结束。

- Reserved (DW0) [29]: 保留。此位为无关项。

- err\_eof (DW0) [28]: 表示接收结束错误标志。

0: 接收数据没有错误。

1: 接收数据有错误。

该位只用于 UHCI 或 PARLIO 利用 GDMA 接收数据。对于接收描述符，硬件在收完描述符对应的数据段并检测到接收数据错误会将该位置 1。

- Reserved (DWO) [27:24]: 保留。
- length (DWO) [23:12]: 表示当前描述符对应的 buffer 中的有效字节数。对于发送描述符，该段由软件填写，表示从 buffer 中读取数据时需要读取的字节数；对于接收描述符，该段由硬件使用完该 buffer 后或者接收到最后一个数据时自动填写，表示 buffer 中存储的有效字节数。
- size (DWO) [11:0]: 表示当前描述符对应的 buffer 容量的字节数。
- buffer address pointer (DW1): buffer 的地址。
- next descriptor address (DW2): 下一个描述符的地址。如果当前描述符为链表中最后一个描述符时，该值可以为 0。该地址必须指向片内 RAM 的地址空间。

用 GDMA 接收数据时，如果接收数据的长度小于当前描述符指定的 buffer size，那么下一个描述符对应的接收数据不会占用该 buffer 的剩余空间。

#### 4.4.2 外设到存储及存储到外设的数据传输

GDMA 支持存储到外设及外设到存储的数据传输，分别对应 TX 及 RX 功能。TX 通道通过 outlink<sup>n</sup> 实现将指定存储区域中的数据搬运到外设的发送端；RX 通道通过 inlink<sup>n</sup> 实现将外设接收到的数据搬运到指定的存储区域。

每个 RX/TX 通道均可以被配置连接到任意一个支持 GDMA 功能的外设，表 4.4-1 所示为通过寄存器配置通道与其对应外设的关系。其中“Dummy-*n*”是存储到存储数据传输时可选配的寄存器值。当其中一个通道已经与某一个外设连接时，其他通道将不能配置为与该外设连接。

表 4.4-1. 配置寄存器与外设选择关系表

<b>GDMA_PERI_IN_SEL_CH<sub>n</sub></b> <b>GDMA_PERI_OUT_SEL_CH<sub>n</sub></b>	外设
0	SPI2
1	Dummy-1
2	UHCI
3	I2S
4	Dummy-4
5	Dummy-5
6	AES
7	SHA
8	ADC
9	PARLIO
10 ~ 15	Dummy-10 ~ 15
16 ~ 63	无效值

### 4.4.3 存储到存储数据传输

GDMA 支持存储到存储的数据传输。置位 **GDMA\_MEM\_TRANS\_EN\_CH<sub>n</sub>**, TX 通道<sub>n</sub>的输出将与 RX 通道<sub>n</sub>的输入相连, 从而使能存储到存储的数据传输功能。需要注意的是, 一个 TX 通道只与其编号对应的 RX 通道相连而实现存储到存储的数据传输, 并且需要将 **GDMA\_PERI\_IN\_SEL\_CH<sub>n</sub>** 和 **GDMA\_PERI\_OUT\_SEL\_CH<sub>n</sub>** 配置成相同且对应为 Dummy 的值。

### 4.4.4 启动 GDMA

软件通过挂载链表的方式来使用 GDMA。对于接收数据, 软件挂载好接收链表并准备好接收数据, 配置 **GDMA\_INLINK\_ADDR\_CH<sub>n</sub>** 字段指向第一个接收链表描述符, 置位 **GDMA\_INLINK\_START\_CH<sub>n</sub>** 位启动 GDMA。对于发送数据, 软件挂载好发送链表并准备好发送数据, 配置 **GDMA\_OUTLINK\_ADDR\_CH<sub>n</sub>** 字段指向第一个发送链表描述符, 置位 **GDMA\_OUTLINK\_START\_CH<sub>n</sub>** 位启动 GDMA。**GDMA\_INLINK\_START\_CH<sub>n</sub>** 与 **GDMA\_OUTLINK\_START\_CH<sub>n</sub>** 位由硬件自动清零。

有时您可能想要在 DMA 数据传输已经开始后追加更多描述符。要挂载更多描述符, 原本看似只需清空已挂载链表最后一个描述符的 EOF 位, 并将该描述符的 next descriptor address (DW2) 字段配置为新链表第一个描述符。但如果 DMA 数据传输已经或马上就要结束, 这个方法便行不通了。GDMA 控制器有专门的逻辑来确保数据传输继续或重启: 如果数据传输仍在进行, GDMA 控制器会确保顾及到新追加的描述符; 如果数据传输已经结束, GDMA 控制器会重启数据传输, 传输新追加的描述符。这个逻辑由 Restart 功能实现。

软件使用 Restart 功能时, 需要重写已挂载链表的最后一个描述符, 使其第三个字中的内容 (即 DW2) 指向新链表的首地址; 然后置位**GDMA\_INLINK\_RESTART\_CH<sub>n</sub>** 或者 **GDMA\_OUTLINK\_RESTART\_CH<sub>n</sub>** (这两个位由硬件自动清零), 如图 4.4-2 所示, 硬件会在读取已挂载链表的最后一个描述符时, 获取新挂载链表的地址, 从而继续处理新挂载的链表。




图 4.4-2. 链表关系图

#### 4.4.5 读链表

软件在配置并启动 GDMA 后，GDMA 会从内部 RAM 读取链表。GDMA 会检查读入的链表描述符是否正确。只有当链表描述符通过检查时，GDMA 对应的通道才会开始搬运数据。当链表描述符没有通过检查，硬件将触发描述符错误中断 (GDMA\_IN\_DSCR\_ERR\_CH $n$ \_INT 或者 GDMA\_OUT\_DSCR\_ERR\_CH $n$ \_INT)，同时该通道将会处于阻塞状态，停止工作。

描述符检查项包括：

- GDMA\_IN\_CHECK\_OWNER\_CH $n$  或者 GDMA\_OUT\_CHECK\_OWNER\_CH $n$  置 1 时，检查描述符的 owner 位。如果该位为 0，表示当前操作者为 CPU，则不通过检查。GDMA\_IN\_CHECK\_OWNER\_CH $n$  或者 GDMA\_OUT\_CHECK\_OWNER\_CH $n$  置 0 时，不检查描述符的 owner 位。
- 检查描述符中第二个字指示的地址是否在 0x40800000 ~ 0x4087FFFF 时（请参见本节 4.4.7）。如果在该范围内，则通过检查。否则，不通过检查。

软件在检查到通道描述符错误中断后，需要复位对应的通道，并置位 GDMA\_OUTLINK\_START\_CH $n$  或者 GDMA\_INLINK\_START\_CH $n$  位启动 GDMA。

注意：描述符的第三个字指示的地址只能在片内，指向下一个可用描述符；所有描述符都需存在内存中。

#### 4.4.6 数据传输结束标志

GDMA 通过 EOF 来指示对应描述符所需传输的数据段传输结束。

发送数据时，置位 GDMA\_OUT\_TOTAL\_EOF\_CH $n$ \_INT\_ENA 位使能 GDMA\_OUT\_TOTAL\_EOF\_CH $n$ \_INT 中断，当带有 EOF 标志的描述符对应 buffer 的数据传输完成后，GDMA 会产生该中断。

接收数据时，置位 GDMA\_IN\_SUC\_EOF\_CH $n$ \_INT\_ENA 位使能 GDMA\_IN\_SUC\_EOF\_CH $n$ \_INT 中断，表示带有 EOF 标志的数据段数据接收完成。GDMA 还支持中断 GDMA\_IN\_ERR\_CH $n$ \_EOF\_INT，置位 GDMA\_IN\_ERR\_EOF\_CH $n$ \_INT\_ENA 使能该中断，表示对应描述符所需传输的数据段接收完成但接收数据有错误。需要注意的是，只有当通道连接的外设为 UHCI 或 PARLIO 时，才支持该中断。

软件在检测到 GDMA\_OUT\_TOTAL\_EOF\_CH $n$ \_INT 或 GDMA\_IN\_SUC\_EOF\_CH $n$ \_INT 中断时，可以记录 GDMA\_OUT\_EOF DES\_ADDR\_CH $n$  或 GDMA\_IN\_SUC\_EOF DES\_ADDR\_CH $n$  字段的值，即最后一个描述符的地址。这样，软件可以知道哪些描述符已经被使用并根据需要回收描述符。

注意：本章中提到发送链表描述符的 EOF 为 suc\_eof，接收链表描述符的 EOF 可以为 suc\_eof 和 err\_eof。

#### 4.4.7 访问片内 RAM

GDMA 任意 RX/TX 通道均可以访问片内 RAM，其可访问的片内地址空间为 0x40800000 ~ 0x4087FFFF。为加速数据传输速率，支持突发传输模式。置位 `GDMA_IN_DATA_BURST_EN_CHn` 使能 RX 通道突发传输模式；置位 `GDMA_OUT_DATA_BURST_EN_CHn` 使能 TX 通道突发传输模式。默认情况下，突发传输没有使能。

表 4.4-2. 链表描述符参数对齐要求

inlink/outlink	burst mode	size	length	buffer address pointer
inlink	0	无对齐要求	无对齐要求	无对齐要求
	1	字对齐	无对齐要求	字对齐
outlink	0	无对齐要求	无对齐要求	无对齐要求
	1	无对齐要求	无对齐要求	无对齐要求

如表 4.4-2 所示为访问片内时，链表描述符参数配置对齐要求。

当突发模式没有被使能时，无论是发送链表描述符还是接收链表描述符，其参数 size、length 及 buffer address pointer 均没有字对齐的要求。也就是说，对于一个描述符，在可访问的片内地址空间，GDMA 可以从任意起始地址，读出配置长度的数据，长度取值范围为 1 ~ 4095；或者，将接收到的数据长度（1 ~ 4095）写入任意起始地址开始的连续地址。

当突发模式使能时，对于发送链表描述符，参数 size、length 及 buffer address pointer 均没有字对齐的要求。而对于接收链表描述符，除了参数 length，参数 size 和 buffer address pointer 均需要保持字对齐。

#### 4.4.8 仲裁

为了确保及时响应高速低延迟的外设请求，比如 SPI 等，GDMA 在通道仲裁机制中引入固定优先级，即每个通道的优先级可配置。GDMA 支持 6（0 ~ 5）个等级的优先级。其数值越大，对应的优先级越高，请求响应越及时。当若干个通道配置为相同的优先级时，这几个通道间对请求的响应将采用轮询仲裁机制。

#### 4.4.9 事件任务矩阵功能

在 ESP32-C6 中，GDMA 支持 ETM 功能，即可以通过任意外设的 ETM 事件触发 GDMA 的 ETM 任务，或者通过 GDMA 的 ETM 事件触发任意外设的 ETM 任务。关于 ETM 更多详细信息，请参考章节 [11 事件任务矩阵 \(SOC\\_ETM\)](#)。这里仅介绍与 GDMA 相关的 ETM 任务和 ETM 事件。

GDMA 可接收的 ETM 任务有：

- `GDMA_TASK_IN_START_CHn`: 触发时开启 GDMA 的接收通道  $n$  进行数据传输。
- `GDMA_TASK_OUT_START_CHn`: 触发时开启 GDMA 的发送通道  $n$  进行数据传输。

**说明：**

以上两个 ETM 任务与 CPU 配置 `GDMA_INLINK_START_CHn`、`GDMA_OUTLINK_START_CHn` 实现的功能相同。当 `GDMA_IN_ETM_EN_CHn` 或 `GDMA_OUT_ETM_EN_CHn` 为 1 时，只有 ETM 可以配置对应方向及对应通道 GDMA 的启动，当 `GDMA_IN_ETM_EN_CHn` 或 `GDMA_OUT_ETM_EN_CHn` 为 0 时，仅可通过 CPU 使能对应的 GDMA。

GDMA 可产生的 ETM 事件有：

- GDMA\_EVT\_IN\_DONE\_CH $n$ : 表示通道  $n$  接收方向链表描述符指向的数据接收完成。
- GDMA\_EVT\_IN\_SUC\_EOF\_CH $n$ : 通道  $n$  接收方向 EOF 位为 1 的链表描述符指向的数据接收完成指示。
- GDMA\_EVT\_IN\_FIFO\_EMPTY\_CH $n$ : 通道  $n$  接收方向 FIFO 非空到空状态改变指示。
- GDMA\_EVT\_IN\_FIFO\_FULL\_CH $n$ : 通道  $n$  接收方向 FIFO 非满到满状态改变指示。
- GDMA\_EVT\_OUT\_DONE\_CH $n$ : 通道  $n$  表示通道  $n$  发送方向链表描述符指向的数据发送完成。
- GDMA\_EVT\_OUT\_SUC\_EOF\_CH $n$ : 通道  $n$  发送方向 EOF 位为 1 的链表描述符指向的数据发送完成指示。
- GDMA\_EVT\_OUT\_TOTAL\_EOF\_CH $n$ : 通道  $n$  发送方向最后一个并且 EOF 位为 1 的链表描述指向的数据发送符完成指示。
- GDMA\_EVT\_OUT\_FIFO\_EMPTY\_CH $n$ : 通道  $n$  发送方向 FIFO 非空到空状态改变指示。
- GDMA\_EVT\_OUT\_FIFO\_FULL\_CH $n$ : 通道  $n$  发送方向 FIFO 非满到满状态改变指示。

在具体应用中，GDMA 的 ETM 事件可以用来触发 GDMA 的 ETM 任务，例如，

GDMA\_EVT\_OUT\_TOTAL\_EOF\_CHO 事件可以触发 GDMA\_TASK\_IN\_START\_CH1 任务，从而触发新一轮的 GDMA 操作。

## 4.5 GDMA 中断

- GDMA\_INFIFO\_OVF\_CH $n$ \_INT: 当 GDMA 接收数据方向缓存溢出时触发此中断。
- GDMA\_INFIFO\_UDF\_CH $n$ \_INT: 当 GDMA 接收数据方向缓存无数据时触发此中断。
- GDMA\_IN\_DSCR\_EMPTY\_CH $n$ \_INT: 对于接收通道 $n$ ，当接收链表描述符指向的 buffer size 小于待接收数据长度时触发此中断。
- GDMA\_IN\_DSCR\_ERR\_CH $n$ \_INT: 对于接收通道 $n$ ，当接收链表描述符里有错误时触发此中断。
- GDMA\_IN\_ERR\_EOF\_CH $n$ \_INT: 对于接收通道 $n$ ，当接收的描述符对应数据段中有错误发生时触发此中断。(该中断只用于外设选择 UHCI (UART0/UART1) 或 PARLIO 时)。
- GDMA\_IN\_SUC\_EOF\_CH $n$ \_INT: 对于接收通道 $n$ ，当一个接收链表描述符对应的数据接收完成，并且描述符的 suc\_eof 为 1 时触发此中断。
- GDMA\_IN\_DONE\_CH $n$ \_INT: 对于接收通道 $n$ ，当一个接收链表描述符对应的数据接收完成时触发此中断。
- GDMA\_OUTFIFO\_OVF\_CH $n$ \_INT: 当 GDMA 发送数据方向缓存溢出时触发此中断。
- GDMA\_OUTFIFO\_UDF\_CH $n$ \_INT: 当 GDMA 发送数据方向缓存无数据时触发此中断。
- GDMA\_OUT\_DSCR\_ERR\_CH $n$ \_INT: 对于发送通道 $n$ ，当发送链表描述符里有错误时触发此中断。
- GDMA\_OUT\_EOF\_CH $n$ \_INT: 对于发送通道 $n$ ，当发送描述符的 EOF 位为 1，并且该描述符对应的数据发送完成时触发此中断。当 `GDMA_OUT_EOF_MODE_CHn` 为 0 时，该描述符对应的最后一个数据进入到 GDMA TX 通道时，该中断触发；当 `GDMA_OUT_EOF_MODE_CHn` 为 1 时，该描述符对应的最后一个数据从 GDMA TX 通道取出时，该中断触发。
- GDMA\_OUT\_DONE\_CH $n$ \_INT: 对于发送通道 $n$ ，当一个发送链表描述符对应的数据发送完成时触发此中断。

- GDMA\_OUT\_TOTAL\_EOF\_CH $n$ \_INT: 对于发送通道 $n$ , 当一个链表 (可包含多个链表描述符) 对应的所有数据都已发送完成时触发此中断。

## 4.6 编程流程

可通过配置 PCR\_GDMA\_CLK\_EN 寄存器管理 GDMA 时钟门控, 默认时钟门控打开。可通过配置 PCR\_GDMA\_RST\_EN 对 GDMA 模块全局复位。

### 4.6.1 GDMA TX 通道配置流程

利用 GDMA 发送数据时, GDMA TX 通道的软件配置流程如下:

1. 对寄存器 GDMA\_OUT\_RST\_CH $n$  置 1 然后置 0, 复位 GDMA TX 通道状态机和 FIFO 指针;
2. 挂载好发送链表, 配置寄存器 GDMA\_OUTLINK\_ADDR\_CH $n$  指向第一个发送链表描述符;
3. 配置 GDMA\_PERI\_OUT\_SEL\_CH $n$  为对应的外设号, 见表 4.4-1;
4. 置位 GDMA\_OUTLINK\_START\_CH $n$  启动 GDMA TX 通道发送数据;
5. 配置对应的外设 (SPI2、UHCI (UART0/UART1)、I2S、AES、SHA、ADC), 并启动该外设, 具体配置请参考对应的外设章节;
6. 等待 GDMA\_OUT\_TOTAL\_EOF\_CH $n$ \_INT 中断, 即数据传输完成。

### 4.6.2 GDMA RX 通道配置流程

利用 GDMA 接收数据时, GDMA RX 通道的软件配置流程如下:

1. 对寄存器 GDMA\_IN\_RST\_CH $n$  置 1 然后置 0, 复位 GDMA RX 通道状态机和 FIFO 指针;
2. 挂载好接收链表, 配置寄存器 GDMA\_INLINK\_ADDR\_CH $n$  指向第一个接收链表描述符;
3. 配置 GDMA\_PERI\_IN\_SEL\_CH $n$  为对应的外设号, 见表 4.4-1;
4. 置位 GDMA\_INLINK\_START\_CH $n$  启动 GDMA RX 通道发送数据;
5. 配置对应的外设 (SPI2、UHCI (UART0/UART1)、I2S、AES、ADC), 并启动该外设, 具体配置请参考对应的外设章节;

### 4.6.3 GDMA 存储器到存储器配置流程

利用 GDMA 从存储到存储搬运数据时配置流程如下:

1. 对寄存器 GDMA\_OUT\_RST\_CH $n$  置 1 然后置 0, 复位 GDMA TX 通道状态机和 FIFO 指针;
2. 对寄存器 GDMA\_IN\_RST\_CH $n$  置 1 然后置 0, 复位 GDMA RX 通道状态机和 FIFO 指针;
3. 挂载好发送链表, 配置寄存器 GDMA\_OUTLINK\_ADDR\_CH $n$  指向第一个发送链表描述符;
4. 挂载好接收链表, 配置寄存器 GDMA\_INLINK\_ADDR\_CH $n$  指向第一个接收链表描述符;
5. 置位 GDMA\_MEM\_TRANS\_EN\_CH $n$  使能 memory-to-memory 传输功能;
6. 置位 GDMA\_OUTLINK\_START\_CH $n$  启动 GDMA TX 通道发送数据;
7. 置位 GDMA\_INLINK\_START\_CH $n$  启动 GDMA RX 通道发送数据;

8. 如果某个发送链表描述符的 suc\_eof 位配置为 1，则该描述符对应的数据段传输结束后会触发 GDMA\_IN\_SUC\_EOF\_CH $n$ \_INT 中断。

## 4.7 寄存器列表

本小节的所有地址均为相对于 GDMA 基地址的地址偏移量（相对地址），具体基地址请见章节 5 系统和存储器中的表 5.3-2。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

名称	描述	地址	访问
<b>中断寄存器</b>			
GDMA_IN_INT_RAW_CHO_REG	接收通道 0 的原始中断状态	0x0000	R/ WTC/ SS
GDMA_IN_INT_ST_CHO_REG	接收通道 0 的屏蔽中断状态	0x0004	RO
GDMA_IN_INT_ENA_CHO_REG	接收通道 0 的中断使能位	0x0008	R/W
GDMA_IN_INT_CLR_CHO_REG	接收通道 0 的中断清除位	0x000C	WT
GDMA_IN_INT_RAW_CH1_REG	发送通道 1 的原始中断状态	0x0010	R/ WTC/ SS
GDMA_IN_INT_ST_CH1_REG	发送通道 1 的屏蔽中断状态	0x0014	RO
GDMA_IN_INT_ENA_CH1_REG	发送通道 1 的中断使能位	0x0018	R/W
GDMA_IN_INT_CLR_CH1_REG	发送通道 1 的中断清除位	0x001C	WT
GDMA_IN_INT_RAW_CH2_REG	接收通道 2 的原始中断状态	0x0020	R/ WTC/ SS
GDMA_IN_INT_ST_CH2_REG	接收通道 2 的屏蔽中断状态	0x0024	RO
GDMA_IN_INT_ENA_CH2_REG	接收通道 2 的中断使能位	0x0028	R/W
GDMA_IN_INT_CLR_CH2_REG	接收通道 2 的中断清除位	0x002C	WT
GDMA_OUT_INT_RAW_CHO_REG	发送通道 0 的原始中断状态	0x0030	R/ WTC/ SS
GDMA_OUT_INT_ST_CHO_REG	发送通道 0 的屏蔽中断状态	0x0034	RO
GDMA_OUT_INT_ENA_CHO_REG	发送通道 0 的中断使能位	0x0038	R/W
GDMA_OUT_INT_CLR_CHO_REG	发送通道 0 的中断清除位	0x003C	WT
GDMA_OUT_INT_RAW_CH1_REG	发送通道 1 的原始中断状态	0x0040	R/ WTC/ SS
GDMA_OUT_INT_ST_CH1_REG	发送通道 1 的屏蔽中断状态	0x0044	RO
GDMA_OUT_INT_ENA_CH1_REG	发送通道 1 的中断使能位	0x0048	R/W
GDMA_OUT_INT_CLR_CH1_REG	发送通道 1 的中断清除位	0x004C	WT
GDMA_OUT_INT_RAW_CH2_REG	发送通道 2 的原始中断状态	0x0050	R/ WTC/ SS
GDMA_OUT_INT_ST_CH2_REG	发送通道 2 的屏蔽中断状态	0x0054	RO
GDMA_OUT_INT_ENA_CH2_REG	发送通道 2 的中断使能位	0x0058	R/W
GDMA_OUT_INT_CLR_CH2_REG	发送通道 2 的中断清除位	0x005C	WT

名称	描述	地址	访问
<b>调试寄存器</b>			
GDMA_AHB_TEST_REG	保留	0x0060	R/W
<b>配置寄存器</b>			
GDMA_MISC_CONF_REG	杂项寄存器	0x0064	R/W
GDMA_IN_CONF0_CHO_REG	接收通道 0 的配置寄存器 0	0x0070	R/W
GDMA_IN_CONF1_CHO_REG	接收通道 0 的配置寄存器 1	0x0074	R/W
GDMA_IN_POP_CHO_REG	接收通道 0 的弹出控制寄存器	0x007C	varies
GDMA_IN_LINK_CHO_REG	接收通道 0 的链表描述符配置和控制寄存器	0x0080	varies
GDMA_OUT_CONF0_CHO_REG	发送通道 0 的配置寄存器 0	0x00D0	R/W
GDMA_OUT_CONF1_CHO_REG	发送通道 0 的配置寄存器 1	0x00D4	R/W
GDMA_OUT_PUSH_CHO_REG	接收通道 0 的推入控制寄存器	0x00DC	varies
GDMA_OUT_LINK_CHO_REG	发送通道 0 的链表描述符配置和控制寄存器	0x00E0	varies
GDMA_IN_CONF0_CH1_REG	接收通道 1 的配置寄存器 0	0x0130	R/W
GDMA_IN_CONF1_CH1_REG	接收通道 1 的配置寄存器 1	0x0134	R/W
GDMA_IN_POP_CH1_REG	接收通道 1 的弹出控制寄存器	0x013C	varies
GDMA_IN_LINK_CH1_REG	接收通道 1 的链表描述符配置和控制寄存器	0x0140	varies
GDMA_OUT_CONF0_CH1_REG	发送通道 1 的配置寄存器 0	0x0190	R/W
GDMA_OUT_CONF1_CH1_REG	发送通道 1 的配置寄存器 1	0x0194	R/W
GDMA_OUT_PUSH_CH1_REG	接收通道 1 的推入控制寄存器	0x019C	varies
GDMA_OUT_LINK_CH1_REG	发送通道 1 的链表描述符配置和控制寄存器	0x01A0	varies
GDMA_IN_CONF0_CH2_REG	接收通道 2 的配置寄存器 0	0x01F0	R/W
GDMA_IN_CONF1_CH2_REG	接收通道 2 的配置寄存器 1	0x01F4	R/W
GDMA_IN_POP_CH2_REG	接收通道 2 的弹出控制寄存器	0x01FC	varies
GDMA_IN_LINK_CH2_REG	接收通道 2 的链表描述符配置和控制寄存器	0x0200	varies
GDMA_OUT_CONF0_CH2_REG	发送通道 2 的配置寄存器 0	0x0250	R/W
GDMA_OUT_CONF1_CH2_REG	发送通道 2 的配置寄存器 1	0x0254	R/W
GDMA_OUT_PUSH_CH2_REG	接收通道 2 的推入控制寄存器	0x025C	varies
GDMA_OUT_LINK_CH2_REG	发送通道 2 的链表描述符配置和控制寄存器	0x0260	varies
<b>版本寄存器</b>			
GDMA_DATE_REG	版本控制寄存器	0x0068	R/W
<b>状态寄存器</b>			
GDMA_INFIFO_STATUS_CHO_REG	接收通道 0 的 RX FIFO 状态	0x0078	RO
GDMA_IN_STATE_CHO_REG	接收通道 0 的接收状态	0x0084	RO
GDMA_IN_SUC_EOF_DES_ADDR_CHO_REG	接收通道 0 传输结束 (EOF) 时接收链表描述符的地址	0x0088	RO
GDMA_IN_ERR_EOF_DES_ADDR_CHO_REG	接收通道 0 出现错误时接收链表描述符的地址	0x008C	RO
GDMA_IN_DSCR_CHO_REG	接收通道 0 已预读取的接收链表描述符指向的下一个接收链表描述符地址	0x0090	RO
GDMA_IN_DSCR_BFO_CHO_REG	接收通道 0 当前已预读取的接收链表描述符所在地址	0x0094	RO
GDMA_IN_DSCR_BF1_CHO_REG	接收通道 0 前一个已预读取的接收链表描述符所在地址	0x0098	RO

名称	描述	地址	访问
GDMA_OUTFIFO_STATUS_CHO_REG	发送通道 0 的 TX FIFO 状态	0x00D8	RO
GDMA_OUT_STATE_CHO_REG	发送通道 0 的发送状态	0x00E4	RO
GDMA_OUT_EOF_DES_ADDR_CHO_REG	发送通道 0 传输结束 (EOF) 时的发送链表描述符地址	0x00E8	RO
GDMA_OUT_EOF_BFR_DES_ADDR_CHO_REG	发送通道 0 传输结束 (EOF) 时最后一个发送链表描述符的地址	0x00EC	RO
GDMA_OUT_DSCR_CHO_REG	发送通道 0 当前已预读取的发送链表描述符指向的下一个发送链表描述符地址	0x00F0	RO
GDMA_OUT_DSCR_BFO_CHO_REG	发送通道 0 当前已预读取的发送链表描述符所在地址	0x00F4	RO
GDMA_OUT_DSCR_BF1_CHO_REG	发送通道 0 前一个已预读取的发送链表描述符所在地址	0x00F8	RO
GDMA_INFIFO_STATUS_CH1_REG	接收通道 1 的 RX FIFO 状态	0x0138	RO
GDMA_IN_STATE_CH1_REG	接收通道 1 的接收状态	0x0144	RO
GDMA_IN_SUC_EOF_DES_ADDR_CH1_REG	接收通道 1 传输结束 (EOF) 时接收链表描述符的地址	0x0148	RO
GDMA_IN_ERR_EOF_DES_ADDR_CH1_REG	接收通道 1 出现错误时接收链表描述符的地址	0x014C	RO
GDMA_IN_DSCR_CH1_REG	接收通道 1 已预读取的接收链表描述符指向的下一个接收链表描述符地址	0x0150	RO
GDMA_IN_DSCR_BFO_CH1_REG	接收通道 1 当前已预读取的接收链表描述符所在地址	0x0154	RO
GDMA_IN_DSCR_BF1_CH1_REG	接收通道 1 前一个已预读取的接收链表描述符所在地址	0x0158	RO
GDMA_OUTFIFO_STATUS_CH1_REG	发送通道 1 的 TX FIFO 状态	0x0198	RO
GDMA_OUT_STATE_CH1_REG	发送通道 1 的发送状态	0x01A4	RO
GDMA_OUT_EOF_DES_ADDR_CH1_REG	发送通道 1 传输结束 (EOF) 时的发送链表描述符地址	0x01A8	RO
GDMA_OUT_EOF_BFR_DES_ADDR_CH1_REG	发送通道 1 传输结束 (EOF) 时最后一个发送链表描述符的地址	0x01AC	RO
GDMA_OUT_DSCR_CH1_REG	发送通道 1 当前已预读取的发送链表描述符指向的下一个发送链表描述符地址	0x01B0	RO
GDMA_OUT_DSCR_BFO_CH1_REG	发送通道 1 当前已预读取的发送链表描述符所在地址	0x01B4	RO
GDMA_OUT_DSCR_BF1_CH1_REG	发送通道 1 前一个已预读取的发送链表描述符所在地址	0x01B8	RO
GDMA_INFIFO_STATUS_CH2_REG	接收通道 2 的 RX FIFO 状态	0x01F8	RO
GDMA_IN_STATE_CH2_REG	接收通道 2 的接收状态	0x0204	RO
GDMA_IN_SUC_EOF_DES_ADDR_CH2_REG	接收通道 2 传输结束 (EOF) 时接收链表描述符的地址	0x0208	RO
GDMA_IN_ERR_EOF_DES_ADDR_CH2_REG	接收通道 2 出现错误时接收链表描述符的地址	0x020C	RO
GDMA_IN_DSCR_CH2_REG	接收通道 2 已预读取的接收链表描述符指向的下一个接收链表描述符地址	0x0210	RO

名称	描述	地址	访问
GDMA_IN_DSCR_BFO_CH2_REG	接收通道 2 当前已预读取的接收链表描述符所在地址	0x0214	RO
GDMA_IN_DSCR_BF1_CH2_REG	接收通道 2 前一个已预读取的接收链表描述符所在地址	0x0218	RO
GDMA_OUTFIFO_STATUS_CH2_REG	发送通道 2 的 TX FIFO 状态	0x0258	RO
GDMA_OUT_STATE_CH2_REG	发送通道 2 的发送状态	0x0264	RO
GDMA_OUT_EOF_DES_ADDR_CH2_REG	发送通道 2 传输结束 (EOF) 时的发送链表描述符地址	0x0268	RO
GDMA_OUT_EOF_BFR_DES_ADDR_CH2_REG	发送通道 2 传输结束 (EOF) 时最后一个发送链表描述符的地址	0x026C	RO
GDMA_OUT_DSCR_CH2_REG	发送通道 2 当前已预读取的发送链表描述符指向的下一个发送链表描述符地址	0x0270	RO
GDMA_OUT_DSCR_BFO_CH2_REG	发送通道 2 当前已预读取的发送链表描述符所在地址	0x0274	RO
GDMA_OUT_DSCR_BF1_CH2_REG	发送通道 2 前一个已预读取的发送链表描述符所在地址	0x0278	RO
<b>优先级寄存器</b>			
GDMA_IN_PRI_CHO_REG	接收通道 0 的优先级寄存器	0x009C	R/W
GDMA_OUT_PRI_CHO_REG	发送通道 0 的优先级寄存器	0x00FC	R/W
GDMA_IN_PRI_CH1_REG	接收通道 1 的优先级寄存器	0x015C	R/W
GDMA_OUT_PRI_CH1_REG	发送通道 1 的优先级寄存器	0x01BC	R/W
GDMA_IN_PRI_CH2_REG	接收通道 2 的优先级寄存器	0x021C	R/W
GDMA_OUT_PRI_CH2_REG	发送通道 2 的优先级寄存器	0x027C	R/W
<b>外设选择寄存器</b>			
GDMA_IN_PERI_SEL_CHO_REG	接收通道 0 的外设选择寄存器	0x00A0	R/W
GDMA_OUT_PERI_SEL_CHO_REG	发送通道 0 的外设选择寄存器	0x0100	R/W
GDMA_IN_PERI_SEL_CH1_REG	接收通道 1 的外设选择寄存器	0x0160	R/W
GDMA_OUT_PERI_SEL_CH1_REG	发送通道 1 的外设选择寄存器	0x01C0	R/W
GDMA_IN_PERI_SEL_CH2_REG	接收通道 2 的外设选择寄存器	0x0220	R/W
GDMA_OUT_PERI_SEL_CH2_REG	发送通道 2 的外设选择寄存器	0x0280	R/W

## 4.8 寄存器

本小节的所有地址均为相对于 GDMA 基地址的地址偏移量（相对地址），具体基址请见章节 5 系统和存储器中的表 5.3-2。

Register 4.1. GDMA\_IN\_INT\_RAW\_CHn\_REG ( $n$ : 0-2) (0x0000+0x10\*n)

**GDMA\_IN\_DONE\_CHn\_INT\_RAW** GDMA\_IN\_DONE\_CHn\_INT 的原始中断状态。(R/WTC/SS)

**GDMA\_IN\_SUC\_EOF\_CHn\_INT\_RAW** GDMA\_IN\_SUC\_EOF\_CHn\_INT 的原始中断状态。对于 UHCI，接收链表描述符指向的最后一个字节数据接收成功、且接收通道 0 没有检测到数据错误时，该位变为 1。(R/WTC/SS)

**GDMA\_IN\_ERR\_EOF\_CHn\_INT\_RAW** GDMA\_IN\_ERR\_EOF\_CHn\_INT 的原始中断状态。仅对 UHCI 或 PARLIO 有效。(R/WTC/SS)

**GDMA\_IN\_DSCR\_ERR\_CHn\_INT\_RAW** GDMA\_IN\_DSCR\_ERR\_CHn\_INT 的原始中断状态。(R/WTC/SS)

**GDMA\_IN\_DSCR\_EMPTY\_CHn\_INT\_RAW** GDMA\_IN\_DSCR\_EMPTY\_CHn\_INT 的原始中断状态。  
(R/WTC/SS)

**GDMA\_INFIFO\_OVF\_CHn\_INT\_RAW** GDMA\_INFIFO\_OVF\_CHn\_INT 的原始中断状态。(R/WTC/SS)

**GDMA\_INFIFO\_UDF\_CHn\_INT\_RAW** GDMA\_INFIFO\_UDF\_CHn\_INT 的原始中断状态。(R/WTC/SS)

Register 4.2. GDMA\_IN\_INT\_ST\_CH $n$ \_REG ( $n$ : 0-2) (0x0004+0x10\* $n$ )

The diagram shows the bitfield layout of Register 4.2. The register is 32 bits wide, with bit 31 reserved. Bits 0-29 represent specific interrupt status fields, and bit 30 is the Reset bit.

Bit	7	6	5	4	3	2	1	0
Value	0	0	0	0	0	0	0	0
Description	GDMA_IN_DONE_CH $n$ _INT_ST	GDMA_IN_DONE_CH $n$ _INT	(reserved)	GDMA_IN_SUC_EOF_CH $n$ _INT_ST	GDMA_IN_SUC_EOF_CH $n$ _INT	GDMA_IN_ERR_EOF_CH $n$ _INT_ST	GDMA_IN_ERR_EOF_CH $n$ _INT	Reset

**GDMA\_IN\_DONE\_CH $n$ \_INT\_ST** GDMA\_IN\_DONE\_CH $n$ \_INT 的屏蔽中断状态。 (RO)

**GDMA\_IN\_SUC\_EOF\_CH $n$ \_INT\_ST** GDMA\_IN\_SUC\_EOF\_CH $n$ \_INT 的屏蔽中断状态。 (RO)

**GDMA\_IN\_ERR\_EOF\_CH $n$ \_INT\_ST** GDMA\_IN\_ERR\_EOF\_CH $n$ \_INT 的屏蔽中断状态。 (RO)

**GDMA\_IN\_DSCR\_ERR\_CH $n$ \_INT\_ST** GDMA\_IN\_DSCR\_ERR\_CH $n$ \_INT 的屏蔽中断状态。 (RO)

**GDMA\_IN\_DSCR\_EMPTY\_CH $n$ \_INT\_ST** GDMA\_IN\_DSCR\_EMPTY\_CH $n$ \_INT 的屏蔽中断状态。  
(RO)

**GDMA\_INFIFO\_OVF\_CH $n$ \_INT\_ST** GDMA\_INFIFO\_OVF\_CH $n$ \_INT 的屏蔽中断状态。 (RO)

**GDMA\_INFIFO\_UDF\_CH $n$ \_INT\_ST** GDMA\_INFIFO\_UDF\_CH $n$ \_INT 的屏蔽中断状态。 (RO)

Register 4.3. GDMA\_IN\_INT\_ENA\_CH $n$ \_REG ( $n$ : 0-2) (0x0008+0x10\* $n$ )

The diagram shows the bit field mapping for Register 4.3. The bits are numbered 31 down to 0. Bit 31 is labeled '(reserved)'. Bits 0-2 are labeled 'Reset'. Bits 3-7 are labeled with interrupt enable names rotated diagonally: GDMA\_IN\_INFIFO\_UDF\_CH0\_INT\_ENA, GDMA\_IN\_INFIFO\_OVF\_CH0\_INT\_ENA, GDMA\_IN\_DSCR\_EMPTY\_CH0\_INT\_ENA, GDMA\_IN\_ERR\_EOF\_CH0\_INT\_ENA, GDMA\_IN\_SUC\_EOF\_CH0\_INT\_ENA, GDMA\_IN\_DONE\_CH0\_INT\_ENA, and GDMA\_IN\_INFIFO\_UDF\_CH1\_INT\_ENA.

31	7	6	5	4	3	2	1	0
0 0	0	0	0	0	0	0	0	0

**GDMA\_IN\_DONE\_CH $n$ \_INT\_ENA** 写 1 使能 GDMA\_IN\_DONE\_CH $n$ \_INT。 (R/W)

**GDMA\_IN\_SUC\_EOF\_CH $n$ \_INT\_ENA** 写 1 使能 GDMA\_IN\_SUC\_EOF\_CH $n$ \_INT。 (R/W)

**GDMA\_IN\_ERR\_EOF\_CH $n$ \_INT\_ENA** 写 1 使能 GDMA\_IN\_ERR\_EOF\_CH $n$ \_INT。 (R/W)

**GDMA\_IN\_DSCR\_ERR\_CH $n$ \_INT\_ENA** 写 1 使能 GDMA\_IN\_DSCR\_ERR\_CH $n$ \_INT。 (R/W)

**GDMA\_IN\_DSCR\_EMPTY\_CH $n$ \_INT\_ENA** 写 1 使能 GDMA\_IN\_DSCR\_EMPTY\_CH $n$ \_INT。 (R/W)

**GDMA\_INFIFO\_OVF\_CH $n$ \_INT\_ENA** 写 1 使能 GDMA\_INFIFO\_OVF\_CH $n$ \_INT。 (R/W)

**GDMA\_INFIFO\_UDF\_CH $n$ \_INT\_ENA** 写 1 使能 GDMA\_INFIFO\_UDF\_CH $n$ \_INT。 (R/W)

Register 4.4. GDMA\_IN\_INT\_CLR\_CH $n$ \_REG ( $n$ : 0-2) (0x000C+0x10\* $n$ )

The diagram shows the bit field mapping for Register 4.4. The bits are numbered 31 down to 0. Bit 31 is labeled '(reserved)'. Bits 0-2 are labeled 'Reset'. Bits 3-7 are labeled with interrupt clear names rotated diagonally: GDMA\_IN\_INFIFO\_UDF\_CH0\_INT\_CLR, GDMA\_IN\_INFIFO\_OVF\_CH0\_INT\_CLR, GDMA\_IN\_DSCR\_EMPTY\_CH0\_INT\_CLR, GDMA\_IN\_ERR\_EOF\_CH0\_INT\_CLR, GDMA\_IN\_SUC\_EOF\_CH0\_INT\_CLR, GDMA\_IN\_DONE\_CH0\_INT\_CLR, and GDMA\_IN\_INFIFO\_UDF\_CH1\_INT\_CLR.

31	7	6	5	4	3	2	1	0
0 0	0	0	0	0	0	0	0	0

**GDMA\_IN\_DONE\_CH $n$ \_INT\_CLR** 写 1 清除 GDMA\_IN\_DONE\_CH $n$ \_INT。 (WT)

**GDMA\_IN\_SUC\_EOF\_CH $n$ \_INT\_CLR** 写 1 清除 GDMA\_IN\_SUC\_EOF\_CH $n$ \_INT。 (WT)

**GDMA\_IN\_ERR\_EOF\_CH $n$ \_INT\_CLR** 写 1 清除 GDMA\_IN\_ERR\_EOF\_CH $n$ \_INT。 (WT)

**GDMA\_IN\_DSCR\_ERR\_CH $n$ \_INT\_CLR** 写 1 清除 GDMA\_IN\_DSCR\_ERR\_CH $n$ \_INT。 (WT)

**GDMA\_IN\_DSCR\_EMPTY\_CH $n$ \_INT\_CLR** 写 1 清除 GDMA\_IN\_DSCR\_EMPTY\_CH $n$ \_INT。 (WT)

**GDMA\_INFIFO\_OVF\_CH $n$ \_INT\_CLR** 写 1 清除 GDMA\_INFIFO\_OVF\_CH $n$ \_INT。 (WT)

**GDMA\_INFIFO\_UDF\_CH $n$ \_INT\_CLR** 写 1 清除 GDMA\_INFIFO\_UDF\_CH $n$ \_INT。 (WT)

Register 4.5. GDMA\_OUT\_INT\_RAW\_CH $n$ \_REG ( $n$ : 0-2) (0x0030+0x10\* $n$ )

31								6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

**GDMA\_OUT\_DONE\_CH $n$ \_INT\_RAW** GDMA\_OUT\_DONE\_CH $n$ \_INT 的原始中断状态。 (R/WTC/SS)

**GDMA\_OUT\_EOF\_CH $n$ \_INT\_RAW** GDMA\_OUT\_EOF\_CH $n$ \_INT 的原始中断状态。 (R/WTC/SS)

**GDMA\_OUT\_DSCR\_ERR\_CH $n$ \_INT\_RAW** GDMA\_OUT\_DSCR\_ERR\_CH $n$ \_INT 的原始中断状态。 (R/WTC/SS)

**GDMA\_OUT\_TOTAL\_EOF\_CH $n$ \_INT\_RAW** GDMA\_OUT\_TOTAL\_EOF\_CH $n$ \_INT 的原始中断状态。 (R/WTC/SS)

**GDMA\_OUTFIFO\_OVF\_CH $n$ \_INT\_RAW** GDMA\_OUTFIFO\_OVF\_CH $n$ \_INT 的原始中断状态。 (R/WTC/SS)

**GDMA\_OUTFIFO\_UDF\_CH $n$ \_INT\_RAW** GDMA\_OUTFIFO\_UDF\_CH $n$ \_INT 的原始中断状态。 (R/WTC/SS)

Register 4.6. GDMA\_OUT\_INT\_ST\_CH $n$ \_REG ( $n$ : 0-2) (0x0034+0x10\* $n$ )

31	6	5	4	3	2	1	0
0 0	0	0	0	0	0	0	Reset

GDMA\_OUT\_DONE\_CH $n$ \_INT\_ST GDMA\_OUT\_DONE\_CH $n$ \_INT 的屏蔽中断状态。 (RO)

GDMA\_OUT\_EOF\_CH $n$ \_INT\_ST GDMA\_OUT\_EOF\_CH $n$ \_INT 的屏蔽中断状态。 (RO)

GDMA\_OUT\_DSCR\_ERR\_CH $n$ \_INT\_ST GDMA\_OUT\_DSCR\_ERR\_CH $n$ \_INT 的屏蔽中断状态。 (RO)

GDMA\_OUT\_TOTAL\_EOF\_CH $n$ \_INT\_ST GDMA\_OUT\_TOTAL\_EOF\_CH $n$ \_INT 的屏蔽中断状态。 (RO)

GDMA\_OUTFIFO\_OVF\_CH $n$ \_INT\_ST GDMA\_OUTFIFO\_OVF\_CH $n$ \_INT 的屏蔽中断状态。 (RO)

GDMA\_OUTFIFO\_UDF\_CH $n$ \_INT\_ST GDMA\_OUTFIFO\_UDF\_CH $n$ \_INT 的屏蔽中断状态。 (RO)

Register 4.7. GDMA\_OUT\_INT\_ENA\_CH $n$ \_REG ( $n$ : 0-2) (0x0038+0x10\* $n$ )

31	6	5	4	3	2	1	0
0 0	0	0	0	0	0	0	Reset

GDMA\_OUT\_DONE\_CH $n$ \_INT\_ENA 写 1 使能 GDMA\_OUT\_DONE\_CH $n$ \_INT。 (R/W)

GDMA\_OUT\_EOF\_CH $n$ \_INT\_ENA 写 1 使能 GDMA\_OUT\_EOF\_CH $n$ \_INT。 (R/W)

GDMA\_OUT\_DSCR\_ERR\_CH $n$ \_INT\_ENA 写 1 使能 GDMA\_OUT\_DSCR\_ERR\_CH $n$ \_INT。 (R/W)

GDMA\_OUT\_TOTAL\_EOF\_CH $n$ \_INT\_ENA 写 1 使能 GDMA\_OUT\_TOTAL\_EOF\_CH $n$ \_INT。 (R/W)

GDMA\_OUTFIFO\_OVF\_CH $n$ \_INT\_ENA 写 1 使能 GDMA\_OUTFIFO\_OVF\_CH $n$ \_INT。 (R/W)

GDMA\_OUTFIFO\_UDF\_CH $n$ \_INT\_ENA 写 1 使能 GDMA\_OUTFIFO\_UDF\_CH $n$ \_INT。 (R/W)

Register 4.8. GDMA\_OUT\_INT\_CLR\_CH $n$ \_REG ( $n$ : 0-2) (0x003C+0x10\* $n$ )

The diagram shows the bit field mapping for Register 4.8. The register is 32 bits wide, with bit 31 reserved. Bits 6 to 0 are mapped to specific interrupt clear functions. The labels for the bits are rotated diagonally from top-right to bottom-left.

31		6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0

Bit 0 is labeled "Reset".

Labels for bits:

- GDMA\_OUTFIFO\_OVF\_CH $n$ \_INT\_CLR
- GDMA\_OUTFIFO\_UDF\_CH $n$ \_INT\_CLR
- GDMA\_OUT\_TOTAL\_EOF\_CH $n$ \_INT\_CLR
- GDMA\_OUT\_DSCR\_ERR\_CH $n$ \_INT\_CLR
- GDMA\_OUT\_EOF\_CH $n$ \_INT\_CLR
- GDMA\_OUT\_DONE\_CH $n$ \_INT\_CLR

**GDMA\_OUT\_DONE\_CH $n$ \_INT\_CLR** 写 1 清除 GDMA\_OUT\_DONE\_CH $n$ \_INT。 (WT)

**GDMA\_OUT\_EOF\_CH $n$ \_INT\_CLR** 写 1 清除 GDMA\_OUT\_EOF\_CH $n$ \_INT。 (WT)

**GDMA\_OUT\_DSCR\_ERR\_CH $n$ \_INT\_CLR** 写 1 清除 GDMA\_OUT\_DSCR\_ERR\_CH $n$ \_INT。 (WT)

**GDMA\_OUT\_TOTAL\_EOF\_CH $n$ \_INT\_CLR** 写 1 清除 GDMA\_OUT\_TOTAL\_EOF\_CH $n$ \_INT。 (WT)

**GDMA\_OUTFIFO\_OVF\_CH $n$ \_INT\_CLR** 写 1 清除 GDMA\_OUTFIFO\_OVF\_CH $n$ \_INT。 (WT)

**GDMA\_OUTFIFO\_UDF\_CH $n$ \_INT\_CLR** 写 1 清除 GDMA\_OUTFIFO\_UDF\_CH $n$ \_INT。 (WT)

## Register 4.9. GDMA\_AHB\_TEST\_REG (0x0060)

The diagram shows the bit field mapping for Register 4.9. The register is 32 bits wide, with bit 31 reserved. Bits 6 to 0 are mapped to specific functions. The labels for the bits are rotated diagonally from top-right to bottom-left.

31		6	5	4	3	2	0
0	0	0	0	0	0	0	0

Bit 0 is labeled "Reset".

Labels for bits:

- GDMA\_AHB\_TESTADDR
- (reserved)
- GDMA\_AHB\_TESTMODE

**GDMA\_AHB\_TESTMODE** 保留。 (R/W)

**GDMA\_AHB\_TESTADDR** 保留。 (R/W)

## Register 4.10. GDMA\_MISC\_CONF\_REG (0x0064)

The diagram shows the bit field layout of the GDMA\_MISC\_CONF\_REG register. It consists of a 32-bit wide register with the most significant bit (MSB) at index 31 and the least significant bit (LSB) at index 0. The register is divided into several fields:

- (reserved)**: Bits 31 to 24.
- GDMA\_CLK\_EN**: Bit 23.
- GDMA\_ARB\_PRI\_DIS**: Bit 22.
- (reserved)**: Bit 21.
- GDMA\_AHBM\_RST\_INTER**: Bit 0.

Below the register bits, there is a row of four boxes labeled 4, 3, 2, 1, and 0, representing the bit widths of the fields. To the right of the register, the label "Reset" is shown.

31	4	3	2	1	0
0 0	0	0	0	0	Reset

**GDMA\_AHBM\_RST\_INTER** 先写 1 再写 0 复位内部 AHB FSM。 (R/W)

**GDMA\_ARB\_PRI\_DIS** 配置是否关闭通道固定优先级仲裁。

- 0: 开启
  - 1: 关闭
- (R/W)

**GDMA\_CLK\_EN** 配置时钟门控。

- 0: 仅在应用写寄存器时开启时钟
  - 1: 一直强制为寄存器开启时钟
- (R/W)

Register 4.11. GDMA\_IN\_CONF0\_CH $n$ \_REG ( $n$ : 0-2) (0x0070+0xC0\* $n$ )

31																														
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

**GDMA\_IN\_RST\_CH $n$**  先写 1 再写 0 复位 GDMA 通道 0 的 RX FSM 和 RX FIFO 指针。 (R/W)

**GDMA\_IN\_LOOP\_TEST\_CH $n$**  保留。 (R/W)

**GDMA\_INDSCR\_BURST\_EN\_CH $n$**  配置是否开启 INCR 突发传输让接收通道  $n$  读取描述符。

- 0: 关闭
  - 1: 开启
- (R/W)

**GDMA\_IN\_DATA\_BURST\_EN\_CH $n$**  配置是否开启接收通道  $n$  突发传输。

- 0: 关闭
  - 1: 开启
- (R/W)

**GDMA\_MEM\_TRANS\_EN\_CH $n$**  配置是否开启存储器到存储器数据传输。

- 0: 关闭
  - 1: 开启
- (R/W)

**GDMA\_IN\_ETM\_EN\_CH $n$**  配置是否开启接收通道  $n$  的 ETM 控制。

- 0: 关闭
  - 1: 开启
- (R/W)

Register 4.12. GDMA\_IN\_CONF1\_CH $n$ \_REG ( $n$ : 0-2) (0x0074+0xC0\* $n$ )

The diagram shows the bit field layout of Register 4.12. The register is 32 bits wide, divided into four main sections: a 1-bit reserved field at the top, followed by 12 bits for configuration, another 1-bit reserved field, and a 1-bit Reset control at the bottom. The middle section is labeled 'GDMA\_IN\_CHECK\_OWNER\_CHO'.

31													13	12	11	0														
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**GDMA\_IN\_CHECK\_OWNER\_CH $n$**  配置是否开启接收通道  $n$  的 owner 位检查。

0: 关闭

1: 开启

(R/W)

Register 4.13. GDMA\_IN\_POP\_CH $n$ \_REG ( $n$ : 0-2) (0x007C+0xC0\* $n$ )

The diagram shows the bit field layout of Register 4.13. The register is 32 bits wide, divided into three main sections: a 1-bit reserved field at the top, followed by 12 bits for configuration, and a 1-bit Reset control at the bottom. The middle section is labeled 'GDMA\_INFIFO\_POP\_CHO' and 'GDMA\_INFIFO\_RDATA\_CHO'.

31													13	12	11	0														
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**GDMA\_INFIFO\_RDATA\_CH $n$**  表示从 GDMA FIFO 弹出的数据。 (RO)

**GDMA\_INFIFO\_POP\_CH $n$**  配置从 GDMA FIFO 中弹出数据。

0: 无效值。没有作用

1: 弹出

(WT)

Register 4.14. GDMA\_IN\_LINK\_CH $n$ \_REG ( $n$ : 0-2) (0x0080+0xC0\* $n$ )

The diagram shows the bit field layout of the register. The bits are numbered from 31 to 0. Bit 31 is labeled '(reserved)'. Bits 25 to 19 are labeled with their respective functions: GDMA\_INLINK\_PARK\_CH0, GDMA\_INLINK\_RESTART\_CH0, GDMA\_INLINK\_START\_CH0, GDMA\_INLINK\_STOP\_CH0, and GDMA\_INLINK\_AUTO\_RET\_CH0. Bit 18 is labeled 'GDMA\_INLINK\_ADDR\_CH0'. The least significant bit, bit 0, is labeled '0' and 'Reset'.

31	25	24	23	22	21	20	19	0
0	0	0	0	0	0	1		0x000

**GDMA\_INLINK\_ADDR\_CH $n$**  表示第一个接收链表描述符地址的低 20 位。 (R/W)

**GDMA\_INLINK\_AUTO\_RET\_CH $n$**  配置是否在接收数据有错时返回到当前接收链表描述符的地址。

- 0: 不返回
  - 1: 返回
- (R/W)

**GDMA\_INLINK\_STOP\_CH $n$**  配置 GDMA 的接收通道  $n$  停止接收数据。

- 0: 无效值。没有作用
  - 1: 停止
- (WT)

**GDMA\_INLINK\_START\_CH $n$**  配置是否开启 GDMA 的接收通道  $n$  进行数据传输。

- 0: 关闭
  - 1: 开启
- (WT)

**GDMA\_INLINK\_RESTART\_CH $n$**  配置重启接收通道  $n$  进行 GDMA 传输。

- 0: 无效值。没有作用
  - 1: 重启
- (WT)

**GDMA\_INLINK\_PARK\_CH $n$**  表示接收链表描述符 FSM 的状态。

- 0: 运行
  - 1: 空闲
- (RO)

Register 4.15. GDMA\_OUT\_CONFO\_CHn\_REG ( $n$ : 0-2) (0x00D0+0xC0\* $n$ )

**GDMA\_OUT\_RST\_CH $n$**  配置 GDMA 通道  $n$  TX FSM 和 TX FIFO 指针的复位状态。

0: 复位释放  
1: 复位  
(R/W)

**GDMA\_OUT\_LOOP\_TEST\_CHn** 保留。 (R/W)

**GDMA\_OUT\_AUTO\_WRBACK\_CH<sub>n</sub>** 配置在发送完 TX FIFO 中的所有数据时是否开启发送链表自动回写。

0: 关闭  
1: 开启  
(R/W)

**GDMA\_OUT\_EOF\_MODE\_CHn** 配置生成 EOF 标志的时间。

0: 待发送数据推入 GDMA FIFO 时生成发送通道  $n$  的 EOF 标志。  
1: 待发送数据从 GDMA FIFO 中弹出时生成发送通道  $n$  的 EOF 标志。  
(R/W)

**GDMA\_OUTDSCR\_BURST\_EN\_CHn** 配置是否开启 INCR 突发传输，让发送通道  $n$  读取描述符。

0: 关闭  
1: 开启  
(R/W)

**GDMA\_OUT\_DATA\_BURST\_EN\_CHn** 配置是否开启发送通道  $n$  INCR 突发传输。

0: 关闭  
1: 开启  
(R/W)

**GDMA\_OUT\_ETM\_EN\_CH $n$**  配置是否开启发送通道  $n$  的 ETM 控制。

0: 关闭  
1: 开启  
(R/W)

Register 4.16. GDMA\_OUT\_CONF1\_CH $n$ \_REG ( $n$ : 0-2) (0x00D4+0xC0\* $n$ )

Diagram illustrating the bit fields of Register 4.16:

31				13	12	11				0	
0	0	0	0	0	0	0	0	0	0	0	Reset

Labels for the bit fields:

- (reserved)
- GDMA\_OUT\_CHECK\_OWNER\_CH0
- (reserved)
- Reset

**GDMA\_OUT\_CHECK\_OWNER\_CH $n$**  配置是否开启发送通道  $n$  的 owner 位检查。

- 0: 关闭
- 1: 开启
- (R/W)

Register 4.17. GDMA\_OUT\_PUSH\_CH $n$ \_REG ( $n$ : 0-2) (0x00DC+0xC0\* $n$ )

Diagram illustrating the bit fields of Register 4.17:

31				10	9	8				0	
0	0	0	0	0	0	0	0	0	0	0	Reset

Labels for the bit fields:

- (reserved)
- GDMA\_OUTFIFO\_PUSH\_CH0
- GDMA\_OUTFIFO\_WDATA\_CH0
- Reset

**GDMA\_OUTFIFO\_WDATA\_CH $n$**  表示需要推入 GDMA FIFO 中的数据。 (R/W)

**GDMA\_OUTFIFO\_PUSH\_CH $n$**  配置将数据推入 GDMA FIFO。

- 0: 无效值。没有作用
- 1: 推入
- (WT)

Register 4.18. GDMA\_OUT\_LINK\_CH $n$ \_REG ( $n$ : 0-2) (0x00E0+0xC0\* $n$ )

31	24	23	22	21	20	19	0
0	0	0	0	0	0	1	0x000 Reset

**GDMA\_OUTLINK\_ADDR\_CH $n$**  表示第一个发送链表描述符地址的低 20 位。 (R/W)

**GDMA\_OUTLINK\_STOP\_CH $n$**  配置 GDMA 的发送通道  $n$  停止发送数据。

- 0: 无效值。没有作用
- 1: 停止  
(WT)

**GDMA\_OUTLINK\_START\_CH $n$**  配置是否开启 GDMA 的发送通道  $n$  进行数据传输。

- 0: 关闭
- 1: 开启  
(WT)

**GDMA\_OUTLINK\_RESTART\_CH $n$**  配置重启发送通道  $n$  进行 GDMA 传输。

- 0: 无效值。没有作用
- 1: 重启  
(WT)

**GDMA\_OUTLINK\_PARK\_CH $n$**  表示发送链表描述符 FSM 的状态。

- 0: 运行
- 1: 空闲  
(RO)

## Register 4.19. GDMA\_DATE\_REG (0x0068)

31	0
0x2202250	Reset

**GDMA\_DATE** 版本控制寄存器。 (R/W)

Register 4.20. GDMA\_INFIFO\_STATUS\_CH $n$ \_REG ( $n$ : 0-2) (0x0078+0xC0\* $n$ )

The diagram illustrates the bit field layout of Register 4.20. GDMA\_INFIFO\_STATUS\_CH $n$ \_REG. The register is 32 bits wide, divided into four main sections:

- Bit 31 to Bit 22:** Labeled '(reserved)'.
- Bit 21 to Bit 16:** Labeled 'GDMA\_IN\_BUF\_HUNGRY\_CH $n$ '.
- Bit 15 to Bit 10:** Labeled 'GDMA\_IN\_REMAIN\_UNDER\_4B\_CHO'.
- Bit 9 to Bit 5:** Labeled 'GDMA\_IN\_REMAIN\_UNDER\_3B\_CHO'.
- Bit 4 to Bit 3:** Labeled 'GDMA\_IN\_REMAIN\_UNDER\_2B\_CHO'.
- Bit 2 to Bit 1:** Labeled 'GDMA\_IN\_REMAIN\_UNDER\_1B\_CHO'.
- Bit 1:** Labeled '(reserved)'.
- Bit 0:** Labeled 'Reset'.

31	28	27	26	25	24	23	22	8	7	2	1	0
0	0	0	0	0	1	1	1	0	0	0	0	0

**GDMA\_INFIFO\_FULL\_CH $n$**  表示 L1 RX FIFO 是否为满。

- 0: 未满
  - 1: 已满
- (RO)

**GDMA\_INFIFO\_EMPTY\_CH $n$**  表示 L1 RX FIFO 是否为空。

- 0: 未空
  - 1: 已空
- (RO)

**GDMA\_INFIFO\_CNT\_CH $n$**  表示接收通道  $n$  L1 RX FIFO 中的字节数。 (RO)

**GDMA\_IN\_REMAIN\_UNDER\_1B\_CH $n$**  保留。 (RO)

**GDMA\_IN\_REMAIN\_UNDER\_2B\_CH $n$**  保留。 (RO)

**GDMA\_IN\_REMAIN\_UNDER\_3B\_CH $n$**  保留。 (RO)

**GDMA\_IN\_REMAIN\_UNDER\_4B\_CH $n$**  保留。 (RO)

**GDMA\_IN\_BUF\_HUNGRY\_CH $n$**  保留。 (RO)

Register 4.21. GDMA\_IN\_STATE\_CH $n$ \_REG ( $n$ : 0-2) (0x0084+0xC0\* $n$ )

31	23	22	20	19	18	17	0
0	0	0	0	0	0	0	0

Reset

**GDMA\_INLINK\_DSCR\_ADDR\_CH $n$**  表示下一个预读取（但未处理）的接收链表描述符所在地址的低 18 位。如果当前处理的接收链表描述符是最后一个描述符，则该字段表示当前处理的接收链表描述符地址。(RO)

**GDMA\_IN\_DSCR\_STATE\_CH $n$**  保留。(RO)

**GDMA\_IN\_STATE\_CH $n$**  保留。(RO)

Register 4.22. GDMA\_IN\_SUC\_EOF\_DES\_ADDR\_CH $n$ \_REG ( $n$ : 0-2) (0x0088+0xC0\* $n$ )

31	0
0x000000	Reset

**GDMA\_IN\_SUC\_EOF\_DES\_ADDR\_CH $n$**  表示 EOF 位为 1 的接收链表描述符的地址。(RO)

Register 4.23. GDMA\_IN\_ERR\_EOF\_DES\_ADDR\_CH $n$ \_REG ( $n$ : 0-2) (0x008C+0xC0\* $n$ )

GDMA\_IN\_ERR\_EOF\_DES\_ADDR\_CH $n$

31	0
0x000000	Reset

**GDMA\_IN\_ERR\_EOF\_DES\_ADDR\_CH $n$**  表示当前接收数据有错时，相应接收链表描述符的位置。仅对 UHCI 或 PARLIO 有效。(RO)

Register 4.24. GDMA\_IN\_DSCR\_CH $n$ \_REG ( $n$ : 0-2) (0x0090+0xC0\* $n$ )

GDMA\_INLINK\_DSCR\_CH $n$

31	0
0	Reset

**GDMA\_INLINK\_DSCR\_CH $n$**  表示当前已预读取的接收链表描述符指向的下一个接收链表描述符地址  $x+1$ 。(RO)

Register 4.25. GDMA\_IN\_DSCR\_BFO\_CH $n$ \_REG ( $n$ : 0-2) (0x0094+0xC0\* $n$ )

GDMA\_INLINK\_DSCR\_BFO\_CH $n$

31	0
0	Reset

**GDMA\_INLINK\_DSCR\_BFO\_CH $n$**  表示当前已预读取的接收链表描述符所在地址  $x$ 。(RO)

Register 4.26. GDMA\_IN\_DSCR\_BF1\_CH $n$ \_REG ( $n$ : 0-2) (0x0098+0xC0\* $n$ )

GDMA\_INLINK\_DSCR\_BF1\_CH $n$

31	0
0	Reset

GDMA\_INLINK\_DSCR\_BF1\_CH $n$  表示前一个已预读取的接收链表描述符所在地址 x-1。 (RO)

Register 4.27. GDMA\_OUTFIFO\_STATUS\_CH $n$ \_REG ( $n$ : 0-2) (0x00D8+0xC0\* $n$ )

GDMA\_OUT\_REMAIN\_UNDER\_4B\_CH $n$

GDMA\_OUT\_REMAIN\_UNDER\_3B\_CH $n$

GDMA\_OUT\_REMAIN\_UNDER\_2B\_CH $n$

GDMA\_OUT\_REMAIN\_UNDER\_1B\_CH $n$

(reserved)

(reserved)

GDMA\_OUTFIFO\_CNT\_CH $n$

GDMA\_OUTFIFO\_EMPTY\_CH $n$

GDMA\_OUTFIFO\_FULL\_CH $n$

31	27	26	25	24	23	22	8	7	2	1	0
0	0	0	0	0	1	1	1	0	0	0	0

GDMA\_OUTFIFO\_FULL\_CH $n$  表示 L1 TX FIFO 是否为满。

0: 未满

1: 已满

(RO)

GDMA\_OUTFIFO\_EMPTY\_CH $n$  表示 L1 TX FIFO 是否为空。

0: 未空

1: 已空

(RO)

GDMA\_OUTFIFO\_CNT\_CH $n$  表示发送通道  $n$  L1 TX FIFO 中的字节数。 (RO)

GDMA\_OUT\_REMAIN\_UNDER\_1B\_CH $n$  保留。 (RO)

GDMA\_OUT\_REMAIN\_UNDER\_2B\_CH $n$  保留。 (RO)

GDMA\_OUT\_REMAIN\_UNDER\_3B\_CH $n$  保留。 (RO)

GDMA\_OUT\_REMAIN\_UNDER\_4B\_CH $n$  保留。 (RO)

Register 4.28. GDMA\_OUT\_STATE\_CH $n$ \_REG ( $n$ : 0-2) (0x00E4+0xC0\* $n$ )

Diagram illustrating the bit fields of Register 4.28:

31	23	22	20	19	18	17	0
0	0	0	0	0	0	0	0

Reset

**GDMA\_OUTLINK\_DSCR\_ADDR\_CH $n$**  表示下一个预读取（但未处理）的发送接收链表描述符所在地址的低 18 位。如果当前处理的发送链表描述符是最后一个描述符，则该字段表示当前处理的发送链表描述符地址。(RO)

**GDMA\_OUT\_DSCR\_STATE\_CH $n$**  保留。(RO)

**GDMA\_OUT\_STATE\_CH $n$**  保留。(RO)

Register 4.29. GDMA\_OUT\_EOF\_DES\_ADDR\_CH $n$ \_REG ( $n$ : 0-2) (0x00E8+0xC0\* $n$ )

Diagram illustrating the bit field of Register 4.29:

31	0
0x0000000	Reset


**GDMA\_OUT\_EOF\_DES\_ADDR\_CH $n$**  表示 EOF 位为 1 的发送链表描述符的地址。(RO)

Register 4.30. GDMA\_OUT\_EOF\_BFR\_DES\_ADDR\_CH $n$ \_REG ( $n$ : 0-2) (0x00EC+0xC0\* $n$ )


Diagram illustrating the bit field of Register 4.30:

31	0
0x0000000	Reset


**GDMA\_OUT\_EOF\_BFR\_DES\_ADDR\_CH $n$**  表示倒数第二个发送链表描述符的地址。(RO)

Register 4.31. GDMA\_OUT\_DSCR\_CH $n$ \_REG ( $n$ : 0-2) (0x00F0+0xC0\* $n$ )

**GDMA\_OUTLINK\_DSCR\_CH $n$**  表示当前已预读取的发送链表描述符指向的下一个发送链表描述符地址  $y+1$ 。 (RO)

Register 4.32. GDMA\_OUT\_DSCR\_BFO\_CH $n$ \_REG ( $n$ : 0-2) (0x00F4+0xC0\* $n$ )

**GDMA\_OUTLINK\_DSCR\_BFO\_CH $n$**  表示当前已预读取的发送链表描述符所在地址  $y$ 。 (RO)

Register 4.33. GDMA\_OUT\_DSCR\_BF1\_CH $n$ \_REG ( $n$ : 0-2) (0x00F8+0xC0\* $n$ )

**GDMA\_OUTLINK\_DSCR\_BF1\_CH $n$**  表示前一个已预读取的发送链表描述符所在地址  $y-1$ 。 (RO)

#### Register 4.34. GDMA\_IN\_PRI\_CH $n$ \_REG ( $n$ : 0-2) (0x009C+0xC0\* $n$ )

**GDMA\_RX\_PRI\_CH $n$**  配置接收通道  $n$  对的优先级。

取值范围：0 ~ 9

值越大，优先级越高。(R/W)

Register 4.35. GDMA\_OUT\_PRI\_CHn\_REG ( $n$ : 0-2) (0x00FC+0xC0\*n)

**GDMA\_TX\_PRI\_CHn** 配置发送通道 *n* 对的优先级。

取值范围：0 ~ 9

值越大，优先级越高。(R/W)

Register 4.36. GDMA\_IN\_PERI\_SEL\_CH $n$ \_REG ( $n$ : 0-2) (0x00A0+0xC0\* $n$ )

The diagram shows the bit field layout of the register. It consists of a 32-bit wide register divided into two main sections: a 28-bit field from bit 31 down to bit 0, and a 4-bit field starting at bit 6. The 28-bit field is labeled '(reserved)'. The 4-bit field is labeled 'GDMA\_PERI\_IN\_SEL\_CHO' and contains the value '0x3f' with a 'Reset' label below it.

31	(reserved)																												6	5	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0x3f	Reset

**GDMA\_PERI\_IN\_SEL\_CH $n$**  配置连接接收通道  $n$  的外设。

- 0: SPI2
  - 1: Dummy-1
  - 2: UHCI
  - 3: I2S
  - 4: Dummy-4
  - 5: Dummy-5
  - 6: AES
  - 7: SHA
  - 8: ADC
  - 9: Parallel IO
  - 10 ~ 15: Dummy-10 ~ 15
  - 16 ~ 63: 无效值
- (R/W)

Register 4.37. GDMA\_OUT\_PERI\_SEL\_CH $n$ \_REG ( $n$ : 0-2) (0x0100+0xC0\* $n$ )

			GDMA_PERI_OUT_SEL_CHO	
(reserved)				
31	6	5	0	Reset
0	0	0	0	0x3f

**GDMA\_PERI\_OUT\_SEL\_CH $n$**  配置连接发送通道  $n$  的外设。

- 0: SPI2
  - 1: Dummy-1
  - 2: UHCI
  - 3: I2S
  - 4: Dummy-4
  - 5: Dummy-5
  - 6: AES
  - 7: SHA
  - 8: ADC
  - 9: Parallel IO
  - 10 ~ 15: Dummy-10 ~ 15
  - 16 ~ 63: 无效值
- (R/W)

## 第 II 卷

### 存储器组织结构

该部分详细描述系统的存储器组织结构，例如 RAM、ROM、eFuse 和外部存储器的组织和映射，为理解与存储器相关的子系统提供了框架。

# 第 5 章

## 系统和存储器

### 5.1 概述

ESP32-C6 是一个超低功耗和高度集成的系统，它集成了：

- 一颗高性能 RISC-V 32 位单核处理器 (HP CPU)，四级流水线架构，主频高达 160 MHz
- 一颗低功耗 RISC-V 32 位单核处理器 (LP CPU)，二级流水线架构，主频高达 20 MHz

所有的内部存储器、外部存储器以及外设都分布在 HP CPU 和 LP CPU 的总线上。

### 5.2 主要特性

- 地址空间
  - 832 KB 内部存储器空间，可被指令总线或数据总线访问
  - 832 KB 外设地址空间
  - 16 MB 外部存储器虚拟地址空间，可被指令总线或数据总线访问
  - 512 KB 内部 DMA 地址空间

- 内部存储器
  - 320 KB 的 ROM
  - 512 KB 的 HP 存储器 (HP SRAM)
  - 16 KB 的 LP 存储器 (LP SRAM)

- 外部存储器
  - 最大支持 16 MB 片外 flash

- 外设空间
  - 总计 51 个模块/外设

- GDMA
  - 8 个具有 GDMA 功能的模块/外设

图 5.2-1 描述了系统结构与地址映射结构。




图 5.2-1. 系统结构与地址映射结构

#### 说明：

- 地址空间中可用的地址范围可能大于实际可用的内存。
- 关于 CPU Sub-system，详情请参考章节 1 高性能处理器。

## 5.3 功能描述

### 5.3.1 地址映射

所有非保留地址均可通过指令总线和数据总线进行访问，即指令总线和数据总线访问的地址空间一样。

HP CPU 和 LP CPU 的数据总线与指令总线均为小端序。HP CPU 和 LP CPU 可以通过数据总线进行单字节、双字节、四字节的数据访问。

CPU 能够：

- 通过数据总线与指令总线直接访问内部存储器。
- (仅 HP CPU 可以) 通过 Cache 访问映射到虚地址空间的外部存储器。
- 通过数据总线直接访问模块/外设。

表 5.3-1 描述了数据总线与指令总线中的各段地址所能访问的目标。

表 5.3-1. 地址映射

总线类型	边界地址		容量	目标
	低位地址	高位地址		
	0x0000_0000	0x3FFF_FFFF		保留
数据总线/指令总线	0x4000_0000	0x4004_FFFF	320 KB	ROM <sup>*</sup>
	0x4005_0000	0x407F_FFFF		保留
数据总线/指令总线	0x4080_0000	0x4087_FFFF	512 KB	HP SRAM <sup>*</sup>
	0x4088_0000	0x41FF_FFFF		保留
数据总线/指令总线	0x4200_0000	0x42FF_FFFF	16 MB	外部存储器
	0x4300_0000	0x4FFF_FFFF		保留
数据总线/指令总线	0x5000_0000	0x5000_3FFF	16 KB	LP SRAM <sup>*</sup>
	0x5000_4000	0x5FFF_FFFF		保留
数据总线/指令总线	0x6000_0000	0x600C_FFFF	832 KB	外设
	0x600D_0000	0xFFFF_FFFF		保留

\* 所有内部存储器均接受权限管理。只有获取到访问内部存储器的访问权限，才可以执行正常的访问操作，HP CPU 和 LP CPU 访问内部存储器时才可以被响应。关于权限管理的更多信息，请参考章节 [16 权限控制](#)。

### 5.3.2 内部存储器

ESP32-C6 的内部存储器包含如下三种类型：

- ROM (320 KB): ROM 是只读存储器，不可编程。其中存放有一些系统底层软件 ROM 的代码和只读数据。
- HP SRAM (512 KB): HP SRAM 是易失性存储器，可以快速响应 HP CPU 和 LP CPU 的访问请求 (HP CPU 通常是一个 HP CPU 时钟周期)。
- LP SRAM (16 KB): LP SRAM 以静态 RAM (SRAM) 方式实现，因此也是易失性存储器。但是，在 Deep-sleep 模式下，存放在 LP SRAM 中的数据不会丢失。LP SRAM 可以被 HP CPU 和 LP CPU 访问，通常用来存放一些在睡眠模式下仍需保持的程序指令和数据。

#### 1. ROM

ROM 的容量为 320 KB，只读。如表 5.3-1 所示，HP CPU 可以通过指令总线或数据总线地址段 0x4000\_0000 ~ 0x4004\_FFFF 访问这部分存储器。

#### 2. HP SRAM

HP SRAM 的容量为 512 KB，可读可写。如表 5.3-1 所示，HP CPU 和 LP CPU 可以通过数据总线或指令总线访问这部分存储器。

#### 3. LP SRAM

LP SRAM 容量为 16 KB，为可读可写的 SRAM。如表 5.3-1 所示，HP CPU 和 LP CPU 可以通过数据总线和指令总线的共用地址段 0x5000\_0000 ~ 0x5000\_3FFF 访问这部分存储器。

LP SRAM 存在两种访问模式：

- 高速访问模式：以 HP CPU 时钟频率进行访问，此时 HP CPU 能够无延迟访问 LP SRAM，但是 LP CPU 访问 LP SRAM 的延迟在十几个到几十个 LP CPU 周期不等。

- 低速访问模式：以 LP CPU 时钟频率进行访问，此时 LP CPU 能够无延迟访问 LP SRAM，但是 HP CPU 访问 LP SRAM 的延迟在十几个到几十个 HP CPU 周期不等。

用户可根据应用场景进行模式的切换，比如：

- 如果 LP CPU 未启动，可以切换到高速模式，从而提高 HP CPU 访问速度。
- 如果 LP CPU 正在 LP SRAM 执行代码，可以切换到低速访问模式。

注意当 HP CPU 休眠时必须切换到低速模式。

切换配置流程：

- 配置 `LP_AON_FAST_MEM_MUX_SEL` 选择模式：
  - 1: 高速模式
  - 0: 低速模式
- 配置 `LP_AON_FAST_MEM_MUX_SEL_UPDATE` 开始切换
- 查询 `LP_AON_FAST_MEM_MUX_SEL_STATUS` 确认是否切换完成：
  - 0: 表示切换完成。
  - 1: 表示切换未完成。

### 5.3.3 外部存储器

ESP32-C6 支持以 SPI、Dual SPI、Quad SPI、QPI 等接口形式连接片外 flash。ESP32-C6 还支持基于 XTS-AES 算法的硬件手动加密和自动解密功能，从而保护开发者片外 flash 中的程序和数据。

#### 5.3.3.1 外部存储器地址映射

HP CPU 借助高速缓存 (Cache) 来访问外部存储器。Cache 将根据内存管理单元 (Memory Management Unit, MMU) 中的信息把 HP CPU 的地址 (0x4200\_0000 ~ 0x42FF\_FFFF) 映射为访问片外存储的实地址。经过地址映射，ESP32-C6 最大支持 16 MB 的片外 flash。请注意，指令总线地址空间 (16 MB) 和数据总线地址空间 (16 MB) 是共用的。

#### 5.3.3.2 高速缓存

如图 5.3-1 所示，ESP32-C6 采用一个只读的统一 Cache，为 4 路组相联，容量为 32 KB，块大小为 32 字节。指令总线和数据总线可以同时访问该 Cache，Cache 经过仲裁对其中一个做出响应。当 Cache 缺失时，Cache 控制器会向外部存储器发起请求。




图 5.3-1. Cache 系统结构

### 5.3.3.3 Cache 操作

ESP32-C6 Cache 支持如下几种操作：

- 失效 (Invalidate)**: 该操作用于删除 Cache 中的有效数据。该操作完成后，删除的数据将仅存于外部存储器中。如果 HP CPU 接着去访问该数据，那么需要访问外部存储器。该操作包括两种类型：整体失效 (Invalidate-All) 和手动失效 (Manual-Invalidate)。手动失效仅对 Cache 中落入指定区域的地址对应的数据做失效处理，而整体失效会对 Cache 中的所有数据做失效处理。
- 预取 (Preload)**: 该功能用于将指令和数据提前加载到 Cache 中。预取操作的最小单位为 1 个块。预取分为手动预取 (Manual-Preload) 和自动预取 (Auto-Preload)，手动预取是指硬件按软件指定的虚地址预取一段连续的数据；自动预取是指硬件根据当前命中/缺失（取决于配置）的地址，自动地预取一段连续的数据。
- 锁定/解锁 (Lock/Unlock)**: 该操作用于保护 Cache 中的数据不被替换掉。锁定分为预锁定和手动锁定。预锁定开启时，Cache 在填充缺失数据到 Cache 时，如果该数据落在指定区域，则该数据将被锁定，未落入指定区域的数据不会被锁定。手动锁定开启时，Cache 检查 Cache 中的数据，并将落在指定区域的数据锁定，未落入指定区域的数据不会被锁定。当缺失发生时，Cache 会优先替换掉未被锁定的那一路的数据，因此锁定区域的数据会一直保存在 Cache 中。但当所有路都被锁定时，Cache 将进行正常替换，就像所有路都没有被锁定一样。解锁是锁定的逆操作，但解锁只有手动解锁。

请注意，手动失效操作只对未被锁定的数据起作用。如果想对已锁定的数据执行手动失效操作，请先解锁这些数据。

### 5.3.4 GDMA 地址空间

ESP32-C6 中的 GDMA (General Direct Memory Access) 外设包含三个 TX 通道和三个 RX 通道，可提供直接内存访问 (Direct Memory Access, DMA) 服务，包括：

- 内部存储器中不同位置的数据搬运
- 模块/外设和内部存储器之间的数据搬运

GDMA 可以通过与数据总线完全相同的地址读写 HP SRAM，即 GDMA 通过地址 0x4080\_0000 ~ 0x4087\_FFFF 访问 HP SRAM。

ESP32-C6 中共有八个外设/模块可以和 GDMA 联合工作。如图 5.3-2 所示，其中的八根竖线依次对应这八个具有 GDMA 功能的外设/模块，横线表示 GDMA 的某一通道（可为任意通道），竖线与横线的交点表示对应外设/模块可以访问 GDMA 的某一通道。同一行上有多个交点则表示这几个外设/模块不可以同时开启 GDMA 功能。




图 5.3-2. 具有 GDMA 功能的外设/模块

具有 GDMA 功能的模块/外设通过 GDMA 可以访问任何 GDMA 可以访问到的存储器。更多关于 GDMA 的信息，请参考章节 [4 通用 DMA 控制器 \(GDMA\)](#)。

**说明：**

当使用 GDMA 访问任何存储器时，都需要获取对应的访问权限，否则访问将会失败。关于权限管理的更多信息，请参考章节 [16 权限控制](#)。

### 5.3.5 模块/外设地址空间映射

表 5.3-2 详细列出了模块/外设地址空间的各段地址与其能访问到的模块/外设的映射关系。其中，“**边界地址**”（包括低位地址和高位地址）栏中的两列数值共同决定了对应模块/外设的地址空间。

表 5.3-2. 模块/外设地址空间映射表

目标	边界地址		容量 (KB)
	低位地址	高位地址	
UART 控制器 0 (UART0)	0x6000_0000	0x6000_0FFF	4
UART 控制器 1 (UART1)	0x6000_1000	0x6000_1FFF	4

见下页

表 5.3-2 – 接上页

目标	边界地址		容量 (KB)
	低位地址	高位地址	
片外存储器加密与解密 (XTS_AES)	0x6000_2000	0x6000_2FFF	4
保留	0x6000_3000	0x6000_3FFF	
I2C 控制器 (I2C)	0x6000_4000	0x6000_4FFF	4
UHCI 控制器 (UHCI)	0x6000_5000	0x6000_5FFF	4
红外遥控 (RMT)	0x6000_6000	0x6000_6FFF	4
LED PWM 控制器 (LEDC)	0x6000_7000	0x6000_7FFF	4
定时器组 0 (TIMG 0)	0x6000_8000	0x6000_8FFF	4
定时器组 1 (TIMG 1)	0x6000_9000	0x6000_9FFF	4
系统定时器 (SYSTIMER)	0x6000_A000	0x6000_AFFF	4
双线汽车接口 0 (TWAIO)	0x6000_B000	0x6000_BFFF	4
I2S 控制器 (I2S)	0x6000_C000	0x6000_CFFF	4
双线汽车接口 1 (TWAI1)	0x6000_D000	0x6000_DFFF	4
逐次逼近型模数转换器 (SAR ADC)	0x6000_E000	0x6000_EFFF	4
USB 串口/JTAG 控制器	0x6000_F000	0x6000_FFFF	4
中断矩阵 (INTMTX)	0x6001_0000	0x6001_0FFF	4
保留	0x6001_1000	0x6001_1FFF	
脉冲计数控制器 (PCNT)	0x6001_2000	0x6001_2FFF	4
事件任务矩阵 (SOC_ETM)	0x6001_3000	0x6001_3FFF	4
电机控制器 (MCPWM)	0x6001_4000	0x6001_4FFF	4
并行 IO 控制器 (PARL_IO)	0x6001_5000	0x6001_5FFF	4
SDIO HINF*	0x6001_6000	0x6001_6FFF	4
SDIO SLC*	0x6001_7000	0x6001_7FFF	4
SDIO SLHOST*	0x6001_8000	0x6001_8FFF	4
保留	0x6001_9000	0x6007_FFFF	
通用 DMA 控制器 (GDMA)	0x6008_0000	0x6008_0FFF	4
通用 SPI2 控制器 (GP-SPI2)	0x6008_1000	0x6008_1FFF	4
保留	0x6008_2000	0x6008_7FFF	
AES 加速器 (AES)	0x6008_8000	0x6008_8FFF	4
SHA 加速器 (SHA)	0x6008_9000	0x6008_9FFF	4
RSA 加速器 (RSA)	0x6008_A000	0x6008_AFFF	4
ECC 加速器 (ECC)	0x6008_B000	0x6008_BFFF	4
数字签名 (DS)	0x6008_C000	0x6008_CFFF	4
HMAC 加速器 (HMAC)	0x6008_D000	0x6008_DFFF	4
保留	0x6008_E000	0x6008_FFFF	
IO MUX	0x6009_0000	0x6009_0FFF	4
GPIO 交换矩阵	0x6009_1000	0x6009_1FFF	4
内存访问监控 (MEM_MONITOR)*	0x6009_2000	0x6009_2FFF	4
保留	0x6009_4000	0x6009_4FFF	
高性能系统寄存器 (HP_SYSREG)	0x6009_5000	0x6009_5FFF	4
电源/时钟/复位寄存器 (PCR)	0x6009_6000	0x6009_6FFF	4
保留	0x6009_7000	0x6009_7FFF	

见下页

表 5.3-2 – 接上页

目标	边界地址		容量 (KB)
	低位地址	高位地址	
可信执行环境寄存器 (TEE)*	0x6009_8000	0x6009_8FFF	4
访问权限管理 (HP_APM)*	0x6009_9000	0x6009_9FFF	4
保留	0x6009_A000	0x600A_FFFF	
电源管理单元 (PMU)	0x600B_0000	0x600B_03FF	1
低功耗时钟复位寄存器 (LP_CLKRST)	0x600B_0400	0x600B_07FF	1
eFuse 控制器	0x600B_0800	0x600B_0BFF	1
RTC 定时器 (RTC_TIMER)	0x600B_0C00	0x600B_0FFF	1
低功耗常开寄存器 (LP_AON)	0x600B_1000	0x600B_13FF	1
低功耗 UART (LP_UART)	0x600B_1400	0x600B_17FF	1
低功耗 I2C (LP_I2C)	0x600B_1800	0x600B_1BFF	1
RTC 看门狗定时器 (RTC_WDT)	0x600B_1C00	0x600B_1FFF	1
低功耗 IO MUX (LP_IO_MUX)	0x600B_2000	0x600B_23FF	1
I2C 模拟主机 (I2C_ANA_MST)	0x600B_2400	0x600B_27FF	1
低功耗外设 (LPPERI)	0x600B_2800	0x600B_2BFF	1
低功耗模拟外设 (LP_ANA_PERI)	0x600B_2C00	0x600B_2FFF	1
保留	0x600B_3000	0x600B_33FF	
低功耗可信执行环境寄存器 (LP_TEE)*	0x600B_3400	0x600B_37FF	1
低功耗访问权限管理 (LP_APM)*	0x600B_3800	0x600B_3BFF	1
保留	0x600B_3C00	0x600B_FFFF	
RISC-V Trace 编码器 (TRACE)	0x600C_0000	0x600C_0FFF	4
保留	0x600C_1000	0x600C_1FFF	
辅助调试 (ASSIST_DEBUG)*	0x600C_2000	0x600C_2FFF	4
保留	0x600C_3000	0x600C_4FFF	
中断优先级寄存器 (INTPRI)	0x600C_5000	0x600C_5FFF	4
保留	0x600C_6000	0x600C_FFFF	

\* 该模块/外设的地址空间不连续。

**说明:**

如图 5.2-1 所示:

- HP CPU 能访问表 5.3-2 列出的所有外设
- LP CPU 不能访问表 5.3-2 中的 RISC-V Trace 编码器 (TRACE)、辅助调试 (ASSIST\_DEBUG) 和 中断优先级寄存器 (INTPRI)，其余外设均能访问

# 第 6 章

## eFuse 控制器 (eFuse)

### 6.1 概述

ESP32-C6 系统中有一块 4096 位的 eFuse 存储器用于存储参数内容和用户数据，参数内容包括一些硬件模块的控制参数、系统数据参数以及加解密模块使用的密钥等。eFuse 存储器的各个位一旦被烧写为 1，则不能再恢复为 0。eFuse 控制器按照用户配置完成对 eFuse 存储器中各参数中的各个位的烧写。从芯片外部，eFuse 数据只能通过 eFuse 控制器读取。对于某些数据，例如存储在 eFuse 中供硬件加密模块（例如数字签名、HMAC 等）在内部使用的某些密钥，如果未启用读保护，则可以从芯片外部读取该数据；如果启用了读保护，则无法从芯片外部读取该数据。

### 6.2 主要特性

- 4096 位一次性可编程存储，有 1792 个保留位供用户使用。
- 烧写保护可配置
- 读取保护可配置
- 使用多种硬件编码方式保护参数内容

### 6.3 功能描述

#### 6.3.1 结构

eFuse 控制器和 eFuse 存储器共同组成了 eFuse 系统。其内部的数据通路如图 6.3-1 所示。

用户可以通过将待烧写的数据填入烧写寄存器中并执行烧写指令通过 eFuse 控制器完成对 eFuse 存储器内部各个位的烧写。详细烧写步骤可以参考章节 6.3.2。

用户不能直接读取 eFuse 存储器中烧写的信息内容，因此需要通过 eFuse 控制器将烧写的数据信息读取到对应的地址段的读寄存器内。如果数据在读取过程中出现了和 eFuse 存储器不一致的错误，eFuse 控制器还可以通过硬件编码机制对数据进行自动校正（详见章节 6.3.1.3），并将错误信息自动更新至错误报告寄存器中。详细的读取参数步骤可以参考章节 6.3.3。




图 6.3-1. eFuse 系统数据通路

eFuse 存储器从结构上分成 11 个块 (BLOCK0 ~ BLOCK10)。

BLOCK0 存储了大部分供软硬件使用的控制参数。

表 6.3-1 列出了用户可访问（可读并可用）的所有 BLOCK0 中的参数名称、位宽、是否可供硬件使用、烧写保护位、以及简要的功能描述，若需了解更多有关该参数的描述，请点击表格中对应参数的链接。

在这些参数中，**EFUSE\_WR\_DIS** 用于控制其他参数的烧写保护状态，**EFUSE\_RD\_DIS** 用于控制 BLOCK4 ~ BLOCK10 的读取保护状态。更多关于这两个参数的信息请见章节 6.3.1.1、6.3.1.2。

表 6.3-1. BLOCKO 参数

参数	位宽	硬件使用	EFUSE_WR_DIS 烧写保护位	描述
EFUSE_WR_DIS	32	Y	N/A	表示是否禁止 eFuse 控制器烧写对应参数
EFUSE_RD_DIS	7	Y	0	表示是否禁止用户读取 eFuse 存储器中 BLOCK4 ~ 10 的内容
EFUSE_SWAP_UART_SDIO_EN	1	Y	2	表示是否交换 UART 和 SDIO 模块的管脚
EFUSE_DIS_ICACHE	1	Y	2	表示是否关闭 iCache
EFUSE_DIS_USB_JTAG	1	Y	2	表示是否关闭 USB 模块中 USB 转 JTAG 的功能
EFUSE_DIS_DOWNLOAD_ICACHE	1	Y	2	表示是否在 Download 模式下关闭 iCache
EFUSE_DIS_USB_SERIAL_JTAG	1	Y	2	表示是否禁用 USB_Serial_JTAG 模块
EFUSE_DIS_FORCE_DOWNLOAD	1	Y	2	表示是否关闭强制芯片进入 Download 模式的功能
EFUSE_SPI_DOWNLOAD_MSPI_DIS	1	Y	17	表示在 boot_mode_download 过程中是否关闭 SPIO 控制器
EFUSE_DIS_TWAI	1	Y	2	表示是否关闭 TWAI 控制器功能
EFUSE_JTAG_SEL_ENABLE	1	Y	2	表示 EFUSE_DIS_PAD_JTAG 和 EFUSE_DIS_USB_JTAG 均配置为 0 时，是否使能通过 GPIO15 的 strapping 值选择 JTAG 的信号源
EFUSE_SOFT_DIS_JTAG	3	Y	31	表示是否软禁用 JTAG
EFUSE_DIS_PAD_JTAG	1	Y	2	表示是否硬禁用 JTAG (永久)
EFUSE_DIS_DOWNLOAD_MANUAL_ENCRYPT	1	Y	2	表示是否禁用 flash 加密功能 (SPI 启动模式除外)
EFUSE_USB_EXCHG_PINS	1	Y	30	表示是否交换 USB D+/D- 管脚
EFUSE_VDD_SPI_AS_GPIO	1	Y	30	表示是否将 VDD SPI 管脚用作普通 GPIO 管脚
EFUSE_WDT_DELAY_SEL	2	Y	3	表示启动时是否选择 RTC 看门狗超时阈值
EFUSE_SPI_BOOT_CRYPT_CNT	3	Y	4	表示是否使能 SPI boot 加解密
EFUSE_SECURE_BOOT_KEY_REVOKED	1	N	5	表示是否撤销第一个安全启动 (Secure Boot) 密钥
EFUSE_SECURE_BOOT_KEY_REVOKED1	1	N	6	表示是否撤销第二个安全启动密钥
EFUSE_SECURE_BOOT_KEY_REVOKED2	1	N	7	表示是否撤销第三个安全启动密钥
EFUSE_KEY_PURPOSE_0	4	Y	8	表示 Key0 用途 (purpose)，见表 6.3-2
EFUSE_KEY_PURPOSE_1	4	Y	9	表示 Key1 用途，见表 6.3-2
EFUSE_KEY_PURPOSE_2	4	Y	10	表示 Key2 用途，见表 6.3-2

见下页

表 6.3-1 - 接上页

参数	位宽	硬件使用	EFUSE_WR_DIS 烧写保护位	描述
EFUSE_KEY_PURPOSE_3	4	Y	11	表示 Key3 用途, 见表 6.3-2
EFUSE_KEY_PURPOSE_4	4	Y	12	表示 Key4 用途, 见表 6.3-2
EFUSE_KEY_PURPOSE_5	4	Y	13	表示 Key5 用途, 见表 6.3-2
EFUSE_SEC_DPA_LEVEL	2	Y	14	表示防差分功耗分析 (differential power analysis, DPA) 攻击的安全级别
EFUSE_CRYPT_DPA_ENABLE	1	Y	15	表示开启防 DPA 攻击功能
EFUSE_SECURE_BOOT_EN	1	N	16	表示是否使能安全启动
EFUSE_SECURE_BOOT.Aggressive_Revoke	1	N	16	表示是否使 Secure Boot 的撤销采用激进策略
EFUSE_FLASH_TPUW	4	N	18	表示上电后 flash 等待时间
EFUSE_DIS_DOWNLOAD_MODE	1	N	18	表示是否关闭所有 download 模式
EFUSE_DIS_DIRECT_BOOT	1	N	18	表示是否关闭 direct boot 模式
EFUSE_DIS_USB_SERIAL_JTAG_ROM_PRINT	1	N	18	表示是否关闭 ROM boot 过程中的 USB-Serial-JTAG 打印
EFUSE_DIS_USB_SERIAL_JTAG_DOWNLOAD_MODE	1	N	18	表示是否禁用 USB-Serial-JTAG 下载模式
EFUSE_ENABLE_SECURITY_DOWNLOAD	1	N	18	表示是否使能安全下载
EFUSE_UART_PRINT_CONTROL	2	N	18	表示 UART 打印模式
EFUSE_FORCE_SEND_RESUME	1	N	18	表示是否强制 ROM 代码在 SPI 启动过程中发送恢复指令
EFUSE_SECURE_VERSION	16	N	18	表示安全版本, 用于 ESP-IDF 的防回滚功能
EFUSE_SECURE_BOOT_DISABLE_FAST_WAKE	1	N	19	表示当 Secure Boot 开启时是否关闭“fast verify on wake”

表 6.3-2 为密钥用途各个数值对应的含义。通过配置参数 EFUSE\_KEY\_PURPOSE\_n 来声明 KEYn 用途 (n: 0 ~ 5)。

表 6.3-2. 密钥用途数值对应的含义

密钥用途 数值	含义
0	指定为用户使用
1	保留
2	保留
3	保留
4	指定为 XTS_AES_128_KEY 使用 (用于 flash/SRAM 加解密)
5	指定为 HMAC Downstream (下行) 模式 (JTAG 和数字签名) 使用
6	指定为 HMAC Downstream 模式下的 JTAG 使用
7	指定为 HMAC Downstream 模式下的数字签名使用
8	指定为 HMAC Upstream (上行) 模式使用
9	指定为 SECURE_BOOT_DIGEST0 使用 (secure boot 密钥摘要)
10	指定为 SECURE_BOOT_DIGEST1 使用 (secure boot 密钥摘要)
11	指定为 SECURE_BOOT_DIGEST2 使用 (secure boot 密钥摘要)

表 6.3-3 列出了 BLOCK1 ~ BLOCK10 中存储的参数的信息。

表 6.3-3. BLOCK1-10 参数

块	参数	位宽	硬件使用	EFUSE_WR_DIS 烧写保护位	EFUSE_RD_DIS 读取保护位	描述
BLOCK1	EFUSE_MAC	48	N	20	N/A	MAC 地址
	EFUSE_MAC_EXT	16	N	20	N/A	MAC 拓展地址
	EFUSE_SYS_DATA_PART0	69	N	20	N/A	系统数据
BLOCK2	EFUSE_SYS_DATA_PART1	256	N	21	N/A	系统数据
BLOCK3	EFUSE_USR_DATA	256	N	22	N/A	用户数据
BLOCK4	EFUSE_KEY0_DATA	256	Y	23	0	KEY0 或用户数据
BLOCK5	EFUSE_KEY1_DATA	256	Y	24	1	KEY1 或用户数据
BLOCK6	EFUSE_KEY2_DATA	256	Y	25	2	KEY2 或用户数据
BLOCK7	EFUSE_KEY3_DATA	256	Y	26	3	KEY3 或用户数据
BLOCK8	EFUSE_KEY4_DATA	256	Y	27	4	KEY4 或用户数据
BLOCK9	EFUSE_KEY5_DATA	256	Y	28	5	KEY5 或用户数据
BLOCK10	EFUSE_SYS_DATA_PART2	256	N	29	6	系统数据

其中，BLOCK4 ~ 9 可用于存储 KEY0 ~ 5，表示 eFuse 中至多可以烧写 6 个 256 位的密钥。每烧写一个密钥，还需要烧写该密钥用途的数值（见表 6.3-2）。例如，用户将用于 HMAC Downstream 模式下的 JTAG 功能的密钥烧写到 KEY3 (即 BLOCK7)，还需要将密钥用途的数值 6 烧写到 EFUSE\_KEY\_PURPOSE\_3。

**说明：**

请不要将 XTS-AES 密钥烧写进 KEY5 BLOCK，即 BLOCK9，否则可能发生密钥无法读取的情况。建议首先将 XTS-AES 密钥烧写到前几个 BLOCK 中，即 BLOCK4 ~ BLOCK8，最后一个 BLOCK，即 BLOCK9，用来烧写其他密钥。

BLOCK1 ~ BLOCK10 均采用 RS 编码方式，因此参数烧写受到一定的限制，具体请参考章节 [6.3.1.3](#) 和章节 [6.3.2](#)。

### 6.3.1.1 EFUSE\_WR\_DIS

参数 [EFUSE\\_WR\\_DIS](#) 决定了 eFuse 存储器中所有的参数是否处于烧写保护状态。烧写完 [EFUSE\\_WR\\_DIS](#) 参数后，需要更新 eFuse 控制器的读寄存器以保证烧写保护状态生效。

表 [6.3-1](#) 以及表 [6.3-3](#) 中的“[EFUSE\\_WR\\_DIS](#) 烧写保护位”列描述了各参数的烧写保护状态具体由 [EFUSE\\_WR\\_DIS](#) 的哪个位决定。

当某个参数对应的烧写保护位为 0 时，表示此参数未处于烧写保护状态，可以烧写该参数，但已经被烧写的参数不能被重复烧写。

当某个参数对应的烧写保护位为 1 时，表示此参数处于烧写保护状态，此参数的每一个位都无法被更改，未被烧写的位永远为 0，已经被烧写的位永远为 1。因此如果某个参数已经处于烧写保护状态了，则会一直处在该状态，无法再更改。

### 6.3.1.2 EFUSE\_RD\_DIS

所有参数中，只有 BLOCK4 ~ BLOCK10 的参数可以被配置为用户读取保护状态，即表 [6.3-3](#) 中“[EFUSE\\_RD\\_DIS](#) 读取保护”列非“N/A”的参数。烧写完 [EFUSE\\_RD\\_DIS](#) 参数后，需要更新 eFuse 控制器的读寄存器以保证读取保护状态生效。

参数 [EFUSE\\_RD\\_DIS](#) 中的某个位为 0，表示此位管理的参数未处于用户读取保护状态；某个位为 1，表示此位管理的参数处于用户读取保护状态。

除 BLOCK4 ~ BLOCK10 之外，其他参数不受读取保护状态的约束，均可被用户读取。

BLOCK4 ~ BLOCK10 即使被配置处于读取保护状态，仍然可以通过设置 [EFUSE\\_KEY\\_PURPOSE\\_n](#) 供硬件加密模块在内部使用。

### 6.3.1.3 数据存储方式

eFuse 使用硬件编码机制保护数据，对用户不可见。

BLOCK0 使用 4 备份方式存储参数，即 BLOCK0 中的所有参数（除了 [EFUSE\\_WR\\_DIS](#)）均在 eFuse 存储器中存储了 4 份。4 备份机制对用户不可见。

BLOCK0 中 [EFUSE\\_WR\\_DIS](#) 为 32 比特，其余参数为 152 比特，因此 BLOCK0 在 eFuse 存储器中共占据了  $32 + 152 * 4 = 640$  比特的存储空间。

BLOCK1 ~ BLOCK10 使用 RS (44, 32) 编码方式，最多支持自动校正 6 个字节。本文 RS (44, 32) 使用的本源多项式为  $p(x) = x^8 + x^4 + x^3 + x^2 + 1$ 。

如图 [6.3-2](#) 和 [6.3-3](#) 所示，移位寄存器电路对 32 字节参数进行 RS (44, 32) 编码处理，将 32 字节数据处理为 44 字节，其中：

- 字节 [0:31] 为数据本身
- 字节 [32:43] 为储存在 8 位触发器 DFF1, DFF2, ..., DFF12 中的奇偶校验字节 ( $gf\_mul\_n$  为  $GF(2^8)$  域中某一字节数据与元素  $\alpha^n$  相乘的结果， $n$  为整数)

然后，硬件将这 44 字节数据一起烧入 eFuse。eFuse 控制器会在读 eFuse 的过程中自动完成解码和自动校正。




图 6.3-2. 移位寄存器电路图（前 32 字节）




图 6.3-3. 移位寄存器电路图（后 12 字节）

由于 RS 校验码是在整个 32 字节的 eFuse 块上生成的，因此每个块只能写入一次。

BLOCK1 由于数据不足 32 字节，因此不足 32 字节的部分在 RS (44, 32) 编码时硬件会将其视为 0，不会影响最终的编码结果。

使用 RS (44, 32) 编码方式的块中，BLOCK1 数据参数为 24 字节，RS 校验码为 12 字节，因此 BLOCK1 在 eFuse 存储器中共占据了  $24 + 12 = 36$  字节的存储空间。

其余块 (Block2 ~ 10) 的数据参数均为 32 字节，RS 校验码为 12 字节，因此在 eFuse 存储器中共占据了  $(32 + 12) * 9 = 396$  字节的存储空间

### 6.3.2 烧写参数

烧写 eFuse 参数时，需要按块烧写。BLOCK0 ~ BLOCK10 共用同一段地址来存储即将烧写的参数。通过配置 `EFUSE_BLK_NUM` 参数表明当前需要烧写的是哪一个块。

由于读取数据的寄存器和烧写数据的寄存器在位置上存在一一对应的关系（详见表 6.3-4），因此用户可以通过查找读取寄存器的参数描述和位置确定待烧写数据在烧写寄存器中的具体位置。

例如，用户想将 BLOCK0 中的 `EFUSE_DIS_ICACHE` 烧写成 1，可以先查找 BLOCK0 读取数据的寄存器 `EFUSE_RD_REPEAT_DATA0 ~ 4_REG`，定位到 `EFUSE_DIS_ICACHE` 参数位于 `EFUSE_RD_REPEAT_DATA0_REG` 寄存器的第 8 个比特，因此用户可以将 `EFUSE_PGM_DATA1_REG` 待烧写数据的第 8 个比特写成 1，并执行烧写步骤，待烧写步骤完成后，eFuse 存储器中的对应位将被成功烧写为

1。

## 烧写准备

### • 烧写 BLOCK0

1. 将寄存器域 `EFUSE_BLK_NUM` 配置为 0。
2. `EFUSE_PGM_DATA0_REG ~ EFUSE_PGM_DATA5_REG` 配置 BLOCK0 即将烧写的参数。  
`EFUSE_PGM_DATA6_REG ~ EFUSE_PGM_DATA7_REG` 以及  
`EFUSE_PGM_CHECK_VALUE0_REG ~ EFUSE_PGM_CHECK_VALUE2_REG` 中的数据不影响 BLOCK0 的烧写。

### • 烧写 BLOCK1

1. 将寄存器域 `EFUSE_BLK_NUM` 配置为 1。
2. `EFUSE_PGM_DATA0_REG ~ EFUSE_PGM_DATA5_REG` 配置 BLOCK1 即将烧写的参数，  
`EFUSE_PGM_CHECK_VALUE0_REG ~ EFUSE_PGM_CHECK_VALUE2_REG` 配置对应的 RS 校验码。  
`EFUSE_PGM_DATA6_REG ~ EFUSE_PGM_DATA7_REG` 中的数据不影响 BLOCK1 的烧写。软件计算 BLOCK1 的 RS 校验码时，应当视这 8 个字节的数据为 0。

### • 烧写 BLOCK2 ~ 10

1. 将寄存器域 `EFUSE_BLK_NUM` 配置为烧写的块数值。
2. `EFUSE_PGM_DATA0_REG ~ EFUSE_PGM_DATA7_REG` 配置即将烧写的参数，  
`EFUSE_PGM_CHECK_VALUE0_REG ~ EFUSE_PGM_CHECK_VALUE2_REG` 中配置对应的 RS 校验码。

## 烧写流程

烧写参数的流程如下：

1. 配置 `EFUSE_BLK_NUM` 参数，决定烧写哪一个块。
2. 将需要烧写的参数填写到寄存器 `EFUSE_PGM_DATA0_REG ~ EFUSE_PGM_DATA7_REG` 和 `EFUSE_PGM_CHECK_VALUE0_REG ~ EFUSE_PGM_CHECK_VALUE2_REG` 中。
3. 确保 eFuse 烧写电压 VDDQ 的配置正确，具体请参考章节 6.3.4。
4. 配置寄存器 `EFUSE_CONF_REG` 的 `EFUSE_OP_CODE` 位域为 0x5A5A。
5. 配置寄存器 `EFUSE_CMD_REG` 的 `EFUSE_PGM_CMD` 位域为 1。
6. 轮询寄存器 `EFUSE_CMD_REG` 直到其为 0x0，或者等待 PGM\_DONE（烧写完成）中断产生。识别 PGM\_DONE 或 READ\_DONE（读取完成）中断产生的方法详见章节 6.3.3 最后的说明。
7. 将 `EFUSE_PGM_DATA0_REG ~ EFUSE_PGM_DATA7_REG` 和 `EFUSE_PGM_CHECK_VALUE0_REG ~ EFUSE_PGM_CHECK_VALUE2_REG` 中写入的参数清零。
8. 执行更新 eFuse 控制器读寄存器操作使写入的新值生效，具体请参考章节 6.3.3。
9. 检查错误寄存器内容。若读取错误寄存器内数值不为 0，需要再次执行上述步骤 1 ~ 7 重新烧写一次。

通过该方式可以解决由于烧写不充分导致错误寄存器内数值不为 0 的问题。

对于不同的 eFuse 块，需要检查的错误寄存器如下。

- BLOCK0: `EFUSE_RD_REPEAT_ERR0_REG ~ EFUSE_RD_REPEAT_ERR4_REG`
- BLOCK1: `EFUSE_MAC_SPI_8M_ERR_NUM`、`EFUSE_MAC_SPI_8M_FAIL`

- BLOCK2: EFUSE\_SYS\_PART1\_ERR\_NUM、EFUSE\_SYS\_PART1\_FAIL
- BLOCK3: EFUSE\_USR\_DATA\_ERR\_NUM、EFUSE\_USR\_DATA\_FAIL
- BLOCK4: EFUSE\_KEY0\_ERR\_NUM、EFUSE\_KEY0\_FAIL
- BLOCK5: EFUSE\_KEY1\_ERR\_NUM、EFUSE\_KEY1\_FAIL
- BLOCK6: EFUSE\_KEY2\_ERR\_NUM、EFUSE\_KEY2\_FAIL
- BLOCK7: EFUSE\_KEY3\_ERR\_NUM、EFUSE\_KEY3\_FAIL
- BLOCK8: EFUSE\_KEY4\_ERR\_NUM、EFUSE\_KEY4\_FAIL
- BLOCK9: EFUSE\_KEY5\_ERR\_NUM、EFUSE\_KEY5\_FAIL
- BLOCK10: EFUSE\_SYS\_PART2\_ERR\_NUM, EFUSE\_SYS\_PART2\_FAIL

### 限制

BLOCK0 中不同的参数，甚至对于同一个参数中的不同位可以在多次烧写中分别完成。但是并不推荐这样做，而是建议尽量减少烧写次数。我们建议对于某个参数中的所有需要烧写的位都在一次烧写中完成。并且当 EFUSE\_WR\_DIS 的某个位管理的所有参数都烧写之后，就立即烧写 EFUSE\_WR\_DIS 的这个位。甚至可以在同一次烧写中既烧写 EFUSE\_WR\_DIS 的某个位管理的所有参数，同时也烧写 EFUSE\_WR\_DIS 的这个位。

BLOCK1 中数据信息在出厂时已经烧写完毕，不允许再次烧写。

BLOCK2 ~ 10 中每一个 BLOCK 都只能烧写一次，不允许重复烧写。

### 6.3.3 用户读取参数

用户不能直接读取 eFuse 存储器中烧写的信息内容。eFuse 控制器能够将烧写的数据信息读取到对应的地址段的寄存器内，用户再通过读取以 EFUSE\_RD\_ 开始的寄存器来获取 eFuse 存储器信息。下表 6.3-4 列出了读取数据的寄存器名称以及对应烧写时的烧写寄存器名称。

表 6.3-4. 用户读取寄存器信息

BLOCK	读寄存器	烧写寄存器
0	EFUSE_RD_WR_DIS_REG	EFUSE_PGM_DATA0_REG
0	EFUSE_RD_REPEAT_DATA0 ~ 4_REG	EFUSE_PGM_DATA1 ~ 5_REG
1	EFUSE_RD_MAC_SPI_SYS_0 ~ 5_REG	EFUSE_PGM_DATA0 ~ 5_REG
2	EFUSE_RD_SYS_PART1_0 ~ 7_REG	EFUSE_PGM_DATA0 ~ 7_REG
3	EFUSE_RD_USR_DATA0 ~ 7_REG	EFUSE_PGM_DATA0 ~ 7_REG
4-9	EFUSE_RD_KEYn_DATA0 ~ 7_REG ( <i>n</i> : 0 ~ 5)	EFUSE_PGM_DATA0 ~ 7_REG
10	EFUSE_RD_SYS_PART2_0 ~ 7_REG	EFUSE_PGM_DATA0 ~ 7_REG

### 更新 eFuse 控制器的读寄存器

eFuse 控制器通过读取 eFuse 存储器来更新相应寄存器的数据。读取操作在系统复位时进行，也可以根据需要由用户手动触发（例如在需要读取新烧写 eFuse 存储器中的数据内容时）。用户触发 eFuse 存储器读取操作的流程如下：

1. 配置寄存器 EFUSE\_CONF\_REG 的 EFUSE\_OP\_CODE 位域为 0x5AA5。
2. 配置寄存器 EFUSE\_CMD\_REG 的 EFUSE\_READ\_CMD 位域为 1。

3. 轮询寄存器 [EFUSE\\_CMD\\_REG](#) 直到其为 0x0，或者等待 READ\_DONE 中断产生，识别 PGM\_DONE 或 READ\_DONE 中断产生的方法详见下方说明。
4. 用户从 eFuse 存储器中读取参数的值。

eFuse 控制器的读寄存器中的数值将一直保持到下一次执行更新 eFuse 存储器读取操作。

### 烧写错误检测

烧写错误记录寄存器允许用户检测 eFuse 存储器中的参数和 eFuse 控制器读取的参数是否存在不一致的错误。

[EFUSE\\_RD\\_REPEAT\\_ERR0 ~ 3\\_REG](#) 寄存器用于指示 BLOCK0 中除了 [EFUSE\\_WR\\_DIS](#) 外的其他参数的烧写是否出错（对应位为 1 代表烧写出错；为 0 代表烧写正确）。

[EFUSE\\_RD\\_RS\\_ERR0 ~ 1\\_REG](#) 寄存器记录 eFuse 控制器读 BLOCK1 ~ BLOCK10 过程中，纠错的字节数目以及 RS 解码是否失败的信息。

每次更新 eFuse 控制器读寄存器操作完成之后，上述寄存器内的数值都会被更新。

### 识别烧写/读取操作完成

识别烧写/读取操作完成的方法如下。位 1 对应烧写操作，位 0 对应读取操作。

- 方法 1：轮询寄存器 [EFUSE\\_INT\\_RAW\\_REG](#) 的位
- 方法 2：
  1. 将寄存器 [EFUSE\\_INT\\_ENA\\_REG](#) 的位 1/0 置 1，使 eFuse 控制器能够产生 PGM\_DONE 或 READ\_DONE 中断。
  2. 配置中断矩阵使 CPU 能够响应 eFuse 的中断信号，可参见 [10 中断矩阵 \(INTMTX\)](#)。
  3. 等待 PGM\_DONE 或 READ\_DONE 中断产生。
  4. 对寄存器 [EFUSE\\_INT\\_CLR\\_REG](#) 的位 1/0 置 1 以清除 PGM\_DONE 或 READ\_DONE 中断。

### 注意事项

在 eFuse 控制器执行寄存器更新操作过程中，会复用 [EFUSE\\_PGM\\_DATA<sub>n</sub>\\_REG](#) ( $n=0, 1, \dots, 7$ ) 寄存器的存储空间，所以在启动 eFuse 控制器更新寄存器之前，不要将有意义的数据写入上述寄存器中。

芯片启动过程中，eFuse 控制器会自动更新 eFuse 存储器数据到用户可访问的寄存器。用户可以通过读取相应的寄存器获取 eFuse 存储器内烧写的数据。因此，用户无需再驱动 eFuse 控制器执行读更新操作。

## 6.3.4 eFuse VDDQ 时序

eFuse 控制器工作在 20 MHz 时钟频率下，其烧写电压 VDDQ 的配置参数需要满足以下条件：

- [EFUSE\\_DAC\\_NUM](#) (烧写电压上升周期数)，默认烧写电压为 2.5 V，每个上升周期增加 0.01 V，该参数对应的默认值为 255；
- [EFUSE\\_DAC\\_CLK\\_DIV](#) (烧写电压时钟分频系数)，要求烧写电压时钟周期大于  $1\ \mu s$ ；
- [EFUSE\\_PWR\\_ON\\_NUM](#) (eFuse 烧写电压上电等待时间)，要求该等待时间结束后烧写电压已稳定，即要求配置数值大于 [EFUSE\\_DAC\\_CLK\\_DIV \\* EFUSE\\_DAC\\_NUM](#)；
- [EFUSE\\_PWR\\_OFF\\_NUM](#) (烧写电压掉电等待时间)，要求该时间大于  $10\ \mu s$ ；

表 6.3-5. VDDQ 默认时序参数配置

EFUSE_DAC_NUM	EFUSE_DAC_CLK_DIV	EFUSE_PWR_ON_NUM	EFUSE_PWR_OFF_NUM
0xFF	0x28	0x3000	0x190

### 6.3.5 硬件模块使用参数

硬件模块使用参数是通过电路连接实现的，用户无法干预这个过程。硬件使用的参数为表 6.3-1 和 6.3-3 “硬件使用”一栏中标记为“Y”的参数。

### 6.3.6 中断

- PGM\_DONE 中断：当 eFuse 烧写完成后，此中断被触发。如果要启动该中断信号，需将寄存器 EFUSE\_INT\_ENA\_REG 的 EFUSE\_PGM\_DONE\_INT\_ENA 域置 1。
- READ\_DONE 中断：当 eFuse 读取完成后，此中断被触发。如果要启动该中断信号，需将寄存器 EFUSE\_INT\_ENA\_REG 的 EFUSE\_READ\_DONE\_INT\_ENA 域置 1。

## 6.4 寄存器列表

本小节的所有地址均为相对于 eFuse 控制器基地址的地址偏移量（相对地址），具体基址请见章节 5 系统和存储器 中的表 5.3-2。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

名称	描述	地址	访问
<b>烧写数据寄存器</b>			
EFUSE_PGM_DATA0_REG	存放待烧写数据的第 0 个寄存器内容	0x0000	R/W
EFUSE_PGM_DATA1_REG	存放待烧写数据的第 1 个寄存器内容	0x0004	R/W
EFUSE_PGM_DATA2_REG	存放待烧写数据的第 2 个寄存器内容	0x0008	R/W
EFUSE_PGM_DATA3_REG	存放待烧写数据的第 3 个寄存器内容	0x000C	R/W
EFUSE_PGM_DATA4_REG	存放待烧写数据的第 4 个寄存器内容	0x0010	R/W
EFUSE_PGM_DATA5_REG	存放待烧写数据的第 5 个寄存器内容	0x0014	R/W
EFUSE_PGM_DATA6_REG	存放待烧写数据的第 6 个寄存器内容	0x0018	R/W
EFUSE_PGM_DATA7_REG	存放待烧写数据的第 7 个寄存器内容	0x001C	R/W
EFUSE_PGM_CHECK_VALUE0_REG	存放待烧写 RS 代码的第 0 个寄存器数据	0x0020	R/W
EFUSE_PGM_CHECK_VALUE1_REG	存放待烧写 RS 代码的第 1 个寄存器数据	0x0024	R/W
EFUSE_PGM_CHECK_VALUE2_REG	存放待烧写 RS 代码的第 2 个寄存器数据	0x0028	R/W
<b>读取数据寄存器</b>			
EFUSE_RD_WR_DIS_REG	BLOCK0 的第 0 个寄存器内容	0x002C	RO
EFUSE_RD_REPEAT_DATA0_REG	BLOCK0 的第 1 个寄存器内容	0x0030	RO
EFUSE_RD_REPEAT_DATA1_REG	BLOCK0 的第 2 个寄存器内容	0x0034	RO
EFUSE_RD_REPEAT_DATA2_REG	BLOCK0 的第 3 个寄存器内容	0x0038	RO
EFUSE_RD_REPEAT_DATA3_REG	BLOCK0 的第 4 个寄存器内容	0x003C	RO
EFUSE_RD_REPEAT_DATA4_REG	BLOCK0 的第 5 个寄存器内容	0x0040	RO
EFUSE_RD_MAC_SPI_SYS_0_REG	BLOCK1 的第 0 个寄存器内容	0x0044	RO
EFUSE_RD_MAC_SPI_SYS_1_REG	BLOCK1 的第 1 个寄存器内容	0x0048	RO
EFUSE_RD_MAC_SPI_SYS_2_REG	BLOCK1 的第 2 个寄存器内容	0x004C	RO
EFUSE_RD_MAC_SPI_SYS_3_REG	BLOCK1 的第 3 个寄存器内容	0x0050	RO
EFUSE_RD_MAC_SPI_SYS_4_REG	BLOCK1 的第 4 个寄存器内容	0x0054	RO
EFUSE_RD_MAC_SPI_SYS_5_REG	BLOCK1 的第 5 个寄存器内容	0x0058	RO
EFUSE_RD_SYS_PART1_DATA0_REG	BLOCK2 (system) 的第 0 个寄存器内容	0x005C	RO
EFUSE_RD_SYS_PART1_DATA1_REG	BLOCK2 (system) 的第 1 个寄存器内容	0x0060	RO
EFUSE_RD_SYS_PART1_DATA2_REG	BLOCK2 (system) 的第 2 个寄存器内容	0x0064	RO
EFUSE_RD_SYS_PART1_DATA3_REG	BLOCK2 (system) 的第 3 个寄存器内容	0x0068	RO
EFUSE_RD_SYS_PART1_DATA4_REG	BLOCK2 (system) 的第 4 个寄存器内容	0x006C	RO
EFUSE_RD_SYS_PART1_DATA5_REG	BLOCK2 (system) 的第 5 个寄存器内容	0x0070	RO
EFUSE_RD_SYS_PART1_DATA6_REG	BLOCK2 (system) 的第 6 个寄存器内容	0x0074	RO
EFUSE_RD_SYS_PART1_DATA7_REG	BLOCK2 (system) 的第 7 个寄存器内容	0x0078	RO
EFUSE_RD_USR_DATA0_REG	BLOCK3 (user) 的第 0 个寄存器内容	0x007C	RO
EFUSE_RD_USR_DATA1_REG	BLOCK3 (user) 的第 1 个寄存器内容	0x0080	RO
EFUSE_RD_USR_DATA2_REG	BLOCK3 (user) 的第 2 个寄存器内容	0x0084	RO
EFUSE_RD_USR_DATA3_REG	BLOCK3 (user) 的第 3 个寄存器内容	0x0088	RO

名称	描述	地址	访问
EFUSE_RD_USR_DATA4_REG	BLOCK3 (user) 的第 4 个寄存器内容	0x008C	RO
EFUSE_RD_USR_DATA5_REG	BLOCK3 (user) 的第 5 个寄存器内容	0x0090	RO
EFUSE_RD_USR_DATA6_REG	BLOCK3 (user) 的第 6 个寄存器内容	0x0094	RO
EFUSE_RD_USR_DATA7_REG	BLOCK3 (user) 的第 7 个寄存器内容	0x0098	RO
EFUSE_RD_KEY0_DATA0_REG	BLOCK4 (KEY0) 的第 0 个寄存器内容	0x009C	RO
EFUSE_RD_KEY0_DATA1_REG	BLOCK4 (KEY0) 的第 1 个寄存器内容	0x00A0	RO
EFUSE_RD_KEY0_DATA2_REG	BLOCK4 (KEY0) 的第 2 个寄存器内容	0x00A4	RO
EFUSE_RD_KEY0_DATA3_REG	BLOCK4 (KEY0) 的第 3 个寄存器内容	0x00A8	RO
EFUSE_RD_KEY0_DATA4_REG	BLOCK4 (KEY0) 的第 4 个寄存器内容	0x00AC	RO
EFUSE_RD_KEY0_DATA5_REG	BLOCK4 (KEY0) 的第 5 个寄存器内容	0x00B0	RO
EFUSE_RD_KEY0_DATA6_REG	BLOCK4 (KEY0) 的第 6 个寄存器内容	0x00B4	RO
EFUSE_RD_KEY0_DATA7_REG	BLOCK4 (KEY0) 的第 7 个寄存器内容	0x00B8	RO
EFUSE_RD_KEY1_DATA0_REG	BLOCK5 (KEY1) 的第 0 个寄存器内容	0x00BC	RO
EFUSE_RD_KEY1_DATA1_REG	BLOCK5 (KEY1) 的第 1 个寄存器内容	0x00C0	RO
EFUSE_RD_KEY1_DATA2_REG	BLOCK5 (KEY1) 的第 2 个寄存器内容	0x00C4	RO
EFUSE_RD_KEY1_DATA3_REG	BLOCK5 (KEY1) 的第 3 个寄存器内容	0x00C8	RO
EFUSE_RD_KEY1_DATA4_REG	BLOCK5 (KEY1) 的第 4 个寄存器内容	0x00CC	RO
EFUSE_RD_KEY1_DATA5_REG	BLOCK5 (KEY1) 的第 5 个寄存器内容	0x00D0	RO
EFUSE_RD_KEY1_DATA6_REG	BLOCK5 (KEY1) 的第 6 个寄存器内容	0x00D4	RO
EFUSE_RD_KEY1_DATA7_REG	BLOCK5 (KEY1) 的第 7 个寄存器内容	0x00D8	RO
EFUSE_RD_KEY2_DATA0_REG	BLOCK6 (KEY2) 的第 0 个寄存器内容	0x00DC	RO
EFUSE_RD_KEY2_DATA1_REG	BLOCK6 (KEY2) 的第 1 个寄存器内容	0x00E0	RO
EFUSE_RD_KEY2_DATA2_REG	BLOCK6 (KEY2) 的第 2 个寄存器内容	0x00E4	RO
EFUSE_RD_KEY2_DATA3_REG	BLOCK6 (KEY2) 的第 3 个寄存器内容	0x00E8	RO
EFUSE_RD_KEY2_DATA4_REG	BLOCK6 (KEY2) 的第 4 个寄存器内容	0x00EC	RO
EFUSE_RD_KEY2_DATA5_REG	BLOCK6 (KEY2) 的第 5 个寄存器内容	0x00F0	RO
EFUSE_RD_KEY2_DATA6_REG	BLOCK6 (KEY2) 的第 6 个寄存器内容	0x00F4	RO
EFUSE_RD_KEY2_DATA7_REG	BLOCK6 (KEY2) 的第 7 个寄存器内容	0x00F8	RO
EFUSE_RD_KEY3_DATA0_REG	BLOCK7 (KEY3) 的第 0 个寄存器内容	0x00FC	RO
EFUSE_RD_KEY3_DATA1_REG	BLOCK7 (KEY3) 的第 1 个寄存器内容	0x0100	RO
EFUSE_RD_KEY3_DATA2_REG	BLOCK7 (KEY3) 的第 2 个寄存器内容	0x0104	RO
EFUSE_RD_KEY3_DATA3_REG	BLOCK7 (KEY3) 的第 3 个寄存器内容	0x0108	RO
EFUSE_RD_KEY3_DATA4_REG	BLOCK7 (KEY3) 的第 4 个寄存器内容	0x010C	RO
EFUSE_RD_KEY3_DATA5_REG	BLOCK7 (KEY3) 的第 5 个寄存器内容	0x0110	RO
EFUSE_RD_KEY3_DATA6_REG	BLOCK7 (KEY3) 的第 6 个寄存器内容	0x0114	RO
EFUSE_RD_KEY3_DATA7_REG	BLOCK7 (KEY3) 的第 7 个寄存器内容	0x0118	RO
EFUSE_RD_KEY4_DATA0_REG	BLOCK8 (KEY4) 的第 0 个寄存器内容	0x011C	RO
EFUSE_RD_KEY4_DATA1_REG	BLOCK8 (KEY4) 的第 1 个寄存器内容	0x0120	RO
EFUSE_RD_KEY4_DATA2_REG	BLOCK8 (KEY4) 的第 2 个寄存器内容	0x0124	RO
EFUSE_RD_KEY4_DATA3_REG	BLOCK8 (KEY4) 的第 3 个寄存器内容	0x0128	RO
EFUSE_RD_KEY4_DATA4_REG	BLOCK8 (KEY4) 的第 4 个寄存器内容	0x012C	RO
EFUSE_RD_KEY4_DATA5_REG	BLOCK8 (KEY4) 的第 5 个寄存器内容	0x0130	RO
EFUSE_RD_KEY4_DATA6_REG	BLOCK8 (KEY4) 的第 6 个寄存器内容	0x0134	RO


名称	描述	地址	访问
EFUSE_RD_KEY4_DATA7_REG	BLOCK8 (KEY4) 的第 7 个寄存器内容	0x0138	RO
EFUSE_RD_KEY5_DATA0_REG	BLOCK9 (KEY5) 的第 0 个寄存器内容	0x013C	RO
EFUSE_RD_KEY5_DATA1_REG	BLOCK9 (KEY5) 的第 1 个寄存器内容	0x0140	RO
EFUSE_RD_KEY5_DATA2_REG	BLOCK9 (KEY5) 的第 2 个寄存器内容	0x0144	RO
EFUSE_RD_KEY5_DATA3_REG	BLOCK9 (KEY5) 的第 3 个寄存器内容	0x0148	RO
EFUSE_RD_KEY5_DATA4_REG	BLOCK9 (KEY5) 的第 4 个寄存器内容	0x014C	RO
EFUSE_RD_KEY5_DATA5_REG	BLOCK9 (KEY5) 的第 5 个寄存器内容	0x0150	RO
EFUSE_RD_KEY5_DATA6_REG	BLOCK9 (KEY5) 的第 6 个寄存器内容	0x0154	RO
EFUSE_RD_KEY5_DATA7_REG	BLOCK9 (KEY5) 的第 7 个寄存器内容	0x0158	RO
EFUSE_RD_SYS_PART2_DATA0_REG	BLOCK10 (system) 的第 0 个寄存器内容	0x015C	RO
EFUSE_RD_SYS_PART2_DATA1_REG	BLOCK10 (system) 的第 1 个寄存器内容	0x0160	RO
EFUSE_RD_SYS_PART2_DATA2_REG	BLOCK10 (system) 的第 2 个寄存器内容	0x0164	RO
EFUSE_RD_SYS_PART2_DATA3_REG	BLOCK10 (system) 的第 3 个寄存器内容	0x0168	RO
EFUSE_RD_SYS_PART2_DATA4_REG	BLOCK10 (system) 的第 4 个寄存器内容	0x016C	RO
EFUSE_RD_SYS_PART2_DATA5_REG	BLOCK10 (system) 的第 5 个寄存器内容	0x0170	RO
EFUSE_RD_SYS_PART2_DATA6_REG	BLOCK10 (system) 的第 6 个寄存器内容	0x0174	RO
EFUSE_RD_SYS_PART2_DATA7_REG	BLOCK10 (system) 的第 7 个寄存器内容	0x0178	RO
<b>报告寄存器</b>			
EFUSE_RD_REPEAT_ERR0_REG	BLOCK0 参数烧写错误记录第 0 个寄存器	0x017C	RO
EFUSE_RD_REPEAT_ERR1_REG	BLOCK0 参数烧写错误记录第 1 个寄存器	0x0180	RO
EFUSE_RD_REPEAT_ERR2_REG	BLOCK0 参数烧写错误记录第 2 个寄存器	0x0184	RO
EFUSE_RD_REPEAT_ERR3_REG	BLOCK0 参数烧写错误记录第 3 个寄存器	0x0188	RO
EFUSE_RD_REPEAT_ERR4_REG	BLOCK0 参数烧写错误记录第 4 个寄存器	0x0190	RO
EFUSE_RD_RS_ERR0_REG	记录 BLOCK1 ~ 10 参数烧写错误信息的第 0 个寄存器	0x01C0	RO
EFUSE_RD_RS_ERR1_REG	记录 BLOCK1 ~ 10 参数烧写错误信息的第 1 个寄存器	0x01C4	RO
<b>配置寄存器</b>			
EFUSE_CLK_REG	eFuse 时钟配置寄存器	0x01C8	R/W
EFUSE_CONF_REG	eFuse 运行模式配置寄存器	0x01CC	R/W
EFUSE_CMD_REG	eFuse 指令寄存器	0x01D4	varies
EFUSE_RD_TIM_CONF_REG	eFuse 读取时序参数配置寄存器	0x01EC	R/W
EFUSE_WR_TIM_CONF1_REG	eFuse 烧写时序参数第 1 个配置寄存器	0x01F0	R/W
EFUSE_WR_TIM_CONF2_REG	eFuse 烧写时序参数第 2 个配置寄存器	0x01F4	R/W
EFUSE_WR_TIM_CONFO_REG	eFuse 烧写时序参数第 0 个配置寄存器	0x01F8	varies
<b>状态寄存器</b>			
EFUSE_STATUS_REG	eFuse 状态寄存器	0x01D0	RO
<b>中断寄存器</b>			
EFUSE_INT_RAW_REG	eFuse 原始中断寄存器	0x01D8	R/ SS/ WTC
EFUSE_INT_ST_REG	eFuse 中断状态寄存器	0x01DC	RO
EFUSE_INT_ENA_REG	eFuse 中断使能寄存器	0x01E0	R/W
EFUSE_INT_CLR_REG	eFuse 中断清除寄存器	0x01E4	WO

名称	描述	地址	访问
EFUSE_DAC_CONF_REG	eFuse 烧写电压控制寄存器	0x01E8	R/W
<b>版本控制寄存器</b>			
EFUSE_DATE_REG	版本控制寄存器	0x01FC	R/W

## 6.5 寄存器


本小节的所有地址均为相对于 eFuse 控制器基地址的地址偏移量（相对地址），具体基地址请见章节 5 系统和存储器 中的表 5.3-2。

Register 6.1. EFUSE\_PGM\_DATA0\_REG (0x0000)




**EFUSE\_PGM\_DATA\_0** 配置待烧写数据的第 0 个 32 位数据。 (R/W)

Register 6.2. EFUSE\_PGM\_DATA1\_REG (0x0004)



**EFUSE\_PGM\_DATA\_1** 配置待烧写数据的第 1 个 32 位数据。 (R/W)

Register 6.3. EFUSE\_PGM\_DATA2\_REG (0x0008)



**EFUSE\_PGM\_DATA\_2** 配置待烧写数据的第 2 个 32 位数据。 (R/W)

## Register 6.4. EFUSE\_PGM\_DATA3\_REG (0x000C)

EFUSE_PGM_DATA_3	
31	0
0x000000	Reset

**EFUSE\_PGM\_DATA\_3** 配置待烧写数据的第 3 个 32 位数据。 (R/W)

## Register 6.5. EFUSE\_PGM\_DATA4\_REG (0x0010)

EFUSE_PGM_DATA_4	
31	0
0x000000	Reset

**EFUSE\_PGM\_DATA\_4** 配置待烧写数据的第 4 个 32 位数据。 (R/W)

## Register 6.6. EFUSE\_PGM\_DATA5\_REG (0x0014)

EFUSE_PGM_DATA_5	
31	0
0x000000	Reset

**EFUSE\_PGM\_DATA\_5** 配置待烧写数据的第 5 个 32 位数据。 (R/W)

## Register 6.7. EFUSE\_PGM\_DATA6\_REG (0x0018)

EFUSE_PGM_DATA_6	
31	0
0x000000	Reset

**EFUSE\_PGM\_DATA\_6** 配置待烧写数据的第 6 个 32 位数据。 (R/W)

## Register 6.8. EFUSE\_PGM\_DATA7\_REG (0x001C)

The diagram shows a 32-bit register structure for EFUSE\_PGM\_DATA7\_REG. It consists of two horizontal boxes. The top box is labeled '31' on the left and '0' on the right. The bottom box contains the binary value '0x0000000'. To the right of the bottom box is a 'Reset' button.

31	0
0x0000000	Reset

**EFUSE\_PGM\_DATA\_7** 配置待烧写数据的第 7 个 32 位数据。 (R/W)

## Register 6.9. EFUSE\_PGM\_CHECK\_VALUE0\_REG (0x0020)

The diagram shows a 32-bit register structure for EFUSE\_PGM\_CHECK\_VALUE0\_REG. It consists of two horizontal boxes. The top box is labeled '31' on the left and '0' on the right. The bottom box contains the binary value '0x0000000'. To the right of the bottom box is a 'Reset' button.

31	0
0x0000000	Reset

**EFUSE\_PGM\_RS\_DATA\_0** 配置待烧写的第 0 个 32 位 RS 码。 (R/W)

## Register 6.10. EFUSE\_PGM\_CHECK\_VALUE1\_REG (0x0024)

The diagram shows a 32-bit register structure for EFUSE\_PGM\_CHECK\_VALUE1\_REG. It consists of two horizontal boxes. The top box is labeled '31' on the left and '0' on the right. The bottom box contains the binary value '0x0000000'. To the right of the bottom box is a 'Reset' button.

31	0
0x0000000	Reset

**EFUSE\_PGM\_RS\_DATA\_1** 配置待烧写的第 1 个 32 位 RS 码。 (R/W)

## Register 6.11. EFUSE\_PGM\_CHECK\_VALUE2\_REG (0x0028)

EFUSE_PGM_RS_DATA_2	
31	0
0x000000	Reset

**EFUSE\_PGM\_RS\_DATA\_2** 配置待烧写的第 2 个 32 位 RS 码。 (R/W)

## Register 6.12. EFUSE\_RD\_WR\_DIS\_REG (0x002C)

EFUSE_WR_DIS	
31	0
0x000000	Reset

**EFUSE\_WR\_DIS** 表示是否使能 eFuse 存储器各个位的烧写。

1: 不使能

0: 使能

(RO)

## Register 6.13. EFUSE\_RD\_REPEAT\_DATA0\_REG (0x0030)

31	30	29	28	27	26	25	24	21	20	19	18	16	15	14	13	12	11	10	9	8	7	6	0
0x0	0	Oxo	0	0	0	0	0	0	0	0	Oxo	0	0	0	0	0	0	0	0	0	0	0	0x0

Reset

**EFUSE\_RD\_DIS** 表示是否使能 eFuse 各个块 (BLOCK4 ~ BLOCK10) 的读取。

1: 不使能

0: 使能

(RO)

**EFUSE\_SWAP\_UART\_SDIO\_EN** 表示是否交换 UART 和 SDIO 管脚。

1: 交换

0: 不交换

(RO)

**EFUSE\_DIS\_ICACHE** 表示是否使能 iCache。

1: 不使能

0: 使能

(RO)

**EFUSE\_DIS\_USB\_JTAG** 表示是否使能 USB 转 JTAG 功能。

1: 不使能

0: 使能

(RO)

**EFUSE\_DIS\_DOWNLOAD\_ICACHE** 表示 Download 模式下是否使能 iCache。

1: 不使能

0: 使能

(RO)

**EFUSE\_DIS\_USB\_SERIAL\_JTAG** 表示是否使能 USB-Serial-JTAG。

1: 不使能

0: 使能

(RO)

**EFUSE\_DIS\_FORCE\_DOWNLOAD** 表示是否使能强制芯片进入 Download 模式。

1: 不使能

0: 使能

(RO)

见下页……

## Register 6.13. EFUSE\_RD\_REPEAT\_DATA0\_REG (0x0030)

[接上页……](#)**EFUSE\_SPI\_DOWNLOAD\_MSPI\_DIS** 表示 boot\_mode\_download 过程中是否使能 SPIO 控制器。

- 1: 不使能
  - 0: 使能
- (RO)

**EFUSE\_DIS\_TWAI** 表示是否使能 TWAI 功能。

- 1: 不使能
  - 0: 使能
- (RO)

**EFUSE\_JTAG\_SEL\_ENABLE** 表示 [EFUSE\\_DIS\\_PAD\\_JTAG](#) 和 [EFUSE\\_DIS\\_USB\\_JTAG](#) 均配置为 1 时，是否使能通过 GPIO15 的 strapping 值选择 JTAG 信号源。

- 1: 使能
  - 0: 不使能
- (RO)

**EFUSE\_SOFT\_DIS\_JTAG** 表示是否软禁用 JTAG。可通过 HMAC 重新启动。

- 奇数个比特为 1: 禁用
  - 偶数个比特为 1: 不禁用
- (RO)

**EFUSE\_DIS\_PAD\_JTAG** 表示是否硬禁用 JTAG (永久)。

- 1: 禁用
  - 0: 不禁用
- (RO)

**EFUSE\_DIS\_DOWNLOAD\_MANUAL\_ENCRYPT** 表示是否使能 flash 加密 (SPI 启动模式除外)。

- 1: 禁用
  - 0: 不禁用
- (RO)

**EFUSE\_USB\_EXCHG\_PINS** 表示是否交换 D+ 和 D- 管脚。

- 1: 交换
  - 0: 不交换
- (RO)

**EFUSE\_VDD\_SPI\_AS\_GPIO** 表示是否将 VDD SPI 管脚用作普通 GPIO。

- 1: 用作普通 GPIO
  - 0: 不用作普通 GPIO
- (RO)

**EFUSE\_RPT4\_RESERVED0\_2** 保留。(RO)**EFUSE\_RPT4\_RESERVED0\_1** 保留。(RO)**EFUSE\_RPT4\_RESERVED0\_0** 保留。(RO)

## Register 6.14. EFUSE\_RD\_REPEAT\_DATA1\_REG (0x0034)

The diagram shows the bit field layout of Register 6.14. EFUSE\_RD\_REPEAT\_DATA1\_REG. The register is 32 bits wide, with bit 31 being the most significant bit and bit 0 being the least significant bit. The bit fields are labeled as follows:

- EFUSE\_KEY\_PURPOSE\_1 (bits 28-27)
- EFUSE\_KEY\_PURPOSE\_0 (bits 24-23)
- EFUSE\_SECURE\_BOOT\_KEY\_REVOKED (bits 22-21)
- EFUSE\_SECURE\_BOOT\_KEY\_REVOKED (bit 20)
- EFUSE\_SECURE\_BOOT\_KEY\_REVOKED (bit 19)
- EFUSE\_SECURE\_BOOT\_KEY\_REVOKED (bit 18)
- EFUSE\_SECURE\_BOOT\_KEY\_REVOKED (bit 17)
- EFUSE\_SECURE\_BOOT\_KEY\_REVOKED (bit 16)
- EFUSE\_SECURE\_BOOT\_KEY\_REVOKED (bit 15)
- EFUSE\_SPI\_BOOT\_CRYPT\_CNT (bit 14)
- EFUSE\_WDT\_DELAY\_SEL (bit 13)
- EFUSE\_RPT4\_RESERVED1\_O (bit 0)

31	28	27	24	23	22	21	20	18	17	16	15	14	13	0
0x0	0x0	0	0	0	0x0	Reset								

**EFUSE\_RPT4\_RESERVED1\_O** 保留。 (RO)

**EFUSE\_WDT\_DELAY\_SEL** 表示启动时是否选择 RTC 看门狗超时阈值。

- 1: 选择
  - 0: 不选择
- (RO)

**EFUSE\_SPI\_BOOT\_CRYPT\_CNT** 表示是否使能 SPI boot 加解密。

- 奇数个比特为 1: 使能
  - 偶数个比特为 1: 不使能
- (RO)

**EFUSE\_SECURE\_BOOT\_KEY\_REVOKED** 表示是否撤销第一个安全启动秘钥。

- 1: 撤销
  - 0: 不撤销
- (RO)

**EFUSE\_SECURE\_BOOT\_KEY\_REVOKED** 表示是否撤销第二个安全启动秘钥。

- 1: 撤销
  - 0: 不撤销
- (RO)

**EFUSE\_SECURE\_BOOT\_KEY\_REVOKED** 表示是否撤销第三个安全启动秘钥。

- 1: 撤销
  - 0: 不撤销
- (RO)

**EFUSE\_KEY\_PURPOSE\_0** 表示 Key0 用途。 (RO)

**EFUSE\_KEY\_PURPOSE\_1** 表示 Key1 用途。 (RO)

## Register 6.15. EFUSE\_RD\_REPEAT\_DATA2\_REG (0x0038)

EFUSE_FLASH_TPUW	EFUSE_RPT4_RESERVED2_0	EFUSE_SECURE_BOOT_AGGRESSIVE_REVOKE	EFUSE_SECURE_BOOT_EN	EFUSE_RPT4_RESERVED2_1	EFUSE_CRYPT_DPA_ENABLE	EFUSE_DPA_SEC_LEVEL	EFUSE_KEY_PURPOSE_5	EFUSE_KEY_PURPOSE_4	EFUSE_KEY_PURPOSE_3	EFUSE_KEY_PURPOSE_2	Reset
31 28 27	22 21 20 19 18 17 16 15	12 11	8 7	4 3	0	0x0	0x0	0x0	0x0	0x0	Reset

**EFUSE\_KEY\_PURPOSE\_2** 表示 Key2 用途。 (RO)

**EFUSE\_KEY\_PURPOSE\_3** 表示 Key3 用途。 (RO)

**EFUSE\_KEY\_PURPOSE\_4** 表示 Key4 用途。 (RO)

**EFUSE\_KEY\_PURPOSE\_5** 表示 Key5 用途。 (RO)

**EFUSE\_SEC\_DPA\_LEVEL** 表示防 DPA 攻击的安全级别。

- 0: 安全级别为 SEC\_DPA\_OFF
- 1: 安全级别为 SEC\_DPA\_LOW
- 2: 安全级别为 SEC\_DPA\_MIDDLE
- 3: 安全级别为 SEC\_DPA\_HIGH

有关详细信息, 请参阅章节 [17 系统寄存器 > 章节 17.3.2](#)。  
(RO)

**EFUSE\_CRYPT\_DPA\_ENABLE** 表示是否使能防 DPA 攻击功能。

- 1: 使能
- 0: 不使能

(RO)

**EFUSE\_RPT4\_RESERVED2\_1** 保留。 (RO)

**EFUSE\_SECURE\_BOOT\_EN** 表示是否使能安全启动。

- 1: 使能
- 0: 不使能

(RO)

**EFUSE\_SECURE\_BOOT\_AGGRESSIVE\_REVOKE** 表示是否使能安全启动的激进撤销。

- 1: 使能
- 0: 不使能

(RO)

**EFUSE\_RPT4\_RESERVED2\_0** 保留。 (RO)

**EFUSE\_FLASH\_TPUW** 表示 flash 上电等待时间。单位: ms。当值小于 15 时, 等待时间为配置值。

当值大于等于 15 时, 等待时间固定为 30 ms。 (RO)

## Register 6.16. EFUSE\_RD\_REPEAT\_DATA3\_REG (0x003C)

EFUSE_RPT4_RESERVED3_0	EFUSE_SECURE_BOOT_DISABLE_FAST_WAKE	EFUSE_SECURE_VERSION	EFUSE_FORCE_SEND_RESUME	EFUSE_RPT4_RESERVED3_1	EFUSE_RPT4_RESERVED3_2	EFUSE_RPT4_RESERVED3_3	EFUSE_RPT4_RESERVED3_4	EFUSE_UART_PRINT_CONTROL	EFUSE_ENABLE_SECURITY_DOWNLOAD	EFUSE_DIS_USB_SERIAL_JTAG_DOWNLOAD	EFUSE_DIS_USB_SERIAL_JTAG_ROM_PRINT	EFUSE_DIS_DIRECT_BOOT	EFUSE_DIS_DOWNLOAD_MODE	EFUSE_DIS_DOWNLOAD_ROM_PRINT			
31	30	29	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0x00	0	0	0x0	0	0	0x0	0	0	0	0	0	0	0	0	Reset

**EFUSE\_DIS\_DOWNLOAD\_MODE** 表示是否关闭所有 Download 模式。

- 1: 关闭
  - 0: 不关闭
- (RO)

**EFUSE\_DIS\_DIRECT\_BOOT** 表示是否使能 direct boot 模式。

- 1: 不使能
  - 0: 使能
- (RO)

**EFUSE\_DIS\_USB\_SERIAL\_JTAG\_ROM\_PRINT** 表示是否使能 ROM boot 过程中的 USB-Serial-JTAG 打印。

- 1: 不使能
  - 0: 使能
- (RO)

**EFUSE\_RPT4\_RESERVED3\_5** 保留。 (RO)

**EFUSE\_DIS\_USB\_SERIAL\_JTAG\_DOWNLOAD\_MODE** 表示是否使能 USB-Serial-JTAG 下载功能。

- 1: 不使能
  - 0: 使能
- (RO)

**EFUSE\_ENABLE\_SECURITY\_DOWNLOAD** 表示是否使能安全下载。仅支持 UART 下载，不支持读写 RAM 或寄存器，即不支持 stub 下载。

- 1: 使能
  - 0: 不使能
- (RO)

见下页……

## Register 6.16. EFUSE\_RD\_REPEAT\_DATA3\_REG (0x003C)

[接上页……](#)

**EFUSE\_UART\_PRINT\_CONTROL** 表示 UART 打印类型。

- 0: 强制打印
  - 1: GPIO8 低电平复位时使能打印
  - 2: GPIO8 高电平复位时使能打印
  - 3: 强制关闭打印
- (RO)

**EFUSE\_RPT4\_RESERVED3\_4** 保留。 (RO)

**EFUSE\_RPT4\_RESERVED3\_3** 保留。 (RO)

**EFUSE\_RPT4\_RESERVED3\_2** 保留。 (RO)

**EFUSE\_RPT4\_RESERVED3\_1** 保留。 (RO)

**EFUSE\_FORCE\_SEND\_RESUME** 表示是否强制 ROM 代码在 SPI 启动过程中发送恢复指令。

- 1: 强制
  - 0: 不强制
- (RO)

**EFUSE\_SECURE\_VERSION** 表示安全版本，用于 ESP-IDF 防回滚功能。 (RO)

**EFUSE\_SECURE\_BOOT\_DISABLE\_FAST\_WAKE** 表示安全启动使能时是否使能 FAST VERIFY ON WAKE。

- 1: 不使能
  - 0: 使能
- (RO)

**EFUSE\_RPT4\_RESERVED3\_0** 保留。 (RO)

## Register 6.17. EFUSE\_RD\_REPEAT\_DATA4\_REG (0x0040)

The diagram shows the bit field layout for Register 6.17. EFUSE\_RD\_REPEAT\_DATA4\_REG (0x0040). The register is 32 bits wide, with bit 31 at the top and bit 0 at the bottom. Bit 24 is labeled 'EFUSE\_RPT4\_RESERVED4\_0' and bit 23 is labeled 'EFUSE\_RPT4\_RESERVED4\_1'. The remaining bits from 22 down to 0 are labeled 'Reset'.

31	24	23	0
0x0		0x0000	Reset

**EFUSE\_RPT4\_RESERVED4\_1** 保留。 (RO)

**EFUSE\_RPT4\_RESERVED4\_0** 保留。 (RO)

## Register 6.18. EFUSE\_RD\_MAC\_SPI\_SYS\_0\_REG (0x0044)

EFUSE_MAC_O	
31	0
0x000000	Reset

EFUSE\_MAC\_O 表示 MAC 地址低 32 位。 (RO)

## Register 6.19. EFUSE\_RD\_MAC\_SPI\_SYS\_1\_REG (0x0048)

EFUSE_MAC_EXT		EFUSE_MAC_1	
31	16	15	0
0x00		0x00	Reset

EFUSE\_MAC\_1 表示 MAC 地址高 16 位。 (RO)

EFUSE\_MAC\_EXT 表示 MAC 地址扩展位。 (RO)

## Register 6.20. EFUSE\_RD\_MAC\_SPI\_SYS\_2\_REG (0x004C)

EFUSE_SPI_PAD_CONF_1		EFUSE_MAC_SPI_RESERVED	
31	14	13	0
0x000		0x00	Reset

EFUSE\_MAC\_SPI\_RESERVED 保留。 (RO)

EFUSE\_SPI\_PAD\_CONF\_1 表示 SPI\_PAD\_CONF 第 1 部分内容。 (RO)

## Register 6.21. EFUSE\_RD\_MAC\_SPI\_SYS\_3\_REG (0x0050)

			EFUSE_SPI_PAD_CONF_2
31	18	17	0
0x00		0x000	Reset

EFUSE\_SPI\_PAD\_CONF\_2 表示 SPI\_PAD\_CONF 第 2 部分内容。 (RO)

EFUSE\_SYS\_DATA\_PART0\_0 表示系统数据第 0 部分的第 1 个 14 位内容。 (RO)

## Register 6.22. EFUSE\_RD\_MAC\_SPI\_SYS\_4\_REG (0x0054)

			EFUSE_SYS_DATA_PART0_1
31	0		
	0x000000		Reset

EFUSE\_SYS\_DATA\_PART0\_1 表示系统数据第 0 部分的第 1 个 32 位内容。 (RO)

## Register 6.23. EFUSE\_RD\_MAC\_SPI\_SYS\_5\_REG (0x0058)

			EFUSE_SYS_DATA_PART0_2
31	0		
	0x000000		Reset

EFUSE\_SYS\_DATA\_PART0\_2 表示系统数据第 0 部分的第 2 个 32 位内容。 (RO)

## Register 6.24. EFUSE\_RD\_SYS\_PART1\_DATA0\_REG (0x005C)

EFUSE_SYS_DATA_PART1_0	
31	0
0x000000	Reset

EFUSE\_SYS\_DATA\_PART1\_0 表示系统数据第 1 部分的第 0 个 32 位内容。 (RO)

## Register 6.25. EFUSE\_RD\_SYS\_PART1\_DATA1\_REG (0x0060)

EFUSE_SYS_DATA_PART1_1	
31	0
0x000000	Reset

EFUSE\_SYS\_DATA\_PART1\_1 表示系统数据第 1 部分的第 1 个 32 位内容。 (RO)

## Register 6.26. EFUSE\_RD\_SYS\_PART1\_DATA2\_REG (0x0064)

EFUSE_SYS_DATA_PART1_2	
31	0
0x000000	Reset

EFUSE\_SYS\_DATA\_PART1\_2 表示系统数据第 1 部分的第 2 个 32 位内容。 (RO)

## Register 6.27. EFUSE\_RD\_SYS\_PART1\_DATA3\_REG (0x0068)

EFUSE_SYS_DATA_PART1_3	
31	0
0x000000	Reset

EFUSE\_SYS\_DATA\_PART1\_3 表示系统数据第 1 部分的第 3 个 32 位内容。 (RO)

## Register 6.28. EFUSE\_RD\_SYS\_PART1\_DATA4\_REG (0x006C)

EFUSE_SYS_DATA_PART1_4	
31	0
0x000000	Reset

EFUSE\_SYS\_DATA\_PART1\_4 表示系统数据第 1 部分的第 4 个 32 位内容。 (RO)

## Register 6.29. EFUSE\_RD\_SYS\_PART1\_DATA5\_REG (0x0070)

EFUSE_SYS_DATA_PART1_5	
31	0
0x000000	Reset

EFUSE\_SYS\_DATA\_PART1\_5 表示系统数据第 1 部分的第 5 个 32 位内容。 (RO)

## Register 6.30. EFUSE\_RD\_SYS\_PART1\_DATA6\_REG (0x0074)

EFUSE_SYS_DATA_PART1_6	
31	0
0x000000	Reset

**EFUSE\_SYS\_DATA\_PART1\_6** 表示系统数据第 1 部分的第 6 个 32 位内容。 (RO)

## Register 6.31. EFUSE\_RD\_SYS\_PART1\_DATA7\_REG (0x0078)

EFUSE_SYS_DATA_PART1_7	
31	0
0x000000	Reset

**EFUSE\_SYS\_DATA\_PART1\_7** 表示系统数据第 1 部分的第 7 个 32 位内容。 (RO)

## Register 6.32. EFUSE\_RD\_USR\_DATA0\_REG (0x007C)

EFUSE_USR_DATA0	
31	0
0x000000	Reset

**EFUSE\_USR\_DATA0** 表示 BLOCK3 (user) 第 0 个 32 位内容。 (RO)

## Register 6.33. EFUSE\_RD\_USR\_DATA1\_REG (0x0080)

EFUSE_USR_DATA1	
31	0
0x000000	Reset

**EFUSE\_USR\_DATA1** 表示 BLOCK3 (user) 第 1 个 32 位内容。 (RO)

## Register 6.34. EFUSE\_RDUSRDATA2\_REG (0x0084)

EFUSE_USR_DATA2	
31	0
0x000000	Reset

EFUSE\_USR\_DATA2 表示 BLOCK3 (user) 第 2 个 32 位内容。 (RO)

## Register 6.35. EFUSE\_RDUSRDATA3\_REG (0x0088)

EFUSE_USR_DATA3	
31	0
0x000000	Reset

EFUSE\_USR\_DATA3 表示 BLOCK3 (user) 第 3 个 32 位内容。 (RO)

## Register 6.36. EFUSE\_RDUSRDATA4\_REG (0x008C)

EFUSE_USR_DATA4	
31	0
0x000000	Reset

EFUSE\_USR\_DATA4 表示 BLOCK3 (user) 第 4 个 32 位内容。 (RO)

## Register 6.37. EFUSE\_RDUSRDATA5\_REG (0x0090)

EFUSE_USR_DATA5	
31	0
0x000000	Reset

EFUSE\_USR\_DATA5 表示 BLOCK3 (user) 第 5 个 32 位内容。 (RO)

## Register 6.38. EFUSE\_RDUSRDATA6\_REG (0x0094)

EFUSE_USR_DATA6	
31	0
0x000000	Reset

**EFUSE\_USR\_DATA6** 表示 BLOCK3 (user) 第 6 个 32 位内容。 (RO)

## Register 6.39. EFUSE\_RDUSRDATA7\_REG (0x0098)

EFUSE_USR_DATA7	
31	0
0x000000	Reset

**EFUSE\_USR\_DATA7** 表示 BLOCK3 (user) 第 7 个 32 位内容。 (RO)

## Register 6.40. EFUSE\_RDKEYO\_DATA0\_REG (0x009C)

EFUSE_KEYO_DATA0	
31	0
0x000000	Reset

**EFUSE\_KEYO\_DATA0** 表示 KEYO 第 0 个 32 位内容。 (RO)

## Register 6.41. EFUSE\_RDKEYO\_DATA1\_REG (0x00A0)

EFUSE_KEYO_DATA1	
31	0
0x000000	Reset


**EFUSE\_KEYO\_DATA1** 表示 KEYO 第 1 个 32 位内容。 (RO)

## Register 6.42. EFUSE\_RD\_KEYO\_DATA2\_REG (0x00A4)




**EFUSE\_KEYO\_DATA2** 表示 KEYO 第 2 个 32 位内容。 (RO)

## Register 6.43. EFUSE\_RD\_KEYO\_DATA3\_REG (0x00A8)




**EFUSE\_KEYO\_DATA3** 表示 KEYO 第 3 个 32 位内容。 (RO)

## Register 6.44. EFUSE\_RD\_KEYO\_DATA4\_REG (0x00AC)



**EFUSE\_KEYO\_DATA4** 表示 KEYO 第 4 个 32 位内容。 (RO)

## Register 6.45. EFUSE\_RD\_KEYO\_DATA5\_REG (0x00B0)



**EFUSE\_KEYO\_DATA5** 表示 KEYO 第 5 个 32 位内容。 (RO)

## Register 6.46. EFUSE\_RD\_KEY0\_DATA6\_REG (0x00B4)



31	0
0x000000	Reset

**EFUSE\_KEY0\_DATA6** 表示 KEY0 第 6 个 32 位内容。 (RO)

## Register 6.47. EFUSE\_RD\_KEY0\_DATA7\_REG (0x00B8)



31	0
0x000000	Reset

**EFUSE\_KEY0\_DATA7** 表示 KEY0 第 7 个 32 位内容。 (RO)

## Register 6.48. EFUSE\_RD\_KEY1\_DATA0\_REG (0x00BC)



31	0
0x000000	Reset

**EFUSE\_KEY1\_DATA0** 表示 KEY1 第 0 个 32 位内容。 (RO)

## Register 6.49. EFUSE\_RD\_KEY1\_DATA1\_REG (0x00C0)



31	0
0x000000	Reset

**EFUSE\_KEY1\_DATA1** 表示 KEY1 第 1 个 32 位内容。 (RO)

## Register 6.50. EFUSE\_RD\_KEY1\_DATA2\_REG (0x00C4)

EFUSE_KEY1_DATA2	
31	0
0x0000000	Reset

**EFUSE\_KEY1\_DATA2** 表示 KEY1 第 2 个 32 位内容。 (RO)

## Register 6.51. EFUSE\_RD\_KEY1\_DATA3\_REG (0x00C8)

EFUSE_KEY1_DATA3	
31	0
0x0000000	Reset

**EFUSE\_KEY1\_DATA3** 表示 KEY1 第 3 个 32 位内容。 (RO)

## Register 6.52. EFUSE\_RD\_KEY1\_DATA4\_REG (0x00CC)

EFUSE_KEY1_DATA4	
31	0
0x0000000	Reset


**EFUSE\_KEY1\_DATA4** 表示 KEY1 第 4 个 32 位内容。 (RO)

## Register 6.53. EFUSE\_RD\_KEY1\_DATA5\_REG (0x00D0)

EFUSE_KEY1_DATA5	
31	0
0x0000000	Reset


**EFUSE\_KEY1\_DATA5** 表示 KEY1 第 5 个 32 位内容。 (RO)

## Register 6.54. EFUSE\_RD\_KEY1\_DATA6\_REG (0x00D4)




**EFUSE\_KEY1\_DATA6** 表示 KEY1 第 6 个 32 位内容。 (RO)

## Register 6.55. EFUSE\_RD\_KEY1\_DATA7\_REG (0x00D8)



**EFUSE\_KEY1\_DATA7** 表示 KEY1 第 7 个 32 位内容。 (RO)

## Register 6.56. EFUSE\_RD\_KEY2\_DATA0\_REG (0x00DC)



**EFUSE\_KEY2\_DATA0** 表示 KEY2 第 0 个 32 位内容。 (RO)

## Register 6.57. EFUSE\_RD\_KEY2\_DATA1\_REG (0x00E0)




**EFUSE\_KEY2\_DATA1** 表示 KEY2 第 1 个 32 位内容。 (RO)

## Register 6.58. EFUSE\_RD\_KEY2\_DATA2\_REG (0x00E4)




**EFUSE\_KEY2\_DATA2** 表示 KEY2 第 2 个 32 位内容。 (RO)

## Register 6.59. EFUSE\_RD\_KEY2\_DATA3\_REG (0x00E8)



**EFUSE\_KEY2\_DATA3** 表示 KEY2 第 3 个 32 位内容。 (RO)

## Register 6.60. EFUSE\_RD\_KEY2\_DATA4\_REG (0x00EC)



**EFUSE\_KEY2\_DATA4** 表示 KEY2 第 4 个 32 位内容。 (RO)

## Register 6.61. EFUSE\_RD\_KEY2\_DATA5\_REG (0x00FO)




**EFUSE\_KEY2\_DATA5** 表示 KEY2 第 5 个 32 位内容。 (RO)

## Register 6.62. EFUSE\_RD\_KEY2\_DATA6\_REG (0x00F4)




**EFUSE\_KEY2\_DATA6** 表示 KEY2 第 6 个 32 位内容。 (RO)

## Register 6.63. EFUSE\_RD\_KEY2\_DATA7\_REG (0x00F8)




**EFUSE\_KEY2\_DATA7** 表示 KEY2 第 7 个 32 位内容。 (RO)

## Register 6.64. EFUSE\_RD\_KEY3\_DATA0\_REG (0x00FC)



**EFUSE\_KEY3\_DATA0** 表示 KEY3 第 0 个 32 位内容。 (RO)

## Register 6.65. EFUSE\_RD\_KEY3\_DATA1\_REG (0x0100)



**EFUSE\_KEY3\_DATA1** 表示 KEY3 第 1 个 32 位内容。 (RO)

## Register 6.66. EFUSE\_RD\_KEY3\_DATA2\_REG (0x0104)



31	0
0x000000	Reset

**EFUSE\_KEY3\_DATA2** 表示 KEY3 第 2 个 32 位内容。 (RO)

## Register 6.67. EFUSE\_RD\_KEY3\_DATA3\_REG (0x0108)



31	0
0x000000	Reset

**EFUSE\_KEY3\_DATA3** 表示 KEY3 第 3 个 32 位内容。 (RO)

## Register 6.68. EFUSE\_RD\_KEY3\_DATA4\_REG (0x010C)



31	0
0x000000	Reset

**EFUSE\_KEY3\_DATA4** 表示 KEY3 第 4 个 32 位内容。 (RO)


## Register 6.69. EFUSE\_RD\_KEY3\_DATA5\_REG (0x0110)



31	0
0x000000	Reset


**EFUSE\_KEY3\_DATA5** 表示 KEY3 第 5 个 32 位内容。 (RO)

## Register 6.70. EFUSE\_RD\_KEY3\_DATA6\_REG (0x0114)



**EFUSE\_KEY3\_DATA6** 表示 KEY3 第 6 个 32 位内容。 (RO)

## Register 6.71. EFUSE\_RD\_KEY3\_DATA7\_REG (0x0118)




**EFUSE\_KEY3\_DATA7** 表示 KEY3 第 7 个 32 位内容。 (RO)

## Register 6.72. EFUSE\_RD\_KEY4\_DATA0\_REG (0x011C)




**EFUSE\_KEY4\_DATA0** 表示 KEY4 第 0 个 32 位内容。 (RO)

## Register 6.73. EFUSE\_RD\_KEY4\_DATA1\_REG (0x0120)



**EFUSE\_KEY4\_DATA1** 表示 KEY4 第 1 个 32 位内容。 (RO)

## Register 6.74. EFUSE\_RD\_KEY4\_DATA2\_REG (0x0124)



**EFUSE\_KEY4\_DATA2** 表示 KEY4 第 2 个 32 位内容。 (RO)

## Register 6.75. EFUSE\_RD\_KEY4\_DATA3\_REG (0x0128)




**EFUSE\_KEY4\_DATA3** 表示 KEY4 第 3 个 32 位内容。 (RO)

## Register 6.76. EFUSE\_RD\_KEY4\_DATA4\_REG (0x012C)



**EFUSE\_KEY4\_DATA4** 表示 KEY4 第 4 个 32 位内容。 (RO)

## Register 6.77. EFUSE\_RD\_KEY4\_DATA5\_REG (0x0130)




**EFUSE\_KEY4\_DATA5** 表示 KEY4 第 5 个 32 位内容。 (RO)

## Register 6.78. EFUSE\_RD\_KEY4\_DATA6\_REG (0x0134)




**EFUSE\_KEY4\_DATA6** 表示 KEY4 第 6 个 32 位内容。 (RO)

## Register 6.79. EFUSE\_RD\_KEY4\_DATA7\_REG (0x0138)



**EFUSE\_KEY4\_DATA7** 表示 KEY4 第 7 个 32 位内容。 (RO)

## Register 6.80. EFUSE\_RD\_KEY5\_DATA0\_REG (0x013C)



**EFUSE\_KEY5\_DATA0** 表示 KEY5 第 0 个 32 位内容。 (RO)

## Register 6.81. EFUSE\_RD\_KEY5\_DATA1\_REG (0x0140)




**EFUSE\_KEY5\_DATA1** 表示 KEY5 第 1 个 32 位内容。 (RO)

## Register 6.82. EFUSE\_RD\_KEY5\_DATA2\_REG (0x0144)




**EFUSE\_KEY5\_DATA2** 表示 KEY5 第 2 个 32 位内容。 (RO)

## Register 6.83. EFUSE\_RD\_KEY5\_DATA3\_REG (0x0148)




**EFUSE\_KEY5\_DATA3** 表示 KEY5 第 3 个 32 位内容。 (RO)

## Register 6.84. EFUSE\_RD\_KEY5\_DATA4\_REG (0x014C)




**EFUSE\_KEY5\_DATA4** 表示 KEY5 第 4 个 32 位内容。 (RO)

## Register 6.85. EFUSE\_RD\_KEY5\_DATA5\_REG (0x0150)




**EFUSE\_KEY5\_DATA5** 表示 KEY5 第 5 个 32 位内容。 (RO)

## Register 6.86. EFUSE\_RD\_KEY5\_DATA6\_REG (0x0154)




**EFUSE\_KEY5\_DATA6** 表示 KEY5 第 6 个 32 位内容。 (RO)

## Register 6.87. EFUSE\_RD\_KEY5\_DATA7\_REG (0x0158)



**EFUSE\_KEY5\_DATA7** 表示 KEY5 第 7 个 32 位内容。 (RO)

## Register 6.88. EFUSE\_RD\_SYS\_PART2\_DATA0\_REG (0x015C)



**EFUSE\_SYS\_DATA\_PART2\_0** 表示系统数据第 2 部分的第 0 个 32 位内容。 (RO)

## Register 6.89. EFUSE\_RD\_SYS\_PART2\_DATA1\_REG (0x0160)

EFUSE_SYS_DATA_PART2_1	
31	0
0x000000	Reset

EFUSE\_SYS\_DATA\_PART2\_1 表示系统数据第 2 部分的第 1 个 32 位内容。 (RO)

## Register 6.90. EFUSE\_RD\_SYS\_PART2\_DATA2\_REG (0x0164)

EFUSE_SYS_DATA_PART2_2	
31	0
0x000000	Reset

EFUSE\_SYS\_DATA\_PART2\_2 表示系统数据第 2 部分的第 2 个 32 位内容。 (RO)

## Register 6.91. EFUSE\_RD\_SYS\_PART2\_DATA3\_REG (0x0168)

EFUSE_SYS_DATA_PART2_3	
31	0
0x000000	Reset

EFUSE\_SYS\_DATA\_PART2\_3 表示系统数据第 2 部分的第 3 个 32 位内容。 (RO)

## Register 6.92. EFUSE\_RD\_SYS\_PART2\_DATA4\_REG (0x016C)

EFUSE_SYS_DATA_PART2_4	
31	0
0x000000	Reset

EFUSE\_SYS\_DATA\_PART2\_4 表示系统数据第 2 部分的第 4 个 32 位内容。 (RO)

## Register 6.93. EFUSE\_RD\_SYS\_PART2\_DATA5\_REG (0x0170)

EFUSE_SYS_DATA_PART2_5	
31	0
0x000000	Reset

EFUSE\_SYS\_DATA\_PART2\_5 表示系统数据第 2 部分的第 5 个 32 位内容。 (RO)

## Register 6.94. EFUSE\_RD\_SYS\_PART2\_DATA6\_REG (0x0174)

EFUSE_SYS_DATA_PART2_6	
31	0
0x000000	Reset

EFUSE\_SYS\_DATA\_PART2\_6 表示系统数据第 2 部分的第 6 个 32 位内容。 (RO)

## Register 6.95. EFUSE\_RD\_SYS\_PART2\_DATA7\_REG (0x0178)

EFUSE_SYS_DATA_PART2_7	
31	0
0x000000	Reset

**EFUSE\_SYS\_DATA\_PART2\_7** 表示系统数据第 2 部分的第 7 个 32 位内容。 (RO)

## Register 6.96. EFUSE\_RD\_REPEAT\_ERR0\_REG (0x017C)

EFUSE_RPT4_RESERVED0_ERR_0	EFUSE_RPT4_RESERVED0_ERR_1	EFUSE_RPT4_RESERVED0_ERR_2	EFUSE_VDD_SPI_AS_GPIO_ERR	EFUSE_USB_EXCHG_PINS_ERR	(reserved)	EFUSE_DIS_DOWNLOAD_MANUAL_ENCRYPT_ERR	EFUSE_DIS_PAD_JTAG_ERR	EFUSE_SOFT_DIS_JTAG_ERR	EFUSE_JTAG_SEL_ENABLE_ERR	EFUSE_DIS_TWI1_ERR	EFUSE_SPI_DOWNLOAD_ERR	EFUSE_DIS_FORCE_DOWNLOAD_ERR	EFUSE_DIS_SERIAL_JTAG_ERR	EFUSE_DIS_DOWNLOAD_JTAG_ERR	EFUSE_DIS_ICACHE_ERR	EFUSE_SWAP_UART_SDIO_EN_ERR	EFUSE_RD_DIS_ERR	Reset
31    30    29    28    27    26    25    24                 21    20    19    18    16    15    14    13    12    11    10    9    8    7    6                 0	0x0    0    0x0    0    0    0    0    0    0    0    0x0    0    0    0    0    0    0    0    0x0																	

**EFUSE\_RD\_DIS\_ERR** 若该域中的任何位为 1，则表示 RD\_DIS 烧写错误。(RO)

**EFUSE\_SWAP\_UART\_SDIO\_EN\_ERR** 若该位为 1，则表示 SWAP\_UART\_SDIO\_EN 烧写错误。 (RO)

**EFUSE\_DIS\_ICACHE\_ERR** 若该位为 1，则表示 DIS\_ICACHE 烧写错误。(RO)

**EFUSE\_DIS\_USB\_JTAG\_ERR** 若该位为 1，则表示 DIS\_USB\_JTAG 烧写错误。 (RO)

**EFUSE\_DIS\_DOWNLOAD\_ICACHE\_ERR** 若该位为 1，则表示 DIS\_DOWNLOAD\_ICACHE 烧写错误。  
(RO)

**EFUSE\_DIS\_USB\_SERIAL\_JTAG\_ERR** 若该位为 1，则表示 DIS\_USB\_DEVICE 烧写错误。(RO)

**EFUSE\_DIS\_FORCE\_DOWNLOAD\_ERR** 若该位为 1，则表示 DIS\_FORCE\_DOWNLOAD 烧写错误。  
(RO)

**EFUSE\_SPI\_DOWNLOAD\_MSPI\_DIS\_ERR** 若该位为 1，则表示 SPI\_DOWNLOAD\_MSPI\_DIS 烧写错误。(RO)

**EFUSE\_DIS\_TWAI\_ERR** 若该位为 1，则表示 DIS\_TWAI 烧写错误。(RO)

**EFUSE\_JTAG\_SEL\_ENABLE\_ERR** 若该位为 1，则表示 JTAG\_SEL\_ENABLE 烧写错误。(RO)

**EFUSE\_SOFT\_DIS\_JTAG\_ERR** 若该域中的任何位为 1，则表示 SOFT\_DIS\_JTAG 烧写错误。 (RO)

**EFUSE\_DIS\_PAD\_JTAG\_ERR** 若该位为 1，则表示 DIS\_PAD\_JTAG 烧写错误。(RO)

**EFUSE\_DIS\_DOWNLOAD\_MANUAL\_ENCRYPT\_ERR** 若该位为 1，则表示 DIS\_DOWNLOAD\_MANUAL\_ENCRYPT 烧写错误。(RO)

**EFUSE\_USB\_EXCHG\_PINS\_ERR** 若该位为 1，则表示 USB\_EXCHG\_PINS 烧写错误。(RO)

见下页……

## Register 6.96. EFUSE\_RD\_REPEAT\_ERR0\_REG (0x0080)

[接上页……](#)

**EFUSE\_VDD\_SPI\_AS\_GPIO\_ERR** 若该位为 1，则表示 VDD\_SPI\_AS\_GPIO 烧写错误。(RO)

**EFUSE\_RPT4\_RESERVED0\_ERR\_2** 保留。(RO)

**EFUSE\_RPT4\_RESERVED0\_ERR\_1** 保留。(RO)

**EFUSE\_RPT4\_RESERVED0\_ERR\_0** 保留。(RO)

## Register 6.97. EFUSE\_RD\_REPEAT\_ERR1\_REG (0x0180)

31	28	27	24	23	22	21	20	18	17	16	15	0
0x0		0x0	0	0	0		0x0	0x0				0x00

Reset

**EFUSE\_RPT4\_RESERVED1\_ERR\_O** 保留。(RO)

**EFUSE\_WDT\_DELAY\_SEL\_ERR** 若该域中的任何位为 1，则表示 WDT\_DELAY\_SEL 烧写错误。(RO)

**EFUSE\_SPI\_BOOT\_CRYPT\_CNT\_ERR** 若该域中的任何位为 1，则表示 SPI\_BOOT\_CRYPT\_CNT 烧写错误。(RO)

**EFUSE\_SECURE\_BOOT\_KEY\_REVOKED\_ERR** 若该位为 1，则表示 SECURE\_BOOT\_KEY\_REVOKED 烧写错误。(RO)

**EFUSE\_SECURE\_BOOT\_KEY\_REVOKE1\_ERR** 若该位为 1，则表示 SECURE\_BOOT\_KEY\_REVOKE1 烧写错误。(RO)

**EFUSE\_SECURE\_BOOT\_KEY\_REVOKE2\_ERR** 若该位为 1，则表示 SECURE\_BOOT\_KEY\_REVOKE2 烧写错误。(RO)

**EFUSE\_KEY\_PURPOSE\_0\_ERR** 若该域中的任何位为 1，则表示 KEY\_PURPOSE\_0 烧写错误。(RO)

**EFUSE\_KEY\_PURPOSE\_1\_ERR** 若该域中的任何位为 1，则表示 KEY\_PURPOSE\_1 烧写错误。(RO)

## Register 6.98. EFUSE\_RD\_REPEAT\_ERR2\_REG (0x0184)

31	28	27	22	21	20	19	18	17	16	15	12	11	8	7	4	3	0
0x0		0x0	0	0	0	0	0x0		0x0		0x0		0x0		0x0		Reset

EFUSE\_FLASH\_TPUW\_ERR

EFUSE\_RPT4\_RESERVED2\_ERR\_0

EFUSE\_SECURE\_BOOT\_EN\_ERR

EFUSE\_SECURE\_BOOT\_EN\_ERR

EFUSE\_CRYPT\_DPA\_ENABLE\_ERR

EFUSE\_SEC\_DPA\_LEVEL\_ERR\_1

EFUSE\_KEY\_PURPOSE\_5\_ERR

EFUSE\_KEY\_PURPOSE\_4\_ERR

EFUSE\_KEY\_PURPOSE\_3\_ERR

EFUSE\_SECURE\_BOOT\_EN\_ERR

EFUSE\_SECURE\_BOOT\_EN\_ERR

EFUSE\_SECURE\_BOOT\_EN\_ERR

EFUSE\_SECURE\_BOOT\_EN\_ERR

EFUSE\_SECURE\_BOOT\_EN\_ERR

EFUSE\_SECURE\_BOOT\_EN\_ERR

**EFUSE\_KEY\_PURPOSE\_2\_ERR** 若该域中的任何位为 1，则表示 KEY\_PURPOSE\_2 烧写错误。 (RO)

**EFUSE\_KEY\_PURPOSE\_3\_ERR** 若该域中的任何位为 1，则表示 KEY\_PURPOSE\_3 烧写错误。 (RO)

**EFUSE\_KEY\_PURPOSE\_4\_ERR** 若该域中的任何位为 1，则表示 KEY\_PURPOSE\_4 烧写错误。 (RO)

**EFUSE\_KEY\_PURPOSE\_5\_ERR** 若该域中的任何位为 1，则表示 KEY\_PURPOSE\_5 烧写错误。 (RO)

**EFUSE\_SEC\_DPA\_LEVEL\_ERR** 若该位为 1，则表示 SEC\_DPA\_LEVEL 烧写错误。 (RO)

**EFUSE\_RPT4\_RESERVED2\_ERR\_1** 保留。 (RO)

**EFUSE\_CRYPT\_DPA\_ENABLE\_ERR** 若该位为 1，则表示 CRYPT\_DPA\_ENABLE 烧写错误。 (RO)

**EFUSE\_SECURE\_BOOT\_EN\_ERR** 若该位为 1，则表示 SECURE\_BOOT\_EN 烧写错误。 (RO)

**EFUSE\_SECURE\_BOOT.Aggressive\_Revoke\_ERR** 若该位为 1，则表示 SECURE\_BOOT.Aggressive\_Revoke 烧写错误。 (RO)

**EFUSE\_RPT4\_RESERVED2\_ERR\_0** 保留。 (RO)

**EFUSE\_FLASH\_TPUW\_ERR** 若该域中的任何位为 1，则表示 FLASH\_TPUW 烧写错误。 (RO)

## Register 6.99. EFUSE\_RD\_REPEAT\_ERR3\_REG (0x0188)

**EFUSE\_DIS\_DOWNLOAD\_MODE\_ERR** 若该位为 1，则表示 DIS\_DOWNLOAD\_MODE 烧写错误。(RO)

**EFUSE\_DIS\_DIRECT\_BOOT\_ERR** 若该位为 1，则表示 DIS\_DIRECT\_BOOT 烧写错误。(RO)

**EFUSE\_USB\_PRINT\_ERR** 若该位为 1，则表示 UART\_PRINT\_CHANNEL 烧写错误。(RO)

EFUSE\_RPT4\_RESERVED3\_ERR\_5 保留。(RO)

**EFUSE\_DIS\_USB\_SERIAL\_JTAG\_DOWNLOAD\_MODE\_ERR** 若该位为 1，则表示 DIS\_USB\_SERIAL\_JTAG\_DOWNLOAD\_MODE 烧写错误。(RO)

**EFUSE\_ENABLE\_SECURITY\_DOWNLOAD\_ERR** 若该位为 1，则表示 EN-  
ABLE\_SECURITY\_DOWNLOAD 烧写错误。(RO)

**EFUSE\_UART\_PRINT\_CONTROL\_ERR** 若该域中的任何位为 1，则表示 UART\_PRINT\_CONTROL 烧写错误。(RO)

EFUSE\_RPT4\_RESERVED3\_ERR\_4 保留。(RO)

EFUSE\_RPT4\_RESERVED3\_ERR\_3 保留。(RO)

**EFUSE\_RPT4\_RESERVED3\_ERR\_2** 保留。(RO)

**EFUSE\_RPT4\_RESERVED3\_ERR\_1** 保留。(RO)

**EFUSE\_FORCE\_SEND\_RESUME\_ERR** 若该位为1，则表示 FORCE\_SEND\_RESUME 烧写错误。(RO)

**EFUSE\_SECURE\_VERSION\_ERR** 若该域中的任何位为 1，则表示 SECURE\_VERSION 烧写错误。(RO)

EFUSE\_RPT4\_RESERVED3\_ERR\_O 保留。(RO)

## Register 6.100. EFUSE\_RD\_REPEAT\_ERR4\_REG (0x0190)

EFUSE_RPT4_RESERVED4_ERR_0		EFUSE_RPT4_RESERVED4_ERR_1	
31	24	23	0
0x0		0x0000	Reset

EFUSE\_RPT4\_RESERVED4\_ERR\_1 保留。 (RO)

EFUSE\_RPT4\_RESERVED4\_ERR\_0 保留。 (RO)

## Register 6.101. EFUSE\_RD\_RS\_ERR0\_REG (0x01C0)

EFUSE_KEY4_FAIL	EFUSE_KEY4_ERR_NUM	EFUSE_KEY3_FAIL	EFUSE_KEY3_ERR_NUM	EFUSE_KEY2_FAIL	EFUSE_KEY2_ERR_NUM	EFUSE_KEY1_FAIL	EFUSE_KEY1_ERR_NUM	EFUSE_KEYO_FAIL	EFUSE_KEYO_ERR_NUM	EFUSE_USR_DATA_FAIL	EFUSE_USR_DATA_ERR_NUM	EFUSE_SYS_PART1_FAIL	EFUSE_SYS_PART1_ERR_NUM	EFUSE_MAC_SPI_8M_FAIL	EFUSE_MAC_SPI_8M_ERR_NUM								
31	30	28	27	26	24	23	22	20	19	18	16	15	14	12	11	10	8	7	6	4	3	2	0
0	0x0	0	0x0	0	0x0	0	0x0	0	0x0	0	0x0	0	0x0	Reset									

**EFUSE\_MAC\_SPI\_8M\_ERR\_NUM** 表示错误字节数。 (RO)

**EFUSE\_MAC\_SPI\_8M\_FAIL** 表示 MAC\_SPI\_8M 的数据是否烧写失败。

- 0: 无烧写错误， MAC\_SPI\_8M 的数据是可靠的
- 1: 用户数据烧写失败， 错误字节数超过 6  
(RO)

**EFUSE\_SYS\_PART1\_ERR\_NUM** 表示错误字节数。 (RO)

**EFUSE\_SYS\_PART1\_FAIL** 表示第 1 部分的系统数据是否烧写失败。

- 0: 无烧写错误， 第 1 部分的系统数据是可靠的
- 1: 用户数据烧写失败， 错误字节数超过 6  
(RO)

**EFUSE\_USR\_DATA\_ERR\_NUM** 表示错误字节数。 (RO)

**EFUSE\_USR\_DATA\_FAIL** 表示用户数据烧写是否失败。

- 0: 无烧写错误， 用户数据是可靠的
- 1: 用户数据烧写失败， 错误字节数超过 6  
(RO)

**EFUSE\_KEYO\_ERR\_NUM** 表示错误字节数。 (RO)

**EFUSE\_KEYO\_FAIL** 表示 key0 数据是否烧写失败。

- 0: 无烧写错误， key0 数据是可靠的
- 1: key0 数据烧写失败， 错误字节数超过 6  
(RO)

**EFUSE\_KEY1\_ERR\_NUM** 表示错误字节数。 (RO)

**EFUSE\_KEY1\_FAIL** 表示 key1 数据是否烧写失败。

- 0: 无烧写错误， key1 数据是可靠的
- 1: key1 数据烧写失败， 错误字节数超过 6  
(RO)

**EFUSE\_KEY2\_ERR\_NUM** 表示错误字节数。 (RO)

**EFUSE\_KEY2\_FAIL** 表示 key2 数据是否烧写失败。

- 0: 无烧写错误， key2 数据是可靠的
- 1: key2 数据烧写失败， 错误字节数超过 6  
(RO)

## Register 6.101. EFUSE\_RD\_RS\_ERR0\_REG (0x01C0)

接上页……

**EFUSE\_KEY3\_ERR\_NUM** 表示错误字节数。 (RO)

**EFUSE\_KEY3\_FAIL** 表示 key3 数据是否烧写失败。

0: 无烧写错误, key3 数据是可靠的

1: key3 数据烧写失败，错误字节数超过 6

(RO)

**EFUSE\_KEY4\_ERR\_NUM** 表示错误字节数。 (RO)


**EFUSE\_KEY4\_FAIL** 表示 key4 数据是否烧写失败。

O: 无烧写错误, key4 数据是可靠的

1: key4 数据烧写失败，错误字节数超过 6

(RO)

## Register 6.102. EFUSE\_RD\_RS\_ERR1\_REG (0x01C4)



**EFUSE\_KEY5\_ERR\_NUM** 表示错误字节数。 (RO)

**EFUSE\_KEY5\_FAIL** 表示 key5 数据是否烧写失败。

0: 无烧写错误, key5 数据是可靠的

1: key5 数据烧写失败，错误字节数超过 6

(RO)

**EFUSE\_SYS\_PART2\_ERR\_NUM** 表示错误字节数。 (RO)

**EFUSE\_SYS\_PART2\_FAIL** 表示第 2 部分的系统数据是否烧写失败。

0: 无烧写错误, 第 2 部分的系统数据是可靠的

1: 用户数据烧写失败，错误字节数超过 6

(RO)

## Register 6.103. EFUSE\_CLK\_REG (0x01C8)

**EFUSE\_MEM\_FORCE\_PD** 配置是否强制 eFuse SRAM 进入节能模式。

- 1: 强制
  - 0: 没有作用  
(R/W)

**EFUSE\_MEM\_CLK\_FORCE\_ON** 配置是否强制激活 eFuse SRAM 时钟信号。

- 1: 强制激活  
0: 没有作用  
(R/W)

**EFUSE\_MEM\_FORCE\_PU** 配置是否强制 eFuse SRAM 进入工作模式。

- 1: 强制  
0: 没有作用  
(R/W)

**EFUSE\_CLK\_EN** 配置是否强制使能 eFuse 寄存器配置时钟信号。

- 1: 强制使能  
0: 时钟仅在读写寄存器时开启  
(R/W)

## Register 6.104. EFUSE CONF REG (0x01CC)

**EFUSE OP CODE** 配置操作指令类型。

- 0x5A5A: 烧写操作指令  
0x5AA5: 读操作指令  
其他值: 没有作用  
(R/W)

## Register 6.105. EFUSE\_STATUS\_REG (0x01D0)

The diagram shows the bit field layout of Register 6.105. EFUSE\_STATUS\_REG (0x01D0). The register is 32 bits wide. Bit 31 is labeled '(reserved)'. Bits 20 to 19 are labeled 'EFUSE\_BLKO\_VALID\_BIT\_CNT'. Bits 10 to 9 are labeled '(reserved)'. Bits 4 to 3 are labeled 'EFUSE\_STATE'. Bit 0 is labeled 'Reset'.

31	20   19	10   9	4   3	0
0 0 0 0 0 0 0 0 0 0 0 0	0x0	0 0 0 0 0 0	0x0	Reset

**EFUSE\_STATE** 表示 eFuse 状态机的状态。 (RO)

**EFUSE\_BLKO\_VALID\_BIT\_CNT** 表示块中有效位的数量。 (RO)

## Register 6.106. EFUSE\_CMD\_REG (0x01D4)

The diagram shows the bit field layout of Register 6.106. EFUSE\_CMD\_REG (0x01D4). The register is 32 bits wide. Bit 31 is labeled '(reserved)'. Bits 6 to 5 are labeled 'EFUSE\_BLK\_NUM'. Bits 2 to 1 are labeled 'EFUSE\_PGM\_CMD'. Bit 0 is labeled 'EFUSE\_READ\_CMD'. Bit 0 is also labeled 'Reset'.

31	6   5	2   1	0
0 0	0x0	0   0	Reset

**EFUSE\_READ\_CMD** 配置是否发送读指令。

- 1: 发送
  - 0: 没有作用
- (R/W/SC)

**EFUSE\_PGM\_CMD** 配置是否发送烧写指令。

- 1: 发送
  - 0: 没有作用
- (R/W/SC)

**EFUSE\_BLK\_NUM** 表示待烧写块的序号。值 0 ~ 10 分别对应 BLOCK0 ~ BLOCK10。 (R/W)

## Register 6.107. EFUSE\_INT\_RAW\_REG (0x01D8)

**EFUSE\_READ\_DONE\_INT\_RAW** 读取完成的原始中断状态。(R/SS/WTC)

**EFUSE\_PGM\_DONE\_INT\_RAW** 烧写完成的原始中断状态。 (R/SS/WTC)

## Register 6.108. EFUSE\_INT\_ST\_REG (0x01DC)

**EFUSE\_READ\_DONE\_INT\_ST** 读取完成的屏蔽中断状态。 (RO)

**EFUSE\_PGM\_DONE\_INT\_ST** 烧写完成的屏蔽中断状态。 (RO)

## Register 6.109. EFUSE\_INT\_ENA\_REG (0x01EO)

**EFUSE\_READ\_DONE\_INT\_ENA** 写1使能读取完成的中断。(R/W)

**EFUSE\_PGM\_DONE\_INT\_ENA** 写1使能烧写完成的中断。(R/W)

## Register 6.110. EFUSE\_INT\_CLR\_REG (0x01E4)

**EFUSE\_READ\_DONE\_INT\_CLR** 写1清除读取完成的中断。(WO)

**EFUSE\_PGM\_DONE\_INT\_CLR** 写 1 清除烧写完成的中断。 (WO)

## Register 6.111. EFUSE\_DAC\_CONF\_REG (0x01E8)

**EFUSE\_DAC\_CLK\_DIV** 配置烧写电压的爬升时钟分频系数。(R/W)

**EFUSE\_DAC\_CLK\_PAD\_SEL** 无关项。 (R/W)

**EFUSE\_DAC\_NUM** 配置烧写电压上升周期，单位：EFUSE\_DAC\_CLK\_DIV 分频后的时钟频率。(R/W)

**EFUSE\_OE\_CLR** 降低烧写电压的供电能力。(R/W)

## Register 6.112. EFUSE\_RD\_TIM\_CONF\_REG (0x01EC)

EFUSE_READ_INIT_NUM	EFUSE_TSUR_A	EFUSE_TRD	EFUSE_THR_A	Reset			
31	24	23	16	15	8	7	0
0x12	0x1	0x2	0x1				Reset

**EFUSE\_THR\_A** 配置读操作的保持时间，单位：一个 eFuse 核心时钟周期。 (R/W)

**EFUSE\_TRD** 配置读操作的时间，单位：一个 eFuse 核心时钟周期。 (R/W)

**EFUSE\_TSUR\_A** 配置读操作的设置时间，单位：一个 eFuse 核心时钟周期。 (R/W)

**EFUSE\_READ\_INIT\_NUM** 配置读取 eFuse 存储器的等待时间，单位：一个 eFuse 核心时钟周期。  
(R/W)

## Register 6.113. EFUSE\_WR\_TIM\_CONF1\_REG (0x01F0)

EFUSE_TSUP_A	EFUSE_PWR_ON_NUM	EFUSE_TSUP_A	Reset		
31	24	23	8	7	0
0x1	0x3000	0x1			Reset

**EFUSE\_TSUP\_A** 配置烧写的设置时间，单位：一个 eFuse 核心时钟周期。 (R/W)

**EFUSE\_PWR\_ON\_NUM** 配置 VDDQ 的上电时间，单位：一个 eFuse 核心时钟周期。 (R/W)

**EFUSE\_THP\_A** 配置烧写的保持时间，单位：一个 eFuse 核心时钟周期。 (R/W)

## Register 6.114. EFUSE\_WR\_TIM\_CONF2\_REG (0x01F4)

EFUSE_TPCM	EFUSE_PWR_OFF_NUM	Reset	
31	16	15	0
0xc8	0x190		Reset

**EFUSE\_PWR\_OFF\_NUM** 配置 VDDQ 的掉电时间，单位：一个 eFuse 核心时钟周期。 (R/W)

**EFUSE\_TPCM** 配置活跃状态的烧写时间，单位：一个 eFuse 核心时钟周期。 (R/W)

## Register 6.115. EFUSE\_WR\_TIM\_CONFO\_REG (0x01F8)

EFUSE_UPDATE									
EFUSE_TPGM_INACTIVE									
31		21	20		13	12	11		1 0
0	0	0	0	0	0	0	0	0	0 Reset

**EFUSE\_UPDATE** 配置是否更新多位寄存器信号。

1: 更新

0: 没有作用

(WT)

**EFUSE\_TPGM\_INACTIVE** 配置非活跃状态的烧写时间，单位：一个 eFuse 核心时钟周期。 (R/W)

## Register 6.116. EFUSE\_DATE\_REG (0x01FC)

EFUSE_DATE									
31	28	27							0
0	0	0	0		0x2206300				Reset

**EFUSE\_DATE** 版本控制寄存器。 (R/W)

# 第 III 卷

## 系统组件

该部分介绍芯片的系统级功能，包括系统启动、时钟、GPIO、定时器、看门狗、中断处理、调试辅助、低功耗管理以及各种系统寄存器。

# 第 7 章

## IO MUX 和 GPIO 交换矩阵 (GPIO, IO MUX)

### 7.1 概述

ESP32-C6 芯片有 31 个通用输入输出管脚 (GPIO Pin)。每个管脚都可用作一个通用 IO，或连接一个内部的外设信号。利用 GPIO 交换矩阵、IO MUX 和低功耗 (LP) IO MUX，可配置外设模块的输入信号来源于任何的 IO 管脚，并且外设模块的输出信号也可连接到任意 IO 管脚。这些模块共同组成了芯片的 IO 控制。

#### 说明:

- 上述 31 个 GPIO 管脚的编号为：GPIO0 ~ GPIO30；
- 如果选用的芯片版本无合封 flash，则 GPIO14 未引出至芯片管脚，用户不可用。
- 如果选用的芯片版本内置了合封 flash，则有七个 GPIO 管脚专用于连接合封 flash，编号为：GPIO24 ~ GPIO30，不可用作他用；且 GPIO10 ~ GPIO11 未引出至芯片管脚，用户不可用。用户可配置使用其他剩余的 22 个 GPIO 管脚，编号为：GPIO0 ~ GPIO9、GPIO12 ~ GPIO23。

### 7.2 主要特性

#### GPIO 交换矩阵具有如下特性：

- GPIO 交换矩阵是外设输入输出信号和 GPIO 管脚之间的全交换矩阵；
- 85 个外设输入信号可以选择任意一个 GPIO 管脚的输入信号；
- 每个 GPIO 管脚的输出信号可以来自 93 个外设输出信号的任意一个；
- 支持输入信号经 GPIO SYNC 模块同步至 IO MUX 的运行时钟。关于 IO MUX 的运行时钟，详情请见章节 8 复位和时钟；
- 支持 GPIO 滤波器对输入信号进行滤波；
- 支持毛刺滤波器对输入信号进行二次滤波；
- 支持 Sigma Delta 调制输出 (SDM)；
- 支持 GPIO 简单输入输出。

#### IO MUX 具有如下特性：

- 支持 SPI、JTAG、UART 等信号旁路 GPIO 交换矩阵以实现更好的高频数字特性。所以此类信号可以直接通过 IO MUX 输入和输出。
- 为每个 GPIO 管脚提供一个寄存器 `IO_MUX_GPIOn_REG`，每个管脚可配置成：
  - GPIO 功能，连接 GPIO 交换矩阵；

- 直连功能，旁路 GPIO 交换矩阵。

LP IO MUX 具有如下特性：

- 控制八个 LP GPIO (GPIO0 ~ GPIO7) 供 ULP 和 LP 系统的外设使用。

## 7.3 结构概览

图 7.3-1 所示为 GPIO 交换矩阵、IO MUX 和 LP IO MUX 将信号引入外设和引出至管脚的具体过程。




图 7.3-1. IO MUX、LP IO MUX 和 GPIO 交换矩阵框图

- 仅有部分输入信号可以直接通过 IO MUX 直连外设，这些输入信号在表 7.11-1 “信号可经由 IO MUX 直接输入”一栏中被标为“yes”。剩余其他信号只能通过 GPIO 交换矩阵连接至外设；
- ESP32-C6 共有 31 个 GPIO 管脚，因此从 GPIO SYNC 进入到 GPIO 交换矩阵的输入共有 31 个。注意：
  - 在无合封 flash 的芯片版本中，从 GPIO SYNC 进入到 GPIO 交换矩阵的输入有 30 个，GPIO14 未引出至芯片管脚；
  - 在有合封 flash 的芯片版本中，从 GPIO SYNC 进入到 GPIO 交换矩阵的输入只有 22 个，GPIO10 ~ GPIO11 未引出至芯片管脚，GPIO24 - GPIO30 已用于连接合封 flash；
- 位于 VDDPST1 电源域和 VDDPST2 电源域的管脚由 IE、OE、WPU 和 WPD 信号控制；
- 仅有部分输出信号可通过 IO MUX 直连管脚，这些输出信号在表 7.11-1 “信号可经由 IO MUX 直接输出”一栏中被标为“yes”。剩余其他信号只能通过 GPIO 交换矩阵连接至管脚；

5. 从 GPIO 交换矩阵到 IO MUX 的输出共有 31 个，对应 GPIO X: 0 ~ 30。注意：

- 在无合封 flash 的芯片版本中，从 GPIO 交换矩阵到 IO MUX 的输出有 30 个，对应 GPIO X: 0 ~ 13、15 ~ 30；
- 在有合封 flash 的芯片版本中，从 GPIO 交换矩阵到 IO MUX 的输出只有 22 个，对应 GPIO X: 0 ~ 9、12 ~ 23。

图 7.3-2 展示了芯片焊盘 (PAD) 的内部结构，即芯片逻辑与 GPIO 管脚之间的电气接口。31 个 GPIO 管脚均采用这一结构，且由 IE、OE、WPU 和 WPD 信号控制。




图 7.3-2. 焊盘内部结构

- IE: 输入使能
- OE: 输出使能
- WPU: 内部弱上拉电阻
- WPD: 内部弱下拉电阻
- Bonding pad: 接合焊盘，芯片逻辑的结点，实现芯片封装内晶片与 GPIO 管脚之间的物理连接

## 7.4 通过 GPIO 交换矩阵的外设输入

### 7.4.1 概述

为实现通过 GPIO 交换矩阵接收外部输入信号，需要配置 GPIO 交换矩阵从 31 个 GPIO (0 ~ 30) 中获取外部输入信号，见交换矩阵表格 7.11-1。并需要配置外设输入选择通过 GPIO 交换矩阵接收输入信号。

如图 7.3-1 所示，使用 GPIO 交换矩阵将信号从管脚输入时，所有外部输入信号均来源于 GPIO 管脚，然后经 GPIO 滤波器进行滤波，见章节 7.4.3 中的步骤 2。

毛刺滤波器硬件可从 GPIO 滤波器输出的信号中选择八个信号进行滤波，其他没被选中的信号则直接进入 GPIO SYNC 硬件，见章节 7.4.3 中的步骤 3。

所有信号经 GPIO 滤波器硬件或毛刺滤波器硬件滤波后，均将被 GPIO SYNC 硬件同步至 IO MUX 的运行时钟，然后进入 GPIO 交换矩阵，见章节 7.4.2。外部输入信号也可经 IO MUX 直接输入至外设，但信号无法进行滤波及时钟同步操作。

## 7.4.2 信号同步




图 7.4-1. GPIO 输入经 IO MUX 运行时钟上升沿或下降沿同步

GPIO SYNC 模块的功能如图 7.4-1 所示。其中，negative sync 为 GPIO 输入经过 IO MUX 的运行时钟的下降沿同步，positive sync 为 GPIO 输入经过 IO MUX 的运行时钟上升沿同步。

同步器 (synchronizer) 默认关闭同步功能，即 `GPIO_PINx_SYNC1/2_BYPASS[1:0]` = 0。但如果一个异步外设信号连接到管脚时，该信号应通过两级同步器（即图中的 first-level synchronizer 和 second-level synchronizer）进行同步，以减小亚稳态产生的概率。更多信息，见下一章节中的步骤 4。

## 7.4.3 功能描述

把某个外设输入信号  $Y$  绑定到某个 GPIO 管脚  $X^1$  的配置过程如下：

- 在 GPIO 交换矩阵中配置外设信号  $Y$  的 `GPIO_FUNCy_IN_SEL_CFG_REG` 寄存器：

- 置位 `GPIO_SIGy_IN_SEL` 选择通过 GPIO 交换矩阵接收外部输入信号。
- 设置 `GPIO_FUNCy_IN_SEL` 为需要的 GPIO 管脚编号，此处应为  $X$ 。

**注意：**并不是所有外设信号都有有效的 `GPIO_SIGy_IN_SEL` 位，即有些外设信号只能通过 GPIO 交换矩阵接收外部输入信号。

- 可选：置位 `IO_MUX_GPIOx_FILTER_EN` 使能 GPIO 管脚的输入信号滤波功能，如图 7.4-2 所示。只有当输入信号的有效宽度大于两个时钟周期时，输入信号才会被采样。否则，输入信号将会被滤掉。




图 7.4-2. GPIO 输入信号滤波时序图

3. 毛刺滤波器硬件支持八个通道，每个通道可从 GPIO 滤波器硬件输出的 31 个信号 (0 ~ 30) 中选择一个信号，进行二次滤波。该毛刺滤波器硬件可用于对慢速信号进行滤波。如需使能该功能，见如下步骤：

- 配置 `GPIO_EXT_FILTER_CHn_INPUT_IO_NUM` 为  $m$ 。此处  $n$  为通道编号，取值范围为：0 ~ 7； $m$  为 GPIO 管脚编号，取值范围为：0 ~ 30。
- 配置 `GPIO_EXT_FILTER_CHn_WINDOW_WIDTH` 为 `VALUE1`，配置 `GPIO_EXT_FILTER_CHn_WINDOW_THRES` 为 `VALUE2`。在 `VALUE1 + 1` 个周期内，如果有 `VALUE2 + 1` 个输入信号与当前输出信号值不一致，则毛刺滤波器硬件会将输出信号反转。用户可将 `GPIO_EXT_FILTER_CHn_WINDOW_WIDTH` 和 `GPIO_EXT_FILTER_CHn_WINDOW_THRES` 同时设置为 `VALUE3`，则仅有有效宽度大于 `VALUE3 + 1` 个时钟周期的信号会被采样。
- 置位 `GPIO_EXT_FILTER_CHn_EN` 使能通道  $n$ 。

相关示例见图 7.4-3，其中 `GPIO_EXT_FILTER_CHn_WINDOW_WIDTH` 配置为 3，`GPIO_EXT_FILTER_CHn_WINDOW_THRES` 配置为 2。则在 T1 之前的四个时钟周期内，输出信号值 (signal\_out) 一直为“0”；输入信号值 (signal\_in) 有三个时钟周期为“1”，则输出信号在 T1 之后反转为“1”。




图 7.4-3. 毛刺滤波器时序示例

4. 同步 GPIO 输入信号。配置 GPIO 管脚 X 的 `GPIO_PINx_REG` 来同步 GPIO 输入信号，过程如下：

- 如图 7.4-1 所示，配置 `GPIO_PINx_SYNC1_BYPASS` 使能输入信号在第一级同步中为上升沿或下降沿同步。
- 如图 7.4-1 所示，配置 `GPIO_PINx_SYNC2_BYPASS` 使能输入信号在第二级同步中为上升沿或下降沿同步。

5. 配置 IO MUX 寄存器使能 GPIO 管脚的输入功能。配置 GPIO 管脚 X 的 `IO_MUX_GPIOx_REG`，过程如下：

- 置位 `IO_MUX_GPIOx_FUN_IE` 使能输入<sup>2</sup>。
- 置位或清零 `IO_MUX_GPIOx_FUN_WPU` 和 `IO_MUX_GPIOx_FUN_WPD`，使能或关闭内部上拉/下拉电阻。

例如，要把 I2S MCLK 输入信号<sup>3</sup> (I2S\_MCLK\_in, 信号索引号 12) 绑定到 GPIO7，请按照以下步骤操作。注意，GPIO7 也叫做 MTDO 管脚。

1. 置位 `GPIO_FUNC12_IN_SEL_CFG_REG` 寄存器的 `GPIO_SIG12_IN_SEL` 位，使能通过 GPIO 交换矩阵接收外部输入信号；
2. 配置 `GPIO_FUNC12_IN_SEL_CFG_REG` 寄存器中的 `GPIO_FUNC12_IN_SEL` 为 7，即选择管脚 GPIO7；
3. 置位 `IO_MUX_GPIO7_REG` 寄存器中 `IO_MUX_GPIO7_FUN_IE` 位使能管脚输入。

**说明：**

1. 同一个输入管脚可以同时绑定多个输入信号；
2. 置位 `GPIO_FUNCy_IN_INV_SEL` 可以把输入信号取反；
3. 无需将输入信号绑定到一个 GPIO 管脚也可以使外设读取恒低或恒高电平的输入值。实现方式为选择特定的 `GPIO_FUNCy_IN_SEL` 输入值而不是一个 GPIO 序号：
  - 设置 `GPIO_FUNCy_IN_SEL` 为 0x3C，则输入信号恒为 0；
  - 设置 `GPIO_FUNCy_IN_SEL` 为 0x38，则输入信号恒为 1。

#### 7.4.4 简单 GPIO 输入

GPIO 交换矩阵也可用于简单 GPIO 输入，即任意 GPIO 管脚的值均可随时读取，而无需将 GPIO 管脚输入绑定到某个外设信号。其中，每个 GPIO 管脚的输入值保存在 `GPIO_IN_REG` 寄存器中。

配置简单 GPIO 输入，具体过程如下：

- 配置 GPIO 管脚 X 对应的 `IO_MUX_GPIOx_REG` 中 `IO_MUX_GPIOx_FUN_IE`，使能管脚输入；
- 读取 `GPIO_IN_REG[x]`，即可实现简单 GPIO 输入。

### 7.5 通过 GPIO 交换矩阵的外设输出

#### 7.5.1 概述

为实现通过 GPIO 交换矩阵输出外设信号，需要配置 GPIO 交换矩阵将外设信号（即在表 7.11-1 中“输出信号”一栏所列出的信号）输出到 31 个 GPIO (0 ~ 30) 管脚。

注意：

- 在无合封 flash 的芯片版本中，可配置 GPIO 交换矩阵将外设信号输出到 30 个 GPIO 管脚，即 GPIO0 ~ GPIO13、GPIO15 ~ GPIO30；
- 在有合封 flash 的芯片版本中，可配置 GPIO 交换矩阵将外设信号输出到 22 个 GPIO 管脚，即 GPIO0 ~ GPIO9、GPIO12 ~ GPIO23。

输出信号从外设输出到 GPIO 交换矩阵，然后到达 IO MUX。IO MUX 必须设置相应管脚为 GPIO 功能，这样输出 GPIO 信号就能连接到相应管脚。

**说明：**

表 7.11-1 中输出索引号为 97 ~ 100 的外设信号没有连接至外设，可配置为从一个 GPIO 管脚输出后，直接由另一个 GPIO 管脚输入（索引号：97 ~ 100）。

## 7.5.2 功能描述

如图 7.3-1 所示，对于信号输出，93 个输出信号（即在表 7.11-1 中“输出信号”列的所有信号）中的某一个信号通过 GPIO 交换矩阵到达 IO MUX，然后连接到某个 GPIO 管脚。

输出外设信号 Y 到某一 GPIO 管脚 X<sup>1</sup> 的步骤如下：

1. 在 GPIO 交换矩阵中配置 GPIO 管脚 X 的 GPIO\_FUNC<sub>n</sub>\_OUT\_SEL\_CFG\_REG 寄存器和 GPIO\_ENABLE\_REG[X] 寄存器。推荐使用相应 W1TS (写 1 置位) 和 W1TC (写 1 清零) 寄存器来更新 GPIO\_ENABLE\_REG 寄存器中的值：
  - 设置 GPIO\_FUNC<sub>n</sub>\_OUT\_SEL\_CFG\_REG 寄存器的 GPIO\_FUNC<sub>n</sub>\_OUT\_SEL 字段为外设输出信号 Y 的索引号 (Y)。
  - 要将信号强制使能为输出模式，需要将 GPIO 管脚 X 对应的 GPIO\_FUNC<sub>n</sub>\_OUT\_SEL\_CFG\_REG 寄存器中 GPIO\_FUNC<sub>n</sub>\_OEN\_SEL 字段置位；同时需要将 GPIO\_ENABLE\_W1TS\_REG 中的相应位置位。或者，将 GPIO\_FUNC<sub>n</sub>\_OEN\_SEL 清零，即选择采用外设的输出使能信号，此时输出使能信号由内部逻辑功能决定。比如，表 7.11-1 中“GPIO\_FUNC<sub>n</sub>\_OEN\_SEL = 0 时输出信号的输出使能信号”一栏的 SPIQ\_oe 信号。
  - 置位 GPIO\_ENABLE\_W1TC\_REG 中相应位可以关闭 GPIO 管脚的输出。
2. 要选择以开漏方式输出，可以设置 GPIO 管脚 X 的 GPIO\_PIN<sub>n</sub>\_REG 寄存器中 GPIO\_PIN<sub>n</sub>\_PAD\_DRIVER 位。
3. 配置 IO MUX 寄存器来选择经由 GPIO 交换矩阵输出信号。配置 GPIO 管脚 X 的 IO\_MUX\_GPIO<sub>n</sub>\_REG 的过程如下：
  - 配置 GPIO 管脚 X 的 IO\_MUX\_GPIO<sub>n</sub>\_MCU\_SEL 为所需的管脚功能。此处选择数值 1，即功能 1 (GPIO 功能)，适用于所有管脚。
  - 设置 IO\_MUX\_GPIO<sub>n</sub>\_FUN\_DRV 字段为特定的输出强度值 (0 ~ 3)，值越大，输出驱动能力越强：
    - 0: ~5 mA
    - 1: ~10 mA
    - 2: ~20 mA (默认值)
    - 3: ~40 mA
  - 在开漏模式下，通过置位/清零 IO\_MUX\_GPIO<sub>n</sub>\_FUN\_WPU 和 IO\_MUX\_GPIO<sub>n</sub>\_FUN\_WPD 使能或关闭上拉/下拉电阻。

**说明：**

1. 某一个外设的输出信号可以同时从多个管脚输出；
2. 置位 GPIO\_FUNC<sub>n</sub>\_OUT\_INV\_SEL 可以把输出的信号取反。

## 7.5.3 简单 GPIO 输出

GPIO 交换矩阵也可用于简单 GPIO 输出，即 GPIO 管脚可直接输出所期望的输出值，而无需将某个外设信号绑定到该 GPIO 管脚。具体配置如下：

- 设置 GPIO 交换矩阵 GPIO\_FUNC<sub>n</sub>\_OUT\_SEL 寄存器为特定的外设索引值 128 (0x80)；

- 设置 `GPIO_OUT_REG` 寄存器中相应位的值为期望 GPIO 输出的值。

**说明:**

- `GPIO_OUT_REG[0] ~ GPIO_OUT_REG[30]` 对应 `GPIO0 ~ GPIO30`, `GPIO_OUT_REG[31]` 无效。
- 推荐使用 `GPIO_OUT_W1TS/GPIO_OUT_W1TC` 来置位/清零 `GPIO_OUT_REG`。

## 7.5.4 Sigma Delta 调制输出 (SDM)

### 7.5.4.1 功能描述

93 个外设输出信号中有四个信号（在表 7.11-1 中索引为：83 ~ 86）支持 1-bit 二阶 SDM 调制输出。上述四个信号通道默认输出使能。Sigma Delta 调制器可实现输出可配占空比的 PDM（脉冲密度调制）信号。二阶 SDM 调制的转换公式如下：

$$H(z) = X(z)z^{-1} + E(z)(1-z^{-1})^2$$

$E(z)$  为量化误差， $X(z)$  为输入。

Sigma Delta 调制器内部支持对 IO MUX 运行时钟的 1 ~ 256 倍分频：

- 置位 `GPIO_EXT_SD_FUNCTION_CLK_EN` 使能调制器时钟；
- 配置 `GPIO_EXT_SDn_PRESCALE` 实现分频。 $n$  取值范围为 0 ~ 3，对应四个信号通道。

分频后的时钟周期为调制器输出单位脉冲的周期。

`GPIO_EXT_SDn_IN` 为有符号数，范围为 [-128, 127]，配置此寄存器控制输出 PDM 信号的占空比<sup>1</sup>。

- $\text{GPIO\_EXT\_SD}_n\text{\_IN} = -128$ , 调制器输出信号占空比为 0%；
- $\text{GPIO\_EXT\_SD}_n\text{\_IN} = 0$ , 调制器输出信号占空比接近 50%；
- $\text{GPIO\_EXT\_SD}_n\text{\_IN} = 127$ , 调制器输出信号占空比接近 100%。

PDM 信号占空比计算公式为：

$$\text{Duty\_Cycle} = \frac{\text{GPIO\_EXT\_SD}_n\text{\_IN} + 128}{256}$$

**说明:**

对 PDM 信号来说，占空比是指在若干脉冲周期内（比如 256 个脉冲周期），高电平占整个统计周期的比值。

### 7.5.4.2 配置方法

SDM 的配置方法如下：

- 将 SDM 输出经 GPIO 交换矩阵连接至相应管脚，见 7.5.2 章节；
- 置位 `GPIO_EXT_SD_FUNCTION_CLK_EN`，使能 SDM 时钟；
- 配置 `GPIO_EXT_SDn_PRESCALE` 设置时钟分频系数；
- 配置 `GPIO_EXT_SDn_IN` 设置 SDM 输出信号的占空比。

## 7.6 IO MUX 的直接输入输出功能

### 7.6.1 概述

SPI、JTAG 等信号可以旁路 GPIO 交换矩阵以实现更好的高频数字特性。所以此类信号可以直接通过 IO MUX 输入和输出。

这样比使用 GPIO 交换矩阵的灵活度要低，即每个 GPIO 管脚的 IO MUX 寄存器只有较少的功能选择，但可以实现更好的高频数字特性。

### 7.6.2 功能描述

对于外设输入信号，旁路 GPIO 交换矩阵必须配置两个字段：

1. GPIO 管脚的 `IO_MUX_GPIO $n$ _MCU_SEL` 必须设置为相应的管脚功能，章节 7.12 列出了管脚功能。
2. 清零 `GPIO_SIGN_IN_SEL`，直接将输入信号连接到外设。

对于外设输出信号，旁路 GPIO 交换矩阵只需将 GPIO 管脚的 `IO_MUX_GPIO $n$ _MCU_SEL` 配置为相应的管脚功能即可。

**说明：**

并非所有外设输入/输出信号均可直接通过 IO MUX 连接到外设，某些输入/输出信号只能通过 GPIO 交换矩阵连接到外设。

## 7.7 LP IO MUX 的低功耗性能和模拟输入输出功能

### 7.7.1 概述

ESP32-C6 中有八个 GPIO 管脚具有低功耗 (LP) 性能和模拟功能，可以由 IO MUX 或者 LP IO MUX 控制。当选择由 LP IO MUX 控制时，这些功能不使用 IO MUX 和 GPIO 交换矩阵，而是通过 LP IO MUX 由 LP 子系统的 ULP 和外设控制。

当这些管脚被配置为 LP GPIO 管脚，仍然能够在芯片处于 Deep-sleep 模式下由 ULP 或者 LP 系统的外设控制，也可以作为唤醒源将芯片从 Deep-sleep 中唤醒。

### 7.7.2 低功耗性能描述

每个管脚的 LP 功能是由 `LP_AON_GPIO_MUX_REG` 寄存器中的 `LP_AON_GPIO_MUX_SEL[n]` ( $n = \text{GPIO0} \sim \text{GPIO7}$ ) 位控制的。此位默认置为 0，通过 IO MUX 子系统输入输出信号。

如果置位 `LP_AON_GPIO_MUX_SEL[n]`，则控制权由 LP IO MUX 接管。在这种模式下，`LP_IO_GPIO $n$ _REG` 寄存器用于控制 LP GPIO 管脚。表 7.13-1 列出了 GPIO 管脚的 LP 功能。请注意 `LP_IO_GPIO $n$ _REG` 寄存器使用的是 LP GPIO 管脚的序号，不是 GPIO 管脚的序号。

### 7.7.3 模拟功能描述

当使用管脚的模拟功能时，需要确保该管脚处于浮空状态，此时外部模拟信号通过 GPIO 管脚直接与内部的模拟信号相连。通常利用 `LP_IO_GPIO $n$ _REG` 寄存器控制使管脚处于浮空状态。相关配置如下：

- 置位 `LP_AON_GPIO_MUX_SEL[n]` 选择通过 LP IO MUX 输入输出信号；
- 同时清零 `LP_GPIO_GPIOn_FUN_IE`、`LP_GPIO_GPIOn_FUN_RUE`、`LP_GPIO_GPIOn_FUN_RDE` 将管脚设置为浮空状态；
- 配置 `LP_GPIO_GPIOn_FUN_SEL` 为 0，即选择模拟功能 0；
- 向 `LP_GPIO_ENABLE_W1TC` 中对应位写 1，清零输出使能。

表 7.13-2 列出了 LP GPIO 管脚的模拟功能。

## 7.8 Light-sleep 模式管脚功能

当 ESP32-C6 处于 Light-sleep 模式时管脚可以有不同的功能。如果某一 GPIO 管脚的 `IO_MUX_GPIOn_REG` 寄存器中 `IO_MUX_GPIOn_SLP_SEL` 位置为 1，芯片处于 Light-sleep 模式下将由另一组不同的寄存器控制管脚。

表 7.8-1. IO MUX Light-sleep 管脚功能控制寄存器

IO MUX 功能	正常工作模式 OR <code>IO_MUX_GPIOn_SLP_SEL = 0</code>	Light-sleep 模式 AND <code>IO_MUX_GPIOn_SLP_SEL = 1</code>
输出驱动强度	<code>IO_MUX_GPIOn_FUN_DRV</code>	<code>IO_MUX_GPIOn MCU_DRV</code>
上拉电阻	<code>IO_MUX_GPIOn_FUN_WPU</code>	<code>IO_MUX_GPIOn MCU_WPU</code>
下拉电阻	<code>IO_MUX_GPIOn_FUN_WPD</code>	<code>IO_MUX_GPIOn MCU_WPD</code>
输入使能	<code>IO_MUX_GPIOn_FUN_IE</code>	<code>IO_MUX_GPIOn MCU_IE</code>
输出使能	由 GPIO 交换矩阵的 <code>OEN_SEL</code> 位控制 *	<code>IO_MUX_GPIOn MCU_OE</code>

**说明：**

如果 `IO_MUX_GPIOn_SLP_SEL` 置为 0，则芯片在正常工作和 Light-sleep 模式下，管脚的功能一样。此时，具体的输出使能配置请参考 7.5.2 章节。

## 7.9 GPIO 管脚的 Hold 特性

每个 GPIO 管脚（包括 LP 管脚 GPIO0 ~ GPIO7）都有单独的 Hold 功能，由 LP 寄存器控制。管脚的 Hold 功能被置上后，管脚在置上 Hold 那一刻的状态被强制保持，无论内部信号如何变化、如何修改 IO MUX 配置或者 GPIO 配置，都不会改变管脚的状态。应用如果希望在看门狗超时触发内核复位时或 Deep-sleep 触发内核复位时管脚的状态不被改变，就需要提前把 Hold 置上。

- 数字管脚 (GPIO8 ~ GPIO30)

每个数字管脚的 Hold 状态由各管脚的 Hold 使能信号和全局的 Hold 使能信号经过或运算后共同控制：

- `LP_AON_GPIO_HOLD0_REG[n]` ( $n = 8 \sim 30$ )，控制 GPIO8 ~ GPIO30 各个数字管脚的 Hold 使能信号。
- `PMU_TIE_HIGH_HP_PAD_HOLD_ALL`，控制数字管脚全局的 Hold 使能信号。

要使用此功能，请按照以下步骤操作：

- 若要在 Deep-sleep 中保持  $\text{GPIO}_n$  管脚输入输出的状态值，需要在掉电之前将寄存器 `LP_AON_GPIO_HOLD0_REG[n]` 位置 1， $n = 8 \sim 30$ ，对应管脚 GPIO8 ~ GPIO30。在芯片被唤醒后，若要关闭  $\text{GPIO}_n$  的 Hold 功能，可将寄存器 `LP_AON_GPIO_HOLD0_REG[n]` 位设置为 0。

- 也可将 `PMU_TIE_HIGH_HP_PAD_HOLD_ALL` 置位，用以保持所有数字管脚的状态值；在芯片被唤醒后，也可将 `PMU_TIE_LOW_HP_PAD_HOLD_ALL` 设置为 1，用以关闭所有数字管脚的 Hold 功能。
- LP 管脚 (GPIO0 ~ GPIO7)
 

每个 LP 管脚的 Hold 状态由各管脚的 Hold 使能信号和全局的 Hold 使能信号经过或运算后共同控制：

  - `LP_AON_GPIO_HOLD0_REG[n]` ( $n = 0 \sim 7$ )，控制 GPIO0 ~ GPIO7 各个 LP 管脚的 Hold 使能信号。
  - `PMU_TIE_HIGH_LP_PAD_HOLD_ALL` 和 `PMU_TIE_LOW_LP_PAD_HOLD_ALL`，控制 LP 管脚全局的 Hold 使能信号。

要使用此功能，请按照以下步骤操作：

- 用户可置位 `LP_AON_GPIO_HOLD0_REG[n]` 来保持 `GPIOn` 的状态值， $n = 0 \sim 7$ ，对应管脚 GPIO0 ~ GPIO7。可将 `LP_AON_GPIO_HOLD0_REG[n]` 设置为 0 以关闭 `GPIOn` 的 Hold 功能。
- 用户也可置位 `PMU_TIE_HIGH_LP_PAD_HOLD_ALL` 来保持所有 LP 管脚的状态值，也可置位 `PMU_TIE_LOW_LP_PAD_HOLD_ALL` 关闭所有 LP 管脚的 Hold 功能。

## 7.10 GPIO 管脚供电和电源管理

### 7.10.1 GPIO 管脚供电

GPIO 管脚供电请参考 [《ESP32-C6 规格书》](#) 中管脚定义章节。所有管脚均可用于将芯片从 Light-sleep 中唤醒，但仅有 VDDPST1 域中的管脚 (GPIO0 ~ GPIO7) 可用于将芯片从 Deep-sleep 唤醒。

### 7.10.2 电源管理

ESP32-C6 的管脚可分为如下两种不同的电源域。

- VDDPST1：LP GPIO 的输入电源
- VDDPST2：数字 GPIO 的输入电源

## 7.11 外设信号列表

表 7.11-1 列出了所有经由 GPIO 交换矩阵的外设输入输出信号。

请注意 `GPIO_FUNCn_OEN_SEL` 位的配置：

- `GPIO_FUNCn_OEN_SEL` = 1，则寄存器 `GPIO_ENABLE_REG` 中的相应位  $n$  将用于控制信号输出使能。
  - `GPIO_ENABLE_REG` = 0：输出关闭；
  - `GPIO_ENABLE_REG` = 1：输出使能；
- `GPIO_FUNCn_OEN_SEL` = 0，则输出信号的使能由外设控制，例如表 7.11-1 中“`GPIO_FUNCn_OEN_SEL` = 0 时输出信号的输出使能信号”一栏的 SPIQ\_oe。注意，使能信号 SPIQ\_oe 可设置为 1 (1'd1) 或 0 (1'd0)，具体由外设的配置决定。如果“`GPIO_FUNCn_OEN_SEL` = 0 时输出信号的输出使能信号”一栏中为 1'd1，则表示 `GPIO_FUNCn_OEN_SEL` 已清零，输出信号默认始终使能。

#### 说明：

信号连续编号，但并非所有信号均有效。

- 表 7.11-1 “输入信号”一栏中有名字的信号均为有效输入信号；
- 表 7.11-1 “输出信号”一栏中有名字的信号均为有效输出信号。

表 7.11-1. GPIO 交换矩阵外设信号

信号索引	输入信号	默认值	信号可经由 IO MUX 直接输入	输出信号	<code>GPIO_FUNCn_OEN_SEL = 0</code> 时输出信号的输出使能信号	信号可经由 IO MUX 直接输出
0	ext_adc_start	0	no	ledc_ls_sig_out0	1'd1	no
1	-	-	-	ledc_ls_sig_out1	1'd1	no
2	-	-	-	ledc_ls_sig_out2	1'd1	no
3	-	-	-	ledc_ls_sig_out3	1'd1	no
4	-	-	-	ledc_ls_sig_out4	1'd1	no
5	-	-	-	ledc_ls_sig_out5	1'd1	no
6	UORXD_in	0	yes	UOTXD_out	1'd1	yes
7	UOCTS_in	0	no	UORTS_out	1'd1	no
8	UODSR_in	0	no	UODTR_out	1'd1	no
9	U1RXD_in	1	no	U1TXD_out	1'd1	no
10	U1CTS_in	0	no	U1RTS_out	1'd1	no
11	U1DSR_in	0	no	U1DTR_out	1'd1	no
12	I2S_MCLK_in	0	no	I2S_MCLK_out	1'd1	no
13	I2SO_BCK_in	0	no	I2SO_BCK_out	1'd1	no
14	I2SO_WS_in	0	no	I2SO_WS_out	1'd1	no
15	I2SI_SD_in	0	no	I2SO_SD_out	1'd1	no
16	I2SI_BCK_in	0	no	I2SI_BCK_out	1'd1	no
17	I2SI_WS_in	0	no	I2SI_WS_out	1'd1	no
18	-	-	-	I2SO_SD1_out	1'd1	no
19	usb_jtag_tdo_bridge	0	no	usb_jtag_trst	1'd1	no
20	-	-	-	-	-	-
21	-	-	-	-	-	-
22	-	-	-	-	-	-
23	-	-	-	-	-	-
24	-	-	-	-	-	-
25	-	-	-	-	-	-

信号索引	输入信号	默认值	信号可经由 IO MUX 直接输入	输出信号	GPIO_FUNCn_OEN_SEL = 0 时输出信号的输出使能信号	信号可经由 IO MUX 直接输出
26	-	-	-	-	-	-
27	-	-	-	-	-	-
28	cpu_gpio_in0	0	no	cpu_gpio_out0	cpu_gpio_out_oen0	no
29	cpu_gpio_in1	0	no	cpu_gpio_out1	cpu_gpio_out_oen1	no
30	cpu_gpio_in2	0	no	cpu_gpio_out2	cpu_gpio_out_oen2	no
31	cpu_gpio_in3	0	no	cpu_gpio_out3	cpu_gpio_out_oen3	no
32	cpu_gpio_in4	0	no	cpu_gpio_out4	cpu_gpio_out_oen4	no
33	cpu_gpio_in5	0	no	cpu_gpio_out5	cpu_gpio_out_oen5	no
34	cpu_gpio_in6	0	no	cpu_gpio_out6	cpu_gpio_out_oen6	no
35	cpu_gpio_in7	0	no	cpu_gpio_out7	cpu_gpio_out_oen7	no
36	-	-	-	-	-	-
37	-	-	-	-	-	-
38	-	-	-	-	-	-
39	-	-	-	-	-	-
40	-	-	-	-	-	-
41	-	-	-	-	-	-
42	-	-	-	-	-	-
43	-	-	-	-	-	-
44	-	-	-	-	-	-
45	I2CEXTO_SCL_in	1	no	I2CEXTO_SCL_out	I2CEXTO_SCL_oe	no
46	I2CEXTO_SDA_in	1	no	I2CEXTO_SDA_out	I2CEXTO_SDA_oe	no
47	parl_rx_data0	0	no	parl_tx_data0	1'd1	no
48	parl_rx_data1	0	no	parl_tx_data1	1'd1	no
49	parl_rx_data2	0	no	parl_tx_data2	1'd1	no
50	parl_rx_data3	0	no	parl_tx_data3	1'd1	no
51	parl_rx_data4	0	no	parl_tx_data4	1'd1	no
52	parl_rx_data5	0	no	parl_tx_data5	1'd1	no
53	parl_rx_data6	0	no	parl_tx_data6	1'd1	no

信号索引	输入信号	默认值	信号可经由 IO MUX 直接输入	输出信号	GPIO_FUNCn_OEN_SEL = 0 时输出信号的输出使能信号	信号可经由 IO MUX 直接输出
54	parl_rx_data7	0	no	parl_tx_data7	1'd1	no
55	parl_rx_data8	0	no	parl_tx_data8	1'd1	no
56	parl_rx_data9	0	no	parl_tx_data9	1'd1	no
57	parl_rx_data10	0	no	parl_tx_data10	1'd1	no
58	parl_rx_data11	0	no	parl_tx_data11	1'd1	no
59	parl_rx_data12	0	no	parl_tx_data12	1'd1	no
60	parl_rx_data13	0	no	parl_tx_data13	1'd1	no
61	parl_rx_data14	0	no	parl_tx_data14	1'd1	no
62	parl_rx_data15	0	no	parl_tx_data15	1'd1	no
63	FSPICLK_in	0	yes	FSPICLK_out_mux	FSPICLK_oe	yes
64	FSPIQ_in	0	yes	FSPIQ_out	FSPIQ_oe	yes
65	FSPID_in	0	yes	FSPID_out	FSPID_oe	yes
66	FSPIHD_in	0	yes	FSPIHD_out	FSPIHD_oe	yes
67	FSPIWP_in	0	yes	FSPIWP_out	FSPIWP_oe	yes
68	FSPICS0_in	0	yes	FSPICS0_out	FSPICS0_oe	yes
69	parl_rx_clk_in	0	no	sdio_tohost_int_out	1'd1	no
70	parl_tx_clk_in	0	no	parl_tx_clk_out	1'd1	no
71	rmt_sig_in0	0	no	rmt_sig_out0	1'd1	no
72	rmt_sig_in1	0	no	rmt_sig_out1	1'd1	no
73	twai0_rx	1	no	twai0_tx	1'd1	no
74	-	-	-	twai0_bus_off_on	1'd1	no
75	-	-	-	twai0_clkout	1'd1	no
76	-	-	-	twai0_standby	1'd1	no
77	twai1_rx	1	no	twai1_tx	1'd1	no
78	-	-	-	twai1_bus_off_on	1'd1	no
79	-	-	-	twai1_clkout	1'd1	no
80	-	-	-	twai1_standby	1'd1	no
81	-	-	-	-	-	-

信号索引	输入信号	默认值	信号可经由 IO MUX 直接输入	输出信号	GPIO_FUNCn_OEN_SEL = 0 时输出信号的输出使能信号	信号可经由 IO MUX 直接输出
82	-	-	-	-	-	-
83	-	-	-	gpio_sd0_out	1'd1	no
84	-	-	-	gpio_sd1_out	1'd1	no
85	-	-	-	gpio_sd2_out	1'd1	no
86	-	-	-	gpio_sd3_out	1'd1	no
87	pwm0_sync0_in	0	no	pwm0_out0a	1'd1	no
88	pwm0_sync1_in	0	no	pwm0_out0b	1'd1	no
89	pwm0_sync2_in	0	no	pwm0_out1a	1'd1	no
90	pwm0_f0_in	0	no	pwm0_out1b	1'd1	no
91	pwm0_f1_in	0	no	pwm0_out2a	1'd1	no
92	pwm0_f2_in	0	no	pwm0_out2b	1'd1	no
93	pwm0_cap0_in	0	no	-	-	-
94	pwm0_cap1_in	0	no	-	-	-
95	pwm0_cap2_in	0	no	-	-	-
96	-	-	-	-	-	-
97	sig_in_func_97	0	no	sig_in_func97	1'd1	no
98	sig_in_func_98	0	no	sig_in_func98	1'd1	no
99	sig_in_func_99	0	no	sig_in_func99	1'd1	no
100	sig_in_func_100	0	no	sig_in_func100	1'd1	no
101	pcnt_sig_ch0_in0	0	no	FSPICS1_out	FSPICS1_oe	yes
102	pcnt_sig_ch1_in0	0	no	FSPICS2_out	FSPICS2_oe	yes
103	pcnt_ctrl_ch0_in0	0	no	FSPICS3_out	FSPICS3_oe	yes
104	pcnt_ctrl_ch1_in0	0	no	FSPICS4_out	FSPICS4_oe	yes
105	pcnt_sig_ch0_in1	0	no	FSPICS5_out	FSPICS5_oe	yes
106	pcnt_sig_ch1_in1	0	no	-	-	-
107	pcnt_ctrl_ch0_in1	0	no	-	-	-
108	pcnt_ctrl_ch1_in1	0	no	-	-	-
109	pcnt_sig_ch0_in2	0	no	-	-	-

信号索引	输入信号	默认值	信号可经由 IO MUX 直接输入	输出信号	GPIO_FUNCn_OEN_SEL = 0 时输出信号的输出使能信号	信号可经由 IO MUX 直接输出
110	pcnt_sig_ch1_in2	0	no	-	-	-
111	pcnt_ctrl_ch0_in2	0	no	-	-	-
112	pcnt_ctrl_ch1_in2	0	no	-	-	-
113	pcnt_sig_ch0_in3	0	no	-	-	-
114	pcnt_sig_ch1_in3	0	no	SPICLK_out_mux	SPICLK_oe	yes
115	pcnt_ctrl_ch0_in3	0	no	SPICS0_out	SPICS0_oe	yes
116	pcnt_ctrl_ch1_in3	0	no	SPICS1_out	SPICS1_oe	no
117	-	-	-	-	-	-
118	-	-	-	-	-	-
119	-	-	-	-	-	-
120	-	-	-	-	-	-
121	SPIQ_in	0	yes	SPIQ_out	SPIQ_oe	yes
122	SPIID_in	0	yes	SPIID_out	SPIID_oe	yes
123	SPIHD_in	0	yes	SPIHD_out	SPIHD_oe	yes
124	SPIWP_in	0	yes	SPIWP_out	SPIWP_oe	yes
125	-	-	-	CLK_OUT_out1	1'd1	no
126	-	-	-	CLK_OUT_out2	1'd1	no
127	-	-	-	CLK_OUT_out3	1'd1	no

## 7.12 IO MUX 管脚功能列表

表 7.12-1 列出了所有 GPIO 管脚的 IO MUX 功能。

表 7.12-1. IO MUX 管脚功能

GPIO	管脚名称	功能 0	功能 1	功能 2	功能 3	驱动强度	复位	说明
0	XTAL_32K_P	GPIO0	GPIO0	—	—	2	0	R
1	XTAL_32K_N	GPIO1	GPIO1	—	—	2	0	R
2	GPIO2	GPIO2	GPIO2	FSPIQ	—	2	1	R
3	GPIO3	GPIO3	GPIO3	—	—	2	1	R
4	MTMS	MTMS	GPIO4	FSPIHD	—	2	1	R
5	MTDI	MTDI	GPIO5	FSPIWP	—	2	1	R
6	MTCK	MTCK	GPIO6	FSPICLK	—	2	1*	R
7	MTDO	MTDO	GPIO7	FSPID	—	2	1	R
8	GPIO8	GPIO8	GPIO8	—	—	2	1	—
9	GPIO9	GPIO9	GPIO9	—	—	2	3	—
10	GPIO10	GPIO10	GPIO10	—	—	2	1	S1
11	GPIO11	GPIO11	GPIO11	—	—	2	1	S1
12	GPIO12	GPIO12	GPIO12	—	—	3	1	USB
13	GPIO13	GPIO13	GPIO13	—	—	3	3	USB
14	GPIO14	GPIO14	GPIO14	—	—	2	1	S0
15	GPIO15	GPIO15	GPIO15	—	—	2	1	—
16	UOTXD	UOTXD	GPIO16	FSPICSO	—	2	4	—
17	UORXD	UORXD	GPIO17	FSPICS1	—	2	3	—
18	SDIO_CMD	SDIO_CMD	GPIO18	FSPICS2	—	2	3	—
19	SDIO_CLK	SDIO_CLK	GPIO19	FSPICS3	—	2	3	—
20	SDIO_DATA0	SDIO_DATA0	GPIO20	FSPICS4	—	2	3	—
21	SDIO_DATA1	SDIO_DATA1	GPIO21	FSPICS5	—	2	3	—
22	SDIO_DATA2	SDIO_DATA2	GPIO22	—	—	2	3	—
23	SDIO_DATA3	SDIO_DATA3	GPIO23	—	—	2	3	—
24	SPICSO	SPICSO	GPIO24	—	—	2	3	S1, S2
25	SPIQ	SPIQ	GPIO25	—	—	2	3	S1, S2
26	SPIWP	SPIWP	GPIO26	—	—	2	3	S1, S2
27	VDD_SPI	GPIO27	GPIO27	—	—	2	0	S1, S2
28	SPIHD	SPIHD	GPIO28	—	—	2	3	S1, S2
29	SPICLK	SPICLK	GPIO29	—	—	2	3	S1, S2
30	SPID	SPID	GPIO30	—	—	2	3	S1, S2

### 驱动强度

“驱动强度”一栏所示为每个管脚复位后的默认驱动强度。

- 0 - 驱动电流 = ~5 mA
- 1 - 驱动电流 = ~10 mA

- 2 - 驱动电流 = ~20 mA
- 3 - 驱动电流 = ~40 mA

## 复位

“复位”一栏所示为每个管脚复位后的默认配置。

- 0 - IE = 0 (输入关闭)
- 1 - IE = 1 (输入使能)
- 2 - IE = 1, WPD = 1 (输入使能, 下拉电阻使能)
- 3 - IE = 1, WPU = 1 (输入使能, 上拉电阻使能)
- 4 - OE = 1, WPU = 1 (输出使能, 上拉电阻使能)
- 1\* - 如果 `EFUSE_DIS_PAD_JTAG` = 1, 则 MTCK 管脚复位后浮空, 即 IE = 1。如果 `EFUSE_DIS_PAD_JTAG` = 0, 则 MTCK 管脚连接内部上拉电阻, 即 IE = 1, WPU = 1。

## 说明

- R - 代表位于 VDDPST1 电源域的管脚, 部分具有模拟功能, 见表 7.13-2。
- USB - GPIO12、GPIO13 为 USB 管脚。USB 管脚的上拉控制由管脚上拉和 USB 上拉共同控制。当其中任意一个为 1 时, 对应管脚上拉电阻使能。USB 上拉值对应 `USB_SERIAL_JTAG_DP_PULLUP`。
- S0 - 无合封 flash 的芯片, 该管脚不可用。
- S1 - 有合封 flash 的芯片, 该管脚不可用。
- S2 - 在有合封 flash 的芯片版本中, 代表该管脚专用于连接合封 flash, 且只能使用功能 0; 在无合封 flash 的芯片版本中, 用户可正常使用该管脚的所有功能。

## 7.13 LP IO MUX 管脚功能列表

表 7.13-1 列出了 LP 管脚和对应 GPIO 管脚及 LP 功能。

表 7.13-1. LP IO MUX 管脚的 LP 功能

LP GPIO No.	GPIO No.	管脚名称	LP 功能	
			0	1
0	0	XTAL_32K_P	LP_GPIO0	lp_uart_dtrn <sup>1</sup>
1	1	XTAL_32K_N	LP_GPIO1	lp_uart_dsrn <sup>1</sup>
2	2	GPIO2	LP_GPIO2	lp_uart_rtsn <sup>1</sup>
3	3	GPIO3	LP_GPIO3	lp_uart_ctsn <sup>1</sup>
4	4	MTMS	LP_GPIO4	lp_uart_rxd <sup>1</sup>
5	5	MTDI	LP_GPIO5	lp_uart_txd <sup>1</sup>
6	6	MTCK	LP_GPIO6	lp_i2c_sda <sup>2</sup>
7	7	MTDO	LP_GPIO7	lp_i2c_scl <sup>2</sup>

<sup>1</sup> 有关 lp\_uart\_xx 的配置信息, 请参考章节 3 低功耗处理器: LP UART 控制器。

<sup>2</sup> 有关 sar\_i2c\_xx 的配置信息, 请参考章节 3 低功耗处理器: LP I2C 控制器。

表 7.13-2 列出了 LP 管脚和对应 GPIO 管脚及模拟功能。

表 7.13-2. LP IO MUX 管脚的模拟功能

LP GPIO No. <sup>1</sup>	GPIO No. <sup>1</sup>	管脚名称	模拟功能 0	模拟功能 1
0	0	XTAL_32K_P	XTAL_32K_P	ADC1_CH0
1	1	XTAL_32K_N	XTAL_32K_N	ADC1_CH1
2	2	GPIO2	-	ADC1_CH2
3	3	GPIO3	-	ADC1_CH3
4	4	MTMS	-	ADC1_CH4
5	5	MTDI	-	ADC1_CH5
6	6	MTCK	-	ADC1_CH6
-	12	GPIO12 <sup>2</sup>	USB_D-	-
-	13	GPIO13 <sup>2</sup>	USB_D+	-

<sup>1</sup> 表中所使用的编号为 LP GPIO 编号和 GPIO 编号，并非管脚编号。

<sup>2</sup> GPIO12 和 GPIO13 不是 LP 管脚。

## 7.14 事件任务矩阵功能

在 ESP32-C6 中，GPIO 支持 ETM 功能，即可以通过任意外设的 ETM 事件触发 GPIO 的 ETM 任务，或者通过 GPIO 的 ETM 事件触发任意外设的 ETM 任务。关于 ETM 更多详细信息，请参考章节 [11 事件任务矩阵 \(SOC\\_ETM\)](#)。这里仅介绍与 GPIO 相关的 ETM 任务和 ETM 事件。

GPIO 有八个任务通道： $x$  ( $0 \sim 7$ )，每个任务通道可接收的 ETM 任务有：

- `GPIO_TASK_CHx_SET`: 触发时 GPIO 变为高电平；
- `GPIO_TASK_CHx_CLEAR`: 触发时 GPIO 变为低电平；
- `GPIO_TASK_CHx_TOGGLE`: 触发时 GPIO 翻转电平。

将任务通道  $x$  配置到  $\text{GPIO}_y$  的示例如下：

- 配置 `IO_MUX_GPIOy_MCU_SEL` 的值为 1，使得  $\text{GPIO}_y$  选择表 7.12-1 所示的 IO MUX 管脚功能 1；
- 配置 `GPIO_ENABLE_REG[y]` 的值为 1；
- 配置 `GPIO_EXT_ETM_TASK_GPIOy_SEL` 为  $x$ ；
- 置位 `GPIO_EXT_ETM_TASK_GPIOy_EN`，使能  $\text{GPIO}_y$  受到 ETM 任务通道  $x$  控制。

**说明:**

- 一个任务通道可被一个或多个 GPIO 选择。
- 如果  $\text{GPIO}_y$  选择的任务通道  $x$  其信号 (`GPIO_TASK_CHx_SET`、`GPIO_TASK_CHx_CLEAR` 和 `GPIO_TASK_CHx_TOGGLE`) 中有两个或三个同时有效，则 `GPIO_TASK_CHx_SET` 优先级最高，`GPIO_TASK_CHx_CLEAR` 优先级次之，`GPIO_TASK_CHx_TOGGLE` 优先级最低。
- $\text{GPIO}_y$  受到 ETM 任务通道控制时，`GPIO_OUT_REG`、`GPIO_FUNCn_OUT_INV_SEL` 和 `GPIO_FUNCn_OUT_SEL` 的值可能会被硬件修改。在  $\text{GPIO}_y$  退出 ETM 任务通道控制后，建议对上述寄存器重新进行配置。

GPIO 有八个事件通道，每个事件通道可产生的 ETM 事件有：

- `GPIO_EVT_CHx_RISE_EDGE`，表示对应 GPIO 滤波器（见图 7.3-1）输出信号出现上升沿

- GPIO\_EVT\_CH<sub>x</sub>\_FALL\_EDGE, 表示对应 GPIO 滤波器（见图 7.3-1）输出信号出现下降沿
- GPIO\_EVT\_CH<sub>x</sub>\_ANY\_EDGE, 表示对应 GPIO 滤波器（见图 7.3-1）输出信号发生翻转

事件通道具体配置如下：

- 置位 GPIO\_EXT\_ETM\_CH<sub>x</sub>\_EVENT\_EN 使能事件通道  $x$  ( $0 \sim 7$ );
- 配置 GPIO\_EXT\_ETM\_CH<sub>x</sub>\_EVENT\_SEL 为  $y$  ( $0 \sim 30$ ), 即选择 31 个 GPIO 中的一个 GPIO。

**说明:**

一个 GPIO 可被一个或多个事件通道选择。

在具体应用中，GPIO 的 ETM 事件可以用来触发 GPIO 的 ETM 任务，例如，事件通道 0 选择 GPIO0，GPIO1 选择任务通道 0，并且 GPIO\_EVT\_CH<sub>0</sub>\_RISE\_EDGE 事件用于触发 GPIO\_TASK\_CH<sub>0</sub>\_TOGGLE 任务，当通过 GPIO0 向芯片输入一个方波信号时，芯片通过 GPIO1 输出一个二分频的方波信号。

## 7.15 寄存器列表

### 7.15.1 GPIO 交换矩阵寄存器列表

本小节的所有地址均为相对于 GPIO 基地址的地址偏移量（相对地址），具体基地址请见章节 5 系统和存储器 中的表 5.3-2。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

**注意：**在有合封 flash 的芯片版本中，可配置使用 22 个 GPIO 管脚，即 GPIO0 ~ GPIO9、GPIO12 ~ GPIO23 管脚，因此：

- **配置寄存器**只可以配置 GPIO0 ~ GPIO9 和 GPIO12 ~ GPIO23;
- **管脚配置寄存器**只可以使用 `GPIO_PIN0_REG ~ GPIO_PIN9_REG` 和 `GPIO_PIN12_REG ~ GPIO_PIN23_REG` 寄存器;
- **输入配置寄存器**只可以配置选择 GPIO0 ~ GPIO9 和 GPIO12 ~ 23;
- **输出配置寄存器**只可以使用 `GPIO_FUNC0_OUT_SEL_CFG_REG ~ GPIO_FUNC9_OUT_SEL_CFG_REG` 和 `GPIO_PIN12_OUT_SEL_CFG_REG ~ GPIO_PIN23_OUT_SEL_CFG_REG` 寄存器。

名称	描述	地址	访问
<b>配置寄存器</b>			
<code>GPIO_OUT_REG</code>	GPIO 输出寄存器	0x0004	R/ W/ SC/ WTC
<code>GPIO_OUT_W1TS_REG</code>	GPIO 输出置位寄存器	0x0008	WT
<code>GPIO_OUT_W1TC_REG</code>	GPIO 输出清除寄存器	0x000C	WT
<code>GPIO_ENABLE_REG</code>	GPIO 输出使能寄存器	0x0020	R/W/WTC
<code>GPIO_ENABLE_W1TS_REG</code>	GPIO 输出使能置位寄存器	0x0024	WT
<code>GPIO_ENABLE_W1TC_REG</code>	GPIO 输出使能清除寄存器	0x0028	WT
<code>GPIO_STRAP_REG</code>	Strapping 管脚寄存器	0x0038	RO
<code>GPIO_IN_REG</code>	GPIO 输入寄存器	0x003C	RO
<b>中断状态寄存器</b>			

名称	描述	地址	访问
GPIO_STATUS_REG	GPIO 中断状态寄存器	0x0044	R/W/WTC
GPIO_STATUS_W1TS_REG	GPIO 中断状态置位寄存器	0x0048	WT
GPIO_STATUS_W1TC_REG	GPIO 中断状态清除寄存器	0x004C	WT
GPIO_PCPU_INT_REG	GPIO 的 CPU 中断状态寄存器	0x005C	RO
GPIO_STATUS_NEXT_REG	GPIO 中断源寄存器	0x014C	RO
<b>管脚配置寄存器</b>			
GPIO_PIN0_REG	GPIO0 管脚配置寄存器	0x0074	R/W
GPIO_PIN1_REG	GPIO1 管脚配置寄存器	0x0078	R/W
GPIO_PIN2_REG	GPIO2 管脚配置寄存器	0x007C	R/W
...	...	...	...
GPIO_PIN28_REG	GPIO28 管脚配置寄存器	0x00E4	R/W
GPIO_PIN29_REG	GPIO29 管脚配置寄存器	0x00E8	R/W
GPIO_PIN30_REG	GPIO30 管脚配置寄存器	0x00EC	R/W
<b>输入配置寄存器</b>			
GPIO_FUNC0_IN_SEL_CFG_REG	输入信号 0 的配置寄存器	0x0154	R/W
GPIO_FUNC1_IN_SEL_CFG_REG	输入信号 1 的配置寄存器	0x0158	R/W
GPIO_FUNC2_IN_SEL_CFG_REG	输入信号 2 的配置寄存器	0x015C	R/W
...	...	...	...
GPIO_FUNC125_IN_SEL_CFG_REG	输入信号 125 的配置寄存器	0x0348	R/W
GPIO_FUNC126_IN_SEL_CFG_REG	输入信号 126 的配置寄存器	0x034C	R/W
GPIO_FUNC127_IN_SEL_CFG_REG	输入信号 127 的配置寄存器	0x0350	R/W
<b>输出配置寄存器</b>			
GPIO_FUNC0_OUT_SEL_CFG_REG	GPIO0 输出配置寄存器	0x0554	varies
GPIO_FUNC1_OUT_SEL_CFG_REG	GPIO1 输出配置寄存器	0x0558	varies
GPIO_FUNC2_OUT_SEL_CFG_REG	GPIO2 输出配置寄存器	0x055C	varies
...	...	...	...
GPIO_FUNC28_OUT_SEL_CFG_REG	GPIO28 输出配置寄存器	0x05C4	varies
GPIO_FUNC29_OUT_SEL_CFG_REG	GPIO29 输出配置寄存器	0x05C8	varies
GPIO_FUNC30_OUT_SEL_CFG_REG	GPIO30 输出配置寄存器	0x05CC	varies
<b>版本寄存器</b>			
GPIO_DATE_REG	版本控制寄存器	0x06FC	R/W
<b>时钟门控寄存器</b>			
GPIO_CLOCK_GATE_REG	GPIO 时钟门控寄存器	0x062C	R/W

## 7.15.2 IO MUX 寄存器列表

本小节的所有地址均为相对于 IO MUX 基地址的地址偏移量（相对地址），具体基址请见章节 5 系统和存储器中的表 5.3-2。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

**注意：**在有合封 flash 的芯片版本中，可配置使用 22 个 GPIO，即 GPIO0 ~ GPIO9 和 GPIO12 ~ GPIO23 管脚，因此配置寄存器不可以配置 `IO_MUX_GPIO10_REG ~ IO_MUX_GPIO11_REG` 寄存器和 `IO_MUX_GPIO24_REG ~ IO_MUX_GPIO30_REG` 寄存器。

名称	描述	地址	访问
<b>配置寄存器</b>			
IO_MUX_PIN_CTRL_REG	时钟输出配置寄存器	0x0000	R/W
IO_MUX_GPIO0_REG	GPIO0 的 IO MUX 配置寄存器	0x0004	R/W
IO_MUX_GPIO1_REG	GPIO2 的 IO MUX 配置寄存器	0x0008	R/W
IO_MUX_GPIO2_REG	GPIO3 的 IO MUX 配置寄存器	0x000C	R/W
...	...	...	...
IO_MUX_GPIO28_REG	GPIO28 的 IO MUX 配置寄存器	0x0074	R/W
IO_MUX_GPIO29_REG	GPIO29 的 IO MUX 配置寄存器	0x0078	R/W
IO_MUX_GPIO30_REG	GPIO30 的 IO MUX 配置寄存器	0x007C	R/W
<b>版本寄存器</b>			
IO_MUX_DATE_REG	版本控制寄存器	0x00FC	R/W

### 7.15.3 GPIO\_EXT 寄存器列表

GPIO\_EXT 寄存器包括 SDM 寄存器、毛刺滤波器寄存器和 ETM 寄存器。

本小节的所有地址均为相对于 GPIO 基地址 + 0x0FOO 的地址偏移量（相对地址），具体基址请见章节 5 系统和存储器 中的表 5.3-2。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

名称	描述	地址	访问
<b>SDM 配置寄存器</b>			
GPIO_EXT_SIGMADELTA0_REG	SDM 通道 0 的占空比配置寄存器	0x0000	R/W
GPIO_EXT_SIGMADELTA1_REG	SDM 通道 1 的占空比配置寄存器	0x0004	R/W
GPIO_EXT_SIGMADELTA2_REG	SDM 通道 2 的占空比配置寄存器	0x0008	R/W
GPIO_EXT_SIGMADELTA3_REG	SDM 通道 3 的占空比配置寄存器	0x000C	R/W
GPIO_EXT_SIGMADELTA_MISC_REG	MISC 寄存器	0x0024	R/W
<b>毛刺滤波器配置寄存器</b>			
GPIO_EXT_GLITCH_FILTER_CHO_REG	毛刺滤波器通道 0 的配置寄存器	0x0030	R/W
GPIO_EXT_GLITCH_FILTER_CH1_REG	毛刺滤波器通道 1 的配置寄存器	0x0034	R/W
GPIO_EXT_GLITCH_FILTER_CH2_REG	毛刺滤波器通道 2 的配置寄存器	0x0038	R/W
GPIO_EXT_GLITCH_FILTER_CH3_REG	毛刺滤波器通道 3 的配置寄存器	0x003C	R/W
GPIO_EXT_GLITCH_FILTER_CH4_REG	毛刺滤波器通道 4 的配置寄存器	0x0040	R/W
GPIO_EXT_GLITCH_FILTER_CH5_REG	毛刺滤波器通道 5 的配置寄存器	0x0044	R/W
GPIO_EXT_GLITCH_FILTER_CH6_REG	毛刺滤波器通道 6 的配置寄存器	0x0048	R/W
GPIO_EXT_GLITCH_FILTER_CH7_REG	毛刺滤波器通道 7 的配置寄存器	0x004C	R/W
<b>ETM 配置寄存器</b>			
GPIO_EXT_ETM_EVENT_CHO_CFG_REG	ETM 通道 0 的配置寄存器	0x0060	R/W
GPIO_EXT_ETM_EVENT_CH1_CFG_REG	ETM 通道 1 的配置寄存器	0x0064	R/W
GPIO_EXT_ETM_EVENT_CH2_CFG_REG	ETM 通道 2 的配置寄存器	0x0068	R/W
GPIO_EXT_ETM_EVENT_CH3_CFG_REG	ETM 通道 3 的配置寄存器	0x006C	R/W
GPIO_EXT_ETM_EVENT_CH4_CFG_REG	ETM 通道 4 的配置寄存器	0x0070	R/W
GPIO_EXT_ETM_EVENT_CH5_CFG_REG	ETM 通道 5 的配置寄存器	0x0074	R/W
GPIO_EXT_ETM_EVENT_CH6_CFG_REG	ETM 通道 6 的配置寄存器	0x0078	R/W

名称	描述	地址	访问
GPIO_EXT_ETM_EVENT_CH7_CFG_REG	ETM 通道 7 的配置寄存器	0x007C	R/W
GPIO_EXT_ETM_TASK_P0_CFG_REG	ETM 的 GPIO 选择配置寄存器 0	0x00A0	R/W
GPIO_EXT_ETM_TASK_P1_CFG_REG	ETM 的 GPIO 选择配置寄存器 1	0x00A4	R/W
GPIO_EXT_ETM_TASK_P2_CFG_REG	ETM 的 GPIO 选择配置寄存器 2	0x00A8	R/W
GPIO_EXT_ETM_TASK_P3_CFG_REG	ETM 的 GPIO 选择配置寄存器 3	0x00AC	R/W
GPIO_EXT_ETM_TASK_P4_CFG_REG	ETM 的 GPIO 选择配置寄存器 4	0x00B0	R/W
GPIO_EXT_ETM_TASK_P5_CFG_REG	ETM 的 GPIO 选择配置寄存器 5	0x00B4	R/W
GPIO_EXT_ETM_TASK_P6_CFG_REG	ETM 的 GPIO 选择配置寄存器 6	0x00B8	R/W
GPIO_EXT_ETM_TASK_P7_CFG_REG	ETM 的 GPIO 选择配置寄存器 7	0x00BC	R/W
<b>版本寄存器</b>			
GPIO_EXT_VERSION_REG	版本控制寄存器	0x00FC	R/W

#### 7.15.4 LP IO MUX 寄存器列表

本小节的所有地址均为相对于 LP\_IO 基地址的地址偏移量（相对地址），具体基地址请见章节 5 系统和存储器中的表 5.3-2。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

名称	描述	地址	权限
<b>GPIO 配置/数据寄存器</b>			
LP_IO_OUT_REG	LP GPIO 输出寄存器	0x0000	R/W
LP_IO_OUT_W1TS_REG	LP GPIO 输出置位寄存器	0x0004	WT
LP_IO_OUT_W1TC_REG	LP GPIO 输出置位清零寄存器	0x0008	WT
LP_IO_ENABLE_REG	LP GPIO 输出使能寄存器	0x000C	R/W
LP_IO_ENABLE_W1TS_REG	LP GPIO 输出使能置位寄存器	0x0010	WT
LP_IO_ENABLE_W1TC_REG	LP GPIO 输出使能清零寄存器	0x0014	WT
LP_IO_STATUS_REG	LP GPIO 中断状态寄存器	0x0018	R/W
LP_IO_STATUS_W1TS_REG	LP GPIO 中断状态置位寄存器	0x001C	WT
LP_IO_STATUS_W1TC_REG	LP GPIO 中断状态清零寄存器	0x0020	WT
LP_IO_IN_REG	LP GPIO 输入寄存器	0x0024	RO
LP_IO_PIN0_REG	LP GPIO0 的配置寄存器	0x0028	R/W
LP_IO_PIN1_REG	LP GPIO1 的配置寄存器	0x002C	R/W
LP_IO_PIN2_REG	LP GPIO2 的配置寄存器	0x0030	R/W
LP_IO_PIN3_REG	LP GPIO3 的配置寄存器	0x0034	R/W
LP_IO_PIN4_REG	LP GPIO4 的配置寄存器	0x0038	R/W
LP_IO_PIN5_REG	LP GPIO5 的配置寄存器	0x003C	R/W
LP_IO_PIN6_REG	LP GPIO6 的配置寄存器	0x0040	R/W
LP_IO_PIN7_REG	LP GPIO7 的配置寄存器	0x0044	R/W
<b>GPIO LP 功能配置寄存器</b>			
LP_IO_GPIO0_REG	GPIO0 的 LP IO MUX 配置寄存器	0x0048	R/W
LP_IO_GPIO1_REG	GPIO1 的 LP IO MUX 配置寄存器	0x004C	R/W
LP_IO_GPIO2_REG	GPIO2 的 LP IO MUX 配置寄存器	0x0050	R/W
LP_IO_GPIO3_REG	GPIO3 的 LP IO MUX 配置寄存器	0x0054	R/W


名称	描述	地址	权限
LP_IO_GPIO4_REG	GPIO4 的 LP IO MUX 配置寄存器	0x0058	R/W
LP_IO_GPIO5_REG	GPIO5 的 LP IO MUX 配置寄存器	0x005C	R/W
LP_IO_GPIO6_REG	GPIO6 的 LP IO MUX 配置寄存器	0x0060	R/W
LP_IO_GPIO7_REG	GPIO7 的 LP IO MUX 配置寄存器	0x0064	R/W
LP_IO_STATUS_INT_REG	LP GPIO 中断源寄存器	0x0068	RO
<b>版本寄存器</b>			
LP_IO_DATE_REG	版本控制寄存器	0x03FC	R/W

## 7.16 寄存器

### 7.16.1 GPIO 交换矩阵寄存器

本小节的所有地址均为相对于 GPIO 基地址的地址偏移量（相对地址），具体基地址请见章节 5 系统和存储器 中的表 5.3-2。

Register 7.1. GPIO\_OUT\_REG (0x0004)



**GPIO\_OUT\_DATA\_ORIG** 配置简单 GPIO 输出模式下 GPIO0 ~ GPIO30 的输出值。


0: 低电平

1: 高电平

bit0 ~ bit30 分别对应 GPIO0 ~ GPIO30 的输出值。bit31 无效。

(R/W/SC/WTC)

Register 7.2. GPIO\_OUT\_W1TS\_REG (0x0008)



**GPIO\_OUT\_W1TS** 配置是否置位 GPIO0 ~ GPIO30 输出寄存器 [GPIO\\_OUT\\_REG](#)。

0: 不置位

1: [GPIO\\_OUT\\_REG](#) 中相应位也将置 1

bit0 ~ bit30 分别对应 GPIO0 ~ GPIO30。bit31 无效。推荐使用此寄存器来置位 [GPIO\\_OUT\\_REG](#)。

(WT)

## Register 7.3. GPIO\_OUT\_W1TC\_REG (0x000C)

GPIO_OUT_W1TC			
		31	0
		0x000000	Reset

**GPIO\_OUT\_W1TC** 配置是否清除 GPIO0 ~ GPIO30 输出寄存器 [GPIO\\_OUT\\_REG](#)。

0: 不清除

1: [GPIO\\_OUT\\_REG](#) 中相应位将被清除

bit0 ~ bit30 分别对应 GPIO0 ~ GPIO30。bit31 无效。推荐使用该寄存器来清除 [GPIO\\_OUT\\_REG](#)。

(WT)

## Register 7.4. GPIO\_ENABLE\_REG (0x0020)

GPIO_ENABLE_DATA			
		31	0
		0x000000	Reset

**GPIO\_ENABLE\_DATA** 配置是否使能 GPIO0 ~ GPIO30 输出。

0: 不使能

1: 使能

bit0 ~ bit30 分别对应 GPIO0 ~ GPIO30。bit31 无效。

(R/W/WTC)

## Register 7.5. GPIO\_ENABLE\_W1TS\_REG (0x0024)

GPIO_ENABLE_W1TS			
		31	0
		0x000000	Reset

**GPIO\_ENABLE\_W1TS** 配置是否使能 GPIO0 ~ GPIO30 的输出使能寄存器 [GPIO\\_ENABLE\\_REG](#)。

0: 不使能

1: [GPIO\\_ENABLE\\_REG](#) 中相应位也将置 1

bit0 ~ bit30 分别对应 GPIO0 ~ GPIO30。bit31 无效。推荐使用该寄存器来置位 [GPIO\\_ENABLE\\_REG](#)。

(WT)

## Register 7.6. GPIO\_ENABLE\_W1TC\_REG (0x0028)

		GPIO_ENABLE_W1TC		
		31	0	Reset
		0x000000		

**GPIO\_ENABLE\_W1TC** 配置是否清除 GPIO0 ~ GPIO30 输出使能寄存器 [GPIO\\_ENABLE\\_REG](#)。

0: 不清除

1: [GPIO\\_ENABLE\\_REG](#) 中相应位将被清除

bit0 ~ bit30 分别对应 GPIO0 ~ 30。bit31 无效。推荐使用此寄存器清除 [GPIO\\_ENABLE\\_REG](#)。  
(WT)

## Register 7.7. GPIO\_STRAP\_REG (0x0038)


		GPIO_STRAPPING		
		(reserved)		0
31	16   15	0	0	Reset
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0x00			

**GPIO\_STRAPPING** 表示 GPIO Strapping 管脚的值。

- bit0 ~ bit1: 无效
- bit2: 表示 GPIO8 管脚的值
- bit3: 表示 GPIO9 管脚的值
- bit4: 表示 GPIO15 管脚的值
- bit5: 表示 MTMS 管脚的值
- bit6: 表示 MTDI 管脚的值
- bit7 ~ bit15: 无效

(RO)

## Register 7.8. GPIO\_IN\_REG (0x003C)



**GPIO\_IN\_DATA\_NEXT** 表示 GPIO0 ~ GPIO30 的输入值。每一位均代表一个管脚的输入值：


0: 低电平

1: 高电平

bit0 ~ bit30 分别对应 GPIO0 ~ GPIO30, bit31 无效。

(RO)

## Register 7.9. GPIO\_STATUS\_REG (0x0044)



**GPIO\_STATUS\_INTERRUPT** GPIO0 ~ GPIO30 的中断状态寄存器，并且软件可配置该寄存器的值。

- bit0 ~ bit30 分别对应 GPIO0 ~ GPIO30。bit31 无效。
- 每一位可查询对应 GPIO 的中断状态：
  - 0: 表示对应 GPIO 未产生 **GPIO\_PINn\_INT\_TYPE** 所选择的中断，或软件配置该位寄存器的值为 0
  - 1: 表示对应 GPIO 产生了 **GPIO\_PINn\_INT\_TYPE** 所选择的中断，或软件配置该位寄存器的值为 1

(R/W/WTC)

## Register 7.10. GPIO\_STATUS\_W1TS\_REG (0x0048)

GPIO\_STATUS\_W1TS

31	0
0x000000	Reset

**GPIO\_STATUS\_W1TS** 配置是否置位 GPIO0 ~ GPIO30 的中断状态寄存器 [GPIO\\_STATUS\\_INTERRUPT](#)。

- bit0 ~ bit30 分别对应 GPIO0 ~ GPIO30。bit31 无效。
- 每一位置 1，则 [GPIO\\_STATUS\\_INTERRUPT](#) 中相应位也将置 1。
- 推荐使用此寄存器置位 [GPIO\\_STATUS\\_INTERRUPT](#)。

(WT)

## Register 7.11. GPIO\_STATUS\_W1TC\_REG (0x004C)

GPIO\_STATUS\_W1TC

31	0
0x000000	Reset

**GPIO\_STATUS\_W1TC** 配置是否清除 GPIO0 ~ GPIO30 的中断状态寄存器 [GPIO\\_STATUS\\_INTERRUPT](#)。

- bit0 ~ bit30 分别对应 GPIO0 ~ GPIO30。bit31 无效。
- 每一位置 1，则 [GPIO\\_STATUS\\_INTERRUPT](#) 中相应位将被清除。
- 推荐使用此寄存器来清除 [GPIO\\_STATUS\\_INTERRUPT](#)。

(WT)

## Register 7.12. GPIO\_PCPU\_INT\_REG (0x005C)

GPIO_PCPU_INT	
31	0
0x000000	Reset

**GPIO\_PCPU\_INT** 表示 GPIO0 ~ GPIO30 CPU 中断状态。

- bit0 ~ bit30 分别对应 GPIO0 ~ GPIO30。bit31 无效。
- 如果 [GPIO\\_PINn\\_REG](#) 中 bit13 有效，即使能 CPU 中断，则此寄存器所示的中断状态应与 [GPIO\\_STATUS\\_REG](#) 中相应位的中断状态一致，否则为 0。
  - 0: 表示未使能 CPU 中断，或对应 GPIO 未产生 [GPIO\\_PINn\\_INT\\_TYPE](#) 所选择的中断
  - 1: 表示使能 CPU 中断后，对应 GPIO 产生了 [GPIO\\_PINn\\_INT\\_TYPE](#) 所选择的中断

(RO)

### Register 7.13. GPIO\_PINn\_REG ( $n$ : 0-30) (0x0074+4\*n)

**GPIO\_PINn\_SYNC2\_BYPASS** 配置是否使能 GPIO 输入数据在第二级同步中 IO MUX 运行时钟上升沿同步或下降沿同步。

- 0: 不进行同步
  - 1: 在下降沿进行同步
  - 2: 在上升沿进行同步
  - 3: 在上升沿进行同步  
(R/W)

**GPIO\_PIN<sub>n</sub>\_PAD\_DRIVER** 配置选择管脚的输出驱动模式。

- 0: 正常输出  
1: 开漏输出  
(R/W)

**GPIO\_PIN<sub>n</sub>\_SYNC1\_BYPASS** 配置是否使能 GPIO 输入数据在第一级同步中 IO MUX 运行时钟上升沿同步或下降沿同步。

- 0: 不进行同步
  - 1: 在下降沿进行同步
  - 2: 在上升沿进行同步
  - 3: 在上升沿进行同步  
(R/W)

**GPIO\_PIN*n*\_INT\_TYPE** 配置 GPIO 中断类型。

- 0: 关闭 GPIO 中断
  - 1: 上升沿触发
  - 2: 下降沿触发
  - 3: 任一沿触发
  - 4: 低电平触发
  - 5: 高电平触发

**GPIO\_PINn\_WAKEUP\_ENABLE** 配置是否使能 GPIO 唤醒功能。

- 0: 不使能  
1: 使能  
该功能仅能  
(R/W)

见下页


Register 7.13. GPIO\_PIN $n$ \_REG ( $n$ : 0-30) (0x0074+4\* $n$ )[接上页](#)

**GPIO\_PIN $n$ \_INT\_ENA** 配置是否使能 CPU 中断或 CPU 非屏蔽中断。

- bit13: 配置是否使能 CPU 中断:  
0: 不使能  
1: 使能
- bit14: 配置是否使能 CPU 非屏蔽中断:  
0: 不使能  
1: 使能
- bit15 ~ bit17: 无效

(R/W)

## Register 7.14. GPIO\_STATUS\_NEXT\_REG (0x014C)



**GPIO\_STATUS\_INTERRUPT\_NEXT** 表示 GPIO0 ~ GPIO30 的中断源信号状态。

bit0 ~ bit30 分别对应 GPIO0 ~ 30。bit31 无效，每个 bit 表示：

- 0: 表示对应 GPIO 未产生 [GPIO\\_PIN \$n\$ \\_INT\\_TYPE](#) 所选择的中断
- 1: 表示对应 GPIO 产生了 [GPIO\\_PIN \$n\$ \\_INT\\_TYPE](#) 所选择的中断

上述中断可以为上升沿中断、下降沿中断、电平敏感中断或任一沿中断。

(RO)

Register 7.15. GPIO\_FUNC $n$ \_IN\_SEL\_CFG\_REG ( $n$ : 0-127) (0x0154+4\* $n$ )

**GPIO\_FUNCn\_IN\_SEL** 配置从 31 个 GPIO 中选择一个管脚连接输入信号 *n*。

0: 选择 GPIO0

1: 选择 GPIO1

.....

29: 选择 GPIO29

30: 选择 GPIO30

或者

0x38: 选择恒高电平输入

0x3C: 选择恒低电平输入

(R/W)

**GPIO\_FUNC*n*\_IN\_INV\_SEL** 配置是否反转输入值。

0: 不反转

1: 反转

(R/W)

**GPIO\_SIGn\_IN\_SEL** 配置是否通过 GPIO 交换矩阵连接信号。

0: 旁路 GPIO 交换矩阵，即直接通过 IO MUX 连接信号与外设

1: 通过 GPIO 交换矩阵连接信号与外设

(R/W)

Register 7.16. GPIO\_FUNC $n$ \_OUT\_SEL\_CFG\_REG ( $n$ : 0-30) (0x0554+4\* $n$ )

The diagram shows the bit field layout of the register. Bit 31 is labeled '(reserved)'. Bits 11, 10, 9, 8, and 7 are grouped together and labeled 'GPIO\_FUNC $n$ \_OUT\_SEL'. Bits 0, 0, 0, 0, and 0 are grouped together and labeled 'GPIO\_FUNC $n$ \_OEN\_INV\_SEL'. Bits 0, 0, 0, 0, and 0 are grouped together and labeled 'GPIO\_FUNC $n$ \_OEN\_SEL'. A 'Reset' value of 0x80 is shown at the bottom right.

31						11	10	9	8	7	0
0	0	0	0	0	0	0	0	0	0	0	0x80
Reset											

**GPIO\_FUNC $n$ \_OUT\_SEL** 配置从 128 个外设信号中选择一个信号  $Y$  ( $0 \leq Y < 128$ ) 输出至 GPIO $n$ 。

0: 选择信号 0

1: 选择信号 1

.....

126: 选择信号 126

127: 选择信号 127

或者

128: [GPIO\\_OUT\\_REG](#) 和 [GPIO\\_ENABLE\\_REG](#) 中的 bit $n$  将用作输出值和输出使能信号。

信号列表见表 7.11-1。

(R/W/SC)

**GPIO\_FUNC $n$ \_OUT\_INV\_SEL** 配置是否反转输出值。

0: 不反转

1: 反转

(R/W/SC)

**GPIO\_FUNC $n$ \_OEN\_SEL** 配置选择输出使能信号。

0: 使用外设的输出使能信号

1: 强制使用 [GPIO\\_ENABLE\\_REG](#) 的 bit $n$  用作输出使能信号

(R/W)

**GPIO\_FUNC $n$ \_OEN\_INV\_SEL** 配置是否反转输出使能信号。

0: 不反转

1: 反转

(R/W)

Register 7.17. GPIO\_CLOCK\_GATE\_REG (0x062C)

(reserved)																														GPIO_CLK_EN		
31																														1	0	Reset

**GPIO\_CLK\_EN** 配置是否使能时钟门控。

0: 不使能

1: 使能, 则时钟自由运转。

(R/W)

Register 7.18. GPIO\_DATE\_REG (0x06FC)

(reserved)																													GPIO_DATE		
31	28	27																												0	Reset

**GPIO\_DATE** 版本控制寄存器。

(R/W)

## 7.16.2 IO MUX 寄存器

本小节的所有地址均为相对于 IO MUX 基地址的地址偏移量（相对地址），具体基址请见章节 5 系统和存储器中的表 5.3-2。

Register 7.19. IO\_MUX\_PIN\_CTRL\_REG (0x0000)

(reserved)															IO_MUX_CLK_OUT <sup>3</sup>		IO_MUX_CLK_OUT <sup>2</sup>		IO_MUX_CLK_OUT <sup>1</sup>			
31															15	14	10	9	5	4	0	Reset

**IO\_MUX\_CLK\_OUT<sup>x</sup> (x: 1 - 3)** 配置 I2S 的输出时钟。

0x0: 配置 I2S 外设时钟输出到 CLK\_OUT\_out<sup>x</sup>

有关 CLK\_OUT\_out<sup>x</sup> 的信息, 见表 7.11-1。

(R/W)

Register 7.20. IO\_MUX\_GPIO<sub>n</sub>\_REG (*n*: 0-30) (0x0004+4\**n*)

31	16	15	14	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**IO\_MUX\_GPIO<sub>n</sub>\_MCU\_OE** 配置是否使能睡眠模式下 GPIO<sub>n</sub> 的输出。

0: 不使能

1: 使能

(R/W)

**IO\_MUX\_GPIO<sub>n</sub>\_SLP\_SEL** 配置是否使能 GPIO<sub>n</sub> 进入睡眠模式。

0: 不进入

1: 进入

(R/W)

**IO\_MUX\_GPIO<sub>n</sub>\_MCU\_WPD** 配置是否使能睡眠模式下 GPIO<sub>n</sub> 的下拉电阻。

0: 不使能

1: 使能

(R/W)

**IO\_MUX\_GPIO<sub>n</sub>\_MCU\_WPU** 配置是否使能睡眠模式下 GPIO<sub>n</sub> 的上拉电阻。

0: 不使能

1: 使能

(R/W)

**IO\_MUX\_GPIO<sub>n</sub>\_MCU\_IE** 配置是否使能睡眠模式下 GPIO<sub>n</sub> 的输入。

0: 不使能

1: 使能

(R/W)

**IO\_MUX\_GPIO<sub>n</sub>\_MCU\_DRV** 配置睡眠模式下 GPIO<sub>n</sub> 的驱动强度。

0: ~5 mA

1: ~10 mA

2: ~20 mA

3: ~40 mA

(R/W)

**IO\_MUX\_GPIO<sub>n</sub>\_FUN\_WPD** 配置是否使能 GPIO<sub>n</sub> 的下拉电阻。

0: 不使能

1: 使能

(R/W)

见下页

Register 7.20. IO\_MUX\_GPIO $n$ \_REG ( $n$ : 0-30) (0x0004+4\* $n$ )[接上页](#)**IO\_MUX\_GPIO $n$ \_FUN\_WPU** 配置是否使能 GPIO $n$  的上拉电阻。

0: 不使能

1: 使能

(R/W)

**IO\_MUX\_GPIO $n$ \_FUN\_IE** 配置是否使能 GPIO $n$  的输入。

0: 不使能

1: 使能

(R/W)

**IO\_MUX\_GPIO $n$ \_FUN\_DRV** 配置 GPIO $n$  的驱动强度

0: ~5 mA

1: ~10 mA

2: ~20 mA

3: ~40 mA

(R/W)

**IO\_MUX\_GPIO $n$ \_MCU\_SEL** 配置选择 IO MUX 功能。

0: 选择功能 0

1: 选择功能 1

.....

(R/W)

**IO\_MUX\_GPIO $n$ \_FILTER\_EN** 配置是否使能管脚输入信号的滤波功能。

0: 不使能

1: 使能

(R/W)

## Register 7.21. IO\_MUX\_DATE\_REG (0x00FC)

The diagram illustrates the layout of the IO\_MUX\_DATE\_REG register. It features two diagonal labels: '(reserved)' on the left and 'IO\_MUX\_DATE\_REG' on the right. The register is divided into four main sections: bits 31 to 28, bit 27, bits 0 to 3, and a 'Reset' field.

31	28	27		0
0	0	0	0	0x2006050
				Reset

**IO\_MUX\_DATE\_REG** 版本控制寄存器。

(R/W)

### 7.16.3 GPIO\_EXT 寄存器

本小节的所有地址均为相对于 GPIO 基地址 + 0x0FOO 的地址偏移量（相对地址），具体基址请见章节 5 系统和存储器 中的表 5.3-2。

Register 7.22. GPIO\_EXT\_SIGMADELTA $n$ \_REG ( $n$ : 0-3) (0x0000+0x4\* $n$ )

(reserved)	16	15	8	7	0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0   Oxff   0x0   Reset					

**GPIO\_EXT\_SD $n$ \_IN** ( $n$ : 0 - 3) 配置 SDM 输出信号的占空比。

(R/W)

**GPIO\_EXT\_SD $n$ \_PRESCALE** ( $n$ : 0 - 3) 配置 IO MUX 运行时钟的分频系数。

(R/W)

Register 7.23. GPIO\_EXT\_SIGMADELTA\_MISC\_REG (0x0024)

(reserved)	30	29	0
0   Reset			

**GPIO\_EXT\_SD\_FUNCTION\_CLK\_EN** 配置是否使能 SDM 时钟。

0: 不使能

1: 使能

(R/W)

Register 7.24. GPIO\_EXT\_GLITCH\_FILTER\_CH $n$ \_REG ( $n$ : 0-7) (0x0030+0x4\* $n$ )

The diagram shows the bit field layout of the register. From left to right, the bits are labeled: (reserved), 31, 19, 18, 13, 12, 7, 6, 1, 0. Above the bits, the following labels are rotated diagonally: (reserved), GPIO\_EXT\_FILTER\_CH $n$ \_WINDOW\_WIDTH, GPIO\_EXT\_FILTER\_CH $n$ \_WINDOW\_THRES, GPIO\_EXT\_FILTER\_CH $n$ \_INPUT\_IO\_NUM, and GPIO\_EXT\_FILTER\_CH $n$ \_EN. Below the register bits, binary values are shown: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0x0 0x0 0x0 0x0 0 Reset.

31	19	18	13	12	7	6	1	0
0	0	0	0	0	0	0	0	0
								Reset

**GPIO\_EXT\_FILTER\_CH $n$ \_EN** 配置是否使能毛刺滤波器的通道  $n$ 。

0: 不使能

1: 使能

(R/W)

**GPIO\_EXT\_FILTER\_CH $n$ \_INPUT\_IO\_NUM** 配置选择毛刺滤波器的 GPIO 输入。

0: 选择 GPIO0

1: 选择 GPIO1

.....

29: 选择 GPIO29

30: 选择 GPIO30

(R/W)

**GPIO\_EXT\_FILTER\_CH $n$ \_WINDOW\_THRES** 配置毛刺滤波器的窗口阈值。窗口阈值应小于或等于 **GPIO\_EXT\_FILTER\_CH $n$ \_WINDOW\_WIDTH**。

单位: IO MUX 运行时钟的一个周期

(R/W)

**GPIO\_EXT\_FILTER\_CH $n$ \_WINDOW\_WIDTH** 配置毛刺滤波器的窗口宽度。窗口宽度有效值为 0 ~ 62。

63 为保留值, 不可使用。

单位: IO MUX 运行时钟的一个周期

(R/W)

Register 7.25. GPIO\_EXT\_ETM\_EVENT\_CH $n$ \_CFG\_REG ( $n$ : 0-7) (0x0060+0x4\* $n$ )

The diagram shows the bit field layout of Register 7.25. It includes labels for reserved bits and specific configuration fields:

- Bit 31: (reserved)
- Bits 8-4: Configuration fields labeled `GPIO_EXT_ETM_CH $n$ _EVENT_EN`.
- Bit 0: `Reset`

31									8	7	6	5	4	0	
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0x0

**GPIO\_EXT\_ETM\_CH $n$ \_EVENT\_SEL** 配置选择 ETM 事件通道使用的 GPIO。

0: 选择 GPIO0

1: 选择 GPIO1

.....

29: 选择 GPIO29

30: 选择 GPIO30

(R/W)

**GPIO\_EXT\_ETM\_CH $n$ \_EVENT\_EN** 配置是否使能 ETM 事件发送。

0: 不使能

1: 使能

(R/W)

## Register 7.26. GPIO\_EXT\_ETM\_TASK\_PO\_CFG\_REG (0x00A0)

The diagram shows the bit field layout of Register 7.26. It includes labels for reserved bits and specific configuration fields:

- Bit 31: (reserved)
- Bit 28: `GPIO_EXT_ETM_TASK_GPIO3_SEL`
- Bit 27: `GPIO_EXT_ETM_TASK_GPIO3_EN`
- Bit 25: (reserved)
- Bit 24: `GPIO_EXT_ETM_TASK_GPIO2_SEL`
- Bit 23: `GPIO_EXT_ETM_TASK_GPIO2_EN`
- Bit 20: (reserved)
- Bit 19: `GPIO_EXT_ETM_TASK_GPIO1_SEL`
- Bit 18: `GPIO_EXT_ETM_TASK_GPIO1_EN`
- Bit 17: (reserved)
- Bit 16: `GPIO_EXT_ETM_TASK_GPIO0_SEL`
- Bit 15: `GPIO_EXT_ETM_TASK_GPIO0_EN`
- Bit 12: (reserved)
- Bit 11: (reserved)
- Bit 9: (reserved)
- Bit 8: (reserved)
- Bit 7: (reserved)
- Bit 4: (reserved)
- Bit 3: (reserved)
- Bit 1: (reserved)
- Bit 0: `Reset`

31	28	27	25	24	23	20	19	17	16	15	12	11	9	8	7	4	3	1	0
0	0	0	0	0x0	0	0	0	0	0x0	0	0	0	0	0x0	0	0	0	0x0	0

**GPIO\_EXT\_ETM\_TASK\_GPIO $n$ \_EN** ( $n$ : 0 - 3) 配置是否使能 GPIO $n$  响应 ETM 任务。

0: 不使能

1: 使能

(R/W)

**GPIO\_EXT\_ETM\_TASK\_GPIO $n$ \_SEL** ( $n$ : 0 - 3) 配置选择 GPIO $n$  的 ETM 任务通道。

0: 选择通道 0

1: 选择通道 1

.....

7: 选择通道 7

(R/W)

## Register 7.27. GPIO\_EXT\_ETM\_TASK\_P1\_CFG\_REG (0x00A4)

31	28	27	25	24	23	20	19	17	16	15	12	11	9	8	7	4	3	1	0
0	0	0	0	0	0x0	0	0	0	0	0	0x0	0	0	0	0	0x0	0	0	Reset

GPIO\_EXT\_ETM\_TASK\_GPIO7\_SEL  
(reserved)  
GPIO\_EXT\_ETM\_TASK\_GPIO7\_EN

GPIO\_EXT\_ETM\_TASK\_GPIO6\_SEL  
(reserved)  
GPIO\_EXT\_ETM\_TASK\_GPIO6\_EN

GPIO\_EXT\_ETM\_TASK\_GPIO5\_SEL  
(reserved)  
GPIO\_EXT\_ETM\_TASK\_GPIO5\_EN

GPIO\_EXT\_ETM\_TASK\_GPIO4\_SEL  
(reserved)  
GPIO\_EXT\_ETM\_TASK\_GPIO4\_EN

**GPIO\_EXT\_ETM\_TASK\_GPIO $n$ \_EN ( $n$ : 4 - 7)** 配置是否使能 GPIO $n$  响应 ETM 任务。

0: 不使能

1: 使能

(R/W)

**GPIO\_EXT\_ETM\_TASK\_GPIO $n$ \_SEL ( $n$ : 4 - 7)** 配置选择 GPIO $n$  的 ETM 任务通道。

0: 选择通道 0

1: 选择通道 1

.....

7: 选择通道 7

(R/W)

## Register 7.28. GPIO\_EXT\_ETM\_TASK\_P2\_CFG\_REG (0x00A8)

31	28	27	25	24	23	20	19	17	16	15	12	11	9	8	7	4	3	1	0
0	0	0	0	0	0x0	0	0	0	0	0	0x0	0	0	0	0	0x0	0	0	Reset

GPIO\_EXT\_ETM\_TASK\_GPIO11\_SEL  
(reserved)  
GPIO\_EXT\_ETM\_TASK\_GPIO11\_EN

GPIO\_EXT\_ETM\_TASK\_GPIO10\_SEL  
(reserved)  
GPIO\_EXT\_ETM\_TASK\_GPIO10\_EN

GPIO\_EXT\_ETM\_TASK\_GPIO9\_SEL  
(reserved)  
GPIO\_EXT\_ETM\_TASK\_GPIO9\_EN

GPIO\_EXT\_ETM\_TASK\_GPIO8\_SEL  
(reserved)  
GPIO\_EXT\_ETM\_TASK\_GPIO8\_EN

**GPIO\_EXT\_ETM\_TASK\_GPIO $n$ \_EN ( $n$ : 8 - 11)** 配置是否使能 GPIO $n$  响应 ETM 任务。

0: 不使能

1: 使能

(R/W)

**GPIO\_EXT\_ETM\_TASK\_GPIO $n$ \_SEL ( $n$ : 8 - 11)** 配置选择 GPIO $n$  的 ETM 任务通道。

0: 选择通道 0

1: 选择通道 1

.....

7: 选择通道 7

(R/W)

## Register 7.29. GPIO\_EXT\_ETM\_TASK\_P3\_CFG\_REG (0x00AC)

31	28	27	25	24	23	20	19	17	16	15	12	11	9	8	7	4	3	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

Labels for bit fields:

- (reserved) [31:28]
- GPIO\_EXT\_ETM\_TASK\_GPIO15\_SEL [27:24]
- GPIO\_EXT\_ETM\_TASK\_GPIO15\_EN [23:20]
- (reserved) [19:16]
- GPIO\_EXT\_ETM\_TASK\_GPIO14\_SEL [15:12]
- GPIO\_EXT\_ETM\_TASK\_GPIO14\_EN [11:8]
- (reserved) [7:4]
- GPIO\_EXT\_ETM\_TASK\_GPIO13\_SEL [4:1]
- GPIO\_EXT\_ETM\_TASK\_GPIO13\_EN [0]
- GPIO\_EXT\_ETM\_TASK\_GPIO12\_SEL [31:28]
- GPIO\_EXT\_ETM\_TASK\_GPIO12\_EN [23:20]

**GPIO\_EXT\_ETM\_TASK\_GPIO $n$ \_EN ( $n$ : 12 - 15)** 配置是否使能 GPIO $n$  响应 ETM 任务。

0: 不使能

1: 使能

(R/W)

**GPIO\_EXT\_ETM\_TASK\_GPIO $n$ \_SEL ( $n$ : 12 - 15)** 配置选择 GPIO $n$  的 ETM 任务通道。

0: 选择通道 0

1: 选择通道 1

.....

7: 选择通道 7

(R/W)

## Register 7.30. GPIO\_EXT\_ETM\_TASK\_P4\_CFG\_REG (0x00BO)

31	28	27	25	24	23	20	19	17	16	15	12	11	9	8	7	4	3	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

Labels for bit fields:

- (reserved) [31:28]
- GPIO\_EXT\_ETM\_TASK\_GPIO19\_SEL [27:24]
- GPIO\_EXT\_ETM\_TASK\_GPIO19\_EN [23:20]
- (reserved) [19:16]
- GPIO\_EXT\_ETM\_TASK\_GPIO18\_SEL [15:12]
- GPIO\_EXT\_ETM\_TASK\_GPIO18\_EN [11:8]
- (reserved) [7:4]
- GPIO\_EXT\_ETM\_TASK\_GPIO17\_SEL [4:1]
- GPIO\_EXT\_ETM\_TASK\_GPIO17\_EN [0]
- GPIO\_EXT\_ETM\_TASK\_GPIO16\_SEL [31:28]
- GPIO\_EXT\_ETM\_TASK\_GPIO16\_EN [23:20]

**GPIO\_EXT\_ETM\_TASK\_GPIO $n$ \_EN ( $n$ : 16 - 19)** 配置是否使能 GPIO $n$  响应 ETM 任务。

0: 不使能

1: 使能

(R/W)

**GPIO\_EXT\_ETM\_TASK\_GPIO $n$ \_SEL ( $n$ : 16 - 19)** 配置选择 GPIO $n$  的 ETM 任务通道。

0: 选择通道 0

1: 选择通道 1

.....

7: 选择通道 7

(R/W)

## Register 7.31. GPIO\_EXT\_ETM\_TASK\_P5\_CFG\_REG (0x00B4)

31	28	27	25	24	23	20	19	17	16	15	12	11	9	8	7	4	3	1	0
0	0	0	0	0	0x0	0	0	0	0	0	0x0	0	0	0	0	0	0x0	0	Reset

GPIO\_EXT\_ETM\_TASK\_GPIO23\_SEL  
 (reserved)  
 GPIO\_EXT\_ETM\_TASK\_GPIO23\_EN

GPIO\_EXT\_ETM\_TASK\_GPIO22\_SEL  
 (reserved)  
 GPIO\_EXT\_ETM\_TASK\_GPIO22\_EN

GPIO\_EXT\_ETM\_TASK\_GPIO21\_SEL  
 (reserved)  
 GPIO\_EXT\_ETM\_TASK\_GPIO21\_EN

GPIO\_EXT\_ETM\_TASK\_GPIO20\_SEL  
 (reserved)  
 GPIO\_EXT\_ETM\_TASK\_GPIO20\_EN

**GPIO\_EXT\_ETM\_TASK\_GPIO $n$ \_EN ( $n$ : 20 - 23)** 配置是否使能 GPIO $n$  响应 ETM 任务。

0: 不使能

1: 使能

(R/W)

**GPIO\_EXT\_ETM\_TASK\_GPIO $n$ \_SEL ( $n$ : 20 - 23)** 配置选择 GPIO $n$  的 ETM 任务通道。

0: 选择通道 0

1: 选择通道 1

.....

7: 选择通道 7

(R/W)

## Register 7.32. GPIO\_EXT\_ETM\_TASK\_P6\_CFG\_REG (0x00B8)

31	28	27	25	24	23	20	19	17	16	15	12	11	9	8	7	4	3	1	0
0	0	0	0	0	0x0	0	0	0	0	0	0x0	0	0	0	0	0	0x0	0	Reset

GPIO\_EXT\_ETM\_TASK\_GPIO27\_SEL  
 (reserved)  
 GPIO\_EXT\_ETM\_TASK\_GPIO27\_EN

GPIO\_EXT\_ETM\_TASK\_GPIO26\_SEL  
 (reserved)  
 GPIO\_EXT\_ETM\_TASK\_GPIO26\_EN

GPIO\_EXT\_ETM\_TASK\_GPIO25\_SEL  
 (reserved)  
 GPIO\_EXT\_ETM\_TASK\_GPIO25\_EN

GPIO\_EXT\_ETM\_TASK\_GPIO24\_SEL  
 (reserved)  
 GPIO\_EXT\_ETM\_TASK\_GPIO24\_EN

**GPIO\_EXT\_ETM\_TASK\_GPIO $n$ \_EN ( $n$ : 24 - 27)** 配置是否使能 GPIO $n$  响应 ETM 任务。

0: 不使能

1: 使能

(R/W)

**GPIO\_EXT\_ETM\_TASK\_GPIO $n$ \_SEL ( $n$ : 24 - 27)** 配置选择 GPIO $n$  的 ETM 任务通道。

0: 选择通道 0

1: 选择通道 1

.....

7: 选择通道 7

(R/W)

Register 7.33. GPIO\_EXT\_ETM\_TASK\_P7\_CFG\_REG (0x00BC)

31	20	19	17	16	15	12	11	9	8	7	4	3	1	0
0	0	0	0	0	0	0	0	0	0x0	0	0	0	0	0

Reset

**GPIO\_EXT\_ETM\_TASK\_GPIO $n$ \_EN ( $n$ : 28 - 30)** 配置是否使能 GPIO $n$  响应 ETM 任务。

- 0: 不使能
  - 1: 使能
- (R/W)

**GPIO\_EXT\_ETM\_TASK\_GPIO $n$ \_SEL ( $n$ : 28 - 30)** 配置选择 GPIO $n$  的 ETM 任务通道。

- 0: 选择通道 0
  - 1: 选择通道 1
  - .....
  - 7: 选择通道 7
- (R/W)

Register 7.34. GPIO\_EXT\_VERSION\_REG (0x00FC)

31	28	27	0
0	0	0	0x2203050

Reset

**GPIO\_EXT\_DATE** 版本控制寄存器。

(R/W)

## 7.16.4 LP IO MUX 寄存器

本小节的所有地址均为相对于 LP\_IO 基地址的地址偏移量（相对地址），具体基址请见章节 5 系统和存储器中的表 5.3-2。

## Register 7.35. LP\_IO\_OUT\_REG (0x0000)

The diagram shows the register layout for LP\_IO\_OUT\_REG. It consists of two rows of bits. The top row has bit 31 at the far left, followed by a large empty space, bit 8, bit 7, and bit 0 at the far right. The bottom row has bit 0 at the far left, followed by a large empty space, and bit 0 at the far right. A diagonal label '(reserved)' is positioned above the top row's empty space. A diagonal label 'LP\_GPIO\_OUT\_DATA' is positioned above the bottom row's empty space. A small 'Reset' label is located at the bottom right of the bit 0 column.

31		8	7	0
0		0	0	0

Reset

**LP\_GPIO\_OUT\_DATA** 配置 GPIO0 ~ GPIO7 输出。

0: 低电平

1: 高电平

bit0 ~ bit7 分别对应 GPIO0 ~ GPIO7。

(R/W)

## Register 7.36. LP\_IO\_OUT\_W1TS\_REG (0x0004)

The diagram shows the register layout for LP\_IO\_OUT\_W1TS\_REG. It consists of two rows of bits. The top row has bit 31 at the far left, followed by a large empty space, bit 8, bit 7, and bit 0 at the far right. The bottom row has bit 0 at the far left, followed by a large empty space, and bit 0 at the far right. A diagonal label '(reserved)' is positioned above the top row's empty space. A diagonal label 'LP\_GPIO\_OUT\_DATA\_W1TS' is positioned above the bottom row's empty space. A small 'Reset' label is located at the bottom right of the bit 0 column.

31		8	7	0
0		0	0	0

Reset

**LP\_GPIO\_OUT\_DATA\_W1TS** 配置是否置位 GPIO0 ~ GPIO7 输出寄存器 [LP\\_IO\\_OUT\\_REG](#)。

- bit0 ~ bit7 分别对应 GPIO0 ~ GPIO7。
- 每一位置 1, [LP\\_IO\\_OUT\\_REG](#) 中相应位也置 1。
- 推荐使用此寄存器来置位 [LP\\_IO\\_OUT\\_REG](#)。

(WT)

## Register 7.37. LP\_IO\_OUT\_W1TC\_REG (0x0008)

The diagram shows the bit mapping for Register 7.37. The register is 32 bits wide, with bit 31 reserved. Bits 0 through 7 correspond to GPIO0 through GPIO7 respectively. The register is labeled **LP\_GPIO\_OUT\_DATA\_W1TC**.

31	(reserved)								8	7	0						
									0	0	0	0	0	0	0	0	Reset
0									0	0	0	0	0	0	0	0	

**LP\_GPIO\_OUT\_DATA\_W1TC** 配置是否清除 GPIO0 ~ GPIO7 输出寄存器 [LP\\_IO\\_OUT\\_REG](#)。

- bit0 ~ bit7 分别对应 GPIO0 ~ GPIO7。
- 每一位置 1，则 [LP\\_IO\\_OUT\\_REG](#) 中相应位将被清零。
- 推荐使用此寄存器来清零 [LP\\_IO\\_OUT\\_REG](#)。

(WT)

## Register 7.38. LP\_IO\_ENABLE\_REG (0x000C)

The diagram shows the bit mapping for Register 7.38. The register is 32 bits wide, with bit 31 reserved. Bits 0 through 7 correspond to GPIO0 through GPIO7 respectively. The register is labeled **LP\_GPIO\_ENABLE**.

31	(reserved)								8	7	0						
									0	0	0	0	0	0	0	0	Reset
0									0	0	0	0	0	0	0	0	

**LP\_GPIO\_ENABLE** 配置是否使能 GPIO0 ~ GPIO7 输出。

0: 不使能

1: 使能

bit0 ~ bit7 分别对应 GPIO0 ~ GPIO7。

(R/W)

## Register 7.39. LP\_IO\_ENABLE\_W1TS\_REG (0x0010)

The diagram shows the register layout for LP\_IO\_ENABLE\_W1TS\_REG. It consists of two rows of bits. The top row has bit 31 at the far left, followed by a column of 8 bits labeled '7' at the top, and bit 0 at the far right. The bottom row has bit 0 at the far left, followed by a column of 8 bits labeled '0' at the top, and a 'Reset' label at the far right. A bracket labeled '(reserved)' spans the width of the first 8 bits of both rows. A diagonal label 'LP\_GPIO\_ENABLE\_W1TS' is positioned above the register rows.

31	8	7	0
0	0	0	0

Reset

**LP\_GPIO\_ENABLE\_W1TS** 配置是否置位 GPIO0 ~ GPIO7 输出使能寄存器 [LP\\_IO\\_ENABLE\\_REG](#)。

- bit0 ~ bit7 分别对应 GPIO0 ~ GPIO7。
- 每一位置 1，则 [LP\\_IO\\_ENABLE\\_REG](#) 中相应位也将置 1。
- 推荐使用此寄存器来置位 [LP\\_IO\\_ENABLE\\_REG](#)。

(WT)

## Register 7.40. LP\_IO\_ENABLE\_W1TC\_REG (0x0014)

The diagram shows the register layout for LP\_IO\_ENABLE\_W1TC\_REG. It consists of two rows of bits. The top row has bit 31 at the far left, followed by a column of 8 bits labeled '7' at the top, and bit 0 at the far right. The bottom row has bit 0 at the far left, followed by a column of 8 bits labeled '0' at the top, and a 'Reset' label at the far right. A bracket labeled '(reserved)' spans the width of the first 8 bits of both rows. A diagonal label 'LP\_GPIO\_ENABLE\_W1TC' is positioned above the register rows.

31	8	7	0
0	0	0	0

Reset

**LP\_GPIO\_ENABLE\_W1TC** 配置是否清除 GPIO0 ~ GPIO7 输出使能寄存器 [LP\\_IO\\_ENABLE\\_REG](#)。

- bit0 ~ bit7 分别对应 GPIO0 ~ GPIO7。
- 每一位置 1，则 [LP\\_IO\\_ENABLE\\_REG](#) 中相应位将被清除。
- 推荐使用此寄存器来清除 [LP\\_IO\\_ENABLE\\_REG](#)。

(WT)

## Register 7.41. LP\_IO\_STATUS\_REG (0x0018)

The diagram shows the bit mapping for Register 7.41. The register is 32 bits wide, divided into two main sections: a 31-bit field labeled '(reserved)' and an 8-bit field labeled 'LP\_GPIO\_STATUS\_INT'. The 8-bit field is further divided into bit 7 (labeled '0') and bits 0 through 6 (labeled '0 0 0 0 0 0 0 0'). A 'Reset' label is positioned at the far right of the bit 0 section.

31								8	7								0
								0	0	0	0	0	0	0	0	0	Reset

**LP\_GPIO\_STATUS\_INT** 配置 GPIO0 ~ GPIO7 的中断状态。

0: 没有中断

1: 有相应中断

bit0 对应 GPIO0, bit1 对应 GPIO1, 以此类推。此寄存器应同时与 [LP\\_IO\\_PINn\\_REG](#) 寄存器中的 [LP\\_IO\\_PINn\\_INT\\_TYPE](#) 中断类型配合使用。

(R/W)

## Register 7.42. LP\_IO\_STATUS\_W1TS\_REG (0x001C)

The diagram shows the bit mapping for Register 7.42. The register is 32 bits wide, divided into two main sections: a 31-bit field labeled '(reserved)' and an 8-bit field labeled 'LP\_GPIO\_STATUS\_INT\_W1TS'. The 8-bit field is further divided into bit 7 (labeled '0') and bits 0 through 6 (labeled '0 0 0 0 0 0 0 0'). A 'Reset' label is positioned at the far right of the bit 0 section.

31								8	7								0
								0	0	0	0	0	0	0	0	0	Reset

**LP\_GPIO\_STATUS\_INT\_W1TS** 配置是否置位 GPIO0 ~ GPIO7 的中断状态寄存器  
[LP\\_IO\\_STATUS\\_INT](#)。

- bit0 对应 GPIO0, bit1 对应 GPIO1, 以此类推。
- 每一位置 1, 则 [LP\\_IO\\_STATUS\\_INT](#) 中相应位也将置 1。
- 推荐使用此寄存器来置位 [LP\\_IO\\_STATUS\\_INT](#)。

(WT)

## Register 7.43. LP\_IO\_STATUS\_W1TC\_REG (0x0020)

The diagram shows the bit field mapping for Register 7.43. The register is 32 bits wide, divided into two main sections: a 24-bit section from bit 31 down to bit 8, and an 8-bit section from bit 7 down to bit 0. The 24-bit section is labeled '(reserved)' and has a value of 0. The 8-bit section is labeled 'LP\_GPIO\_STATUS\_INT\_W1TC' and has a value of 0 0 0 0 0 0 0 0. A label 'Reset' is placed next to the 0 value.

31	8   7	0
0	0 0 0 0 0 0 0 0	Reset

**LP\_GPIO\_STATUS\_INT\_W1TC** 配置是否清除 GPIO0 ~ GPIO7 的中断状态寄存器 [LP\\_IO\\_STATUS\\_INT](#)。

- bit0 对应 GPIO0, bit1 对应 GPIO1, 以此类推。
- 每一位置 1, 则 [LP\\_IO\\_STATUS\\_INT](#) 中的相应位也将清除。
- 推荐使用此寄存器来清零 [LP\\_IO\\_STATUS\\_INT](#)。

(WT)

## Register 7.44. LP\_IO\_IN\_REG (0x0024)

The diagram shows the bit field mapping for Register 7.44. The register is 32 bits wide, divided into two main sections: a 24-bit section from bit 31 down to bit 8, and an 8-bit section from bit 7 down to bit 0. The 24-bit section is labeled '(reserved)' and has a value of 0. The 8-bit section is labeled 'LP\_GPIO\_IN\_NEXT' and has a value of 0 0 0 0 0 0 0 0. A label 'Reset' is placed next to the 0 value.

31	8   7	0
0	0 0 0 0 0 0 0 0	Reset

**LP\_GPIO\_IN\_NEXT** 表示 GPIO0 ~ GPIO7 的输入值。

- 0: 低电平输入  
 1: 高电平输入  
 bit0 ~ bit7 分别对应 GPIO0 ~ GPIO7。  
 (RO)

Register 7.45. LP\_IO\_PIN $n$ \_REG ( $n$ : 0-7) (0x0028+0x4\* $n$ )

The diagram shows the bit field layout of the register. It consists of a 32-bit wide register with the following bit descriptions from left to right:

- Bit 31: (reserved)
- Bit 11: (reserved)
- Bit 10: (reserved)
- Bit 9: (reserved)
- Bit 7: LP\_GPIO\_PIN $n$ \_WAKEUP\_ENABLE
- Bit 6: LP\_GPIO\_PIN $n$ \_INT\_TYPE
- Bit 4: (reserved)
- Bit 3: (reserved)
- Bit 2: LP\_GPIO\_PIN $n$ \_EDGE\_WAKEUP\_CLR
- Bit 1: (reserved)
- Bit 0: LP\_GPIO\_PIN $n$ \_PAD\_DRIVER

Reset value: 0

**LP\_GPIO\_PIN $n$ \_PAD\_DRIVER** 配置选择 GPIO $n$  管脚的驱动模式。

- 0: 正常输出
  - 1: 开漏输出
- (R/W)

**LP\_GPIO\_PIN $n$ \_EDGE\_WAKEUP\_CLR** 配置是否清除 GPIO0 ~ GPIO7 边沿唤醒状态。

- bit0 ~ bit7 分别对应 GPIO0 ~ GPIO7。
- 每一位置 1，则对应 GPIO 的边沿唤醒状态也将清除。

(WT)

**LP\_GPIO\_PIN $n$ \_INT\_TYPE** 配置选择 GPIO $n$  中断类型。

- 0: 禁用 GPIO 中断
  - 1: 上升沿触发
  - 2: 下降沿触发
  - 3: 任一沿触发
  - 4: 低电平触发
  - 5: 高电平触发
- (R/W)

**LP\_GPIO\_PIN $n$ \_WAKEUP\_ENABLE** 配置是否使能 GPIO $n$  唤醒功能。

- 0: 不使能
  - 1: 使能
- 当 PD\_LP\_PERI 掉电时，该功能失效。
- (R/W)

Register 7.46. LP\_IO\_GPIO $n$ \_REG ( $n$ : 0-7) (0x0048+0x4\* $n$ )

The diagram shows the bit field layout for Register 7.46. Bit 31 is labeled '(reserved)'. Bits 15 to 0 are labeled with their corresponding register names: LP\_GPIO\_GPIO $n$ \_FUN\_SEL, LP\_GPIO\_GPIO $n$ \_FUN\_DRV, LP\_GPIO\_GPIO $n$ \_FUN\_IE, LP\_GPIO\_GPIO $n$ \_FUN\_RUE, LP\_GPIO\_GPIO $n$ \_FUN\_RDE, LP\_GPIO\_GPIO $n$ \_MCU\_DRV, LP\_GPIO\_GPIO $n$ \_MCU\_IE, LP\_GPIO\_GPIO $n$ \_MCU\_RUE, LP\_GPIO\_GPIO $n$ \_SLP\_SEL, and LP\_GPIO\_GPIO $n$ \_MCU\_OF.

31	15	14	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**LP\_GPIO\_GPIO $n$ \_FUN\_SEL** 配置选择工作模式下 LP IO MUX 功能。

0: 选择功能 0

1: 选择功能 1

.....

(R/W)

**LP\_GPIO\_GPIO $n$ \_FUN\_DRV** 配置选择工作模式下 GPIO $n$  管脚的驱动强度。

0: ~5 mA

1: ~10 mA

2: ~20 mA

3: ~40 mA

(R/W)

**LP\_GPIO\_GPIO $n$ \_FUN\_IE** 配置是否使能工作模式下 GPIO $n$  的输入。

0: 不使能

1: 使能

(R/W)

**LP\_GPIO\_GPIO $n$ \_FUN\_RUE** 配置是否使能工作模式下 GPIO $n$  管脚的上拉电阻。

0: 内部上拉关闭

1: 内部上拉使能

(R/W)

**LP\_GPIO\_GPIO $n$ \_FUN\_RDE** 配置是否使能工作模式下 GPIO $n$  管脚的下拉电阻。

0: 内部下拉关闭

1: 内部下拉使能

(R/W)

**LP\_GPIO\_GPIO $n$ \_MCU\_DRV** 配置选择睡眠模式下 GPIO $n$  管脚的驱动强度。

0: ~5 mA

1: ~10 mA

2: ~20 mA

3: ~40 mA

(R/W)

见下页

Register 7.46. LP\_IO\_GPIO $n$ \_REG ( $n$ : 0-7) (0x0048+0x4\* $n$ )

接上页

**LP\_GPIO\_GPIO $n$ \_MCU\_IE** 配置是否使能睡眠模式下 GPIO $n$  的输入。

- 0: 不使能  
1: 使能  
(R/W)

**LP\_GPIO\_GPIO*n*\_MCU\_RUE** 配置是否使能睡眠模式下 GPIO*n* 的上拉电阻。

- 0: 内部上拉关闭  
1: 内部上拉使能  
(R/W)

**LP\_GPIO\_GPIO<sub>n</sub>\_MCU\_RDE** 配置是否使能睡眠模式下 GPIO<sub>n</sub> 的下拉电阻。

- 0: 内部下拉关闭  
1: 内部下拉使能  
(R/W)


**LP\_GPIO\_GPIO $n$ \_SLP\_SEL** 配置是否使能 GPIO $n$  的睡眠模式。

- 0: 无睡眠模式  
1: 使能睡眠模式  
(R/W)

**LP\_GPIO\_GPIO $n$ \_MCU\_OE** 配置是否使能睡眠模式下 GPIO $n$  的输出。

- 0: 不使能  
1: 使能  
(R/W)

#### Register 7.47. LP\_IO\_STATUS\_INT\_REG (0x0068)



**LP\_GPIO\_STATUS\_INT\_NEXT** 表示 GPIO0 ~ GPIO7 的中断源信号状态。

bit0 ~ bit7 分别对应 GPIO0 ~ 7。每个 bit 表示：

- 0: 表示中断源状态无效  
1: 表示中断源状态有效

上述中断可以为上升沿中断、下降沿中断、电平敏感中断或任一沿中断。  
(RO)

## Register 7.48. LP\_IO\_DATE\_REG (0x03FC)

		LP_IO_DATE	
31	30		0
0		0x2202100	Reset

**LP\_IO\_DATE** 版本控制寄存器  
(R/W)

# 第 8 章

## 复位和时钟

### 8.1 复位

#### 8.1.1 概述

ESP32-C6 提供四种级别的复位方式，分别是 CPU 复位、内核复位、系统复位和芯片复位。除芯片复位外，其他复位方式不影响片上内存存储的数据。图 8.1-1 展示了整个芯片系统的结构以及四种复位等级。

#### 8.1.2 结构图




图 8.1-1. 四种复位等级

芯片的数字系统分为两部分：高性能系统 (High Performance System, HP system) 和 低功耗系统 (Low Power System, LP system)。其中高性能系统包含数字内核 (Digital Core) 和无线电路 (Wireless Circuit)。详细信息可参考图 8.1-1。

#### 8.1.3 特性

- 支持四种复位等级：
  - CPU 复位：复位 CPU 核。复位释放后，程序将从 CPU Reset Vector 开始执行；

- 内核复位：复位除低功耗系统以外的其他数字系统，包括 CPU、外设、Wi-Fi、Bluetooth® LE 及数字 GPIO；
  - 系统复位：复位包括低功耗系统在内的整个数字系统；
  - 芯片复位：复位整个芯片。
- 支持软件复位和硬件复位：
    - 软件复位：CPU 配置相关寄存器可触发软件复位，见章节 [12 低功耗管理](#)；
    - 硬件复位：硬件复位直接由硬件电路触发。

## 8.1.4 功能描述

上述任一复位发生时，CPU 将立刻复位。复位释放后，CPU 可通过读取 `RTC_CLKRST_RESET_CAUSE` 获取复位源。

表 [8.1-1](#) 列出了从上述寄存器中可能读出的复位源及其触发的复位等级。

表 8.1-1. 复位源

编码	复位源	复位等级	说明
0x01	芯片复位 <sup>1</sup>	芯片复位	—
0x0F	欠压系统复位	芯片复位或系统复位	欠压检测器触发的复位 <sup>2</sup>
0x10	RWDT 系统复位	系统复位	详见章节 15 看门狗定时器 (WDT)
0x12	超级看门狗复位	系统复位	详见章节 15 看门狗定时器 (WDT)
0x03	软件系统复位	内核复位	配置 LP_AON_HPSYS_SW_RESET 触发
0x05	Deep-sleep 复位	内核复位	详见章节 12 低功耗管理
0x06	SDIO 内核复位	内核复位	保留
0x07	MWDTO 内核复位	内核复位	详见章节 15 看门狗定时器 (WDT)
0x08	MWDT1 内核复位	内核复位	详见章节 15 看门狗定时器 (WDT)
0x09	RWDT 内核复位	内核复位	详见章节 15 看门狗定时器 (WDT)
0x14	eFuse 复位	内核复位	eFuse CRC 校验错误触发复位
0x15	USB (UART) 复位	内核复位	外部 USB 主机发送特定命令给 USB Serial/JTAG 控制器的 Serial 接口将触发此复位, 详见章节 32 USB 串口/JTAG 控制器 (USB_SERIAL_JTAG)
0x16	USB (JTAG) 复位	内核复位	外部 USB 主机发送特定命令给 USB Serial/JTAG 控制器的 JTAG 接口将触发此复位, 详见章节 32 USB 串口/JTAG 控制器 (USB_SERIAL_JTAG)
0x0B	MWDTO CPU 复位	CPU 复位	详见章节 15 看门狗定时器 (WDT)
0x0C	软件 CPU 复位	CPU 复位	配置 LP_AON_CPU_COREO_SW_RESET 触发
0x0D	RWDT CPU 复位	CPU 复位	详见章节 15 看门狗定时器 (WDT)
0x11	MWDT1 CPU 复位	CPU 复位	详见章节 15 看门狗定时器 (WDT)
0x18	JTAG CPU 复位	CPU 复位	接收“JDB 复位 CPU”指令时触发

<sup>1</sup> 芯片复位的触发源包括以下两项:

- 芯片上电触发芯片复位
- 欠压检测器触发芯片复位

<sup>2</sup> 欠压检测器在检测到欠压状态时, 将根据寄存器配置, 选择触发系统复位或者芯片复位, 详见章节 12 低功耗管理。

## 8.1.5 外设复位

外设可单独复位, 也可通过配置内核复位、系统复位、芯片复位连带复位。ESP32-C6 外设复位寄存器被整合到 PCR (POWER/CLOCK/RESET) 模块, 可通过章节 8.4 寄存器列表 查看各外设对应的复位寄存器。

## 8.2 时钟

### 8.2.1 概述

ESP32-C6 的时钟主要来源于振荡器 (oscillator, OSC)、RC 振荡电路和 PLL 时钟生成电路。上述时钟源产生的时钟经时钟分频器或时钟选择器等时钟模块的处理, 使得大部分功能模块可以根据不同功耗和性能需求来获取及选择对应频率的工作时钟。图 8.2-1 为系统时钟结构。

## 8.2.2 结构图




图 8.2-1. 系统时钟

**说明:**

图中 AUTODIV 仅当前级 MUX 选择 PLL\_CLK 时，会由硬件控制将 480 MHz PLL\_CLK 分频为 160 MHz 时钟。若前级 MUX 选择 RC\_FAST\_CLK 或者 XTAL\_CLK 时，AUTODIV 不会对时钟分频。

## 8.2.3 特性

ESP32-C6 的时钟源（见图 8.2-1 左侧）根据频率不同，可分为：

- 高速时钟源，主要为 CPU 和数字外设提供工作时钟
  - PLL\_CLK: 480 MHz 内部 PLL 时钟（参考时钟是 XTAL\_CLK）
  - XTAL\_CLK: 40 MHz 外部晶振时钟
- 低速时钟源，主要为低功耗系统以及部分处于低功耗模式的外设提供工作时钟
  - XTAL32K\_CLK: 32 kHz 外部晶振时钟
  - RC\_FAST\_CLK: 内置快速 RC 振荡器时钟，频率可调节（通常为 17.5 MHz）

- RC\_SLOW\_CLK: 136 kHz 内置慢速 RC 振荡器
- OSC\_SLOW\_CLK: 外置低速时钟, 通常频率为 32 kHz, 通过 XTAL\_32K\_P 输入, 在配置好这个 GPIO 的状态后需要配置 Hold 功能, 具体请参考章节 7 IO MUX 和 GPIO 交换矩阵 (GPIO, IO MUX) > 7.9 GPIO 管脚的 Hold 特性

## 8.2.4 功能描述

### 8.2.4.1 高性能系统时钟

如图 8.2-1 所示, CPU\_CLK 为 CPU 主时钟。CPU 在最高效工作模式下, 主频可以达到 160 MHz。同时, CPU 能够在超低频下工作 (通常为 2 MHz), 以减少功耗。CPU\_CLK 与 AHB\_CLK、CRYPTO\_CLK、MSPI\_CLK 共用一个时钟源。用户可配置 PCR\_SOC\_CLK\_SEL 选择 XTAL\_CLK、PLL\_CLK、或 RC\_FAST\_CLK 作为 CPU\_CLK 的时钟源, 具体请参考表 8.2-1 和表 8.2-2。当选择 PLL\_CLK 作为时钟源时, CPU\_CLK 会由硬件控制分频为 160 MHz 时钟 (在配置分频器之前), 可参考图 8.2-1 中的 AUTODIV。默认状态下, CPU 的时钟源为 XTAL\_CLK, 且分频系数为 1 分频, 即 40 MHz。

表 8.2-1. CPU\_CLK 时钟源选择

PCR_SOC_CLK_SEL	时钟源
0	XTAL_CLK
1	PLL_CLK
2	RC_FAST_CLK

表 8.2-2. CPU\_CLK、AHB\_CLK 和 HP\_ROOT\_CLK 的时钟频率

时钟名称	时钟源	时钟频率
HP_ROOT_CLK <sup>1</sup>	PLL_CLK	480 MHz, 会被硬件分频为 160 MHz 时钟
	XTAL_CLK	40 MHz
	RC_FAST_CLK	17.5 MHz
CPU_CLK <sup>2</sup>	PLL_CLK	$f_{HP\_ROOT\_CLK}/(PCR\_CPU\_HS\_DIV\_NUM + 1)$
	低速时钟源 <sup>3</sup>	$f_{HP\_ROOT\_CLK}/(PCR\_CPU\_LS\_DIV\_NUM + 1)$
AHB_CLK <sup>4</sup>	PLL_CLK	$f_{HP\_ROOT\_CLK}/(PCR\_AHB\_HS\_DIV\_NUM + 1)$
	低速时钟源	$f_{HP\_ROOT\_CLK}/(PCR\_AHB\_LS\_DIV\_NUM + 1)$

<sup>1</sup> HP\_ROOT\_CLK: 经过选源后的 CPU\_CLK、AHB\_CLK、APB\_CLK 时钟源。若其时钟源为 PLL\_CLK, 则会在选源后由硬件控制分频为 160 MHz 时钟

<sup>2</sup> CPU 时钟频率应为 AHB 时钟频率的整数倍

<sup>3</sup> 即 XTAL\_CLK 和 RC\_FAST\_CLK

<sup>4</sup> AHB 时钟频率不能超过 40 MHz

CPU\_CLK 和 AHB\_CLK 可选分频寄存器配置值如下 (以十进制表述):

- PCR\_CPU\_HS\_DIV\_NUM 可选值: 0, 1, 3
- PCR\_CPU\_LS\_DIV\_NUM 可选值: 0, 1, 3, 7, 15, 31
- PCR\_AHB\_HS\_DIV\_NUM 可选值: 3, 7, 15
- PCR\_AHB\_LS\_DIV\_NUM 可选值: 0, 1, 3, 7, 15, 31

如图 8.2-1 所示，APB\_CLK 是在 AHB\_CLK 基础上经过两级分频得到的。其中第一级分频为恒定分频，即始终按照分频系数 (PCR\_APB\_DIV\_NUM + 1) 的值进行分频。第二级分频为自动降频，如果芯片中的主机没有访问外设寄存器的请求时，会以分频系数 (APB\_DECREASE\_DIV\_NUM + 1) 进行二次分频产生 APB\_CLK，但当芯片中的主机发起了访问外设寄存器的请求时，APB\_CLK 将恢复至一级分频后的频率。

注意，使用自动降频功能将降低芯片性能，用户可将 APB\_DECREASE\_DIV\_NUM 设置为 0 以禁用此功能。默认情况下，该功能禁用。

### 8.2.4.2 低功耗系统时钟

低功耗系统能够在大多数时钟源关闭的状态下工作。低功耗系统时钟包括 LP\_SLOW\_CLK 时钟和 LP\_FAST\_CLK 时钟。

LP\_SLOW\_CLK 和 LP\_FAST\_CLK 的时钟源为低频时钟，其中：

- LP\_SLOW\_CLK 时钟有以下几种可能的时钟源：
  - RC\_SLOW\_CLK
  - XTAL32K\_CLK
  - OSC\_SLOW\_CLK
- LP\_FAST\_CLK 时钟有两种可能的时钟源：
  - XTAL\_CLK 的 2 分频时钟 XTAL\_D2\_CLK (20 MHz)
  - RC\_FAST\_CLK

LP\_DYN\_SLOW\_CLK 时钟源为 LP\_SLOW\_CLK。

LP\_DYN\_FAST\_CLK 根据芯片电源的模式（详见章节 12 低功耗管理）选择时钟源：

- 芯片电源为 Active、Modem-sleep 模式时始终选择 LP\_FAST\_CLK 作为时钟源
- 芯片电源为 Light-sleep、Deep-sleep 模式时选择 LP\_SLOW\_CLK 作为时钟源

### 8.2.4.3 外设时钟

表 8.2-3、表 8.2-4 和表 8.2-5 分别列出了接入各个外设时钟的衍生时钟源、接入高性能系统各个外设的时钟以及接入低功耗系统各个外设时钟。

表 8.2-3. 衍生时钟源

Derived Clock	Source Clock		Derived Clock					Source Clock		Derived Clock					Source Clock								
	XTAL_CLK		PLL_CLK					RC_FAST_	RC_SLOW_		XTAL32K_	HP_ROOT_CLK		MSPI_CLK	CRYPTO_CLK	APB_CLK	AHB_CLK	CPU_CLK	LP_DYN_	LP_DYN_	XTAL_D2_CLK		CLOCK FROM IO
	40 MHz	480 MHz	240 MHz	160 MHz	80 MHz	48 MHz	CLK 17.5 MHz	CLK 136 kHz	OSC_SLOW_CLK 32 kHz	CLK 32 kHz	160 MHz/40 MHz/17.5 MHz								FAST_CLK	SLOW_CLK	20 MHz	LP_FAST_CLK	
PLL_48M ~ 240MHz		Y																					
HP_ROOT_CLK	Y	Y					Y																
MSPI_CLK												Y											
CRYPTO_CLK												Y											
APB_CLK												Y											
AHB_CLK												Y											
CPU_CLK												Y											
LP_DYN_FAST_CLK								Y		Y	Y											Y	
LP_DYN_SLOW_CLK								Y		Y	Y												
XTAL_D2_CLK	Y																						
LP_FAST_CLK						Y																	Y

表 8.2-4. 高性能系统外设时钟

Peripheral	Source Clock		Derived Clock					Source Clock		Derived Clock					Source Clock									
	XTAL_CLK		PLL_CLK					RC_FAST_	RC_SLOW_		XTAL32K_	HP_ROOT_CLK		MSPI_CLK	CRYPTO_CLK	APB_CLK	AHB_CLK	CPU_CLK	LP_DYN_	LP_DYN_	XTAL_D2_CLK		CLOCK FROM IO	
	40 MHz	480 MHz	240 MHz	160 MHz	80 MHz	48 MHz	CLK 17.5 MHz	CLK 136 kHz	OSC_SLOW_CLK 32 kHz	CLK 32 kHz	160 MHz/40 MHz/17.5 MHz									FAST_CLK	SLOW_CLK	20 MHz	LP_FAST_CLK	
定时器组 (TIMG)	Y				Y			Y																
主系统看门狗定时器 (MWDT)	Y				Y			Y																
I2S 控制器 (I2S)	Y		Y	Y																			I2S_MCLK_PAD	
UART 控制器 (UART)	Y				Y			Y																
红外遥控 (RMT)	Y					Y			Y															
电机控制脉宽调制器 (MCPWM)	Y			Y				Y																
I2C 控制器 (I2C)	Y								Y															
SPI2	Y					Y			Y															
SAR ADC	Y					Y			Y															
USB 串口/JTAG 控制器 (USB_SERIAL_JTAG)							Y																	
双线汽车接口 (TWAI)	Y							Y																
LED PWM 控制器 (LEDC)	Y				Y			Y																
系统定时器 (SYS-TIMER)	Y							Y																
并行 IO 控制器 (PARL_IO)	Y		Y					Y															PARL_CLK_PAD	
IO MUX	Y				Y			Y																

见下页

表 8.2-4 – 接上页

Peripheral	Source Clock		Derived Clock					Source Clock		Derived Clock					Source Clock									
	XTAL_CLK	40 MHz	PLL_CLK					RC_FAST_	RC_SLOW_	CLK 17.5 kHz	OSC_SLOW_CLK	XTAL32K_	HP_ROOT_CLK	MSPI_CLK	CRYPTO_CLK	APB_CLK	AHB_CLK	CPU_CLK	FAST_CLK	LP_DYN_	LP_DYN_	XTAL_D2_CLK	LP_FAST_CLK	CLOCK FROM IO
AES 加速器 (AES)/SHA 加速器 (SHA)/RSA 加速器 (RSA)/ECC 加速器 (ECC)/数字签名 (DS)/HMAC 加速器 (HMAC)															Y									
中断矩阵 (INTMTX)																			Y					
脉冲计数控制器 (PCNT)																Y								
事件任务矩阵 (SOC_ETM)																	Y							
通用 DMA 控制器 (GDMA)																	Y							
UHCI																Y								

表 8.2-5. 低功耗系统外设时钟

Peripheral	Source Clock		Derived Clock					Source Clock		Derived Clock					Source Clock									
	XTAL_CLK	40 MHz	480 MHz	240 MHz	160 MHz	80 MHz	48 MHz	RC_FAST_	RC_SLOW_	CLK 17.5 kHz	OSC_SLOW_CLK	XTAL32K_	HP_ROOT_CLK	MSPI_CLK	CRYPTO_CLK	APB_CLK	AHB_CLK	CPU_CLK	FAST_CLK	LP_DYN_	LP_DYN_	XTAL_D2_CLK	LP_FAST_CLK	CLOCK FROM IO
eFuse 控制器 (eFuse)																						Y		
RTC 看门狗定时器 (RWDT)																			Y	Y				
RTC 定时器 (RTC Timer)																			Y	Y				
欠压检测器 (Brownout Detector)																			Y					
电源管理单元 (PMU)																			Y	Y			Y	
UART 控制器 (LP_UART)																					Y	Y		
低功耗处理器																						Y		
I2C 控制器 (LP_I2C)																				Y	Y			
LP_IO MUX																			Y					

### PLL\_CLK 时钟

PLL\_F480M\_CLK 是 PLL 的源时钟，为 480 MHz。PLL\_D2\_CLK (240 MHz)、PLL\_F160M\_CLK、PLL\_F80M\_CLK、PLL\_F48M\_CLK 均为 PLL\_F480M\_CLK 分频所得。

### CRYPTO\_CLK 时钟

如图 8.2-1 所示，CRYPTO\_CLK 时钟的时钟源与 CPU\_CLK 相同，CRYPTO\_CLK 时钟频率最大为 160 MHz。

为了防止 DPA (Differential Power Analysis) 攻击加解密外设，加解密功能时钟采用随机分频策略。根据随机分频范围划分为四个安全等级。可通过配置 `HP_SYSTEM_SEC_DPA_CONF_REG` 选择安全等级。当 `HP_SYSTEM_SEC_DPA_CFG_SEL` 为 1 时，安全等级由 eFuse 中的配置信息 (`EFUSE_SEC_DPA_LEVEL`) 决定，否则由 `HP_SYSTEM_SEC_DPA_LEVEL` 的值决定。

### LED\_PWM 时钟

LEDC 模块能将 PLL\_F80M\_CLK、RC\_FAST\_CLK 以及 XTAL\_CLK 作为时钟源使用，即在 APB\_CLK 关闭的时候，LEDC 也可工作。换而言之，当系统处于低功耗模式时，其它外设都将停止工作 (APB\_CLK 关闭)，但是 LEDC 仍然可以通过 RC\_FAST\_CLK 来正常工作。

#### 8.2.4.4 Wi-Fi 和 Bluetooth LE 时钟

Wi-Fi 和 Bluetooth LE 必须在 CPU\_CLK 时钟源选择 PLL\_CLK 下才能工作。只有当 Wi-Fi 和 Bluetooth LE 进入低功耗模式时，才能暂时关闭 PLL\_CLK。

### 8.2.5 PMU 控制高性能系统时钟门控

在 ESP32-C6 的各个工作模式下，可提前配置以下寄存器字段，实现 PMU 对高性能系统外设的时钟门控：

- `PMU_HP_X_DIG_ICG_APB_EN` (x = ACTIVE/MODEM/SLEEP)：控制高性能系统外设读写寄存器的时钟门控
- `PMU_HP_X_DIG_ICG_FUNC_EN` (x = ACTIVE/MODEM/SLEEP)：控制高性能系统外设的工作时钟门控。

具体配置流程请参考章节 12 低功耗管理。

表 8.2-6 和表 8.2-7 列出了 PMU 预配置寄存器位与高性能系统时钟门控的对应关系。

表 8.2-6. 控制模块的读写寄存器时钟门控与 PMU 相关寄存器映射关系

PMU_HP_X_DIG_ICG_APB_EN 位	控制模块的读写寄存器时钟门控
0	AES 加速器 (AES) SHA 加速器 (SHA) RSA 加速器 (RSA) ECC 加速器 (ECC) 数字签名 (DS) HMAC 加速器 (HMAC)
1	通用 DMA 控制器 (GDMA)
2	SPI2
3	中断矩阵 (INTMTX)
4	I2S 控制器 (I2S)
6	UART0
7	UART1
8	UHCI
11	定时器组 0
12	定时器组 1
13	I2C 控制器 (I2C)
14	LED PWM 控制器 (LEDC)
15	红外遥控 (RMT)
16	系统定时器 (SYSTIMER)
17	USB 串口/JTAG 控制器 (USB_SERIAL_JTAG)
18	双线汽车接口 0
19	双线汽车接口 1
20	脉冲计数控制器 (PCNT)
21	电机控制脉宽调制器 (MCPWM)
22	事件任务矩阵 (SOC_ETM)
23	并行 IO 控制器 (PARL_IO)
25	辅助调试 (ASSIST_DEBUG)
26	IO MUX 和 GPIO 交换矩阵 (GPIO, IO MUX)

表 8.2-7. 控制模块的工作时钟门控与 PMU 相关寄存器映射关系

PMU_HP_X_DIG_ICG_FUNC_EN 位	控制模块的功能时钟门控
0	通用 DMA 控制器 (GDMA)
1	SPI2
2	I2S 接收侧
3	UART0
4	UART1
5	UHCI
6	USB 串口/JTAG 控制器 (USB_SERIAL_JTAG)
7	I2S 发送侧
10	辅助调试 (ASSIST_DEBUG)
11	SDIO 从机控制器 (SDIO)
12	片上传感器与模拟信号处理
13	定时器组 0
14	定时器组 1
16	事件任务矩阵 (SOC_ETM)
17	高性能处理器
18	系统定时器 (SYSTIMER)
19	AES 加速器 (AES) SHA 加速器 (SHA) RSA 加速器 (RSA) ECC 加速器 (ECC) 数字签名 (DS) HMAC 加速器 (HMAC)
21	红外遥控 (RMT)
22	电机控制脉宽调制器 (MCPWM)
24	并行 IO 控制器发送侧
25	并行 IO 控制器接收侧
27	LED PWM 控制器 (LEDC)
28	IO MUX 和 GPIO 交换矩阵 (GPIO, IO MUX)
29	I2C 控制器 (I2C)
30	双线汽车接口 0
31	双线汽车接口 1

## 8.3 配置流程

### 8.3.1 高性能系统时钟配置

可配置 `PCR_SOC_CLK_SEL` 选择 `HP_ROOT_CLK` 的时钟选源。

当 `HP_ROOT_CLK` 的时钟源为 `PLL_CLK` 时，可配置 `PCR_CPU_HS_DIV_NUM` 选择 `CPU_CLK` 的时钟分频系数。  
可配置 `PCR_AHB_HS_DIV_NUM` 选择 `AHB_CLK` 的时钟分频系数。

当 `HP_ROOT_CLK` 的时钟源为 `XTAL_CLK` 或 `RC_FAST_CLK` 时，可配置 `PCR_CPU_LS_DIV_NUM` 选择 `CPU_CLK` 的时钟分频系数。可配置 `PCR_AHB_LS_DIV_NUM` 选择 `AHB_CLK` 的时钟分频系数。

### 8.3.2 低功耗系统时钟配置

可配置 `LP_CLKRST_SLOW_CLK_SEL` 选择 LP\_SLOW\_CLK 的时钟源。

可配置 `LP_CLKRST_FAST_CLK_SEL` 选择 LP\_FAST\_CLK 的时钟源。

### 8.3.3 外设时钟复位配置

**注意：**

ESP32-C6 具有低功耗特性，因此有些外设时钟默认为关闭状态。在启用这些外设之前，必须将外设的时钟打开，即把相应的 CLK\_EN 位置为 1，并且解除外设的复位状态，即把相应的 RST\_EN 位置为 0。

大部分外设模块的时钟都可以分为总线时钟和功能时钟。外设寄存器的总线时钟主要是用于配置外设寄存器。功能时钟主要是模块工作所使用的时钟，例如 UART 的参考时钟。大部分模块的功能时钟可以选择多个时钟源。在门控寄存器的描述中会说明该寄存器属于总线（AHB\_CLK、APB\_CLK）时钟门控寄存器还是功能时钟门控寄存器。

ESP32-C6 的总线时钟开关、功能时钟的开关以及时钟源选择和时钟分频的配置寄存器均放在了 PCR 模块中。功能模块不工作时，可以配置该寄存器关闭功能时钟，关闭模块功能时钟不会影响系统其他部分。

下文以 I2C 时钟配置为例：




图 8.3-1. 时钟配置示例

图 8.3-1 是 I2C 的时钟结构图，其他模块的时钟结构类似。其中 CLK\_SWITCH 的功能是选择一个时钟输出，CLK\_GATE 的功能是打开/关闭时钟。

对于要求低功耗的场景，当模块不工作时，除了关闭功能时钟，还可以关闭模块的总线时钟来进一步降低功耗。注意，如果先关闭模块总线时钟，那么模块的功能时钟还是有可能继续工作，所以推荐先关闭功能时钟再关闭总线时钟，打开时钟时推荐先打开总线时钟再打开功能时钟。

## 8.4 寄存器列表

### 8.4.1 PCR 模块寄存器列表

本小节的所有地址均为相对于电源/时钟/复位寄存器（PCR）基地址的地址偏移量（相对地址），具体基地址请见章节 5 系统和存储器 中的表 5.3-2。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

名称	描述	地址	访问
<b>配置寄存器</b>			
PCR_UART0_CONF_REG	UART0 配置寄存器	0x0000	R/W
PCR_UART0_SCLK_CONF_REG	UART0_SCLK 配置寄存器	0x0004	R/W
PCR_UART0_PD_CTRL_REG	UART0 电源控制寄存器	0x0008	R/W
PCR_UART1_CONF_REG	UART1 配置寄存器	0x000C	R/W
PCR_UART1_SCLK_CONF_REG	UART1_SCLK 配置寄存器	0x0010	R/W
PCR_UART1_PD_CTRL_REG	UART1 电源控制寄存器	0x0014	R/W
PCR_I2C_CONF_REG	I2C 配置寄存器	0x0020	R/W
PCR_I2C_SCLK_CONF_REG	I2C_SCLK 配置寄存器	0x0024	R/W
PCR_UHCI_CONF_REG	UHCI 配置寄存器	0x0028	R/W
PCR_RMT_CONF_REG	RMT 配置寄存器	0x002C	R/W
PCR_RMT_SCLK_CONF_REG	RMT_SCLK 配置寄存器	0x0030	R/W
PCR_LED_CNF_REG	LEDC 配置寄存器	0x0034	R/W
PCR_LED_SCLK_CONF_REG	LEDC_SCLK 配置寄存器	0x0038	R/W
PCR_TIMERGROUP0_CONF_REG	TIMERGROUP0 配置寄存器	0x003C	R/W
PCR_TIMERGROUP0_TIMER_CLK_CONF_REG	TIMERGROUP0_TIMER_CLK 配置寄存器	0x0040	R/W
PCR_TIMERGROUP0_WDT_CLK_CONF_REG	TIMERGROUP0_WDT_CLK 配置寄存器	0x0044	R/W
PCR_TIMERGROUP1_CONF_REG	TIMERGROUP1 配置寄存器	0x0048	R/W
PCR_TIMERGROUP1_TIMER_CLK_CONF_REG	TIMERGROUP1_TIMER_CLK 配置寄存器	0x004C	R/W
PCR_TIMERGROUP1_WDT_CLK_CONF_REG	TIMERGROUP1_WDT_CLK 配置寄存器	0x0050	R/W
PCR_SYSTIMER_CONF_REG	SYSTIMER 配置寄存器	0x0054	R/W
PCR_SYSTIMER_FUNC_CLK_CONF_REG	SYSTIMER_FUNC_CLK 配置寄存器	0x0058	R/W
PCR_TWAIO_CONF_REG	TWAIO 配置寄存器	0x005C	R/W
PCR_TWAIO_FUNC_CLK_CONF_REG	TWAIO_FUNC_CLK 配置寄存器	0x0060	R/W
PCR_TWAI1_CONF_REG	TWAI1 配置寄存器	0x0064	R/W
PCR_TWAI1_FUNC_CLK_CONF_REG	TWAI1_FUNC_CLK 配置寄存器	0x0068	R/W
PCR_I2S_CONF_REG	I2S 配置寄存器	0x006C	R/W
PCR_I2S_TX_CLKM_CONF_REG	I2S_TX_CLKM 配置寄存器	0x0070	R/W
PCR_I2S_TX_CLKM_DIV_CONF_REG	I2S_TX_CLKM_DIV 配置寄存器	0x0074	R/W
PCR_I2S_RX_CLKM_CONF_REG	I2S_RX_CLKM 配置寄存器	0x0078	R/W

名称	描述	地址	访问
PCR_I2S_RX_CLKM_DIV_CONF_REG	I2S_RX_CLKM_DIV 配置寄存器	0x007C	R/W
PCR_SARADC_CONF_REG	SARADC 配置寄存器	0x0080	R/W
PCR_SARADC_CLKM_CONF_REG	SARADC_CLKM 配置寄存器	0x0084	R/W
PCR_TSENS_CLK_CONF_REG	TSENS_CLK 配置寄存器	0x0088	R/W
PCR_USB_SERIAL_JTAG_CONF_REG	USB_SERIAL_JTAG 配置寄存器	0x008C	R/W
PCR_INTMTX_CONF_REG	INTMTX 配置寄存器	0x0090	R/W
PCR_PCNT_CONF_REG	PCNT 配置寄存器	0x0094	R/W
PCR_ETM_CONF_REG	ETM 配置寄存器	0x0098	R/W
PCR_PWM_CONF_REG	PWM 配置寄存器	0x009C	R/W
PCR_PWM_CLK_CONF_REG	PWM_CLK 配置寄存器	0x00A0	R/W
PCR_PARL_IO_CONF_REG	PARL_IO 配置寄存器	0x00A4	R/W
PCR_PARL_CLK_RX_CONF_REG	PARL_CLK_RX 配置寄存器	0x00A8	R/W
PCR_PARL_CLK_TX_CONF_REG	PARL_CLK_TX 配置寄存器	0x00AC	R/W
PCR_SDIO_SLAVE_CONF_REG	SDIO_SLAVE 配置寄存器	0x00B0	R/W
PCR_GDMA_CONF_REG	GDMA 配置寄存器	0x00BC	R/W
PCR_SPI2_CONF_REG	SPI2 配置寄存器	0x00C0	R/W
PCR_SPI2_CLKM_CONF_REG	SPI2_CLKM 配置寄存器	0x00C4	R/W
PCR_AES_CONF_REG	AES 配置寄存器	0x00C8	R/W
PCR_SHA_CONF_REG	SHA 配置寄存器	0x00CC	R/W
PCR_RSA_CONF_REG	RSA 配置寄存器	0x00D0	R/W
PCR_RSA_PD_CTRL_REG	RSA 电源控制寄存器	0x00D4	R/W
PCR_ECC_CONF_REG	ECC 配置寄存器	0x00D8	R/W
PCR_ECC_PD_CTRL_REG	ECC 电源控制寄存器	0x00DC	R/W
PCR_DS_CONF_REG	DS 配置寄存器	0x00E0	R/W
PCR_HMAC_CONF_REG	HMAC 配置寄存器	0x00E4	R/W
PCR_IOMUX_CONF_REG	IOMUX 配置寄存器	0x00E8	R/W
PCR_IOMUX_CLK_CONF_REG	IOMUX_CLK 配置寄存器	0x00EC	R/W
PCR_MEM_MONITOR_CONF_REG	MEM_MONITOR 配置寄存器	0x00F0	R/W
PCR_TRACE_CONF_REG	TRACE 配置寄存器	0x00FC	R/W
PCR_ASSIST_CONF_REG	ASSIST 配置寄存器	0x0100	R/W
PCR_CACHE_CONF_REG	CACHE 配置寄存器	0x0104	R/W
PCR_MODEM_APB_CONF_REG	MODEM_APB 配置寄存器	0x0108	R/W
PCR_TIMEOUT_CONF_REG	TIMEOUT 配置寄存器	0x010C	R/W
PCR_SYSCLK_CONF_REG	SYSCLK 配置寄存器	0x0110	varies
PCR_CPU_WAITI_CONF_REG	CPU_WAITI 配置寄存器	0x0114	R/W
PCR_CPU_FREQ_CONF_REG	CPU_FREQ 配置寄存器	0x0118	R/W
PCR_AHB_FREQ_CONF_REG	AHB_FREQ 配置寄存器	0x011C	R/W
PCR_APB_FREQ_CONF_REG	APB_FREQ 配置寄存器	0x0120	R/W
PCR_PLL_DIV_CLK_EN_REG	SPPLL DIV 时钟门控配置寄存器	0x0128	R/W
PCR_CTRL_32K_CONF_REG	32KHz 时钟配置寄存器	0x0134	R/W
PCR_SRAM_POWER_CONF_REG	HP SRAM/ROM 配置寄存器	0x0138	R/W
PCR_RESET_EVENT_BYPASS_REG	复位事件旁路配置寄存器	0x0FF0	R/W
频率统计寄存器			

名称	描述	地址	访问
PCR_SYSCLK_FREQ_QUERY_O_REG	SYSCLK 频率查询寄存器 0	0x0124	HRO
<b>版本寄存器</b>			
PCR_DATE_REG	版本控制寄存器	0x0FFC	R/W

## 8.4.2 低功耗系统时钟寄存器列表

本小节的所有地址均为相对于低功耗时钟复位寄存器 (LP\_CLKRST) 基地址的地址偏移量 (相对地址)，具体基址请见章节 5 系统和存储器 中的表 5.3-2。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

名称	描述	地址	访问
<b>配置寄存器</b>			
LP_CLKRST_LP_CLK_CONF_REG	配置低功耗系统的时钟源	0x0000	R/W
LP_CLKRST_LP_CLK_PO_EN_REG	配置到 pad 的时钟门控	0x0004	R/W
LP_CLKRST_LP_CLK_EN_REG	配置时钟门控	0x0008	R/W
LP_CLKRST_LP_RST_EN_REG	软件复位低功耗系统的外设	0x000C	R/W
LP_CLKRST_RESET_CAUSE_REG	表示复位原因	0x0010	varies
LP_CLKRST_CPU_RESET_REG	配置 CPU 复位	0x0014	R/W
LP_CLKRST_FOSC_CNTL_REG	配置 RC_FAST_CLK 时钟频率	0x0018	R/W
LP_CLKRST_CLK_TO_HP_REG	配置低功耗时钟到 HP system 的时钟门控	0x0020	R/W
LP_CLKRST_LPMEM_FORCE_REG	配置是否强制打开 LP MEM 的时钟门控	0x0024	R/W
LP_CLKRST_LPPERI_REG	配置低功耗外设时钟	0x0028	R/W
LP_CLKRST_XTAL32K_REG	配置 XTAL32K	0x002C	R/W
LP_CLKRST_DATE_REG	版本控制寄存器	0x03FC	R/W

## 8.5 寄存器

### 8.5.1 PCR 模块寄存器

本小节的所有地址均为相对于电源/时钟/复位寄存器 (PCR) 基地址的地址偏移量 (相对地址)，具体基址请见章节 5 系统和存储器 中的表 5.3-2。

## Register 8.1. PCR\_UART0\_CONF\_REG (0x0000)

**PCR\_UART0\_CLK\_EN** 配置是否使能 UART0 APB 时钟。

0: 不使能

1: 使能

(R/W)

**PCR\_UART0\_RST\_EN** 配置是否复位 UART0 模块。

0: 不复位

1: 复位

(R/W)

## Register 8.2. PCR\_UARTO\_SCLK\_CONF\_REG (0x0004)

(reserved)	PCR_UARTO_SCLK_EN	PCR_UARTO_SCLK_SEL	PCR_UARTO_SCLK_DIV_NUM	PCR_UARTO_SCLK_DIV_B	PCR_UARTO_SCLK_DIV_A	Reset					
31	23	22	21	20	19	12	11	6	5	0	
0 0 0 0 0 0 0 0 1	3		0		0		0	0	0	0	Reset

**PCR\_UARTO\_SCLK\_DIV\_A** 配置 UARTO 功能时钟分频系数的分母。

(R/W)

**PCR\_UARTO\_SCLK\_DIV\_B** 配置 UARTO 功能时钟分频系数的分子。

(R/W)

**PCR\_UARTO\_SCLK\_DIV\_NUM** 配置 UARTO 功能时钟分频系数的整数部分。

(R/W)

**PCR\_UARTO\_SCLK\_SEL** 配置选择时钟源。

- 0: 不选择任何时钟
- 1: 选择 PLL\_F80M\_CLK 时钟
- 2: 选择 RC\_FAST\_CLK 时钟
- 3: 选择 XTAL\_CLK 时钟

(R/W)

**PCR\_UARTO\_SCLK\_EN** 配置是否使能 UARTO 功能时钟。

- 0: 不使能
- 1: 使能

(R/W)

## Register 8.3. PCR\_UARTO\_PD\_CTRL\_REG (0x0008)

			PCR_UARTO_MEM_FORCE_PU		
			PCR_UARTO_MEM_FORCE_PU		
			(reserved)		
31			3	2	1 0
0	0	0	0	0	0 Reset

**PCR\_UARTO\_MEM\_FORCE\_PU** 配置是否强制 UARTO 存储器上电。

- 0: 不强制 UARTO 存储器上电
  - 1: 强制 UARTO 存储器上电
- (R/W)

**PCR\_UARTO\_MEM\_FORCE\_PD** 配置是否强制 UARTO 存储器掉电。

- 0: 不强制 UARTO 存储器掉电
  - 1: 强制 UARTO 存储器掉电
- (R/W)

## Register 8.4. PCR\_UART1\_CONF\_REG (0x000C)

			PCR_UART1_RST_EN		
			PCR_UART1_CLK_EN		
			(reserved)		
31			2	1	0
0	0	0	0	0	0 Reset

**PCR\_UART1\_CLK\_EN** 配置是否使能 UART1 APB 时钟。

- 0: 不使能
  - 1: 使能
- (R/W)

**PCR\_UART1\_RST\_EN** 配置是否复位 UART1 模块。

- 0: 不复位
  - 1: 复位
- (R/W)

## Register 8.5. PCR\_UART1\_SCLK\_CONF\_REG (0x0010)

(reserved)	PCR_UART1_SCLK_EN	PCR_UART1_SCLK_SEL	PCR_UART1_SCLK_DIV_NUM	PCR_UART1_SCLK_DIV_B	PCR_UART1_SCLK_DIV_A	Reset			
31	23	22	21 20	19	12	11	6	5	0
0 0 0 0 0 0 0 0 1 3	0	0	0	0	0	0	0	0	0

**PCR\_UART1\_SCLK\_DIV\_A** 配置 UART1 功能时钟分频系数的分母。

(R/W)

**PCR\_UART1\_SCLK\_DIV\_B** 配置 UART1 功能时钟分频系数的分子。

(R/W)

**PCR\_UART1\_SCLK\_DIV\_NUM** 配置 UART1 功能时钟分频系数的整数部分。

(R/W)

**PCR\_UART1\_SCLK\_SEL** 配置选择时钟源。

- 0: 不选择任何时钟
- 1: 选择 PLL\_F80M\_CLK 时钟
- 2: 选择 RC\_FAST\_CLK 时钟
- 3: 选择 XTAL\_CLK 时钟

(R/W)

**PCR\_UART1\_SCLK\_EN** 配置是否使能 UART1 功能时钟。

- 0: 不使能
- 1: 使能

(R/W)

## Register 8.6. PCR\_UART1\_PD\_CTRL\_REG (0x0014)

The diagram shows the bit field layout of Register 8.6. PCR\_UART1\_PD\_CTRL\_REG (0x0014). It consists of a 32-bit register with the most significant bit (31) at the top. The bits are labeled from 31 down to 0. Bit 31 is labeled '(reserved)'. Bits 2, 1, and 0 are grouped together and labeled 'Reset'. To the right of the register, there are two labels: 'PCR\_UART1\_MEM\_FORCE\_PU' and 'PCR\_UART1\_MEM\_FORCE\_PD', both with '(reserved)' written below them.

31				3	2	1	0
0	0	0	0	0	0	0	0

PCR\_UART1\_MEM\_FORCE\_PU  
PCR\_UART1\_MEM\_FORCE\_PD  
(reserved)  
(reserved)

**PCR\_UART1\_MEM\_FORCE\_PU** 配置是否强制 UART1 存储器上电。

- 0: 不强制 UART1 存储器上电
  - 1: 强制 UART1 存储器上电
- (R/W)

**PCR\_UART1\_MEM\_FORCE\_PD** 配置是否强制 UART1 存储器掉电。

- 0: 不强制 UART1 存储器掉电
  - 1: 强制 UART1 存储器掉电
- (R/W)

## Register 8.7. PCR\_I2C\_CONF\_REG (0x0020)

The diagram shows the bit field layout of Register 8.7. PCR\_I2C\_CONF\_REG (0x0020). It consists of a 32-bit register with the most significant bit (31) at the top. The bits are labeled from 31 down to 0. Bit 31 is labeled '(reserved)'. Bits 2, 1, and 0 are grouped together and labeled 'Reset'. To the right of the register, there are two labels: 'PCR\_I2C\_RST\_EN' and 'PCR\_I2C\_CLK\_EN', both with '(reserved)' written below them.

31				2	1	0
0	0	0	0	0	0	0

PCR\_I2C\_RST\_EN  
PCR\_I2C\_CLK\_EN  
(reserved)  
(reserved)

**PCR\_I2C\_CLK\_EN** 配置是否使能 I2C APB 时钟。

- 0: 不使能
  - 1: 使能
- (R/W)

**PCR\_I2C\_RST\_EN** 配置是否复位 I2C 模块。

- 0: 不复位
  - 1: 复位
- (R/W)

#### Register 8.8. PCR\_I2C\_SCLK\_CONF\_REG (0x0024)

(reserved)	PCR_I2C_SCLK_EN	(reserved)	PCR_I2C_SCLK_SEL	PCR_I2C_SCLK_DIV_NUM	PCR_I2C_SCLK_DIV_B	PCR_I2C_SCLK_DIV_A
31	23	22	21	20	19	12
0	0	0	0	0	0	0
0	0	0	0	0	0	0
0	1	0	0	0	0	Reset

**PCR\_I2C\_SCLK\_DIV\_A** 配置 I2C 功能时钟分频系数的分母。(R/W)

**PCR\_I2C\_SCLK\_DIV\_B** 配置 I2C 功能时钟分频系数的分子。(R/W)

**PCR\_I2C\_SCLK\_DIV\_NUM** 配置 I2C 功能时钟分频系数的整数部分。(R/W)

**PCR\_I2C\_SCLK\_SEL** 配置选择时钟源。

- 0 (默认): 选择 XTAL\_CLK 时钟  
1: 选择 RC\_FAST\_CLK 时钟  
(R/W)

**PCR\_I2C\_SCLK\_EN** 配置是否使能 I2C 功能时钟。

- 0: 不使能  
1: 使能  
(R/W)

## Register 8.9. PCR\_UHCI\_CONF\_REG (0x0028)

**PCR\_UHCI\_CLK\_EN** 配置是否使能 UHCI 时钟。

- 0: 不使能  
1: 使能  
(R/W)

**PCR\_UHCI\_RST\_EN** 配置是否复位 UHCI 模块。

- 0: 不复位  
1: 复位  
(R/W)

## Register 8.10. PCR\_RMT\_CONF\_REG (0x002C)

The diagram shows the bit field layout of the PCR\_RMT\_CONF\_REG register. It consists of 32 bits, numbered 31 down to 0. Bit 31 is labeled '(reserved)'. Bits 2, 1, and 0 are grouped together and labeled 'Reset'. Above the bit 0 label, there are two diagonal labels: 'PCR\_RMT\_RST\_EN' and 'PCR\_RMT\_CLK\_EN'. The bit 0 label also includes '(R/W)' indicating its access type.

31			
0	0	0	0 1 Reset

**PCR\_RMT\_CLK\_EN** 配置是否使能 RMT APB 时钟。

- 0: 使能
  - 1: 不使能
- (R/W)

**PCR\_RMT\_RST\_EN** 配置是否复位 RMT 模块。

- 0: 不复位
  - 1: 复位
- (R/W)

## Register 8.11. PCR\_RMT\_SCLK\_CONF\_REG (0x0030)

(reserved)	PCR_RMT_SCLK_EN	PCR_RMT_SCLK_SEL	PCR_RMT_SCLK_DIV_NUM	PCR_RMT_SCLK_DIV_B	PCR_RMT_SCLK_DIV_A	Reset
31 0 0 0 0 0 0 0 0	23 1	22 1	21 1	20 1	19 1	12 0   11 0   6   5 0   0   0   0

**PCR\_RMT\_SCLK\_DIV\_A** 配置 RMT 功能时钟分频系数的分母。

(R/W)

**PCR\_RMT\_SCLK\_DIV\_B** 配置 RMT 功能时钟分频系数的分子。

(R/W)

**PCR\_RMT\_SCLK\_DIV\_NUM** 配置 RMT 功能时钟分频系数的整数部分。

(R/W)

**PCR\_RMT\_SCLK\_SEL** 配置选择时钟源。

0: 不选择任何时钟

1 (默认): 选择 PLL\_F80M\_CLK 时钟

2: 选择 RC\_FAST\_CLK 时钟

3: 选择 XTAL\_CLK 时钟

(R/W)

**PCR\_RMT\_SCLK\_EN** 配置是否使能 RMT 功能时钟。

0: 不使能

1: 使能

(R/W)

## Register 8.12. PCR\_LED\_CNF\_REG (0x0034)

The diagram shows the bit field layout of Register 8.12. PCR\_LED\_CNF\_REG (0x0034). It consists of a 32-bit register with the following bit descriptions:

- 31**: (reserved)
- 29-20**: (reserved)
- 19**: PCR\_LED\_CNF\_REG (labeled as PCR\_LED\_CNF\_REG)
- 18**: PCR\_LED\_RST\_EN (labeled as PCR\_LED\_RST\_EN)
- 17**: PCR\_LED\_CLK\_EN (labeled as PCR\_LED\_CLK\_EN)
- 16**: (reserved)
- 15-0**: Reset (labeled as Reset)

**PCR\_LED\_CLK\_EN** 配置是否使能 LEDC APB 时钟。

- 0: 不使能
  - 1: 使能
- (R/W)

**PCR\_LED\_RST\_EN** 配置是否复位 LEDC 模块。

- 0: 不复位
  - 1: 复位
- (R/W)

## Register 8.13. PCR\_LED\_SCLK\_CNF\_REG (0x0038)

The diagram shows the bit field layout of Register 8.13. PCR\_LED\_SCLK\_CNF\_REG (0x0038). It consists of a 32-bit register with the following bit descriptions:

- 31**: (reserved)
- 29-20**: (reserved)
- 19**: PCR\_LED\_SCLK\_EN (labeled as PCR\_LED\_SCLK\_EN)
- 18**: PCR\_LED\_SCLK\_SEL (labeled as PCR\_LED\_SCLK\_SEL)
- 17**: (reserved)
- 16**: (reserved)
- 15-0**: Reset (labeled as Reset)

**PCR\_LED\_SCLK\_SEL** 配置选择时钟源。

- 0 (默认): 不选择任何时钟
  - 1: 选择 PLL\_F80M\_CLK 时钟
  - 2: 选择 RC\_FAST\_CLK 时钟
  - 3: 选择 XTAL\_CLK 时钟
- (R/W)

**PCR\_LED\_SCLK\_EN** 配置是否使能 LEDC 功能时钟。

- 0: 不使能
  - 1: 使能
- (R/W)

#### Register 8.14. PCR\_TIMERGROUP0\_CONF\_REG (0x003C)

**PCR\_TGO\_CLK\_EN** 配置是否使能 TIMER\_GROUP0 APB 时钟。

- 0: 不使能  
1: 使能  
(R/W)

**PCR\_TGO\_RST\_EN** 配置是否复位 TIMER\_GROUP0 模块。

- 0: 不复位  
1: 复位  
(R/W)

#### Register 8.15. PCR\_TIMERGROUP0\_TIMER\_CLK\_CONF\_REG (0x0040)

**PCR\_TGO\_TIMER\_CLK\_SEL** 配置选择时钟源。

- 0 (默认): 选择 XTAL\_CLK 时钟
  - 1: 选择 PLL\_F80M\_CLK 时钟
  - 2: 选择 RC\_FAST\_CLK 时钟
  - 3: 保留

PCR TGO TIMER CLK EN 配置是否使能 TIMER GROUP0 定时器时钟。

- 0: 不使能  
1: 使能  
(R/W)

## Register 8.16. PCR\_TIMERGROUP0\_WDT\_CLK\_CONF\_REG (0x0044)

		PCR_TGO_WDT_CLK_EN										(reserved)										
		PCR_TGO_WDT_CLK_SEL																				
31		23	22	21	20	19																0
0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**PCR\_TGO\_WDT\_CLK\_SEL** 配置选择时钟源。

- 0 (默认): 选择 XTAL\_CLK 时钟
  - 1: 选择 PLL\_F80M\_CLK 时钟
  - 2: 选择 RC\_FAST\_CLK 时钟
  - 3: 保留
- (R/W)

**PCR\_TGO\_WDT\_CLK\_EN** 配置是否使能 TIMER\_GROUP0 WDT 时钟。

- 0: 不使能
  - 1: 使能
- (R/W)

## Register 8.17. PCR\_TIMERGROUP1\_CONF\_REG (0x0048)

																PCR_TG1_RST_EN			
																PCR_TG1_CLK_EN			
(reserved)																2	1	0	
																0	1	0	Reset

**PCR\_TG1\_CLK\_EN** 配置是否使能 TIMER\_GROUP1 APB 时钟。

- 0: 不使能
  - 1: 使能
- (R/W)

**PCR\_TG1\_RST\_EN** 配置是否复位 TIMER\_GROUP1 模块。

- 0: 不复位
  - 1: 复位
- (R/W)

## Register 8.18. PCR\_TIMERGROUP1\_TIMER\_CLK\_CONF\_REG (0x004C)

PCR_TIMERGROUP1_TIMER_CLK_CONF_REG (0x004C)									
PCR_TG1_TIMER_CLK_EN PCR_TG1_TIMER_CLK_SEL									
(reserved)									
31	23	22	21	20	19				0
0	0	0	0	0	0	0	0	0	Reset

**PCR\_TG1\_TIMER\_CLK\_SEL** 配置选择时钟源。

- 0 (默认): 选择 XTAL\_CLK 时钟
  - 1: 选择 PLL\_F80M\_CLK 时钟
  - 2: 选择 RC\_FAST\_CLK 时钟
  - 3: 保留
- (R/W)

**PCR\_TG1\_TIMER\_CLK\_EN** 配置是否使能 TIMER\_GROUP1 定时器时钟。

- 0: 不使能
  - 1: 使能
- (R/W)

## Register 8.19. PCR\_TIMERGROUP1\_WDT\_CLK\_CONF\_REG (0x0050)

PCR_TIMERGROUP1_WDT_CLK_CONF_REG (0x0050)									
PCR_TG1_WDT_CLK_EN PCR_TG1_WDT_CLK_SEL									
(reserved)									
31	23	22	21	20	19				0
0	0	0	0	0	0	0	0	0	Reset

**PCR\_TG1\_WDT\_CLK\_SEL** 配置选择时钟源。

- 0 (默认): 选择 XTAL\_CLK 时钟
  - 1: 选择 PLL\_F80M\_CLK 时钟
  - 2: 选择 RC\_FAST\_CLK 时钟
  - 3: 保留
- (R/W)

**PCR\_TG1\_WDT\_CLK\_EN** 配置是否使能 TIMER\_GROUP1 WDT 时钟。

- 0: 不使能
  - 1: 使能
- (R/W)

## Register 8.20. PCR\_SYSTIMER\_CONF\_REG (0x0054)

**PCR\_SYSTIMER\_CLK\_EN** 配置是否使能 SYSTIMER APB 时钟。

- 0: 不使能

- 1: 使能

(R/W)

**PCR\_SYSTIMER\_RST\_EN** 配置是否复位 SYSTIMER 模块。

- 0: 不复位

- 1: 复位

(R/W)

#### Register 8.21. PCR\_SYSTIMER\_FUNC\_CLK\_CONF\_REG (0x0058)

**PCR\_SYSTIMER\_FUNC\_CLK\_SEL** 配置选择时钟源。

- (默认): 选择 XTAL\_CLK 时钟

- 1: 选择 RC\_FAST\_CLK 时钟

(R/W)

**PCR\_SYSTIMER\_FUNC\_CLK\_EN** 配置是否使能 SYSTIMER 功能时钟。

- 0: 不使能

- 1: 使能

(R/W)

## Register 8.22. PCR\_TWAIO\_CONF\_REG (0x005C)

**PCR\_TWAIO\_CLK\_EN** 配置是否使能 TWAIO APB 时钟。

- 0: 不使能  
1: 使能  
(R/W)

**PCR\_TWAIO\_RST\_EN** 配置是否复位 TWAIO 模块。

- 0: 不复位  
1: 复位  
(R/W)

### Register 8.23. PCR\_TWAIO\_FUNC\_CLK\_CONF\_REG (0x0060)

**PCR\_TWAIO\_FUNC\_CLK\_SEL** 配置选择时钟源。

- 0 (默认): 选择 XTAL\_CLK 时钟  
1: 选择 RC\_FAST\_CLK 时钟  
(R/W)

**PCR\_TWAIO\_FUNC\_CLK\_EN** 配置是否使能 TWAIO 功能时钟。

- 0: 不使能  
1: 使能  
(R/W)

#### Register 8.24. PCR\_TWAI1\_CONF\_REG (0x0064)

**PCR\_TWAI1\_CLK\_EN** 配置是否使能 TWAI1 APB 时钟。

- 0: 不使能  
1: 使能  
(R/W)

**PCR\_TWAI1\_RST\_EN** 配置是否复位 TWAI1 模块。

- 0: 不复位  
1: 复位  
(R/W)

#### Register 8.25. PCR\_TWAI1\_FUNC\_CLK\_CONF\_REG (0x0068)

**PCR\_TWAI1\_FUNC\_CLK\_SEL** 配置选择时钟源。

- 0 (默认): 选择 XTAL\_CLK 时钟  
1: 选择 RC\_FAST\_CLK 时钟  
(R/W)

PCR\_TWAI1\_FUNC\_CLK\_EN 配置是否使能 TWAI1 功能时钟。

- 0: 不使能  
1: 使能  
(R/W)

## Register 8.26. PCR\_I2S\_CONF\_REG (0x006C)

The diagram shows a register map for address 31. The bit range from 31 to 0 is labeled '(reserved)'. The bit at position 1 is labeled 'PCR\_I2S\_RST\_EN' and the bit at position 0 is labeled 'PCR\_I2S\_CLK\_EN'. Both bits are currently set to 0.

**PCR\_I2S\_CLK\_EN** 配置是否使能 I2S APB 时钟。

- 0: 不使能  
1: 使能  
(R/W)

**PCR\_I2S\_RST\_EN** 配置是否复位 I2S 模块。

- 0: 不复位  
1: 复位  
(R/W)

#### Register 8.27. PCR\_I2S\_TX\_CLKM\_CONF\_REG (0x0070)

31		23	22	21	20	19			12	11				0
0	0	0	0	0	0	0	0	1	0	2	0	0	0	0

**PCR\_I2S\_TX\_CLKM\_DIV\_NUM** 配置 I2S TX 时钟分频系数的整数部分。

- (R/W)

**PCR\_I2S\_TX\_CLKM\_SEL** 配置选择 I2S TX 模块的时钟源。

- 0: 选择 XTAL\_CLK 时钟
  - 1: 选择 PLL\_F240M\_CLK 时钟
  - 2: 选择 PLL\_F160M\_CLK 时钟
  - 3: 选择 I2S\_MCLK\_in 时钟

**PCR\_I2S\_TX\_CLKM\_EN** 配置是否使能 I2S TX 功能时钟。

- 0: 不使能  
1: 使能  
(R/W)

## Register 8.28. PCR\_I2S\_TX\_CLKM\_DIV\_CONF\_REG (0x0074)

31	28	27	26	18	17	9	8	0	Reset
0	0	0	0	0	0	1	0	0	(R/W)

**PCR\_I2S\_TX\_CLKM\_DIV\_Z** b <= a/2 时, I2S\_TX\_CLKM\_DIV\_Z 的值为 b。b > a/2 时, I2S\_TX\_CLKM\_DIV\_Z 的值为 a - b。

(R/W)

**PCR\_I2S\_TX\_CLKM\_DIV\_Y** b <= a/2 时, I2S\_TX\_CLKM\_DIV\_Y 的值为 a%b。b > a/2 时, I2S\_TX\_CLKM\_DIV\_Y 的值为 a%(a - b)。

(R/W)

**PCR\_I2S\_TX\_CLKM\_DIV\_X** b <= a/2 时, I2S\_TX\_CLKM\_DIV\_X 的值为 floor(a/b) - 1。b > a/2, I2S\_TX\_CLKM\_DIV\_X 的值为 floor(a/(a - b)) - 1。

(R/W)

**PCR\_I2S\_TX\_CLKM\_DIV\_YN1** b <= a/2 时, I2S\_TX\_CLKM\_DIV\_YN1 的值为 0。b > a/2 时, I2S\_TX\_CLKM\_DIV\_YN1 的值为 1。

(R/W)

**说明:**

上文所述的“a”和“b”分别为小数分频的分母部分和分子部分。更多信息, 见章节 [I2S 控制器 \(I2S\)](#) 中的第 30.6 小节。

## Register 8.29. PCR\_I2S\_RX\_CLKM\_CONF\_REG (0x0078)

PCR_I2S_RX_CLKM_CONF_REG (0x0078)											
PCR_I2S_RX_CLKM_CONF_REG (0x0078)											
31	24	23	22	21	20	19	12	11	0	(reserved)	Reset
0	0	0	0	0	0	0	0	0	0	(reserved)	

**PCR\_I2S\_RX\_CLKM\_DIV\_NUM** 配置 I2S 时钟分频系数的整数部分。

(R/W)

**PCR\_I2S\_RX\_CLKM\_SEL** 配置选择 I2S RX 模块的时钟源。

- 0: 不选择任何时钟
- 1: 选择 PLL\_F240M\_CLK 时钟
- 2: 选择 PLL\_F160M\_CLK 时钟
- 3: 选择 I2S\_MCLK\_in 时钟

(R/W)

**PCR\_I2S\_RX\_CLKM\_EN** 配置是否使能 I2S RX 功能时钟。

- 0: 不使能
- 1: 使能

(R/W)

**PCR\_I2S\_MCLK\_SEL** 配置选择主时钟。

- 0 (默认): 选择 I2S\_RX\_CLK
- 1: 选择 I2S\_TX\_CLK

(R/W)

## Register 8.30. PCR\_I2S\_RX\_CLKM\_DIV\_CONF\_REG (0x007C)

(reserved)	PCR_I2S_RX_CLKM_DIV_YN1	PCR_I2S_RX_CLKM_DIV_X	PCR_I2S_RX_CLKM_DIV_Y	PCR_I2S_RX_CLKM_DIV_Z	Reset
31 0 0 0 0	28 0	26 0	18 1	9 0	0 Reset

**PCR\_I2S\_RX\_CLKM\_DIV\_Z** b <= a/2 时, I2S\_RX\_CLKM\_DIV\_Z 的值为 b。b > a/2 时, I2S\_RX\_CLKM\_DIV\_Z 的值为 a - b。

(R/W)

**PCR\_I2S\_RX\_CLKM\_DIV\_Y** b <= a/2 时, I2S\_RX\_CLKM\_DIV\_Y 的值为 a%b。b > a/2 时, I2S\_RX\_CLKM\_DIV\_Y 的值为 a%(a-b)。

(R/W)

**PCR\_I2S\_RX\_CLKM\_DIV\_X** b <= a/2 时, I2S\_RX\_CLKM\_DIV\_X 的值为 floor(a/b) - 1。b > a/2, I2S\_RX\_CLKM\_DIV\_X 的值为 floor(a/(a - b)) - 1。

(R/W)

**PCR\_I2S\_RX\_CLKM\_DIV\_YN1** b <= a/2 时, I2S\_RX\_CLKM\_DIV\_YN1 的值为 0。b > a/2 时, I2S\_RX\_CLKM\_DIV\_YN1 的值为 1。

(R/W)

**说明:**

上文所述的“a”和“b”分别为小数分频的分母部分和分子部分。更多信息, 见第 30.6 小节。

### Register 8.31. PCR\_SARADC\_CONF\_REG (0x0080)

**PCR\_SARADC\_RST\_EN** 配置是否复位 SAR ADC 功能寄存器。

- 0: 不复位  
1: 复位  
(R/W)

**PCR\_SARADC\_APB\_CLK\_EN** 配置是否使能 SAR ADC APB 时钟。

- 0: 不使能  
1: 使能  
(R/W)

**PCR\_SARADC\_APB\_RST\_EN** 配置是否复位 SAR ADC 模块的 APB 寄存器。

- 0: 不复位  
1: 复位  
(R/W)

## Register 8.32. PCR\_SARADC\_CLKM\_CONF\_REG (0x0084)

(reserved)	PCR_SARADC_CLKM_EN	PCR_SARADC_CLKM_SEL	PCR_SARADC_CLKM_DIV_NUM	PCR_SARADC_CLKM_DIV_B	PCR_SARADC_CLKM_DIV_A	Reset
31 0 0 0 0 0 0 0 0	23 1	22 0	21 4	20 0	19 0	12 5 0 0

**PCR\_SARADC\_CLKM\_DIV\_A** 配置 SAR ADC 功能时钟分频系数的分母。

(R/W)

**PCR\_SARADC\_CLKM\_DIV\_B** 配置 SAR ADC 功能时钟分频系数的分子。

(R/W)

**PCR\_SARADC\_CLKM\_DIV\_NUM** 配置 SAR ADC 功能时钟分频系数的整数部分。

(R/W)

**PCR\_SARADC\_CLKM\_SEL** 配置选择时钟源。

0 (默认): 选择 XTAL\_CLK 时钟

1: 选择 PLL\_F80M\_CLK 时钟

2: 选择 RC\_FAST\_CLK 时钟

3: 保留

(R/W)

**PCR\_SARADC\_CLKM\_EN** 配置是否使能 SAR ADC 功能时钟。

0: 不使能

1: 使能

(R/W)

### Register 8.33. PCR\_TSENS\_CLK\_CONF\_REG (0x0088)

**PCR\_TSENS\_CLK\_SEL** 配置选择时钟源。

- 0 (默认): 选择 RC\_FAST\_CLK 时钟  
1: 选择 XTAL\_CLK 时钟  
(R/W)

**PCR\_TSENS\_CLK\_EN** 配置是否使能 TSENS 时钟。

- 0: 不使能  
1: 使能  
(R/W)

**PCR\_TSENS\_RST\_EN** 配置是否复位 TSENS 模块。

- 0: 不复位  
1: 复位  
(R/W)

#### Register 8.34. PCR\_USB\_SERIAL\_JTAG\_CONF\_REG (0x008C)

**PCR\_USB\_SERIAL\_JTAG\_CLK\_EN** 配置是否使能 USB\_SERIAL\_JTAG 时钟。

- 0: 不使能  
1: 使能  
(R/W)

**PCR\_USB\_SERIAL\_JTAG\_RST\_EN** 配置是否复位 USB\_SERIAL\_JTAG 模块。

- 0: 不复位  
1: 复位  
(R/W)

## Register 8.35. PCR\_INTMTX\_CONF\_REG (0x0090)

The diagram shows the bit field layout of Register 8.35. PCR\_INTMTX\_CONF\_REG. It consists of a 32-bit register with the most significant bit (31) at the top. A label '(reserved)' is positioned above bits 24-0. To the right of the register, two bit fields are labeled: 'PCR\_INTMTX\_RST\_EN' (bits 2-1) and 'PCR\_INTMTX\_CLK\_EN' (bit 0). The bit field 'PCR\_INTMTX\_RST\_EN' is further divided into 'PCR\_INTMTX\_RST\_EN' (bit 1) and 'PCR\_INTMTX\_RST\_EN' (bit 0). The bit field 'PCR\_INTMTX\_CLK\_EN' is also divided into 'PCR\_INTMTX\_CLK\_EN' (bit 1) and 'PCR\_INTMTX\_CLK\_EN' (bit 0). The bit field 'PCR\_INTMTX\_RST\_EN' has a value of 0 (labeled '0') and the bit field 'PCR\_INTMTX\_CLK\_EN' has a value of 1 (labeled '1'). The label 'Reset' is placed next to the bit field 'PCR\_INTMTX\_RST\_EN'.

31																										2	1	0		
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	Reset

**PCR\_INTMTX\_CLK\_EN** 配置是否使能 Interrupt Matrix 时钟。

0: 不使能

1: 使能

(R/W)

**PCR\_INTMTX\_RST\_EN** 配置是否复位 Interrupt Matrix 模块。

0: 不复位

1: 复位

(R/W)

## Register 8.36. PCR\_PCNT\_CONF\_REG (0x0094)

The diagram shows the bit field layout of Register 8.36. PCR\_PCNT\_CONF\_REG. It consists of a 32-bit register with the most significant bit (31) at the top. A label '(reserved)' is positioned above bits 24-0. To the right of the register, two bit fields are labeled: 'PCR\_PCNT\_RST\_EN' (bits 2-1) and 'PCR\_PCNT\_CLK\_EN' (bit 0). The bit field 'PCR\_PCNT\_RST\_EN' has a value of 0 (labeled '0') and the bit field 'PCR\_PCNT\_CLK\_EN' has a value of 1 (labeled '1'). The label 'Reset' is placed next to the bit field 'PCR\_PCNT\_RST\_EN'.

31																										2	1	0	
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	Reset

**PCR\_PCNT\_CLK\_EN** 配置是否使能 PCNT 时钟。

0: 不使能

1: 使能

(R/W)

**PCR\_PCNT\_RST\_EN** 配置是否复位 PCNT 模块。

0: 不复位

1: 复位

(R/W)

### Register 8.37. PCR\_ETM\_CONF\_REG (0x0098)

**PCR\_ETM\_CLK\_EN** 配置是否使能 ETM 时钟。

- 0: 不使能  
1: 使能  
(R/W)

**PCR\_ETM\_RST\_EN** 配置是否复位 ETM 模块。

- 0: 不复位  
1: 复位  
(R/W)

### Register 8.38. PCR\_PWM\_CONF\_REG (0x009C)

**PCR\_PWM\_CLK\_EN** 配置是否使能 PWM 时钟。

- 0: 不使能  
1: 使能  
(R/W)

**PCR\_PWM\_RST\_EN** 配置是否复位 PWM 模块。

- 0: 不复位  
1: 复位  
(R/W)

### Register 8.39. PCR\_PWM\_CLK\_CONF\_REG (0x00A0)

31	23	22	21	20	19			12	11				0
0	0	0	0	0	0	0	0	1	0	4	0	0	0

**PCR\_PWM\_DIV\_NUM** 配置 PWM 功能时钟分频系数的整数部分。(R/W)

**PCR\_PWM\_CLKM\_SEL** 配置选择时钟源。

- 0 (默认): 不选择任何时钟
  - 1: 选择 PLL\_F160M\_CLK 时钟
  - 2: 选择 XTAL\_CLK 时钟
  - 3: 选择 RC\_FAST\_CLK 时钟

**PCR\_PWM\_CLKM\_EN** 配置是否启动 PWM\_CLKM。

- 0: 不启动  
1: 启动  
(R/W)

#### Register 8.40. PCR\_PARL\_IO\_CONF\_REG (0x00A4)

**PCR\_PARL\_CLK\_EN** 配置是否使能 PARLIO APB 时钟。

- 0: 不使能  
1: 使能  
(R/W)

PCR PABL RST EN 配置是否复位 PABL APB 寄存器。

- 0: 不复位  
1: 复位  
(R/W)

## Register 8.41. PCR\_PARL\_CLK\_RX\_CONF\_REG (0x00A8)

The diagram shows the bit field layout of the register:

31	20	19	18	17	16	15	0
0	0	0	0	0	0	0	0

Bit descriptions from left to right:

- (reserved)
- PCR\_PARL\_RX\_RST\_EN
- PCR\_PARL\_CLK\_RX\_EN
- PCR\_PARL\_CLK\_RX\_SEL
- PCR\_PARL\_CLK\_RX\_DIV\_NUM
- Reset

**PCR\_PARL\_CLK\_RX\_DIV\_NUM** 配置 PARL RX 时钟分频系数的整数部分。

(R/W)

**PCR\_PARL\_CLK\_RX\_SEL** 配置选择时钟源。

0 (默认): 选择 XTAL\_CLK 时钟

1: 选择 PLL\_F240M\_CLK 时钟

2: 选择 RC\_FAST\_CLK 时钟

3: 使用来自管脚的时钟

(R/W)

**PCR\_PARL\_CLK\_RX\_EN** 配置是否使能 PARL RX 时钟。

0: 不使能

1: 使能

(R/W)

**PCR\_PARL\_RX\_RST\_EN** 配置是否复位 PARL RX 模块。

0: 不复位

1: 复位

(R/W)

## Register 8.42. PCR\_PARL\_CLK\_TX\_CONF\_REG (0x00AC)

The diagram shows the bit field layout of the register. From left to right, the bits are labeled: (reserved), PCR\_PARL\_CLK\_TX\_RST\_EN, PCR\_PARL\_CLK\_TX\_EN, PCR\_PARL\_CLK\_TX\_SEL, PCR\_PARL\_CLK\_TX\_DIV\_NUM, and Reset. The bit range from 31 to 16 is labeled '(reserved)'. The bit range from 15 to 0 is labeled 'Reset'.

31	20	19	18	17	16	15	0
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0

**PCR\_PARL\_CLK\_TX\_DIV\_NUM** 配置 PARL TX 时钟分频系数的整数部分。

(R/W)

**PCR\_PARL\_CLK\_TX\_SEL** 配置选择时钟源。

- 0 (默认): 选择 XTAL\_CLK 时钟
- 1: 选择 PLL\_F240M\_CLK 时钟
- 2: 选择 RC\_FAST\_CLK 时钟
- 3: 使用来自管脚的时钟

(R/W)

**PCR\_PARL\_CLK\_TX\_EN** 配置是否使能 PARL TX 时钟。

- 0: 不使能
- 1: 使能

(R/W)

**PCR\_PARL\_TX\_RST\_EN** 配置是否复位 PARL TX 模块。

- 0: 不复位
- 1: 复位

(R/W)

#### Register 8.43. PCR\_SDIO\_SLAVE\_CONF\_REG (0x00B0)

**PCR\_SDIO\_SLAVE\_CLK\_EN** 配置是否使能 SDIO slave 时钟。

- 0: 不使能  
1: 使能  
(R/W)

**PCR\_SDIO\_SLAVE\_RST\_EN** 配置是否复位 SDIO slave 模块。

- 0: 不复位  
1: 复位  
(R/W)

#### Register 8.44. PCR\_GDMA\_CONF\_REG (0x00BC)

**PCR\_GDMA\_CLK\_EN** 配置是否使能 GDMA 时钟。

- 0: 不使能  
1: 使能  
(R/W)

**PCR\_GDMA\_RST\_EN** 配置是否复位 GDMA 模块。

- 0: 不复位  
1: 复位  
(R/W)

## Register 8.45. PCR\_SPI2\_CONF\_REG (0x00C0)

The diagram shows the bit field layout of Register 8.45. PCR\_SPI2\_CONF\_REG (0x00C0). It consists of 32 bits, numbered 31 down to 0. Bit 31 is labeled '(reserved)'. Bits 23 to 20 are labeled 'PCR\_SPI2\_CLKM\_EN' and bits 19 to 16 are labeled 'PCR\_SPI2\_CLKM\_SEL'. Bits 2, 1, and 0 are labeled 'PCR\_SPI2\_RST\_EN' and 'PCR\_SPI2\_CLK\_EN' respectively. A 'Reset' label is located at the bottom right.

31																										2	1	0		
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	Reset

**PCR\_SPI2\_CLK\_EN** 配置是否使能 SPI2 APB 时钟。

- 0: 不使能
  - 1: 使能
- (R/W)

**PCR\_SPI2\_RST\_EN** 配置是否复位 SPI2 模块。

- 0: 不复位
  - 1: 复位
- (R/W)

## Register 8.46. PCR\_SPI2\_CLKM\_CONF\_REG (0x00C4)

The diagram shows the bit field layout of Register 8.46. PCR\_SPI2\_CLKM\_CONF\_REG (0x00C4). It consists of 32 bits, numbered 31 down to 0. Bits 23 to 20 are labeled 'PCR\_SPI2\_CLKM\_EN' and bits 19 to 16 are labeled 'PCR\_SPI2\_CLKM\_SEL'. Bits 2, 1, and 0 are labeled '(reserved)'. A 'Reset' label is located at the bottom right.

31	23	22	21	20	19																									0
0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**PCR\_SPI2\_CLKM\_SEL** 配置选择时钟源。

- 0 (默认): 选择 XTAL\_CLK 时钟
  - 1: 选择 PLL\_F80M\_CLK 时钟
  - 2: 选择 RC\_FAST\_CLK 时钟
  - 3: 保留
- (R/W)

**PCR\_SPI2\_CLKM\_EN** 配置是否使能 SPI2 功能时钟。

- 0: 不使能
  - 1: 使能
- (R/W)

## Register 8.47. PCR\_AES\_CONF\_REG (0x00C8)

(reserved)																												PCR_AES_RST_EN			PCR_AES_CLK_EN				
31																														2	1	0			
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	Reset		

**PCR\_AES\_CLK\_EN** 配置是否使能 AES 时钟。

- 0: 不使能
  - 1: 使能
- (R/W)

**PCR\_AES\_RST\_EN** 配置是否复位 AES 模块。

- 0: 不复位
  - 1: 复位
- (R/W)

## Register 8.48. PCR\_SHA\_CONF\_REG (0x00CC)

(reserved)																													PCR_SHA_RST_EN			PCR_SHA_CLK_EN		
31																													2	1	0			
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	Reset	

**PCR\_SHA\_CLK\_EN** 配置是否使能 SHA 时钟。

- 0: 不使能
  - 1: 使能
- (R/W)

**PCR\_SHA\_RST\_EN** 配置是否复位 SHA 模块。

- 0: 不复位
  - 1: 复位
- (R/W)

## Register 8.49. PCR\_RSA\_CONF\_REG (0x00D0)

The diagram shows the bit field layout of Register 8.49. PCR\_RSA\_CONF\_REG (0x00D0). It consists of 32 bits, numbered 31 down to 0. Bit 31 is labeled '(reserved)'. Bits 2, 1, and 0 are grouped together and labeled 'Reset'. Above the bit 0 position, there are two labels: 'PCR\_RSA\_RST\_EN' and 'PCR\_RSA\_CLK\_EN'.

31				2	1	0
0	0	0	0	0	0	0

PCR\_RSA\_RST\_EN  
PCR\_RSA\_CLK\_EN

Reset

**PCR\_RSA\_CLK\_EN** 配置是否使能 RSA 时钟。

- 0: 不使能
  - 1: 使能
- (R/W)

**PCR\_RSA\_RST\_EN** 配置是否复位 RSA 模块。

- 0: 不复位
  - 1: 复位
- (R/W)

## Register 8.50. PCR\_RSA\_PD\_CTRL\_REG (0x00D4)

The diagram shows the bit field layout of Register 8.50. PCR\_RSA\_PD\_CTRL\_REG (0x00D4). It consists of 32 bits, numbered 31 down to 0. Bit 31 is labeled '(reserved)'. Bits 3, 2, 1, and 0 are grouped together and labeled 'Reset'. Above the bit 0 position, there are three labels: 'PCR\_RSA\_MEM\_FORCE\_PU', 'PCR\_RSA\_MEM\_FORCE\_PD', and 'PCR\_RSA\_MEM\_PD\_PU'.

31				3	2	1	0
0	0	0	0	0	0	0	0

PCR\_RSA\_MEM\_FORCE\_PU  
PCR\_RSA\_MEM\_FORCE\_PD  
PCR\_RSA\_MEM\_PD\_PU

Reset

**PCR\_RSA\_MEM\_PD** 配置是否使 RSA 内部存储器掉电。

- 0: 不掉电
  - 1: 强制掉电
- (R/W)

**PCR\_RSA\_MEM\_FORCE\_PU** 配置是否强制 RSA 内部存储器上电。

- 0: 不强制上电
  - 1: 强制上电
- (R/W)

**PCR\_RSA\_MEM\_FORCE\_PD** 配置是否强制 RSA 内部存储器掉电。

- 0: 不强制掉电
  - 1: 强制掉电
- (R/W)

## Register 8.51. PCR\_ECC\_CONF\_REG (0x00D8)

The register is 32 bits wide, labeled 31 at the top. A label '(reserved)' is positioned above bits 31 to 16. Bits 15 to 0 are labeled 'PCR\_ECC\_CLK\_EN' and 'PCR\_ECC\_RST\_EN'. Bit 0 is labeled 'Reset'.

31																2	1	0
0	0 0															0	1	Reset

**PCR\_ECC\_CLK\_EN** 配置是否使能 ECC 时钟。

- 0: 不使能
- 1: 使能  
(R/W)

**PCR\_ECC\_RST\_EN** 配置是否复位 ECC 模块。

- 0: 不复位
- 1: 复位  
(R/W)

## Register 8.52. PCR\_ECC\_PD\_CTRL\_REG (0x00DC)

The register is 32 bits wide, labeled 31 at the top. A label '(reserved)' is positioned above bits 31 to 16. Bits 15 to 0 are labeled 'PCR\_ECC\_MEM\_FORCE\_PU' and 'PCR\_ECC\_MEM\_FORCE\_PD'. Bit 0 is labeled 'Reset'.

31																3	2	1	0
0	0 0															0	1	0	Reset

**PCR\_ECC\_MEM\_PD** 配置是否使 ECC 内部存储器掉电。

- 0: 不掉电
- 1: 掉电  
(R/W)

**PCR\_ECC\_MEM\_FORCE\_PU** 配置是否强制 ECC 内部存储器上电。

- 0: 不强制上电
- 1: 强制上电  
(R/W)

**PCR\_ECC\_MEM\_FORCE\_PD** 配置是否强制 ECC 内部存储器掉电。

- 0: 不强制掉电
- 1: 强制掉电  
(R/W)

## Register 8.53. PCR\_DS\_CONF\_REG (0x00E0)

The diagram shows the bit field layout of Register 8.53. PCR\_DS\_CONF\_REG (0x00E0). It consists of a 32-bit register with the most significant bit (bit 31) reserved. Bits 2, 1, and 0 are labeled PCR\_DS\_RST\_EN, PCR\_DS\_CLK\_EN, and Reset respectively. The bit descriptions are: PCR\_DS\_RST\_EN (0: 不复位, 1: 复位, R/W), PCR\_DS\_CLK\_EN (0: 不使能, 1: 使能, R/W), and Reset (0: 0, 1: 1).

31	(reserved)																													
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

**PCR\_DS\_CLK\_EN** 配置是否使能 DS 时钟。

- 0: 不使能
- 1: 使能
- (R/W)

**PCR\_DS\_RST\_EN** 配置是否复位 DS 模块。

- 0: 不复位
- 1: 复位
- (R/W)

## Register 8.54. PCR\_HMAC\_CONF\_REG (0x00E4)

The diagram shows the bit field layout of Register 8.54. PCR\_HMAC\_CONF\_REG (0x00E4). It consists of a 32-bit register with the most significant bit (bit 31) reserved. Bits 2, 1, and 0 are labeled PCR\_HMAC\_RST\_EN, PCR\_HMAC\_CLK\_EN, and Reset respectively. The bit descriptions are: PCR\_HMAC\_RST\_EN (0: 不复位, 1: 复位, R/W), PCR\_HMAC\_CLK\_EN (0: 不使能, 1: 使能, R/W), and Reset (0: 0, 1: 1).

31	(reserved)																													
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

**PCR\_HMAC\_CLK\_EN** 配置是否使能 HMAC 时钟。

- 0: 不使能
- 1: 使能
- (R/W)

**PCR\_HMAC\_RST\_EN** 配置是否复位 HMAC 模块。

- 0: 不复位
- 1: 复位
- (R/W)

## Register 8.55. PCR\_IOMUX\_CONF\_REG (0x00E8)

**PCR\_IOMUX\_CLK\_EN** 配置是否使能 IO MUX APB 时钟。

- 0: 不使能  
1: 使能  
(R/W)

**PCR\_IOMUX\_RST\_EN** 配置是否复位 IO MUX 模块。

- 0: 不复位  
1: 复位  
(R/W)

#### Register 8.56. PCR\_IOMUX\_CLK\_CONF\_REG (0x00EC)

Diagram illustrating the bitfield layout of register PCR\_IOMUX\_FUNC\_CLK\_SEL. The register is 32 bits wide, divided into four main sections:

- Bit 31 to Bit 24:** Labeled "(reserved)".
- Bit 23:** Labeled "23".
- Bits 22 to Bit 20:** Labeled "22", "21", and "20".
- Bit 19 to Bit 0:** Labeled "19".
- Bit 0:** Labeled "0".

Two specific fields are highlighted:

- PCR\_IOMUX\_FUNC\_CLK\_EN:** A 1-bit field located at bit positions 22 to 20.
- PCR\_IOMUX\_FUNC\_CLK\_SEL:** A 1-bit field located at bit position 19.

The label "Reset" is positioned at the bottom right of the diagram.

**PCR\_IOMUX\_FUNC\_CLK\_SEL** 配置选择时钟源。

- 0 不选择任何时钟
  - 1: 选择 PLL\_F80M\_CLK 时钟
  - 2: 选择 RC\_FAST\_CLK 时钟
  - 3: 选择 XTAL\_CLK 时钟

PCR IOMUX FUNC CLK EN 配置是否使能 IO MUX 功能时钟。

- 0: 不使能  
1: 使能  
(R/W)

## Register 8.57. PCR\_MEM\_MONITOR\_CONF\_REG (0x00FO)

The diagram shows the bit field layout of the PCR\_MEM\_MONITOR\_CONF\_REG register. It consists of 32 bits, numbered 31 down to 0. Bit 31 is labeled '(reserved)'. Bits 2, 1, and 0 are grouped together and labeled 'Reset'. Above the bit 0 position, there are two labels: 'PCR\_MEM\_MONITOR\_RST\_EN' and 'PCR\_MEM\_MONITOR\_CLK\_EN', which are rotated diagonally.

31			
0 0	2	1	0

**PCR\_MEM\_MONITOR\_CLK\_EN** 配置是否使能 MEM\_MONITOR 时钟。

- 0: 不使能
  - 1: 使能
- (R/W)

**PCR\_MEM\_MONITOR\_RST\_EN** 配置是否复位 MEM\_MONITOR 模块。

- 0: 不复位
  - 1: 复位
- (R/W)

## Register 8.58. PCR\_TRACE\_CONF\_REG (0x00FC)

The diagram shows the bit field layout of the PCR\_TRACE\_CONF\_REG register. It consists of 32 bits, numbered 31 down to 0. Bit 31 is labeled '(reserved)'. Bits 2, 1, and 0 are grouped together and labeled 'Reset'. Above the bit 0 position, there are two labels: 'PCR\_TRACE\_RST\_EN' and 'PCR\_TRACE\_CLK\_EN', which are rotated diagonally.

31			
0 0	2	1	0

**PCR\_TRACE\_CLK\_EN** 配置是否使能 TRACE 时钟。

- 0: 不使能
  - 1: 使能
- (R/W)

**PCR\_TRACE\_RST\_EN** 配置是否复位 TRACE 模块。

- 0: 不复位
  - 1: 复位
- (R/W)

## Register 8.59. PCR\_ASSIST\_CONF\_REG (0x0100)

The diagram shows the bit field layout of Register 8.59. PCR\_ASSIST\_CONF\_REG (0x0100). It consists of 32 bits, labeled from 31 to 0. Bit 31 is labeled '(reserved)'. Bits 2, 1, and 0 are grouped together and labeled 'Reset'. Above the bit 0 label, there are two diagonal labels: 'PCR\_ASSIST\_RST\_EN' and 'PCR\_ASSIST\_CLK\_EN'.

31	(reserved)																												2	1	0		
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	Reset

**PCR\_ASSIST\_CLK\_EN** 配置是否使能 ASSIST 时钟。

- 0: 不使能
  - 1: 使能
- (R/W)

**PCR\_ASSIST\_RST\_EN** 配置是否复位 ASSIST 模块。

- 0: 不复位
  - 1: 复位
- (R/W)

## Register 8.60. PCR\_CACHE\_CONF\_REG (0x0104)

The diagram shows the bit field layout of Register 8.60. PCR\_CACHE\_CONF\_REG (0x0104). It consists of 32 bits, labeled from 31 to 0. Bit 31 is labeled '(reserved)'. Bits 2, 1, and 0 are grouped together and labeled 'Reset'. Above the bit 0 label, there are two diagonal labels: 'PCR\_CACHE\_RST\_EN' and 'PCR\_CACHE\_CLK\_EN'.

31	(reserved)																												2	1	0		
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	Reset

**PCR\_CACHE\_CLK\_EN** 配置是否使能 CACHE 时钟。

- 0: 不使能
  - 1: 使能
- (R/W)

**PCR\_CACHE\_RST\_EN** 配置是否复位 CACHE 模块。

- 0: 不复位
  - 1: 复位
- (R/W)

## Register 8.61. PCR\_MODEM\_APB\_CONF\_REG (0x0108)

The diagram shows the bit field layout of Register 8.61. PCR\_MODEM\_APB\_CONF\_REG. It consists of a 32-bit register with the most significant bit (31) at the top. A label '(reserved)' is positioned above bits 31 to 24. Bits 23 to 0 are labeled from right to left as 2, 1, 0. Bit 0 is labeled 'Reset'. A diagonal label 'PCR\_MODEM\_RST\_EN' is placed above bits 23 to 0, and another label 'PCR\_MODEM\_APB\_CLK\_EN' is placed below bits 23 to 0.

31	2	1	0
0 0	0	1	Reset

**PCR\_MODEM\_APB\_CLK\_EN** 配置是否使能 MODEM\_APB 时钟。

0: 不使能

1: 使能

(R/W)

**PCR\_MODEM\_RST\_EN** 配置是否复位 modem 子系统。

0: 不复位

1: 复位

(R/W)

## Register 8.62. PCR\_TIMEOUT\_CONF\_REG (0x010C)

The diagram shows the bit field layout of Register 8.62. PCR\_TIMEOUT\_CONF\_REG. It consists of a 32-bit register with the most significant bit (31) at the top. A label '(reserved)' is positioned above bits 31 to 24. Bits 23 to 0 are labeled from right to left as 3, 2, 1, 0. Bit 0 is labeled 'Reset'. A diagonal label 'PCR\_HP\_TIMEOUT\_RST\_EN' is placed above bits 23 to 0, and another label 'PCR\_CPU\_TIMEOUT\_RST\_EN' is placed below bits 23 to 0. A label '(reserved)' is also present between bits 23 and 24.

31	3	2	1	0
0 0	0	0	0	Reset

**PCR\_CPU\_TIMEOUT\_RST\_EN** 配置是否复位 CPU\_PERI TIMEOUT 模块。

0: 不复位

1: 复位

(R/W)

**PCR\_HP\_TIMEOUT\_RST\_EN** 配置是否复位 HP\_PERI TIMEOUT 模块和 HP\_MODEM TIMEOUT 模块。

0: 不复位

1: 复位

(R/W)

## Register 8.63. PCR\_SYSCLK\_CONF\_REG (0x0110)

(reserved)	PCR_CLK_XTAL_FREQ	(reserved)	PCR_SOC_CLK_SEL	PCR_HS_DIV_NUM	PCR_LS_DIV_NUM	Reset
31 0	30 40	24 0 0 0 0 0 0	23 18 17 16 15 0 0 0 0 0 0	8 2	7 0	0

**PCR\_LS\_DIV\_NUM** 表示 HP\_ROOT\_CLK 由低速时钟源（例如 XTAL\_CLK/RC\_FAST\_CLK）经 1 分频生成。  
 (HRO)  
 (R/W)

**PCR\_HS\_DIV\_NUM** 表示 HP\_ROOT\_CLK 由高速时钟源（例如 PLL\_CLK）经 3 分频生成。 (HRO)

**PCR\_SOC\_CLK\_SEL** 配置选择时钟源。

- 0: 选择 XTAL\_CLK 时钟
  - 1: 选择 PLL\_CLK 时钟
  - 2: 选择 RC\_FAST\_CLK 时钟
  - 3: 保留
- (R/W)

**PCR\_CLK\_XTAL\_FREQ** 表示 XTAL\_CLK 时钟频率。

单位: MHz  
 (RO)

## Register 8.64. PCR\_CPU\_WAITI\_CONF\_REG (0x0114)

(reserved)	PCR_CPU_WAITI_DELAY_NUM	PCR_CPU_WAIT_MODE_FORCE_ON	(reserved)
31 0	8 0	7 1 0 0 0 0	4 3 2 0 0 1 0 0 0

**PCR\_CPU\_WAIT\_MODE\_FORCE\_ON** 配置是否强制使能 cpu\_waiti\_clk。  
 0: 不强制使能  
 1: 强制使能  
 (R/W)

**PCR\_CPU\_WAITI\_DELAY\_NUM** 配置 CPU 进入 WAITI 模式时的延迟周期。  
 延迟结束后，waiti\_clk 关闭。  
 (R/W)

## Register 8.65. PCR\_CPU\_FREQ\_CONF\_REG (0x0118)

The diagram shows the bit field layout of the PCR\_CPU\_FREQ\_CONF\_REG register. It consists of a 32-bit wide register divided into four main sections: PCR\_CPU\_HS\_DIV\_NUM (bits 15-8), PCR\_CPU\_LS\_DIV\_NUM (bit 7), a reserved field (bits 16-17), and PCR\_CPU\_HS\_120M\_FORCE (bit 31). The PCR\_CPU\_HS\_DIV\_NUM field is labeled 'PCR\_CPU\_HS\_DIV\_NUM' and has a value of 0. The PCR\_CPU\_LS\_DIV\_NUM field is labeled 'PCR\_CPU\_LS\_DIV\_NUM' and also has a value of 0. The reserved field is labeled '(reserved)' and has a value of 0. The PCR\_CPU\_HS\_120M\_FORCE field is labeled 'PCR\_CPU\_HS\_120M\_FORCE' and has a value of 0. A 'Reset' label is positioned at the bottom right.

31	17	16	15	8	7	0	Reset
0	0	0	0	0	0	0	0

**PCR\_CPU\_LS\_DIV\_NUM** 配置 HP\_ROOT\_CLK 生成 CPU\_CLK 时使用的分频系数。

0 (默认): HP\_ROOT\_CLK 经 1 分频生成 CPU\_CLK

1: HP\_ROOT\_CLK 经 2 分频生成 CPU\_CLK

3: HP\_ROOT\_CLK 经 4 分频生成 CPU\_CLK

该字段仅在选择低速时钟源（例如 XTAL\_CLK/ RC\_FAST\_CLK）才有效，且需要与 PCR\_AHB\_LS\_DIV\_NUM 搭配使用。

(R/W)

**PCR\_CPU\_HS\_DIV\_NUM** 配置 HP\_ROOT\_CLK 生成 CPU\_CLK 时使用的分频系数。

0 (默认): HP\_ROOT\_CLK 经 1 分频生成 CPU\_CLK

1: HP\_ROOT\_CLK 经 2 分频生成 CPU\_CLK

3: HP\_ROOT\_CLK 经 4 分频生成 CPU\_CLK

该字段仅在选择高速时钟源（例如 PLL\_CLK）才有效，且需要与 PCR\_AHB\_HS\_DIV\_NUM 搭配使用。

(R/W)

**PCR\_CPU\_HS\_120M\_FORCE** 配置当 PCR\_CPU\_HS\_DIV\_NUM 为 0 时，是否强制使 CPU\_CLK 运行在 120 MHz。

0: 不强制使 CPU\_CLK 运行于 120 MHz

1: 强制使 CPU\_CLK 运行于 120 MHz

该位仅在 PCR\_CPU\_HS\_DIV\_NUM 为 0 且 CPU\_CLK 由 PLL\_CLK 时钟源生成时有效。

(R/W)

## Register 8.66. PCR\_AHB\_FREQ\_CONF\_REG (0x011C)

The diagram shows the bit field layout of the PCR\_AHB\_FREQ\_CONF\_REG register. It consists of four main sections: a 16-bit field labeled '(reserved)' from bit 31 to bit 16, a 3-bit field labeled 'PCR\_AHB\_HS\_DIV\_NUM' from bit 15 to bit 13, a 3-bit field labeled 'PCR\_AHB\_LS\_DIV\_NUM' from bit 7 to bit 5, and a 1-bit 'Reset' field at bit 0.

31	16	15	8	7	0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0		3		0	Reset

**PCR\_AHB\_LS\_DIV\_NUM** 配置 HP\_ROOT\_CLK 生成 AHB\_CLK 时使用的分频系数。

0 (默认): HP\_ROOT\_CLK 经 1 分频生成 AHB\_CLK

1: HP\_ROOT\_CLK 经 2 分频生成 AHB\_CLK

3: HP\_ROOT\_CLK 经 4 分频生成 AHB\_CLK

7: HP\_ROOT\_CLK 经 8 分频生成 AHB\_CLK

该字段仅在选择低速时钟源（例如 XTAL\_CLK/ RC\_FAST\_CLK）才有效，且需要与 PCR\_CPU\_LS\_DIV\_NUM 搭配使用。

(R/W)

**PCR\_AHB\_HS\_DIV\_NUM** 配置 HP\_ROOT\_CLK 生成 AHB\_CLK 时使用的分频系数。

3 (默认): HP\_ROOT\_CLK 经 4 分频生成 AHB\_CLK

7: HP\_ROOT\_CLK 经 8 分频生成 AHB\_CLK

15: HP\_ROOT\_CLK 经 16 分频生成 AHB\_CLK

该字段仅在选择高速时钟源（例如 PLL\_CLK）才有效，且需要与 PCR\_CPU\_HS\_DIV\_NUM 搭配使用。

(R/W)

## Register 8.67. PCR\_APB\_FREQ\_CONF\_REG (0x0120)

The diagram shows the bit field layout of the register. It consists of three main sections: a 16-bit section labeled '(reserved)' at the top left, a 7-bit section labeled 'PCR\_APB\_DIV\_NUM' in the middle right, and a 1-bit section labeled 'PCR\_APB\_DECREASE\_DIV\_NUM' at the bottom right. The '(reserved)' section has bits 31 to 16. The 'PCR\_APB\_DIV\_NUM' section has bits 15 to 8. The 'PCR\_APB\_DECREASE\_DIV\_NUM' section has bit 7. Bit 0 is labeled 'Reset'. The entire register is 32 bits long.

31																16	15	8	7	0
0	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0															0	0	0	0	Reset

**PCR\_APB\_DECREASE\_DIV\_NUM** 配置 APB\_CLK 生成 APB\_DECREASE\_CLK 时使用的分频系数。

0: APB\_CLK 经 1 分频生成 APB\_DECREASE\_CLK 时钟

1: APB\_CLK 经 2 分频生成 APB\_DECREASE\_CLK 时钟

3 (默认): APB\_CLK 经 4 分频生成 APB\_DECREASE\_CLK 时钟

如果该字段的值大于 PCR\_APB\_DIV\_NUM，且 APB 总线上无访问，则 APB\_CLK 自动降频到 APB\_DECREASE\_CLK，但如果 APB 总线上出现新的访问，APB\_CLK 将恢复至原来的频率。

注意，使用该功能将降低芯片性能，用户可将该字段设置为 0 以禁用此功能。默认情况下，该功能禁用。

(R/W)

**PCR\_APB\_DIV\_NUM** 配置 AHB\_CLK 生成 APB\_CLK 时使用的分频系数。

0 (默认): AHB\_CLK 经 1 分频生成 APB\_CLK

1: AHB\_CLK 经 2 分频生成 APB\_CLK

3: AHB\_CLK 经 4 分频生成 APB\_CLK

(R/W)

## Register 8.68. PCR\_PLL\_DIV\_CLK\_EN\_REG (0x0128)

								PCR_PLL_20M_CLK_EN	PCR_PLL_40M_CLK_EN	PCR_PLL_48M_CLK_EN	PCR_PLL_80M_CLK_EN	PCR_PLL_120M_CLK_EN	PCR_PLL_160M_CLK_EN	PCR_PLL_240M_CLK_EN	
								31	6	5	4	3	2	1	0
(reserved)	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1
	1	1	1	1	1	1	1	1	1	1	1	1	1	1	Reset

**PCR\_PLL\_240M\_CLK\_EN** 配置是否使能 240 MHz 时钟。该时钟由 PLL\_CLK 经 2 分频生成。

0: 不使能

1 (默认): 使能

仅在高速时钟源 PLL\_CLK 处于工作状态时有效。

(R/W)

**PCR\_PLL\_160M\_CLK\_EN** 配置是否使能 160 MHz 时钟。该时钟由 PLL\_CLK 经 3 分频生成。

0: 不使能

1 (默认): 使能

仅在高速时钟源 PLL\_CLK 处于工作状态时有效。

(R/W)

**PCR\_PLL\_120M\_CLK\_EN** 配置是否使能 120 MHz 时钟。该时钟由 PLL\_CLK 经 4 分频生成。

0: 不使能

1 (默认): 使能

仅在高速时钟源 PLL\_CLK 处于工作状态时有效。

(R/W)

**PCR\_PLL\_80M\_CLK\_EN** 配置是否使能 80 MHz 时钟。该时钟由 PLL\_CLK 经 6 分频生成。

0: 不使能

1 (默认): 使能

仅在高速时钟源 PLL\_CLK 处于工作状态时有效。

(R/W)

**PCR\_PLL\_48M\_CLK\_EN** 配置是否使能 48 MHz 时钟。该时钟由 PLL\_CLK 经 10 分频生成。

0: 不使能

1 (默认): 使能

仅在高速时钟源 PLL\_CLK 处于工作状态时有效。

(R/W)

**PCR\_PLL\_40M\_CLK\_EN** 配置是否使能 40 MHz 时钟。该时钟由 PLL\_CLK 经 12 分频生成。

0: 不使能

1 (默认): 使能

仅在高速时钟源 PLL\_CLK 处于工作状态时有效。

(R/W)

**PCR\_PLL\_20M\_CLK\_EN** 配置是否使能 20 MHz 时钟。该时钟由 PLL\_CLK 经 24 分频生成。

0: 不使能

1 (默认): 使能

仅在高速时钟源 PLL\_CLK 处于工作状态时有效。

(R/W)

## Register 8.69. PCR\_CTRL\_TICK\_CONF\_REG (0x012C)

(reserved)																PCR_FOSC_TICK_NUM								(reserved)							
31																16	15	8	7	0	Reset										
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0		

**PCR\_FOSC\_TICK\_NUM** 配置待进入校准模块 RC\_FAST\_CLK 的分频系数。 (R/W)

## Register 8.70. PCR\_CTRL\_32K\_CONF\_REG (0x0134)

(reserved)																PCR_32K_SEL														
31																2	1	0	Reset											
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	

**PCR\_32K\_SEL** 为 MODEM\_SYSTEM 和 TIMER\_GROUP 配置选择一个 32 kHz 时钟。

- 0: 无效
  - 1: 选择 XTAL32K\_CLK 时钟
  - 2/3: 选择 OSC\_SLOW\_CLK 时钟
- (R/W)

## Register 8.71. PCR\_SRAM\_POWER\_CONF\_REG (0x0138)

										PCR_ROM_CLKGATE_FORCE_ON	PCR_ROM_FORCE_PD	PCR_ROM_FORCE_PU	PCR_SRAM_CLKGATE_FORCE_ON	PCR_SRAM_FORCE_PD	PCR_SRAM_FORCE_PU
										(reserved)	PCR_ROM_FORCE_PU	PCR_SRAM_FORCE_PU	PCR_SRAM_FORCE_PU	PCR_SRAM_FORCE_PU	PCR_SRAM_FORCE_PU
31	21	20	18	17	15	14	12	11	8	7	4	3	0		
0	0	0	0	0	0	0	0	0	0x0	0x0	0x7	0x0	0x0	0xf	Reset

**PCR\_SRAM\_FORCE\_PU** 配置是否强制 SRAM 上电。

0: 不强制上电

1: 强制上电

(R/W)

**PCR\_SRAM\_FORCE\_PD** 配置是否强制 SRAM 掉电。

0: 不强制掉电

1: 强制掉电

(R/W)

**PCR\_SRAM\_CLKGATE\_FORCE\_ON** 配置在访问 SRAM 时是否强制打开时钟并绕过时钟门控。

0: 访问 SRAM 时使用时钟门控

1: 访问 SRAM 时强制打开时钟并绕过时钟门控

(R/W)

**PCR\_ROM\_FORCE\_PU** 配置是否强制 ROM 上电。

0: 不强制上电

1: 强制上电

(R/W)

**PCR\_ROM\_FORCE\_PD** 配置是否强制 ROM 掉电。

0: 不强制掉电

1: 强制掉电

(R/W)

**PCR\_ROM\_CLKGATE\_FORCE\_ON** 配置在访问 ROM 时是否强制打开时钟并绕过时钟门控。

0: 访问 ROM 时使用时钟门控

1: 访问 ROM 时强制打开时钟并绕过时钟门控

(R/W)

#### Register 8.72. PCR\_RESET\_EVENT\_BYPASS\_REG (0x0FF0)

31	(reserved)								2	1	0				
0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	Reset

PCR\_RESET\_EVENT\_BYPASS  
PCR\_RESET\_EVENT\_BYPASS\_APM

**PCR\_RESET\_EVENT\_BYPASS\_APM** 配置 tee\_reg/apm\_reg/hp\_system\_reg 之间的复位关系。

0: tee\_reg/apm\_reg/hp\_system\_reg 可由电源复位或其他复位事件触发复位。

1: tee\_reg/apm\_reg/hp\_system\_reg 仅由电源复位触发复位。其他复位事件将被绕过。

(R/W)

**PCR\_RESET\_EVENT\_BYPASS** 配置系统总线的复位控制。

0: 系统总线（包括仲裁模块/地址路由模块）可由电源复位或其他复位事件触发复位。

1: 系统总线（包括仲裁模块/地址路由模块）仅由电源复位触发复位。其他复位事件将被绕过。

(R/W)

### Register 8.73. PCR\_SYSCLK\_FREQ\_QUERY\_O\_REG (0x0124)

(reserved)	PCR_PLL_FREQ	PCR_FOSC_FREQ			
31	18	17	8	7	0
0 0 0 0 0 0 0 0 0 0 0 0	480		20		Reset

**PCR\_FOSC\_FREQ** 表示 RC\_FAST\_CLK 时钟频率。

单位: MHz

(HRO)

**PCR\_PLL\_FREQ** 表示 PLL\_CLK 时钟频率。

单位: MHz

(HRO)

Register 8.74. PCR\_DATE\_REG (0x0FFC)

The diagram shows the bit field layout of the PCR\_DATE\_REG register. It has 32 bits, labeled from 31 to 0. Bit 31 is labeled '(reserved)'. Bits 28 to 27 are labeled 'PCR\_DATE'. Bit 0 is labeled '0' and 'Reset'. The value 0x2206150 is shown in the middle.

31	28	27	0	0	0	0	0x2206150	0	Reset
----	----	----	---	---	---	---	-----------	---	-------

**PCR\_DATE** 版本控制寄存器。

(R/W)

### 8.5.2 低功耗系统时钟寄存器

本小节的所有地址均为相对于低功耗时钟复位寄存器 (LP\_CLKRST) 基地址的地址偏移量 (相对地址)，具体基地址请见章节 5 系统和存储器 中的表 5.3-2。

Register 8.75. LP\_CLKRST\_LP\_CLK\_CONF\_REG (0x0000)

The diagram shows the bit field layout of the LP\_CLKRST\_LP\_CLK\_CONF\_REG register. It has 32 bits, labeled from 31 to 0. Bit 31 is labeled '(reserved)'. Bits 3 to 0 are labeled 'LP\_CLKRST\_FAST\_CLK\_SEL' and 'LP\_CLKRST\_SLOW\_CLK\_SEL'. Bit 0 is labeled '0x0' and 'Reset'. The value 0x0 is shown in the middle.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	0x0	Reset
----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	----	---	---	---	---	---	---	---	---	---	---	-----	-------

**LP\_CLKRST\_SLOW\_CLK\_SEL** 配置 LP\_SLOW\_CLK 的时钟源。

- 0: RC\_SLOW\_CLK
  - 1: XTAL32K\_CLK
  - 2: OSC\_SLOW\_CLK
  - 3: 无效
- (R/W)

**LP\_CLKRST\_FAST\_CLK\_SEL** 配置 LP\_FAST\_CLK 的时钟源。

- 0: RC\_FAST\_CLK
  - 1: XTAL\_D2\_CLK
- (R/W)

## Register 8.76. LP\_CLKRST\_LP\_CLK\_PO\_EN\_REG (0x0004)

(reserved)												LP_CLKRST_LPBUS_OEN	LP_CLKRST_RNG_OEN	LP_CLKRST_FAST_OEN	LP_CLKRST_SLOW_OEN	LP_CLKRST_CORE_FFUSE_OEN	LP_CLKRST_XTAL32K_OEN	(reserved)	LP_CLKRST_FOSC_OEN	LP_CLKRST_SOSC_OEN	LP_CLKRST_AON_FAST_OEN	LP_CLKRST_AON_SLOW_OEN
31	11	10	9	8	7	6	5	4	3	2	1	0	Reset									
0	0	0	0	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	

**LP\_CLKRST\_AON\_SLOW\_OEN** 配置是否使能 LP\_DYN\_SLOW\_CLK 输出到 pad 的时钟门控。

0: 禁止时钟信号通过

1: 使能时钟信号通过

(R/W)

**LP\_CLKRST\_AON\_FAST\_OEN** 配置是否使能 LP\_DYN\_FAST\_CLK 输出到 pad 的时钟门控。

0: 禁止时钟信号通过

1: 使能时钟信号通过

(R/W)

**LP\_CLKRST\_SOSC\_OEN** 配置是否使能 OSC\_SLOW\_CLK 输出到 pad 的时钟门控。

0: 禁止时钟信号通过

1: 使能时钟信号通过

(R/W)

**LP\_CLKRST\_FOSC\_OEN** 配置是否使能 RC\_FAST\_CLK 输出到 pad 的时钟门控。

0: 禁止时钟信号通过

1: 使能时钟信号通过

(R/W)

**LP\_CLKRST\_XTAL32K\_OEN** 配置是否使能 XTAL32K\_CLK 输出到 pad 的时钟门控。

0: 禁止时钟信号通过

1: 使能时钟信号通过

(R/W)

见下页...

#### Register 8.76. LP\_CLKRST\_LP\_CLK\_PO\_EN\_REG (0x0004)

接上页...

**LP\_CLKRST\_CORE\_EFUSE\_OEN** 配置是否使能 EFUSE\_CTRL 时钟输出到 pad 的时钟门控。

- 0: 禁止时钟信号通过  
1: 使能时钟信号通过  
(R/W)

**LP\_CLKRST\_SLOW\_OEN** 配置是否使能 LP\_SLOW\_CLK 输出到 pad 的时钟门控。

- 0: 禁止时钟信号通过  
1: 使能时钟信号通过  
(R/W)

**LP\_CLKRST\_FAST\_OEN** 配置是否使能 LP\_FAST\_CLK 输出到 pad 的时钟门控。

- 0: 禁止时钟信号通过  
1: 使能时钟信号通过  
(R/W)


**LP\_CLKRST\_RNG\_OEN** 配置是否使能 RNG 时钟输出到 pad 的时钟门控。

- 0: 禁止时钟信号通过  
1: 使能时钟信号通过  
(R/W)

**LP\_CLKRST\_LPBUS\_OEN** 配置是否使能 LP bus 时钟输出到 pad 的时钟门控。

- 0: 禁止时钟信号通过  
1: 使能时钟信号通过  
(R/W)

## Register 8.77. LP\_CLKRST\_LP\_CLK\_EN\_REG (0x0008)



**LP\_CLKRST\_FAST\_ORI\_GATE** 配置 LP\_FAST\_CLK 的时钟门控。

- O: 无效。时钟门控由硬件 FSM 控制  
1: 强制时钟通过门控  
(R/W)

#### Register 8.78. LP\_CLKRST\_LP\_RST\_EN\_REG (0x000C)

**LP\_CLKRST\_AON\_EFUSE\_CORE\_RESET\_EN** 配置是否复位 EFUSE\_CTRL always-on 部分。

0: 无效

1: 复位

(R/W)

**LP\_CLKRST\_RTC\_TIMER\_RESET\_EN** 配置是否复位 RTC\_TIMER。

0: 无效

1: 复位

(R/W)

**LP\_CLK\_RST\_WDT\_RESET\_EN** 配置是否复位 RTC\_WDT 和 SWD。

0: 无效

1: 复位

(R/W)

**LP\_CLKRST\_ANA\_PERI\_RESET\_EN** 配置是否复位模拟外设，包括欠压控制器。

0: 无效

1: 复位

(R/W)

## Register 8.79. LP\_CLKRST\_RESET\_CAUSE\_REG (0x0010)

LP_CLKRST_RESET_CAUSE_REG (0x0010)																														
(reserved) LP_CLKRST_COREO_RESET_CAUSE_CLR																														
(reserved) LP_CLKRST_RESET_CAUSE																														
Reset																														
31	30	29	28																											
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
5	4	0																												
0	0	0	Reset																											

RTC\_CLKRST\_RESET\_CAUSE 表示复位原因。

(RO)

LP\_CLKRST\_COREO\_RESET\_CAUSE\_CLR 配置是否触发复位原因为 0x0。

0: 无效

1: 触发复位原因为 0x0

(WT)

## Register 8.80. LP\_CLKRST\_CPU\_RESET\_REG (0x0014)

**LP\_CLKRST\_RTC\_WDT\_CPU\_RESET\_LENGTH** 配置 RTC\_WDT 复位 CPU 的时间长度。

单位: LP\_DYN\_FAST\_CLK  
(R/W)

**LP\_CLKRST\_RTC\_WDT\_CPU\_RESET\_EN** 配置 RTC\_WDT 是否能复位 CPU。

O: RTC\_WDT 超时时无法复位 CPU  
1:RTC\_WDT 超时时会复位 CPU  
(R/W)

**LP\_CLKRST\_CPU\_STALL\_WAIT** 配置 CPU 停顿状态 (CPU Stall) 到复位之间的时间间隔。

单位: LP\_DYN\_FAST\_CLK  
(R/W)

**LP\_CLKRST\_CPU\_STALL\_EN** 配置在 RTC\_WDT 和软件复位 CPU 之前是否进入 CPU 停顿状态。

0: 否  
1: 是  
(R/W)

#### Register 8.81. LP\_CLKRST\_FOSC\_CNTL\_REG (0x0018)

**LP\_CLKRST\_FOSC\_DFREQ** 配置 RC\_FAST\_CLK 频率，值越大，时钟周期越大。  
(R/W)

## Register 8.82. LP\_CLKRST\_CLK\_TO\_HP\_REG (0x0020)

**LP\_CLKRST\_ICG\_HP\_XTAL32K** 配置 XTAL32K\_CLK 到 HP System 的时钟门控。

- 0: 时钟无法到达 HP System
  - 1: 时钟能够到达 HP System  
(R/W)

**LP\_CLKRST\_ICG\_HP\_SOSC** 配置 RC\_SLOW\_CLK 到 HP System 的时钟门控。

- 0: 时钟无法到达 HP System  
1: 时钟能够到达 HP System  
(R/W)

**LP\_CLKRST\_ICG\_HP\_FOSC** 配置 RC\_FAST\_CLK 到 HP System 的时钟门控。

- 0: 时钟无法到达 HP System
  - 1: 时钟能够到达 HP System  
(R/W)

#### Register 8.83. LP\_CLKRST\_LPMEM\_FORCE\_REG (0x0024)

**LP\_CLKRST\_LPMEM\_CLK\_FORCE\_ON** 配置是否强制打开 LP MEM 的时钟门控。

- 0: 无效。时钟门控由硬件 FSM 控制  
1: 强制打开时钟门控  
(R/W)

#### Register 8.84. LP\_CLKRST\_LPPERI\_REG (0x0028)

**LP\_CLKRST\_LP\_I2C\_CLK\_SEL** 配置 LP I2C 的时钟源。

0: LP\_FAST\_CLK

1: XTAL\_D2\_CLK

(R/W)

**LP\_CLKRST\_LP\_UART\_CLK\_SEL** 配置 LP UART 的时钟源。

0: LP\_FAST\_CLK

1: XTAL\_D2\_CLK

(R/W)

## Register 8.85. LP\_CLKRST\_XTAL32K\_REG (0x002C)

**LP\_CLKRST\_DRES\_XTAL32K** 配置 DRES。

(R/W)

**LP\_CLKRST\_DGM\_XTAL32K** 配置 DGM。

(R/W)

**LP\_CLKRST\_DBUF\_XTAL32K** 配置 DBUF。

(R/W)

**LP\_CLKRST\_DAC\_XTAL32K** 配置 DAC。

(R/W)

## Register 8.86. LP\_CLKRST\_DATE\_REG (0x03FC)

		LP_CLKRST_CLKRST_DATE	
31	30		0
0		0x2206090	Reset

**LP\_CLKRST\_CLKRST\_DATE** 版本控制寄存器  
(R/W)

# 第 9 章

## 芯片 Boot 控制

### 9.1 概述

芯片启动过程以及芯片的某些功能是在上电或硬件复位时由 Strapping 管脚和一些 eFuse 来确定的，具体包括以下功能：

- 控制 Boot 模式
- 控制 ROM 代码日志打印到 UART0
- 控制 JTAG 信号源
- 控制 SDIO 输入采样沿和输出驱动沿

ESP32-C6 共有五个 Strapping 管脚：

- MTMS
- MTDI
- GPIO8
- GPIO9
- GPIO15

在芯片复位过程中（请参考章节 [8 复位和时钟](#)），硬件将采样 Strapping 管脚电平存储到锁存器中，并一直保持到芯片掉电或下一次芯片复位。Strapping 管脚的锁存值可以通过软件从寄存器 [GPIO\\_STRAPPING](#) 中读取。

### 9.2 功能描述

本小节主要介绍芯片复位时的功能以及控制该功能使用到的 Strapping 管脚和 eFuse 组合模式。

**注意：**

请使用本章节所介绍的组合，其它组合可能会导致不可控结果。

#### 9.2.1 默认配置

GPIO9 默认连接内部上拉电阻。如果这一管脚没有外部连接或者连接的外部线路处于高阻抗状态，内部弱上拉将决定这一管脚输入电平的默认值，如表 [9.2-1](#) 所示。

表 9.2-1. 管脚默认上拉/下拉

管脚	默认值
MTMS	浮空
MTDI	浮空
GPIO8	浮空
GPIO9	上拉
GPIO15	浮空

如需改变 Strapping 管脚的默认值，用户可以应用外部下拉/上拉电阻，或者应用主机 MCU 的 GPIO 来控制 ESP32-C6 上电复位时的 Strapping 管脚电平。复位释放后，Strapping 管脚和普通管脚功能相同。

## 9.2.2 Boot 模式控制

复位释放后，GPIO8 和 GPIO9 共同控制 Boot 模式。表 9.2-2 列出了 GPIO8 和 GPIO9 的 Strapping 值及其对应的系统启动模式。

表 9.2-2. 系统启动模式

启动模式	GPIO9	GPIO8
SPI Boot 模式	1	x
Download Boot 模式	0	1


\* x: 无关项，该值被忽略

在 SPI Boot 模式下，ROM 引导加载程序通过从 SPI flash 中读取程序来启动系统。SPI Boot 模式可进一步细分为以下两种启动方式：

- 常规 flash 启动方式：支持安全启动。ROM 引导加载程序将程序从 flash 加载到 SRAM，并执行。在大多数实际应用场景中，上述执行的程序多为二级引导程序，该二级引导程序将启动最终的应用程序；
- 直接启动方式：不支持安全启动，程序直接从 flash 中运行。如需使能这一启动方式，请确保下载至 flash 的 bin 文件其前两个字为 Oxaedb041d。详细的启动流程，见图 9.2-1。

在 Download Boot 模式下，用户可通过 UART0 或 USB 接口将代码下载至 flash 中，或将程序加载到 SRAM 并在 SRAM 中运行程序。

芯片启动的具体流程见图 9.2-1。



\* 注意：图中的“Strapping Value”“1x”和“01”指 GPIO9 和 GPIO8 的组合值，见表 9.2-2。

图 9.2-1. 芯片启动流程

下面几个 eFuse 可用于控制启动模式的具体行为：

- EFUSE\_DIS\_FORCE\_DOWNLOAD

- 如果此 eFuse 设置为 0（默认），软件可通过设置 LP\_AON\_FORCE\_DOWNLOAD\_BOOT，触发 CPU 复位，将芯片启动模式强制从 SPI Boot 模式切换至 Download Boot 模式。这种情况下，硬件会将 GPIO\_STRAPPING[3:2] 的值从 “1x” 覆盖为 “01”；
- 如果此 eFuse 设置为 1，则禁用 LP\_AON\_FORCE\_DOWNLOAD\_BOOT。GPIO\_STRAPPING 的值不受影响。

- EFUSE\_DIS\_DOWNLOAD\_MODE

如果此 eFuse 设置为 1，则禁用 Download Boot 模式。`GPIO_STRAPPING` 的值则不受 `LP_AON_FORCE_DOWNLOAD_BOOT` 的影响。

- `EFUSE_ENABLE_SECURITY_DOWNLOAD`

如果此 eFuse 设置为 1，则在 Download Boot 模式下，只允许读取、写入和擦除明文 flash，不支持 SRAM 或寄存器操作。如已禁用 Download Boot 模式，请忽略此 eFuse。

- `EFUSE_DIS_DIRECT_BOOT` 如果此 eFuse 设置为 1，则禁用 Direct Boot 模式。

USB Serial/JTAG 控制器可将芯片从 SPI Boot 模式强制切换到 Download Boot 模式，或从 Download Boot 模式强制切换到 SPI Boot 模式。更多信息，请参考章节 [32 USB 串口/JTAG 控制器 \(USB\\_SERIAL\\_JTAG\)](#)。

### 9.2.3 ROM 代码日志打印控制

系统在 SPI Boot 启动模式下的早期阶段，ROM 代码日志可打印至：

- (默认) **UARTO 和 USB 串口/JTAG 控制器**
- **UARTO**
- **USB 串口/JTAG 控制器**

`EFUSE_UART_PRINT_CONTROL` 和 `GPIO8` 控制 ROM 日志打印至 **UARTO**，如表 9.2-3 ROM 日志打印 所示。

表 9.2-3. ROM 日志打印

eFuse <sup>1</sup>	GPIO8	ROM 代码日志打印
0	x	始终使能
1	0	使能
	1	关闭
2	0	关闭
	1	使能
3	x	始终关闭

<sup>1</sup> eFuse: `EFUSE_UART_PRINT_CONTROL`

`EFUSE_DIS_USB_SERIAL_JTAG_ROM_PRINT` 控制打印至 **USB 串口/JTAG 控制器**。该位为 1 时禁用打印至 USB 串口/JTAG 控制器。该位为 0，且 USB 串口/JTAG 控制器已通过 `EFUSE_DIS_USB_SERIAL_JTAG` 开启，ROM 日志可打印到 USB 串口/JTAG 控制器。

注意，在 `EFUSE_DIS_USB_SERIAL_JTAG_ROM_PRINT` 设置为 0，即可打印至 USB 的情况下，如果 USB Serial/JTAG 控制器已被禁用，则 ROM 代码将无法打印到 USB Serial/JTAG 控制器。

### 9.2.4 JTAG 信号源控制

在系统启动早期阶段，`GPIO15` 与 `EFUSE_DIS_PAD_JTAG`、`EFUSE_DIS_USB_JTAG` 和 `EFUSE_JTAG_SEL_ENABLE` 一起控制 JTAG 信号源，见表 9.2-4。

表 9.2-4. JTAG 信号源控制

eFuse 1 <sup>a</sup>	eFuse 2 <sup>b</sup>	eFuse 3 <sup>c</sup>	GPIO15	JTAG 信号源
0	0	0	x	JTAG 信号来自 USB Serial/JTAG 控制器
		1	0	JTAG 信号来自相应管脚 <sup>d</sup>
		1	x	JTAG 信号来自 USB Serial/JTAG 控制器
0	1	x	x	JTAG 信号来自相应管脚 <sup>d</sup>
1	0	x	x	JTAG 信号来自 USB Serial/JTAG 控制器
1	1	x	x	JTAG 被禁用

<sup>a</sup> eFuse 1: EFUSE\_DIS\_PAD\_JTAG<sup>b</sup> eFuse 2: EFUSE\_DIS\_USB\_JTAG<sup>c</sup> eFuse 3: EFUSE\_JTAG\_SEL\_ENABLE<sup>d</sup> JTAG 管脚: MTDI、MTCK、MTMS 和 MTDO

## 9.2.5 SDIO 输入采样沿和输出驱动沿控制

MTMS 和 MTDI 管脚可用于调节 SDIO 输入采样沿和输出驱动沿。详见表 9.2-5。更多有关 SDIO 的信息，见章节 34 SDIO 从机控制器 (SDIO)。

表 9.2-5. SDIO 输入采样沿/输出驱动沿控制

MTMS	MTDI	沿控制
0	0	下降沿采样下降沿输出
0	1	下降沿采样上升沿输出
1	0	上升沿采样下降沿输出
1	1	上升沿采样上升沿输出

# 第 10 章

## 中断矩阵 (INTMTX)

### 10.1 概述

ESP32-C6 中断矩阵将任一外部中断源单独映射到 ESP-RISC-V CPU 的任一外部中断上，以便在外设中断信号产生后，及时通知 CPU 进行处理。

ESP32-C6 有 77 个外部中断源，但 CPU 只支持 28 个中断。因此，将这些外部中断源映射至 CPU 中断必须使用中断矩阵。

**说明:**

本章节只涉及将外部中断源映射到 CPU 中断，关于中断配置、中断向量表、中断服务程序推荐处理机制请参考章节 1 高性能处理器。

### 10.2 特性

ESP32-C6 的中断矩阵模块具有如下特性：

- 接收 77 个外部中断源作为输入
- 生成 28 个 CPU 的外部中断作为输出
- 支持查询外部中断源当前的中断状态
- 支持将多个中断源映射到单个 CPU 中断（即共享中断）

中断矩阵的结构如图 10.2-1 所示。




图 10.2-1. 中断矩阵结构图

## 10.3 功能描述

### 10.3.1 外部中断源

ESP32-C6 共有 77 个外部中断源。表 10.3-1 列出了所有外部中断源及其对应的中断源映射寄存器与中断状态寄存器。

- “No.”：表示外部中断源序号，范围：0 ~ 76
- “章节”：详细描述外部中断源的章节
- “中断源”：外部中断源名称
- “中断源映射寄存器”：用于将外部中断源分配至 CPU 外部中断
- “中断状态寄存器”：用于读取中断源的中断状态
  - “中断状态寄存器 - 位”：表示在中断状态寄存器中的比特位置，用于记录相应中断源的状态
  - “中断状态寄存器 - 名称”：表示中断状态寄存器的名称

表 10.3-1. CPU 外部中断源映射寄存器、外部中断状态寄存器、外部中断源

No.	章节	中断源	中断源映射寄存器	位	中断状态寄存器名称
0	n/a	保留	保留	0	
1	n/a	保留	保留	1	
2	n/a	保留	保留	2	
3	n/a	保留	保留	3	
4	n/a	保留	保留	4	
5	n/a	保留	保留	5	
6	n/a	保留	保留	6	
7	n/a	保留	保留	7	
8	n/a	保留	保留	8	
9	n/a	保留	保留	9	
10	n/a	保留	保留	10	
11	n/a	保留	保留	11	
12	n/a	保留	保留	12	
13	低功耗管理	PMU_INTR	INTMTX_COREO_PMU_INTR_MAP_REG	13	
14	eFuse 控制器 (eFuse)	EFUSE_INTR	INTMTX_COREO_EFUSE_INTR_MAP_REG	14	
15	低功耗管理	LP_RTC_TIMER_INTR	INTMTX_COREO_LP_RTC_TIMER_INTR_MAP_REG	15	
16	UART 控制器 (UART, LP_UART, UHCI)	LP_UART_INTR	INTMTX_COREO_LP_UART_INTR_MAP_REG	16	INTMTX_COREO_INT_STATUS_0_REG
17	I2C 控制器 (I2C)	LP_I2C_INTR	INTMTX_COREO_LP_I2C_INTR_MAP_REG	17	
18	看门狗定时器 (WDT)	LP_WDT_INTR	INTMTX_COREO_LP_WDT_INTR_MAP_REG	18	
19	系统寄存器	LP_PERI_TIMEOUT_INTR	INTMTX_COREO_LP_PERI_TIMEOUT_INTR_MAP_REG	19	
20	权限控制	LP_APM_MO_INTR	INTMTX_COREO_LP_APM_MO_INTR_MAP_REG	20	
21	权限控制	LP_APM_M1_INTR	INTMTX_COREO_LP_APM_M1_INTR_MAP_REG	21	
22	高性能处理器	CPU_INTR_FROM_CPU_0	INTMTX_COREO_CPU_INTR_FROM_CPU_0_MAP_REG	22	
23	高性能处理器	CPU_INTR_FROM_CPU_1	INTMTX_COREO_CPU_INTR_FROM_CPU_1_MAP_REG	23	
24	高性能处理器	CPU_INTR_FROM_CPU_2	INTMTX_COREO_CPU_INTR_FROM_CPU_2_MAP_REG	24	
25	高性能处理器	CPU_INTR_FROM_CPU_3	INTMTX_COREO_CPU_INTR_FROM_CPU_3_MAP_REG	25	
26	辅助调试 (ASSIST_DEBUG)	ASSIST_DEBUG_INTR	INTMTX_COREO_ASSIST_DEBUG_INTR_MAP_REG	26	
27	高性能处理器	TRACE_INTR	INTMTX_COREO_TRACE_INTR_MAP_REG	27	
28	n/a	保留	保留	28	
29	系统寄存器	CPU_PERI_TIMEOUT_INTR_0	INTMTX_COREO_CPU_PERI_TIMEOUT_INTR_MAP_REG	29	
30	IO MUX 和 GPIO 交换矩阵 (GPIO, IO MUX)	GPIO_INTERRUPT_PRO	INTMTX_COREO_GPIO_INTERRUPT_PRO_MAP_REG	30	
31	n/a	保留	保留	31	

No.	章节	中断源	中断源映射寄存器	位	中断状态寄存器名称
32	n/a	保留	保留	0	
33	系统寄存器	HP_PERI_TIMEOUT_INTR	INTMTX_COREO_HP_PERI_TIMEOUT_INTR_MAP_REG	1	
34	n/a	保留	保留	2	
35	权限控制	HP_APM_MO_INTR	INTMTX_COREO_HP_APM_MO_INTR_MAP_REG	3	
36	权限控制	HP_APM_M1_INTR	INTMTX_COREO_HP_APM_M1_INTR_MAP_REG	4	
37	权限控制	HP_APM_M2_INTR	INTMTX_COREO_HP_APM_M2_INTR_MAP_REG	5	
38	权限控制	HP_APM_M3_INTR	INTMTX_COREO_HP_APM_M3_INTR_MAP_REG	6	
39	权限控制	LP_APPO_INTR	INTMTX_COREO_LP_APPO_INTR_MAP_REG	7	
40	SPI 控制器 (SPI)	MSPI_INTR	INTMTX_COREO_MSPI_INTR_MAP_REG	8	
41	I2S 控制器 (I2S)	I2S_INTR	INTMTX_COREO_I2S_INTR_MAP_REG	9	
42	UART 控制器 (UART, LP_UART, UHCI)	UHCIO_INTR	INTMTX_COREO_UHCIO_INTR_MAP_REG	10	
43	UART 控制器 (UART, LP_UART, UHCI)	UARTO_INTR	INTMTX_COREO_UARTO_INTR_MAP_REG	11	
44	UART 控制器 (UART, LP_UART, UHCI)	UART1_INTR	INTMTX_COREO_UART1_INTR_MAP_REG	12	
45	LED PWM 控制器 (LEDC)	LEDC_INTR	INTMTX_COREO_LEDC_INTR_MAP_REG	13	
46	双线汽车接口 (TWAI)	TWAIO_INTR	INTMTX_COREO_TWAIO_INTR_MAP_REG	14	
47	双线汽车接口 (TWAI)	TWAI1_INTR	INTMTX_COREO_TWAI1_INTR_MAP_REG	15	
48	USB 串口/JTAG 控制器 (USB_SERIAL_JTAG)	USB_SERIAL_JTAG_INTR	INTMTX_COREO_USB_INTR_MAP_REG	16	INTMTX_COREO_INT_STATUS_1_REG
49	红外遥控 (RMT)	RMT_INTR	INTMTX_COREO_RMT_INTR_MAP_REG	17	
50	I2C 控制器 (I2C)	I2C_EXTO_INTR	INTMTX_COREO_I2C_EXTO_INTR_MAP_REG	18	
51	定时器组 (TIMG)	TGO_TO_INTR	INTMTX_COREO_TGO_TO_INTR_MAP_REG	19	
52	n/a	保留	保留	20	
53	定时器组 (TIMG)	TGO_WDT_INTR	INTMTX_COREO_TGO_WDT_INTR_MAP_REG	21	
54	定时器组 (TIMG)	TG1_TO_INTR	INTMTX_COREO_TG1_TO_INTR_MAP_REG	22	
55	n/a	保留	保留	23	
56	定时器组 (TIMG)	TG1_WDT_INTR	INTMTX_COREO_TG1_WDT_INTR_MAP_REG	24	
57	系统定时器 (SYSTIMER)	SYSTIMER_TARGET0_INTR	INTMTX_COREO_SYSTIMER_TARGET0_INTR_MAP_REG	25	
58	系统定时器 (SYSTIMER)	SYSTIMER_TARGET1_INTR	INTMTX_COREO_SYSTIMER_TARGET1_INTR_MAP_REG	26	
59	系统定时器 (SYSTIMER)	SYSTIMER_TARGET2_INTR	INTMTX_COREO_SYSTIMER_TARGET2_INTR_MAP_REG	27	
60	片上传感器与模拟信号处理	APB_ADC_INTR	INTMTX_COREO_APB_ADC_INTR_MAP_REG	28	
61	电机控制脉宽调制器 (MCPWM)	PWM_INTR	INTMTX_COREO_PWM_INTR_MAP_REG	29	
62	脉冲计数控制器 (PCNT)	PCNT_INTR	INTMTX_COREO_PCNT_INTR_MAP_REG	30	
63	并行 IO 控制器 (PARL_IO)	PARL_IO_INTR	INTMTX_COREO_PARL_IO_INTR_MAP_REG	31	

No.	章节	中断源	中断源映射寄存器	位	中断状态寄存器名称
64	复位和时钟	SLCO_INTR	INTMTX_COREO_SLCO_INTR_MAP_REG	0	
65	复位和时钟	SLC1_INTR	INTMTX_COREO_SLC1_INTR_MAP_REG	1	
66	通用 DMA 控制器 (GDMA)	GDMA_IN_CHO_INTR	INTMTX_COREO_DMA_IN_CHO_INTR_MAP_REG	2	
67	通用 DMA 控制器 (GDMA)	GDMA_IN_CH1_INTR	INTMTX_COREO_DMA_IN_CH1_INTR_MAP_REG	3	
68	通用 DMA 控制器 (GDMA)	GDMA_IN_CH2_INTR	INTMTX_COREO_DMA_IN_CH2_INTR_MAP_REG	4	
69	通用 DMA 控制器 (GDMA)	GDMA_OUT_CHO_INTR	INTMTX_COREO_DMA_OUT_CHO_INTR_MAP_REG	5	
70	通用 DMA 控制器 (GDMA)	GDMA_OUT_CH1_INTR	INTMTX_COREO_DMA_OUT_CH1_INTR_MAP_REG	6	
71	通用 DMA 控制器 (GDMA)	GDMA_OUT_CH2_INTR	INTMTX_COREO_DMA_OUT_CH2_INTR_MAP_REG	7	
72	SPI 控制器 (SPI)	GPSPi2_INTR	INTMTX_COREO_GPSPi2_INTR_MAP_REG	8	
73	AES 加速器 (AES)	AES_INTR	INTMTX_COREO_AES_INTR_MAP_REG	9	
74	SHA 加速器 (SHA)	SHA_INTR	INTMTX_COREO_SHA_INTR_MAP_REG	10	
75	RSA 加速器 (RSA)	RSA_INTR	INTMTX_COREO_RSA_INTR_MAP_REG	11	
76	ECC 加速器 (ECC)	ECC_INTR	INTMTX_COREO_ECC_INTR_MAP_REG	12	INTMTX_COREO_INT_STATUS_2_REG

### 10.3.2 CPU 中断

ESP32-C6 采用非 RISC-V 标准规范中断机制，CPU 共有 32 个中断号 (0 ~ 31)，其中 0、3、4、7 号中断仅在 CPU 内部使用，其余 28 个中断（中断号为 1、2、5、6、8 ~ 31）可供中断矩阵使用。每个中断：

- 优先级可设置为 1 ~ 15（数字越大优先级越高）；
- 可配置为电平触发或者边沿触发；
- 可通过设置中断阈值屏蔽低优先级的中断。

**说明：**

CPU 中断的具体功能及配置见章节 1 高性能处理器。

### 10.3.3 分配外部中断源至 CPU 外部中断

在本小节中，我们将使用以下术语描述中断矩阵相关操作：

- Source\_X：代表某个外部中断源，其中 X 为中断源编号，详见表 10.3-1。
- INTMTX\_COREO\_SOURCE\_X\_INTR\_MAP\_REG：CPU 外部中断源 (Source\_X) 的中断源映射寄存器。
- Num\_P：CPU 中断编号，范围：1、2、5、6、8 ~ 31。
- Interrupt\_P：表示中断号为 Num\_P 的 CPU 中断。

#### 10.3.3.1 分配一个外部中断源 Source\_X 至 CPU 外部中断

将外部中断源 Source\_X 对应的寄存器 INTMTX\_COREO\_SOURCE\_X\_INTR\_MAP\_REG 配成 Num\_P，即可将该中断源分配至序号为 Num\_P 的 CPU 中断 (Interrupt\_P)。

#### 10.3.3.2 分配多个外部中断源 Source\_X 至 CPU 外部中断

将各个中断源对应的寄存器 INTMTX\_COREO\_SOURCE\_X\_INTR\_MAP\_REG 均配置成相同的 Num\_P，即可将多个中断源 Source\_X 分配至同一 CPU 外部中断 Interrupt\_P。上述任一外设中断均会触发 CPU 外部中断 Interrupt\_P。待中断触发后，CPU 需查询中断状态寄存器，判断产生中断的外设。更多信息，见章节 1 高性能处理器。

#### 10.3.3.3 关闭 CPU 外部中断源 Source\_X

将中断源对应的寄存器 INTMTX\_COREO\_SOURCE\_X\_INTR\_MAP\_REG 配置成 0，即可关闭外部中断源。

### 10.3.4 查询外部中断源当前的中断状态

配置开启外设中断源后，读取寄存器 INTMTX\_COREO\_INT\_STATUS\_n\_REG（只读）中特定位的值可以获取 CPU 外部中断源当前的中断状态。寄存器 INTMTX\_COREO\_INT\_STATUS\_n\_REG 与外部中断源的对应关系如表 10.3-1 所示。

## 10.4 寄存器列表

### 10.4.1 中断矩阵寄存器列表

本小节的所有地址均为相对于中断矩阵基地址的地址偏移量（相对地址），具体基地址请见章节 5 系统和存储器 中的表 5.3-2。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

名称	描述	地址	访问
<b>中断源映射寄存器</b>			
INTMTX_COREO_PMU_INTR_MAP_REG	PMU_INTR 中断源映射寄存器	0x0034	R/W
INTMTX_COREO_EFUSE_INTR_MAP_REG	EFUSE_INTR 中断源映射寄存器	0x0038	R/W
INTMTX_COREO_LP_RTC_TIMER_INTR_MAP_REG	LP_RTC_TIMER_INTR 中断源映射寄存器	0x003C	R/W
INTMTX_COREO_LP_UART_INTR_MAP_REG	LP_UART_INTR 中断源映射寄存器	0x0040	R/W
INTMTX_COREO_LP_I2C_INTR_MAP_REG	LP_I2C_INTR 中断源映射寄存器	0x0044	R/W
INTMTX_COREO_LP_WDT_INTR_MAP_REG	LP_WDT_INTR 中断源映射寄存器	0x0048	R/W
INTMTX_COREO_LP_PERI_TIMEOUT_INTR_MAP_REG	LP_PERI_TIMEOUT_INTR 中断源映射寄存器	0x004C	R/W
INTMTX_COREO_LP_APM_MO_INTR_MAP_REG	LP_APM_MO_INTR 中断源映射寄存器	0x0050	R/W
INTMTX_COREO_LP_APM_M1_INTR_MAP_REG	LP_APM_M1_INTR 中断源映射寄存器	0x0054	R/W
INTMTX_COREO_CPU_INTR_FROM_CPU_0_MAP_REG	CPU_INTR_FROM_CPU_0 中断源映射寄存器	0x0058	R/W
INTMTX_COREO_CPU_INTR_FROM_CPU_1_MAP_REG	CPU_INTR_FROM_CPU_1 中断源映射寄存器	0x005C	R/W
INTMTX_COREO_CPU_INTR_FROM_CPU_2_MAP_REG	CPU_INTR_FROM_CPU_2 中断源映射寄存器	0x0060	R/W
INTMTX_COREO_CPU_INTR_FROM_CPU_3_MAP_REG	CPU_INTR_FROM_CPU_3 中断源映射寄存器	0x0064	R/W
INTMTX_COREO_ASSIST_DEBUG_INTR_MAP_REG	ASSIST_DEBUG_INTR 中断源映射寄存器	0x0068	R/W
INTMTX_COREO_TRACE_INTR_MAP_REG	TRACE_INTR 中断源映射寄存器	0x006C	R/W
INTMTX_COREO_CPU_PERI_TIMEOUT_INTR_MAP_REG	CPU_PERI_TIMEOUT_INTR 中断源映射寄存器	0x0074	R/W
INTMTX_COREO_GPIO_INTERRUPT_PRO_MAP_REG	GPIO_INTERRUPT_PRO 中断源映射寄存器	0x0078	R/W
INTMTX_COREO_HP_PERI_TIMEOUT_INTR_MAP_REG	HP_PERI_TIMEOUT_INTR 中断源映射寄存器	0x0084	R/W
INTMTX_COREO_HP_APM_MO_INTR_MAP_REG	HP_APM_MO_INTR 中断源映射寄存器	0x008C	R/W
INTMTX_COREO_HP_APM_M1_INTR_MAP_REG	HP_APM_M1_INTR 中断源映射寄存器	0x0090	R/W
INTMTX_COREO_HP_APM_M2_INTR_MAP_REG	HP_APM_M2_INTR 中断源映射寄存器	0x0094	R/W

名称	描述	地址	访问
INTMTX_COREO_HP_APM_M3_INTR_MAP_REG	HP_APM_M3_INTR 中断源映射寄存器	0x0098	R/W
INTMTX_COREO_LP_APMD_INTR_MAP_REG	LP_APMD_INTR 中断源映射寄存器	0x009C	R/W
INTMTX_COREO_MSPI_INTR_MAP_REG	MSPI_INTR 中断源映射寄存器	0x00A0	R/W
INTMTX_COREO_I2S_INTR_MAP_REG	I2S_INTR 中断源映射寄存器	0x00A4	R/W
INTMTX_COREO_UHCIO_INTR_MAP_REG	UHCIO_INTR 中断源映射寄存器	0x00A8	R/W
INTMTX_COREO_UART0_INTR_MAP_REG	UART0_INTR 中断源映射寄存器	0x00AC	R/W
INTMTX_COREO_UART1_INTR_MAP_REG	UART1_INTR 中断源映射寄存器	0x00B0	R/W
INTMTX_COREO_LED_C_INTR_MAP_REG	LED_C_INTR 中断源映射寄存器	0x00B4	R/W
INTMTX_COREO_TWAIO_INTR_MAP_REG	TWAIO_INTR 中断源映射寄存器	0x00B8	R/W
INTMTX_COREO_TWAI1_INTR_MAP_REG	TWAI1_INTR 中断源映射寄存器	0x00BC	R/W
INTMTX_COREO_USB_INTR_MAP_REG	USB_SERIAL_JTAG_INTR 中断源映射寄存器	0x00C0	R/W
INTMTX_COREO_RMT_INTR_MAP_REG	RMT_INTR 中断源映射寄存器	0x00C4	R/W
INTMTX_COREO_I2C_EXTO_INTR_MAP_REG	I2C_EXTO_INTR 中断源映射寄存器	0x00C8	R/W
INTMTX_COREO_TGO_TO_INTR_MAP_REG	TGO_TO_INTR 中断源映射寄存器	0x00CC	R/W
INTMTX_COREO_TGO_WDT_INTR_MAP_REG	TGO_WDT_INTR 中断源映射寄存器	0x00D4	R/W
INTMTX_COREO_TG1_TO_INTR_MAP_REG	TG1_TO_INTR 中断源映射寄存器	0x00D8	R/W
INTMTX_COREO_TG1_WDT_INTR_MAP_REG	TG1_WDT_INTR 中断源映射寄存器	0x00E0	R/W
INTMTX_COREO_SYSTIMER_TARGET0_INTR_MAP_REG	SYSTIMER_TARGET0_INTR 中断源映射寄存器	0x00E4	R/W
INTMTX_COREO_SYSTIMER_TARGET1_INTR_MAP_REG	SYSTIMER_TARGET1_INTR 中断源映射寄存器	0x00E8	R/W
INTMTX_COREO_SYSTIMER_TARGET2_INTR_MAP_REG	SYSTIMER_TARGET2_INTR 中断源映射寄存器	0x00EC	R/W
INTMTX_COREO_APB_ADC_INTR_MAP_REG	APB_ADC_INTR 中断源映射寄存器	0x00F0	R/W
INTMTX_COREO_PWM_INTR_MAP_REG	PWM_INTR 中断源映射寄存器	0x00F4	R/W
INTMTX_COREO_PCNT_INTR_MAP_REG	PCNT_INTR 中断源映射寄存器	0x00F8	R/W
INTMTX_COREO_PARL_IO_INTR_MAP_REG	PARL_IO_INTR 中断源映射寄存器	0x00FC	R/W
INTMTX_COREO_SLCO_INTR_MAP_REG	SLCO_INTR 中断源映射寄存器	0x0100	R/W
INTMTX_COREO_SLC1_INTR_MAP_REG	SLC1_INTR 中断源映射寄存器	0x0104	R/W
INTMTX_COREO_DMA_IN_CHO_INTR_MAP_REG	GDMA_IN_CHO_INTR 中断源映射寄存器	0x0108	R/W
INTMTX_COREO_DMA_IN_CH1_INTR_MAP_REG	GDMA_IN_CH1_INTR 中断源映射寄存器	0x010C	R/W
INTMTX_COREO_DMA_IN_CH2_INTR_MAP_REG	GDMA_IN_CH2_INTR 中断源映射寄存器	0x0110	R/W

名称	描述	地址	访问
INTMTX_COREO_DMA_OUT_CHO_INTR_MAP_REG	GDMA_OUT_CHO_INTR 中断源映射寄存器	0x0114	R/W
INTMTX_COREO_DMA_OUT_CH1_INTR_MAP_REG	GDMA_OUT_CH1_INTR 中断源映射寄存器	0x0118	R/W
INTMTX_COREO_DMA_OUT_CH2_INTR_MAP_REG	GDMA_OUT_CH2_INTR 中断源映射寄存器	0x011C	R/W
INTMTX_COREO_GPSPI2_INTR_MAP_REG	COREO_GPSPI2_INTR 中断源映射寄存器	0x0120	R/W
INTMTX_COREO_AES_INTR_MAP_REG	AES_INTR 中断源映射寄存器	0x0124	R/W
INTMTX_COREO_SHA_INTR_MAP_REG	SHA_INTR 中断源映射寄存器	0x0128	R/W
INTMTX_COREO_RSA_INTR_MAP_REG	RSA_INTR 中断源映射寄存器	0x012C	R/W
INTMTX_COREO_ECC_INTR_MAP_REG	ECC_INTR 中断源映射寄存器	0x0130	R/W
<b>中断状态寄存器</b>			
INTMTX_COREO_INT_STATUS_0_REG	中断源 0 ~ 31 状态寄存器	0x0134	RO
INTMTX_COREO_INT_STATUS_1_REG	中断源 32 ~ 63 状态寄存器	0x0138	RO
INTMTX_COREO_INT_STATUS_2_REG	中断源 64 ~ 76 状态寄存器	0x013C	RO
<b>版本寄存器</b>			
INTMTX_COREO_INTERRUPT_REG_DATE_REG	版本控制寄存器	0x07FC	R/W

## 10.4.2 中断优先级寄存器列表

本小节的所有地址均为相对于中断优先级基地址的地址偏移量（相对地址），具体基地址请见章节 5 系统和存储器 中的表 5.3-2。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

名称	描述	地址	访问
<b>配置寄存器</b>			
INTPRI_COREO_CPU_INT_ENABLE_REG	CPU 中断使能配置寄存器	0x0000	R/W
INTPRI_COREO_CPU_INT_TYPE_REG	CPU 中断类型配置寄存器	0x0004	R/W
INTPRI_COREO_CPU_INT_EIP_STATUS_REG	CPU 中断阻塞状态寄存器	0x0008	RO
INTPRI_COREO_CPU_INT_PRI_0_REG	CPU 中断优先级配置寄存器 0	0x000C	R/W
INTPRI_COREO_CPU_INT_PRI_1_REG	CPU 中断优先级配置寄存器 1	0x0010	R/W
INTPRI_COREO_CPU_INT_PRI_2_REG	CPU 中断优先级配置寄存器 2	0x0014	R/W

名称	描述	地址	访问
INTPRI_CORE0_CPU_INT_PRI_3_REG	CPU 中断优先级配置寄存器 3	0x0018	R/W
INTPRI_CORE0_CPU_INT_PRI_4_REG	CPU 中断优先级配置寄存器 4	0x001C	R/W
INTPRI_CORE0_CPU_INT_PRI_5_REG	CPU 中断优先级配置寄存器 5	0x0020	R/W
INTPRI_CORE0_CPU_INT_PRI_6_REG	CPU 中断优先级配置寄存器 6	0x0024	R/W
INTPRI_CORE0_CPU_INT_PRI_7_REG	CPU 中断优先级配置寄存器 7	0x0028	R/W
INTPRI_CORE0_CPU_INT_PRI_8_REG	CPU 中断优先级配置寄存器 8	0x002C	R/W
INTPRI_CORE0_CPU_INT_PRI_9_REG	CPU 中断优先级配置寄存器 9	0x0030	R/W
INTPRI_CORE0_CPU_INT_PRI_10_REG	CPU 中断优先级配置寄存器 10	0x0034	R/W
INTPRI_CORE0_CPU_INT_PRI_11_REG	CPU 中断优先级配置寄存器 11	0x0038	R/W
INTPRI_CORE0_CPU_INT_PRI_12_REG	CPU 中断优先级配置寄存器 12	0x003C	R/W
INTPRI_CORE0_CPU_INT_PRI_13_REG	CPU 中断优先级配置寄存器 13	0x0040	R/W
INTPRI_CORE0_CPU_INT_PRI_14_REG	CPU 中断优先级配置寄存器 14	0x0044	R/W
INTPRI_CORE0_CPU_INT_PRI_15_REG	CPU 中断优先级配置寄存器 15	0x0048	R/W
INTPRI_CORE0_CPU_INT_PRI_16_REG	CPU 中断优先级配置寄存器 16	0x004C	R/W
INTPRI_CORE0_CPU_INT_PRI_17_REG	CPU 中断优先级配置寄存器 17	0x0050	R/W
INTPRI_CORE0_CPU_INT_PRI_18_REG	CPU 中断优先级配置寄存器 18	0x0054	R/W
INTPRI_CORE0_CPU_INT_PRI_19_REG	CPU 中断优先级配置寄存器 19	0x0058	R/W
INTPRI_CORE0_CPU_INT_PRI_20_REG	CPU 中断优先级配置寄存器 20	0x005C	R/W
INTPRI_CORE0_CPU_INT_PRI_21_REG	CPU 中断优先级配置寄存器 21	0x0060	R/W
INTPRI_CORE0_CPU_INT_PRI_22_REG	CPU 中断优先级配置寄存器 22	0x0064	R/W
INTPRI_CORE0_CPU_INT_PRI_23_REG	CPU 中断优先级配置寄存器 23	0x0068	R/W
INTPRI_CORE0_CPU_INT_PRI_24_REG	CPU 中断优先级配置寄存器 24	0x006C	R/W
INTPRI_CORE0_CPU_INT_PRI_25_REG	CPU 中断优先级配置寄存器 25	0x0070	R/W
INTPRI_CORE0_CPU_INT_PRI_26_REG	CPU 中断优先级配置寄存器 26	0x0074	R/W
INTPRI_CORE0_CPU_INT_PRI_27_REG	CPU 中断优先级配置寄存器 27	0x0078	R/W
INTPRI_CORE0_CPU_INT_PRI_28_REG	CPU 中断优先级配置寄存器 28	0x007C	R/W
INTPRI_CORE0_CPU_INT_PRI_29_REG	CPU 中断优先级配置寄存器 29	0x0080	R/W
INTPRI_CORE0_CPU_INT_PRI_30_REG	CPU 中断优先级配置寄存器 30	0x0084	R/W
INTPRI_CORE0_CPU_INT_PRI_31_REG	CPU 中断优先级配置寄存器 31	0x0088	R/W

名称	描述	地址	访问
INTPRI_CORE0_CPU_INT_THRESH_REG	CPU 中断阈值配置寄存器	0x008C	R/W
INTPRI_CORE0_CPU_INT_CLEAR_REG	CPU 中断清零寄存器	0x00A8	R/W
<b>中断寄存器</b>			
INTPRI_CPU_INTR_FROM_CPU_0_REG	CPU_INTR_FROM_CPU_0 中断源映射寄存器	0x0090	R/W
INTPRI_CPU_INTR_FROM_CPU_1_REG	CPU_INTR_FROM_CPU_1 中断源映射寄存器	0x0094	R/W
INTPRI_CPU_INTR_FROM_CPU_2_REG	CPU_INTR_FROM_CPU_2 中断源映射寄存器	0x0098	R/W
INTPRI_CPU_INTR_FROM_CPU_3_REG	CPU_INTR_FROM_CPU_3 中断源映射寄存器	0x009C	R/W
<b>版本寄存器</b>			
INTPRI_DATE_REG	版本控制寄存器	0x00A0	R/W

## 10.5 寄存器

### 10.5.1 中断矩阵寄存器

本小节的所有地址均为相对于中断矩阵基地址的地址偏移量（相对地址），具体基址请见章节 5 系统和存储器 中的表 5.3-2。

Register 10.1. INTMTX\_COREO\_PMU\_INTR\_MAP\_REG (0x0034)

Register 10.2. INTMTX\_COREO\_EFUSE\_INTR\_MAP\_REG (0x0038)

Register 10.3. INTMTX\_COREO\_LP\_RTC\_TIMER\_INTR\_MAP\_REG (0x003C)

Register 10.4. INTMTX\_COREO\_LP\_UART\_INTR\_MAP\_REG (0x0040)

Register 10.5. INTMTX\_COREO\_LP\_I2C\_INTR\_MAP\_REG (0x0044)

Register 10.6. INTMTX\_COREO\_LP\_WDT\_INTR\_MAP\_REG (0x0048)

Register 10.7. INTMTX\_COREO\_LP\_PERI\_TIMEOUT\_INTR\_MAP\_REG (0x004C)

Register 10.8. INTMTX\_COREO\_LP\_APM\_MO\_INTR\_MAP\_REG (0x0050)

Register 10.9. INTMTX\_COREO\_LP\_APM\_M1\_INTR\_MAP\_REG (0x0054)

Register 10.10. INTMTX\_COREO\_CPU\_INTR\_FROM\_CPU\_0\_MAP\_REG (0x0058)

Register 10.11. INTMTX\_COREO\_CPU\_INTR\_FROM\_CPU\_1\_MAP\_REG (0x005C)

Register 10.12. INTMTX\_COREO\_CPU\_INTR\_FROM\_CPU\_2\_MAP\_REG (0x0060)

Register 10.13. INTMTX\_COREO\_CPU\_INTR\_FROM\_CPU\_3\_MAP\_REG (0x0064)

Register 10.14. INTMTX\_COREO\_ASSIST\_DEBUG\_INTR\_MAP\_REG (0x0068)

Register 10.15. INTMTX\_COREO\_TRACE\_INTR\_MAP\_REG (0x006C)

Register 10.16. INTMTX\_COREO\_CPU\_PERI\_TIMEOUT\_INTR\_MAP\_REG (0x0074)

Register 10.17. INTMTX\_COREO\_GPIO\_INTERRUPT\_PRO\_MAP\_REG (0x0078)

Register 10.18. INTMTX\_COREO\_HP\_PERI\_TIMEOUT\_INTR\_MAP\_REG (0x0084)

Register 10.19. INTMTX\_COREO\_HP\_APM\_MO\_INTR\_MAP\_REG (0x008C)

Register 10.20. INTMTX\_COREO\_HP\_APM\_M1\_INTR\_MAP\_REG (0x0090)

Register 10.21. INTMTX\_COREO\_HP\_APM\_M2\_INTR\_MAP\_REG (0x0094)

Register 10.22. INTMTX\_COREO\_HP\_APM\_M3\_INTR\_MAP\_REG (0x0098)

Register 10.23. INTMTX\_COREO\_LP\_APMS\_INTR\_MAP\_REG (0x009C)

Register 10.24. INTMTX\_COREO\_MSPI\_INTR\_MAP\_REG (0x00A0)

Register 10.25. INTMTX\_COREO\_I2S\_INTR\_MAP\_REG (0x00A4)

Register 10.26. INTMTX\_COREO\_UHCIO\_INTR\_MAP\_REG (0x00A8)


Register 10.27. INTMTX\_COREO\_UART0\_INTR\_MAP\_REG (0x00AC)

Register 10.28. INTMTX\_COREO\_UART1\_INTR\_MAP\_REG (0x00B0)

Register 10.29. INTMTX\_COREO\_LED\_C\_INTR\_MAP\_REG (0x00B4)

Register 10.30. INTMTX\_COREO\_TWAIO\_INTR\_MAP\_REG (0x00B8)

Register 10.31. INTMTX\_COREO\_TWAI1\_INTR\_MAP\_REG (0x00BC)  
Register 10.32. INTMTX\_COREO\_USB\_INTR\_MAP\_REG (0x00CO)  
Register 10.33. INTMTX\_COREO\_RMT\_INTR\_MAP\_REG (0x00C4)  
Register 10.34. INTMTX\_COREO\_I2C\_EXTO\_INTR\_MAP\_REG (0x00C8)  
Register 10.35. INTMTX\_COREO\_TGO\_TO\_INTR\_MAP\_REG (0x00CC)  
Register 10.36. INTMTX\_COREO\_TGO\_WDT\_INTR\_MAP\_REG (0x00D4)  
Register 10.37. INTMTX\_COREO\_TG1\_TO\_INTR\_MAP\_REG (0x00D8)  
Register 10.38. INTMTX\_COREO\_TG1\_WDT\_INTR\_MAP\_REG (0x00E0)  
Register 10.39. INTMTX\_COREO\_SYSTIMER\_TARGET0\_INTR\_MAP\_REG (0x00E4)  
Register 10.40. INTMTX\_COREO\_SYSTIMER\_TARGET1\_INTR\_MAP\_REG (0x00E8)  
Register 10.41. INTMTX\_COREO\_SYSTIMER\_TARGET2\_INTR\_MAP\_REG (0x00EC)  
Register 10.42. INTMTX\_COREO\_APB\_ADC\_INTR\_MAP\_REG (0x00FO)  
Register 10.43. INTMTX\_COREO\_PWM\_INTR\_MAP\_REG (0x00F4)  
Register 10.44. INTMTX\_COREO\_PCNT\_INTR\_MAP\_REG (0x00F8)  
Register 10.45. INTMTX\_COREO\_PARL\_IO\_INTR\_MAP\_REG (0x00FC)  
Register 10.46. INTMTX\_COREO\_SLCO\_INTR\_MAP\_REG (0x0100)  
Register 10.47. INTMTX\_COREO\_SLC1\_INTR\_MAP\_REG (0x0104)  
Register 10.48. INTMTX\_COREO\_DMA\_IN\_CHO\_INTR\_MAP\_REG (0x0108)  
Register 10.49. INTMTX\_COREO\_DMA\_IN\_CH1\_INTR\_MAP\_REG (0x010C)  
Register 10.50. INTMTX\_COREO\_DMA\_IN\_CH2\_INTR\_MAP\_REG (0x0110)  
Register 10.51. INTMTX\_COREO\_DMA\_OUT\_CHO\_INTR\_MAP\_REG (0x0114)  
Register 10.52. INTMTX\_COREO\_DMA\_OUT\_CH1\_INTR\_MAP\_REG (0x0118)  
Register 10.53. INTMTX\_COREO\_DMA\_OUT\_CH2\_INTR\_MAP\_REG (0x011C)  
Register 10.54. INTMTX\_COREO\_GPSPI2\_INTR\_MAP\_REG (0x0120)  
Register 10.55. INTMTX\_COREO\_AES\_INTR\_MAP\_REG (0x0124)  
Register 10.56. INTMTX\_COREO\_SHA\_INTR\_MAP\_REG (0x0128)  
Register 10.57. INTMTX\_COREO\_RSA\_INTR\_MAP\_REG (0x012C)  
Register 10.58. INTMTX\_COREO\_ECC\_INTR\_MAP\_REG (0x0130)  
Register 10.59. INTMTX\_COREO\_SOURCE\_X\_MAP\_REG (0x0034 - 0x0130)



**INTMTX\_COREO\_SOURCE\_X\_MAP** 将中断源 SOURCE\_X 映射至 CPU 外部中断。中断源 SOURCE\_X 见表 10.3-1。(R/W)

## Register 10.60. INTMTX\_COREO\_INT\_STATUS\_0\_REG (0x0134)

INTMTX_COREO_INT_STATUS_0	
31	0
0x000000	Reset

**INTMTX\_COREO\_INT\_STATUS\_0** 表示外部中断源的状态, 每一位均代表一个外部中断源的状态, 对应中断编号源: 0 ~ 31。

- 0: 该中断源触发了中断
- 1: 无中断触发

(RO)

## Register 10.61. INTMTX\_COREO\_INT\_STATUS\_1\_REG (0x0138)

INTMTX_COREO_INT_STATUS_1	
31	0
0x000000	Reset

**INTMTX\_COREO\_INT\_STATUS\_1** 表示外部中断源的状态, 每一位均代表一个外部中断源的状态, 对应中断编号源: 32 ~ 63。

- 0: 该中断源触发了中断
- 1: 无中断触发

(RO)

## Register 10.62. INTMTX\_COREO\_INT\_STATUS\_2\_REG (0x013C)

31	0
0x000000	Reset

**INTMTX\_COREO\_INT\_STATUS\_2** 表示外部中断源的状态，0 ~ 12 位每一位均代表一个外部中断源的状态，对应中断编号源：64 ~ 76，13 ~ 31 位无效。

- 0: 该中断源触发了中断
  - 1: 无中断触发
- (RO)

## Register 10.63. INTMTX\_COREO\_INTERRUPT\_REG\_DATE\_REG (0x07FC)

31	28	27	0
0	0	0	0x2203110

**INTMTX\_COREO\_INTERRUPT\_REG\_DATE** 版本控制寄存器。 (R/W)

## 10.5.2 中断优先级寄存器

本小节的所有地址均为相对于中断优先级基址的地址偏移量（相对地址），具体基址请见章节 5 系统和存储器 中的表 5.3-2。

## Register 10.64. INTPRI\_COREO\_CPU\_INT\_ENABLE\_REG (0x0000)

INTPRI_COREO_CPU_INT_ENABLE	
31	0
0	Reset

**INTPRI\_COREO\_CPU\_INT\_ENABLE** 配置是否使能对应 CPU 中断。

0: 不使能

1: 使能

更多信息，请参考章节 [1 高性能处理器](#)。

(R/W)

## Register 10.65. INTPRI\_COREO\_CPU\_INT\_TYPE\_REG (0x0004)

INTPRI_COREO_CPU_INT_TYPE	
31	0
0	Reset

**INTPRI\_COREO\_CPU\_INT\_TYPE** 配置 CPU 中断类型。

0: 电平触发

1: 边沿触发

更多信息，请参考章节 [1 高性能处理器](#)。

(R/W)

## Register 10.66. INTPRI\_COREO\_CPU\_INT\_EIP\_STATUS\_REG (0x0008)

INTPRI_COREO_CPU_INT_EIP_STATUS	
31	0
0	Reset

**INTPRI\_COREO\_CPU\_INT\_EIP\_STATUS** 表示 CPU 中断的阻塞状态。更多信息，请参考章节 1 高性能处理器。(RO)

Register 10.67. INTPRI\_COREO\_CPU\_INT\_PRI\_n\_REG ( $n$ : 0-31) (0x000C+0x4\*n)

INTPRI_COREO_CPU_PRI_n_MAP	
(reserved)	
31	4   3   0
0   0	Reset

**INTPRI\_COREO\_CPU\_PRI\_n\_MAP** 配置 CPU 中断  $n$  的优先级。可配置为 1 ~ 15。数字越大，优先级越高。更多信息，请参考章节 1 高性能处理器。(R/W)

## Register 10.68. INTPRI\_COREO\_CPU\_INT\_THRESH\_REG (0x008C)

INTPRI_COREO_CPU_INT_THRESH	
(reserved)	
31	8   7   0
0   0	Reset

**INTPRI\_COREO\_CPU\_INT\_THRESH** 配置 CPU 中断阈值。仅当中断的优先级等于或高于该阈值，CPU 才会响应该中断。更多信息，请参考章节 1 高性能处理器。(R/W)

## Register 10.69. INTPRI\_COREO\_CPU\_INT\_CLEAR\_REG (0x00A8)

The diagram illustrates the structure of the INTPRI\_CORE0\_CPU\_INT\_CLEAR register. It consists of a horizontal row of four boxes. From left to right: 1) A box labeled '31' at the top and 'INTPRI' at the bottom. 2) An empty box labeled '0' at the bottom. 3) A large, tilted box labeled 'INTPRI\_CORE0\_CPU\_INT\_CLEAR' at the top. 4) An empty box labeled '0' at the bottom.

**INTPRI\_CORE0\_CPU\_INT\_CLEAR** 配置是否清除对应的 CPU 中断。

0: 无效

## 1: 清除

更多信息，请参考章节 1 高性能处理器。

(R/W)

Register 10.70. INTPRI\_CPU\_INTR\_FROM\_CPU\_ *n*\_REG (*n*: 0-3) (0x0090+0x4\**n*)

The diagram shows the register map for the interrupt priority register. It consists of a horizontal row of 32 bits, indexed from 31 to 0. Bit 31 is labeled "31". Bit 0 is labeled "0" and has a "Reset" button below it. A label "(reserved)" is positioned above the bit range from 31 down to 16. A diagonal label "INTPRI\_CPU\_INTR\_FROM\_CPU\_0" spans across the top of the register.

**INTPRI\_CPU\_INTR\_FROM\_CPU\_n** CPU\_INTR\_FROM\_CPU\_n 中断源映射寄存器。 (R/W)

## Register 10.71. INTPRI\_DATE\_REG (0x00AO)

(reserved)	INTPRI_DATE
31            28	27            0
0    0    0    0	0x2201090

**INTPRI\_DATE** 版本控制寄存器。(R/W)

# 第 11 章

## 事件任务矩阵 (SOC\_ETM)

### 11.1 概述

事件任务矩阵 (ETM) 外设包含 50 个可配置通道。每个通道可以将任意指定外设的事件映射到任意指定外设的任务，从而触发外设执行指定任务，无需 CPU 干预。

### 11.2 特性

事件任务矩阵具有以下特性：

- 支持从多个外设接收多种事件
- 支持为多个外设生成多种任务
- 拥有 50 个可独立配置的 ETM 通道
- 每个通道接收到的事件可以是所有事件中的任意一个，每个通道接收到的事件可以映射到任意的任务上输出
- 每个 ETM 通道都可以独立使能。当通道未使能时，它不会响应所配置的事件，也不会生成要映射到的任务
- 能够产生事件、接收任务的外设有：GPIO、LED PWM、通用定时器、RTC 定时器、系统定时器、MCPWM、温度传感器、ADC、I2S、LP CPU、GDMA 和 PMU

由于 50 个 ETM 通道的功能和操作都是相同的。以下部分将 ETM 通道统称为通道  $n$ （其中  $n$  范围从 0 到 49）。

### 11.3 功能描述

### 11.3.1 架构




图 11.3-1. 事件任务矩阵架构

图 11.3-1 展示了事件任务矩阵的架构。

事件任务矩阵有 50 个独立通道，每个通道可以选择所有事件中的任意一个作为该通道的输入（有关配置方法，参考 11.3.2 章节），并且可以选择映射事件到所有任务中的任何一个（有关配置方法，参考 11.3.3 章节）。每个通道都有独立的使能配置位（有关配置方法，参考 11.3.5 章节）。


图 11.3-2. 事件任务矩阵通道 $n$ 架构

图 11.3-2 展示了单个事件任务矩阵通道的结构，其中 `SOC_ETM_CHn_EVT_ID` 字段配置 MUX 选择所有事件之一作为通道 $n$  的输入，`SOC_ETM_CHn_TASK_ID` 字段配置 DEMUX 以映射通道 $n$  所选择的事件到所有任务之一。字段 `SOC_ETM_CH_ENABLEn` 和 `SOC_ETM_CH_DISABLEn` 用于使能或关闭通道 $n$ ，字段 `SOC_ETM_CH_ENABLEDn` 用于指示通道 $n$  的开启或关闭状态。

### 11.3.2 事件

每个事件任务矩阵通道可以选择所有事件之一作为其接收的事件。每个通道都有字段 `SOC_ETM_CHn_EVT_ID`, 用于指定选择哪个事件。字段 `SOC_ETM_CHn_EVT_ID` 的配置值与所选择的事件的关系如表 11.3-1 所示。

表 11.3-1. 事件任务矩阵通道可选事件

<code>SOC_ETM_CHn_EVT_ID</code>	所选事件	产生该事件的外设
1	<code>GPIO_EVT_CHO_RISE_EDGE</code>	GPIO
2	<code>GPIO_EVT_CH1_RISE_EDGE</code>	
3	<code>GPIO_EVT_CH2_RISE_EDGE</code>	
4	<code>GPIO_EVT_CH3_RISE_EDGE</code>	
5	<code>GPIO_EVT_CH4_RISE_EDGE</code>	
6	<code>GPIO_EVT_CH5_RISE_EDGE</code>	
7	<code>GPIO_EVT_CH6_RISE_EDGE</code>	
8	<code>GPIO_EVT_CH7_RISE_EDGE</code>	
9	<code>GPIO_EVT_CHO_FALL_EDGE</code>	
10	<code>GPIO_EVT_CH1_FALL_EDGE</code>	
11	<code>GPIO_EVT_CH2_FALL_EDGE</code>	
12	<code>GPIO_EVT_CH3_FALL_EDGE</code>	
13	<code>GPIO_EVT_CH4_FALL_EDGE</code>	
14	<code>GPIO_EVT_CH5_FALL_EDGE</code>	
15	<code>GPIO_EVT_CH6_FALL_EDGE</code>	
16	<code>GPIO_EVT_CH7_FALL_EDGE</code>	
17	<code>GPIO_EVT_CHO_ANY_EDGE</code>	
18	<code>GPIO_EVT_CH1_ANY_EDGE</code>	
19	<code>GPIO_EVT_CH2_ANY_EDGE</code>	
20	<code>GPIO_EVT_CH3_ANY_EDGE</code>	
21	<code>GPIO_EVT_CH4_ANY_EDGE</code>	
22	<code>GPIO_EVT_CH5_ANY_EDGE</code>	
23	<code>GPIO_EVT_CH6_ANY_EDGE</code>	
24	<code>GPIO_EVT_CH7_ANY_EDGE</code>	
25	<code>LEDC_EVT_DUTY_CHNG_END_CHO</code>	LED PWM 控制器 (LEDC)
26	<code>LEDC_EVT_DUTY_CHNG_END_CH1</code>	
27	<code>LEDC_EVT_DUTY_CHNG_END_CH2</code>	
28	<code>LEDC_EVT_DUTY_CHNG_END_CH3</code>	
29	<code>LEDC_EVT_DUTY_CHNG_END_CH4</code>	
30	<code>LEDC_EVT_DUTY_CHNG_END_CH5</code>	
31	<code>LEDC_EVT_OVF_CNT_PLS_CHO</code>	
32	<code>LEDC_EVT_OVF_CNT_PLS_CH1</code>	
33	<code>LEDC_EVT_OVF_CNT_PLS_CH2</code>	
34	<code>LEDC_EVT_OVF_CNT_PLS_CH3</code>	
35	<code>LEDC_EVT_OVF_CNT_PLS_CH4</code>	
36	<code>LEDC_EVT_OVF_CNT_PLS_CH5</code>	
37	<code>LEDC_EVT_TIME_OVF_TIMER0</code>	
38	<code>LEDC_EVT_TIME_OVF_TIMER1</code>	
39	<code>LEDC_EVT_TIME_OVF_TIMER2</code>	

SOC_ETM_CHn_EVT_ID	所选事件	产生该事件的外设
40	LEDC_EVT_TIME_OVF_TIMER3	
41	LEDC_EVT_TIMERO_CMP	
42	LEDC_EVT_TIMER1_CMP	
43	LEDC_EVT_TIMER2_CMP	
44	LEDC_EVT_TIMER3_CMP	
48	TIMER0_EVT_CNT_CMP_TIMERO	通用定时器 0
49	TIMER1_EVT_CNT_CMP_TIMERO	通用定时器 1
50	SYSTIMER_EVT_CNT_CMPO	系统定时器 (SYSTIMER)
51	SYSTIMER_EVT_CNT_CMP1	
52	SYSTIMER_EVT_CNT_CMP2	
58	MCPWM_EVT_TIMERO_STOP	电机控制脉宽调制器 (MCPWM)
59	MCPWM_EVT_TIMER1_STOP	
60	MCPWM_EVT_TIMER2_STOP	
61	MCPWM_EVT_TIMERO_TEZ	
62	MCPWM_EVT_TIMER1_TEZ	
63	MCPWM_EVT_TIMER2_TEZ	
64	MCPWM_EVT_TIMERO_TEP	
65	MCPWM_EVT_TIMER1_TEP	
66	MCPWM_EVT_TIMER2_TEP	
67	MCPWM_EVT_OPO_TEA	
68	MCPWM_EVT_OP1_TEA	
69	MCPWM_EVT_OP2_TEA	
70	MCPWM_EVT_OPO_TEB	
71	MCPWM_EVT_OP1_TEB	
72	MCPWM_EVT_OP2_TEB	
73	MCPWM_EVT_FO	
74	MCPWM_EVT_F1	
75	MCPWM_EVT_F2	
76	MCPWM_EVT_FO_CLR	
77	MCPWM_EVT_F1_CLR	
78	MCPWM_EVT_F2_CLR	
79	MCPWM_EVT_TZO_CBC	
80	MCPWM_EVT_TZ1_CBC	
81	MCPWM_EVT_TZ2_CBC	
82	MCPWM_EVT_TZO_OST	
83	MCPWM_EVT_TZ1_OST	
84	MCPWM_EVT_TZ2_OST	
85	MCPWM_EVT_CAP0	ADC
86	MCPWM_EVT_CAP1	
87	MCPWM_EVT_CAP2	
88	ADC_EVT_CONV_CMPLTO	
89	ADC_EVT_EQ_ABOVE_THRESH0	
90	ADC_EVT_EQ_ABOVE_THRESH1	
91	ADC_EVT_EQ_BELOW_THRESH0	
92	ADC_EVT_EQ_BELOW_THRESH1	

SOC_ETM_CH <i>n</i> _EVT_ID	所选事件	产生该事件的外设
94	ADC_EVT_STOPPEDO	
95	ADC_EVT_STARTEDO	
110	TMPSNSR_EVT_OVER_LIMIT	温度传感器
126	I2S_EVT_RX_DONE	I2S 控制器 (I2S)
127	I2S_EVT_TX_DONE	
128	I2S_EVT_X_WORDS_RECEIVED	
129	I2S_EVT_X_WORDS_SENT	
133	ULP_EVT_ERR_INTR	低功耗处理器
134	ULP_EVT_START_INTR	
135	RTC_EVT_TICK	RTC 定时器
136	RTC_EVT_OVF	
137	RTC_EVT_CMP	
138	GDMA_EVT_IN_DONE_CHO	通用 DMA 控制器 (GDMA)
139	GDMA_EVT_IN_DONE_CH1	
140	GDMA_EVT_IN_DONE_CH2	
141	GDMA_EVT_IN_SUC_EOF_CHO	
142	GDMA_EVT_IN_SUC_EOF_CH1	
143	GDMA_EVT_IN_SUC_EOF_CH2	
144	GDMA_EVT_IN_FIFO_EMPTY_CHO	
145	GDMA_EVT_IN_FIFO_EMPTY_CH1	
146	GDMA_EVT_IN_FIFO_EMPTY_CH2	
147	GDMA_EVT_IN_FIFO_FULL_CHO	
148	GDMA_EVT_IN_FIFO_FULL_CH1	
149	GDMA_EVT_IN_FIFO_FULL_CH2	
150	GDMA_EVT_OUT_DONE_CHO	
151	GDMA_EVT_OUT_DONE_CH1	
152	GDMA_EVT_OUT_DONE_CH2	
153	GDMA_EVT_OUT_EOF_CHO	
154	GDMA_EVT_OUT_EOF_CH1	
155	GDMA_EVT_OUT_EOF_CH2	
156	GDMA_EVT_OUT_TOTAL_EOF_CHO	
157	GDMA_EVT_OUT_TOTAL_EOF_CH1	
158	GDMA_EVT_OUT_TOTAL_EOF_CH2	
159	GDMA_EVT_OUT_FIFO_EMPTY_CHO	
160	GDMA_EVT_OUT_FIFO_EMPTY_CH1	
161	GDMA_EVT_OUT_FIFO_EMPTY_CH2	
162	GDMA_EVT_OUT_FIFO_FULL_CHO	
163	GDMA_EVT_OUT_FIFO_FULL_CH1	
164	GDMA_EVT_OUT_FIFO_FULL_CH2	
165	PMU_EVT_SLEEP_WEEKUP	PMU

其中，每个事件都是对应外设产生的一个脉冲信号。当事件脉冲信号有效时，视为接收到相应的事件。

对于事件更详细的描述，请参考产生该事件外设的章节。

### 11.3.3 任务

每个事件任务矩阵通道可以选择将本通道的事件映射到所有任务中的任何一个。每个通道都有字段 `SOC_ETM_CHn_TASK_ID`，用于选择要映射到的任务。字段 `SOC_ETM_CHn_TASK_ID` 的配置值与要映射到的任务的关系如表 11.3-2 所示。

表 11.3-2. 事件任务矩阵通道  $n$  可映射任务

<code>SOC_ETM_CHn_TASK_ID</code>	所映射任务	接收该任务的外设
1	<code>GPIO_TASK_CHO_SET</code>	<code>GPIO</code>
2	<code>GPIO_TASK_CH1_SET</code>	
3	<code>GPIO_TASK_CH2_SET</code>	
4	<code>GPIO_TASK_CH3_SET</code>	
5	<code>GPIO_TASK_CH4_SET</code>	
6	<code>GPIO_TASK_CH5_SET</code>	
7	<code>GPIO_TASK_CH6_SET</code>	
8	<code>GPIO_TASK_CH7_SET</code>	
9	<code>GPIO_TASK_CHO_CLEAR</code>	
10	<code>GPIO_TASK_CH1_CLEAR</code>	
11	<code>GPIO_TASK_CH2_CLEAR</code>	
12	<code>GPIO_TASK_CH3_CLEAR</code>	
13	<code>GPIO_TASK_CH4_CLEAR</code>	
14	<code>GPIO_TASK_CH5_CLEAR</code>	
15	<code>GPIO_TASK_CH6_CLEAR</code>	
16	<code>GPIO_TASK_CH7_CLEAR</code>	
17	<code>GPIO_TASK_CHO_TOGGLE</code>	
18	<code>GPIO_TASK_CH1_TOGGLE</code>	
19	<code>GPIO_TASK_CH2_TOGGLE</code>	
20	<code>GPIO_TASK_CH3_TOGGLE</code>	
21	<code>GPIO_TASK_CH4_TOGGLE</code>	
22	<code>GPIO_TASK_CH5_TOGGLE</code>	
23	<code>GPIO_TASK_CH6_TOGGLE</code>	
24	<code>GPIO_TASK_CH7_TOGGLE</code>	
25	<code>LEDC_TASK_TIMERO_RES_UPDATE</code>	<code>LED PWM 控制器 (LEDC)</code>
26	<code>LEDC_TASK_TIMER1_RES_UPDATE</code>	
27	<code>LEDC_TASK_TIMER2_RES_UPDATE</code>	
28	<code>LEDC_TASK_TIMER3_RES_UPDATE</code>	
31	<code>LEDC_TASK_DUTY_SCALE_UPDATE_CHO</code>	
32	<code>LEDC_TASK_DUTY_SCALE_UPDATE_CH1</code>	
33	<code>LEDC_TASK_DUTY_SCALE_UPDATE_CH2</code>	
34	<code>LEDC_TASK_DUTY_SCALE_UPDATE_CH3</code>	
35	<code>LEDC_TASK_DUTY_SCALE_UPDATE_CH4</code>	
36	<code>LEDC_TASK_DUTY_SCALE_UPDATE_CH5</code>	
37	<code>LEDC_TASK_TIMERO_CAP</code>	
38	<code>LEDC_TASK_TIMER1_CAP</code>	
39	<code>LEDC_TASK_TIMER2_CAP</code>	
40	<code>LEDC_TASK_TIMER3_CAP</code>	

SOC_ETM_CHn_TASK_ID	所映射任务	接收该任务的外设
41	LEDC_TASK_SIG_OUT_DIS_CHO	
42	LEDC_TASK_SIG_OUT_DIS_CH1	
43	LEDC_TASK_SIG_OUT_DIS_CH2	
44	LEDC_TASK_SIG_OUT_DIS_CH3	
45	LEDC_TASK_SIG_OUT_DIS_CH4	
46	LEDC_TASK_SIG_OUT_DIS_CH5	
47	LEDC_TASK_OVF_CNT_RST_CHO	
48	LEDC_TASK_OVF_CNT_RST_CH1	
49	LEDC_TASK_OVF_CNT_RST_CH2	
50	LEDC_TASK_OVF_CNT_RST_CH3	
51	LEDC_TASK_OVF_CNT_RST_CH4	
52	LEDC_TASK_OVF_CNT_RST_CH5	
53	LEDC_TASK_TIMERO_RST	
54	LEDC_TASK_TIMER1_RST	
55	LEDC_TASK_TIMER2_RST	
56	LEDC_TASK_TIMER3_RST	
57	LEDC_TASK_TIMERO_RESUME	
58	LEDC_TASK_TIMER1_RESUME	
59	LEDC_TASK_TIMER2_RESUME	
60	LEDC_TASK_TIMER3_RESUME	
61	LEDC_TASK_TIMERO_PAUSE	
62	LEDC_TASK_TIMER1_PAUSE	
63	LEDC_TASK_TIMER2_PAUSE	
64	LEDC_TASK_TIMER3_PAUSE	
65	LEDC_TASK_GAMMA_RESTART_CHO	
66	LEDC_TASK_GAMMA_RESTART_CH1	
67	LEDC_TASK_GAMMA_RESTART_CH2	
68	LEDC_TASK_GAMMA_RESTART_CH3	
69	LEDC_TASK_GAMMA_RESTART_CH4	
70	LEDC_TASK_GAMMA_RESTART_CH5	
71	LEDC_TASK_GAMMA_PAUSE_CHO	
72	LEDC_TASK_GAMMA_PAUSE_CH1	
73	LEDC_TASK_GAMMA_PAUSE_CH2	
74	LEDC_TASK_GAMMA_PAUSE_CH3	
75	LEDC_TASK_GAMMA_PAUSE_CH4	
76	LEDC_TASK_GAMMA_PAUSE_CH5	
77	LEDC_TASK_GAMMA_RESUME_CHO	
78	LEDC_TASK_GAMMA_RESUME_CH1	
79	LEDC_TASK_GAMMA_RESUME_CH2	
80	LEDC_TASK_GAMMA_RESUME_CH3	
81	LEDC_TASK_GAMMA_RESUME_CH4	
82	LEDC_TASK_GAMMA_RESUME_CH5	
88	TIMERO_TASK_CNT_START_TIMERO	通用定时器 0
90	TIMERO_TASK_ALARM_START_TIMERO	
92	TIMERO_TASK_CNT_STOP_TIMERO	

SOC_ETM_CHn_TASK_ID	所映射任务	接收该任务的外设
94	TIMERO_TASK_CNT_RELOAD_TIMERO	
96	TIMERO_TASK_CNT_CAP_TIMERO	
89	TIMER1_TASK_CNT_START_TIMERO	通用定时器 1
91	TIMER1_TASK_ALARM_START_TIMERO	
93	TIMER1_TASK_CNT_STOP_TIMERO	
95	TIMER1_TASK_CNT_RELOAD_TIMERO	
97	TIMER1_TASK_CNT_CAP_TIMERO	
102	MCPWM_TASK_CMPRO_A_UP	电机控制脉宽调制器 (MCPWM)
103	MCPWM_TASK_CMPPR1_A_UP	
104	MCPWM_TASK_CMPPR2_A_UP	
105	MCPWM_TASK_CMPRO_B_UP	
106	MCPWM_TASK_CMPPR1_B_UP	
107	MCPWM_TASK_CMPPR2_B_UP	
108	MCPWM_TASK_GEN_STOP	
109	MCPWM_TASK_TIMERO_SYN	
110	MCPWM_TASK_TIMER1_SYN	
111	MCPWM_TASK_TIMER2_SYN	
112	MCPWM_TASK_TIMERO_PERIOD_UP	
113	MCPWM_TASK_TIMER1_PERIOD_UP	
114	MCPWM_TASK_TIMER2_PERIOD_UP	
115	MCPWM_TASK_TZ0_OST	
116	MCPWM_TASK_TZ1_OST	
117	MCPWM_TASK_TZ2_OST	
118	MCPWM_TASK_CLR0_OST	
119	MCPWM_TASK_CLR1_OST	
120	MCPWM_TASK_CLR2_OST	
121	MCPWM_TASK_CAP0	
122	MCPWM_TASK_CAP1	
123	MCPWM_TASK_CAP2	
124	ADC_TASK_SAMPLEO	ADC
126	ADC_TASK_STARTO	
127	ADC_TASK_STOPO	
135	TMPSNSR_TASK_START_SAMPLE	温度传感器
136	TMPSNSR_TASK_STOP_SAMPLE	
148	I2S_TASK_START_RX	I2S 控制器 (I2S)
149	I2S_TASK_START_TX	
150	I2S_TASK_STOP_RX	
151	I2S_TASK_STOP_TX	
154	ULP_TASK_WEAKUP_CPU	低功耗处理器
159	GDMA_TASK_IN_START_CHO	通用 DMA 控制器 (GDMA)
160	GDMA_TASK_IN_START_CH1	
161	GDMA_TASK_IN_START_CH2	
162	GDMA_TASK_OUT_START_CHO	
163	GDMA_TASK_OUT_START_CH1	

SOC_ETM_CHn_TASK_ID	所映射任务	接收该任务的外设
164	GDMA_TASK_OUT_START_CH2	
165	PMU_TASK_SLEEP_REQ	PMU

一个通道接收到一个有效事件脉冲信号时，会产生映射任务脉冲信号。

对于任务更详细的描述，请参考接收该任务外设的章节。

来自多个不同通道的事件可以选择映射到同一个任务（例如，可以将多个通道的字段 `SOC_ETM_CHn_TASK_ID` 都配置为相同的值，而字段 `SOC_ETM_CHn_EVT_ID` 可以配置为相同或不同的值）。在这种情况下，当任意一个通道接收到的事件有效时，指定的任务就会被生成。当多个通道接收到的事件同时有效时，指定的任务只会产生一次。

### 11.3.4 时序考虑因素

ETM 外设接收的事件、发送的任务和 ETM 通道之间驱动时钟的结构如图 11.3-3 所示。




图 11.3-3. 事件任务矩阵时钟结构

ETM 运行在 AHB\_CLK 时钟域下（详见章节 8 复位和时钟），每个事件对应一个由相应外设在其时钟域中产生的脉冲信号，每个任务被 ETM 映射为对应外设时钟域下的脉冲信号。由于产生事件的外设、事件任务矩阵和接收任务的外设不一定由同个时钟驱动，需要同步处理，所以对两个连续事件之间的时间间隔有要求，否则会丢失事件。为了让事件任务矩阵成功接收到每个事件，对于每个可以产生事件的外设，其产生的两个连续事件脉冲之间的时间间隔必须大于一个事件任务矩阵的时钟周期，即  $\text{ceil}(\frac{\text{peripheral\_clock\_frequency}}{\text{ETM\_clock\_frequency}})$  个外设时钟周期。

例如，假设外设 A 在 80 MHz 时钟域 (PLL\_F80M\_CLK) 生成事件 1，ETM 在 40 MHz 时钟域 (AHB\_CLK) 运行。要成功接收每个事件 1，两个连续事件 1 之间的时间间隔必须大于两个外设 A 的时钟周期（即一个 ETM 时钟周期）。

同样的，为了使事件任务矩阵成功地将接收到的事件（即同步到事件任务矩阵时钟域的事件）映射为外设的任务，事件任务矩阵时钟域中的两个连续事件脉冲之间的时间间隔必须大于一个外设的时钟周期，即  $\text{ceil}(\frac{\text{ETM\_clock\_frequency}}{\text{peripheral\_clock\_frequency}})$  个事件任务矩阵时钟周期。

例如，假设外设 B 在 20 MHz 时钟域 (RC\_FAST\_CLK) 接收任务 1，ETM 在 40 MHz 时钟域 (AHB\_CLK) 运行。要成功将每个接收到的事件映射到任务 1，两个连续事件之间的时间间隔必须大于两个 ETM 时钟周期（即一个外设 B 时钟周期）。

因此，要将外设 A 产生的两个连续事件完整映射到外设 B 的两个任务中，这两个事件之间的时间间隔必须大于  $\lceil \frac{\text{peripheral\_A\_clock\_frequency}}{\text{ETM\_clock\_frequency}} \rceil * \lceil \frac{\text{ETM\_clock\_frequency}}{\text{peripheral\_B\_clock\_frequency}} \rceil$  个外设 A 时钟周期。

例如，假设外设 A 在 80 MHz 时钟域 (PLL\_F80M\_CLK) 生成事件 1，外设 B 在 20 MHz 时钟域 (RC\_FAST\_CLK) 接收任务 1，ETM 在 40 MHz 时钟域 (AHB\_CLK) 运行。要成功将每个事件 1 (外设 A 生成) 映射到任务 1 (外设 B 接收)，两个连续事件 1 之间的时间间隔必须大于  $2 * 2 = 4$  个外设 A 时钟周期。

### 11.3.5 通道控制

事件任务矩阵的每个通道都可以独立配置为使能或关闭。当通道  $n$  配置为使能时，如果该通道接收到所配置的事件 (字段 SOC\_ETM\_CH $n$ \_EVT\_ID)，该事件将映射到所配置的任务上 (字段 SOC\_ETM\_CH $n$ \_TASK\_ID)。当通道  $n$  配置为不使能时，即使该通道接收到所配置的事件 (字段 SOC\_ETM\_CH $n$ \_EVT\_ID)，也不会产生任何任务。

使能事件任务矩阵通道  $n$  的配置过程如下：

1. 向字段 SOC\_ETM\_CH\_ENABLE $n$  写 1
2. 读取字段 SOC\_ETM\_CH\_ENABLED $n$  的值，如果该字段的值为 1，则表示通道  $n$  已使能，否则通道  $n$  未使能

关闭事件任务矩阵通道  $n$  的配置过程如下：

1. 向字段 SOC\_ETM\_CH\_DISABLE $n$  写 1
2. 读取字段 SOC\_ETM\_CH\_ENABLED $n$  的值，如果该字段的值为 0，则表示通道  $n$  已经关闭，否则通道  $n$  使能

(如果将字段 SOC\_ETM\_CH $n$ \_EVT\_ID 的值配置为 0 或将字段 SOC\_ETM\_CH $n$ \_TASK\_ID 的值配置为 0，事件任务矩阵通道  $n$  也将被关闭。)

事件任务矩阵通道  $n$  的完整配置过程如下：

1. 向字段 PCR\_ETM\_CLK\_EN 写 1，开启 ETM 的时钟
2. 配置字段 SOC\_ETM\_CH $n$ \_EVT\_ID 的值，选择通道  $n$  所要接收的事件
3. 配置字段 SOC\_ETM\_CH $n$ \_TASK\_ID 的值，选择通道  $n$  所接收到的事件要映射到的任务
4. 向字段 SOC\_ETM\_CH\_ENABLE $n$  写 1
5. 当通道  $n$  不再需要将配置的事件映射到配置的任务时，向字段 SOC\_ETM\_CH\_DISABLE $n$  写 1 来关闭通道  $n$ 。之后，如果要为通道  $n$  配置新的事件和任务的映射关系，则重复步骤 1-3，如果不做任何配置，则通道  $n$  保持停止运行状态
6. 若需复位 ETM，可通过向 PCR\_ETM\_RST\_EN 字段先写 1 再写 0 来实现

## 11.4 寄存器列表

本小节的所有地址均为相对于 ETM 基地址的地址偏移量（相对地址），具体基址请见章节 5 系统和存储器 中的表 5.3-2。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

名称	描述	地址	访问
<b>配置寄存器</b>			
SOC_ETM_CH_ENA_ADO_REG	通道状态寄存器	0x0000	R/WTC/SS
SOC_ETM_CH_ENA_ADO_SET_REG	通道使能寄存器	0x0004	WT
SOC_ETM_CH_ENA_ADO_CLR_REG	通道关闭寄存器	0x0008	WT
SOC_ETM_CH_ENA_AD1_REG	通道状态寄存器	0x000C	R/WTC/SS
SOC_ETM_CH_ENA_AD1_SET_REG	通道使能寄存器	0x0010	WT
SOC_ETM_CH_ENA_AD1_CLR_REG	通道关闭寄存器	0x0014	WT
SOC_ETM_CHO_EVT_ID_REG	通道 0 事件 ID 寄存器	0x0018	R/W
SOC_ETM_CHO_TASK_ID_REG	通道 0 任务 ID 寄存器	0x001C	R/W
SOC_ETM_CH1_EVT_ID_REG	通道 1 事件 ID 寄存器	0x0020	R/W
SOC_ETM_CH1_TASK_ID_REG	通道 1 任务 ID 寄存器	0x0024	R/W
SOC_ETM_CH2_EVT_ID_REG	通道 2 事件 ID 寄存器	0x0028	R/W
SOC_ETM_CH2_TASK_ID_REG	通道 2 任务 ID 寄存器	0x002C	R/W
SOC_ETM_CH3_EVT_ID_REG	通道 3 事件 ID 寄存器	0x0030	R/W
SOC_ETM_CH3_TASK_ID_REG	通道 3 任务 ID 寄存器	0x0034	R/W
SOC_ETM_CH4_EVT_ID_REG	通道 4 事件 ID 寄存器	0x0038	R/W
SOC_ETM_CH4_TASK_ID_REG	通道 4 任务 ID 寄存器	0x003C	R/W
SOC_ETM_CH5_EVT_ID_REG	通道 5 事件 ID 寄存器	0x0040	R/W
SOC_ETM_CH5_TASK_ID_REG	通道 5 任务 ID 寄存器	0x0044	R/W
SOC_ETM_CH6_EVT_ID_REG	通道 6 事件 ID 寄存器	0x0048	R/W
SOC_ETM_CH6_TASK_ID_REG	通道 6 任务 ID 寄存器	0x004C	R/W
SOC_ETM_CH7_EVT_ID_REG	通道 7 事件 ID 寄存器	0x0050	R/W
SOC_ETM_CH7_TASK_ID_REG	通道 7 任务 ID 寄存器	0x0054	R/W
SOC_ETM_CH8_EVT_ID_REG	通道 8 事件 ID 寄存器	0x0058	R/W
SOC_ETM_CH8_TASK_ID_REG	通道 8 任务 ID 寄存器	0x005C	R/W
SOC_ETM_CH9_EVT_ID_REG	通道 9 事件 ID 寄存器	0x0060	R/W
SOC_ETM_CH9_TASK_ID_REG	通道 9 任务 ID 寄存器	0x0064	R/W
SOC_ETM_CH10_EVT_ID_REG	通道 10 事件 ID 寄存器	0x0068	R/W
SOC_ETM_CH10_TASK_ID_REG	通道 10 任务 ID 寄存器	0x006C	R/W
SOC_ETM_CH11_EVT_ID_REG	通道 11 事件 ID 寄存器	0x0070	R/W
SOC_ETM_CH11_TASK_ID_REG	通道 11 任务 ID 寄存器	0x0074	R/W
SOC_ETM_CH12_EVT_ID_REG	通道 12 事件 ID 寄存器	0x0078	R/W
SOC_ETM_CH12_TASK_ID_REG	通道 12 任务 ID 寄存器	0x007C	R/W
SOC_ETM_CH13_EVT_ID_REG	通道 13 事件 ID 寄存器	0x0080	R/W
SOC_ETM_CH13_TASK_ID_REG	通道 13 任务 ID 寄存器	0x0084	R/W
SOC_ETM_CH14_EVT_ID_REG	通道 14 事件 ID 寄存器	0x0088	R/W
SOC_ETM_CH14_TASK_ID_REG	通道 14 任务 ID 寄存器	0x008C	R/W

名称	描述	地址	访问
SOC_ETM_CH15_EVT_ID_REG	通道 15 事件 ID 寄存器	0x0090	R/W
SOC_ETM_CH15_TASK_ID_REG	通道 15 任务 ID 寄存器	0x0094	R/W
SOC_ETM_CH16_EVT_ID_REG	通道 16 事件 ID 寄存器	0x0098	R/W
SOC_ETM_CH16_TASK_ID_REG	通道 16 任务 ID 寄存器	0x009C	R/W
SOC_ETM_CH17_EVT_ID_REG	通道 17 事件 ID 寄存器	0x00A0	R/W
SOC_ETM_CH17_TASK_ID_REG	通道 17 任务 ID 寄存器	0x00A4	R/W
SOC_ETM_CH18_EVT_ID_REG	通道 18 事件 ID 寄存器	0x00A8	R/W
SOC_ETM_CH18_TASK_ID_REG	通道 18 任务 ID 寄存器	0x00AC	R/W
SOC_ETM_CH19_EVT_ID_REG	通道 19 事件 ID 寄存器	0x00B0	R/W
SOC_ETM_CH19_TASK_ID_REG	通道 19 任务 ID 寄存器	0x00B4	R/W
SOC_ETM_CH20_EVT_ID_REG	通道 20 事件 ID 寄存器	0x00B8	R/W
SOC_ETM_CH20_TASK_ID_REG	通道 20 任务 ID 寄存器	0x00BC	R/W
SOC_ETM_CH21_EVT_ID_REG	通道 21 事件 ID 寄存器	0x00C0	R/W
SOC_ETM_CH21_TASK_ID_REG	通道 21 任务 ID 寄存器	0x00C4	R/W
SOC_ETM_CH22_EVT_ID_REG	通道 22 事件 ID 寄存器	0x00C8	R/W
SOC_ETM_CH22_TASK_ID_REG	通道 22 任务 ID 寄存器	0x00CC	R/W
SOC_ETM_CH23_EVT_ID_REG	通道 23 事件 ID 寄存器	0x00D0	R/W
SOC_ETM_CH23_TASK_ID_REG	通道 23 任务 ID 寄存器	0x00D4	R/W
SOC_ETM_CH24_EVT_ID_REG	通道 24 事件 ID 寄存器	0x00D8	R/W
SOC_ETM_CH24_TASK_ID_REG	通道 24 任务 ID 寄存器	0x00DC	R/W
SOC_ETM_CH25_EVT_ID_REG	通道 25 事件 ID 寄存器	0x00E0	R/W
SOC_ETM_CH25_TASK_ID_REG	通道 25 任务 ID 寄存器	0x00E4	R/W
SOC_ETM_CH26_EVT_ID_REG	通道 26 事件 ID 寄存器	0x00E8	R/W
SOC_ETM_CH26_TASK_ID_REG	通道 26 任务 ID 寄存器	0x00EC	R/W
SOC_ETM_CH27_EVT_ID_REG	通道 27 事件 ID 寄存器	0x00F0	R/W
SOC_ETM_CH27_TASK_ID_REG	通道 27 任务 ID 寄存器	0x00F4	R/W
SOC_ETM_CH28_EVT_ID_REG	通道 28 事件 ID 寄存器	0x00F8	R/W
SOC_ETM_CH28_TASK_ID_REG	通道 28 任务 ID 寄存器	0x00FC	R/W
SOC_ETM_CH29_EVT_ID_REG	通道 29 事件 ID 寄存器	0x0100	R/W
SOC_ETM_CH29_TASK_ID_REG	通道 29 任务 ID 寄存器	0x0104	R/W
SOC_ETM_CH30_EVT_ID_REG	通道 30 事件 ID 寄存器	0x0108	R/W
SOC_ETM_CH30_TASK_ID_REG	通道 30 任务 ID 寄存器	0x010C	R/W
SOC_ETM_CH31_EVT_ID_REG	通道 31 事件 ID 寄存器	0x0110	R/W
SOC_ETM_CH31_TASK_ID_REG	通道 31 任务 ID 寄存器	0x0114	R/W
SOC_ETM_CH32_EVT_ID_REG	通道 32 事件 ID 寄存器	0x0118	R/W
SOC_ETM_CH32_TASK_ID_REG	通道 32 任务 ID 寄存器	0x011C	R/W
SOC_ETM_CH33_EVT_ID_REG	通道 33 事件 ID 寄存器	0x0120	R/W
SOC_ETM_CH33_TASK_ID_REG	通道 33 任务 ID 寄存器	0x0124	R/W
SOC_ETM_CH34_EVT_ID_REG	通道 34 事件 ID 寄存器	0x0128	R/W
SOC_ETM_CH34_TASK_ID_REG	通道 34 任务 ID 寄存器	0x012C	R/W
SOC_ETM_CH35_EVT_ID_REG	通道 35 事件 ID 寄存器	0x0130	R/W
SOC_ETM_CH35_TASK_ID_REG	通道 35 任务 ID 寄存器	0x0134	R/W
SOC_ETM_CH36_EVT_ID_REG	通道 36 事件 ID 寄存器	0x0138	R/W

名称	描述	地址	访问
SOC_ETM_CH36_TASK_ID_REG	通道 36 任务 ID 寄存器	0x013C	R/W
SOC_ETM_CH37_EVT_ID_REG	通道 37 事件 ID 寄存器	0x0140	R/W
SOC_ETM_CH37_TASK_ID_REG	通道 37 任务 ID 寄存器	0x0144	R/W
SOC_ETM_CH38_EVT_ID_REG	通道 38 事件 ID 寄存器	0x0148	R/W
SOC_ETM_CH38_TASK_ID_REG	通道 38 任务 ID 寄存器	0x014C	R/W
SOC_ETM_CH39_EVT_ID_REG	通道 39 事件 ID 寄存器	0x0150	R/W
SOC_ETM_CH39_TASK_ID_REG	通道 39 任务 ID 寄存器	0x0154	R/W
SOC_ETM_CH40_EVT_ID_REG	通道 40 事件 ID 寄存器	0x0158	R/W
SOC_ETM_CH40_TASK_ID_REG	通道 40 任务 ID 寄存器	0x015C	R/W
SOC_ETM_CH41_EVT_ID_REG	通道 41 事件 ID 寄存器	0x0160	R/W
SOC_ETM_CH41_TASK_ID_REG	通道 41 任务 ID 寄存器	0x0164	R/W
SOC_ETM_CH42_EVT_ID_REG	通道 42 事件 ID 寄存器	0x0168	R/W
SOC_ETM_CH42_TASK_ID_REG	通道 42 任务 ID 寄存器	0x016C	R/W
SOC_ETM_CH43_EVT_ID_REG	通道 43 事件 ID 寄存器	0x0170	R/W
SOC_ETM_CH43_TASK_ID_REG	通道 43 任务 ID 寄存器	0x0174	R/W
SOC_ETM_CH44_EVT_ID_REG	通道 44 事件 ID 寄存器	0x0178	R/W
SOC_ETM_CH44_TASK_ID_REG	通道 44 任务 ID 寄存器	0x017C	R/W
SOC_ETM_CH45_EVT_ID_REG	通道 45 事件 ID 寄存器	0x0180	R/W
SOC_ETM_CH45_TASK_ID_REG	通道 45 任务 ID 寄存器	0x0184	R/W
SOC_ETM_CH46_EVT_ID_REG	通道 46 事件 ID 寄存器	0x0188	R/W
SOC_ETM_CH46_TASK_ID_REG	通道 46 任务 ID 寄存器	0x018C	R/W
SOC_ETM_CH47_EVT_ID_REG	通道 47 事件 ID 寄存器	0x0190	R/W
SOC_ETM_CH47_TASK_ID_REG	通道 47 任务 ID 寄存器	0x0194	R/W
SOC_ETM_CH48_EVT_ID_REG	通道 48 事件 ID 寄存器	0x0198	R/W
SOC_ETM_CH48_TASK_ID_REG	通道 48 任务 ID 寄存器	0x019C	R/W
SOC_ETM_CH49_EVT_ID_REG	通道 49 事件 ID 寄存器	0x01A0	R/W
SOC_ETM_CH49_TASK_ID_REG	通道 49 任务 ID 寄存器	0x01A4	R/W
SOC_ETM_CLK_EN_REG	ETM 时钟使能寄存器	0x01A8	R/W
<b>版本寄存器</b>			
SOC_ETM_DATE_REG	版本控制寄存器	0x01AC	R/W

## 11.5 寄存器

本小节的所有地址均为相对于 ETM 基地址的地址偏移量（相对地址），具体基址请见章节 5 系统和存储器 中的表 5.3-2。

Register 11.1. SOC\_ETM\_CH\_ENA\_ADO\_REG (0x0000)

SOC_ETM_CH_ENABLED31	SOC_ETM_CH_ENABLED30	SOC_ETM_CH_ENABLED29	SOC_ETM_CH_ENABLED28	SOC_ETM_CH_ENABLED27	SOC_ETM_CH_ENABLED26	SOC_ETM_CH_ENABLED25	SOC_ETM_CH_ENABLED24	SOC_ETM_CH_ENABLED23	SOC_ETM_CH_ENABLED22	SOC_ETM_CH_ENABLED21	SOC_ETM_CH_ENABLED20	SOC_ETM_CH_ENABLED19	SOC_ETM_CH_ENABLED18	SOC_ETM_CH_ENABLED17	SOC_ETM_CH_ENABLED16	SOC_ETM_CH_ENABLED15	SOC_ETM_CH_ENABLED14	SOC_ETM_CH_ENABLED13	SOC_ETM_CH_ENABLED12	SOC_ETM_CH_ENABLED11	SOC_ETM_CH_ENABLED10	SOC_ETM_CH_ENABLED9	SOC_ETM_CH_ENABLED8	SOC_ETM_CH_ENABLED7	SOC_ETM_CH_ENABLED6	SOC_ETM_CH_ENABLED5	SOC_ETM_CH_ENABLED4	SOC_ETM_CH_ENABLED3	SOC_ETM_CH_ENABLED2	SOC_ETM_CH_ENABLED1	0
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset	

SOC\_ETM\_CH\_ENABLED $n$  ( $n$ : 0-31) 表示通道 $n$ 的状态。

0: 已关闭

1: 已使能

(R/WTC/SS)

Register 11.2. SOC\_ETM\_CH\_ENA\_ADO\_SET\_REG (0x0004)

SOC_ETM_CH_ENABLE31	SOC_ETM_CH_ENABLE30	SOC_ETM_CH_ENABLE29	SOC_ETM_CH_ENABLE28	SOC_ETM_CH_ENABLE27	SOC_ETM_CH_ENABLE26	SOC_ETM_CH_ENABLE25	SOC_ETM_CH_ENABLE24	SOC_ETM_CH_ENABLE23	SOC_ETM_CH_ENABLE22	SOC_ETM_CH_ENABLE21	SOC_ETM_CH_ENABLE20	SOC_ETM_CH_ENABLE19	SOC_ETM_CH_ENABLE18	SOC_ETM_CH_ENABLE17	SOC_ETM_CH_ENABLE16	SOC_ETM_CH_ENABLE15	SOC_ETM_CH_ENABLE14	SOC_ETM_CH_ENABLE13	SOC_ETM_CH_ENABLE12	SOC_ETM_CH_ENABLE11	SOC_ETM_CH_ENABLE10	SOC_ETM_CH_ENABLE9	SOC_ETM_CH_ENABLE8	SOC_ETM_CH_ENABLE7	SOC_ETM_CH_ENABLE6	SOC_ETM_CH_ENABLE5	SOC_ETM_CH_ENABLE4	SOC_ETM_CH_ENABLE3	SOC_ETM_CH_ENABLE2	SOC_ETM_CH_ENABLE1	0
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset	

SOC\_ETM\_CH\_ENABLE $n$  ( $n$ : 0-31) 配置使能通道 $n$ 。

0: 无效值，没有作用

1: 使能

(WT)

## Register 11.3. SOC\_ETM\_CH\_ENA\_ADO\_CLR\_REG (0x0008)

SOC_ETM_CH_DISABLE31	SOC_ETM_CH_DISABLE30	SOC_ETM_CH_DISABLE29	SOC_ETM_CH_DISABLE28	SOC_ETM_CH_DISABLE27	SOC_ETM_CH_DISABLE26	SOC_ETM_CH_DISABLE25	SOC_ETM_CH_DISABLE24	SOC_ETM_CH_DISABLE23	SOC_ETM_CH_DISABLE22	SOC_ETM_CH_DISABLE21	SOC_ETM_CH_DISABLE20	SOC_ETM_CH_DISABLE19	SOC_ETM_CH_DISABLE18	SOC_ETM_CH_DISABLE17	SOC_ETM_CH_DISABLE16	SOC_ETM_CH_DISABLE15	SOC_ETM_CH_DISABLE14	SOC_ETM_CH_DISABLE13	SOC_ETM_CH_DISABLE12	SOC_ETM_CH_DISABLE11	SOC_ETM_CH_DISABLE10	SOC_ETM_CH_DISABLE9	SOC_ETM_CH_DISABLE8	SOC_ETM_CH_DISABLE7	SOC_ETM_CH_DISABLE6	SOC_ETM_CH_DISABLE5	SOC_ETM_CH_DISABLE4	SOC_ETM_CH_DISABLE3	SOC_ETM_CH_DISABLE2	SOC_ETM_CH_DISABLE1	SOC_ETM_CH_DISABLE0
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**SOC\_ETM\_CH\_DISABLE $n$**  ( $n$ : 0-31) 配置关闭通道 $n$ 。

0: 无效值, 没有作用

1: 关闭

(WT)

## Register 11.4. SOC\_ETM\_CH\_ENA\_AD1\_REG (0x000C)

(reserved)	SOC_ETM_CH_ENABLED49	SOC_ETM_CH_ENABLED48	SOC_ETM_CH_ENABLED47	SOC_ETM_CH_ENABLED46	SOC_ETM_CH_ENABLED45	SOC_ETM_CH_ENABLED44	SOC_ETM_CH_ENABLED43	SOC_ETM_CH_ENABLED42	SOC_ETM_CH_ENABLED41	SOC_ETM_CH_ENABLED40	SOC_ETM_CH_ENABLED39	SOC_ETM_CH_ENABLED38	SOC_ETM_CH_ENABLED37	SOC_ETM_CH_ENABLED36	SOC_ETM_CH_ENABLED35	SOC_ETM_CH_ENABLED34	SOC_ETM_CH_ENABLED33	SOC_ETM_CH_ENABLED32		
31	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**SOC\_ETM\_CH\_ENABLED $n$**  ( $n$ : 32-49) 表示通道 $n$ 的状态。

0: 已关闭

1: 已使能

(R/WTC/SS)

## Register 11.5. SOC\_ETM\_CH\_ENA\_AD1\_SET\_REG (0x0010)

(reserved)	SOC_ETM_CH_ENABLE49	SOC_ETM_CH_ENABLE48	SOC_ETM_CH_ENABLE47	SOC_ETM_CH_ENABLE46	SOC_ETM_CH_ENABLE45	SOC_ETM_CH_ENABLE44	SOC_ETM_CH_ENABLE43	SOC_ETM_CH_ENABLE42	SOC_ETM_CH_ENABLE41	SOC_ETM_CH_ENABLE40	SOC_ETM_CH_ENABLE39	SOC_ETM_CH_ENABLE38	SOC_ETM_CH_ENABLE37	SOC_ETM_CH_ENABLE36	SOC_ETM_CH_ENABLE35	SOC_ETM_CH_ENABLE34	SOC_ETM_CH_ENABLE33	SOC_ETM_CH_ENABLE32		
31	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**SOC\_ETM\_CH\_ENABLE $n$**  ( $n$ : 32-49) 配置使能通道 $n$ 。

0: 无效值, 没有作用

1: 使能

(WT)

## Register 11.6. SOC\_ETM\_CH\_ENA\_AD1\_CLR\_REG (0x0014)

(reserved)

31	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

SOC\_ETM\_CH\_DISABLE49  
SOC\_ETM\_CH\_DISABLE48  
SOC\_ETM\_CH\_DISABLE47  
SOC\_ETM\_CH\_DISABLE46  
SOC\_ETM\_CH\_DISABLE45  
SOC\_ETM\_CH\_DISABLE44  
SOC\_ETM\_CH\_DISABLE43  
SOC\_ETM\_CH\_DISABLE42  
SOC\_ETM\_CH\_DISABLE41  
SOC\_ETM\_CH\_DISABLE40  
SOC\_ETM\_CH\_DISABLE39  
SOC\_ETM\_CH\_DISABLE38  
SOC\_ETM\_CH\_DISABLE37  
SOC\_ETM\_CH\_DISABLE36  
SOC\_ETM\_CH\_DISABLE35  
SOC\_ETM\_CH\_DISABLE34  
SOC\_ETM\_CH\_DISABLE33  
SOC\_ETM\_CH\_DISABLE32

**SOC\_ETM\_CH\_DISABLE $n$**  ( $n$ : 32-49) 配置关闭通道 $n$ 。

0: 无效值，没有作用

1: 关闭

(WT)

Register 11.7. SOC\_ETM\_CH $n$ \_EVT\_ID\_REG ( $n$ : 0-49) (0x0018+0x8\* $n$ )

(reserved)

31	8	7	0
0	0	0	0

SOC\_ETM\_CH $n$ \_EVT\_ID

**SOC\_ETM\_CH $n$ \_EVT\_ID** ( $n$ : 0-49) 配置通道 $n$ 事件 ID，详见表 11.3-1。 (R/W)

Register 11.8. SOC\_ETM\_CH $n$ \_TASK\_ID\_REG ( $n$ : 0-49) (0x001C+0x8\* $n$ )

(reserved)

31	8	7	0
0	0	0	0

SOC\_ETM\_CH $n$ \_TASK\_ID

**SOC\_ETM\_CH $n$ \_TASK\_ID** ( $n$ : 0-49) 配置通道 $n$ 任务 ID，详见表 11.3-2。 (R/W)

## Register 11.9. SOC\_ETM\_CLK\_EN\_REG (0x01A8)

SOC_ETM_CLK_EN																															
(reserved)																															
31																														1   0	
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0   0	Reset

**SOC\_ETM\_CLK\_EN** 配置寄存器时钟门控。

- 0: 仅在应用写寄存器时开启时钟  
1: 强制为寄存器开启时钟门控  
(R/W)

## Register 11.10. SOC\_ETM\_DATE\_REG (0x01AC)

SOC_ETM_DATE																															
(reserved)																														0	
31	28	27																													0x2203092   Reset

**SOC\_ETM\_DATE** 版本控制寄存器。 (R/W)

# 第 12 章

## 低功耗管理

### 12.1 简介

ESP32-C6 拥有先进的低功耗管理系统，可以优化设备的功耗，并同时保持高性能。

该系统通过采用多种节能技术，例如睡眠模式、动态电压和频率调节以及外设电源门控等，可以有效地将设备功耗降至最低。

在这一管理系统中，电源管理单元 (PMU) 扮演着核心角色，它可以灵活地控制各个电源域的上下电，以此实现芯片性能、功耗和唤醒时间之间的最佳平衡。

### 12.2 术语

下列有关低功耗管理的术语是在《ESP32-C6 技术参考手册》的语境下定义的，旨在帮助读者更好地理解本文档。

**低功耗管理系统** 指的是管理芯片功耗的整个系统。

**电源管理单元 (PMU)** 指的是负责芯片功耗管理的核心控制电路，它包括对芯片电源、时钟以及功耗相关逻辑的控制。

**电源域** 指的是可独立控制上下电的最小单元。一个电源域可能包含一个或多个模块。

**PMU 状态** 指的是 PMU 状态机的 4 种状态。用户可以配置不同电源域在每一种状态下的时钟开关和电源开关。

**功耗模式** 指的是 5 种预设的典型功耗模式，可满足一些常见场景的功耗需求。

### 12.3 主要特性

PMU 具有以下特性：

- 支持 4 种可配置 PMU 状态，软件可根据需求灵活配置
  - HP\_ACTIVE
  - HP\_MODEM
  - HP\_SLEEP
  - LP\_SLEEP
- 支持 5 种预设功耗模式，可满足应用场景中的多种典型功耗需求
  - Active
  - Modem-sleep

- Light-sleep0
- Light-sleep1
- Deep-sleep
- 16 KB SRAM
- 10 个 “always-on” (AON) 寄存器
- RTC 快速启动
- 可灵活配置的备份 DMA，可在芯片切换 PMU 状态时，备份与恢复 CPU 及外设的关键数据
- 功耗控制器，可根据芯片所处的功耗模式切换状态，以控制电源和时钟等

## 12.4 功能描述

ESP32-C6 的低功耗管理系统包括如下组成部分：

- **电源结构**：即供电管理网络，包括调压器、数字电源域、模拟电源域等部分。
- **PMU 控制器**：PMU 的核心部分，用于实现模拟电源、数字电源、时钟等系统控制。
- **1 个 RTC 定时器**
- **10 个 “always-on” 寄存器 (LP\_AON\_STORE0\_REG ~ LP\_AON\_STORE9\_REG)**：这 10 个寄存器永远处于工作状态，不受功耗模式的影响，可用于存储一些关键数据。
- **8 个 LP GPIO 管脚 (GPIO0 ~ GPIO7)**：这 8 个管脚永远处于工作状态，不受功耗模式的影响，可用作睡眠模式下的唤醒源，也可以作为标准的 GPIO 管脚使用。更多细节，请见章节 [7 IO MUX 和 GPIO 交换矩阵 \(GPIO, IO MUX\)](#)。
- **16 KB SRAM**：HP CPU 与 LP CPU 均可访问。HP CPU 访问时，该存储器使用 HP CPU 时钟，而在 LP CPU 访问时，使用 LP CPU 时钟。
- **欠压检测器**：用于实时监测供电管脚的电压，确保芯片不会因为电压毛刺或欠压而工作异常。

以下详细介绍这几个组成部分。

### 12.4.1 电源结构

ESP32-C6 的电源结构如图 12.4-1 所示，主要包含了：

- 2 个调压器
- 模拟电源域
- 数字电源域




图 12.4-1. ESP32-C6 电源结构

### 12.4.1.1 调压器

如图 12.4-1 所示，ESP32-C6 的模拟部分包含 2 个调压器，负责调节不同电源域的供电：

- 1 个 HP（高性能）系统调压器，负责调节高性能模块的供电，驱动能力较强，功耗较大，输出电压可调。
- 1 个 LP（低功耗）系统调压器，负责调节低功耗模块的供电，输出电压同样可调。

### 12.4.1.2 数字电源域

ESP32-C6 的数字部分主要分为如下几个数字电源域，其中 HP 系统由 HP 系统调压器供电，调压器与每个电源域之间均有一个独立的电源开关，可实现数字电源域的上下电控制；LP 系统由 LP 系统调压器供电。

- HP 系统的电源域包括：
  - CPU：主要包括 CPU 及支持其工作的外设（追踪模块等）。
  - Modem：包括无线 MAC 和基带
  - Peripherals + ROM：主要包括总线、HP 外设等功能模块。
  - Internal SRAMx：细分了 4 个子电源域，如图 12.4-1 所示，SRAM0/1/2 每个都有独立的开关控制供电，SRAM3 与调压器直接连接，无开关控制上下电。

- **Modem Power:** 主要包括控制无线部分工作状态的各个模块。
- LP 系统的电源域包括:
  - **LP PD peripherals:** 主要包括 LP CPU、LP 外设。
  - **LP always-on:** 主要包括 LP always on 外设（如 RTC 定时器）和 PMU 控制模块，所有模式下均不掉电。

### 12.4.1.3 模拟电源域

如图 12.4-1 所示，ESP32-C6 的模拟电源域主要包括以下几个，其中 PLL 属于 HP 系统的电源域，其他为 LP 系统的电源域：

- External Main Clock (外部主时钟)
- Fast RC Oscillator (快速 RC 振荡器)
- PLL
- RF circuit (射频电路)

### 12.4.2 PMU

ESP32-C6 的 PMU 控制着每个电源域功耗相关的组件，如电源、时钟，它主要由如下几个部分构成：

- **PMU 主状态机:** 记录并切换 PMU 状态
- **睡眠与唤醒控制器:** 用于向 PMU 主状态机发起睡眠与唤醒请求
- **功耗控制器:** 可根据芯片所处的功耗模式切换状态，以控制电源和时钟等。功耗控制器包括:
  - **数字电源控制器:** 用于控制数字电源域的上下电
  - **模拟电源控制器:** 用于控制模拟模块的使能，比如调压器、模拟时钟等
  - **时钟控制器:** 用于管理外设时钟的门控，以及选择数字时钟的模拟时钟源
  - **数据备份控制器:** 用于控制 PMU 状态切换时的数据备份与恢复过程
  - **系统控制器:** 用于控制部分系统级模块，如睡眠模式下（此时 CPU 不可用）看门狗功能的挂起等

PMU 的工作流程为，睡眠与唤醒控制器向 PMU 主状态机发送睡眠或唤醒请求，PMU 主状态机接着产生电源门控、时钟门控和复位信号。然后，电源控制器和时钟控制器会根据 PMU 主状态机产生的信号，打开或关闭不同的电源域和时钟信号，从而让芯片进入或退出各种低功耗模式。PMU 的工作流程如图 12.4-2 所示。




图 12.4-2. PMU 的主要工作流程

以下章节分别介绍 PMU 的各个主要组成部分。

#### 12.4.2.1 PMU 主状态机

PMU 主状态机可以接收睡眠与唤醒信号，并通过功耗控制器完成电源上下电和时钟开关，从而实现 PMU 状态的切换，使芯片在目标 PMU 状态下达到性能与功耗的平衡。PMU 主状态机包括 4 个 PMU 状态，每个状态由不同的睡眠与唤醒信号控制切换，支持软件对每个状态进行个性化的配置，如配置电源、时钟等。软件可基于这 4 个 PMU 状态，拓展出不同的应用层面的功耗模式。4 个 PMU 状态为：

- **HP\_ACTIVE**: 所有电路最大程度开启的 PMU 状态，该状态支持 HP 系统和 LP 系统工作。
- **HP\_MODEM**: 该状态支持 Modem 系统（无线 MAC 和基带）独立于 CPU 工作。
- **HP\_SLEEP**: HP 系统睡眠状态，支持 LP 外设工作。
- **LP\_SLEEP**: HP 系统与 LP 外设均处于睡眠状态，always-on 电路保持工作。

**说明:**

HP 和 LP 系统的划分为：

- LP 系统（外设）：LP RISC-V 32-bit Microprocessor, LP Memory, LP IO, LP UART, LP I2C
- LP 系统（always-on 电路）：PMU, RTC Watchdog Timer, Super Watchdog
- HP 系统：除 LP 系统以外的所有外设，包括 Modem

更多内容可参考 [《ESP32-C6 技术规格书》](#) > 功能框图。

HP\_ACTIVE, HP\_MODEM, HP\_SLEEP 为 HP 系统的状态，LP\_SLEEP 为 LP 系统的状态。

- 某个模块如果属于 HP 系统，则只能配置在 HP\_ACTIVE/HP\_MODEM/HP\_SLEEP 三种状态下的上下电，在 LP\_SLEEP 的状态下会复用 HP\_SLEEP 的状态。
- 某个模块如果属于 LP 系统，则只能配置 LP\_SLEEP 状态下的上下电，HP\_ACTIVE/HP\_MODEM/HP\_SLEEP 三种状态复用 HP\_SLEEP 的状态。

例如，HP CPU 属于 HP 系统，则可以通过以下寄存器配置 HP CPU 在 HP\_ACTIVE/HP\_MODEM/HP\_SLEEP 三种状态下的上下电，LP\_SLEEP 复用 HP\_SLEEP 的配置。

- HP\_ACTIVE: [PMU\\_HP\\_ACTIVE\\_PD\\_HP\\_CPU\\_PD\\_EN](#)
- HP\_MODEM: [PMU\\_HP\\_MODEM\\_PD\\_HP\\_CPU\\_PD\\_EN](#)
- HP\_SLEEP: [PMU\\_HP\\_SLEEP\\_PD\\_HP\\_CPU\\_PD\\_EN](#)

类似地，用户可以用同样的方法，定义其他电源域在不同 PMU 状态下的上下电，具体寄存器请见第 12.9 小节。

**说明:**

为方便描述，后文中此类寄存器全部统称为 [PMU\\_n1\\_PD\\_POWERDOMAIN\\_PD\\_EN](#)，[n1](#) 代表 PMU 的 4 种状态。

配置完成后，PMU 将借助各控制器使这些配置生效，详见下方各章节的描述。

### 12.4.2.2 睡眠与唤醒控制器

睡眠与唤醒控制器负责向 PMU 主状态机发起睡眠与唤醒请求。ESP32-C6 支持多种唤醒源将 CPU 从不同功耗模式下唤醒，用户可通过 [PMU\\_WAKEUP\\_ENA](#) 按照下表使能对应的唤醒源。

表 12.4-1. 唤醒源

PMU_WAKEUP_ENA	唤醒源	Light-sleep	Deep-sleep
0x4	GPIO <sup>1</sup>	Y	Y
0x8	Wi-Fi beacon	Y	Y
0x10	RTC Timer	Y	Y
0x20	Wi-Fi <sup>2</sup>	Y	-
0x40	UART0 <sup>3</sup>	Y	-
0x80	UART1 <sup>3</sup>	Y	-
0x100	SDIO	Y	-
0x400	Bluetooth	Y	-
0x800	LP CPU	Y	Y

<sup>1</sup> Deep-sleep 模式下，只有 LP GPIO 可作为唤醒源。

<sup>2</sup> 为了通过 Wi-Fi 唤醒芯片，芯片将在 Active、Modem-sleep 和 Light-sleep 之间进行切换，RF 模块将在预设间隔中唤醒，保证 Wi-Fi 的正常连接和数据通信。

<sup>3</sup> 当接收到的 RX 脉冲数量超过阈值寄存器 `UART_ACTIVE_THRESHOLD` 的设置时，即触发唤醒。详情请见章节 [27 UART 控制器 \(UART, LP\\_UART, UHCI\)](#)。

ESP32-C6 提供了硬件拒绝睡眠的机制，即当某些外设处于不可中断的工作状态而 CPU 试图进入睡眠状态时，外设将会发出唤醒信号，以此来拒绝 CPU 的睡眠命令，从而保证外设正常工作。

表 12.4-1 中的唤醒源均可配置成作为拒绝睡眠的事件，用户可配置如下寄存器实现拒绝睡眠。

`PMU_SLEEP_REJECT_ENA` 和 `PMU_SLP_REJECT_CAUSE_REG` 的配置值与唤醒源的对应关系均与表中一致。

- 使能拒绝睡眠功能
  - 置位 `PMU_SLP_REJECT_EN` 使能拒绝睡眠功能
  - 配置 `PMU_SLEEP_REJECT_ENA` 使能拒绝睡眠信号源
- 读取寄存器 `PMU_SLP_REJECT_CAUSE_REG` 确认拒绝睡眠的事件源

### 12.4.2.3 模拟电源控制器

模拟电源控制器用于控制模拟电路部分（包括调压器、高速时钟、低速时钟）在某种 PMU 状态下的上下电情况。

调压器的具体配置如下：

- 配置寄存器 `PMU_n1_HP_REGULATOR_XPD` 或 `PMU_n1_LP_REGULATOR_XPD` 可使能或关闭目标 PMU 状态下 HP 系统或 LP 系统调压器的输出电压。LP 系统调压器不建议关闭，否则会导致 PMU 本身掉电，从而导致芯片异常。

高性能时钟 (XTAL\_CLK 和 PLL\_CLK) 的具体配置如下：

- XTAL\_CLK：配置 `PMU_HP_SLEEP_XPD_XTAL` 为 1，在芯片 PMU 状态切换至 HP\_SLEEP 的过程中，开启 XTAL\_CLK。

注意：为避免 XTAL\_CLK 起振阶段的不稳定时钟影响电路，可配置 PMU\_WAIT\_XTAL\_STABLE 实现 XTAL\_CLK 全局门控的延迟打开，即该门控将在 XTAL\_CLK 上电后的 PMU\_WAIT\_XTAL\_STABLE 个 CLK\_DYN\_FAST\_CLK 周期时间后打开。

- PLL\_CLK：PMU 可在芯片处于不同 PMU 状态下打开 PLL\_CLK，仅需配置不同 PMU 状态下的 PMU\_n1\_XPD\_BBPLL 寄存器为 1。例如，配置 PMU\_HP\_ACTIVE\_XPD\_BBPLL 为 1，则在芯片处于 HP\_ACTIVE 状态下，打开 PLL\_CLK 时钟。

注意：

- 在打开 PLL\_CLK 前还需确保 XTAL\_CLK 已经稳定开启。
- 为避免 PLL\_CLK 起振阶段的不稳定时钟影响电路，可配置 PMU\_WAIT\_PLL\_STABLE 实现 PLL\_CLK 全局门控的延迟打开，即该门控将在 PLL\_CLK 上电后的 PMU\_WAIT\_PLL\_STABLE 个 CLK\_DYN\_FAST\_CLK 周期时间后打开。

低速时钟功耗较低，在 HP\_ACTIVE、HP\_MODEM 和 HP\_SLEEP 状态下的开关情况均由 PMU\_HP\_SLEEP\_XPD\_FOSC\_CLK 决定。在 LP\_SLEEP 状态下同样可配置。例如 PMU\_LP\_SLEEP\_XPD\_FOSC\_CLK 可控制 RC\_FAST\_CLK 时钟在 LP\_SLEEP 下的开关。支持上述配置的时钟列举如下：

- RC\_FAST\_CLK
- XTAL32K\_CLK

#### 12.4.2.4 数字电源控制器

数字电源控制器用于控制数字电源域在某种 PMU 状态下的上下电情况。与模拟电源控制器不同的是，数字电源控制器不直接控制调压器，而是通过控制与调压器相连的电源开关，实现各个数字电源域的上下电。

数字电源域中 LP PD Peripherals 只支持在 HP\_SLEEP 与 LP\_SLEEP 两个 PMU 状态之间切换时上下电，其余电源域只支持在 HP\_SLEEP、HP\_ACTIVE、HP\_MODEM 三个 PMU 状态间切换时上下电。

当芯片在不同 PMU 状态之间切换时，如果某电源域在当下 PMU 状态下的上下电配置与即将切换至的上下电配置不符，则将激活上下电流程。以 CPU 电源域从上电到下电的流程为例。配置寄存器 PMU\_HP\_MODEM\_PD\_HP\_CPU\_PD\_EN 为 1，表示在 HP\_MODEM 状态下关闭 CPU 电源域的供电；或配置为 0，表示在 HP\_MODEM 状态下对 CPU 电源域供电。PMU 将做出如下控制：

- 使能数字隔离单元，确保下电模块不往上电模块输出不稳定的电平值。当有电源域掉电时，该模块的输出将被钳位至固定值。
- 使能复位，CPU 电源域掉电后，该电源域的全局复位信号处于复位状态，在重新上电后的一段时间内该电源域仍然保持复位，这将确保该电源域在上电的过程中存在一个复位到释放的过程，消除上下电引入的寄存器不定态。

下面说明各个数字电源域的开关方式：

- Internal SRAMx

Internal SRAMx 电源域的上下电状态并无专门寄存器控制，它与 Peripherals 共用一套 PMU\_n1\_PD\_TOP\_PD\_EN 寄存器。若未配置 PMU\_PD\_HP\_MEMn\_PD\_MASK ( $n=0,1,2$ ) 寄存器，则 Internal SRAMx 与 Peripherals 电源域将同时上下电；若配置 PMU\_PD\_HP\_MEMn\_PD\_MASK 寄存器为 1，则 Internal SRAMx 在 Peripherals 掉电时可保持上电。

- Modem Power

Modem Power 与 HP 系统调压器通过一个开关连接，可通过配置寄存器

[PMU\\_HP\\_ACTIVE\\_PD\\_HP\\_AON\\_PD\\_EN](#) 决定 HP\_ACTIVE 状态下 Modem Power 的开关。由图 12.4-1 可知，CPU、Modem、Peripherals + ROM 中若要一个电源域上电，则需同时保证 Modem Power 电源域上电，这种设计也与功能需求保持一致。

- Peripherals + ROM/Modem/CPU

可通过寄存器 [PMU\\_n1\\_PD\\_n\\_PD\\_EN](#) ( $n=TOP/HP\_WIFI/HP\_CPU$ ) 配置各电源域在对应 PMU 状态下的上下电（寄存器中的 WIFI 即为 Modem 电源域）。

Peripherals 掉电时还存在以下几个可配功能：

- Peripherals 掉电后会导致 GPIO 管脚状态不稳定，可通过 PMU 控制 GPIO 管脚（8 个 LP GPIO 除外）进入保持状态。例如配置 [PMU\\_HP\\_SLEEP\\_HP\\_PAD\\_HOLD\\_ALL](#) 使 GPIO 管脚在 HP\_SLEEP 下保持 Peripherals 掉电前的相关配置。
- 在 HP\_ACTIVE 和 HP\_MODEM 状态下，除了支持 Internal SRAMx 电源域掉电外，还支持标准供电下的 Memory Deep-sleep 模式，该模式下存储器将无法读写，但可以保持数据。配置寄存器 [PMU\\_n1\\_HP\\_MEM\\_DSPL](#) 可实现 Memory Deep-sleep 模式。

- LP PD Peripherals

LP PD Peripherals 电源域在芯片处于 HP\_ACTIVE 和 HP\_MODEM 状态下始终保持上电，无法配置，仅允许配置 HP\_SLEEP 与 LP\_SLEEP 状态下的上下电。此电源域拥有独立的数字电源开关，且它的上下电控制不依赖于其他数字电源域的上下电。

### 12.4.2.5 时钟控制器

时钟控制器主要用于芯片 PMU 状态切换时，对时钟源的选择及部分时钟的使能，以此实现对高性能系统时钟与低功耗系统时钟的控制。

高性能系统时钟包括 HP\_ROOT\_CLK 和高性能系统外设时钟。当芯片的 PMU 状态在 HP\_ACTIVE、HP\_MODEM 与 HP\_SLEEP 之间切换时，PMU 可实现对 HP\_ROOT\_CLK 时钟源的切换、开关、分频，以及高性能系统外设时钟的开关。

- HP\_ROOT\_CLK 控制的相关寄存器及功能介绍如下：

- 配置不同 PMU 状态对应的 [PMU\\_n1\\_SYS\\_CLK\\_SLP\\_SEL](#) 寄存器为 1，表示芯片进入该 PMU 状态后，时钟源受 PMU 控制。
- 配置不同 PMU 状态对应的 [PMU\\_n1\\_ICG\\_SYS\\_CLOCK\\_EN](#) 寄存器为 0，表示芯片进入该 PMU 状态后，关闭 HP\_ROOT\_CLK 的时钟门控，即该时钟将不可用。
- 配置不同 PMU 状态对应的 [PMU\\_n1\\_DIG\\_SYS\\_CLK\\_SEL](#)，选择芯片进入对应 PMU 状态后使用的时钟源，具体请见章节 8 复位和时钟 > 表 8.2-1。

- 高性能系统外设时钟控制的相关寄存器及功能介绍如下：

- 配置 [PMU\\_n1\\_ICG\\_SLP\\_SEL](#) 寄存器为 1，目标状态下的各时钟门控的开关将受 PMU 的控制，该寄存器为 0 时，门控开关由 PCR 寄存器决定。
- 配置寄存器 [PMU\\_n1\\_DIG\\_ICG\\_FUNC\\_EN](#) 决定目标 PMU 状态的功能时钟门控开关。具体配置请见表 12.4-2。

表 12.4-2. 高性能系统外设功能时钟

PMU_n1_DIG_ICG_FUNC_EN 位	时钟
bit 0	GDMA_CLK
bit 1	SPI2_CLK
bit 2	I2S_RX_CLK
bit 3	UART0_CLK
bit 4	UART1_CLK
bit 5	UHCI_CLK
bit 6	USB_CLK
bit 7	I2S_TX_CLK
bit 8	N/A
bit 9	N/A
bit 10	N/A
bit 11	N/A
bit 12	N/A
bit 13	TG1_CLK
bit 14	TGO_CLK
bit 15	N/A
bit 16	SOC_ETM_CLK
bit 17	N/A
bit 18	SYSTIMER_CLK
bit 19	N/A
bit 20	SARADC_CLK
bit 21	RMT_CLK
bit 22	MCPWM_CLK
bit 23	N/A
bit 24	PARLIO_TX_CLK
bit 25	PARLIO_RX_CLK
bit 26	N/A
bit 27	LEDC_CLK
bit 28	IOMUX_CLK
bit 29	I2C_CLK
bit 30	TWAI1_CLK
bit 31	TWAIO_CLK

- 配置寄存器 PMU\_n1\_DIG\_ICG\_APB\_EN 决定目标 PMU 状态的 APB 时钟门控开关。具体配置请见表 12.4-3。

表 12.4-3. 高性能系统外设 APB 时钟

PMU_n1_DIG_ICG_APB_EN 位	时钟
bit 0	SEC_APB_CLK
bit 1	GMDA_APB_CLK
bit 2	API2_APB_CLK

PMU_n1_DIG_ICG_APB_EN 位	时钟
bit 3	INTMTX_APB_CLK
bit 4	I2S_APB_CLK
bit 5	MSPI_APB_CLK
bit 6	UART0_APB_CLK
bit 7	UART1_APB_TX_CLK
bit 8	UHCI_APB_CLK
bit 9	SARADC_APB_CLK
bit 10	N/A
bit 11	TimerGroup0_APB_CLK
bit 12	TimerGroup1_APB_CLK
bit 13	I2C_APB_CLK
bit 14	LEDC_APB_CLK
bit 15	RMT_APB_CLK
bit 16	SYSTIMER_APB_CLK
bit 17	USB_DEVICE_APB_CLK
bit 18	TWAIO_APB_CLK
bit 19	TWAI1_APB_CLK
bit 20	PCNT_APB_CLK
bit 21	PWM_APB_CLK
bit 22	SOC_ETM_CLK
bit 23	PARLIO_APB_CLK
bit 24	REGDMA_APB_CLK
bit 25	MEMORY_MONITOR_APB_CLK
bit 26	IOMUX_APB_CLK
bit 27	PVT_APB_CLK
bit 28	N/A
bit 29	N/A
bit 30	N/A
bit 31	N/A

低功耗系统时钟主要用于低功耗系统，包括如下四种时钟：

- LP\_SLOW\_CLK
- LP\_FAST\_CLK
- LP\_DYN\_SLOW\_CLK
- LP\_DYN\_FAST\_CLK

其中 LP\_DYN\_FAST\_CLK 的时钟频率根据 PMU 状态由硬件完成如下固定切换（用户无法更改）：

- LP\_SLEEP：频率与 LP\_SLOW\_CLK 一致。
- HP\_ACTIVE、HP\_MODEM、HP\_SLEEP：频率与 LP\_FAST\_CLK 一致。

### 12.4.2.6 数据备份控制器

ESP32-C6 支持在切换 PMU 状态时，驱动一个 Retention DMA 模块，进行存储器与外设间的数据搬移，从而在电源域掉电时备份数据并在再次上电时恢复数据。

数据搬移操作由 Peripherals 电源域中的模块实现，PMU 只产生相关控制信号。需要注意的是，决定数据搬移的控制寄存器存在方向性，因为与 PMU 的其他控制寄存器不同是，这些控制行为由原来的 PMU 状态和目标 PMU 状态共同决定。

以目标 PMU 状态为 HP\_SLEEP 为例，从 HP\_ACTIVE 睡眠至 HP\_SLEEP 与从 HP\_MODEM 睡眠至 HP\_SLEEP 所需要备份的寄存器显然是不同的，因此下文的寄存器名中的 *n2* 存在如下可能：

- HP\_SLEEP2ACTIVE
- HP\_SLEEP2MODEM
- HP\_MODEM2ACTIVE
- HP\_MODEM2SLEEP
- HP\_ACTIVE2SLEEP

下面将介绍 PMU 支持的 Retention DMA 控制：

- 使能数据搬移：配置寄存器 PMU\_<i>n2</i>\_BACKUP\_EN 为 1，表示在进行对应的 PMU 状态切换时使能数据搬移。
- 打开对应时钟：在数据搬移开始前，配置 PMU\_<i>n2</i>\_BACKUP\_CLK\_SEL 选择 Retention DMA 工作时钟源，配置 PMU\_<i>n1</i>\_BACKUP\_ICG\_FUNC\_EN 为 1 打开时钟。  
数据搬移结束后，门控时钟寄存器 PMU\_<i>n1</i>\_BACKUP\_ICG\_FUNC\_EN 的值将由目标状态下的 PMU\_<i>n1</i>\_DIG\_ICG\_FUNC\_EN 决定。
- 配置数据搬移方向：配置 PMU\_<i>n2</i>\_BACKUP\_MODE 寄存器的最高位：
  - 1：外设到存储器
  - 0：存储器到外设
- 选择链表指针：配置 PMU\_<i>n2</i>\_BACKUP\_MODE 寄存器的低两位，选择链表指针：
  - 0: PAU\_LINK\_ADDR\_0
  - 1: PAU\_LINK\_ADDR\_1
  - 2: PAU\_LINK\_ADDR\_2
  - 3: PAU\_LINK\_ADDR\_3

### 12.4.2.7 系统控制器

系统控制器用于在芯片切换 PMU 状态时控制部分功能模块，以实现芯片在各 PMU 状态下的稳定、节能工作，主要可控制的功能模块包括：

- 暂停看门狗功能：配置 PMU\_<i>n1</i>\_DIG\_PAUSE\_WDT 寄存器为 1，可在 PMU 状态切换至对应 PMU 状态时禁用 RTC 看门狗定时器 (RWDT) 功能。注意，任一睡眠模式下若配置该寄存器为 0，表示不禁用该功能，则 RWDT 将因为没有 CPU 参与喂狗而产生复位。
- 切换 GPIO 至管脚睡眠模式，该模式下将固定管脚的配置。例如将某个 GPIO 管脚固定为输入，低驱动模式以降低其功耗，并作为一个唤醒管脚使用，配置 PMU\_<i>n1</i>\_HP\_PAD\_HOLD\_ALL 寄存器为 1，可在 PMU

状态切换至对应 PMU 状态后锁存当前的配置作为 GPIO 的睡眠配置。GPIO 管脚保持功能的详细介绍请参考章节 [7 IO MUX 和 GPIO 交换矩阵 \(GPIO, IO MUX\)](#) > 小节 7.9 GPIO 管脚的 Hold 特性。

- 禁用 UART 唤醒功能：配置 PMU\_<b>n1</b>\_UART\_WAKEUP\_EN 寄存器为 0，禁用对应 PMU 状态下的 4 种 UART 唤醒模式。有关 UART 唤醒模式的具体介绍，请见章节 [27 UART 控制器 \(UART, LP\\_UART, UHCI\)](#)。
- 暂停 CPU 运行：配置 PMU\_<b>n1</b>\_DIG\_CPU\_STALL 寄存器为 1，在对应 PMU 状态下将 CPU 挂起。

### 12.4.3 RTC 定时器

ESP32-C6 的低功耗管理使用 RTC 定时器。RTC 定时器是一个 48 位的可读计数器，可通过配置，使用 RTC 慢速时钟 RTC\_SLOW\_CLK 记录以下任一事件发生的时刻。

表 12.4-4. RTC 定时器的触发条件

触发条件	描述
RTC_TIMER_MAIN_TIMER_XTAL_OFF	PMU 关闭或打开 40 MHz 晶振时触发。
RTC_TIMER_MAIN_TIMER_SYS_STALL	CPU 进入或退出 stall 状态时触发。该设置可保证系统时钟的时间连续性。
RTC_TIMER_MAIN_TIMER_SYS_RST	系统复位时触发。
RTC_TIMER_UPDATE	配置寄存器 RTC_TIMER_UPDATE 时触发。该触发由 CPU 产生（比如用户）。

RTC 定时器会在每次触发时更新两组寄存器：

- 寄存器组 0 用于记录 RTC 定时器在当前触发下的计数值，计数单位为 LP\_SLOW\_CLK。
  - RTC\_TIMER\_MAIN\_BUFO\_HIGH
  - RTC\_TIMER\_MAIN\_BUFO\_LOW
- 寄存器组 1 用于记录 RTC 定时器在上一次触发下的计数值。
  - RTC\_TIMER\_MAIN\_BUF1\_HIGH
  - RTC\_TIMER\_MAIN\_BUF1\_LOW

每次有新的触发，上一次触发时的记录将从寄存器组 0 移至寄存器组 1（寄存器组 1 中之前的记录将被覆盖），而本次触发的记录将存储在寄存器组 0。因此，RTC 定时器最多可同时记录两次触发的值。

值得注意的是，除芯片上电复位外的其余任何复位或睡眠均不会使 RTC 定时器停止或复位。此外，RTC 定时器还能用作唤醒源（见表 12.4-1）。

### 12.4.4 欠压检测器

ESP32-C6 的欠压检测器可以周期性轮流检查管脚 VDDA3P3、VDDA1 以及 VDDA2 的电压，周期约  $280 \mu\text{s}$ ，一旦被检测电压下落至预设阈值（默认为 2.7 V）以下时发出触发信号，并进行相应处理，从而关闭部分耗电模块（比如射频电路等），为数字模块争取更多时间，用以保存、转移重要数据。欠压检测器的功耗非常低，在芯片开启时将永远保持开启。

LP\_ANA\_BOD\_MODEO\_LP\_INT\_RAW 用于指示欠压检测器的输出电平，默认为低电平，可在检测管脚电压下降至阈值以下时跳至高电平。

欠压检测器检测到欠压信号后，有两种处理模式（默认为模式 1）：

- 模式 0: 当欠压计数器达到 Int Comparer ([LP\\_ANA\\_BOD\\_MODE0\\_INTR\\_WAIT](#)) 和 Rst Comparer ([LP\\_ANA\\_BOD\\_MODE0\\_RESET\\_WAIT](#)) 中设定的阈值后触发中断，并根据 `bod_mode0_rst_sel` ([LP\\_ANA\\_BOD\\_MODE0\\_RESET\\_SEL](#)) 的配置选择复位方式。此模式需通过 `bod_mode0_en` ([LP\\_ANA\\_BOD\\_MODE0\\_INTR\\_ENA](#)) 使能。
- 模式 1: 直接触发系统复位。

详情如下图所示。




图 12.4-3. 欠压检测器处理方式

图中的选择信号均由寄存器控制，对应关系如下：

- `bod_mode0_en`: [LP\\_ANA\\_BOD\\_MODE0\\_INTR\\_ENA](#)
- `bod_mode0_rst_en`: [LP\\_ANA\\_BOD\\_MODE0\\_RESET\\_ENA](#)
- `bod_mode0_rst_sel`: [LP\\_ANA\\_BOD\\_MODE0\\_RESET\\_SEL](#) 用于选择模式 0 欠压检测器被触发后的复位方式。
  - 0: 芯片复位
  - 1: 系统复位

更多有关复位的信息请参考章节 8 复位和时钟。

- `bod_mode1_sel`: [LP\\_ANA\\_ANA\\_FIB\\_ENA](#) 的第一位。
- `bod_mode1_rst_en`: [LP\\_ANA\\_BOD\\_MODE1\\_RESET\\_ENA](#)

## 12.5 功耗模式

ESP32-C6 有 4 个可配置的 PMU 状态，为了方便用户的使用，我们基于这 4 个可配置的 PMU 状态，提供了 5 种预设功耗模式，可满足最常见的场景需求。

表 12.5-1. 预设的功耗模式

功耗模式	LP always-on	LP PD peripherals	Peripherals	Modem	CPU	电源域			PLL	RF circuit
						RC_FAST_CLK	XTAL_CLK			
Active	ON	ON	ON	ON	ON	ON	ON		ON	ON
Modem-sleep	ON	ON	ON	OFF	ON	ON	ON		ON/ OFF	OFF
Light-sleep0	ON	ON	ON	ON/OFF	OFF	ON	ON/OFF		ON/ OFF	ON/ OFF
Light-sleep1	ON	ON/OFF	ON/OFF	ON/OFF	OFF	ON/OFF	ON/OFF		ON/ OFF	ON/ OFF
Deep-sleep	ON	OFF	OFF	OFF	OFF	OFF	OFF		OFF	OFF

## 说明:

1. 具体功耗数据可见[《ESP32-C6 技术规格书》](#)。
2. 具体可支持的唤醒源, 请见表 12.4-1。

## 12.6 RTC 启动

在 Deep-sleep 下, 芯片的 ROM 和 RAM 均断电, 因此在唤醒时 SPI Boot (从 flash 复制数据) 所需时间更长。因此, 相较于 Light-sleep 和 Modem-sleep 模式, Deep-sleep 模式的唤醒时间要长的多。不过, 值得注意的是, 在 Deep-sleep 模式下, 16 KB SRAM 可以处于上电状态。因此, 用户可以将一些代码规模不大 (即小于 8 KB 的 “deep sleep wake stub”) 写入低功耗管理系统内的 16KB SRAM, 避免 SPI 启动带来的延迟, 从而加速芯片唤醒过程。

使用过程如下所示:

1. 配置 `LP_AON_COREO_STAT_VECTOR_SEL` 为 1, 使 CPU 从 RTC 快速内存启动。
2. 计算 RTC 快速内存的 CRC 码, 并将结果保存在寄存器 `LP_AON_STORE7_REG` 中。
3. 配置寄存器 `LP_AON_STORE6_REG` 为 RTC 快速内存的入口地址。
4. 配置芯片进入睡眠模式。
5. 当 CPU 开启时, 开始进行 ROM 解包和部分初始化工作。此后, 再次计算 RTC 快速内存的 CRC 码。如果与寄存器 `LP_AON_STORE7_REG` 中保存的结果一致, 则 CPU 跳转至 RTC 快速内存的入口地址。

ESP32-C6 唤醒后的启动流程如图 12.6-1 所示:




图 12.6-1. ESP32-C6 唤醒后的启动流程

## 12.7 事件任务矩阵功能

在 ESP32-C6 中，低功耗管理模块支持 ETM 功能，即可以通过任意外设的 ETM 事件触发低功耗管理模块的 ETM 任务，或者通过低功耗管理模块的 ETM 事件触发任意外设的 ETM 任务。关于 ETM 更多详细信息，请参考章节 [11 事件任务矩阵 \(SOC\\_ETM\)](#)。这里仅介绍与低功耗管理模块相关的 ETM 任务和 ETM 事件。

低功耗管理模块可接收的 ETM 任务有：

- PMU\_TASK\_SLEEP\_REQ：该任务将触发 PMU 开始睡眠流程。

低功耗管理模块可产生的 ETM 事件有：

- PMU\_EVT\_SLEEP\_WAKEUP：该事件表示 PMU 被唤醒至 HP\_ACTIVE。
- RTC\_EVT\_TICK：该事件表示 RTC 计时器递增 1。

## 12.8 中断

ESP32-C6 的低功耗管理模块可以生成以下中断信号：

- PMU\_INTR
- PMU\_LP\_INT
- LP\_RTC\_TIMER\_INTR
- LP\_RTC\_TIMER\_LP\_INT

其中，PMU\_INTR、LP\_RTC\_TIMER\_INTR 发送给 [中断矩阵](#)；PMU\_LP\_INT、LP\_RTC\_TIMER\_LP\_INT 输出到 LP CPU。

这些中断信号由各自模块的内部中断源生成。具体为：

PMU\_INTR:

- PMU\_SOC\_WAKEUP\_INT: 当芯片被唤醒至 HP\_ACTIVE 时触发。
- PMU\_SOC\_SLEEP\_REJECT\_INT: 当拒绝睡眠源拒绝了一个睡眠请求时触发。
- PMU\_SW\_INT: 当用 LP CPU 作为唤醒源将芯片唤醒至 HP\_ACTIVE 时触发。
- PMU\_SDIO\_IDLE\_INT: 当 SDIO 处于 IDLE 状态时触发。
- PMU\_LP\_CPU\_EXC\_INT: 当 LP CPU 异常时触发。

PMU\_LP\_INT:

- PMU\_HP\_SW\_TRIGGER\_INT: 当用 HP CPU 作为唤醒源唤醒 LP CPU 时触发。
- PMU\_ACTIVE\_SWITCH\_SLEEP\_START\_INT: 当 PMU 状态开始从 HP\_ACTIVE 切换至 HP\_SLEEP 时触发。
- PMU\_MODEM\_SWITCH\_SLEEP\_START\_INT: 当 PMU 状态开始从 HP\_MODEM 切换至 HP\_SLEEP 时触发。
- PMU\_SLEEP\_SWITCH\_MODEM\_START\_INT: 当 PMU 状态开始从 HP\_SLEEP 切换至 HP\_MODEM 时触发。
- PMU\_SLEEP\_SWITCH\_ACTIVE\_START\_INT: 当 PMU 状态开始从 HP\_SLEEP 切换至 HP\_ACTIVE 时触发。
- PMU\_MODEM\_SWITCH\_ACTIVE\_START\_INT: 当 PMU 状态开始从 HP\_MODEM 切换至 HP\_ACTIVE 时触发。
- PMU\_ACTIVE\_SWITCH\_SLEEP\_END\_INT: 当 PMU 状态完成从 HP\_MODEM 切换至 HP\_ACTIVE 时触发。
- PMU\_MODEM\_SWITCH\_SLEEP\_END\_INT: 当 PMU 状态完成从 HP\_MODEM 切换至 HP\_ACTIVE 时触发。
- PMU\_SLEEP\_SWITCH\_MODEM\_END\_INT: 当 PMU 状态完成从 HP\_SLEEP 切换至 HP\_MODEM 时触发。
- PMU\_SLEEP\_SWITCH\_ACTIVE\_END\_INT: 当 PMU 状态完成从 HP\_SLEEP 切换至 HP\_ACTIVE 时触发。
- PMU\_MODEM\_SWITCH\_ACTIVE\_END\_INT: 当 PMU 状态完成从 HP\_MODEM 切换至 HP\_ACTIVE 时触发。
- PMU\_LP\_CPU\_WAKEUP\_INT: 当 LP CPU 被唤醒时触发。

LP\_RTC\_TIMER\_INTR:

- RTC\_TIMER\_MAIN\_TIMER\_INT: 当 RTC 定时器的计数器计数值达到目标值 `RTC_TIMER_MAIN_TIMER_TAR_LOWO` 或 `RTC_TIMER_MAIN_TIMER_TAR_HIGH0` 时触发。
- RTC\_TIMER\_MAIN\_TIMER\_OVERFLOW\_INT: 当 RTC 定时器的计数器计数值达到最大值 MAX 时触发。  
$$MAX = (RTC\_TIMER\_MAIN\_TIMER\_TAR\_HIGH0 \ll 32) + RTC\_TIMER\_MAIN\_TIMER\_TAR\_LOW0$$
- LP\_ANA\_BOD\_MODEO\_INT: 当欠压检测器检测到电压低于阈值时触发。

LP\_RTC\_TIMER\_LP\_INT:

- RTC\_TIMER\_MAIN\_TIMER\_LP\_INT: 当 RTC 定时器的计数器计数值达到目标值 `RTC_TIMER_MAIN_TIMER_TAR_LOW1` 或 `RTC_TIMER_MAIN_TIMER_TAR_HIGH1` 时触发。
- RTC\_TIMER\_MAIN\_TIMER\_OVERFLOW\_LP\_INT: 当 RTC 定时器的计数器计数值达到最大值 MAX 时触发。  
$$MAX = (RTC\_TIMER\_MAIN\_TIMER\_TAR\_HIGH1 \ll 32) + RTC\_TIMER\_MAIN\_TIMER\_TAR\_LOW1$$
- LP\_ANA\_BOD\_MODEO\_LP\_INT: 当欠压检测器检测到电压低于阈值时触发。

每个中断源都有一组通用的配置寄存器，详见章节 [中断配置寄存器](#)。具体寄存器名称请查看 [12.9 寄存器列表](#)。

## 12.9 寄存器列表

### 12.9.1 PMU 寄存器列表

本小节的所有地址均为相对于 PMU 基地址的地址偏移量（相对地址），具体基址请见章节 5 系统和存储器 中的表 5.3-2。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

名称	描述	地址	访问
<b>配置寄存器</b>			
PMU_HP_ACTIVE_DIG_POWER_REG	HP_ACTIVE 状态下数字电源域配置寄存器	0x0000	R/W
PMU_HP_ACTIVE_ICG_HP_FUNC_REG	HP_ACTIVE 状态下高性能系统外设功能时钟控制寄存器	0x0004	R/W
PMU_HP_ACTIVE_ICG_HP_APB_REG	HP_ACTIVE 状态下高性能系统外设 APB 时钟门控控制寄存器	0x0008	R/W
PMU_HP_ACTIVE_HP_SYS_CNTL_REG	HP_ACTIVE 状态下系统控制寄存器	0x0010	R/W
PMU_HP_ACTIVE_HP_CK_POWER_REG	HP_ACTIVE 状态下时钟源电源控制寄存器	0x0014	R/W
PMU_HP_ACTIVE_BACKUP_REG	HP_ACTIVE 状态下数据备份控制寄存器	0x001C	R/W
PMU_HP_ACTIVE_BACKUP_CLK_REG	HP_ACTIVE 状态下备份模块工作时钟控制寄存器	0x0020	R/W
PMU_HP_ACTIVE_SYSCLK_REG	HP_ACTIVE 状态下系统时钟控制寄存器	0x0024	R/W
PMU_HP_ACTIVE_HP_REGULATORO_REG	HP_ACTIVE 状态下调压器电源控制寄存器	0x0028	R/W
PMU_HP_ACTIVE_XTAL_REG	HP_ACTIVE 状态下 XTAL_CLK 电源控制寄存器	0x0030	R/W
PMU_HP_MODEM_DIG_POWER_REG	HP_MODEM 状态下数字电源域控制寄存器	0x0034	R/W
PMU_HP_MODEM_ICG_HP_FUNC_REG	HP_MODEM 状态下高性能系统外设功能时钟控制寄存器	0x0038	R/W
PMU_HP_MODEM_ICG_HP_APB_REG	HP_MODEM 状态下高性能系统外设 APB 时钟门控控制寄存器	0x003C	R/W
PMU_HP_MODEM_SYS_CNTL_REG	HP_MODEM 状态下系统控制寄存器	0x0044	R/W
PMU_HP_MODEM_HP_CK_POWER_REG	HP_MODEM 状态下时钟源电源控制寄存器	0x0048	R/W
PMU_HP_MODEM_BACKUP_REG	HP_MODEM 状态下数据备份控制寄存器	0x0050	R/W
PMU_HP_MODEM_BACKUP_CLK_REG	HP_MODEM 状态下数据备份模块工作时钟控制寄存器	0x0054	R/W
PMU_HP_MODEM_SYSCLK_REG	HP_MODEM 状态下系统时钟控制寄存器	0x0058	R/W
PMU_HP_MODEM_HP_REGULATORO_REG	HP_MODEM 状态下调压器控制寄存器	0x005C	R/W

名称	描述	地址	访问
PMU_HP_MODEM_XTAL_REG	HP_MODEM 状态下 XTAL_CLK 电源控制寄存器	0x0064	R/W
PMU_HP_SLEEP_DIG_POWER_REG	HP_SLEEP 状态下数字电源域控制寄存器	0x0068	R/W
PMU_HP_SLEEP_ICG_HP_FUNC_REG	HP_SLEEP 状态下高性能系统外设功能时钟控制寄存器	0x006C	R/W
PMU_HP_SLEEP_ICG_HP_APB_REG	HP_SLEEP 状态下高性能系统外设 APB 时钟门控控制寄存器	0x0070	R/W
PMU_HP_SLEEP_HP_SYS_CNTL_REG	HP_SLEEP 状态下系统控制寄存器	0x0078	R/W
PMU_HP_SLEEP_HP_CK_POWER_REG	HP_SLEEP 状态下时钟源电源控制寄存器	0x007C	R/W
PMU_HP_SLEEP_BACKUP_REG	HP_SLEEP 状态下数据备份控制寄存器	0x0084	R/W
PMU_HP_SLEEP_BACKUP_CLK_REG	目前状态为 HP_SLEEP 状态时，数据备份时钟控制寄存器	0x0088	R/W
PMU_HP_SLEEP_SYSCLK_REG	HP_SLEEP 状态下系统时钟控制寄存器	0x008C	R/W
PMU_HP_SLEEP_HP_REGULATORORO_REG	HP_SLEEP 状态下调压器控制寄存器	0x0090	R/W
PMU_HP_SLEEP_XTAL_REG	HP_SLEEP 状态下 XTAL_CLK 电源控制寄存器	0x0098	R/W
PMU_HP_SLEEP_LP_DIG_POWER_REG	HP_SLEEP 状态下 LP 系统数字电源域控制寄存器	0x00A8	R/W
PMU_HP_SLEEP_LP_CK_POWER_REG	HP_ACTIVE/ HP_MODEM/ HP_SLEEP 状态下低速时钟电源控制寄存器	0x00AC	R/W
PMU_LP_SLEEP_XTAL_REG	LP_SLEEP 状态下 XTAL_CLK 电源控制寄存器	0x00BC	R/W
PMU_LP_SLEEP_LP_DIG_POWER_REG	LP_SLEEP 状态下数字电源域控制寄存器	0x00C0	R/W
PMU_LP_SLEEP_LP_CK_POWER_REG	LP_SLEEP 状态下低速时钟电源控制寄存器	0x00C4	R/W
PMU_IMM_PAD_HOLD_ALL_REG	Hold 信号配置寄存器	0x00E4	WT
PMU_POWER_PD_MEM_MASK_REG	Internal SRAMx 电源域强制上电寄存器	0x0110	R/W
PMU_POWER_CK_WAIT_CNTL_REG	XTAL_CLK 和 PLL_CLK 等待稳定周期配置寄存器	0x011C	R/W
PMU_SLP_WAKEUP_CNTL0_REG	睡眠请求寄存器	0x0120	WT
PMU_SLP_WAKEUP_CNTL1_REG	睡眠拒绝寄存器	0x0124	R/W
PMU_SLP_WAKEUP_CNTL2_REG	唤醒源使能寄存器	0x0128	R/W
PMU_SLP_WAKEUP_CNTL4_REG	睡眠拒绝事件清除寄存器	0x0130	WT
PMU_SLP_WAKEUP_STATUS0_REG	唤醒事件寄存器	0x0140	RO
PMU_SLP_WAKEUP_STATUS1_REG	复位拒绝事件寄存器	0x0144	RO
PMU_INT_RAW_REG	PMU 睡眠/唤醒原始中断	0x015C	R/WTC/SS
PMU_HP_INT_ST_REG	PMU 睡眠/唤醒状态中断	0x0160	RO
PMU_HP_INT_ENA_REG	PMU 睡眠/唤醒中断使能	0x0164	R/W
PMU_HP_INT_CLR_REG	PMU 睡眠/唤醒中断清除	0x0168	WT
PMU_LP_INT_RAW_REG	低功耗系统原始中断	0x016C	R/WTC/SS
PMU_LP_INT_ST_REG	PMU 状态转换中断状态	0x0170	RO

名称	描述	地址	访问
PMU_LP_INT_ENA_REG	PMU 状态转换中断使能	0x0174	R/W
PMU_LP_INT_CLR_REG	PMU 状态转换中断清除	0x0178	WT
PMU_LP_CPU_PWRO_REG	LP CPU 控制寄存器	0x017C	R/W
PMU_LP_CPU_PWR1_REG	LP CPU 睡眠请求寄存器	0x0180	varies
PMU_HP_LP_CPU_COMM_REG	软件中断寄存器	0x0184	WT
PMU_DATE_REG	版本控制寄存器	0x03FC	R/W

## 12.9.2 Always-on 寄存器列表

本小节的所有地址均为相对于 Always-on 寄存器基址的地址偏移量（相对地址），具体基址请见章节 5 系统和存储器 中的表 5.3-2。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

名称	描述	地址	访问
<b>配置寄存器</b>			
LP_AON_STORE0_REG	Always-on 寄存器 0	0x0000	R/W
LP_AON_STORE1_REG	Always-on 寄存器 1	0x0004	R/W
LP_AON_STORE2_REG	Always-on 寄存器 2	0x0008	R/W
LP_AON_STORE3_REG	Always-on 寄存器 3	0x000C	R/W
LP_AON_STORE4_REG	Always-on 寄存器 4	0x0010	R/W
LP_AON_STORE5_REG	Always-on 寄存器 5	0x0014	R/W
LP_AON_STORE6_REG	Always-on 寄存器 6	0x0018	R/W
LP_AON_STORE7_REG	Always-on 寄存器 7	0x001C	R/W
LP_AON_STORE8_REG	Always-on 寄存器 8	0x0020	R/W
LP_AON_STORE9_REG	Always-on 寄存器 9	0x0024	R/W
LP_AON_GPIO_MUX_REG	LP IO MUX 配置寄存器	0x0028	R/W
LP_AON_GPIO_HOLDO_REG	Hold 使能信号配置寄存器	0x002C	R/W
LP_AON_SYS_CFG_REG	配置系统复位	0x0034	varies
LP_AON_CPUCORE0_CFG_REG	CPU 启动地址配置寄存器	0x0038	varies
LP_AON_LPBUS_REG	LP SRAM 访问模式配置寄存器	0x0048	varies

## 12.9.3 RTC 定时器寄存器列表

本小节的所有地址均为相对于 RTC 定时器基址的地址偏移量（相对地址），具体基址请见章节 5 系统和存储器 中的表 5.3-2。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

名称	描述	地址	访问
<b>配置寄存器</b>			
RTC_TIMER_TAR0_LOW_REG	RTC 定时器目标计数值 0 的低位配置寄存器	0x0000	R/W
RTC_TIMER_TAR0_HIGH_REG	RTC 定时器目标计数值 0 的高位配置寄存器	0x0004	R/W
RTC_TIMER_TAR1_LOW_REG	RTC 定时器目标计数值 1 的低位配置寄存器	0x0008	R/W
RTC_TIMER_TAR1_HIGH_REG	RTC 定时器目标计数值 1 的高位配置寄存器	0x000C	R/W

名称	描述	地址	访问
RTC_TIMER_UPDATE_REG	RTC 定时器计数值记录寄存器	0x0010	R/W
RTC_TIMER_MAIN_BUFO_LOW_REG	寄存器组 0, bit0 - bit31	0x0014	RO
RTC_TIMER_MAIN_BUFO_HIGH_REG	寄存器组 0, bit32 - bit47	0x0018	RO
RTC_TIMER_MAIN_BUF1_LOW_REG	寄存器组 1, bit0 - bit31	0x001C	RO
RTC_TIMER_MAIN_BUF1_HIGH_REG	寄存器组 1, bit32 - bit47	0x0020	RO
RTC_TIMER_INT_RAW_REG	LP_RTC_TIMER_INT 原始中断状态	0x0028	RO
RTC_TIMER_INT_ST_REG	LP_RTC_TIMER_INT 屏蔽中断状态	0x002C	RO
RTC_TIMER_INT_ENA_REG	LP_RTC_TIMER_INT 使能中断状态	0x0030	R/W
RTC_TIMER_INT_CLR_REG	LP_RTC_TIMER_INT 中断清除	0x0034	WT
RTC_TIMER_LP_INT_RAW_REG	LP_RTC_TIMER_LP_INT 原始中断状态	0x0038	RO
RTC_TIMER_LP_INT_ST_REG	LP_RTC_TIMER_LP_INT 屏蔽中断状态	0x003C	RO
RTC_TIMER_LP_INT_ENA_REG	LP_RTC_TIMER_LP_INT 使能中断状态	0x0040	R/W
RTC_TIMER_LP_INT_CLR_REG	LP_RTC_TIMER_LP_INT 中断清除	0x0044	WT

#### 12.9.4 欠压检测器寄存器列表

本小节的所有地址均为相对于低功耗模拟外设 (LP\_ANA\_PERI) 基地址的地址偏移量（相对地址），具体基地址请见章节 5 系统和存储器 中的表 5.3-2。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

名称	描述	地址	访问
<b>配置寄存器</b>			
LP_ANA_BOD_MODE0_CNTL_REG	配置欠压检测器模式 0	0x0000	R/W
LP_ANA_BOD_MODE1_CNTL_REG	配置欠压检测器模式 1	0x0004	R/W
LP_ANA_FIB_ENABLE_REG	FIB 选择寄存器	0x000C	R/W
LP_ANA_INT_RAW_REG	LP_ANA_BOD_MODE0_INT 原始中断状态	0x0010	R/WTC/SS
LP_ANA_INT_ST_REG	LP_ANA_BOD_MODE0_INT 屏蔽中断状态	0x0014	RO
LP_ANA_INT_ENA_REG	LP_ANA_BOD_MODE0_INT 使能中断状态	0x0018	R/W
LP_ANA_INT_CLR_REG	LP_ANA_BOD_MODE0_INT 中断清除	0x001C	WT
LP_ANA_LP_INT_RAW_REG	LP_ANA_BOD_MODE0_LP_INT 原始中断状态	0x0020	R/WTC/SS
LP_ANA_LP_INT_ST_REG	LP_ANA_BOD_MODE0_LP_INT 屏蔽中断状态	0x0024	RO
LP_ANA_LP_INT_ENA_REG	LP_ANA_BOD_MODE0_LP_INT 使能中断状态	0x0028	R/W
LP_ANA_LP_INT_CLR_REG	LP_ANA_BOD_MODE0_LP_INT 中断清除	0x002C	WT
LP_ANA_DATE_REG	版本控制寄存器	0x03FC	R/W

## 12.10 寄存器

### 12.10.1 PMU 寄存器

本小节的所有地址均为相对于 PMU 基地址的地址偏移量（相对地址），具体基址请见章节 5 系统和存储器 中的表 5.3-2。

关于保留 (reserved) 域的处理，请查看章节 [如何配置寄存器的保留域](#)。

## Register 12.1. PMU\_HP\_ACTIVE\_DIG\_POWER\_REG (0x0000)

PMU_HP_ACTIVE_PD_TOP_PD_EN	PMU_HP_ACTIVE_PD_HP_AON_PD_EN	PMU_HP_ACTIVE_PD_CPU_PD_EN	PMU_HP_ACTIVE_PD_HP_WIFI_PD_EN	(reserved)	PMU_HP_ACTIVE_PD_HP_MEM_DS LP	PMU_HP_ACTIVE_VDD_SPI_PD_EN	(reserved)	0		Reset
31	30	29	28	27	26	23	22	21	20	
0	0	0	0	0	0	0	0	0	0	0

**PMU\_HP\_ACTIVE\_VDD\_SPI\_PD\_EN** 配置是否在 HP\_ACTIVE 状态下关闭外部 flash。

- 0: 打开
  - 1: 关闭
- (R/W)

**PMU\_HP\_ACTIVE\_HP\_MEM\_DS LP** 配置是否在 HP\_ACTIVE 状态下让 Internal SRAMx 进入 Deep-sleep。

- 0: 不进入 Deep-sleep
  - 1: 进入 Deep-sleep
- (R/W)

**PMU\_HP\_ACTIVE\_PD\_HP\_WIFI\_PD\_EN** 配置是否在 HP\_ACTIVE 状态下关闭 Modem 电源域。

- 0: 打开
  - 1: 关闭
- (R/W)

**PMU\_HP\_ACTIVE\_PD\_HP\_CPU\_PD\_EN** 配置是否在 HP\_ACTIVE 状态下关闭 CPU 电源域。

- 0: 打开
  - 1: 关闭
- (R/W)

**PMU\_HP\_ACTIVE\_PD\_HP\_AON\_PD\_EN** 配置是否在 HP\_ACTIVE 状态下关闭 Modem Power 电源域。

- 0: 打开
  - 1: 关闭
- (R/W)

**PMU\_HP\_ACTIVE\_PD\_TOP\_PD\_EN** 配置是否在 HP\_ACTIVE 状态下关闭 Peripherals 电源域。

- 0: 打开
  - 1: 关闭
- (R/W)

## Register 12.2. PMU\_HP\_ACTIVE\_ICG\_HP\_FUNC\_REG (0x0004)

PMU_HP_ACTIVE_DIG_ICG_FUNC_EN	
31	0
Oxfffffff	Reset

**PMU\_HP\_ACTIVE\_DIG\_ICG\_FUNC\_EN** 配置 HP\_ACTIVE 状态下高性能系统外设功能时钟的开关。

具体配置请见表 12.4-2。

0: 关闭

1: 打开

(R/W)

## Register 12.3. PMU\_HP\_ACTIVE\_ICG\_HP\_APB\_REG (0x0008)

PMU_HP_ACTIVE_DIG_ICG_APB_EN	
31	0
Oxfffffff	Reset

**PMU\_HP\_ACTIVE\_DIG\_ICG\_APB\_EN** 配置 HP\_ACTIVE 状态下高性能系统外设 APB 时钟的开关。具

体配置请见表 12.4-3。

0: 关闭

1: 打开

(R/W)

## Register 12.4. PMU\_HP\_ACTIVE\_HP\_SYS\_CNTL\_REG (0x0010)

**PMU\_HP\_ACTIVE\_UART\_WAKEUP\_EN** 配置是否在 HP\_ACTIVE 状态下使能 UART 唤醒功能。

- 0: 关闭唤醒功能  
1: 使能唤醒功能  
(R/W)

**PMU\_HP\_ACTIVE\_LP\_PAD\_HOLD\_ALL** 配置是否在 HP\_ACTIVE 状态下保持 LP GPIO 的配置。

- 0: 不保持  
1: 保持  
(R/W)

**PMU\_HP\_ACTIVE\_HP\_PAD\_HOLD\_ALL** 配置是否在 HP\_ACTIVE 状态下保持 GPIO 的配置。

- 0: 不保持  
1: 保持  
(R/W)

**PMU\_HP\_ACTIVE\_DIG\_PAD\_SLP\_SEL** 配置是否在 HP\_ACTIVE 状态下使用 GPIO 的 Light-sleep 模式配置。

- 0: 正常工作模式的配置
  - 1: Light-sleep 模式配置,  
sleep 模式管脚功能。  
(R/W)

**PMU\_HP\_ACTIVE\_DIG\_PAUSE\_WDT** 配置是否在 HP\_ACTIVE 状态下暂停看门狗。

- 0: 不暂停  
1: 暂停  
(R/W)

**PMU\_HP\_ACTIVE\_DIG\_CPU\_STALL** 配置是否在 HP\_ACTIVE 状态下暂停 CPU。

- 0: 不暂停  
1: 暂停  
(R/W)

## Register 12.5. PMU\_HP\_ACTIVE\_HP\_CK\_POWER\_REG (0x0014)

PMU_HP_ACTIVE_XPD_BBPLL																															
(reserved)																															
(reserved)																															
31	30	29																													0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**PMU\_HP\_ACTIVE\_XPD\_BBPLL** 配置是否在 HP\_ACTIVE 状态下打开 PLL\_CLK 时钟。

0: 关闭

1: 打开

(R/W)

## Register 12.6. PMU\_HP\_ACTIVE\_BACKUP\_REG (0x001C)

31	30	29	28	26	25	23	22	20	19	18	17	16	15	14	13	8	7	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

位场名称：(reserved), PMU\_HP\_MODEM2ACTIVE\_BACKUP\_EN, PMU\_HP\_SLEEP2ACTIVE\_BACKUP\_EN, (reserved), PMU\_HP\_MODEM2ACTIVE\_BACKUP\_MODE, PMU\_HP\_SLEEP2ACTIVE\_BACKUP\_MODE, (reserved), PMU\_HP\_MODEM2ACTIVE\_BACKUP\_CLK\_SEL, PMU\_HP\_SLEEP2ACTIVE\_BACKUP\_CLK\_SEL, (reserved), (reserved)

**PMU\_HP\_SLEEP2ACTIVE\_BACKUP\_CLK\_SEL** 配置备份模块从 HP\_SLEEP 切换为 HP\_ACTIVE 时的功能时钟源。

- 0: 时钟源为 XTAL
  - 1: 时钟源为 PLL\_CLK
  - 2: 时钟源为 RC\_FAST\_CLK
  - 3: 无效配置
- (R/W)

**PMU\_HP\_MODEM2ACTIVE\_BACKUP\_CLK\_SEL** 配置备份模块从 HP\_MODEM 切换为 HP\_ACTIVE 时的功能时钟源。配置同上。(R/W)

**PMU\_HP\_SLEEP2ACTIVE\_BACKUP\_MODE** 配置从 HP\_SLEEP 切换为 HP\_ACTIVE 时数据搬移的方向和链表指针。

最高位：

- 0: 存储器到外设
- 1: 外设到存储器

低两位：

- 0: PAU\_LINK\_ADDR\_0
- 1: PAU\_LINK\_ADDR\_1
- 2: PAU\_LINK\_ADDR\_2
- 3: PAU\_LINK\_ADDR\_3

(R/W)

**PMU\_HP\_MODEM2ACTIVE\_BACKUP\_MODE** 配置从 HP\_MODEM 切换为 HP\_ACTIVE 时数据搬移的方向和链表指针。配置同上。(R/W)

见下页……

## Register 12.6. PMU\_HP\_ACTIVE\_BACKUP\_REG (0x001C)

[接上页……](#)

**PMU\_HP\_SLEEP2ACTIVE\_BACKUP\_EN** 配置是否在从 HP\_SLEEP 切换为 HP\_ACTIVE 时使能数据搬移。

- 0: 禁能
  - 1: 使能
- (R/W)

**PMU\_HP\_MODEM2ACTIVE\_BACKUP\_EN** 配置是否在从 HP\_MODEM 切换为 HP\_ACTIVE 时使能数据搬移。

- 0: 禁能
  - 1: 使能
- (R/W)

## Register 12.7. PMU\_HP\_ACTIVE\_BACKUP\_CLK\_REG (0x0020)

PMU_HP_ACTIVE_BACKUP_ICG_FUNC_EN	
31	0
	Reset

**PMU\_HP\_ACTIVE\_BACKUP\_ICG\_FUNC\_EN** 配置目标状态为 HP\_ACTIVE 时不同外设功能时钟的开关情况，不同位代表不同外设，详见时钟控制章节。

- 0: 关闭
  - 1: 打开
- (R/W)

## Register 12.8. PMU\_HP\_ACTIVE\_SYSCLK\_REG (0x0024)

The diagram shows the bit field mapping for Register 12.8. The bits are numbered from 31 to 0. Bit 31 is labeled 'PMU\_HP\_ACTIVE\_DIG\_SYS\_CLK\_SEL'. Bits 30, 29, and 28 are grouped together and labeled 'PMU\_HP\_ACTIVE\_ICG\_SLP\_SEL'. Bits 27 and 26 are grouped together and labeled 'PMU\_HP\_ACTIVE\_SYS\_CLK\_SLP\_SEL'. Bit 25 is labeled '(reserved)'. Bits 24 to 0 are all labeled 'PMU\_HP\_ACTIVE\_ICG\_SYS\_CLOCK\_EN'. A 'Reset' button is located at the bottom right.

31	30	29	28	27	26	(reserved)	0	Reset
0	0	0	0	0	0	0	0	0

**PMU\_HP\_ACTIVE\_ICG\_SYS\_CLOCK\_EN** 配置是否在 HP\_ACTIVE 状态下打开 HP\_ROOT\_CLK。

- 0: 关闭
  - 1: 打开
- (R/W)

**PMU\_HP\_ACTIVE\_SYS\_CLK\_SLP\_SEL** 配置是否在 HP\_ACTIVE 状态下由 PMU 控制时钟源。

- 0: 由 PCR 寄存器控制
  - 1: 由 PMU 控制
- (R/W)

**PMU\_HP\_ACTIVE\_ICG\_SLP\_SEL** 配置是否在 HP\_ACTIVE 状态下是否由 PMU 控制各时钟门控的开关。

- 0: 由 PCR 寄存器控制
  - 1: 由 PMU 控制
- (R/W)

**PMU\_HP\_ACTIVE\_DIG\_SYS\_CLK\_SEL** 配置 HP\_ACTIVE 状态下 HP\_ROOT\_CLK 的时钟源。

- 0: 时钟源为 XTAL
  - 1: 时钟源为 PLL\_CLK
  - 2: 时钟源为 RC\_FAST\_CLK
  - 3: 无效配置
- (R/W)

## Register 12.9. PMU\_HP\_ACTIVE\_HP\_REGULATOR0\_REG (0x0028)

**PMU\_HP\_ACTIVE\_HP\_REGULATOR\_XPD** 配置是否在 HP\_ACTIVE 状态下打开 HP 系统调压器。

- 0: 关闭 HP 系统调压器  
1: 打开 HP 系统调压器  
(R/W)

## Register 12.10. PMU\_HP\_ACTIVE\_XTAL\_REG (0x0030)

**PMU\_HP\_ACTIVE\_XPD\_XTAL** 配置是否在 HP\_ACTIVE 状态下打开 XTAL\_CLK 的模拟源。

- 0: 关闭  
1: 打开  
(R/W)

## Register 12.11. PMU\_HP\_MODEM\_DIG\_POWER\_REG (0x0034)

31	30	29	28	27	26	23	22	21	20		
0	0	0	0	0	0	0	0	0	0	0	0

(reserved) 0 Reset

**PMU\_HP\_MODEM\_VDD\_SPI\_PD\_EN** 配置是否在 HP\_MODEM 状态下关闭外部 flash。

- 0: 打开
  - 1: 关闭
- (R/W)

**PMU\_HP\_MODEM\_HP\_MEM\_DS LP** 配置是否在 HP\_MODEM 状态下让 Internal SRAMx 进入 Deep-sleep。

- 0: 不进入 Deep-sleep
  - 1: 进入 Deep-sleep
- (R/W)

**PMU\_HP\_MODEM\_PD\_HP\_WIFI\_PD\_EN** 配置是否在 HP\_MODEM 状态下关闭 Modem 电源域。

- 0: 打开
  - 1: 关闭
- (R/W)

**PMU\_HP\_MODEM\_PD\_HP\_CPU\_PD\_EN** 配置是否在 HP\_MODEM 状态下关闭 CPU 电源域。

- 0: 打开
  - 1: 关闭
- (R/W)

**PMU\_HP\_MODEM\_PD\_HP\_AON\_PD\_EN** 配置是否在 HP\_MODEM 状态下关闭 Modem Power 电源域。

- 0: 打开
  - 1: 关闭
- (R/W)

**PMU\_HP\_MODEM\_PD\_TOP\_PD\_EN** 配置是否在 HP\_MODEM 状态下关闭 Peripherals 电源域。

- 0: 打开
  - 1: 关闭
- (R/W)

## Register 12.12. PMU\_HP\_MODEM\_ICG\_HP\_FUNC\_REG (0x0038)

PMU_HP_MODEM_DIG_ICG_FUNC_EN	
31	0
0xffffffff	Reset

**PMU\_HP\_MODEM\_DIG\_ICG\_FUNC\_EN** 配置 HP\_MODEM 状态下高性能系统外设功能时钟的开关。

具体配置请见表 12.4-2。

0: 关闭  
1: 打开

(R/W)

## Register 12.13. PMU\_HP\_MODEM\_ICG\_HP\_APB\_REG (0x003C)

PMU_HP_MODEM_DIG_ICG_APB_EN	
31	0
0xffffffff	Reset

**PMU\_HP\_MODEM\_DIG\_ICG\_APB\_EN** 配置 HP\_MODEM 状态下高性能系统外设 APB 时钟的开关。

具体配置请见表 12.4-3。

0: 关闭  
1: 打开  
(R/W)

## Register 12.14. PMU\_HP\_MODEM\_HP\_SYS\_CNTL\_REG (0x0044)

The diagram shows the bit field layout of the register. Bits 31, 30, 29, 28, 27, 26, 25, 24, and 23 are labeled as (reserved). Bits 22 to 0 are labeled with their respective functions: PMU\_HP\_MODEM\_DIG\_PAD\_HOLD\_ALL, PMU\_HP\_MODEM\_DIG\_PAD\_HOLD\_LP, PMU\_HP\_MODEM\_DIG\_PAD\_HOLD\_HP, PMU\_HP\_MODEM\_DIG\_PAD\_HOLD\_WAKEUP\_EN, PMU\_HP\_MODEM\_DIG\_PAD\_HOLD\_ALL, PMU\_HP\_MODEM\_DIG\_PAD\_HOLD\_LP, PMU\_HP\_MODEM\_DIG\_PAD\_HOLD\_HP, PMU\_HP\_MODEM\_DIG\_PAD\_HOLD\_WAKEUP\_EN, PMU\_HP\_MODEM\_DIG\_PAD\_HOLD\_ALL, PMU\_HP\_MODEM\_DIG\_PAD\_HOLD\_LP, PMU\_HP\_MODEM\_DIG\_PAD\_HOLD\_HP, and PMU\_HP\_MODEM\_DIG\_PAD\_HOLD\_WAKEUP\_EN. Bit 0 is labeled as (reserved).

31	30	29	28	27	26	25	24	23		0
0	0	0	0	0	0	0	0	0	0	Reset

**PMU\_HP\_MODEM\_UART\_WAKEUP\_EN** 配置是否在 HP\_MODEM 状态下使能 UART 唤醒功能。

- 0: 关闭唤醒功能
  - 1: 使能唤醒功能
- (R/W)

**PMU\_HP\_MODEM\_LP\_PAD\_HOLD\_ALL** 配置是否在 HP\_MODEM 状态下保持 LP GPIO 的配置。

- 0: 不保持
  - 1: 保持
- (R/W)

**PMU\_HP\_MODEM\_HP\_PAD\_HOLD\_ALL** 配置是否在 HP\_MODEM 状态下保持 GPIO 的配置。

- 0: 不保持
  - 1: 保持
- (R/W)

**PMU\_HP\_MODEM\_DIG\_PAD\_SLP\_SEL** 配置是否在 HP\_MODEM 状态下使用 GPIO 的 Light-sleep 模式配置。

- 0: 正常工作模式的配置
  - 1: Light-sleep 模式配置, 详见章节 7 IO MUX 和 GPIO 交换矩阵 (GPIO, IO MUX) > 小节 7.8 Light-sleep 模式管脚功能。
- (R/W)

**PMU\_HP\_MODEM\_DIG\_PAUSE\_WDT** 配置是否在 HP\_MODEM 状态下暂停看门狗。

- 0: 不暂停
  - 1: 暂停
- (R/W)

**PMU\_HP\_MODEM\_DIG\_CPU\_STALL** 配置是否 HP\_MODEM 状态下暂停 CPU。

- 0: 不暂停
  - 1: 暂停
- (R/W)

## Register 12.15. PMU\_HP\_MODEM\_HP\_CK\_POWER\_REG (0x0048)

(reserved) PMU_HP_MODEM_XPD_BBPLL																																
31	30	29																														
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**PMU\_HP\_MODEM\_XPD\_BBPLL** 配置是否在 HP\_MODEM 状态下打开 PLL\_CLK 时钟。

0: 关闭

1: 打开

(R/W)

## Register 12.16. PMU\_HP\_MODEM\_BACKUP\_REG (0x0050)

PMU_HP_SLEEP2MODEM_BACKUP_REG (0x0050)															
PMU_HP_SLEEP2MODEM_BACKUP_EN		PMU_HP_SLEEP2MODEM_BACKUP_MODE		PMU_HP_SLEEP2MODEM_BACKUP_CLK_SEL											
31	30	29	28	23	22	20	19	16	15	14	13	6	5	4	3
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Reset

**PMU\_HP\_SLEEP2MODEM\_BACKUP\_CLK\_SEL** 配置备份模块从 HP\_SLEEP 切换为 HP\_MODEM 时的功能时钟源。

- 0: 时钟源为 XTAL
  - 1: 时钟源为 PLL\_CLK
  - 2: 时钟源为 RC\_FAST\_CLK
  - 3: 无效配置
- (R/W)

**PMU\_HP\_SLEEP2MODEM\_BACKUP\_MODE** 配置从 HP\_SLEEP 切换为 HP\_MODEM 时数据搬移的方向和链表指针。

- 最高位:
- 0: 存储器到外设
  - 1: 外设到存储器
- 低两位:
- 0: PAU\_LINK\_ADDR\_0
  - 1: PAU\_LINK\_ADDR\_1
  - 2: PAU\_LINK\_ADDR\_2
  - 3: PAU\_LINK\_ADDR\_3
- (R/W)

**PMU\_HP\_SLEEP2MODEM\_BACKUP\_EN** 配置是否在从 HP\_SLEEP 切换为 HP\_MODEM 时使能数据搬移。

- 0: 禁能
  - 1: 使能
- (R/W)

## Register 12.17. PMU\_HP\_MODEM\_BACKUP\_CLK\_REG (0x0054)

PMU_HP_MODEM_BACKUP_ICG_FUNC_EN	
31	0
0	Reset

**PMU\_HP\_MODEM\_BACKUP\_ICG\_FUNC\_EN** 配置目标状态为 HP\_MODEM 时不同外设功能时钟的开关情况，不同位代表不同外设，详见时钟控制章节。

- 0: 关闭
  - 1: 打开
- (R/W)

## Register 12.18. PMU\_HP\_MODEM\_SYSCLK\_REG (0x0058)

The diagram shows the bit field mapping for Register 12.18. The bits are labeled from 31 to 26. Bit 31 is labeled 'PMU\_HP\_MODEM\_DIG\_SYS\_CLK\_SEL'. Bits 30, 29, and 28 are grouped under 'PMU\_HP\_MODEM\_ICG\_SLP\_SEL'. Bits 27 and 26 are grouped under 'PMU\_HP\_MODEM\_SYS\_CLK\_SLP\_SEL'. Bit 25 is labeled '(reserved)'. Bit 24 is labeled 'PMU\_HP\_MODEM\_ICG\_SYS\_CLOCK\_EN'. Bits 23 to 0 are all labeled '0'.

31	30	29	28	27	26	0
0	0	0	0	0	0	0

Reset

**PMU\_HP\_MODEM\_ICG\_SYS\_CLOCK\_EN** 配置是否在 HP\_MODEM 状态下打开 HP\_ROOT\_CLK。

- 0: 关闭
  - 1: 打开
- (R/W)

**PMU\_HP\_MODEM\_SYS\_CLK\_SLP\_SEL** 配置是否在 HP\_MODEM 状态下由 PMU 控制时钟源。

- 0: 由 PCR 寄存器控制
  - 1: 由 PMU 控制
- (R/W)

**PMU\_HP\_MODEM\_ICG\_SLP\_SEL** 配置是否在 HP\_MODEM 状态下是否由 PMU 控制各时钟门控的开关。

- 0: 由 PCR 寄存器控制
  - 1: 由 PMU 控制
- (R/W)

**PMU\_HP\_MODEM\_DIG\_SYS\_CLK\_SEL** 配置 HP\_MODEM 状态下 HP\_ROOT\_CLK 的时钟源。

- 0: 时钟源为 XTAL
  - 1: 时钟源为 PLL\_CLK
  - 2: 时钟源为 RC\_FAST\_CLK
  - 3: 无效配置
- (R/W)

## Register 12.19. PMU\_HP\_MODEM\_HP\_REGULATOR0\_REG (0x005C)

**PMU\_HP\_MODEM\_HP\_REGULATOR\_XPD** 配置是否在 HP\_MODEM 状态下打开 HP 系统调压器。

0: 关闭 HP 系统调压器

1: 打开 HP 系统调压器。

(R/W)

## Register 12.20. PMU\_HP\_MODEM\_XTAL\_REG (0x0064)

**PMU\_HP\_MODEM\_XPD\_XTAL** 配置是否在 HP\_MODEM 状态下打开 XTAL\_CLK 的模拟源。

0: 关闭

1: 打开

(R/W)

## Register 12.21. PMU\_HP\_SLEEP\_DIG\_POWER\_REG (0x0068)

The diagram shows the bit field layout of the register. Bits 31 to 20 are labeled with their respective power domain names. Bits 19 to 0 are labeled '(reserved)'. A 'Reset' button is located at the bottom right.

31	30	29	28	27	26	23	22	21	20		0
0	0	0	0	0	0	0	0	0	0	0	0

**PMU\_HP\_SLEEP\_VDD\_SPI\_PD\_EN** 配置是否在 HP\_SLEEP 状态下关闭外部 flash。

- 0: 打开
  - 1: 关闭
- (R/W)

**PMU\_HP\_SLEEP\_HP\_MEM\_DS LP** 配置是否在 HP\_SLEEP 状态下让 Internal SRAMx 进入 Deep-sleep。

- 0: 不进入 Deep-sleep
  - 1: 进入 Deep-sleep
- (R/W)

**PMU\_HP\_SLEEP\_PD\_HP\_WIFI\_PD\_EN** 配置是否在 HP\_SLEEP 状态下关闭 Modem 电源域。

- 0: 打开
  - 1: 关闭
- (R/W)

**PMU\_HP\_SLEEP\_PD\_HP\_CPU\_PD\_EN** 配置是否在 HP\_SLEEP 状态下关闭 CPU 电源域。

- 0: 打开
  - 1: 关闭
- (R/W)

**PMU\_HP\_SLEEP\_PD\_HP\_AON\_PD\_EN** 配置是否在 HP\_SLEEP 状态下关闭 Modem Power 电源域。

- 0: 打开
  - 1: 关闭
- (R/W)

**PMU\_HP\_SLEEP\_PD\_TOP\_PD\_EN** 配置是否在 HP\_SLEEP 状态下关闭 Peripherals 电源域。

- 0: 打开
  - 1: 关闭
- (R/W)

## Register 12.22. PMU\_HP\_SLEEP\_ICG\_HP\_FUNC\_REG (0x006C)

PMU_HP_SLEEP_DIG_ICG_FUNC_EN	
31	0
0xffffffff	Reset

**PMU\_HP\_SLEEP\_DIG\_ICG\_FUNC\_EN** 配置 HP\_SLEEP 状态下高性能系统外设功能时钟的开关。具体配置请见表 12.4-2。

0: 关闭

1: 打开

## Register 12.23. PMU\_HP\_SLEEP\_ICG\_HP\_APB\_REG (0x0070)

PMU_HP_SLEEP_DIG_ICG_APB_EN	
31	0
0xffffffff	Reset

**PMU\_HP\_SLEEP\_DIG\_ICG\_APB\_EN** 配置 HP\_SLEEP 状态下高性能系统外设 APB 时钟的开关。具体配置请见表 12.4-3。

0: 关闭

1: 打开

(R/W)

## Register 12.24. PMU\_HP\_SLEEP\_HP\_SYS\_CNTL\_REG (0x0078)

(reserved)												(reserved)											
PMU_HP_SLEEP_DIG_CPU_STALL												PMU_HP_SLEEP_DIG_PAUSE_WDT											
PMU_HP_SLEEP_DIG_PAD_SLP_SEL												PMU_HP_SLEEP_DIG_PAD_HOLD_ALL											
PMU_HP_SLEEP_LP_PAD_HOLD_ALL												PMU_HP_SLEEP_UART_WAKEUP_EN											
31	30	29	28	27	26	25	24	23													0		
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

**PMU\_HP\_SLEEP\_UART\_WAKEUP\_EN** 配置是否在 HP\_SLEEP 状态下使能 UART 唤醒功能。

- 0: 关闭唤醒功能
  - 1: 使能唤醒功能
- (R/W)

**PMU\_HP\_SLEEP\_LP\_PAD\_HOLD\_ALL** 配置是否在 HP\_SLEEP 状态下保持 LP GPIO 的配置。

- 0: 不保持
  - 1: 保持
- (R/W)

**PMU\_HP\_SLEEP\_HP\_PAD\_HOLD\_ALL** 配置是否在 HP\_SLEEP 状态下保持 GPIO 的配置。

- 0: 不保持
  - 1: 保持
- (R/W)

**PMU\_HP\_SLEEP\_DIG\_PAD\_SLP\_SEL** 配置是否在 HP\_SLEEP 状态下使用 GPIO 的 Light-sleep 模式配置。

- 0: 正常工作模式的配置
  - 1: Light-sleep 模式配置, 详见章节 7 IO MUX 和 GPIO 交换矩阵 (GPIO, IO MUX) > 小节 7.8 Light-sleep 模式管脚功能。
- (R/W)

**PMU\_HP\_SLEEP\_DIG\_PAUSE\_WDT** 配置是否在 HP\_SLEEP 状态下暂停看门狗。

- 0: 不暂停
  - 1: 暂停
- (R/W)

**PMU\_HP\_SLEEP\_DIG\_CPU\_STALL** 配置是否在 HP\_SLEEP 状态下暂停 CPU。

- 0: 不暂停
  - 1: 暂停
- (R/W)

## Register 12.25. PMU\_HP\_SLEEP\_HP\_CK\_POWER\_REG (0x007C)

PMU_HP_SLEEP_XPD_BBPLL																																
(reserved)																																
31	30	29	0																													
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**PMU\_HP\_SLEEP\_XPD\_BBPLL** 配置是否在 HP\_SLEEP 状态下打开 PLL\_CLK 时钟。

0: 关闭

1: 打开

(R/W)

## Register 12.26. PMU\_HP\_SLEEP\_BACKUP\_REG (0x0084)

PMU_HP_ACTIVE2SLEEP_BACKUP_EN	PMU_HP_MODEM2SLEEP_BACKUP_EN	(reserved)	PMU_HP_ACTIVE2SLEEP_BACKUP_MODE	(reserved)	PMU_HP_MODEM2SLEEP_BACKUP_MODE	(reserved)	PMU_HP_ACTIVE2SLEEP_BACKUP_CLK_SEL	PMU_HP_MODEM2SLEEP_BACKUP_CLK_SEL	(reserved)	(reserved)	0					
31	30	29	28	26	25	23	22	20	19	18	17	16	15	10	9	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**PMU\_HP\_MODEM2SLEEP\_BACKUP\_CLK\_SEL** 配置备份模块从 HP\_MODEM 切换为 HP\_SLEEP 时的功能时钟源。

- 0: 时钟源为 XTAL
  - 1: 时钟源为 PLL\_CLK
  - 2: 时钟源为 RC\_FAST\_CLK
  - 3: 无效配置
- (R/W)

**PMU\_HP\_ACTIVE2SLEEP\_BACKUP\_CLK\_SEL** 配置备份模块从 HP\_ACTIVE 切换为 HP\_SLEEP 时的功能时钟源。配置同上。(R/W)

**PMU\_HP\_MODEM2SLEEP\_BACKUP\_MODE** 配置从 HP\_MODEM 切换为 HP\_SLEEP 时数据搬移的方向和链表指针。

- 最高位:
- 0: 存储器到外设
  - 1: 外设到存储器
- 低两位:
- 0: PAU\_LINK\_ADDR\_0
  - 1: PAU\_LINK\_ADDR\_1
  - 2: PAU\_LINK\_ADDR\_2
  - 3: PAU\_LINK\_ADDR\_3
- (R/W)

**PMU\_HP\_ACTIVE2SLEEP\_BACKUP\_MODE** 配置从 HP\_ACTIVE 切换为 HP\_SLEEP 时数据搬移的方向和链表指针。配置同上。(R/W)

**PMU\_HP\_MODEM2SLEEP\_BACKUP\_EN** 配置是否在从 HP\_MODEM 切换为 HP\_SLEEP 时使能数据搬移。

- 0: 禁能
  - 1: 使能
- (R/W)

**PMU\_HP\_ACTIVE2SLEEP\_BACKUP\_EN** 配置是否在从 HP\_ACTIVE 切换为 HP\_SLEEP 时使能数据搬移。

- 0: 禁能
  - 1: 使能
- (R/W)

## Register 12.27. PMU\_HP\_SLEEP\_BACKUP\_CLK\_REG (0x0088)

PMU_HP_SLEEP_BACKUP_ICG_FUNC_EN	
31	0
0	Reset

**PMU\_HP\_SLEEP\_BACKUP\_ICG\_FUNC\_EN** 配置目标状态为 HP\_SLEEP 时不同外设功能时钟的开关情况，不同位代表不同外设，详见时钟控制章节。

0: 关闭

1: 打开

(R/W)

## Register 12.28. PMU\_HP\_SLEEP\_SYSCLK\_REG (0x008C)

The diagram shows the bit field layout for Register 12.28. The bits are numbered from 31 to 0. Bit 31 is labeled 'PMU\_HP\_SLEEP\_DIG\_SYS\_CLK\_SEL'. Bits 30, 29, 28, and 27 are grouped together and labeled 'PMU\_HP\_SLEEP\_ICG\_SLP\_SEL'. Bits 26 through 0 are grouped together and labeled 'PMU\_HP\_SLEEP\_CLK\_SLP\_SEL'. Bit 0 is labeled '(reserved)' and has a 'Reset' value. The bit descriptions are rotated diagonally for readability.

31	30	29	28	27	26	(reserved)															0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**PMU\_HP\_SLEEP\_ICG\_SYS\_CLOCK\_EN** 配置是否在 HP\_SLEEP 状态下打开 HP\_ROOT\_CLK。

- 0: 关闭
  - 1: 打开
- (R/W)

**PMU\_HP\_SLEEP\_SYS\_CLK\_SLP\_SEL** 配置是否在 HP\_SLEEP 状态下由 PMU 控制时钟源。

- 0: 由 PCR 寄存器控制
  - 1: 由 PMU 控制
- (R/W)

**PMU\_HP\_SLEEP\_ICG\_SLP\_SEL** 配置是否在 HP\_SLEEP 状态下是否由 PMU 控制各时钟门控的开关。

- 0: 由 PCR 寄存器控制
  - 1: 由 PMU 控制
- (R/W)

**PMU\_HP\_SLEEP\_DIG\_SYS\_CLK\_SEL** 配置 HP\_SLEEP 状态下 HP\_ROOT\_CLK 的时钟源。

- 0: 时钟源为 XTAL
  - 1: 时钟源为 PLL\_CLK
  - 2: 时钟源为 RC\_FAST\_CLK
  - 3: 无效配置
- (R/W)

## Register 12.29. PMU\_HP\_SLEEP\_HP\_REGULATOR0\_REG (0x0090)

**PMU\_HP\_SLEEP\_HP\_REGULATOR\_XPD** 配置是否在 HP\_SLEEP 状态下打开 HP 系统调压器。

0: 关闭 HP 系统调压器  
1: 打开 HP 系统调压器。  
(R/W)

### Register 12.30. PMU\_HP\_SLEEP\_XTAL\_REG (0x0098)

**PMU\_HP\_SLEEP\_XPD\_XTAL** 配置是否在 HP\_SLEEP 状态下打开 XTAL\_CLK 的模拟源。

0: 关闭  
1: 打开  
(R/W)

## Register 12.31. PMU\_HP\_SLEEP\_LP\_DIG\_POWER\_REG (0x00A8)

The diagram shows the bit field mapping for Register 12.31. The bits are labeled as follows:

- Bit 31: PMU\_HP\_SLEEP\_PD\_LP\_PERI\_PD\_EN
- Bit 30: PMU\_HP\_SLEEP\_LP\_MEM\_DS LP
- Bit 29: (reserved)
- Bits 28-0: (0 to 0) Reset

31	30	29	(0 to 0) Reset																														
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

**PMU\_HP\_SLEEP\_LP\_MEM\_DS LP** 配置是否在 HP\_ACTIVE/HP\_MODEM/HP\_SLEEP 状态下使低功耗管理系统的 16 KB SRAM 进入 Memory Deep-sleep 模式。

0: 不使能

1: 使能

(R/W)

**PMU\_HP\_SLEEP\_PD\_LP\_PERI\_PD\_EN** 配置是否在 HP\_ACTIVE/HP\_MODEM/HP\_SLEEP 状态下关闭 LP PD Peripherals 电源域。

0: 打开

1: 关闭

(R/W)

## Register 12.32. PMU\_HP\_SLEEP\_LP\_CK\_POWER\_REG (0x00AC)

The diagram shows the bit field mapping for Register 12.32. The bits are labeled as follows:

- Bit 31: (reserved)
- Bit 30: PMU\_HP\_SLEEP\_XPD\_XTAL32K
- Bit 29: (reserved)
- Bit 28: PMU\_HP\_SLEEP\_XPD\_FOSC\_CLK
- Bit 27: (reserved)
- Bits 26-0: (0 to 0) Reset

31	30	29	28	27	(0 to 0) Reset																									
0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

**PMU\_HP\_SLEEP\_XPD\_XTAL32K** 配置是否在 HP\_ACTIVE/HP\_MODEM/HP\_SLEEP 状态下打开 XTAL32K\_CLK。

0: 关闭

1: 打开

(R/W)

**PMU\_HP\_SLEEP\_XPD\_FOSC\_CLK** 配置是否在 HP\_ACTIVE/HP\_MODEM/HP\_SLEEP 状态下打开 RC\_FAST\_CLK。

0: 关闭

1: 打开

(R/W)

## Register 12.33. PMU\_LP\_SLEEP\_XTAL\_REG (0x00BC)

PMU_LP_SLEEP_XPD_XTAL																															
(reserved)																															
31																															0
1																															Reset

**PMU\_LP\_SLEEP\_XPD\_XTAL** 配置是否在 LP\_SLEEP 状态下打开 XTAL\_CLK 的模拟源。

0: 关闭

1: 打开

(R/W)

## Register 12.34. PMU\_LP\_SLEEP\_LP\_DIG\_POWER\_REG (0x00C0)

PMU_LP_SLEEP_PD_LP_PERI_PD_EN																															
(reserved)																															0
31																															0
0																															Reset

**PMU\_LP\_SLEEP\_LP\_MEM\_DS LP** 配置是否在 LP\_SLEEP 状态下使低功耗管理系统的 16 KB SRAM 进入 Memory Deep-sleep 模式。

0: 不使能

1: 使能

(R/W)

**PMU\_LP\_SLEEP\_PD\_LP\_PERI\_PD\_EN** 配置是否在 LP\_SLEEP 状态下关闭 LP PD Peripherals 电源域。

0: 打开

1: 关闭

(R/W)

## Register 12.35. PMU\_LP\_SLEEP\_LP\_CK\_POWER\_REG (0x00C4)

(reserved)																											
PMU_LP_SLEEP_XPD_FOSC_CLK																											
(reserved)																											
31 30 29 28 27																											
0 1 0																											
Reset																											

**PMU\_LP\_SLEEP\_XPD\_XTAL32K** 配置是否在 LP\_SLEEP 状态下打开 XTAL32K\_CLK。

- 0: 关闭
  - 1: 打开
- (R/W)

**PMU\_LP\_SLEEP\_XPD\_FOSC\_CLK** 配置是否在 LP\_SLEEP 状态下打开 RC\_FAST\_CLK。

- 0: 关闭
  - 1: 打开
- (R/W)

## Register 12.36. PMU\_IMM\_PAD\_HOLD\_ALL\_REG (0x00E4)

(reserved)																											
PMU_TIE_LOW_HP_PAD_HOLD_ALL																											
PMU_TIE_HIGH_HP_PAD_HOLD_ALL																											
31 30 29 28 27																											
0 0																											
Reset																											

**PMU\_TIE\_HIGH\_LP\_PAD\_HOLD\_ALL** 使能 LP 管脚全局的 Hold 信号。 (WT)

**PMU\_TIE\_LOW\_LP\_PAD\_HOLD\_ALL** 关闭 LP 管脚全局的 Hold 信号。 (WT)

**PMU\_TIE\_HIGH\_HP\_PAD\_HOLD\_ALL** 使能数字管脚全局的 Hold 信号。 (WT)

**PMU\_TIE\_LOW\_HP\_PAD\_HOLD\_ALL** 关闭数字管脚全局的 Hold 信号。 (WT)

## Register 12.37. PMU\_POWER\_PD\_MEM\_MASK\_REG (0x0110)

PMU_PD_HP_MEMO_MASK	PMU_PD_HP_MEM1_MASK	PMU_PD_HP_MEM2_MASK	(reserved)	PMU_PD_HP_MEMO_PD_MASK	PMU_PD_HP_MEM1_PD_MASK	PMU_PD_HP_MEM2_PD_MASK	Reset
31            27   26            22   21            17   16    15   14            10   9            5   4            0	0            0            0            0   0            0            0            0						

**PMU\_PD\_HP\_MEM2\_PD\_MASK** 配置 Internal SRAM2 与 Peripherals 电源域是否同时上下电。

- 0: 同时上下电
- 1: Internal SRAM2 在 Peripherals 掉电时可保持上电  
(R/W)

**PMU\_PD\_HP\_MEM1\_PD\_MASK** 配置 Internal SRAM1 与 Peripherals 电源域是否同时上下电。

- 0: 同时上下电
- 1: Internal SRAM1 在 Peripherals 掉电时可保持上电  
(R/W)

**PMU\_PD\_HP\_MEMO\_PD\_MASK** 配置 Internal SRAM0 与 Peripherals 电源域是否同时上下电。

- 0: 同时上下电
- 1: Internal SRAM0 在 Peripherals 掉电时可保持上电  
(R/W)

**PMU\_PD\_HP\_MEM2\_MASK** 配置是否强制打开 Internal SRAM2 电源域。

- 0: 不强制打开
- 1: 强制打开  
(R/W)

**PMU\_PD\_HP\_MEM1\_MASK** 配置是否强制打开 Internal SRAM1 电源域。

- 0: 不强制打开
- 1: 强制打开  
(R/W)

**PMU\_PD\_HP\_MEMO\_MASK** 配置是否强制打开 Internal SRAM0 电源域。

- 0: 不强制打开
- 1: 强制打开  
(R/W)

## Register 12.38. PMU\_POWER\_CK\_WAIT\_CNTL\_REG (0x011C)

		(PMU_WAIT_PLL_STABLE)		PMU_WAIT_XTAL_STABLE	
31		16	15		0
0x0100			0x0100		Reset

**PMU\_WAIT\_PLL\_STABLE** 配置 PLL\_CLK 全局门控在多少个 CLK\_DYN\_FAST\_CLK 周期时间后打开。  
(R/W)

**PMU\_WAIT\_XTAL\_STABLE** 配置 XTAL\_CLK 全局门控在多少个 CLK\_DYN\_FAST\_CLK 周期时间后打开。(R/W)(R/W)

## Register 12.39. PMU\_SLP\_WAKEUP\_CNTLO\_REG (0x0120)

**PMU\_SLEEP\_REQ** 配置是否将芯片的 PMU 状态切换至 HP\_SLEEP 或 LP\_SLEEP。

0: 不切换

1: 切换, 目标状态取决于 LP CPU 的工作状态。

(WT)

## Register 12.40. PMU\_SLP\_WAKEUP\_CNTL1\_REG (0x0124)

		PMU_SLEEP_REJECT_ENA	PMU_SLP_REJECT_EN	
31	30			0
0				Reset

**PMU\_SLEEP\_REJECT\_ENA** 配置拒绝睡眠信号源。配置值与拒绝睡眠信号源的对应关系见表 12.4-1。  
(R/W)

**PMU\_SLP\_REJECT\_EN** 配置是否使能拒绝睡眠功能。  
0: 禁能  
1: 使能  
(R/W)

## Register 12.41. PMU\_SLP\_WAKEUP\_CNTL2\_REG (0x0128)

		PMU_WAKEUP_ENA	PMU_SLP_WAKEUP_ENA	
31				0
0				Reset

**PMU\_WAKEUP\_ENA** 配置唤醒源。配置值与唤醒源的对应关系见表 12.4-1。  
(R/W)

## Register 12.42. PMU\_SLP\_WAKEUP\_CNTL4\_REG (0x0130)

		(reserved)	PMU_SLP_REJECT_CAUSE_CLR	
31	30			0
0	0 0			Reset

**PMU\_SLP\_REJECT\_CAUSE\_CLR** 写 1 清除 [PMU\\_REJECT\\_CAUSE](#)。(WT)

## Register 12.43. PMU\_SLP\_WAKEUP\_STATUS0\_REG (0x0140)

PMU_WAKEUP_CAUSE		
31	0	0
		Reset

**PMU\_WAKEUP\_CAUSE** 指示唤醒源。配置值与唤醒源的对应关系请见表 12.4-1。(RO)

## Register 12.44. PMU\_SLP\_WAKEUP\_STATUS1\_REG (0x0144)

PMU_REJECT_CAUSE		
31	0	0
		Reset

**PMU\_REJECT\_CAUSE** 指示拒绝唤醒的事件源。配置值与唤醒源的对应关系请见表 12.4-1。(RO)

## Register 12.45. PMU\_INT\_RAW\_REG (0x015C)

(reserved)																											
31	30	29	28	27	26																						
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	

**PMU\_LP\_CPU\_EXC\_INT\_RAW** [PMU\\_LP\\_CPU\\_EXC\\_INT](#) 的原始中断状态。(R/WTC/SS)

**PMU\_SDIO\_IDLE\_INT\_RAW** [PMU\\_SDIO\\_IDLE\\_INT](#) 的原始中断状态。(R/WTC/SS)

**PMU\_SW\_INT\_RAW** [PMU\\_SW\\_INT](#) 的原始中断状态。(R/WTC/SS)

**PMU\_SOC\_SLEEP\_REJECT\_INT\_RAW** [PMU\\_SOC\\_SLEEP\\_REJECT\\_INT](#) 的原始中断状态。(R/WTC/SS)

**PMU\_SOC\_WAKEUP\_INT\_RAW** [PMU\\_SOC\\_WAKEUP\\_INT](#) 的原始中断状态。(R/WTC/SS)

## Register 12.46. PMU\_HP\_INT\_ST\_REG (0x0160)

The diagram shows the bit mapping for Register 12.46. The bits are labeled from 31 to 26. Bits 26 to 31 are labeled with their respective interrupt types: PMU\_LP\_CPU\_EXC\_INT\_ST, PMU\_SDIO\_IDLE\_INT\_ST, PMU\_SW\_INT\_ST, PMU\_SOC\_SLEEP\_REJECT\_INT\_ST, and PMU\_SOC\_WAKEUP\_INT\_ST. Bit 25 is labeled '(reserved)'.

31	30	29	28	27	26	0
0	0	0	0	0	0	Reset

**PMU\_LP\_CPU\_EXC\_INT\_ST** PMU\_LP\_CPU\_EXC\_INT 的屏蔽中断状态。 (RO)

**PMU\_SDIO\_IDLE\_INT\_ST** PMU\_SDIO\_IDLE\_INT 的屏蔽中断状态。 (RO)

**PMU\_SW\_INT\_ST** PMU\_SW\_INT 的屏蔽中断状态。 (RO)

**PMU\_SOC\_SLEEP\_REJECT\_INT\_ST** PMU\_SOC\_SLEEP\_REJECT\_INT 的屏蔽中断状态。 (RO)

**PMU\_SOC\_WAKEUP\_INT\_ST** PMU\_SOC\_WAKEUP\_INT 的屏蔽中断状态。 (RO)

## Register 12.47. PMU\_HP\_INT\_ENA\_REG (0x0164)

The diagram shows the bit mapping for Register 12.47. The bits are labeled from 31 to 26. Bits 26 to 31 are labeled with their respective interrupt enable types: PMU\_LP\_CPU\_EXC\_INT\_ENA, PMU\_SDIO\_IDLE\_INT\_ENA, PMU\_SW\_INT\_ENA, PMU\_SOC\_SLEEP\_REJECT\_INT\_ENA, and PMU\_SOC\_WAKEUP\_INT\_ENA. Bit 25 is labeled '(reserved)'.

31	30	29	28	27	26	0
0	0	0	0	0	0	Reset

**PMU\_LP\_CPU\_EXC\_INT\_ENA** 写 1 使能 PMU\_LP\_CPU\_EXC\_INT。 (R/W)

**PMU\_SDIO\_IDLE\_INT\_ENA** 写 1 使能 PMU\_SDIO\_IDLE\_INT。 (R/W)

**PMU\_SW\_INT\_ENA** 写 1 使能 PMU\_SW\_INT。 (R/W)

**PMU\_SOC\_SLEEP\_REJECT\_INT\_ENA** 写 1 使能 PMU\_SOC\_SLEEP\_REJECT\_INT。 (R/W)

**PMU\_SOC\_WAKEUP\_INT\_ENA** 写 1 使能 PMU\_SOC\_WAKEUP\_INT。 (R/W)

## Register 12.48. PMU\_HP\_INT\_CLR\_REG (0x0168)

PMU_SOC_WAKEUP_INT_CLR	PMU_SOC_SLEEP_REJECT_INT_CLR	PMU_SW_INT_CLR	PMU_SDIO_IDLE_INT_CLR	PMU_LP_CPU_EXC_INT_CLR	(reserved)	0
0	0	0	0	0	0	Reset

PMU\_LP\_CPU\_EXC\_INT\_CLR 写 1 清除 PMU\_LP\_CPU\_EXC\_INT。 (WT)

PMU\_SDIO\_IDLE\_INT\_CLR 写 1 清除 PMU\_SDIO\_IDLE\_INT。 (WT)

PMU\_SW\_INT\_CLR 写 1 清除 PMU\_SW\_INT。 (WT)

PMU\_SOC\_SLEEP\_REJECT\_INT\_CLR 写 1 清除 PMU\_SOC\_SLEEP\_REJECT\_INT。 (WT)

PMU\_SOC\_WAKEUP\_INT\_CLR 写 1 清除 PMU\_SOC\_WAKEUP\_INT。 (WT)

Register 12.49. PMU\_LP\_INT\_RAW\_REG (0x016C)

31	30	29	28	27	26	25	24	23	22	21	20	19		0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**PMU\_LP\_CPU\_WAKEUP\_INT\_RAW** [PMU\\_LP\\_CPU\\_WAKEUP\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**PMU\_MODEM\_SWITCH\_ACTIVE\_END\_INT\_RAW** [PMU\\_MODEM\\_SWITCH\\_ACTIVE\\_END\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**PMU\_SLEEP\_SWITCH\_ACTIVE\_END\_INT\_RAW** [PMU\\_SLEEP\\_SWITCH\\_ACTIVE\\_END\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**PMU\_SLEEP\_SWITCH\_MODEM\_END\_INT\_RAW** [PMU\\_SLEEP\\_SWITCH\\_MODEM\\_END\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**PMU\_MODEM\_SWITCH\_SLEEP\_END\_INT\_RAW** [PMU\\_MODEM\\_SWITCH\\_SLEEP\\_END\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**PMU\_ACTIVE\_SWITCH\_SLEEP\_END\_INT\_RAW** [PMU\\_ACTIVE\\_SWITCH\\_SLEEP\\_END\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**PMU\_MODEM\_SWITCH\_ACTIVE\_START\_INT\_RAW** [PMU\\_MODEM\\_SWITCH\\_ACTIVE\\_START\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**PMU\_SLEEP\_SWITCH\_ACTIVE\_START\_INT\_RAW** [PMU\\_SLEEP\\_SWITCH\\_ACTIVE\\_START\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**PMU\_SLEEP\_SWITCH\_MODEM\_START\_INT\_RAW** [PMU\\_SLEEP\\_SWITCH\\_MODEM\\_START\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**PMU\_MODEM\_SWITCH\_SLEEP\_START\_INT\_RAW** [PMU\\_MODEM\\_SWITCH\\_SLEEP\\_START\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**PMU\_ACTIVE\_SWITCH\_SLEEP\_START\_INT\_RAW** [PMU\\_ACTIVE\\_SWITCH\\_SLEEP\\_START\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**PMU\_HP\_SW\_TRIGGER\_INT\_RAW** [PMU\\_HP\\_SW\\_TRIGGER\\_INT](#) 的原始中断状态。 (R/WTC/SS)

## Register 12.50. PMU\_LP\_INT\_ST\_REG (0x0170)

PMU_HP_SW_TRIGGER_INT_ST	PMU_ACTIVE_SWITCH_SLEEP_START_INT_ST	PMU_MODEM_SWITCH_MODEM_START_INT_ST	PMU_SLEEP_SWITCH_SLEEP_START_INT_ST	PMU_ACTIVE_SWITCH_ACTIVE_START_INT_ST	PMU_MODEM_SWITCH_MODEM_END_INT_ST	PMU_SLEEP_SWITCH_SLEEP_END_INT_ST	PMU_ACTIVE_SWITCH_ACTIVE_END_INT_ST	PMU_MODEM_SWITCH_MODEM_END_INT_ST	PMU_SLEEP_SWITCH_SLEEP_END_INT_ST	PMU_ACTIVE_SWITCH_ACTIVE_END_INT_ST	PMU_MODEM_SWITCH_MODEM_END_INT_ST	PMU_SLEEP_SWITCH_SLEEP_END_INT_ST	PMU_LP_CPU_WAKEUP_INT_ST	(reserved)	Reset
31	30	29	28	27	26	25	24	23	22	21	20	19	0	0	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

**PMU\_LP\_CPU\_WAKEUP\_INT\_ST** [PMU\\_LP\\_CPU\\_WAKEUP\\_INT](#) 的屏蔽中断状态。 (RO)

**PMU\_MODEM\_SWITCH\_ACTIVE\_END\_INT\_ST** [PMU\\_MODEM\\_SWITCH\\_ACTIVE\\_END\\_INT](#) 的屏蔽中断状态。 (RO)

**PMU\_SLEEP\_SWITCH\_ACTIVE\_END\_INT\_ST** [PMU\\_SLEEP\\_SWITCH\\_ACTIVE\\_END\\_INT](#) 的屏蔽中断状态。 (RO)

**PMU\_SLEEP\_SWITCH\_MODEM\_END\_INT\_ST** [PMU\\_SLEEP\\_SWITCH\\_MODEM\\_END\\_INT](#) 的屏蔽中断状态。 (RO)

**PMU\_MODEM\_SWITCH\_SLEEP\_END\_INT\_ST** [PMU\\_MODEM\\_SWITCH\\_SLEEP\\_END\\_INT](#) 的屏蔽中断状态。 (RO)

**PMU\_ACTIVE\_SWITCH\_SLEEP\_END\_INT\_ST** [PMU\\_ACTIVE\\_SWITCH\\_SLEEP\\_END\\_INT](#) 的屏蔽中断状态。 (RO)

**PMU\_MODEM\_SWITCH\_ACTIVE\_START\_INT\_ST** [PMU\\_MODEM\\_SWITCH\\_ACTIVE\\_START\\_INT](#) 的屏蔽中断状态。 (RO)

**PMU\_SLEEP\_SWITCH\_ACTIVE\_START\_INT\_ST** [PMU\\_SLEEP\\_SWITCH\\_ACTIVE\\_START\\_INT](#) 的屏蔽中断状态。 (RO)

**PMU\_SLEEP\_SWITCH\_MODEM\_START\_INT\_ST** [PMU\\_SLEEP\\_SWITCH\\_MODEM\\_START\\_INT](#) 的屏蔽中断状态。 (RO)

**PMU\_MODEM\_SWITCH\_SLEEP\_START\_INT\_ST** [PMU\\_MODEM\\_SWITCH\\_SLEEP\\_START\\_INT](#) 的屏蔽中断状态。 (RO)

**PMU\_ACTIVE\_SWITCH\_SLEEP\_START\_INT\_ST** [PMU\\_ACTIVE\\_SWITCH\\_SLEEP\\_START\\_INT](#) 的屏蔽中断状态。 (RO)

**PMU\_HP\_SW\_TRIGGER\_INT\_ST** [PMU\\_HP\\_SW\\_TRIGGER\\_INT](#) 的屏蔽中断状态。 (RO)

## Register 12.51. PMU\_LP\_INT\_ENA\_REG (0x0174)

The diagram shows the bit field mapping for Register 12.51. PMU\_LP\_INT\_ENA\_REG. The bits are labeled from 31 to 19. Bit 31 is labeled '0' and bit 19 is labeled 'Reset'. Between them, bits 30, 29, 28, 27, 26, 25, 24, 23, 22, 21, 20, and 19 are each associated with a specific interrupt enable setting, such as PMU\_HP\_SW\_TRIGGER\_INT\_ENA, PMU\_ACTIVE\_SWITCH\_SLEEP\_START\_INT\_ENA, etc.

31	30	29	28	27	26	25	24	23	22	21	20	19	0	Reset
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

**PMU\_LP\_CPU\_WAKEUP\_INT\_ENA** 写1使能 [PMU\\_LP\\_CPU\\_WAKEUP\\_INT](#)。 (R/W)

**PMU\_MODEM\_SWITCH\_ACTIVE\_END\_INT\_ENA** 写1使能 [PMU\\_MODEM\\_SWITCH\\_ACTIVE\\_END\\_INT](#)。  
(R/W)

**PMU\_SLEEP\_SWITCH\_ACTIVE\_END\_INT\_ENA** 写1使能 [PMU\\_SLEEP\\_SWITCH\\_ACTIVE\\_END\\_INT](#)。  
(R/W)

**PMU\_SLEEP\_SWITCH\_MODEM\_END\_INT\_ENA** 写1使能 [PMU\\_SLEEP\\_SWITCH\\_MODEM\\_END\\_INT](#)。  
(R/W)

**PMU\_MODEM\_SWITCH\_SLEEP\_END\_INT\_ENA** 写1使能 [PMU\\_MODEM\\_SWITCH\\_SLEEP\\_END\\_INT](#)。  
(R/W)

**PMU\_ACTIVE\_SWITCH\_SLEEP\_END\_INT\_ENA** 写1使能 [PMU\\_ACTIVE\\_SWITCH\\_SLEEP\\_END\\_INT](#)。  
(R/W)

**PMU\_MODEM\_SWITCH\_ACTIVE\_START\_INT\_ENA** 写1使能 [PMU\\_MODEM\\_SWITCH\\_ACTIVE\\_START\\_INT](#)。  
(R/W)

**PMU\_SLEEP\_SWITCH\_ACTIVE\_START\_INT\_ENA** 写1使能 [PMU\\_SLEEP\\_SWITCH\\_ACTIVE\\_START\\_INT](#)。  
(R/W)

**PMU\_SLEEP\_SWITCH\_MODEM\_START\_INT\_ENA** 写1使能 [PMU\\_SLEEP\\_SWITCH\\_MODEM\\_START\\_INT](#)。  
(R/W)

**PMU\_MODEM\_SWITCH\_SLEEP\_START\_INT\_ENA** 写1使能 [PMU\\_MODEM\\_SWITCH\\_SLEEP\\_START\\_INT](#)。  
(R/W)

**PMU\_ACTIVE\_SWITCH\_SLEEP\_START\_INT\_ENA** 写1使能 [PMU\\_ACTIVE\\_SWITCH\\_SLEEP\\_START\\_INT](#)。  
(R/W)

**PMU\_HP\_SW\_TRIGGER\_INT\_ENA** 写1使能 [PMU\\_HP\\_SW\\_TRIGGER\\_INT](#)。 (R/W)

## Register 12.52. PMU\_LP\_INT\_CLR\_REG (0x0178)

PMU_HP_SW_TRIGGER_INT_CLR	PMU_ACTIVE_SWITCH_SLEEP_START_INT_CLR	PMU_MODEM_SWITCH_SLEEP_START_INT_CLR	PMU_SLEEP_SWITCH_ACTIVE_START_INT_CLR	PMU_MODEM_SWITCH_ACTIVE_START_INT_CLR	PMU_SLEEP_SWITCH_ACTIVE_START_INT_CLR	PMU_MODEM_SWITCH_ACTIVE_END_INT_CLR	PMU_SLEEP_SWITCH_ACTIVE_END_INT_CLR	PMU_MODEM_SWITCH_ACTIVE_END_INT_CLR	PMU_SLEEP_SWITCH_MODEM_END_INT_CLR	PMU_MODEM_SWITCH_ACTIVE_END_INT_CLR	PMU_SLEEP_SWITCH_MODEM_END_INT_CLR	PMU_MODEM_SWITCH_SLEEP_END_INT_CLR	PMU_LP_CPU_WAKEUP_INT_CLR	(reserved)	0
31	30	29	28	27	26	25	24	23	22	21	20	19			Reset
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

**PMU\_LP\_CPU\_WAKEUP\_INT\_CLR** 写1清除 [PMU\\_LP\\_CPU\\_WAKEUP\\_INT](#)。 (WT)

**PMU\_MODEM\_SWITCH\_ACTIVE\_END\_INT\_CLR** 写1清除 [PMU\\_MODEM\\_SWITCH\\_ACTIVE\\_END\\_INT](#)。  
(WT)

**PMU\_SLEEP\_SWITCH\_ACTIVE\_END\_INT\_CLR** 写1清除 [PMU\\_SLEEP\\_SWITCH\\_ACTIVE\\_END\\_INT](#)。  
(WT)

**PMU\_SLEEP\_SWITCH\_MODEM\_END\_INT\_CLR** 写1清除 [PMU\\_SLEEP\\_SWITCH\\_MODEM\\_END\\_INT](#)。  
(WT)

**PMU\_MODEM\_SWITCH\_SLEEP\_END\_INT\_CLR** 写1清除 [PMU\\_MODEM\\_SWITCH\\_SLEEP\\_END\\_INT](#)。  
(WT)

**PMU\_ACTIVE\_SWITCH\_SLEEP\_END\_INT\_CLR** 写1清除 [PMU\\_ACTIVE\\_SWITCH\\_SLEEP\\_END\\_INT](#)。  
(WT)

**PMU\_MODEM\_SWITCH\_ACTIVE\_START\_INT\_CLR** 写1清除 [PMU\\_MODEM\\_SWITCH\\_ACTIVE\\_START\\_INT](#)。  
(WT)

**PMU\_SLEEP\_SWITCH\_ACTIVE\_START\_INT\_CLR** 写1清除 [PMU\\_SLEEP\\_SWITCH\\_ACTIVE\\_START\\_INT](#)。  
(WT)

**PMU\_SLEEP\_SWITCH\_MODEM\_START\_INT\_CLR** 写1清除 [PMU\\_SLEEP\\_SWITCH\\_MODEM\\_START\\_INT](#)。  
(WT)

**PMU\_MODEM\_SWITCH\_SLEEP\_START\_INT\_CLR** 写1清除 [PMU\\_MODEM\\_SWITCH\\_SLEEP\\_START\\_INT](#)。  
(WT)

**PMU\_ACTIVE\_SWITCH\_SLEEP\_START\_INT\_CLR** 写1清除 [PMU\\_ACTIVE\\_SWITCH\\_SLEEP\\_START\\_INT](#)。  
(WT)

**PMU\_HP\_SW\_TRIGGER\_INT\_CLR** 写1清除 [PMU\\_HP\\_SW\\_TRIGGER\\_INT](#)。 (WT)

## Register 12.53. PMU\_LP\_CPU\_PWRO\_REG (0x017C)

The diagram shows the bit field layout for Register 12.53. The bits are numbered from 31 to 0. The bit descriptions are rotated diagonally:

- Bit 31: PMU\_LP\_CPU\_SLP\_BYPASS\_INTR\_EN
- Bit 30: PMU\_LP\_CPU\_SLP\_RESET\_EN
- Bit 29: PMU\_LP\_CPU\_SLP\_STALL\_EN
- Bit 28: PMU\_LP\_CPU\_SLP\_STALL\_WAIT
- Bit 21: (reserved)
- Bit 20: (reserved)
- Bit 0: Reset

31	30	29	28	21	20	0
0	0	0	0xff	0	0	0

**PMU\_LP\_CPU\_SLP\_STALL\_WAIT** 配置 LP CPU 在进入睡眠状态使能 stall 状态之后，等待 stall 生效的时间。单位是 LP\_DYN\_FAST\_CLK。(R/W)

**PMU\_LP\_CPU\_SLP\_STALL\_EN** 配置是否暂停进入睡眠模式的 LP CPU。

- 0: 不暂停
  - 1: 暂停
- (R/W)

**PMU\_LP\_CPU\_SLP\_RESET\_EN** 配置是否复位进入睡眠模式的 LP CPU。

- 0: 不复位
  - 1: 复位
- (R/W)

**PMU\_LP\_CPU\_SLP\_BYPASS\_INTR\_EN** 配置是否为进入睡眠模式的 LP CPU 打开中断信号。

- 0: 关闭中断信号
  - 1: 打开中断信号
- (R/W)

## Register 12.54. PMU\_LP\_CPU\_PWR1\_REG (0x0180)

The diagram shows the bit field layout for Register 12.54. The bits are numbered from 31 to 0. The bit descriptions are rotated diagonally:

- Bit 31: PMU\_LP\_CPU\_SLEEP\_REQ
- Bit 30: (reserved)
- Bit 16: PMU\_LP\_CPU\_WAKEUP\_EN
- Bit 15: (reserved)
- Bit 0: Reset

31	30	16	15	0
0	0	0	0	0

**PMU\_LP\_CPU\_WAKEUP\_EN** 配置 LP CPU 的唤醒源。具体请参考章节 3 低功耗处理器 > 表 3.9-1 唤醒源。(R/W)

**PMU\_LP\_CPU\_SLEEP\_REQ** LP CPU 睡眠请求寄存器。

- 0: 不睡眠
  - 1: 进入睡眠
- (WT)

## Register 12.55. PMU\_HP\_LP\_CPU\_COMM\_REG (0x0184)

**PMU\_LP\_TRIGGER\_HP** LP CPU 配置该寄存器为 1 时，芯片被唤醒。(WT)

**PMU\_HP\_TRIGGER\_LP** HP CPU 配置该寄存器为 1 时，LP CPU 被唤醒。 (WT)

## Register 12.56. PMU\_DATE\_REG (0x03FC)

(reserved)		PMU_DATE
31	30	0
0	0x2206250	Reset

**PMU\_DATE** 版本控制寄存器。 (R/W)

### 12.10.2 Always-on 寄存器

本小节的所有地址均为相对于 Always-on 寄存器基地址的地址偏移量（相对地址），具体基地址请见章节 5 系统和存储器 中的表 5.3-2。

关于保留 (reserved) 域的处理，请查看章节 [如何配置寄存器的保留域](#)。

Register 12.57. LP\_AON\_STORE*n*\_REG (*n*: 0-9) (0x0000+0x4\**n*)

31	00000000	0
		Reset

**LP\_AON\_STOREn** Always-on 寄存器 n。  
(R/W)

## Register 12.58. LP\_AON\_GPIO\_MUX\_REG (0x0028)

**LP\_AON\_GPIO\_MUX\_SEL** 配置选择通过 LP IO MUX 输入输出信号。 (R/W)

## Register 12.59. LP\_AON\_GPIO\_HOLD0\_REG (0x002C)

LP_AON_GPIO_HOLD0
31
0
Reset

**LP\_AON\_GPIO\_HOLD0** 配置选择每个数字管脚的 Hold 使能信号。(R/W)

## Register 12.60. LP\_AON\_SYS\_CFG\_REG (0x0034)

**LP\_AON\_FORCE\_DOWNLOAD\_BOOT** 触发 CPU 复位，切换芯片启动模式。

- 0: 无影响  
1: 如果 `EFUSE_DIS_FORCE_DOWNLOAD` 为 0, 则触发 CPU 复位, 将芯片启动模式强制从 SPI Boot 模式切换至 Joint Download Boot 模式。  
(R/W)

**LP\_AON\_HPSYS\_SW\_RESET** 配置系统复位。

- 0: 无影响  
1: 使能复位  
(WT)

Register 12.61. LP\_AON\_CPUCOREO\_CFG\_REG (0x0038)

31	30	29	28	27		0
0	1	0	0	0	0	Reset

**LP\_AON\_CPU\_COREO\_SW\_RESET** 配置 CPU 复位。

- 0: 无影响
- 1: 使能复位  
(WT)

**LP\_AON\_COREO\_STAT\_VECTOR\_SEL** 配置是否使 CPU 从 RTC 快速内存启动。

- 0: 不从 RTC 快速内存启动
- 1: 从 RTC 快速内存启动  
(R/W)

Register 12.62. LP\_AON\_LPBUS\_REG (0x0048)

31	30	29	28		0
1	0	1	0	0	Reset

**LP\_AON\_FAST\_MEM\_MUX\_SEL\_STATUS** 表示 LP SRAM 访问模式切换是否成功。 (RO)

**LP\_AON\_FAST\_MEM\_MUX\_SEL\_UPDATE** 置位此位开始进行访问模式切换。 (WT)

**LP\_AON\_FAST\_MEM\_MUX\_SEL** 配置选择 LP SRAM 的访问模式。

- 0: 低速模式
- 1: 高速模式  
(R/W)

### 12.10.3 RTC 定时器寄存器

本小节的所有地址均为相对于 RTC 定时器基地址的地址偏移量（相对地址），具体基地址请见章节 5 系统和存储器 中的表 5.3-2。

关于保留 (reserved) 域的处理, 请查看章节 [如何配置寄存器的保留域](#)。

#### Register 12.63. RTC\_TIMER\_TARO\_LOW\_REG (0x0000)

		RTC_TIMER_MAIN_TIMER_TAR_LOWO		Reset
		31	0	
		0x00000000		

**RTC\_TIMER\_MAIN\_TIMER\_TAR\_LOWO** 配置 RTC 定时器目标计数值 0 的低 32 位值 (共 48 位)。 (R/W)

#### Register 12.64. RTC\_TIMER\_TARO\_HIGH\_REG (0x0004)

		RTC_TIMER_MAIN_TIMER_TAR_ENO		RTC_TIMER_MAIN_TIMER_TAR_HIGO		Reset
		31	30	16	15	
		0x0	0x0		0x00000000	

**RTC\_TIMER\_MAIN\_TIMER\_TAR\_ENO** 配置是否产生 RTC 定时器目标计数值 0 中断。

- 0: 不产生中断
  - 1: 产生中断
- (R/W)

**RTC\_TIMER\_MAIN\_TIMER\_TAR\_HIGO** 配置 RTC 定时器目标计数值 0 的高 16 位值 (共 48 位)。 (R/W)

## Register 12.65. RTC\_TIMER\_TAR1\_LOW\_REG (0x0008)

		RTC_TIMER_MAIN_TIMER_TAR_LOW1		Reset
		31	0	
		0x00000000		

**RTC\_TIMER\_MAIN\_TIMER\_TAR\_LOW1** 配置 RTC 定时器目标计数值 1 的低 32 位值 (共 48 位)。 (R/W)

## Register 12.66. RTC\_TIMER\_TAR0\_HIGH\_REG (0x000C)

		RTC_TIMER_MAIN_TIMER_TAR_EN1		RTC_TIMER_MAIN_TIMER_TAR_HIGH1		Reset
		31	30	16	15	
		reserved	0x0	0x0	0x00000000	

**RTC\_TIMER\_MAIN\_TIMER\_TAR\_EN1** 配置是否产生 RTC 定时器目标计数值 1 中断。

0: 不产生中断

1: 产生中断

(R/W)

**RTC\_TIMER\_MAIN\_TIMER\_TAR\_HIGH1** 配置 RTC 定时器目标计数值 1 的高 16 位值 (共 48 位)。 (R/W)

## Register 12.67. RTC\_TIMER\_UPDATE\_REG (0x0010)

31	30	29	28	27	reserved	0
0x0	0x0	0x0	0x0	0x0	Reset	

**RTC\_TIMER\_MAIN\_TIMER\_SYS\_RST** 配置是否在系统复位时触发 RTC 定时器。

- 0: 不触发
  - 1: 触发
- (R/W)

**RTC\_TIMER\_MAIN\_TIMER\_SYS\_STALL** 配置是否在 CPU 进入或退出 stall 状态时触发 RTC 定时器。

- 0: 不触发
  - 1: 触发
- (R/W)

**RTC\_TIMER\_MAIN\_TIMER\_XTAL\_OFF** 配置是否在 PMU 关闭或打开 40 MHz 晶振时触发 RTC 定时器。

- 0: 不触发
  - 1: 触发
- (R/W)

**RTC\_TIMER\_UPDATE** 配置是否由软件触发 RTC 定时器。

- 0: 不触发
  - 1: 触发
- (R/W)

## Register 12.68. RTC\_TIMER\_MAIN\_BUFO\_LOW\_REG (0x0014)

31	0
0x00000000	Reset

**RTC\_TIMER\_MAIN\_BUFO\_LOW** 寄存器组 0 用于记录 RTC 定时器在当前触发下的计数值, bit0 到 bit31。 (RO)

## Register 12.69. RTC\_TIMER\_MAIN\_BUFO\_HIGH\_REG (0x0018)

RTC_TIMER_MAIN_BUFO_HIGH	
31	0
0x00000000	Reset

**RTC\_TIMER\_MAIN\_BUFO\_HIGH** 寄存器组 0 用于记录 RTC 定时器在当前触发下的计数值, bit32 到 bit47, 对应 bit[0:15]。 (RO)

## Register 12.70. RTC\_TIMER\_MAIN\_BUF1\_LOW\_REG (0x001C)

RTC_TIMER_MAIN_BUF1_LOW	
31	0
0x00000000	Reset

**RTC\_TIMER\_MAIN\_BUF1\_LOW** 存器组 1 用于记录 RTC 定时器在当前触发下的计数值, bit0 到 bit31。 (RO)

## Register 12.71. RTC\_TIMER\_MAIN\_BUF1\_HIGH\_REG (0x0020)

RTC_TIMER_MAIN_BUF1_HIGH	
31	0
0x00000000	Reset

**RTC\_TIMER\_MAIN\_BUF1\_HIGH** 寄存器组 0 用于记录 RTC 定时器在当前触发下的计数值, bit32 到 bit47, 对应 bit[0:15]。 (RO)

## Register 12.72. RTC\_TIMER\_INT\_RAW\_REG (0x0028)

			RTC_TIMER_MAIN_TIMER_INT_RAW	RTC_TIMER_MAIN_TIMER_OVERFLOW_INT_RAW	reserved	0
31	30	29	Ox0			Reset

RTC\_TIMER\_MAIN\_TIMER\_INT\_RAW RTC\_TIMER\_MAIN\_TIMER\_INT 的原始中断状态。 (RO)

RTC\_TIMER\_MAIN\_TIMER\_OVERFLOW\_INT\_RAW RTC\_TIMER\_MAIN\_TIMER\_OVERFLOW\_INT 的原始中断状态。 (RO)

## Register 12.73. RTC\_TIMER\_INT\_ST\_REG (0x002C)

			RTC_TIMER_MAIN_TIMER_INT_ST	RTC_TIMER_MAIN_TIMER_OVERFLOW_INT_ST	reserved	0
31	30	29	Ox0			Reset

RTC\_TIMER\_MAIN\_TIMER\_INT\_ST RTC\_TIMER\_MAIN\_TIMER\_INT 的屏蔽中断状态。 (RO)

RTC\_TIMER\_MAIN\_TIMER\_OVERFLOW\_INT\_ST RTC\_TIMER\_MAIN\_TIMER\_OVERFLOW\_INT 的屏蔽中断状态。 (RO)

## Register 12.74. RTC\_TIMER\_INT\_ENA\_REG (0x0030)

The diagram shows the layout of the RTC\_TIMER\_INT\_ENA\_REG register. It consists of a table with three columns: bits 31, 30, and 29. Above the table, labels indicate the functions of the bits: 'RTC\_TIMER\_MAIN\_TIMER\_INT\_ENA' for bit 31, 'RTC\_TIMER\_MAIN\_TIMER\_OVERFLOW\_INT\_ENA' for bit 30, and 'reserved' for bit 29. Below the table, the value '0x0' is shown, followed by a 'Reset' label.

31	30	29	0
0x0	0x0	0x0	Reset

`RTC_TIMER_MAIN_TIMER_INT_ENA` 写1使能 `RTC_TIMER_MAIN_TIMER_INT`。(RO)

`RTC_TIMER_MAIN_TIMER_OVERFLOW_INT_ENA` 写1使能 `RTC_TIMER_MAIN_TIMER_OVERFLOW_INT`。(RO)

## Register 12.75. RTC\_TIMER\_INT\_CLR\_REG (0x0034)

The diagram shows the layout of the RTC\_TIMER\_INT\_CLR\_REG register. It consists of a table with three columns: bits 31, 30, and 29. Above the table, labels indicate the functions of the bits: 'RTC\_TIMER\_MAIN\_TIMER\_INT\_CLR' for bit 31, 'RTC\_TIMER\_MAIN\_TIMER\_OVERFLOW\_INT\_CLR' for bit 30, and 'reserved' for bit 29. Below the table, the value '0x0' is shown, followed by a 'Reset' label.

31	30	29	0
0x0	0x0	0x0	Reset

`RTC_TIMER_MAIN_TIMER_INT_CLR` 写1清除 `RTC_TIMER_MAIN_TIMER_INT`。(RO)

`RTC_TIMER_MAIN_TIMER_OVERFLOW_INT_CLR` 写1清除 `RTC_TIMER_MAIN_TIMER_OVERFLOW_INT`。(RO)

## Register 12.76. RTC\_TIMER\_LP\_INT\_RAW\_REG (0x0038)

RTC\_TIMER\_MAIN\_TIMER\_LP\_INT\_RAW  
RTC\_TIMER\_MAIN\_TIMER\_LP\_OVERFLOW\_LP\_INT\_RAW

reserved

31	30	29	0
0x0	0x0	0x0	Reset

**RTC\_TIMER\_MAIN\_TIMER\_LP\_INT\_RAW** [RTC\\_TIMER\\_MAIN\\_TIMER\\_LP\\_INT](#) 的原始中断状态。(RO)

**RTC\_TIMER\_MAIN\_TIMER\_OVERFLOW\_LP\_INT\_RAW** [RTC\\_TIMER\\_MAIN\\_TIMER\\_OVERFLOW\\_LP\\_INT](#) 的原始中断状态。(RO)

## Register 12.77. RTC\_TIMER\_LP\_INT\_ST\_REG (0x003C)

RTC\_TIMER\_MAIN\_TIMER\_LP\_INT\_ST  
RTC\_TIMER\_MAIN\_TIMER\_OVERFLOW\_LP\_INT\_ST

reserved

31	30	29	0
0x0	0x0	0x0	Reset

**RTC\_TIMER\_MAIN\_TIMER\_LP\_INT\_ST** [RTC\\_TIMER\\_MAIN\\_TIMER\\_LP\\_INT](#) 的屏蔽中断状态。(RO)

**RTC\_TIMER\_MAIN\_TIMER\_OVERFLOW\_LP\_INT\_ST** [RTC\\_TIMER\\_MAIN\\_TIMER\\_OVERFLOW\\_LP\\_INT](#) 的屏蔽中断状态。(RO)

## Register 12.78. RTC\_TIMER\_LP\_INT\_ENA\_REG (0x0040)

31	30	29	reserved	0
0x0	0x0		0x0	Reset

**RTC\_TIMER\_MAIN\_TIMER\_LP\_INT\_ENA** 写 1 使能 [RTC\\_TIMER\\_MAIN\\_TIMER\\_LP\\_INT](#)。(RO)

**RTC\_TIMER\_MAIN\_TIMER\_OVERFLOW\_LP\_INT\_ENA** 写 1 使能 [RTC\\_TIMER\\_MAIN\\_TIMER\\_OVERFLOW\\_LP\\_INT](#)。(RO)

## Register 12.79. RTC\_TIMER\_LP\_INT\_CLR\_REG (0x0044)

31	30	29	reserved	0
0x0	0x0		0x0	Reset

**RTC\_TIMER\_MAIN\_TIMER\_LP\_INT\_CLR** 写 1 清除 [RTC\\_TIMER\\_MAIN\\_TIMER\\_LP\\_INT](#)。(RO)

**RTC\_TIMER\_MAIN\_TIMER\_OVERFLOW\_LP\_INT\_CLR** 写 1 清除 [RTC\\_TIMER\\_MAIN\\_TIMER\\_OVERFLOW\\_LP\\_INT](#)。(RO)

## 12.10.4 欠压检测器寄存器

本小节的所有地址均为相对于低功耗模拟外设 (LP\_ANA\_PERI) 基地址的地址偏移量 (相对地址)，具体基址地址请见章节 [5 系统和存储器](#) 中的表 [5.3-2](#)。

关于保留 (reserved) 域的处理，请查看章节 [如何配置寄存器的保留域](#)。

## Register 12.80. LP\_ANA\_BOD\_MODEO\_CNTL\_REG (0x0000)

The diagram shows the bit field layout of Register 12.80. The register is 32 bits wide, divided into four main sections:

- LP\_ANA\_BOD\_MODEO\_RESET\_ENA**: Bits 31 to 28.
- LP\_ANA\_BOD\_MODEO\_RESET\_SEL**: Bit 27.
- LP\_ANA\_BOD\_MODEO\_INTR\_WAIT**: Bits 18 to 17.
- LP\_ANA\_BOD\_MODEO\_INTR\_WAIT**: Bit 17.
- LP\_ANA\_BOD\_MODEO\_RESET\_WAIT**: Bits 8 to 5.
- LP\_ANA\_BOD\_MODEO\_RESET\_WAIT**: Bit 5.
- LP\_ANA\_BOD\_MODEO\_PD\_RF\_ENA**: Bit 4.
- LP\_ANA\_BOD\_MODEO\_PD\_RF\_ENA**: Bit 3.
- LP\_ANA\_BOD\_MODEO\_CLOSE\_FLASH\_ENA**: Bit 2.
- (reserved)**: Bits 1 to 0.

31	30	29	28	27	18	17	8	7	6	5	4	3	2	1	0
0	0	0	0	0x3ff		1	0	0	0	0	0	0	0	0	Reset

**LP\_ANA\_BOD\_MODEO\_CLOSE\_FLASH\_ENA** 配置是否使能欠压检测器触发 flash 挂起。

- 0: 禁能  
1: 使能  
(R/W)

**LP\_ANA\_BOD\_MODEO\_PD\_RF\_ENA** 配置是否使能欠压检测器关闭射频模块。

- 0: 禁能  
1: 使能  
(R/W)

**LP\_ANA\_BOD\_MODEO\_INTR\_WAIT** 配置欠压信号有效后, 产生中断的时间, 单位是 LP\_FAST\_CLK。

(R/W)

**LP\_ANA\_BOD\_MODEO\_RESET\_WAIT** 配置欠压信号有效后, 产生复位的时间, 单位是 LP\_FAST\_CLK。 (R/W)

**LP\_ANA\_BOD\_MODEO\_CNT\_CLR** 配置是否清空欠压检测器计数器。

- 0: 撤销  
1: 清空  
(R/W)

**LP\_ANA\_BOD\_MODEO\_INTR\_ENA** 配置是否使能欠压检测器模式 0 的中断。此域为 1 时

[LP\\_ANA\\_BOD\\_MODEO\\_INT\\_RAW](#) 和 [LP\\_ANA\\_BOD\\_MODEO\\_LP\\_INT\\_RAW](#) 才有效。

- 0: 禁能  
1: 使能  
(R/W)

**LP\_ANA\_BOD\_MODEO\_RESET\_SEL** 配置欠压检测器被触发后的复位方式。

- 0: 芯片复位  
1: 系统复位  
(R/W)

**LP\_ANA\_BOD\_MODEO\_RESET\_ENA** 配置是否使能欠压检测器复位。

- 0: 禁用  
1: 使能  
(R/W)

#### Register 12.81. LP\_ANA\_BOD\_MODE1\_CNTL\_REG (0x0004)

LP_ANA_BOD_MODE1_RESET_ENA		
31	30	(reserved)
0	0	Reset

**LP\_ANA\_BOD\_MODE1\_RESET\_ENA** 配置是否使能欠压检测器模式 1。

- 0: 禁能  
1: 使能  
(R/W)

## Register 12.82. LP\_ANA\_FIB\_ENABLE\_REG (0x000C)

31	0xffffffff	LP_ANA_ANA_FIB_ENA	0
----	------------	--------------------	---

**LP\_ANA\_ANA\_FIB\_ENA** FIB (聚焦离子束) 选择寄存器。 (R/W)

### Register 12.83. LP ANA INT RAW REG (0x0010)

LP_ANA_BOD_MODE0_INT_RAW		
31	30	(reserved)
0	0	Reset

**LP\_ANA\_BOD\_MODEO\_INT\_RAW** LP\_ANA\_BOD\_MODEO\_INT 的原始中断状态。 (R/WTC/SS)

## Register 12.84. LP\_ANA\_INT\_ST\_REG (0x0014)

LP_ANA_BOD_MODEO_INT_ST																														
(reserved)																														
31	30																													
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

LP\_ANA\_BOD\_MODEO\_INT\_ST LP\_ANA\_BOD\_MODEO\_INT 的屏蔽中断状态。 (RO)

## Register 12.85. LP\_ANA\_INT\_ENA\_REG (0x0018)

LP_ANA_BOD_MODEO_INT_ENA																														
(reserved)																														
31	30																													
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

LP\_ANA\_BOD\_MODEO\_INT\_ENA 写 1 使能 LP\_ANA\_BOD\_MODEO\_INT。 (R/W)

## Register 12.86. LP\_ANA\_INT\_CLR\_REG (0x001C)

LP_ANA_BOD_MODEO_INT_CLR																														
(reserved)																														
31	30																													
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

LP\_ANA\_BOD\_MODEO\_INT\_CLR 写 1 清除 LP\_ANA\_BOD\_MODEO\_INT。 (WT)

## Register 12.87. LP\_ANA\_LP\_INT\_RAW\_REG (0x0020)

LP_ANA_BOD_MODEO_LP_INT_RAW																													
(reserved)																													
0																													
0																													

LP\_ANA\_BOD\_MODEO\_LP\_INT\_RAW LP\_ANA\_BOD\_MODEO\_LP\_INT 的原始中断状态。 (R/WTC/SS)

## Register 12.88. LP\_ANA\_LP\_INT\_ST\_REG (0x0024)

LP_ANA_BOD_MODEO_LP_INT_ST																														
(reserved)																														
0																														
0																														

LP\_ANA\_BOD\_MODEO\_LP\_INT\_ST LP\_ANA\_BOD\_MODEO\_LP\_INT 的屏蔽中断状态。 (RO)

## Register 12.89. LP\_ANA\_LP\_INT\_ENA\_REG (0x0028)

LP_ANA_BOD_MODEO_LP_INT_ENA																														
(reserved)																														
0																														
0																														

LP\_ANA\_BOD\_MODEO\_LP\_INT\_ENA 写 1 使能 LP\_ANA\_BOD\_MODEO\_LP\_INT。 (R/W)

## Register 12.90. LP\_ANA\_LP\_INT\_CLR\_REG (0x002C)

*LP\_ANA\_BOD\_MODEO\_LP\_INT\_CLR*

31	30	0	Reset
0	0	0	0

*(reserved)*

**LP\_ANA\_BOD\_MODEO\_LP\_INT\_CLR** 写 1 清除 **LP\_ANA\_BOD\_MODEO\_LP\_INT**。(WT)

## Register 12.91. LP\_ANA\_DATE\_REG (0x03FC)

*LP\_ANA\_CLK\_EN*

*LP\_ANA\_LP\_ANA\_DATE*

31	30	0	Reset
0	0x2112110	0	Reset

**LP\_ANA\_LP\_ANA\_DATE** 版本控制寄存器。(R/W)

**LP\_ANA\_CLK\_EN** 使能强制打开配置寄存器时钟。

0: 自动时钟门控

1: 强制打开寄存器时钟

此域的配置不影响寄存器的读写。

(R/W)

# 第 13 章

## 系统定时器 (SYSTIMER)

### 13.1 概述

ESP32-C6 芯片内置 52 位系统定时器。该定时器可用于生成操作系统所需的滴答定时中断，也可以用作普通的定时器生成周期或单次延时中断。

系统定时器内置两个计数器 (UNIT0 和 UNIT1) 以及三个比较器 (COMP0、COMP1 和 COMP2)。比较器用于监控计数器的计数值是否达到报警值。定时器的功能块图见图 13.1-1。




图 13.1-1. 系统定时器结构图

### 13.2 主要特性

系统定时器具有如下特性：

- 集成两个 52 位计数器和三个 52 位比较器
- 支持软件访问由 APB\_CLK 时钟驱动的寄存器
- 支持 CNT\_CLK 时钟计数，两次计数周期的平均频率为 16 MHz
- 配置 XTAL\_CLK (40 MHz) 作为 CNT\_CLK 时钟源
- 支持 52 位报警值 ( $t$ ) 和 26 位报警周期 ( $\delta t$ )
- 支持两种报警模式：
  - 单次报警模式：根据设定的目标报警值 ( $t$ )，生成一次性报警

- 周期报警模式：根据设定的报警周期 ( $\delta t$ )，生成周期性报警
- 支持根据设置的报警值 ( $t$ ) 或报警周期 ( $\delta t$ )，通过三个比较器生成三个独立中断
- 支持软件配置基准计数值。例如，支持从 Light-sleep 唤醒之后，系统定时器通过软件加载 RTC 定时器记录的睡眠时间，并进行补偿
- CPU 处于停止状态或处于在线调试状态时，系统定时器可选择停止运行或继续运行
- 支持事件任务矩阵 (ETM) 事件报警

### 13.3 时钟源选择

计数器和比较器使用 XTAL\_CLK 或者 RC\_FAST\_CLK 作为时钟源。可通过配置寄存器 PCR\_SYSTIMER\_FUNC\_CLK\_CONF\_REG 的 PCR\_SYSTIMER\_FUNC\_CLK\_SEL 字段来选择时钟源。XTAL\_CLK 经分数分频后，在一个计数周期生成频率为  $f_{XTAL\_CLK}/3$  的时钟信号，然后在另一个计数周期生成频率为  $f_{XTAL\_CLK}/2$  的时钟信号。因此，计数器使用的时钟 CNT\_CLK 的实际平均频率为  $f_{XTAL\_CLK}/2.5$ ，即 16 MHz，如图 13.4-1 所示。每个 CNT\_CLK 时钟周期，计数递增  $1/16 \mu s$ ，即 16 个周期递增  $1 \mu s$ 。

APB\_CLK 为配置寄存器等软件操作提供时钟信号。更多有关 APB\_CLK 的信息，见章节 8 复位和时钟。

用户可使用系统寄存器的两个相关位来控制系统定时器，具体如下：

- 置位寄存器 PCR\_SYSTIMER\_CONF\_REG 中 PCR\_SYSTIMER\_CLK\_EN 位，使能系统定时器的 APB\_CLK 信号。
- 置位寄存器 PCR\_SYSTIMER\_CONF\_REG 中 PCR\_SYSTIMER\_RST\_EN 位，复位系统定时器。

注意，复位后，系统定时器的寄存器将恢复到默认值。更多信息可参考章节 8 复位和时钟。

### 13.4 功能描述




图 13.4-1. 系统定时器生成报警

图 13.4-1 展示了系统定时器生成报警的过程。过程中需要用到一个计数器和一个比较器，比较器将根据比较结果，生成报警中断。

### 13.4.1 计数器

系统定时器集成两个 52 位计数器，用  $\text{UNIT}_n$  表示， $n$  可以取 0 或 1。计数器使用 16 MHz CNT\_CLK 作为计数时钟。用户可通过配置寄存器 `SYSTIMER_CONF_REG` 中的两个位来控制计数器  $\text{UNIT}_n$ ，具体如下：

- `SYSTIMER_TIMER_UNIT $_n$ _WORK_EN`: 置位此位，使能计数器  $\text{UNIT}_n$ 。
- `SYSTIMER_TIMER_UNIT $_n$ _CORE0_STALL_EN`: 置位此位，CPU 停止运行后，计数器  $\text{UNIT}_n$  也将停止工作。CPU 恢复运行后，计数器重新开始工作。

假设 CPU 当前状态为停止工作, UNIT $n$  的具体配置见下表:

表 13.4-1. UNIT $n$  配置控制位

SYSTIMER_TIMER_UNIT $n$ _WORK_EN	SYSTIMER_TIMER_UNIT $n$ _CORE0_STALL_EN	计数器 UNIT $n$
0	x <sup>*</sup>	未处于工作状态。
1	1	暂停计数, 但在 CPU 恢复运行后继续计数。
1	0	不受影响, 照常计数。

\* x: 无关项

计数器 UNIT $n$  处于工作状态时, 计数值按计数周期递增。UNIT $n$  停止工作时, 计数值将保持不变, 不再递增。

计数起始值的低 32 位和高 20 位分别从 SYSTIMER\_TIMER\_UNIT $n$ \_LOAD\_LO 和 SYSTIMER\_TIMER\_UNIT $n$ \_LOAD\_HI 中装载。置位 SYSTIMER\_TIMER\_UNIT $n$ \_LOAD 将触发重装载事件, 当前计数起始值立即更新。如果计数器 UNIT $n$  处于工作状态, 则从新装载的计数值开始计数。

置位 SYSTIMER\_TIMER\_UNIT $n$ \_UPDATE 将触发更新事件。当前计数值的低 32 位和高 20 位被锁存至寄存器 SYSTIMER\_TIMER\_UNIT $n$ \_VALUE\_LO 和 SYSTIMER\_TIMER\_UNIT $n$ \_VALUE\_HI 后, SYSTIMER\_TIMER\_UNIT $n$ \_VALUE\_VALID 会被置起。在下次更新事件发生前, SYSTIMER\_TIMER\_UNIT $n$ \_VALUE\_LO 和 SYSTIMER\_TIMER\_UNIT $n$ \_VALUE\_HI 寄存器中的值保持不变。

## 13.4.2 比较器和报警

系统定时器有三个 52 位比较器, 用 COMP $x$  表示, 其中  $x$  可以取 0、1、2。比较器可根据设置的不同报警值 ( $t$ ) 或报警周期 ( $\delta t$ ), 触发不同的中断。

用户可配置寄存器 SYSTIMER\_TARGET $x$ \_PERIOD\_MODE, 选择比较器 COMP $x$  生成报警的模式:

- 1: 周期报警模式
- 0: 单次报警模式

选择周期报警模式时, 寄存器 SYSTIMER\_TARGET $x$ \_PERIOD 中的值为报警周期 ( $\delta t$ )。假设当前计数值为  $t_1$ , 经过一段时间, 当计数值达到  $t_1 + \delta t$  时, 将触发一次报警中断。再经过一段时间, 当计数值达到  $t_1 + 2 * \delta t$  时, 将再一次触发报警中断, 以此类推。通过上述方式即可实现周期性报警。

选择单次报警模式时, SYSTIMER\_TIMER\_TARGET $x$ \_LO 和 SYSTIMER\_TIMER\_TARGET $x$ \_HI 分别提供报警值 ( $t$ ) 的低 32 位和高 20 位。假设当前计数值为  $t_2$  ( $t_2 \leq t$ ), 经过一段时间, 当计数到报警值 ( $t$ ) 时, 触发一次报警。与周期报警模式不同, 单次报警模式仅生成一次报警中断。

用户可通过寄存器 SYSTIMER\_TARGET $x$ \_TIMER\_UNIT\_SEL 选择用于与 COMP $x$  进行比较的计数器值, 然后生成报警:

- 1: 与计数器 UNIT1 的计数值进行比较
- 0: 与计数器 UNIT0 的计数值进行比较

置位 SYSTIMER\_TARGET $x$ \_WORK\_EN, COMP $x$  开始进行比较:

- 在单次报警模式下, COMP $x$  将比较计数器中的实际计数值与寄存器中设置的报警值 ( $t$ );

- 在周期报警模式下， $\text{COMP}_X$  将比较计数器中的实际计数值与  $t_1 + n \cdot \delta t$  ( $n = 1, 2, 3, \dots$ )。

在单次报警模式下，当实际计数值等于报警值 ( $t$ )，或在周期报警模式下，实际计数值等于  $t_1 + n \cdot \delta t$  ( $n = 1, 2, 3, \dots$ ) 时，将触发一次报警中断。但如果设定的报警值 ( $t$ ) 小于当前计数值，即报警值 ( $t$ ) 已成为过去，在当前计数值超过设定的报警值 ( $t$ ) 一定范围 ( $0 \sim 2^{51} - 1$ ) 时，也将立即触发中断。无论是在单次报警模式还是在周期报警模式下，都可以从  $\text{SYSTIMER\_TARGET}_X\text{-LO\_RO}$  和  $\text{SYSTIMER\_TARGET}_X\text{-HI\_RO}$  中读取实际报警值的低 32 位和高 20 位。当前计数值  $t_c$ 、报警值  $t_t$  和触发报警的关系如下表所示：

表 13.4-2. 报警触发条件

$t_c$ 与 $t_t$ 的关系	触发条件
$t_c - t_t \leq 0$	当 $t_c = t_t$ 时，触发报警
$0 \leq t_c - t_t < 2^{51} - 1$ ( $t_c < 2^{51}$ 且 $t_t < 2^{51}$ ； 或 $t_c \geq 2^{51}$ 且 $t_t \geq 2^{51}$ )	立即触发报警
$t_c - t_t \geq 2^{51} - 1$	$t_c$ 达到最大值 $52'hfffffffffffff$ 后溢出，然后 从 0 开始计数，计数达到 $t_t$ 时触发报警

### 13.4.3 事件任务矩阵

在 ESP32-C6 中，系统定时器支持 ETM 功能，即可以通过任意外设的 ETM 事件触发系统定时器的 ETM 任务，或者通过系统定时器的 ETM 事件触发任意外设的 ETM 任务。关于 ETM 更多详细信息，请参考章节 11 事件任务矩阵 (SOC\_ETM)。这里仅介绍与系统定时器相关的 ETM 任务和 ETM 事件。

系统定时器可产生的 ETM 事件有：

- $\text{SYSTIMER\_EVT\_CNT\_CMP}_X$ : 表示  $\text{COMP}_X$  产生的报警事件。

当  $\text{SYSTIMER\_ETM\_EN}$  置 1 时，对应的报警事件会传到 ETM 模块。

### 13.4.4 同步操作

不同于计数器和比较器工作时使用的时钟  $\text{CNT\_CLK}$ ，软件操作的时钟为  $\text{APB\_CLK}$ 。时钟频率不同，因此需要对部分配置寄存器进行同步。完整的同步过程包括下面两个步骤：

- 通过软件向配置寄存器字段写入合适的值，见表 13.4-3 第一列；
- 通过软件置位相应的同步使能位，开始同步操作，见表 13.4-3 第二列。

表 13.4-3. 同步操作

需要同步的字段	同步使能位
$\text{SYSTIMER\_TIMER\_UNIT}_n\text{-LOAD\_LO}$ $\text{SYSTIMER\_TIMER\_UNIT}_n\text{-LOAD\_HI}$	$\text{SYSTIMER\_TIMER\_UNIT}_n\text{-LOAD}$
$\text{SYSTIMER\_TARGET}_X\text{-PERIOD}$ $\text{SYSTIMER\_TIMER\_TARGET}_X\text{-HI}$ $\text{SYSTIMER\_TIMER\_TARGET}_X\text{-LO}$	$\text{SYSTIMER\_TIMER\_COMP}_X\text{-LOAD}$

由于与计数器的相关状态使用的时钟并非  $\text{APB\_CLK}$ ，时钟频率不同，因此，读取状态寄存器时也需要进行同步。完整的同步步骤如下：

1. 软件将 1 写入更新寄存器 `SYSTIMER_TIMER_UNITn_UPDATE` 中。
2. 软件读取相应位 `SYSTIMER_TIMER_UNITn_VALUE_VALID` 为有效，即表示同步完成。
3. 软件读取相应的状态寄存器 `SYSTIMER_TIMER_UNITn_VALUE_HI` 和 `SYSTIMER_TIMER_UNITn_VALUE_LO`。

### 13.4.5 中断

上述三个比较器均有一个对应的报警中断，即 `SYSTIMER_TARGETx_INT` 中断，该中断为电平类型中断。比较器开始报警时，中断信号拉高。中断信号将一直保持高电平，直至软件清除中断。用户可置位 `SYSTIMER_TARGETx_INT_ENA` 使能中断。

## 13.5 编程示例

注意，在配置 `COMPx` 和 `UNITn` 过程中，需保证对应的 `COMP` 和 `UNIT` 处于工作状态。

### 13.5.1 读取当前计数器的值

1. 置位 `SYSTIMER_TIMER_UNITn_UPDATE`，将计数器 `UNITn` 的值更新至寄存器 `SYSTIMER_TIMER_UNITn_VALUE_HI` 和 `SYSTIMER_TIMER_UNITn_VALUE_LO`；
2. 轮询 `SYSTIMER_TIMER_UNITn_VALUE_VALID`，直至其值为 1。之后，用户可从寄存器 `SYSTIMER_TIMER_UNITn_VALUE_HI` 和 `SYSTIMER_TIMER_UNITn_VALUE_LO` 中读取计数器的值；
3. 读取寄存器 `SYSTIMER_TIMER_UNITn_VALUE_LO` (低 32 位) 和 `SYSTIMER_TIMER_UNITn_VALUE_HI` (高 20 位)。

### 13.5.2 在单次报警模式下配置一次性报警

1. 设置 `SYSTIMER_TARGETx_TIMER_UNIT_SEL` 选择与 `COMPx` 进行比较的计数器 (UNIT0 或 UNIT1)。
2. 读取当前计数器的值，步骤见章节 13.5.1。读取的当前值可用于计算步骤 4 中的报警值 ( $t$ )。
3. 清除 `SYSTIMER_TARGETx_PERIOD_MODE`，使能单次报警模式。
4. 设置报警值 ( $t$ )，并将报警值 ( $t$ ) 的低 32 位和高 20 位分别写入 `SYSTIMER_TIMER_TARGETx_LO` 和 `SYSTIMER_TIMER_TARGETx_HI`。
5. 置位 `SYSTIMER_TIMER_COMPx_LOAD`，同步报警值 ( $t$ )，即将报警值 ( $t$ ) 装载至比较器 `COMPx`。
6. 置位 `SYSTIMER_TARGETx_WORK_EN` 使能选择的比较器 `COMPx`；比较器 `COMPx` 开始比较计数值与报警值 ( $t$ )。
7. 置位 `SYSTIMER_TARGETx_INT_ENA`，使能中断。Unitn 达到报警值 ( $t$ ) 时，触发一次报警中断 `SYSTIMER_TARGETx_INT`。

### 13.5.3 在周期报警模式下配置周期性报警

1. 设置 `SYSTIMER_TARGETx_TIMER_UNIT_SEL` 选择与 `COMPx` 进行比较的计数器。
2. 将报警周期 ( $\delta t$ ) 写入 `SYSTIMER_TARGETx_PERIOD`。
3. 置位 `SYSTIMER_TIMER_COMPx_LOAD` 同步报警周期值，即将 ( $\delta t$ ) 装载至比较器 `COMPx`。

4. 先清除再置位 `SYSTIMER_TARGETx_PERIOD_MODE` 将 `COMPx` 配置为周期报警模式。
5. 置位 `SYSTIMER_TARGETx_WORK_EN` 使能选择的比较器 `COMPx`; 比较器 `COMPx` 开始将计数值与计数初始值 +  $n \cdot \delta t$  ( $n = 1, 2, 3\dots$ ) 进行比较。
6. 置位 `SYSTIMER_TARGETx_INT_ENA`, 使能中断。Unit $n$  计数达到计数初始值 +  $n \cdot \delta t$  ( $n = 1, 2, 3\dots$ ) 时, 触发一次 `SYSTIMER_TARGETx_INT` 中断。

#### 13.5.4 唤醒后时间补偿

1. 在芯片进入 Light-sleep 模式之前, 用户需配置 RTC 定时器, 精确记录睡眠时间, 见章节 12 低功耗管理。
2. 从 Light-sleep 模式唤醒后, 读取 RTC 定时器记录的睡眠时间。
3. 读取当前系统定时器的计数值, 见章节 13.5.1。
4. 将 RTC 记录的以 RTC\_SLOW\_CLK 周期为单位的睡眠时间, 转换成以 CNT\_CLK (16 MHz) 周期为单位的睡眠时间。例如, 如果 RTC\_SLOW\_CLK 频率为 32 kHz, 则 RTC 定时器记录的时间乘以 500。
5. 将 RTC 定时器转换后的值加到系统定时器的当前计数值:
  - 将计算所得值的低 32 位写入 `SYSTIMER_TIMER_UNITn_LOAD_LO`, 高 20 位写入 `SYSTIMER_TIMER_UNITn_LOAD_HI`。
  - 置位 `SYSTIMER_TIMER_UNITn_LOAD`, 将新的定时器值装载到系统定时器。至此, 系统定时器更新完成。

## 13.6 寄存器列表

本小节的所有地址均为相对于系统定时器基址的地址偏移量（相对地址），具体基址请见章节 5 系统和存储器 中的表 5.3-2。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

名称	描述	地址	访问
<b>时钟控制寄存器</b>			
SYSTIMER_CONF_REG	配置系统定时器时钟	0x0000	R/W
<b>UNIT0 控制和配置寄存器</b>			
SYSTIMER_UNIT0_OP_REG	读取 UNIT0 的值到相应寄存器	0x0004	varies
SYSTIMER_UNIT0_LOAD_HI_REG	待装载至 UNIT0 的值，高 20 位	0x000C	R/W
SYSTIMER_UNIT0_LOAD_LO_REG	待装载至 UNIT0 的值，低 32 位	0x0010	R/W
SYSTIMER_UNIT0_VALUE_HI_REG	UNIT0 的读值，高 20 位	0x0040	RO
SYSTIMER_UNIT0_VALUE_LO_REG	UNIT0 的读值，低 32 位	0x0044	RO
SYSTIMER_UNIT0_LOAD_REG	计数器 UNIT0 的装载同步寄存器	0x005C	WT
<b>UNIT1 控制和配置寄存器</b>			
SYSTIMER_UNIT1_OP_REG	读取计数器 UNIT1 的值	0x0008	varies
SYSTIMER_UNIT1_LOAD_HI_REG	待装载至计数器 UNIT1 的值，高 20 位	0x0014	R/W
SYSTIMER_UNIT1_LOAD_LO_REG	待装载至计数器 UNIT1 的值，低 32 位	0x0018	R/W
SYSTIMER_UNIT1_VALUE_HI_REG	计数器 UNIT1 的读值，高 20 位	0x0048	RO
SYSTIMER_UNIT1_VALUE_LO_REG	计数器 UNIT1 的读值，低 32 位	0x004C	RO
SYSTIMER_UNIT1_LOAD_REG	计数器 UNIT1 的装载同步寄存器	0x0060	WT
<b>比较器 COMPO 的控制和配置寄存器</b>			
SYSTIMER_TARGET0_HI_REG	待装载至比较器 COMPO 的报警值，高 20 位	0x001C	R/W
SYSTIMER_TARGET0_LO_REG	待装载至比较器 COMPO 的报警值，低 32 位	0x0020	R/W
SYSTIMER_TARGET0_CONF_REG	配置比较器 COMPO 的报警模式	0x0034	R/W
SYSTIMER_COMPO_LOAD_REG	比较器 COMPO 的装载同步寄存器	0x0050	WT
<b>比较器 COMP1 的控制和配置寄存器</b>			
SYSTIMER_TARGET1_HI_REG	待装载至比较器 COMP1 的报警值，高 20 位	0x0024	R/W
SYSTIMER_TARGET1_LO_REG	待装载至比较器 COMP1 的报警值，低 32 位	0x0028	R/W
SYSTIMER_TARGET1_CONF_REG	配置比较器 COMP1 的报警模式	0x0038	R/W
SYSTIMER_COMP1_LOAD_REG	比较器 COMP1 的装载同步寄存器	0x0054	WT
<b>比较器 COMP2 的控制和配置寄存器</b>			
SYSTIMER_TARGET2_HI_REG	待装载至比较器 COMP2 的报警值，高 20 位	0x002C	R/W
SYSTIMER_TARGET2_LO_REG	待装载至比较器 COMP2 的报警值，低 32 位	0x0030	R/W
SYSTIMER_TARGET2_CONF_REG	配置比较器 COMP2 的报警模式	0x003C	R/W
SYSTIMER_COMP2_LOAD_REG	比较器 COMP2 的装载同步寄存器	0x0058	WT
<b>中断寄存器</b>			
SYSTIMER_INT_ENA_REG	系统定时器的中断使能寄存器	0x0064	R/W
SYSTIMER_INT_RAW_REG	系统定时器的原始中断寄存器	0x0068	R/ WTC/ SS
SYSTIMER_INT_CLR_REG	系统定时器的中断清除寄存器	0x006C	WT

名称	描述	地址	访问
SYSTIMER_INT_ST_REG	系统定时器的中断状态寄存器	0x0070	RO
<b>COMPO 状态寄存器</b>			
SYSTIMER_REAL_TARGET0_LO_REG	COMPO 的实际报警值, 低 32 位	0x0074	RO
SYSTIMER_REAL_TARGET0_HI_REG	COMPO 的实际报警值, 高 20 位	0x0078	RO
<b>COMP1 状态寄存器</b>			
SYSTIMER_REAL_TARGET1_LO_REG	COMP1 的实际报警值, 低 32 位	0x007C	RO
SYSTIMER_REAL_TARGET1_HI_REG	COMP1 的实际报警值, 高 20 位	0x0080	RO
<b>COMP2 状态寄存器</b>			
SYSTIMER_REAL_TARGET2_LO_REG	COMP2 的实际报警值, 低 32 位	0x0084	RO
SYSTIMER_REAL_TARGET2_HI_REG	COMP2 的实际报警值, 高 20 位	0x0088	RO
<b>版本寄存器</b>			
SYSTIMER_DATE_REG	版本控制寄存器	0x00FC	R/W

## 13.7 寄存器

本小节的所有地址均为相对于系统定时器基地址的地址偏移量（相对地址），具体基地址请见章节 5 系统和存储器 中的表 5.3-2。

Register 13.1. SYSTIMER\_CONF\_REG (0x0000)

31	30	29	28	27	26	25	24	23	22	21	(reserved)	2	1	0
0	1	0	0	0	1	1	0	0	0	0	0	0	0	0
														SYSTIMER_ETM_EN (reserved)

**SYSTIMER\_ETM\_EN** 配置是否使能生成 ETM 事件。

0: 无效

1: 使能生成 ETM 事件

(R/W)

**SYSTIMER\_TARGET2\_WORK\_EN** 配置是否使能 COMP2。

0: 不使能

1: 使能 COMP2

(R/W)

**SYSTIMER\_TARGET1\_WORK\_EN** 配置是否使能 COMP1。具体配置值请见

[SYSTIMER\\_TARGET2\\_WORK\\_EN](#)。(R/W)

**SYSTIMER\_TARGET0\_WORK\_EN** 配置是否使能 COMPO。具体配置值请见

[SYSTIMER\\_TARGET2\\_WORK\\_EN](#)。(R/W)

**SYSTIMER\_TIMER\_UNIT1\_CORE1\_STALL\_EN** 配置如果 CPU1 停止工作，计数器 UNIT1 是否也将停止工作。

0: 无效

1: 计数器 UNIT1 停止工作

(R/W)

**SYSTIMER\_TIMER\_UNIT1\_CORE0\_STALL\_EN** 配置如果 CPU0 停止工作，计数器 UNIT1 是否也将停止工作。具体配置值请见 [SYSTIMER\\_TIMER\\_UNIT1\\_CORE1\\_STALL\\_EN](#)。(R/W)

**SYSTIMER\_TIMER\_UNIT0\_CORE1\_STALL\_EN** 配置如果 CPU1 停止工作，计数器 UNIT0 是否也将停止工作。具体配置值请见 [SYSTIMER\\_TIMER\\_UNIT1\\_CORE1\\_STALL\\_EN](#)。(R/W)

**SYSTIMER\_TIMER\_UNIT0\_CORE0\_STALL\_EN** 配置如果 CPU0 停止工作，计数器 UNIT0 是否也将停止工作。具体配置值请见 [SYSTIMER\\_TIMER\\_UNIT1\\_CORE1\\_STALL\\_EN](#)。(R/W)

见下页...

## Register 13.1. SYSTIMER\_CONF\_REG (0x0000)

...接上页

**SYSTIMER\_TIMER\_UNIT1\_WORK\_EN** 配置是否使能计数器 UNIT1。

0: 无效

## 1: 使能计数器 UNIT1

(R/W)

**SYSTIMER\_TIMER\_UNITO\_WORK\_EN** 配置是否使能计数器 UNITO。

0: 无效

## 1: 使能计数器 UNIT0

(R/W)


**SYSTIMER\_CLK\_EN** 配置寄存器时钟门控。

1：持续开启读写寄存器的时钟。

0：只在读写寄存器时打开所需时钟。

(R/W)

## Register 13.2. SYSTIMER\_UNITO\_OP\_REG (0x0004)



**SYSTIMER\_TIMER\_UNITO\_VALUE\_VALID** 表示计数器 UNITO 的值已同步读取至寄存器，且读值有效。

(R/SS/WTC)

**SYSTIMER\_TIMER\_UNITO\_UPDATE** 配置是否更新计数器 UNITO，即读取计数器 UNITO 的值到寄存

器 SYSTIMER\_TIMER\_UNITO\_VALUE\_HI 和 SYSTIMER\_TIMER\_UNITO\_VALUE\_LO。

0: 无效

## 1: 更新计数器 UNIT0

(WT)

## Register 13.3. SYSTIMER\_UNITO\_LOAD\_HI\_REG (0x000C)

SYSTIMER\_TIMER\_UNITO\_LOAD\_HI

(reserved)	31	20	19	0	Reset
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0				0	Reset

**SYSTIMER\_TIMER\_UNITO\_LOAD\_HI** 配置待装载至计数器 UNITO 的值，高 20 位。 (R/W)

## Register 13.4. SYSTIMER\_UNITO\_LOAD\_LO\_REG (0x0010)

SYSTIMER\_TIMER\_UNITO\_LOAD\_LO

31	0	Reset
0		Reset

**SYSTIMER\_TIMER\_UNITO\_LOAD\_LO** 配置待装载至计数器 UNITO 的值，低 32 位。 (R/W)

## Register 13.5. SYSTIMER\_UNITO\_VALUE\_HI\_REG (0x0040)

SYSTIMER\_TIMER\_UNITO\_VALUE\_HI

(reserved)	31	20	19	0	Reset
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0				0	Reset

**SYSTIMER\_TIMER\_UNITO\_VALUE\_HI** 表示计数器 UNITO 的读数，高 20 位。 (RO)

## Register 13.6. SYSTIMER\_UNITO\_VALUE\_LO\_REG (0x0044)

SYSTIMER\_TIMER\_UNITO\_VALUE\_LO

31	0
0	Reset

SYSTIMER\_TIMER\_UNITO\_VALUE\_LO 表示计数器 UNITO 的读数，低 32 位。 (RO)

## Register 13.7. SYSTIMER\_UNITO\_LOAD\_REG (0x005C)

SYSTIMER\_TIMER\_UNITO\_LOAD

(reserved)

31	0
0 0	Reset

SYSTIMER\_TIMER\_UNITO\_LOAD 配置是否重新装载计数器 UNITO，即是否重新装载寄存器 SYSTIMER\_TIMER\_UNITO\_LOAD\_HI 和 SYSTIMER\_TIMER\_UNITO\_LOAD\_LO 的值到计数器 UNITO。

0: 无效

1: 重新装载计数器 UNITO

(WT)

## Register 13.8. SYSTIMER\_UNIT1\_OP\_REG (0x0008)

The diagram shows the bit field layout of Register 13.8. SYSTIMER\_UNIT1\_OP\_REG. It consists of a 32-bit register with the following bit descriptions:

- Bit 31: (reserved)
- Bit 30: (reserved)
- Bit 29: (reserved)
- Bit 28: SYSTIMER\_TIMER\_UNIT1\_UPDATE
- Bits 27-0: SYSTIMER\_TIMER\_UNIT1\_VALUE\_VALID
- Bit 0: (reserved)
- Bit 0: Reset

**SYSTIMER\_TIMER\_UNIT1\_VALUE\_VALID** 表示计数器 UNIT1 的值已同步读取至寄存器，且读值有效。  
(R/SS/WTC)

**SYSTIMER\_TIMER\_UNIT1\_UPDATE** 配置是否更新计数器 UNIT1，即将计数器 UNIT1 的值读取到寄存器 [SYSTIMER\\_TIMER\\_UNIT1\\_VALUE\\_HI](#) 和 [SYSTIMER\\_TIMER\\_UNIT1\\_VALUE\\_LO](#)。

0: 无效  
1: 更新计数器 UNIT1  
(WT)

## Register 13.9. SYSTIMER\_UNIT1\_LOAD\_HI\_REG (0x0014)

The diagram shows the bit field layout of Register 13.9. SYSTIMER\_UNIT1\_LOAD\_HI\_REG. It consists of a 32-bit register with the following bit descriptions:

- Bit 31: (reserved)
- Bit 20: (reserved)
- Bit 19: SYSTIMER\_TIMER\_UNIT1\_LOAD\_HI
- Bits 20-0: (reserved)
- Bit 0: (reserved)
- Bit 0: Reset

**SYSTIMER\_TIMER\_UNIT1\_LOAD\_HI** 配置待装载至计数器 UNIT1 的值，高 20 位。 (R/W)

## Register 13.10. SYSTIMER\_UNIT1\_LOAD\_LO\_REG (0x0018)

31		0	Reset
		0	

**SYSTIMER\_TIMER\_UNIT1\_LOAD\_LO** 配置待装载至计数器 UNIT1 的值，低 32 位。(R/W)

#### Register 13.11. SYSTIMER\_UNIT1\_VALUE\_HI\_REG (0x0048)

SYSTIMER_TIMER_UNIT1_VALUE_HI	
(reserved)	
0 0 0 0 0 0 0 0 0 0	0 Reset

**SYSTIMER\_TIMER\_UNIT1\_VALUE\_HI** 表示计数器 UNIT1 的读数，高 20 位。 (RO)

#### Register 13.12. SYSTIMER\_UNIT1\_VALUE\_LO\_REG (0x004C)

SYSTIMER_TIMER_UNIT1_VALUE_LO
0

**SYSTIMER\_TIMER\_UNIT1\_VALUE\_LO** 表示计数器 UNIT1 的读数，低 32 位。(RO)

### Register 13.13. SYSTIMER\_UNIT1\_LOAD\_REG (0x0060)

	(reserved)	SYSTIMER
31		1   0

**SYSTIMER\_TIMER\_UNIT1\_LOAD** 配置是否重新装载计数器 UNIT1，即是否重新装载寄存器 **SYSTIMER\_TIMER\_UNIT1\_LOAD\_HI** 和 **SYSTIMER\_TIMER\_UNIT1\_LOAD\_LO** 的值到计数器 UNIT1。

0: 无效

## 1: 重新装载计数器 UNIT1

(WT)

#### Register 13.14. SYSTIMER\_TARGET0\_HI\_REG (0x001C)

**SYSTIMER\_TIMER\_TARGET0\_HI** 配置待装载至 COMPO 的报警值，高 20 位。 (R/W)

## Register 13.15. SYSTIMER\_TARGET0\_LO\_REG (0x0020)

SYSTIMER_TIMER_TARGET0_LO
31
0

Reset

**SYSTIMER\_TIMER\_TARGET0\_LO** 配置待装载至 COMPO 的报警值，低 32 位。 (R/W)

## Register 13.16. SYSTIMER\_TARGET0\_CONF\_REG (0x0034)

SYSTIMER_TARGET0_TIMER_UNIT_SEL						SYSTIMER_TARGET0_PERIOD	
SYSTIMER_TARGET0_PERIOD_MODE						(reserved)	
31	30	29	26	25			0
0	0	0	0	0	0	0x00000	Reset

**SYSTIMER\_TARGET0\_PERIOD** 配置待装载至 COMPO 的报警周期。(R/W)

**SYSTIMER\_TARGET0\_PERIOD\_MODE** 选择比较器 COMPO 生成报警的模式。

- 0: 单次报警模式  
1: 周期报警模式  
(R/W)

**SYSTIMER\_TARGET0\_TIMER\_UNIT\_SEL** 选择要与 COMPO 比较的计数器。

- 0: 与计数器 UNIT0 的计数值进行比较
  - 1: 与计数器 UNIT1 的计数值进行比较  
(R/W)

## Register 13.17. SYSTIMER\_COMPO\_LOAD\_REG (0x0050)

**SYSTIMER\_TIMER\_COMPO\_LOAD** 配置是否使能比较器 COMPO 同步，即是否重新装载报警值或报警周期到 COMPO。

- 0: 无效
  - 1: 使能比较器 COMPO 同步  
(WT)

## Register 13.18. SYSTIMER\_TARGET1\_HI\_REG (0x0024)

The diagram shows the memory map for SYSTIMER\_TARGET1\_HI\_REG. It consists of two rows of memory cells. The top row contains three cells: the first cell is labeled '31' at the top left, the second cell is labeled '20 | 19' at the top right, and the third cell is labeled '0' at the bottom right. The bottom row contains two cells: the first cell is labeled '0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0' at the bottom left, and the second cell is labeled '0' at the bottom right. A diagonal label 'SYSTIMER\_TIMER\_TARGET1\_HI' runs across the top of the cells. A label '(reserved)' is positioned above the first cell of the top row.

31	20   19	0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0	

Reset

**SYSTIMER\_TIMER\_TARGET1\_HI** 配置待装载至 COMP1 的报警值，高 20 位。 (R/W)

## Register 13.19. SYSTIMER\_TARGET1\_LO\_REG (0x0028)

The diagram shows the memory map for SYSTIMER\_TARGET1\_LO\_REG. It consists of two rows of memory cells. The top row contains three cells: the first cell is labeled '31' at the top left, the second cell is labeled '0' at the top right, and the third cell is labeled '0' at the bottom right. The bottom row contains one cell labeled '0' at the bottom left. A diagonal label 'SYSTIMER\_TIMER\_TARGET1\_LO' runs across the top of the cells.

31	0	0
0		

Reset

**SYSTIMER\_TIMER\_TARGET1\_LO** 配置待装载至 COMP1 的报警值，低 32 位。 (R/W)

## Register 13.20. SYSTIMER\_TARGET1\_CONF\_REG (0x0038)

The diagram shows the memory map for SYSTIMER\_TARGET1\_CONF\_REG. It consists of two rows of memory cells. The top row contains five cells: the first cell is labeled '31 | 30 | 29' at the top left, the second cell is labeled '26 | 25' at the top right, and the third cell is labeled '0' at the bottom right. The bottom row contains two cells: the first cell is labeled '0 0 0 0 0 0' at the bottom left, and the second cell is labeled '0x000000' at the bottom right. A diagonal label 'SYSTIMER\_TARGET1\_PERIOD' runs across the top of the cells. Another diagonal label 'SYSTIMER\_TARGET1\_TIMER\_UNIT\_SEL' and 'SYSTIMER\_TARGET1\_PERIOD\_MODE' runs across the top of the first two cells. A label '(reserved)' is positioned above the first cell of the top row.

31   30   29	26   25	0
0 0 0 0 0 0	0x000000	0

Reset

**SYSTIMER\_TARGET1\_PERIOD** 配置待装载至 COMP1 的报警周期。 (R/W)

**SYSTIMER\_TARGET1\_PERIOD\_MODE** 选择比较器 COMP1 生成报警的模式。具体配置值请见 [SYSTIMER\\_TARGET0\\_PERIOD\\_MODE](#)。 (R/W)

**SYSTIMER\_TARGET1\_TIMER\_UNIT\_SEL** 选择要与 COMP1 比较的计数器。具体配置值请见 [SYSTIMER\\_TARGET0\\_TIMER\\_UNIT\\_SEL](#)。 (R/W)

## Register 13.21. SYSTIMER\_COMP1\_LOAD\_REG (0x0054)

(reserved)			
31		1	0
0 0	0	0	Reset

**SYSTIMER\_TIMER\_COMP1\_LOAD** 配置是否使能比较器 COMP1 同步，即是否重新装载报警值或报警周期到 COMP1。

0: 无效

1: 使能比较器 COMP1 同步  
(WT)

## Register 13.22. SYSTIMER\_TARGET2\_HI\_REG (0x002C)

(reserved)			
31	20	19	0
0 0	0	0	Reset

**SYSTIMER\_TIMER\_TARGET2\_HI** 配置待装载至比较器 COMP2 的报警值，高 20 位。 (R/W)

## Register 13.23. SYSTIMER\_TARGET2\_LO\_REG (0x0030)

(reserved)			
31	0	0	0
0	0	0	Reset

**SYSTIMER\_TIMER\_TARGET2\_LO** 配置待装载至比较器 COMP2 的报警值，低 32 位。 (R/W)

## Register 13.24. SYSTIMER\_TARGET2\_CONF\_REG (0x003C)

The diagram shows the SYSTIMER\_TARGET2\_CONF\_REG register with a bit width of 32 bits. The bits are labeled from 31 to 0. Bit 31 is labeled 'SYSTIMER\_TARGET2\_TIMER\_UNIT\_SEL'. Bit 29 is labeled 'SYSTIMER\_TARGET2\_PERIOD\_MODE' and '(reserved)'. Bits 26 to 25 are labeled 'SYSTIMER\_TARGET2\_PERIOD'. Bit 0 is labeled 'Reset'.

31	30	29	26	25	0
0	0	0	0	0	0x00000 Reset

**SYSTIMER\_TARGET2\_PERIOD** 配置待装载至 COMP2 的报警周期。 (R/W)

**SYSTIMER\_TARGET2\_PERIOD\_MODE** 选择比较器 COMP2 生成报警的模式。具体配置值请见 [SYSTIMER\\_TARGET2\\_PERIOD\\_MODE](#)。 (R/W)

**SYSTIMER\_TARGET2\_TIMER\_UNIT\_SEL** 选择要与 COMP2 比较的计数器。具体配置值请见 [SYSTIMER\\_TARGET2\\_TIMER\\_UNIT\\_SEL](#)。 (R/W)

## Register 13.25. SYSTIMER\_COMP2\_LOAD\_REG (0x0058)

The diagram shows the SYSTIMER\_COMP2\_LOAD\_REG register with a bit width of 32 bits. Bit 31 is labeled 'SYSTIMER\_TIMER\_COMP2\_LOAD'. Bit 0 is labeled 'Reset'.

31	0
0	0

**SYSTIMER\_TIMER\_COMP2\_LOAD** 配置是否使能比较器 COMP2 同步，即是否重新装载报警值或报警周期到 COMP2。

0: 无效

1: 使能比较器 COMP2 同步  
(WT)

## Register 13.26. SYSTIMER\_INT\_ENA\_REG (0x0064)

**SYSTIMER\_TARGET0\_INT\_ENA** 写1使能 SYSTIMER\_TARGET0\_INT。(R/W)

**SYSTIMER\_TARGET1\_INT\_ENA** 写 1 使能 SYSTIMER\_TARGET1\_INT。(R/W)

**SYSTIMER\_TARGET2\_INT\_ENA** 写1使能 SYSTIMER\_TARGET2\_INT。(R/W)

## Register 13.27. SYSTIMER\_INT\_RAW\_REG (0x0068)

**SYSTIMER\_TARGET0\_INT\_RAW** SYSTIMER\_TARGET0\_INT 的原始中断状态。 (R/WTC/SS)

**SYSTIMER\_TARGET1\_INT\_RAW** SYSTIMER\_TARGET1\_INT 的原始中断状态。(R/WTC/SS)

SYSTIMER TARGET2 INT RAW SYSTIMER TARGET2 INT 的原始中断状态。(R/WTC/SS)

## Register 13.28. SYSTIMER\_INT\_CLR\_REG (0x006C)

(reserved)																																
31	3	2	1	0																											Reset	

**SYSTIMER\_TARGET0\_INT\_CLR** 写 1 清除 SYSTIMER\_TARGET0\_INT。 (WT)

**SYSTIMER\_TARGET1\_INT\_CLR** 写 1 清除 SYSTIMER\_TARGET1\_INT。 (WT)

**SYSTIMER\_TARGET2\_INT\_CLR** 写 1 清除 SYSTIMER\_TARGET2\_INT。 (WT)

## Register 13.29. SYSTIMER\_INT\_ST\_REG (0x0070)

(reserved)																																
31	3	2	1	0																											Reset	

**SYSTIMER\_TARGET0\_INT\_ST** SYSTIMER\_TARGET0\_INT 的中断状态。 (RO)

**SYSTIMER\_TARGET1\_INT\_ST** SYSTIMER\_TARGET1\_INT 的中断状态。 (RO)

**SYSTIMER\_TARGET2\_INT\_ST** SYSTIMER\_TARGET2\_INT 的中断状态。 (RO)

## Register 13.30. SYSTIMER\_REAL\_TARGET0\_LO\_REG (0x0074)

(reserved)																																
31	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset		

**SYSTIMER\_TARGET0\_LO\_RO** 表示 COMPO 的实际报警值，低 32 位。 (RO)

## Register 13.31. SYSTIMER\_REAL\_TARGET0\_HI\_REG (0x0078)

The diagram shows the bit layout of the SYSTIMER\_REAL\_TARGET0\_HI\_REG register. It consists of three main sections: a 2-bit reserved field at the top, followed by a 19-bit value labeled 'SYSTIMER\_TARGET0\_HI\_RO' in the middle, and a 'Reset' field at the bottom right.

31	20	19	0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	SYSTIMER_TARGET0_HI_RO		
Reset			

(reserved)

**SYSTIMER\_TARGET0\_HI\_RO** 表示 COMPO 的实际报警值，高 20 位。 (RO)

## Register 13.32. SYSTIMER\_REAL\_TARGET1\_LO\_REG (0x007C)

The diagram shows the bit layout of the SYSTIMER\_REAL\_TARGET1\_LO\_REG register. It consists of three main sections: a 2-bit reserved field at the top, followed by a 32-bit value labeled 'SYSTIMER\_TARGET1\_LO\_RO' in the middle, and a 'Reset' field at the bottom right.

31	0	0	Reset
SYSTIMER_TARGET1_LO_RO			

**SYSTIMER\_TARGET1\_LO\_RO** 表示 COMP1 的实际报警值，低 32 位。 (RO)

## Register 13.33. SYSTIMER\_REAL\_TARGET1\_HI\_REG (0x0080)

The diagram shows the bit layout of the SYSTIMER\_REAL\_TARGET1\_HI\_REG register. It consists of three main sections: a 2-bit reserved field at the top, followed by a 19-bit value labeled 'SYSTIMER\_TARGET1\_HI\_RO' in the middle, and a 'Reset' field at the bottom right.

31	20	19	0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	SYSTIMER_TARGET1_HI_RO		
Reset			

**SYSTIMER\_TARGET1\_HI\_RO** 表示 COMP1 的实际报警值，高 20 位。 (RO)

## Register 13.34. SYSTIMER\_REAL\_TARGET2\_LO\_REG (0x0084)

The diagram shows the bit field layout of the SYSTIMER\_REAL\_TARGET2\_LO\_REG register. It consists of two rows of four columns each. The top row is labeled 'SYSTIMER\_TARGET2\_LO\_RO' and the bottom row is labeled 'Reset'. The columns are indexed from 31 to 0. The first column (31) contains the value '31'. The second column (20) contains the value '0'. The third column (19) contains the value '0'. The fourth column (0) contains the label 'Reset'.

31	0	0	Reset

**SYSTIMER\_TARGET2\_LO\_RO** 表示 COMP2 的实际报警值，低 32 位。 (RO)

## Register 13.35. SYSTIMER\_REAL\_TARGET2\_HI\_REG (0x0088)

The diagram shows the bit field layout of the SYSTIMER\_REAL\_TARGET2\_HI\_REG register. It consists of two rows of four columns each. The top row is labeled '(reserved)' and the bottom row is labeled 'SYSTIMER\_TARGET2\_HI\_RO'. The columns are indexed from 31 to 0. The first column (31) contains the value '31'. The second column (20) contains the value '0'. The third column (19) contains the value '0'. The fourth column (0) contains the label 'Reset'.

31	0	0	Reset

**SYSTIMER\_TARGET2\_HI\_RO** 表示 COMP2 的实际报警值，高 20 位。 (RO)

## Register 13.36. SYSTIMER\_DATE\_REG (0x00FC)

The diagram shows the bit field layout of the SYSTIMER\_DATE\_REG register. It consists of two rows of four columns each. The top row is labeled 'SYSTIMER\_DATE' and the bottom row is labeled 'Reset'. The columns are indexed from 31 to 0. The first column (31) contains the value '31'. The second column (20) contains the value '0'. The third column (19) contains the value '0x2012251'. The fourth column (0) contains the label 'Reset'.

31	0	0x2012251	Reset

**SYSTIMER\_DATE** 版本控制寄存器 (R/W)

# 第 14 章

## 定时器组 (TIMG)

### 14.1 概述

通用定时器可用于准确设定时间间隔、在一定间隔后触发（周期或非周期的）中断或充当硬件时钟。如图 14.1-1 所示，ESP32-C6 包含两个定时器组，即定时器组 0 和定时器组 1。每个定时器组有一个通用定时器（下文用 T0 表示）和一个主系统看门狗定时器。通用定时器基于 16 位预分频器和 54 位可自动重新加载的可逆计数器。




图 14.1-1. 定时器组概览

本章虽然包含主系统看门狗定时器的寄存器描述，但其功能描述请参阅章节 [15 看门狗定时器 \(WDT\)](#)。本章中“定时器”指代通用定时器。

### 14.2 主要特性

定时器具有如下功能：

- 54 位时基计数器，可配置成递增或递减
- 三个时钟源：80 MHz PLL\_F80M\_CLK 或 XTAL\_CLK 或 RC\_FAST\_CLK 时钟
- 16 位时钟预分频器，分频系数为 2 到 65536
- 可读取时基计数器的实时值
- 暂停和恢复时基计数器
- 可配置的报警产生机制
- 计数器值重新加载——报警时自动重新加载或软件控制的即时重新加载
- RTC 慢速时钟 RTC\_SLOW\_CLK 频率计算

- 电平触发中断
- 支持多个 ETM 任务和事件

## 14.3 功能描述




图 14.3-1. 定时器组架构

图 14.3-1 为定时器组的 TO。TO 包含一个 16 位整数预分频器、一个时基计数器和一个用于产生警报的比较器。

### 14.3.1 16 位预分频器与时钟选择器

以定时器组 0 中的 TO 定时器为例：

- 该定时器可通过配置寄存器 `PCR_TIMERGROUP0_TIMER_CLK_CONF_REG` 的 `PCR_TGO_TIMER_CLK_SEL` 字段来选择时钟源。该字段为 0 时，选择 `XTAL_CLK` 为时钟源；为 1 时，选择 `PLL_F80M_CLK` 为时钟源；为 2 时，选择 `RC_FAST_CLK` 为时钟源。
- 要开启所选时钟，需配置 `PCR_TIMERGROUP0_TIMER_CLK_CONF_REG` 寄存器的 `PCR_TGO_TIMER_CLK_EN` 字段为 1，要关闭时钟需清零该字段。所选时钟经 16 位预分频器分频，产生时基计数器使用的时基计数器时钟 (`TB_CLK`)。16 位预分频器的分频系数可通过 `TIMG_TO_DIVIDER` 字段配置。

`TIMG_TO_DIVIDER` 字段可配置为 0 ~ 65535 之间的任意值，分频系数的范围为 2 ~ 65536。具体来说：

- 当 `TIMG_TO_DIVIDER` 字段置 0 时：分频系数为 65536。
- 当 `TIMG_TO_DIVIDER` 字段置 1 时：分频系数为 2。
- 当 `TIMG_TO_DIVIDER` 字段置 2 时：分频系数仍为 2。
- 当 `TIMG_TO_DIVIDER` 字段置 3 ~ 65525 时：分频系数为 3 ~ 65525。

要更改 16 位预分频器，需先重新配置 `TIMG_TO_DIVIDER` 字段，再将 `TIMG_TO_DVCNT_RST` 置 1，同时需要关闭定时器（即 `TIMG_TO_EN` 必须清零），否则会造成不可预知的结果。

### 14.3.2 54 位时基计数器

54 位时基计数器基于 `TB_CLK`，可通过 `TIMG_TO_INCREASE` 字段配置为递增或递减。时基计数器可通过置位或清零 `TIMG_TO_EN` 字段使能或关闭。使能时，时基计数器的值会在每个 `TB_CLK` 周期递增或递减。关闭时，时基计数器暂停计数。注意，无论 `TIMG_TO_EN` 是否置位，`TIMG_TO_INCREASE` 字段都可以更改，时基计数器可立即改变计数方向。

时基计数器 54 位定时器的当前值必须被锁入两个寄存器，才能被 CPU 读取（因为 CPU 为 32 位）。向 `TIMG_TOUPDATE_REG` 写入任意值时，54 位定时器的值开始被锁入寄存器 `TIMG_TOLO_REG` 和 `TIMG_TOHI_REG`，两个寄存器分别锁存低 32 位和高 22 位。当 `TIMG_TOUPDATE_REG` 被硬件清零，表明锁存操作已经完成，可以从这两个寄存器中读取当前计数值。在 `TIMG_TOUPDATE_REG` 被写入新值之前，保持寄存器 `TIMG_TOLO_REG` 和 `TIMG_TOHI_REG` 的值不变，以供 32 位的 CPU 读值。

### 14.3.3 报警产生

定时器可配置为在当前值与报警值相同时触发报警。报警会产生中断，同时（可选择）让定时器的当前值自动重新加载（详见第 14.3.4 节）。

54 位报警值可在 `TIMG_TOALARMLO_REG` 和 `TIMG_TOALARMHI_REG` 配置，两者分别代表报警值的低 32 位和高 22 位。但是，只有置位 `TIMG_TO_ALARM_EN` 字段使能报警功能后，配置的报警值才会生效。为解决报警使能“过晚”（即报警使能时，定时器的值已过报警值），出现以下情况时硬件会立即触发报警：

- 可逆计数器向上计数时，定时器的当前值高于报警值（在一定范围内）
- 可逆计数器向下计数时，定时器的当前值低于报警值（在一定范围内）

表 14.3-1 和表 14.3-2 说明了定时器当前值、报警值与报警触发的关系。假设定时器当前值和报警值如下：

- `TIMG_VALUE` = {`TIMG_TOHI_REG`, `TIMG_TOLO_REG`}
- `ALARM_VALUE` = {`TIMG_TOALARMHI_REG`, `TIMG_TOALARMLO_REG`}

表 14.3-1. 可逆计数器向上计数时的报警场景

场景	范围	报警
1	$ALARM\_VALUE - TIMG\_VALUE > 2^{53}$	触发
2	$0 < ALARM\_VALUE - TIMG\_VALUE \leq 2^{53}$	可逆计数器向上计数， <code>TIMG_VALUE</code> 达到 <code>ALARM_VALUE</code> 时报警
3	$0 \leq TIMG\_VALUE - ALARM\_VALUE < 2^{53}$	触发
4	$TIMG\_VALUE - ALARM\_VALUE \geq 2^{53}$	可逆计数器向上计数达到最大值时，重新开始从 0 向上计数， <code>TIMG_VALUE</code> 达到 <code>ALARM_VALUE</code> 时触发报警

表 14.3-2. 可逆计数器向下计数时的报警场景

场景	范围	报警
5	$TIMG\_VALUE - ALARM\_VALUE > 2^{53}$	触发
6	$0 < TIMG\_VALUE - ALARM\_VALUE \leq 2^{53}$	可逆计数器向下计数， <code>TIMG_VALUE</code> 达到 <code>ALARM_VALUE</code> 时报警
7	$0 \leq ALARM\_VALUE - TIMG\_VALUE < 2^{53}$	触发
8	$ALARM\_VALUE - TIMG\_VALUE \geq 2^{53}$	可逆计数器向下计数达到最小值时，重新开始从最大值向下计数， <code>TIMG_VALUE</code> 达到 <code>ALARM_VALUE</code> 时触发报警

报警时，`TIMG_TO_ALARM_EN` 字段自动清零，在下次置位 `TIMG_TO_ALARM_EN` 前不会再次报警。

### 14.3.4 定时器重新加载

定时器重新加载指将定时器的低 32 位和高 22 位分别更新为 `TIMG_TO_LOAD_LO` 和 `TIMG_TO_LOAD_HI` 字段存储的重新加载值。但是，把重新加载值写入 `TIMG_TO_LOAD_LO` 和 `TIMG_TO_LOAD_HI` 字段不会改变定时器的当前值。写入的重新加载值会被定时器忽视，直到重新加载事件被触发。重新加载事件可由软件即时重新加载或报警时自动重新加载触发。

CPU 在寄存器 `TIMG_TOLOAD_REG` 写任意值会触发软件即时重新加载，定时器的当前值会立即改变。若此时 `TIMG_TO_EN` 是置位状态，定时器会继续从新数值开始递增或递减计数。若此时 `TIMG_TO_ALARM_EN` 置位，仍会根据表 14.3-1 或表 14.3-2 中的关系在对应时刻产生报警。若 `TIMG_TO_EN` 是清零状态，定时器将保持当前值，直至计数重新使能。

报警时，自动重新加载功能可让定时器在报警时重新加载，从重新加载值开始继续递增或递减计数。该功能通常用于周期性报警时重置定时器的值。要使能报警时自动重新加载，需将 `TIMG_TO_AUTORELOAD` 字段置 1。如未使能该功能，报警后定时器的值会在过报警值后继续递增或递减。

### 14.3.5 事件任务矩阵功能

在 ESP32-C6 中，定时器组支持 ETM 功能，即可以通过任意外设的 ETM 事件触发定时器组的 ETM 任务，或者通过定时器组的 ETM 事件触发任意外设的 ETM 任务。关于 ETM 更多详细信息，请参考章节 11 事件任务矩阵 (SOC\_ETM)。这里仅介绍与定时器组相关的 ETM 任务和 ETM 事件。

定时器组可接收的 ETM 任务有：

- `TIMERn_TASK_CNT_START_TIMERO (n:0-1)`: 触发时启用时基计数器。
- `TIMERn_TASK_CNT_STOP_TIMERO (n:0-1)`: 触发时关闭时基计数器。

**说明：**

以上两个 ETM 任务与 APB 配置 `TIMG_TO_EN` 实现的功能相同。当这些操作同时发生时，各操作优先级由高到低如下：

1. `TIMERn_TASK_CNT_START_TIMERO`: 触发时启用时基计数器
2. `TIMERn_TASK_CNT_STOP_TIMERO`: 触发时关闭时基计数器
3. APB 方式配置 `TIMG_TO_EN`: 启用或关闭时基计数器

- `TIMERn_TASK_ALARM_START_TIMERO (n:0-1)`: 触发时启用报警产生。

**说明：**

通过 APB 方式配置 `TIMG_ALARM_EN` 以及硬件事件触发也可以启用报警产生功能。当这些操作同时发生时，各个操作的优先级从高到低依次为：

1. `TIMERn_TASK_ALARM_START_TIMERO`: 触发时启用报警产生
2. 警报事件：触发时关闭警报生成
3. APB 方式配置 `TIMG_ALARM_EN`: 启用/关闭报警产生

- `TIMERn_TASK_CNT_CAP_TIMERO (n:0-1)`: 触发时会将当前计数器的值更新至 `TIMG_TOLO_REG` 和 `TIMG_TOHI_REG` 寄存器。

- **TIMER $n$ \_TASK\_CNT\_RELOAD\_TIMERO ( $n:0\sim1$ )**: 触发时会用存储在 **TIMG\_TO\_LOAD\_LO** 和 **TIMG\_TO\_LOAD\_HI** 中的重新加载值覆盖当前计数器值。

定时器组可产生的 ETM 事件有：

- **TIMER $n$ \_EVT\_CNT\_CMP\_TIMERO ( $n:0\sim1$ )**: 表示 TIMG $n$  的 TO 定时器中断事件。

只有当 **TIMG\_ETM\_EN** 设置为 1 时，ETM 任务和事件才会生效。

在具体应用中，定时器组的 ETM 事件可以用来触发定时器组的 ETM 任务。例如，**TIMER $n$ \_EVT\_CNT\_CMP\_TIMERO ( $n:0\sim1$ )** 事件可以触发 **TIMER $n$ \_TASK\_ALARM\_START\_TIMERO ( $n:0\sim1$ )** 任务，从而实现周期性报警。具体配置步骤请参考 [14.4.4 通过 ETM 设置定时器用于周期性报警](#)。

### 14.3.6 RTC 慢速时钟 (RTC\_SLOW\_CLK) 频率计算

定时器组可以以 XTAL\_CLK 为基准时钟，计算 RTC 慢速时钟的三个慢速时钟源 RC\_SLOW\_CLK、RC\_FAST\_DIV\_CLK 和 XTAL32K\_CLK 的实际频率。计算方式如下：

1. 通过周期性或单次计算的方式启动频率计算模块（详见章节 [14.4.5](#)）；
2. 在接收到计算开始的信号后，两个分别工作在 XTAL\_CLK 以及 RTC\_SLOW\_CLK 的计数器同时开始计数，当 RTC\_SLOW\_CLK 的计数器达到设定的计算周期 C0 时，同时停止两个计数器；
3. 通过 XTAL\_CLK 的计数器值 C1 即可计算 RTC\_SLOW\_CLK 的时钟频率： $f_{rtc} = \frac{C0 \times f_{XTAL\_CLK}}{C1}$

### 14.3.7 中断

每个定时器都有一根连接至 CPU 的中断线。因此，每个定时器组有两根中断线。定时器每次产生的电平中断必须由 CPU 清除。

电平中断在报警后（或看门狗定时器阶段超时）触发。报警（或阶段超时）后，电平中断会一直被拉高，直至手动清除中断。要使能定时器的中断，**TIMG\_TO\_INT\_ENA** 需置 1。

每个定时器组的中断受一组寄存器控制。每个定时器在下列寄存器中都有对应的位：

- **TIMG\_TO\_INT\_RAW**: 报警时置 1。该位在写值到对应的 **TIMG\_TO\_INT\_CLR** 位后才会被清零。
- **TIMG\_WDT\_INT\_RAW**: 阶段超时时置 1。该位在写值到对应的 **TIMG\_WDT\_INT\_CLR** 位后才会被清零。
- **TIMG\_TO\_INT\_ST**: 反映每个定时器中断的状态，通过用 **TIMG\_TO\_INT\_ENA** 屏蔽 **TIMG\_TO\_INT\_RAW** 位来生成。
- **TIMG\_WDT\_INT\_ST**: 反映每个看门狗定时器中断的状态，通过用 **TIMG\_WDT\_INT\_ENA** 屏蔽 **TIMG\_WDT\_INT\_RAW** 位来生成。
- **TIMG\_TO\_INT\_ENA**: 用于使能或屏蔽组内定时器的中断状态位。
- **TIMG\_WDT\_INT\_ENA**: 用于使能或屏蔽组内看门狗定时器的中断状态位。
- **TIMG\_TO\_INT\_CLR**: 置 1 此位清除定时器中断，定时器在 **TIMG\_TO\_INT\_RAW** 和 **TIMG\_TO\_INT\_ST** 的对应位会清零。注意，下一个中断产生前，必须清除定时器中断。
- **TIMG\_WDT\_INT\_CLR**: 置 1 此位清除看门狗定时器中断，看门狗定时器在 **TIMG\_WDT\_INT\_RAW** 和 **TIMG\_WDT\_INT\_ST** 的对应位会清零。注意，下一个中断产生前，必须清除看门狗定时器中断。

## 14.4 配置与使用

### 14.4.1 定时器用作简单时钟

1. 配置时基计数器。
  - 置位或清除 PCR\_TGO\_TIMER\_CLK\_SEL 字段选择时钟源。
  - 置位 TIMG\_TO\_DIVIDER 配置 16 位预分频器。
  - 置位或清除 TIMG\_TO\_INCREASE 配置定时器方向。
  - 在 TIMG\_TO\_LOAD\_LO 和 TIMG\_TO\_LOAD\_HI 上写初始值设置定时器的初始值，然后在 TIMG\_TOLOAD\_REG 上写任意值将初始值重新加载进定时器。
2. 置位 TIMG\_TO\_EN 开启定时器。
3. 获得定时器的当前值。
  - 在 TIMG\_TOUPDATE\_REG 上写任意值锁存定时器的当前值。
  - 等待硬件将 TIMG\_TOUPDATE\_REG 清 0。
  - 从 TIMG\_TOLO\_REG 和 TIMG\_TOHI\_REG 读取锁存的定时器值。

### 14.4.2 定时器用于单次报警

1. 按照第 14.4.1 节的第一步配置时基计数器。
2. 配置报警。
  - 置位 TIMG\_TOALARMLO\_REG 和 TIMG\_TOALARMHI\_REG 配置报警值。
  - 置位 TIMG\_TO\_INT\_ENA 使能中断。
3. 清零 TIMG\_TO\_AUTORELOAD 关闭自动重新加载。
4. 置位 TIMG\_TO\_ALARM\_EN 开启报警。
5. 处理报警中断。
  - 置位定时器在 TIMG\_TO\_INT\_CLR 的对应位清除中断。
  - 清零 TIMG\_TO\_EN 关闭定时器。

### 14.4.3 通过 APB 设置定时器用于周期性报警

1. 按照第 14.4.1 节的第一步配置时基计数器。
2. 按照第 14.4.2 节的第二步配置报警。
3. 置位 TIMG\_TO\_AUTORELOAD 使能自动重新加载，将重新加载值写入 TIMG\_TO\_LOAD\_LO 和 TIMG\_TO\_LOAD\_HI。
4. 置位 TIMG\_TO\_ALARM\_EN 开启报警。
5. 处理报警中断（每次报警时重复）。
  - 置位定时器在 TIMG\_TO\_INT\_CLR 的对应位清除中断。

- 如下一次报警需要新的报警值和重新加载值（即每次都有不同的报警间隔），则应根据需要重新配置 `TIMG_TOALARMLO_REG`、`TIMG_TOALARMHI_REG`、`TIMG_TO_LOAD_LO` 和 `TIMG_TO_LOAD_HI`。否则，上述寄存器应保持不变。
- 置位 `TIMG_TO_ALARM_EN` 重新使能报警。

6. (最后一次报警时) 关闭定时器。

- 置位定时器在 `TIMG_TO_INT_CLR` 的对应位清除中断。
- 清零 `TIMG_TO_EN` 关闭定时器。

#### 14.4.4 通过 ETM 设置定时器用于周期性报警

1. 使能 ETM 模块的时钟
2. 将 ETM 事件映射到相应的 ETM 任务（使用 ETM 事件触发对应的 ETM 任务）
  - 如果 `TIMG_TO_AUTORELOAD` 置 1，通过一个 ETM 通道映射 `TIMERn_EVT_CNT_CMP_TIMERO (n:0-1)` 事件到 `TIMERn_TASK_ALARM_START_TIMERO (n:0-1)` 任务。
  - 如果 `TIMG_TO_AUTORELOAD` 置 0，除了映射 `TIMERn_EVT_CNT_CMP_TIMERO (n:0-1)` 事件到 `TIMERn_TASK_ALARM_START_TIMERO (n:0-1)` 任务外，还需要用另一个 ETM 通道映射 `TIMERn_EVT_CNT_CMP_TIMERO (n:0-1)` 事件到 `TIMERn_TASK_CNT_RELOAD_TIMERO (n:0-1)` 任务。
3. 选择使能一个或两个 ETM 通道。
4. 将 `TIMER_ETM_EN` 置 1 从而使能定时器组的 ETM 事件和任务。
5. 按照第 14.4.1 节的第 1 步配置时基计数器。
6. 按照第 14.4.2 节的第 2 步配置报警。
7. 通过 `TIMG_TO_LOAD_LO` 和 `TIMG_TO_LOAD_HI` 配置重新加载值。
8. 处理 `TIMERn_EVT_CNT_CMP_TIMERO (n:0-1)`
  - 当报警产生时，`TIMERn_EVT_CNT_CMP_TIMERO (n:0-1)` 事件也会产生，此时报警器关闭报警产生。
  - 如果 `TIMG_TO_AUTORELOAD` 为 1，重新加载值会覆盖当前计数器的值。`TIMERn_TASK_ALARM_START_TIMERO (n:0-1)` 会重新使能报警产生。
  - 如果 `TIMG_TO_AUTORELOAD` 为 0，由于 `TIMERn_TASK_CNT_RELOAD_TIMERO (n:0-1)` 任务，重新加载值会覆盖当前计数器的值。`TIMERn_TASK_ALARM_START_TIMERO (n:0-1)` 任务会重新使能报警产生。
9. (最后一次报警时) 关闭定时器。
  - 关闭用于映射定时器组事件和任务的 ETM 通道。
  - 设置 `TIMER_ETM_EN` 为 0。
  - 置位定时器在 `TIMG_TO_INT_CLR` 的对应位清除中断。
  - 清零 `TIMG_TO_EN` 关闭定时器。

### 14.4.5 RTC\_SLOW\_CLK 频率计算

#### 1. 单次计算

- 设置 `TIMG_RTC_CALI_CLK_SEL` 选择需要计算频率的时钟 (RTC\_SLOW\_CLK 的时钟源), 设置 `TIMG_RTC_CALI_MAX` 配置频率计算时间。
- 清空 `TIMG_RTC_CALI_START_CYCLING` 选择单次校准模式, 然后配置 `TIMG_RTC_CALI_START` 开启两个计数器。
- 等待 `TIMG_RTC_CALI_RDY` 的值变为 1, 读取 `TIMG_RTC_CALI_VALUE` 获取 XTAL\_CLK 计数器值, 根据章节 14.3.6 的公式计算 RTC\_SLOW\_CLK 频率。

#### 2. 周期性计算

- 设置 `TIMG_RTC_CALI_CLK_SEL` 选择需要计算频率的时钟 (RTC\_SLOW\_CLK 的时钟源), 设置 `TIMG_RTC_CALI_MAX` 配置频率计算时间。
- 使能 `TIMG_RTC_CALI_START_CYCLING`, 硬件将不间断进行频率计算过程。
- 只要 `TIMG_RTC_CALI_CYCLING_DATA_VLD` 为 1, 即表示 `TIMG_RTC_CALI_VALUE` 有效。

#### 3. 超时

如果 RTC\_SLOW\_CLK 的计数器没有在 `TIMG_RTC_CALI_TIMEOUT_RST_CNT` 的 XTAL\_CLK 计数器内完成计数, 将置位 `TIMG_RTC_CALI_TIMEOUT` 标记计算超时。

## 14.5 寄存器列表

本小节的所有地址均为相对于 **定时器组** 基地址的地址偏移量（相对地址），具体基址请见章节 [5 系统和存储器](#) 中的表 [5.3-2](#)。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

Name	Description	Address	Access
<b>定时器 0 控制和配置寄存器</b>			
TIMG_TOCONFIG_REG	定时器 0 配置寄存器	0x0000	varies
TIMG_TOLO_REG	定时器 0 的当前值，低 32 位	0x0004	RO
TIMG_TOHI_REG	定时器 0 的当前值，高 22 位	0x0008	RO
TIMG_TOUPDATE_REG	写值将当前定时器的值复制到 TIMGn_TOLO_REG 或 TIMGn_TOHI_REG	0x000C	R/W/SC
TIMG_TOALARMLO_REG	定时器 0 的报警值，低 32 位	0x0010	R/W
TIMG_TOALARMHI_REG	定时器 0 的报警值，高位	0x0014	R/W
TIMG_TOLOADLO_REG	定时器 0 的重新加载值，低 32 位	0x0018	R/W
TIMG_TOLOADHI_REG	定时器 0 的重新加载值，高 22 位	0x001C	R/W
TIMG_TOLOAD_REG	写值从 TIMG_TOLOADLO_REG 或 TIMG_TOLOADHI_REG 上加载定时器	0x0020	WT
<b>看门狗定时器控制和配置寄存器</b>			
TIMG_WDTCONFIG0_REG	看门狗定时器配置寄存器	0x0048	varies
TIMG_WDTCONFIG1_REG	看门狗定时器预分频器寄存器	0x004C	varies
TIMG_WDTCONFIG2_REG	看门狗定时器阶段 0 超时值	0x0050	R/W
TIMG_WDTCONFIG3_REG	看门狗定时器阶段 1 超时值	0x0054	R/W
TIMG_WDTCONFIG4_REG	看门狗定时器阶段 2 超时值	0x0058	R/W
TIMG_WDTCONFIG5_REG	看门狗定时器阶段 3 超时值	0x005C	R/W
TIMG_WDTFEED_REG	写值喂看门狗定时器	0x0060	WT
TIMG_WDTWPROTECT_REG	看门狗写保护寄存器	0x0064	R/W
<b>RTC 频率计算控制和配置寄存器</b>			
TIMG_RTCCALICFG_REG	RTC 频率计算配置寄存器 0	0x0068	varies
TIMG_RTCCALICFG1_REG	RTC 频率计算配置寄存器 1	0x006C	RO
TIMG_RTCCALICFG2_REG	RTC 频率计算配置寄存器 2	0x0080	varies
<b>中断寄存器</b>			
TIMG_INT_ENA_TIMERS_REG	中断使能位	0x0070	R/W
TIMG_INT_RAW_TIMERS_REG	原始中断状态	0x0074	R/SS/WTC
TIMG_INT_ST_TIMERS_REG	屏蔽中断状态	0x0078	RO
TIMG_INT_CLR_TIMERS_REG	中断清除位	0x007C	WT
<b>版本寄存器</b>			
TIMG_NTIMERS_DATE_REG	版本控制寄存器	0x00F8	R/W
<b>时钟配置寄存器</b>			
TIMG_REGCLK_REG	定时器组时钟门控寄存器	0x00FC	R/W

## 14.6 寄存器

本小节的所有地址均为相对于 **定时器组** 基地址的地址偏移量（相对地址），具体基地址请见章节 5 系统和存储器 中的表 5.3-2。

## Register 14.1. TIMG\_TOCONFIG\_REG (0x0000)

TIMG_TO_EN	TIMG_TO_INCREASE	TIMG_TO_AUTORELOAD	TIMG_TO_DIVIDER	TIMG_TO_DIVCNT_RST (reserved)	TIMG_TO_ALARM_EN	(reserved)			
31	30	29	28	13	12	11	10	9	0
0	1	1	0x01	0	0	0	0	0	0

**TIMG\_TO\_ALARM\_EN** 配置是否使能定时器 0 的报警功能。报警时，此位自动清零。

0: 禁用

1: 使能

(R/W/SC)

**TIMG\_TO\_DIVCNT\_RST** 配置是否复位定时器 0 时钟分频器的计数器。

0: 无效

1: 复位

(WT)

**TIMG\_TO\_DIVIDER** 表示定时器 0 时钟 (TO\_clk) 的预分频器值。 (R/W)

**TIMG\_TO\_AUTORELOAD** 配置是否使能定时器 0 报警时自动重新加载使能。

0: 无效

1: 使能

(R/W)

**TIMG\_TO\_INCREASE** 配置定时器 0 的时基计数器的计数方向。

0: 递减

### 1: 递增

(R/W)

**TIMG\_TO\_EN** 配置是否使能定时器 O 的时基计数器。

0: 禁用

1: 使能

(R/W/SS/SC)

## Register 14.2. TIMG\_TOLO\_REG (0x0004)

TIMG_TO_LO	
31	0
0x000000	Reset

**TIMG\_TO\_LO** 表示定时器 0 时基计数器的低 32 位的值。仅在 [TIMG\\_TOUPDATE\\_REG](#) 写值后有效。

单位: TO\_clk.  
(RO)

## Register 14.3. TIMG\_TOHI\_REG (0x0008)

TIMG_TO_HI	
(reserved)	21
0x0000	Reset

**TIMG\_TO\_HI** 表示定时器 0 时基计数器的高 22 位的值。仅在 [TIMG\\_TOUPDATE\\_REG](#) 写值后有效。

单位: TO\_clk.  
(RO)

## Register 14.4. TIMG\_TOUPDATE\_REG (0x000C)

TIMG_TO_UPDATE	
(reserved)	30
0	0

**TIMG\_TO\_UPDATE** 配置锁存计数器的值。

0: 锁存  
1: 锁存  
(R/W/SC)

## Register 14.5. TIMG\_TOALARMLO\_REG (0x0010)

TIMG_TO_ALARM_LO	
31	0
0x000000	Reset

**TIMG\_TO\_ALARM\_LO** 配置定时器 0 时基计数器触发报警值的低 32 位。仅在 [TIMG\\_TO\\_ALARM\\_EN](#) 为 1 时有效。

单位: TO\_clk  
(R/W)

## Register 14.6. TIMG\_TOALARMHI\_REG (0x0014)

TIMG_TO_ALARM_HI	
(reserved)	
0 0 0 0 0 0 0 0 0 0	0
0x0000	Reset

**TIMG\_TO\_ALARM\_HI** 配置定时器 0 时基计数器触发报警值的高 22 位。仅在 [TIMG\\_TO\\_ALARM\\_EN](#) 为 1 时有效。

单位: TO\_clk.  
(R/W)

## Register 14.7. TIMG\_TOLOADLO\_REG (0x0018)

TIMG_TO_LOAD_LO	
31	0
0x000000	Reset

**TIMG\_TO\_LOAD\_LO** 配置定时器 0 时基计数器重新加载的低 32 位值。

单位: TO\_clk.  
(R/W)

## Register 14.8. TIMG\_TOLOADHI\_REG (0x001C)

			TIMG_TO_LOAD_HI	
			(reserved)	
31	22	21		0
0	0	0	0	Reset

**TIMG\_TO\_LOAD\_HI** 配置定时器 0 时基计数器重新加载的高 22 位值。

单位: TO\_clk.  
(R/W)

## Register 14.9. TIMG\_TOLOAD\_REG (0x0020)

			TIMG_TO_LOAD	
31				0
			0x0000000	Reset

**TIMG\_TO\_LOAD** 写任意值触发定时器 0 时基计数器重新加载。(WT)

## Register 14.10. TIMG\_WDTCONFIG0\_REG (0x0048)

TIMG_WDT_EN	TIMG_WDT_STGO	TIMG_WDT_STG1	TIMG_WDT_STG2	TIMG_WDT_STG3	(reserved)	TIMG_WDT_CONF_UPDATE_EN	TIMG_WDT_CPU_RESET_LENGTH	TIMG_WDT_SYS_RESET_LENGTH	TIMG_WDT_FLASHBOOT_MOD_EN	TIMG_WDT_APPCPU_RESET_EN	(reserved)	0
0	0	0	0	0	0	0x1	0x1	1	0	0	0	Reset

**TIMG\_WDT\_APPCPU\_RESET\_EN** 配置是否屏蔽 MWDT 产生的 CPU 复位。仅在禁用写保护时有效。

- 0: 屏蔽
  - 1: 不屏蔽
- (R/W)

**TIMG\_WDT\_APPCPU\_RESET\_EN** 配置是否屏蔽 MWDT 产生的 CPU 复位。仅在禁用写保护时有效。

- 0: 屏蔽
  - 1: 不屏蔽
- (R/W)

**TIMG\_WDT\_FLASHBOOT\_MOD\_EN** 配置是否使能 flash 启动保护。

- 0: 禁用
  - 1: 使能
- (R/W)

**TIMG\_WDT\_SYS\_RESET\_LENGTH** 配置系统复位信号长度。仅在禁用写保护时有效。

单位: mwdt\_clk.

- |       |        |
|-------|--------|
| 0: 8  | 4: 40  |
| 1: 16 | 5: 64  |
| 2: 24 | 6: 128 |
| 3: 32 | 7: 256 |

(R/W)

**TIMG\_WDT\_CPU\_RESET\_LENGTH** 配置 CPU 复位信号长度。仅在禁用写保护时有效。

单位: mwdt\_clk.

- |       |        |
|-------|--------|
| 0: 8  | 4: 40  |
| 1: 16 | 5: 64  |
| 2: 24 | 6: 128 |
| 3: 32 | 7: 256 |

(R/W)

**TIMG\_WDT\_CONF\_UPDATE\_EN** 配置以更新看门狗定时器的配置寄存器。

- 0: 无效
  - 1: 更新
- (WT)

乐鑫信息科技

**TIMG\_WDT\_STG3** 配置阶段 3 的超时动作。[具体可参考 TIMG\\_WDT\\_STGO](#)。仅在禁用写保护时有效。

(R/W)

**TIMG\_WDT\_STG2** 配置阶段 2 的超时动作。具体可参考 [TIMG\\_WDT\\_STGO](#)。仅在禁用写保护时有效。

## Register 14.11. TIMG\_WDTCONFIG1\_REG (0x004C)

TIMG_WDT_CLK_PRESCALE																TIMG_WDT_DIVCNT_RST							
(reserved)																							
31																15	1	0					
0x01																0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0	Reset					

**TIMG\_WDT\_DIVCNT\_RST** 配置是否复位看门狗定时器时钟分频器的计数器。

- 0: 无效
- 1: 复位  
(WT)

**TIMG\_WDT\_CLK\_PRESCALE** 配置 MWDT 时钟预分频器值。仅在禁用写保护时有效。

- MWDT 时钟周期 = MWDT 时钟源周期 \* TIMG\_WDT\_CLK\_PRESCALE.
- (R/W)

## Register 14.12. TIMG\_WDTCONFIG2\_REG (0x0050)

TIMG_WDT_STGO_HOLD																TIMG_WDT_STG1_HOLD								
(reserved)																								
31																0								
26000000																0	Reset							

**TIMG\_WDT\_STGO\_HOLD** 配置阶段 0 超时时间。仅在禁用写保护时有效。

- 单位: mwdt\_clk.
- (R/W)

## Register 14.13. TIMG\_WDTCONFIG3\_REG (0x0054)

TIMG_WDT_STG1_HOLD																TIMG_WDT_STG2_HOLD								
(reserved)																								
31																0								
0xfffffff																0	Reset							

**TIMG\_WDT\_STG1\_HOLD** 配置阶段 1 超时时间。仅在禁用写保护时有效。

- 单位: mwdt\_clk.
- (R/W)

## Register 14.14. TIMG\_WDTCONFIG4\_REG (0x0058)

TIMG_WDT_STG2_HOLD	
31	0
0xfffff	Reset

**TIMG\_WDT\_STG2\_HOLD** 配置阶段 2 超时时间。仅在禁用写保护时有效。

单位: mwdt\_clk.

(R/W)

## Register 14.15. TIMG\_WDTCONFIG5\_REG (0x005C)

TIMG_WDT_STG3_HOLD	
31	0
0xfffff	Reset

**TIMG\_WDT\_STG3\_HOLD** 配置阶段 3 超时时间。仅在禁用写保护时有效。

单位: mwdt\_clk.

(R/W)

## Register 14.16. TIMG\_WDTFEED\_REG (0x0060)

TIMG_WDT_FEED	
31	0
0x000000	Reset

**TIMG\_WDT\_FEED** 写任意值喂 MWDT。仅在禁用写保护时有效。(WT)

## Register 14.17. TIMG\_WDTWPROTECT\_REG (0x0064)

TIMG_WDT_WKEY	
31	0
0x50d83aa1	Reset

**TIMG\_WDT\_WKEY** 配置一个与复位值不同的值以使能写保护。 (R/W)

## Register 14.18. TIMG\_RTCCALICFG\_REG (0x0068)

TIMG_RTC_CALI_START		TIMG_RTC_CALI_MAX		TIMG_RTC_CALI_RDY		TIMG_RTC_CALI_CLK_SEL		TIMG_RTC_CALI_START_CYCLING		(reserved)		0
31	30	16	15	14	13	12	11	0	0	0	0	0
0	0x01	0	0	0	1	0	0	0	0	0	0	0

**TIMG\_RTC\_CALI\_START\_CYCLING** 配置频率计算模式。

- 0: 单次频率计算模式;
  - 1: 周期性频率计算模式。
- (R/W)

**TIMG\_RTC\_CALI\_CLK\_SEL** 选择待校准时钟。

- 0: RTC\_SLOW\_CLK
  - 1: RC\_FAST\_DIV\_CLK
  - 2: XTAL32K\_CLK
- (R/W)

**TIMG\_RTC\_CALI\_RDY** 表示单次频率计算是否完成。

- 0: 未完成
  - 1: 完成
- (RO)

**TIMG\_RTC\_CALI\_MAX** 配置计算 RTC 慢速时钟 SLOW\_CLK 频率的时间。

- 单位: XTAL\_CLK.
- (R/W)

**TIMG\_RTC\_CALI\_START** 配置是否使能单次频率计算。

- 0: 禁用
  - 1: 使能
- (R/W)

## Register 14.19. TIMG\_RTCCALICFG1\_REG (0x006C)

TIMG_RTC_CALI_VALUE							
TIMG_RTC_CALI_CYCLING_DATA_VLD							
31							1   0
0x00000							0   0   0   0   0   0   0   Reset

**TIMG\_RTC\_CALI\_CYCLING\_DATA\_VLD** 表示周期性频率计算是否完成。

- 0: 未完成
  - 1: 完成
- (RO)

**TIMG\_RTC\_CALI\_VALUE** 表示单次或周期性频率计算完成时 XTAL\_CLK 计数的值。用于计算 RTC 慢时钟的频率。(RO)

## Register 14.20. TIMG\_RTCCALICFG2\_REG (0x0080)

TIMG_RTC_CALI_TIMEOUT_THRES							
TIMG_RTC_CALI_TIMEOUT_RST_CNT							
31							3   2   1   0
0xffffffff							3   0   0   0   Reset

**TIMG\_RTC\_CALI\_TIMEOUT** 表示频率计算是否超时。

- 0: 未超时
  - 1: 超时
- (RO)

**TIMG\_RTC\_CALI\_TIMEOUT\_RST\_CNT** 配置频率计算超时复位的周期。

单位: XTAL\_CLK.  
(R/W)

**TIMG\_RTC\_CALI\_TIMEOUT\_THRES** 配置 RTC 频率计算定时器的阈值。频率计算定时器的值超过此值时触发超时。

单位: XTAL\_CLK.  
(R/W)

## Register 14.21. TIMG\_INT\_ENA\_TIMERS\_REG (0x0070)

The register is 32 bits wide, starting with bit 31 at the top. Bit 31 is labeled '(reserved)'. Bits 2, 1, and 0 are grouped together and labeled 'Reset'. Above the bit 0 position, there are two diagonal labels: 'TIMG\_TO\_INT\_ENA' and 'TIMG\_WDT\_INT\_ENA'.

31				2	1	0
0	0	0	0	0	0	0

**TIMG\_TO\_INT\_ENA** 写 1 使能 TIMG\_TO\_INT 中断。 (R/W)

**TIMG\_WDT\_INT\_ENA** 写 1 使能 TIMG\_WDT\_INT 中断。 (R/W)

## Register 14.22. TIMG\_INT\_RAW\_TIMERS\_REG (0x0074)

The register is 32 bits wide, starting with bit 31 at the top. Bit 31 is labeled '(reserved)'. Bits 2, 1, and 0 are grouped together and labeled 'Reset'. Above the bit 0 position, there are two diagonal labels: 'TIMG\_TO\_INT\_RAW' and 'TIMG\_WDT\_INT\_RAW'.

31				2	1	0
0	0	0	0	0	0	0

**TIMG\_TO\_INT\_RAW** TIMG\_TO\_INT 中断的原始中断状态位。 (R/SS/WTC)

**TIMG\_WDT\_INT\_RAW** TIMG\_WDT\_INT 中断的原始中断状态位。 (R/SS/WTC)

## Register 14.23. TIMG\_INT\_ST\_TIMERS\_REG (0x0078)

The register is 32 bits wide, starting with bit 31 at the top. Bit 31 is labeled '(reserved)'. Bits 2, 1, and 0 are grouped together and labeled 'Reset'. Above the bit 0 position, there are two diagonal labels: 'TIMG\_TO\_INT\_ST' and 'TIMG\_WDT\_INT\_ST'.

31				2	1	0
0	0	0	0	0	0	0

**TIMG\_TO\_INT\_ST** TIMG\_TO\_INT 中断的屏蔽中断状态位。 (RO)

**TIMG\_WDT\_INT\_ST** TIMG\_WDT\_INT 中断的屏蔽中断状态位。 (RO)

#### Register 14.24. TIMG\_INT\_CLR\_TIMERS\_REG (0x007C)

**TIMG\_TO\_INT\_CLR** 置位此位，清除 TIMG\_TO\_INT 中断。(WT)

**TIMG\_WDT\_INT\_CLR** 置位此位，清除 TIMG\_WDT\_INT 中断。(WT)

## Register 14.25. TIMG\_NTIMERS\_DATE\_REG (0x00F8)

TIMG_NTIMGS_DATE	
31	28
0 0 0 0	0x2206072

**TIMG\_NTIMGS\_DATE** 版本控制寄存器。 (R/W)

## Register 14.26. TIMG\_REGCLK\_REG (0x00FC)

TIMG_REGCLK_REG (0x00FC)																														
TIMG_REGCLK_REG (0x00FC)																														
31	30	29	28	27																										0
0	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset	

**TIMG\_ETM\_EN** 配置是否使能定时器的 ETM 任务和事件。

- 0: 禁用
- 1: 使能
- (R/W)

**TIMG\_WDT\_CLK\_IS\_ACTIVE** 配置是否使能看门狗定时器的时钟。

- 0: 禁用
- 1: 使能
- (R/W)

**TIMG\_TIMER\_CLK\_IS\_ACTIVE** 配置是否使能定时器 0 的时钟。

- 0: 禁用
- 1: 使能
- (R/W)

**TIMG\_CLK\_EN** 配置是否使能寄存器的门时钟信号。

- 0: 强制使能寄存器的时钟
- 1: 仅在软件读取或写入寄存器时启动时钟。
- (R/W)

# 第 15 章

## 看门狗定时器 (WDT)

### 15.1 概述

看门狗定时器是一种硬件定时器，用于检测和修复故障。软件必须定期喂狗（复位），以防超时。系统或软件若出现不可预知的问题（比如软件卡在某个循环或逾期事件中）将无法按时喂狗，造成看门狗超时。因此，看门狗定时器有助于检测、处理系统或软件的错误行为。

如图 15.1-1 所示，ESP32-C6 中有三个数字看门狗定时器：章节 14 定时器组 (TIMG) 描述的两个定时器组中各有一个（称作主系统看门狗定时器，缩写为 MWDT），RTC 模块中有一个（称作 RTC 看门狗定时器，缩写为 RWDT）。数字看门狗在运行期间会经历四个阶段（除非看门狗按时喂狗或者处于关闭状态），每个阶段均可配置单独的超时时间和超时动作，其中 MWDT 支持中断、CPU 复位和内核复位三种超时动作，RWDT 支持中断、CPU 复位、内核复位和系统复位四种超时动作（详见章节 15.2.2 阶段与超时动作）。每个阶段的超时时间都可单独设置。

在 flash 引导模式下，RWDT 和定时器组 0 的 MWDT 会默认使能，以检测引导过程中发生的错误，并恢复运行。

ESP32-C6 中还有一个模拟看门狗定时器——超级看门狗 (SWD)。超级看门狗是模拟域的超低功耗电路，可以防止系统在数字电路异常状态下运行，并在必要时复位系统（即超时动作中的系统复位）。




图 15.1-1. 看门狗定时器概览

请注意，MWDT 寄存器部分详见章节 14 定时器组 (TIMG)，RWDT 和 SWD 寄存器部分详见 15.5 寄存器列表。

## 15.2 数字看门狗定时器

### 15.2.1 主要特性

看门狗定时器具有如下特性：

- 四个阶段，每个阶段都可配置超时时间和超时动作
  - MWDT：中断、CPU 复位、内核复位
  - RWDT：中断、CPU 复位、内核复位、系统复位
- 阶段 0 Flash 启动保护：
  - MWDTO：超时触发内核复位
  - RWDT：超时触发系统复位
- 写保护，使能时寄存器仅可读取
- 32 位超时计数器
- 时钟源：
  - MWDT：PLL\_F80M\_CLK、RC\_FAST\_CLK 或 XTAL\_CLK
  - RWDT：RTC\_SLOW\_CLK

## 15.2.2 功能描述




图 15.2-1. ESP32-C6 的数字看门狗定时器

图 15.2-1 为 ESP32-C6 数字系统中的三个看门狗定时器。

### 15.2.2.1 时钟源与 32 位计数器

看门狗定时器的核心是一个 32 位计数器。

以 MWDTO 为例：

- MWDTO 可通过设置 `PCR_TIMERGROUP0_WDT_CLK_CONF_REG` 寄存器的 `PCR_TGO_WDT_CLK_SEL` 字段选择 PLL\_F80M\_CLK 时钟、RC\_FAST\_CLK 或 XTAL\_CLK（外部时钟）作为时钟源。
- 将 `PCR_TIMERGROUP0_WDT_CLK_CONF_REG` 寄存器的 `PCR_TGO_WDT_CLK_EN` 字段置 1 开启时钟，清零关闭时钟。时钟经由可配置的 16 位预分频器分频。详见章节 8 复位和时钟 的表 8.2-1。

MWDT 的 16 位预分频器可通过 `TIMG_WDTCONFIG1_REG` 寄存器的 `TIMG_WDT_CLK_PRESCALE` 字段配置。

`TIMG_WDT_DIVCNT_RST` 字段置位时，预分频器复位，可立即重新配置。

RWDT 直接将 RTC 慢速时钟 `RTC_SLOW_CLK`（详见章节 8 复位和时钟）用作时钟源。

MWDT 和 RWDT 看门狗可分别通过设置 `TIMG_WDT_EN` 和 `RTC_WDT_EN` 字段使能。看门狗使能后，其内部 32 位计数器的值会在每个时钟源周期内累加 1，直到达到该阶段的超时时间（即在该阶段发生超时）。如发生超时，计数器的值会重置为 0，同时看门狗进入下一阶段。如果软件成功喂狗，看门狗定时器会回到阶段 0，并将计

数器的值重置为 0。软件向 [TIMG\\_WDTFEED\\_REG](#) 寄存器内写入任意值，便可为 MWDT 喂狗；向 [RTC\\_WDT\\_FEED](#) 写 1，便可为 RWDT 喂狗。

### 15.2.2.2 阶段与超时动作

定时器在各阶段可以配置不同的超时时间和对应的超时动作。某一阶段超时会触发对应的超时动作，同时计数器的值被重置为 0，看门狗进入下一阶段。

MWDT 和 RWDT 有四个阶段（称为阶段 0 至阶段 3）。看门狗定时器会循环工作（即从阶段 0 至阶段 3，再回到阶段 0）。

MWDT 每个阶段的超时时间可用 [TIMG\\_WDTCONFIG\*i\*\\_REG](#) (*i* 的范围是 2 到 5) 寄存器配置，RWDT 的超时时间可用 [RTC\\_WDT\\_STG\*j\*\\_HOLD](#) (*j* 的范围是 0 到 3) 字段配置。

值得注意的是，RWDT 在阶段 0 的超时时间 ( $T_{hold_0}$ ) 受 eFuse 寄存器 [EFUSE\\_RD\\_REPEAT\\_DATA0\\_REG](#) 的 [EFUSE\\_WDT\\_DELAY\\_SEL](#) 字段和 [RTC\\_WDT\\_STGO\\_HOLD](#) 字段共同影响，关系如下：

$$T_{hold_0} = RTC\_WDT\_STG0\_HOLD \ll (EFUSE\_WDT\_DELAY\_SEL + 1)$$

其中， $\ll$  为左移运算符。例如，[RTC\\_WDT\\_\\_RWDT\\_STGO\\_HOLD](#) 配置为 100，[EFUSE\\_WDT\\_DELAY\\_SEL](#) 为 1，则  $T_{hold_0}$  为 400 个时钟周期。

如某个阶段超时，下列超时动作之一将会执行：

表 15.2-1. 超时动作

超时动作	描述
中断	触发中断
CPU 复位	复位 CPU 核心
内核复位	复位主系统（包括 MWDT、CPU 和所有外设），功耗管理单元和 RTC 外设不会复位
系统复位	复位主系统、功耗管理单元和 RTC 外设（详见章节 12 低功耗管理），此动作仅可在 RWDT 中实现
关闭	对系统不产生影响

MWDT 所有阶段的超时动作均在 [TIMG\\_WDTCONFIG0\\_REG](#) 寄存器中配置。RWDT 的超时动作可在 [RTC\\_WDT\\_CONFIG0\\_REG](#) 寄存器配置。

### 15.2.2.3 写保护

看门狗定时器对于检测和处理系统或软件错误而言至关重要，不应轻易关闭（例如，因写寄存器位置错误而误将看门狗关闭）。因此，MWDT 和 RWDT 引入写保护机制，防止看门狗因无意的写操作而被关闭或篡改。

写保护机制通过每个看门狗定时器的写密钥字段运行（MWDT 看门狗使用 [TIMG\\_WDT\\_WKEY](#)，RWDT 看门狗使用 [RTC\\_WDT\\_WKEY](#)）。必须向看门狗定时器的写密钥字段写入 0x50D83AA1，才能修改其它看门狗寄存器。如果写密钥字段的值不是 0x50D83AA1，任何试图向看门狗定时器寄存器（除了向写密钥字段本身）写值的操作都会被忽略。推荐按以下步骤访问看门狗定时器：

1. 将 0x50D83AA1 写入看门狗定时器的写密钥字段，关闭写保护。
2. 根据需要修改看门狗，如喂狗或改变配置。

3. 向看门狗定时器的写密钥字段上写入除 0x50D83AA1 以外的任意值，重新使能写保护。

#### 15.2.2.4 Flash 引导保护

在 flash 引导模式下，MWDTO 和 RWDT 会默认使能。MWDTO 的阶段 0 的默认超时动作作为内核复位（复位主系统）。RWDT 的阶段 0 超时动作作为系统复位（复位主系统和 RTC）。引导后，应将 `TIMG_WDT_FLASHBOOT_MOD_EN` 和 `RTC_WDT_FLASHBOOT_MOD_EN` 位清零，分别关闭 MWDTO 和 RWDT 的 flash 引导保护。然后，软件可以配置 MWDTO 和 RWDT。

## 15.3 超级看门狗定时器

超级看门狗 (SWD) 是模拟域的超低功耗电路，可以防止系统在数字电路异常状态下运行，并在必要时复位系统（即超时动作中的系统复位）。SWD 包含一个看门狗电路，需在每个超时阶段（约不足一秒）至少喂狗一次。该电路会在看门狗超时时间约 100 ms 之前发送 WD\_INTR 信号提醒系统喂狗。

如果系统不回应 SWD 的喂狗请求，看门狗超时，SWD 会产生系统电平信号 SWD\_RSTB，复位芯片上的整个数字电路（即超时动作中的系统复位）。

SWD 的时钟源固定，不可选择。

### 15.3.1 主要特性

SWD 具有如下特性：

- 超低功耗
- 用中断提醒 SWD 即将超时
- 软件有多种专用的方法喂 SWD，让 SWD 监控整个操作系统的工作状态

### 15.3.2 SWD 控制器

### 15.3.2.1 结构




图 15.3-1. SWD 控制器结构

### 15.3.2.2 工作流程

正常状态下：

- SWD 控制器收到 SWD 的喂狗请求。
- SWD 控制器向主 CPU 发送中断。
- 主 CPU 通过置位 `RTC_WDT_SWD_FEED` 直接喂狗。
- CPU 喂狗时，需要先向 `RTC_WDT_SWD_WKEY` 写 `0x50D83AA1` 关闭 SWD 控制器的写保护。这样做可以防止系统在数字电路异常状态下运行时误喂 SWD。
- 如将 `RTC_WDT_SWD_AUTO_FEED_EN` 置 1，SWD 控制器也可配置为在不需要 CPU 干预的情况下喂 SWD。

复位后：

- 可查看 `RTC_CLKRST_RESET_CAUSE[4:0]` 获知 CPU 复位原因。  
如 `RTC_CLKRST_RESET_CAUSE[4:0] == 0x12`，则表示上一次复位的原因是 SWD 复位。
- 置位 `RTC_WDT_SWD_RST_FLAG_CLR` 清除 SWD 复位标志。

## 15.4 中断

看门狗定时器中断，请前往章节 14 定时器组 (TIMG) 的第 14.3.7 节 中断 查看。

## 15.5 寄存器列表

本小节的地址均为相对于低功耗看门狗定时器 (RTC\_WDT) 基地址的地址偏移量（相对地址），具体基址请见章节 5 系统和存储器 中的表 5.3-2。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

名称	描述	地址	访问
<b>configuration register</b>			
RTC_WDT_CONFIG0_REG	RWDT 配置寄存器	0x0000	R/W
RTC_WDT_CONFIG1_REG	配置 RWDT 阶段 0 的超时时间	0x0004	R/W
RTC_WDT_CONFIG2_REG	配置 RWDT 阶段 1 的超时时间	0x0008	R/W
RTC_WDT_CONFIG3_REG	配置 RWDT 阶段 2 的超时时间	0x000C	R/W
RTC_WDT_CONFIG4_REG	配置 RWDT 阶段 2 的超时时间	0x0010	R/W
RTC_WDT_FEED_REG	配置喂狗 RWDT	0x0014	WT
RTC_WDT_WPROTECT_REG	配置锁住 RWDT 的配置寄存器	0x0018	R/W
RTC_WDT_SWD_CONFIG_REG	SWD 配置寄存器	0x001C	varies
RTC_WDT_SWD_WPROTECT_REG	配置锁住 SWD 的配置寄存器	0x0020	R/W
RTC_WDT_INT_RAW_REG	配置是否产生 WDT 超时中断	0x0024	R/ WTC/ SS
RTC_WDT_INT_ST_REG	WDT 中断状态寄存器	0x0028	RO
RTC_WDT_INT_ENA_REG	WDT 中断使能寄存器	0x002C	R/W
RTC_WDT_INT_CLR_REG	WDT 中断清除寄存器	0x0030	WT
RTC_WDT_DATE_REG	版本控制寄存器	0x03FC	R/W

## 15.6 寄存器

MWDT 寄存器是定时器组模块的一部分，在章节 14 定时器组 (TIMG) 的第 14.5 节 [寄存器列表](#) 中有详细描述。本小节包含 RWDT 和 SWD 相关寄存器介绍，其地址均为相对于低功耗看门狗定时器 (RTC\_WDT) 基地址的地址偏移量（相对地址），具体基址请见章节 5 系统和存储器 中的表 5.3-2。

## Register 15.1. RTC\_WDT\_CONFIGO\_REG (0x0000)

RTC_WDT_EN	RTC_WDT_STGO	RTC_WDT_STG1	RTC_WDT_STG2	RTC_WDT_STG3	RTC_WDT_CPU_RESET_LENGTH	RTC_WDT_SYS_RESET_LENGTH	RTC_WDT_FLASHBOOT_MOD_EN	(reserved)	(reserved)	RTC_WDT_PAUSE_IN_SLP	Reset							
31	30	28	27	25	24	22	21	19	18	16	15	13	12	11	10	9	8	0
0	0x0	0x0	0x0	0x0	0x0	0x1	0x1	1	0	0	1	0	0	0	0	0	0	0

**RTC\_WDT\_PAUSE\_IN\_SLP** 配置芯片处于 sleep 模式时是否禁用 RWDT。

- 0: 使能
  - 1: 禁用
- (R/W)

**RTC\_WDT\_PROCPU\_RESET\_EN** 配置是否使能 RWDT 进行 CPU 复位。

- 0: 禁用
  - 1: 使能
- (R/W)

**RTC\_WDT\_FLASHBOOT\_MOD\_EN** 配置在 SPI boot 模式下是否自动使能 RWDT。

- 0: 禁用
  - 1: 使能
- (R/W)

**RTC\_WDT\_SYS\_RESET\_LENGTH** 配置内核复位时间。

- 单位: RTC\_DYN\_FAST\_CLK
- (R/W)

**RTC\_WDT\_CPU\_RESET\_LENGTH** 配置 CPU 复位时间。

- 单位: RTC\_DYN\_FAST\_CLK
- (R/W)

**RTC\_WDT\_STG3** 配置阶段 3 的超时复位动作。

- 0: 无效
  - 1: 中断
  - 2: CPU 复位
  - 3: 内核复位
  - 4: 系统复位
- (R/W)

见下页...

## Register 15.1. RTC\_WDT\_CONFIG0\_REG (0x0000)

[接上页...](#)**RTC\_WDT\_STG2** 配置阶段 2 的超时复位动作。

- 0: 无效
  - 1: 中断
  - 2: CPU 复位
  - 3: 内核复位
  - 4: 系统复位
- (R/W)

**RTC\_WDT\_STG1** 配置阶段 1 的超时复位动作。

- 0: 无效
  - 1: 中断
  - 2: CPU 复位
  - 3: 内核复位
  - 4: 系统复位
- (R/W)

**RTC\_WDT\_STGO** 配置阶段 0 的超时复位动作。

- 0: 无效
  - 1: 中断
  - 2: CPU 复位
  - 3: 内核复位
  - 4: 系统复位
- (R/W)

**RTC\_WDT\_EN** 配置是否使能 RWDT。

- 0: 禁用 RWDT
  - 1: 使能 RWDT
- (R/W)

## Register 15.2. RTC\_WDT\_CONFIG1\_REG (0x0004)

RTC_WDT_STGO_HOLD		31		0	
		200000		Reset	
31	0				

**RTC\_WDT\_STGO\_HOLD** 配置阶段 0 的超时时间。

- 单位: RTC\_DYN\_SLOW\_CLK  
(R/W)

## Register 15.3. RTC\_WDT\_CONFIG2\_REG (0x0008)

RTC_WDT_STG1_HOLD	
31	0
80000	Reset

**RTC\_WDT\_STG1\_HOLD** 配置阶段 1 的超时时间。

单位: RTC\_DYN\_SLOW\_CLK  
(R/W)

## Register 15.4. RTC\_WDT\_CONFIG3\_REG (0x000C)

RTC_WDT_STG2_HOLD	
31	0
0x000fff	Reset

**RTC\_WDT\_STG2\_HOLD** 配置阶段 2 的超时时间。

单位: RTC\_DYN\_SLOW\_CLK  
(R/W)

## Register 15.5. RTC\_WDT\_CONFIG4\_REG (0x0010)

RTC_WDT_STG3_HOLD	
31	0
0x000fff	Reset

**RTC\_WDT\_STG3\_HOLD** 配置阶段 3 的超时时间。

单位: RTC\_DYN\_SLOW\_CLK  
(R/W)

## Register 15.6. RTC\_WDT\_FEED\_REG (0x0014)

RTC_WDT_FEED																																
(reserved)																																
31	30	0																														
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**RTC\_WDT\_FEED** 配置此位喂狗 RWDT。

- 0: 无效
- 1: 喂狗  
(WT)

## Register 15.7. RTC\_WDT\_WPROTECT\_REG (0x0018)

RTC_WDT_WKEY																															
0x0000000																															
31	30	0																													Reset

**RTC\_WDT\_WKEY** 配置该寄存器来锁住或解锁 RWDT 的配置寄存器。

- 0x50D83AA1: 解锁 RWDT 的配置寄存器
- 其他值: 锁住 RWDT 的配置寄存器, 软件不能修改 RWDT 的配置  
(R/W)

## Register 15.8. RTC\_WDT\_SWD\_CONFIG\_REG (0x001C)

RTC_WDT_SWD_FEED	RTC_WDT_SWD_DISABLE	RTC_WDT_SWD_SIGNAL_WIDTH	RTC_WDT_SWD_RST_FLAG_CLR	RTC_WDT_SWD_AUTO_FEED_EN	(reserved)	RTC_WDT_SWD_RESET_FLAG		
31	30	29	20	19	18	17	1	0
0	0	300	0	0	0	0	0	Reset

**RTC\_WDT\_SWD\_RESET\_FLAG** 表示 SWD 是否产生复位信号。

- 0: 否
  - 1: 是
- (RO)

**RTC\_WDT\_SWD\_AUTO\_FEED\_EN** 配置此位使能硬件自动喂狗。

- 0: 禁止硬件自动喂狗
  - 1: 使能硬件自动喂狗
- (R/W)

**RTC\_WDT\_SWD\_RST\_FLAG\_CLR** 配置此位清除 SWD 复位标志。

- 0: 无效
  - 1: 清除复位标志
- (WT)

**RTC\_WDT\_SWD\_SIGNAL\_WIDTH** 配置输出到模拟电路的信号长度。

单位: RTC\_DYN\_FAST\_CLK (R/W)

**RTC\_WDT\_SWD\_DISABLE** 配置此位禁用 SWD。

- 0: 使能
  - 1: 禁用
- (R/W)

**RTC\_WDT\_SWD\_FEED** 配置此位喂狗 SWD。

- 0: 无效
  - 1: 喂狗 SWD
- (WT)

## Register 15.9. RTC\_WDT\_SWD\_WPROTECT\_REG (0x0020)

RTC_WDT_SWD_WKEY	
31	0
0x000000	Reset

**RTC\_WDT\_SWD\_WKEY** 配置该寄存器来锁住或解锁 SWDT 的配置寄存器。

0x50D83AA1: 解锁 SWD 的配置寄存器

其他值：锁住 SWD 的配置寄存器，软件不能修改 SWD 的配置  
(R/W)

## Register 15.10. RTC\_WDT\_INT\_RAW\_REG (0x0024)

RTC_WDT_INT_RAW			(reserved)	
31	30	29	0	Reset
0	0	0	0	0

**RTC\_WDT\_SWD\_INT\_RAW** 表示 SWD 是否产生超时中断。

0: 否

1: 是

(R/WTC/SS)

**RTC\_WDT\_INT\_RAW** 表示 RWDT 是否产生超时中断。

0: 否

1: 是

(R/WTC/SS)

## Register 15.11. RTC\_WDT\_INT\_ST\_REG (0x0028)

31	30	29		0
0	0	0	0	Reset

**RTC\_WDT\_SWD\_INT\_ST** 表示 SWD 是否产生并发送超时中断给 CPU。

- 0: 否  
1: 是  
(RO)

**RTC\_WDT\_INT\_ST** 表示 RWDT 是否产生并发送超时中断给 CPU。

- 0: 否  
1: 是  
(RO)

## Register 15.12. RTC\_WDT\_INT\_ENA\_REG (0x002C)

**RTC\_WDT\_SWD\_INT\_ENA** 配置是否使能 SWD 发送超时中断。

- 0: 否  
1: 是  
(R/W)

**RTC\_WDT\_INT\_ENA** 配置是否使能 RWDT 发送超时中断。

- 0: 否  
1: 是  
(R/W)

## Register 15.13. RTC\_WDT\_INT\_CLR\_REG (0x0030)

RTC_WDT_INT_CLR			(reserved)	
31	30	29	0	Reset
0	0	0	0	0

**RTC\_WDT\_SWD\_INT\_CLR** 配置是否清除 SWD 发送到 CPU 的超时中断信号。

- 0: 否  
1: 是  
(WT)

**RTC\_WDT\_INT\_CLR** 配置是否清除 RWDT 发送到 CPU 的超时中断信号。

- 0: 否  
1: 是  
(WT)

#### Register 15.14. RTC\_WDT\_DATE\_REG (0x03FC)

RTC_WDT_CLK_EN	RTC_WDT_DATE
31 30	0
0	0x2112080

**RTC\_WDT\_DATE** 版本控制寄存器 (R/W)

RTC\_WDT\_CLK\_EN 保留 (R/W)

# 第 16 章

## 权限控制

### 16.1 概述

ESP32-C6 整个系统的权限管理可以分为两部分：PMP (Physical Memory Protection) 和 APM (Access Permission Management)。

PMP 和 APM 管控的区域分布如表 16.1-1 所示。下表的第一列中列出了主要的主机，第一行中列出了主要的从机。对于主机 CPU，PMP 与 APM 的管控关系如图 16.1-1 所示。

例如，主机 HP CPU 如果需要访问 ROM 这条数据通路，则需要受 PMP 管控；如果需要访问 LP\_MEM 这条数据通路，则需要受 PMP 和 APM 的管控。HP CPU 是先经过 PMP 的权限管控再经过 APM 的权限管控，如果 PMP 检查不通过，则不会触发 APM 权限管控。

对于主机 HP CPU，PMP 能够管控 HP CPU 访问所有的地址空间，但 APM 不能管控 HP CPU 访问 ROM 和 HP\_MEM。

表 16.1-1. PMP 和 APM 管控的区域分布

	ROM	HP_MEM	LP_MEM	CPU_PERI <sup>1</sup>	HP_PERI <sup>2</sup>	LP_PERI <sup>3</sup>
HP CPU	PMP	PMP	PMP + APM	PMP + APM	PMP + APM	PMP + APM
LP CPU	N/A	APM	APM	N/A	APM	APM
SDIO slave	N/A	APM	APM	APM	APM	APM
其他主机 <sup>4</sup>	N/A	APM	APM	N/A	N/A	N/A

<sup>1</sup> HP CPU 相关外设寄存器，地址范围：0x600C\_0000 - 0x600C\_FFFF

<sup>2</sup> 高性能系统相关外设寄存器，地址范围：0x6000\_0000 - 0x600A\_FFFF

<sup>3</sup> 低功耗系统相关外设寄存器，地址范围：0x600B\_0000 - 0x600B\_FFFF

<sup>4</sup> 如 GDMA、MEM\_MONITOR 等其他可以发起总线读写请求的主机，可参考章节 18 辅助调试 (ASIST\_DEBUG) 中的表 18.4-5。




图 16.1-1. PMP-APM 管控关系图

PMP 相关的寄存器位于 HP CPU 内部，需要通过特殊指令进行获取或配置。关于如何配置 PMP，请参考章节 [高性能处理器 > 存储器保护](#)。

APM 权限管控模块包含两部分：TEE (Trusted Execution Environment) 控制器和 APM 控制器。他们分别包含自己的寄存器模块：TEE 寄存器和 APM 寄存器。

- TEE 控制器负责配置 ESP32-C6 中主机（如 DMA，作为主机可以访问内存）的安全模式，共支持四种安全模式：TEE、REEO (Rich Execution Environment)、REE1 和 REE2。
- APM 控制器负责管理主机访问内存和外设寄存器的权限。通过将预先配置好的地址范围及每个地址范围对应的读、写以及执行权限，与总线上携带的信息，如 ID 号（具体可参考章节 [18 辅助调试 \(ASSIST\\_DEBUG\)](#) 中的表 18.4-5）、安全模式、访问地址、读写执行等信息做对比，从而判断是否允许访问。

TEE 寄存器用于配置每个主机的安全模式，APM 寄存器用于指定每一个安全模式的访问权限和访问地址范围。通过 TEE 控制器和 APM 控制器的配合，可以精确控制所有主机对存储器和外设寄存器的访问权限。

## 16.2 主要特性

ESP32-C6 的 TEE 控制器具有以下特性：

- 支持 4 种安全模式
- 支持 32 个主机安全模式配置

ESP32-C6 的 APM 控制器具有以下特性：

- 最多支持 16 组地址范围的配置
- 支持内、外存储器以及外设寄存器的访问权限管理
- 支持中断功能
- 支持异常信息记录功能

## 16.3 功能描述

### 16.3.1 TEE 控制器功能描述

ESP32-C6 芯片包含四种安全模式：TEE、REEO、REE1、REE2。

当 HP CPU 作为主机访问内存或外设寄存器时，可通过配置 HP CPU 的用户模式或机器模式，然后配置其安全模式。关于 CPU 机器模式及用户模式的配置方法请参考 RISC-V 指令集手册 v1.10 第二卷“特权架构”(RISC-V Instruction Set Manual, Volume II: Privileged Architecture, Version 1.10)。

- 当 HP CPU 为机器模式时，其安全模式为 TEE 模式。
- 当 HP CPU 为用户模式时，其安全模式为 REE 模式，具体还需设置 `TEE_MO_MODE_CTRL_REG` 寄存器中的 `TEE_MO_MODE` 指定 REEO、REE1 或 REE2 模式：
  - 若 `TEE_MO_MODE` 为 0，即选择 TEE 模式，但是在 CPU 的用户模式下，其实际的安全模式为 REEO 模式。
  - 若 `TEE_MO_MODE` 为 1, 2 或 3，则安全模式分别为 REEO, REE1, REE2。

当 LP CPU 作为主机访问内存或外设寄存器时，可通过配置 `LP_TEE_MO_MODE_CTRL_REG` 寄存器中的 `LP_TEE_MO_MODE` 来配置其安全模式。

对于其他主机访问内存或外设寄存器，可通过配置 TEE 寄存器模块的 `TEE_Mn_MODE` 来配置其安全模式，其中  $n$  与表 18.4-5 中的主机 ID 号相对应。

## 16.3.2 APM 控制器功能描述

### 16.3.2.1 结构概览

APM 寄存器分为 3 个寄存器模块，分别是：

- 高性能 APM 寄存器 (`HP_APM_REG`)
- 低功耗 APMO 寄存器 (`LP_APMO_REG`)
- 低功耗 APM 寄存器 (`LP_APM_REG`)

图 16.3-1 显示了 APM 控制器管控的总线访问路径。




图 16.3-1. APM 控制器结构图

#### 说明：

图中 Low speed mode 和 High speed mode 访问区别，请参考 [系统和存储器](#)。

如图所示，APM 控制器共有三个功能模块：`HP_APM_CTRL`、`LP_APMO_CTRL` 和 `LP_APM_CTRL`。这三个功能模块分别由 `HP_APM_REG`、`LP_APMO_REG` 和 `LP_APM_REG` 寄存器模块配置。

- `HP_APM_CTRL` 管控 4 条访问路径，即图 16.3-1 中最左边的 M0-M3，可通过配置 `HP_APM_FUNC_CTRL_REG` 使能各路径的权限检查（默认使能）。

- LP\_APMO\_CTRL 管控 1 条访问路径，即图 16.3-1 中最右边的 MO，可通过配置 LP\_APMO\_FUNC\_CTRL\_REG 使能该路径的权限检查（默认使能）。
- LP\_APM\_CTRL 管控 2 条访问路径，即图 16.3-1 中最下面的 MO-M1，可通过配置 LP\_APM\_FUNC\_CTRL\_REG 使能各路径的权限检查（默认使能）。

各功能模块的详细信息可参考下表 16.3-1：

表 16.3-1. 配置访问路径权限

寄存器模块	功能模块	管控的访问路径数	访问路径权限检查使能	可配地址范围数	地址范围使能
HP_APM_REG	HP_APM_CTRL	4	HP_APM_FUNC_CTRL_REG	16	HP_APM_REGION_FILTER_EN_REG
LP_APMO_REG	LP_APMO_CTRL	1	LP_APMO_FUNC_CTRL_REG	4	LP_APMO_REGION_FILTER_EN_REG
LP_APM_REG	LP_APM_CTRL	2	LP_APM_FUNC_CTRL_REG	4	LP_APM_REGION_FILTER_EN_REG

### 16.3.2.2 地址范围

- HP\_APM\_REG 寄存器模块可配置 16 组地址范围。HP\_APM\_REGION $n$ \_ADDR\_START 和 HP\_APM\_REGION $n$ \_ADDR\_END 分别控制高性能寄存器的第  $n+1$  组地址范围配置起始地址。可通过配置 HP\_APM\_REGION\_FILTER\_EN\_REG 寄存器的 bit  $n$  使能第  $n+1$  组地址范围，默认使能第 1 组的地址范围。
- LP\_APMO\_REG 寄存器模块可配置 4 组地址范围。LP\_APMO\_REGION $n$ \_ADDR\_START 和 LP\_APMO\_REGION $n$ \_ADDR\_END 分别控制低功耗寄存器 APMO 的第  $n+1$  组地址范围配置起始地址。可通过配置 LP\_APMO\_REGION\_FILTER\_EN\_REG 寄存器的 bit  $n$  使能第  $n+1$  组地址范围，默认使能第 1 组的地址范围。
- LP\_APM\_REG 寄存器模块可配置 4 组地址范围。LP\_APM\_REGION $n$ \_ADDR\_START 和 LP\_APM\_REGION $n$ \_ADDR\_END 分别控制低功耗寄存器 APM 的第  $n+1$  组地址范围配置起始地址。可通过配置 LP\_APM\_REGION\_FILTER\_EN\_REG 寄存器的 bit  $n$  使能第  $n+1$  组地址范围，默认使能第 1 组的地址范围。

配置地址范围时，地址的最小对齐单位是 4 字节，即地址的低两位为 0。例如，地址范围可以设置为 0x4080000C ~ 0x40808774 或 0x600C0008 ~ 0x600cff70。

### 16.3.2.3 地址范围的访问权限

每个地址范围内，均可以为不同的安全模式单独配置访问权限：

- TEE 模式下的主机始终拥有地址范围内的读、写、执行权限
- REE0、REE1 和 REE2 模式下的主机，根据不同的访问路径，其读写执行权限由 HP\_APM\_REGION $n$ \_ATTR\_REG、LP\_APM\_REGION $n$ \_ATTR\_REG 或 LP\_APMO\_REGION $n$ \_ATTR\_REG 配置

由同一寄存器模块控制的所有访问路径共享该寄存器模块的配置，即配置的地址范围及其权限。例如上图中 HP\_APM MO-M3 在进行访问管控时，都依照 HP\_APM\_REG 寄存器模块中配置的 16 组地址范围及其对应的读、写、执行权限。LP\_APM MO-M1 在进行访问管控时，都依照 LP\_APM\_REG 寄存器模块中配置的 4 组地址范围及其对应的读、写、执行权限。

对于 HP\_APM M1 来说，除了 HP CPU 和 LP CPU 以外的其他主机访问 HP\_MEM 时都会通过这条数据访问路径。假设 [HP\\_APM\\_M1\\_FUNC\\_EN](#) 使能，REE1 安全模式的主机需要通过 HP\_APM M1 这条访问路径读取 HP\_MEM 的数据，具体流程如下：

1. HP\_APM M1 会先判断请求访问的地址是否在 [HP\\_APM\\_REG](#) 寄存器模块中配置的 16 组地址范围内。
2. 假设该访问地址在配置的第 2 组地址范围内，则需判断该组地址范围是否使能，即 [HP\\_APM\\_REGION\\_FILTER\\_EN](#) 的 bit 1 是否为 1。
3. 若地址范围已使能，判断主机在 REE1 模式下对第 2 组地址范围是否具有读的权限，即 [HP\\_APM\\_REGION1\\_ATTR\\_REG](#) 中的 [HP\\_APM\\_REGION1\\_R1\\_R](#) 是否有效（即为 1），若有效，则此次读请求会被正确响应，否则读到的数据恒为 0。

在 APM 寄存器配置的多个区域的地址空间重叠的情况下，例如一个区域设置为不可读，一个区域设置为可读，两个区域的地址重叠，这部分重叠的地址空间的属性是可读的。写以及执行权限适用同样的规则。

当 HP 电源域（请参考章节 [低功耗管理](#)）掉电重启后，LP CPU 默认没有 HP\_MEM 的访问权限。可以在主机 TEE 模式下配置 LP 电源域中的 [LP\\_TEE\\_FORCE\\_ACC\\_HPMEM\\_EN](#) 寄存器，当该寄存器使能时，LP CPU 可以访问 HP\_MEM，且不需要经过 APM 控制器的权限检查。

**说明：**

- 上电时，只有 HP CPU 默认处于 TEE 模式，其他主机均处于 REE2 模式。并且默认状态下，APM 控制器会阻止所有处于 REE0、REE1 和 REE2 模式的主机的访问请求。
- [16.6 寄存器列表](#) 章节中列出的所有寄存器均只有处于 TEE 安全模式的主机才可以配置。

## 16.4 配置流程

- 配置 HP CPU 到机器模式（即 TEE 模式）。
- 根据表 [18.4-5](#) 中的主机 ID 号，配置 [TEE\\_Mn\\_MODE](#) 寄存器，或者 [LP\\_TEE\\_Mn\\_MODE](#) 寄存器，配置 ESP32-C6 中主机的安全模式。
- 配置 [HP\\_APM\\_REGIONn\\_ADDR\\_START](#)、[HP\\_APM\\_REGIONn\\_ADDR\\_END](#) 寄存器，或者 [LP\\_APM\\_REGIONn\\_ADDR\\_START](#)、[LP\\_APM\\_REGIONn\\_ADDR\\_END](#) 寄存器，或者 [LP\\_APM0\\_REGIONn\\_ADDR\\_START](#)、[LP\\_APM0\\_REGIONn\\_ADDR\\_END](#) 寄存器，配置 APM 寄存器中的各组地址范围。
- 配置 [HP\\_APM\\_REGIONn\\_ATTR\\_REG](#) 寄存器，或者 [LP\\_APM\\_REGIONn\\_ATTR\\_REG](#) 寄存器，配置 APM 寄存器中的各组地址范围的访问权限
- 配置 [HP\\_APM\\_REGION\\_FILTER\\_EN\\_REG](#) 寄存器，或者 [LP\\_APM\\_REGION\\_FILTER\\_EN\\_REG](#) 寄存器，或者 [LP\\_APM0\\_REGION\\_FILTER\\_EN\\_REG](#) 寄存器，使能对应地址范围的权限检查。
- 配置 [HP\\_APM\\_FUNC\\_CTRL\\_REG](#)、[LP\\_APM\\_FUNC\\_CTRL\\_REG](#) 或 [LP\\_APM0\\_FUNC\\_CTRL\\_REG](#) 寄存器使能对应路径的 APM 控制器，默认使能。

以 I2S 通过 GDMA 访问 HP\_MEM 为例，假设仅允许其在第 4 组地址范围 0x40805000 ~ 0x4080F000 地址范围内读写：

- 配置 HP CPU 为机器模式（即 TEE 模式）。

- 根据表 18.4-5 中的主机 ID 号，配置 `TEE_M19_MODE` 寄存器为 1，将 I2S 通过 GDMA 访问的安全模式设置为 REEO 模式。
- 配置 `HP_APM_REGION3_ADDR_START` 为 0x40805000，配置 `HP_APM_REGION3_ADDR_END` 为 0x4080F000。
- 配置 `HP_APM_REGION3_RO_W` 和 `HP_APM_REGION3_RO_R` 为 1。
- 配置 `HP_APM_REGION_FILTER_EN` 的 bit3 为 1。
- 配置 `HP_APM_M1_FUNC_EN` 为 1。

通过以上配置，I2S 可通过 GDMA 在 `HP_MEM` 中的 0x40805000 ~ 0x4080F000 地址范围内读写。

## 16.5 非法访问与中断

若总线上携带的信息与配置不一致时，ESP32-C6 将视其为非法访问，并进行如下处理：

- 拒绝该访问请求，并返回默认值，具体表现为：
  - 读取和执行操作时返回 0
  - 写入操作时无效
- 触发中断

APM 控制器会自动记录非法访问的相关信息，包括 master 的 ID、安全模式、访问地址、非法访问原因（地址越限 / 权限不足）以及各通道的权限判定状态。所有这些信息都可以从章节 16.6 寄存器列表 列出的相关寄存器中获取。

以 `HP_APM MO` 数据访问路径为例，当出现非法访问时：

- `HP_APM_MO_EXCEPTION_ID` 记录访问 master 的 ID。
- `HP_APM_MO_EXCEPTION_MODE` 记录访问安全模式。
- `HP_APM_MO_EXCEPTION_ADDR` 记录访问地址。
- `HP_APM_MO_EXCEPTION_STATUS` 记录非法访问原因。
  - 当访问的地址不在 16 组地址范围中配置的区域时，bit1 会被置 1，表示地址越限。
  - 当访问的地址在某一组或多组地址范围内，但访问主机在这一组或多组地址范围内没有对应的读 / 写 / 执行操作权限时，bit0 会被置 1，表示权限不足。
- `HP_APM_MO_EXCEPTION_REGION` 记录各地址范围的权限判定状态。该寄存器总共 16 个 bit，对应 16 组地址范围，bit0 对应第 1 组地址范围。若访问的地址在配置使能的某一组地址范围内，但在该组地址范围内没有要求的读 / 写 / 执行操作权限时，本寄存器对应于这组地址范围的 bit 位会被置 1。

ESP32-C6 中 APM 控制器可产生 7 个中断信号，并将其发送给 [中断矩阵 \(INTMTX\)](#)：

- `HP_APM_MO_INTR`
- `HP_APM_M1_INTR`
- `HP_APM_M2_INTR`
- `HP_APM_M3_INTR`
- `LP_APM_MO_INTR`

- LP\_APM\_M1\_INTR
- LP\_APMO\_MO\_INTR

这 7 个中断信号与图 16.3-1 中受管控的访问路径一一对应，当一个受管控的访问路径有非法访问，则对应的中断会被产生。

## 16.6 寄存器列表

### 16.6.1 高性能 APM 寄存器 (HP\_APM\_REG)

本小节的地址均为相对于访问权限管理 (HP\_APM) 基地址的地址偏移量（相对地址），具体基址请见章节 5 系统和存储器 中的表 5.3-2。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

Name	Description	Address	Access
<b>使能区域地址范围寄存器</b>			
HP_APM_REGION_FILTER_EN_REG	使能区域地址范围寄存器	0x0000	R/W
<b>配置区域地址寄存器</b>			
HP_APM_REGION $n$ _ADDR_START_REG ( $n$ : 0-15)	配置区域地址寄存器	0x0004+0xC* $n$	R/W
HP_APM_REGION $n$ _ADDR_END_REG ( $n$ : 0-15)	配置区域地址寄存器	0x0008+0xC* $n$	R/W
<b>区域访问权限配置寄存器</b>			
HP_APM_REGION $n$ _ATTR_REG ( $n$ : 0-15)	区域访问权限配置寄存器	0x000C+0xC* $n$	R/W
<b>APM 权限检查寄存器</b>			
HP_APM_FUNC_CTRL_REG	APM 权限检查寄存器	0x00C4	R/W
<b>MO 状态寄存器</b>			
HP_APM_MO_STATUS_REG	MO 状态寄存器	0x00C8	RO
<b>MO 状态清除寄存器</b>			
HP_APM_MO_STATUS_CLR_REG	MO 状态清除寄存器	0x00CC	WT
<b>MO 异常信息寄存器</b>			
HP_APM_MO_EXCEPTION_INFO0_REG	MO 异常信息寄存器	0x00D0	RO
<b>MO 异常地址寄存器</b>			
HP_APM_MO_EXCEPTION_INFO1_REG	MO 异常地址寄存器	0x00D4	RO
<b>M1 状态寄存器</b>			
HP_APM_M1_STATUS_REG	M1 状态寄存器	0x00D8	RO
<b>M1 状态清除寄存器</b>			
HP_APM_M1_STATUS_CLR_REG	M1 状态清除寄存器	0x00DC	WT
<b>M1 异常信息寄存器</b>			
HP_APM_M1_EXCEPTION_INFO0_REG	M1 异常信息寄存器	0x00E0	RO
<b>M1 异常地址寄存器</b>			
HP_APM_M1_EXCEPTION_INFO1_REG	M1 异常地址寄存器	0x00E4	RO
<b>M2 状态寄存器</b>			
HP_APM_M2_STATUS_REG	M2 状态寄存器	0x00E8	RO

Name	Description	Address	Access
<b>M2 状态清除寄存器</b>			
HP_APM_M2_STATUS_CLR_REG	M2 状态清除寄存器	0x00EC	WT
<b>M2 异常信息寄存器</b>			
HP_APM_M2_EXCEPTION_INFO0_REG	M2 异常信息寄存器	0x00F0	RO
<b>M2 异常地址寄存器</b>			
HP_APM_M2_EXCEPTION_INFO1_REG	M2 异常地址寄存器	0x00F4	RO
<b>M3 状态寄存器</b>			
HP_APM_M3_STATUS_REG	M3 状态寄存器	0x00F8	RO
<b>M3 状态清除寄存器</b>			
HP_APM_M3_STATUS_CLR_REG	M3 状态清除寄存器	0x00FC	WT
<b>M3 异常信息寄存器</b>			
HP_APM_M3_EXCEPTION_INFO0_REG	M3 异常信息寄存器	0x0100	RO
<b>M3 异常地址寄存器</b>			
HP_APM_M3_EXCEPTION_INFO1_REG	M3 异常地址寄存器	0x0104	RO
<b>APM 中断使能寄存器</b>			
HP_APM_INT_EN_REG	APM 中断使能寄存器	0x0108	R/W
<b>时钟门控寄存器</b>			
HP_APM_CLOCK_GATE_REG	时钟门控寄存器	0x010C	R/W
<b>版本控制寄存器</b>			
HP_APM_DATE_REG	版本控制寄存器	0x07FC	R/W

## 16.6.2 低功耗 APM 寄存器 (LP\_APM\_REG)

本小节的地址均为相对于低功耗 APM (LP\_APM) 基地址的地址偏移量（相对地址），具体基地址请见章节 5 系统和存储器 中的表 5.3-2。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

Name	Description	Address	Access
<b>使能区域地址范围寄存器</b>			
LP_APM_REGION_FILTER_EN_REG	使能区域地址范围寄存器	0x0000	R/W
<b>配置区域地址寄存器</b>			
LP_APM_REGION $n$ _ADDR_START_REG ( $n$ : 0-3)	配置区域地址寄存器	0x0004+0xC* $n$	R/W
LP_APM_REGION $n$ _ADDR_END_REG ( $n$ : 0-3)	配置区域地址寄存器	0x0008+0xC* $n$	R/W
<b>区域访问权限配置寄存器</b>			
LP_APM_REGION $n$ _ATTR_REG ( $n$ : 0-3)	区域访问权限配置寄存器	0x000C+0xC* $n$	R/W
<b>APM 权限检查寄存器</b>			
LP_APM_FUNC_CTRL_REG	APM 权限检查寄存器	0x00C4	R/W
<b>MO 状态寄存器</b>			
LP_APM_MO_STATUS_REG	MO 状态寄存器	0x00C8	RO
<b>MO 状态清除寄存器</b>			

Name	Description	Address	Access
LP_APM_MO_STATUS_CLR_REG	MO 状态清除寄存器	0x00CC	WT
<b>MO 异常信息寄存器</b>			
LP_APM_MO_EXCEPTION_INFO0_REG	MO 异常信息寄存器	0x00D0	RO
<b>MO 异常地址寄存器</b>			
LP_APM_MO_EXCEPTION_INFO1_REG	MO 异常地址寄存器	0x00D4	RO
<b>M1 状态寄存器</b>			
LP_APM_M1_STATUS_REG	M1 状态寄存器	0x00D8	RO
<b>M1 状态清除寄存器</b>			
LP_APM_M1_STATUS_CLR_REG	M1 状态清除寄存器	0x00DC	WT
<b>M1 异常信息寄存器</b>			
LP_APM_M1_EXCEPTION_INFO0_REG	M1 异常信息寄存器	0x00E0	RO
<b>M1 异常地址寄存器</b>			
LP_APM_M1_EXCEPTION_INFO1_REG	M1 异常地址寄存器	0x00E4	RO
<b>APM 中断使能寄存器</b>			
LP_APM_INT_EN_REG	APM 中断使能寄存器	0x00E8	R/W
<b>时钟门控寄存器</b>			
LP_APM_CLOCK_GATE_REG	时钟门控寄存器	0x00EC	R/W
<b>版本控制寄存器</b>			
LP_APM_DATE_REG	版本控制寄存器	0x00FC	R/W

### 16.6.3 低功耗 APMO 寄存器 (LP\_APMO\_REG)

本小节的地址均为相对于访问权限管理基地址 (HP\_APM) + 0x1000 的地址偏移量 (相对地址)，具体基地址请见章节 5 系统和存储器 中的表 5.3-2。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

Name	Description	Address	Access
<b>使能区域地址范围寄存器</b>			
LP_APMO_REGION_FILTER_EN_REG	使能区域地址范围寄存器	0x0000	R/W
<b>配置区域地址寄存器</b>			
LP_APMO_REGION $n$ _ADDR_START_REG ( $n$ : 0-3)	配置区域地址寄存器	0x0004+0xC*n	R/W
LP_APMO_REGION $n$ _ADDR_END_REG ( $n$ : 0-3)	配置区域地址寄存器	0x0008+0xC*n	R/W
<b>区域访问权限配置寄存器</b>			
LP_APMO_REGION $n$ _ATTR_REG ( $n$ : 0-3)	区域访问权限配置寄存器	0x000C+0xC*n	R/W
<b>APM 权限检查寄存器</b>			
LP_APMO_FUNC_CTRL_REG	APM 权限检查寄存器	0x00C4	R/W
<b>MO 状态寄存器</b>			
LP_APMO_MO_STATUS_REG	MO 状态寄存器	0x00C8	RO
<b>MO 状态清除寄存器</b>			
LP_APMO_MO_STATUS_CLR_REG	MO 状态清除寄存器	0x00CC	WT

Name	Description	Address	Access
<b>MO 异常信息寄存器</b>			
LP_APPO_MO_EXCEPTION_INFO0_REG	MO 异常信息寄存器	0x00D0	RO
<b>MO 异常地址寄存器</b>			
LP_APPO_MO_EXCEPTION_INFO1_REG	MO 异常地址寄存器	0x00D4	RO
<b>APM 中断使能寄存器</b>			
LP_APPO_INT_EN_REG	APM 中断使能寄存器	0x00D8	R/W
<b>时钟门控寄存器</b>			
LP_APPO_CLOCK_GATE_REG	时钟门控寄存器	0x00DC	R/W
<b>版本控制寄存器</b>			
LP_APPO_DATE_REG	版本控制寄存器	0x07FC	R/W

## 16.6.4 高性能 TEE 寄存器

本小节的地址均为相对于可信执行环境寄存器 (TEE) 基地址的地址偏移量（相对地址），具体基址请见章节 5 系统和存储器 中的表 5.3-2。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

名称	描述	地址	权限
<b>Tee 模式控制寄存器</b>			
TEE_Mn_MODE_CTRL_REG ( <i>n</i> : 0-31)	Tee 模式控制寄存器	0x0000+0x4*n	R/W
<b>时钟门控寄存器</b>			
TEE_CLOCK_GATE_REG	时钟门控寄存器	0x0080	R/W
<b>版本控制寄存器</b>			
TEE_DATE_REG	版本控制寄存器	0x0FFC	R/W

## 16.6.5 低功耗 TEE 寄存器

本小节的地址均为相对于低功耗可信执行环境寄存器 (LP\_TEE) 基地址的地址偏移量（相对地址），具体基址请见章节 5 系统和存储器 中的表 5.3-2。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

名称	描述	地址	权限
<b>Tee 模式控制寄存器</b>			
LP_TEE_MO_MODE_CTRL_REG	Tee 模式控制寄存器	0x0000	R/W
<b>时钟门控寄存器</b>			
LP_TEE_CLOCK_GATE_REG	时钟门控寄存器	0x0004	R/W
<b>配置寄存器</b>			
LP_TEE_FORCE_ACC_HP_REG	配置强制访问 HP_MEM 寄存器	0x0090	R/W
<b>版本控制寄存器</b>			
LP_TEE_DATE_REG	版本控制寄存器	0x00FC	R/W

## 16.7 寄存器

### 16.7.1 高性能 APM 寄存器描述 (HP\_APM\_REG)

Register 16.1. HP\_APM\_REGION\_FILTER\_EN\_REG (0x0000)

		HP_APM_REGION_FILTER_EN	
		(reserved)	0
31	16	0	0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0	0x01	Reset

HP\_APM\_REGION\_FILTER\_EN 配置 bit  $n$ (0-15) 使能区域  $n$  的地址范围。

0: 禁用

1: 使能

(R/W)

Register 16.2. HP\_APM\_REGION $n$ \_ADDR\_START\_REG ( $n$ : 0-15) (0x0004+0xC\* $n$ )

HP_APM_REGION $n$ _ADDR_START	
31	0
0	Reset

HP\_APM\_REGION $n$ \_ADDR\_START 配置区域  $n$  的起始地址。 (R/W)

Register 16.3. HP\_APM\_REGION $n$ \_ADDR\_END\_REG ( $n$ : 0-15) (0x0008+0xC\* $n$ )

HP_APM_REGION $n$ _ADDR_END	
31	0
Oxffffffff	Reset

HP\_APM\_REGION $n$ \_ADDR\_END 配置区域  $n$  的结束地址。 (R/W)

Register 16.4. HP\_APM\_REGION $n$ \_ATTR\_REG ( $n$ : 0-15) (0x000C+0xC\*n)

Diagram illustrating the bit fields of Register 16.4. The register is 32 bits wide, with bits 31-11 labeled as (reserved). Bits 10-0 represent various access rights for region  $n$  in REE0, REE1, and REE2 modes. The bit assignments are as follows:

Bit	HP_APM_REGION $n$ _RO_X	HP_APM_REGION $n$ _RO_W	HP_APM_REGION $n$ _RO_R	HP_APM_REGION $n$ _R1_X	HP_APM_REGION $n$ _R1_W	HP_APM_REGION $n$ _R1_R	HP_APM_REGION $n$ _R2_X	HP_APM_REGION $n$ _R2_W	HP_APM_REGION $n$ _R2_R	(reserved)
10	1	0	0	0	0	0	0	0	0	0
9	0	1	0	0	0	0	0	0	0	0
8	0	0	1	0	0	0	0	0	0	0
7	0	0	0	1	0	0	0	0	0	0
6	0	0	0	0	1	0	0	0	0	0
5	0	0	0	0	0	1	0	0	0	0
4	0	0	0	0	0	0	1	0	0	0
3	0	0	0	0	0	0	0	1	0	0
2	0	0	0	0	0	0	0	0	1	0
1	0	0	0	0	0	0	0	0	0	1
0	0	0	0	0	0	0	0	0	0	0

Bit 0 is labeled Reset.

**HP\_APM\_REGION $n$ \_RO\_X** 配置 REE0 模式下对区域  $n$  的执行权限。 (R/W)

**HP\_APM\_REGION $n$ \_RO\_W** 配置 REE0 模式下对区域  $n$  的写入权限。 (R/W)

**HP\_APM\_REGION $n$ \_RO\_R** 配置 REE0 模式下对区域  $n$  的读取权限。 (R/W)

**HP\_APM\_REGION $n$ \_R1\_X** 配置 REE1 模式下对区域  $n$  的执行权限。 (R/W)

**HP\_APM\_REGION $n$ \_R1\_W** 配置 REE1 模式下对区域  $n$  的写入权限。 (R/W)

**HP\_APM\_REGION $n$ \_R1\_R** 配置 REE1 模式下对区域  $n$  的读取权限。 (R/W)

**HP\_APM\_REGION $n$ \_R2\_X** 配置 REE2 模式下对区域  $n$  的执行权限。 (R/W)

**HP\_APM\_REGION $n$ \_R2\_W** 配置 REE2 模式下对区域  $n$  的写入权限。 (R/W)

**HP\_APM\_REGION $n$ \_R2\_R** 配置 REE2 模式下对区域  $n$  的读取权限。 (R/W)

## Register 16.5. HP\_APM\_FUNC\_CTRL\_REG (0x00C4)

Diagram illustrating the bit fields of Register 16.5. The register is 32 bits wide, with bits 31-4 labeled as (reserved). Bits 3-0 represent enable controls for APM MO, M1, M2, and M3 functions. The bit assignments are as follows:

Bit	HP_APM_MO_FUNC_EN	HP_APM_M1_FUNC_EN	HP_APM_M2_FUNC_EN	HP_APM_M3_FUNC_EN
4	0	0	0	0
3	1	1	1	1
2	1	1	1	1
1	0	0	0	0
0	0	0	0	0

Bit 0 is labeled Reset.

**HP\_APM\_MO\_FUNC\_EN** 配置使能 APM MO 权限检查。 (R/W)

**HP\_APM\_M1\_FUNC\_EN** 配置使能 APM M1 权限检查。 (R/W)

**HP\_APM\_M2\_FUNC\_EN** 配置使能 APM M2 权限检查。 (R/W)

**HP\_APM\_M3\_FUNC\_EN** 配置使能 APM M3 权限检查。 (R/W)

## Register 16.6. HP\_APM\_MO\_STATUS\_REG (0x00C8)

HP\_APM\_MO\_EXCEPTION\_STATUS

(reserved)																														
31	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

HP\_APM\_MO\_EXCEPTION\_STATUS 表示异常状态。

bit0: 1 代表权限不足

bit1: 1 代表地址越限

(RO)

## Register 16.7. HP\_APM\_MO\_STATUS\_CLR\_REG (0x00CC)

HP\_APM\_MO\_REGION\_STATUS\_CLR

(reserved)																														
31	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

HP\_APM\_MO\_REGION\_STATUS\_CLR 配置清除异常状态。 (WT)

## Register 16.8. HP\_APM\_MO\_EXCEPTION\_INFO0\_REG (0x00D0)

HP\_APM\_MO\_EXCEPTION\_REGION

HP\_APM\_MO\_EXCEPTION\_MODE

HP\_APM\_MO\_EXCEPTION\_ID


(reserved)																														
31	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0

HP\_APM\_MO\_EXCEPTION\_REGION 表示异常区域。 (RO)

HP\_APM\_MO\_EXCEPTION\_MODE 表示异常模式。 (RO)


HP\_APM\_MO\_EXCEPTION\_ID 表示异常的 ID 信息。 (RO)

## Register 16.9. HP\_APM\_MO\_EXCEPTION\_INFO1\_REG (0x00D4)



**HP\_APM\_MO\_EXCEPTION\_ADDR** 表示异常地址。 (RO)

## Register 16.10. HP\_APM\_M1\_STATUS\_REG (0x00D8)




**HP\_APM\_M1\_EXCEPTION\_STATUS** 表示异常状态。

bit0: 1 代表权限不足

bit1: 1 代表地址越限

(RO)

## Register 16.11. HP\_APM\_M1\_STATUS\_CLR\_REG (0x00DC)



**HP\_APM\_M1\_REGION\_STATUS\_CLR** 配置清除异常状态。 (WT)

## Register 16.12. HP\_APM\_M1\_EXCEPTION\_INFO0\_REG (0x00E0)

**HP\_APM\_M1\_EXCEPTION\_REGION** 表示异常区域。(RO)

**HP\_APM\_M1\_EXCEPTION\_MODE** 表示异常模式。 (RO)

**HP\_APM\_M1\_EXCEPTION\_ID** 表示异常的 ID 信息。(RO)

## Register 16.13. HP\_APM\_M1\_EXCEPTION\_INFO1\_REG (0x00E4)

HP_APM_M1_EXCEPTION_ADDR
0

**HP\_APM\_M1\_EXCEPTION\_ADDR** 表示异常地址。 (RO)

#### Register 16.14. HP\_APM\_M2\_STATUS\_REG (0x00E8)

**HP\_APM\_M2\_EXCEPTION\_STATUS** 表示异常状态。

bit0: 1 代表权限不足

bit1: 1 代表地址越限

(RO)

## Register 16.15. HP\_APM\_M2\_STATUS\_CLR\_REG (0x00EC)

**HP\_APM\_M2\_REGION\_STATUS\_CLR** 配置清除异常状态。(WT)

## Register 16.16. HP\_APM\_M2\_EXCEPTION\_INFO0\_REG (0x00FO)

**HP\_APM\_M2\_EXCEPTION\_REGION** 表示异常区域。(RO)

**HP\_APM\_M2\_EXCEPTION\_MODE** 表示异常模式。 (RO)


**HP\_APM\_M2\_EXCEPTION\_ID** 表示异常的 ID 信息。(RO)

## Register 16.17. HP\_APM\_M2\_EXCEPTION\_INFO1\_REG (0x00F4)

The diagram illustrates the structure of the `HP_APM_M2_EXCEPTION_ADDR` register. It consists of two main fields: a 32-bit `HP_APM_M2_EXCEPTION_ADDR` field at the top, which is further divided into a 31-bit `HP_APM_M2_EXCEPTION_ADDR[31:0]` field and a 1-bit `HP_APM_M2_EXCEPTION_ADDR[0]` field; and a 32-bit `HP_APM_M2_EXCEPTION_ADDR[0]` field at the bottom.

**HP\_APM\_M2\_EXCEPTION\_ADDR** 表示异常地址。(RO)

## Register 16.18. HP\_APM\_M3\_STATUS\_REG (0x00F8)



The diagram shows the bit layout of Register 16.18. HP\_APM\_M3\_STATUS\_REG. It consists of 32 bits, labeled from 31 to 0. Bit 31 is labeled '(reserved)'. Bits 29 to 0 are all labeled '0'. Bit 2 is labeled '2' and bit 1 is labeled '1'. Bit 0 is labeled '0' and has a label 'Reset' below it. A diagonal label 'HP\_APM\_M3\_EXCEPTION\_STATUS' spans across the register.

31	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0			
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0


**HP\_APM\_M3\_EXCEPTION\_STATUS** 表示异常状态。

bit0: 1 代表权限不足

bit1: 1 代表地址越限

(RO)

## Register 16.19. HP\_APM\_M3\_STATUS\_CLR\_REG (0x00FC)




The diagram shows the bit layout of Register 16.19. HP\_APM\_M3\_STATUS\_CLR\_REG. It consists of 32 bits, labeled from 31 to 0. Bit 31 is labeled '(reserved)'. Bits 29 to 0 are all labeled '0'. Bit 2 is labeled '1' and bit 1 is labeled '0'. Bit 0 is labeled '0' and has a label 'Reset' below it. A diagonal label 'HP\_APM\_M3\_REGION\_STATUS\_CLR' spans across the register.

31	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0			
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

**HP\_APM\_M3\_REGION\_STATUS\_CLR** 配置清除异常状态。 (WT)

## Register 16.20. HP\_APM\_M3\_EXCEPTION\_INFO0\_REG (0x0100)



The diagram shows the bit layout of Register 16.20. HP\_APM\_M3\_EXCEPTION\_INFO0\_REG. It consists of 32 bits, labeled from 31 to 0. Bit 31 is labeled '(reserved)'. Bits 29 to 0 are labeled with field names: bit 23 is 'HP\_APM\_M3\_EXCEPTION\_ID', bit 18 is 'HP\_APM\_M3\_EXCEPTION\_MODE', and bit 0 is 'HP\_APM\_M3\_EXCEPTION\_REGION'. Bit 2 is labeled '2' and bit 1 is labeled '1'. Bit 0 is labeled '0' and has a label 'Reset' below it. A diagonal label 'HP\_APM\_M3\_EXCEPTION\_REGION' spans across the register.

31	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0			
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

**HP\_APM\_M3\_EXCEPTION\_REGION** 表示异常区域。 (RO)

**HP\_APM\_M3\_EXCEPTION\_MODE** 表示异常模式。 (RO)

**HP\_APM\_M3\_EXCEPTION\_ID** 表示异常的 ID 信息。 (RO)

## Register 16.21. HP\_APM\_M3\_EXCEPTION\_INFO1\_REG (0x0104)

HP_AP_M3_EXCEPTION_ADDR	
31	0
Reset	

**HP\_APM\_M3\_EXCEPTION\_ADDR** 表示异常地址。(RO)

## Register 16.22. HP\_APM\_INT\_EN\_REG (0x0108)

31						4	3	2	1	0														
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

(reserved)

HP\_APM\_M3\_APM\_INT\_EN  
HP\_APM\_M2\_APM\_INT\_EN  
HP\_APM\_M1\_APM\_INT\_EN  
HP\_APM\_MO\_APM\_INT\_EN

**HP\_APM\_MO\_APM\_INT\_EN** 配置是否使能 APM MO 中断。

- 0: 禁用  
1: 使能  
(R/W)

**HP\_APM\_M1\_APM\_INT\_EN** 配置是否使能 APM M1 中断。

- 0: 禁用  
1: 使能  
(R/W)

**HP\_APM\_M2\_APM\_INT\_EN** 配置是否使能 APM M2 中断。

- 0: 禁用  
1: 使能  
(R/W)

**HP\_APM\_M3\_APM\_INT\_EN** 配置是否使能 APM M3 中断。

- 0: 禁用  
1: 使能  
(R/W)

## Register 16.23. HP\_APM\_CLOCK\_GATE\_REG (0x010C)

**HP\_APM\_CLK\_EN** 配置是否保持时钟始终开启。

- 0: 使能自动时钟门控  
1: 保持时钟始终开启  
(R/W)

#### Register 16.24. HP\_APM\_DATE\_REG (0x07FC)

(reserved)				HP_APM_DATE
31	28	27		0
0	0	0	0	0x2205240

**HP\_APM\_DATE** 版本控制寄存器。 (R/W)


### 16.7.2 低功耗 APM 寄存器描述 (LP\_APM\_REG)

## Register 16.25. LP\_APM\_REGION\_FILTER\_EN\_REG (0x0000)

**LP\_APM\_REGION\_FILTER\_EN** 配置 bit  $n$ (0-3) 使能区域  $n$  的地址范围。

- 0: 禁用  
1: 使能  
(R/W)

Register 16.26. LP\_APM\_REGION $n$ \_ADDR\_START\_REG ( $n$ : 0-3) (0x0004+0xC\* $n$ )



LP\_APM\_REGION $n$ \_ADDR\_START 配置区域  $n$  的起始地址。 (R/W)

Register 16.27. LP\_APM\_REGION $n$ \_ADDR\_END\_REG ( $n$ : 0-3) (0x0008+0xC\* $n$ )



LP\_APM\_REGION $n$ \_ADDR\_END 配置区域  $n$  的结束地址。 (R/W)

Register 16.28. LP\_APM\_REGION $n$ \_ATTR\_REG ( $n$ : 0-3) (0x000C+0xC\*n)

31	11	10	9	8	7	6	5	4	3	2	1	0
0 0												

Reset

**LP\_APM\_REGION $n$ \_RO\_X** 配置 REE0 模式下对区域  $n$  的执行权限。 (R/W)

**LP\_APM\_REGION $n$ \_RO\_W** 配置 REE0 模式下对区域  $n$  的写入权限。 (R/W)

**LP\_APM\_REGION $n$ \_RO\_R** 配置 REE0 模式下对区域  $n$  的读取权限。 (R/W)

**LP\_APM\_REGION $n$ \_R1\_X** 配置 REE1 模式下对区域  $n$  的执行权限。 (R/W)

**LP\_APM\_REGION $n$ \_R1\_W** 配置 REE1 模式下对区域  $n$  的写入权限。 (R/W)

**LP\_APM\_REGION $n$ \_R1\_R** 配置 REE1 模式下对区域  $n$  的读取权限。 (R/W)

**LP\_APM\_REGION $n$ \_R2\_X** 配置 REE2 模式下对区域  $n$  的执行权限。 (R/W)

**LP\_APM\_REGION $n$ \_R2\_W** 配置 REE2 模式下对区域  $n$  的写入权限。 (R/W)

**LP\_APM\_REGION $n$ \_R2\_R** 配置 REE2 模式下对区域  $n$  的读取权限。 (R/W)

## Register 16.29. LP\_APM\_FUNC\_CTRL\_REG (0x00C4)

31	2	1	0
0 0			

Reset

**LP\_APM\_MO\_FUNC\_EN** 配置使能 APM MO 权限检查。 (R/W)

**LP\_APM\_M1\_FUNC\_EN** 配置使能 APM M1 权限检查。 (R/W)

## Register 16.30. LP\_APM\_MO\_STATUS\_REG (0x00C8)

The diagram shows the bit layout of Register 16.30. The register is 32 bits wide, labeled from 31 to 0. Bit 31 is labeled '(reserved)'. Bits 29 to 0 are all labeled '0'. Bit 2 is labeled 'LP\_APM\_MO\_EXCEPTION\_STATUS' and has two sub-fields: bit 1 and bit 0. Bit 1 is labeled 'Reset'.

31	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0			
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

**LP\_APM\_MO\_EXCEPTION\_STATUS** 表示异常状态。

bit0: 1 代表权限不足

bit1: 1 代表地址越限

(RO)

## Register 16.31. LP\_APM\_MO\_STATUS\_CLR\_REG (0x00CC)

The diagram shows the bit layout of Register 16.31. The register is 32 bits wide, labeled from 31 to 0. Bit 31 is labeled '(reserved)'. Bits 29 to 0 are all labeled '0'. Bit 2 is labeled 'LP\_APM\_MO\_REGION\_STATUS\_CLR' and has two sub-fields: bit 1 and bit 0. Bit 0 is labeled 'Reset'.

31	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0			
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

**LP\_APM\_MO\_REGION\_STATUS\_CLR** 配置清除异常状态。 (WT)

## Register 16.32. LP\_APM\_MO\_EXCEPTION\_INFO0\_REG (0x00D0)

The diagram shows the bit layout of Register 16.32. The register is 32 bits wide, labeled from 31 to 0. Bits 31 to 23 are labeled '(reserved)'. Bits 22 to 15 are labeled 'LP\_APM\_MO\_EXCEPTION\_ID'. Bits 14 to 4 are labeled '(reserved)'. Bits 3 to 0 are labeled 'LP\_APM\_MO\_EXCEPTION\_MODE'. Bit 0 is labeled 'LP\_APM\_MO\_EXCEPTION\_REGION' and has two sub-fields: bit 3 and bit 0. Bit 0 is labeled 'Reset'.


31	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0			
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

**LP\_APM\_MO\_EXCEPTION\_REGION** 表示异常区域。 (RO)

**LP\_APM\_MO\_EXCEPTION\_MODE** 表示异常模式。 (RO)


**LP\_APM\_MO\_EXCEPTION\_ID** 表示异常 ID 信息。 (RO)

## Register 16.33. LP\_APM\_M0\_EXCEPTION\_INFO1\_REG (0x00D4)



**LP\_APM\_M0\_EXCEPTION\_ADDR** 表示异常地址。 (RO)

## Register 16.34. LP\_APM\_M1\_STATUS\_REG (0x00D8)




**LP\_APM\_M1\_EXCEPTION\_STATUS** 表示异常状态。

bit0: 1 代表权限不足

bit1: 1 代表地址越限

(RO)

## Register 16.35. LP\_APM\_M1\_STATUS\_CLR\_REG (0x00DC)



**LP\_APM\_M1\_REGION\_STATUS\_CLR** 配置清除异常状态。 (WT)

## Register 16.36. LP\_APM\_M1\_EXCEPTION\_INFO0\_REG (0x00E0)

The diagram shows the bit field layout of Register 16.36. It consists of a 32-bit register divided into four main sections: a 1-bit reserved field at the top, followed by a 16-bit field labeled <LP\_APM\_M1\_EXCEPTION\_ID>, a 16-bit field labeled <LP\_APM\_M1\_EXCEPTION\_MODE>, another 1-bit reserved field, and finally a 4-bit field labeled <LP\_APM\_M1\_EXCEPTION\_REGION> at the bottom right. The bottom right field includes a 'Reset' button.

31	23	22	18	17	16	15	4	3	0
0	0	0	0	0	0	0	0	0	Reset

**LP\_APM\_M1\_EXCEPTION\_REGION** 表示异常区域。 (RO)

**LP\_APM\_M1\_EXCEPTION\_MODE** 表示异常模式。 (RO)

**LP\_APM\_M1\_EXCEPTION\_ID** 表示异常 ID 信息。 (RO)

## Register 16.37. LP\_APM\_M1\_EXCEPTION\_INFO1\_REG (0x00E4)

The diagram shows the bit field layout of Register 16.37. It consists of a 32-bit register divided into two main sections: a 16-bit field labeled <LP\_APM\_M1\_EXCEPTION\_ADDR> at the top, and a 16-bit field labeled <LP\_APM\_M1\_EXCEPTION\_ADDR> at the bottom right, which also includes a 'Reset' button.

31	0
0	Reset

**LP\_APM\_M1\_EXCEPTION\_ADDR** 表示异常地址。 (RO)

## Register 16.38. LP\_APM\_INT\_EN\_REG (0x00E8)

The register is 32 bits wide. Bits 31:0 are labeled '(reserved)'. Bits 29:0 are labeled 'LP\_APM\_M1\_APM\_INT\_EN'. Bits 28:0 are labeled 'LP\_APM\_MO\_APM\_INT\_EN'. Bit 27 is labeled 'Reset'.

31			2	1	0
0	0	0	0	0	0

**LP\_APM\_MO\_APM\_INT\_EN** 配置使能 APM MO 中断。

0: 禁用

1: 使能

(R/W)

**LP\_APM\_M1\_APM\_INT\_EN** 配置使能 APM M1 中断。

0: 禁用

1: 使能

(R/W)

## Register 16.39. LP\_APM\_CLOCK\_GATE\_REG (0x00EC)

The register is 32 bits wide. Bits 31:0 are labeled '(reserved)'. Bit 27 is labeled 'LP\_APM\_CLK\_EN'. Bit 26 is labeled 'Reset'.

31			1	0
0	0	0	0	0

**LP\_APM\_CLK\_EN** 配置是否保持时钟始终开启。

0: 使能自动时钟门控

1: 保持时钟始终开启

(R/W)

## Register 16.40. LP\_APM\_DATE\_REG (0x00FC)

The register is 32 bits wide. Bits 31:0 are labeled '(reserved)'. Bits 28:27 are labeled 'LP\_APM\_DATE'. Bits 26:0 are labeled '0x2205240'. Bit 25 is labeled 'Reset'.

31	28	27			0
0	0	0	0	0x2205240	Reset

**LP\_APM\_DATE** 版本控制寄存器。 (R/W)

### 16.7.3 低功耗 APMO 寄存器描述 (LP\_APMO\_REG)

Register 16.41. LP\_APMO\_REGION\_FILTER\_EN\_REG (0x0000)

(reserved)			LP_APMO_REGION_FILTER_EN	
31			4   3      0	0x1      Reset
0 0				

LP\_APMO\_REGION\_FILTER\_EN 配置 bit  $n$ (0-3) 使能区域  $n$ .

- 0: 禁用
  - 1: 使能
- (R/W)

Register 16.42. LP\_APMO\_REGION $n$ \_ADDR\_START\_REG ( $n$ : 0-3) (0x0004+0xC\*n)

LP_APMO_REGION $n$ _ADDR_START		
31	0	Reset
0		

LP\_APMO\_REGION $n$ \_ADDR\_START 配置区域  $n$  的起始地址。 (R/W)

Register 16.43. LP\_APMO\_REGION $n$ \_ADDR\_END\_REG ( $n$ : 0-3) (0x0008+0xC\*n)

LP_APMO_REGION $n$ _ADDR_END		
31	0	Reset
0xffffffff		

LP\_APMO\_REGION $n$ \_ADDR\_END 配置区域  $n$  的结束地址。 (R/W)

Register 16.44. LP\_APMO\_REGION $n$ \_ATTR\_REG ( $n$ : 0-3) (0x000C+0xC\*n)

31	11	10	9	8	7	6	5	4	3	2	1	0	
0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

LP\_APMO\_REGION $n$ \_RO\_X 配置 REE0 模式下对区域  $n$  的执行权限。 (R/W)

LP\_APMO\_REGION $n$ \_RO\_W 配置 REE0 模式下对区域  $n$  的写入权限。 (R/W)

LP\_APMO\_REGION $n$ \_RO\_R 配置 REE0 模式下对区域  $n$  的读取权限。 (R/W)

LP\_APMO\_REGION $n$ \_R1\_X 配置 REE1 模式下对区域  $n$  的执行权限。 (R/W)

LP\_APMO\_REGION $n$ \_R1\_W 配置 REE1 模式下对区域  $n$  的写入权限。 (R/W)

LP\_APMO\_REGION $n$ \_R1\_R 配置 REE1 模式下对区域  $n$  的读取权限。 (R/W)

LP\_APMO\_REGION $n$ \_R2\_X 配置 REE2 模式下对区域  $n$  的执行权限。 (R/W)

LP\_APMO\_REGION $n$ \_R2\_W 配置 REE2 模式下对区域  $n$  的写入权限。 (R/W)

LP\_APMO\_REGION $n$ \_R2\_R 配置 REE2 模式下对区域  $n$  的读取权限。 (R/W)

## Register 16.45. LP\_APMO\_FUNC\_CTRL\_REG (0x00C4)

31	11	10	9	8	7	6	5	4	3	2	1	0	
0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

LP\_APMO\_MO\_FUNC\_EN 配置使能 APM MO 权限检查。 (R/W)

## Register 16.46. LP\_APMO\_MO\_STATUS\_REG (0x00C8)

The diagram shows the bit field layout of Register 16.46. The register is 32 bits wide, labeled '31' at the top left. A label '(reserved)' is positioned above the bit 31 position. Bit 31 is set to 0. Bit 2 is labeled 'LP\_APMO\_MO\_EXCEPTION\_STATUS'. Bits 1 and 0 are grouped together and labeled 'Reset'. Bit 0 is also labeled '(RO)'.

31			2	1	0
0	0	0	0	0	0

LP\_APMO\_MO\_EXCEPTION\_STATUS  
(RO)  
Reset

LP\_APMO\_MO\_EXCEPTION\_STATUS 表示异常状态。

bit0: 1 代表权限不足

bit1: 1 代表地址越限

(RO)

## Register 16.47. LP\_APMO\_MO\_STATUS\_CLR\_REG (0x00CC)

The diagram shows the bit field layout of Register 16.47. The register is 32 bits wide, labeled '31' at the top left. A label '(reserved)' is positioned above the bit 31 position. Bit 31 is set to 0. Bit 1 is labeled 'LP\_APMO\_MO\_REGION\_STATUS\_CLR'. Bit 0 is labeled 'Reset'.

31			1	0	
0	0	0	0	0	0

LP\_APMO\_MO\_REGION\_STATUS\_CLR  
Reset

LP\_APMO\_MO\_REGION\_STATUS\_CLR 配置清除异常状态。 (WT)

## Register 16.48. LP\_APMO\_MO\_EXCEPTION\_INFO0\_REG (0x00D0)

The diagram shows the layout of Register 16.48. It consists of a 32-bit register with the following bit assignments:

- Bit 31:** (reserved)
- Bit 23:** (reserved)
- Bit 22:** (reserved)
- Bit 18:** LP\_APMO\_MO\_EXCEPTION\_ID
- Bit 17:** LP\_APMO\_MO\_EXCEPTION\_MODE
- Bit 16:** (reserved)
- Bit 15:** (reserved)
- Bit 4:** (reserved)
- Bit 3:** (reserved)
- Bit 0:** Reset

LP\_APMO\_MO\_EXCEPTION\_REGION 表示异常区域。 (RO)

LP\_APMO\_MO\_EXCEPTION\_MODE 表示异常模式。 (RO)

LP\_APMO\_MO\_EXCEPTION\_ID 表示异常的 ID 信息。 (RO)

## Register 16.49. LP\_APMO\_MO\_EXCEPTION\_INFO01\_REG (0x00D4)

The diagram shows the layout of Register 16.49. It consists of a 32-bit register with the following bit assignments:

- Bit 31:** (reserved)
- Bit 0:** LP\_APMO\_MO\_EXCEPTION\_ADDR
- Reset:** (R/W)

LP\_APMO\_MO\_EXCEPTION\_ADDR 表示异常地址。 (RO)

## Register 16.50. LP\_APMO\_INT\_EN\_REG (0x00D8)

The diagram shows the layout of Register 16.50. It consists of a 32-bit register with the following bit assignments:

- Bit 31:** (reserved)
- Bit 1:** (reserved)
- Bit 0:** LP\_APMO\_MO\_ARM\_INT\_EN
- Reset:** (R/W)

LP\_APMO\_MO\_APM\_INT\_EN 配置是否使能 APM MO 中断。

0: 禁用

1: 使能

(R/W)

Register 16.51. LP\_APMO\_CLOCK\_GATE\_REG (0x00DC)

The diagram shows the bit field layout of Register 16.51. The register is 32 bits wide, with bit 31 at the top and bit 0 at the bottom. Bit 31 is labeled '(reserved)'. Bit 0 is labeled 'LP\_APMO\_CLK\_EN' and has a 'Reset' value of 1. The entire bit field is labeled 'LP\_APMO\_CLOCK\_GATE\_REG'.

31	0
0 0	1 0
Reset	

**LP\_APMO\_CLK\_EN** 配置是否保持时钟始终开启。

- 0: 使能自动时钟门控
  - 1: 保持时钟始终开启
- (R/W)

Register 16.52. LP\_APMO\_DATE\_REG (0x07FC)

The diagram shows the bit field layout of Register 16.52. The register is 32 bits wide, with bit 31 at the top and bit 0 at the bottom. Bit 31 is labeled '(reserved)'. Bit 27 is labeled 'LP\_APMO\_DATE' and has a 'Reset' value of 0. The entire bit field is labeled 'LP\_APMO\_DATE\_REG'.

31	28	27	0
0 0 0 0	0x2205240		
Reset			

**LP\_APMO\_DATE** 版本控制寄存器。 (R/W)

#### 16.7.4 高性能 TEE 寄存器描述

Register 16.53. TEE\_M $n$ \_MODE\_CTRL\_REG ( $n$ : 0-31) (0x0000+0x4\*n)

The diagram shows the bit field layout of Register 16.53. The register is 32 bits wide, with bit 31 at the top and bit 0 at the bottom. Bit 31 is labeled '(reserved)'. Bit 2 is labeled 'TEE\_M $n$ \_MODE' and has a 'Reset' value of 0. The entire bit field is labeled 'TEE\_M $n$ \_MODE\_CTRL\_REG'.

31	2	1	0
0 0	Reset		

**TEE\_M $n$ \_MODE** 配置 M $n$  安全模式。

- 0: tee\_mode
  - 1: ree\_mode0
  - 2: ree\_mode1
  - 3: ree\_mode2
- (R/W)

## Register 16.54. TEE\_CLOCK\_GATE\_REG (0x0080)

**TEE\_CLK\_EN** 配置是否保持时钟始终开启。

- O: 使能自动时钟门控  
1: 保持时钟始终开启  
(R/W)

## Register 16.55. TEE\_DATE\_REG (0x0FFC)

TEE_DATE_REG			
(reserved)			
31	28	27	0
0	0	0	0

0x2205282

Reset

**TEE\_DATE\_REG** 版本控制寄存器 (R/W)

## 16.7.5 低功耗 TEE 寄存器描述

## Register 16.56. LP\_TEE\_MO\_MODE\_CTRL\_REG (0x0000)

**LP\_TEE\_MO\_MODE** 配置 MO 安全模式。

- O: tee\_mode  
1: ree\_mode0  
2: ree\_mode1  
3: ree\_mode2  
(R/W)

## Register 16.57. LP\_TEE\_CLOCK\_GATE\_REG (0x0004)

**LP\_TEE\_CLK\_EN** 配置是否保持时钟始终开启。

- 0: 使能自动时钟门控  
1: 保持时钟始终开启  
(R/W)

#### Register 16.58. LP\_TEE\_FORCE\_ACC\_HP\_REG (0x0090)

**LP\_TEE\_FORCE\_ACC\_HPMEM\_EN** 配置是否允许 LP CPU 强制访问 HP\_MEM。

- 0: 禁止强制访问 HP\_MEM  
1: 使能强制访问 HP\_MEM  
(R/W)

## Register 16.59. LP\_TEE\_DATE\_REG (0x00FC)

31	28	27		0
0	0	0	0	Reset

**LP\_TEE\_DATE** 版本控制寄存器 (R/W)

# 第 17 章

## 系统寄存器

### 17.1 概述

ESP32-C6 支持 17.2 主要特性 小节中列出的一系列辅助芯片功能，并通过寄存器进行配置。本章提供了配置这些功能的寄存器描述。

### 17.2 主要特性

ESP32-C6 的系统寄存器可用于控制以下外设和核心模块：

- 外部存储器加密/解密
- 防 DPA 攻击安全
- HP/LP 核心调试
- 总线超时保护

### 17.3 功能描述

#### 17.3.1 外部存储器加密/解密配置

`HP_SYSTEM_EXTERNAL_DEVICE_ENCRYPT_DECRYPT_CONTROL_REG` 配置外部存储器的加密和解密选项。

详细信息，请参考章节 25 片外存储器加密与解密 (XTS\_AES).

#### 17.3.2 防 DPA 攻击安全控制

ESP32-C6 在硬件层面上具有防差分功耗分析 (DPA) 攻击的双重保护机制。

- 首先，ESP32-C6 在对称加密运算过程中引入了 mask 机制，通过掩盖运算过程中的真实数据来干扰功耗轨迹。这种安全机制不可关闭。
- 其次，运算时所选用的时钟会动态实时变化，模糊化运算过程中的功耗轨迹。对于此种安全机制，ESP32-C6 提供四种安全级别供用户选用，以适应不同的应用。

表 17.3-1. 安全等级

安全等级	对应值	PLL_CLK (MHz)	XTAL_CLK (MHz)
SEC_DPA_OFF	0	160	40
SEC_DPA_LOW	1	(120,160] <sup>A</sup>	(20,40] <sup>A</sup>
SEC_DPA_MIDDLE	2	(96,160] <sup>A</sup>	(33.3,40] <sup>A</sup>
SEC_DPA_HIGH	3	(80,160] <sup>A</sup>	(10,40] <sup>A</sup>

<sup>A</sup> (x,y] 表示工作频率大于 x Hz，等于或小于 y Hz。

默认情况下，寄存器 [HP\\_SYSTEM\\_SEC\\_DPA\\_CONF\\_REG](#) 中的字段 [HP\\_SYSTEM\\_SEC\\_DPA\\_CFG\\_SEL](#) 置 0。此时，安全等级由 eFuse 字段 [EFUSE\\_SEC\\_DPA\\_LEVEL](#) 决定。若字段 [HP\\_SYSTEM\\_SEC\\_DPA\\_CFG\\_SEL](#) 置 1，则安全等级由寄存器 [HP\\_SYSTEM\\_SEC\\_DPA\\_CONF\\_REG](#) 中的 [HP\\_SYSTEM\\_SEC\\_DPA\\_CFG\\_LEVEL](#) 决定。

### 17.3.3 HP/LP 核心调试控制

下列寄存器用于在 HP CPU 和 LP CPU 之间进行调试。有关如何调试 HP CPU 和 LP CPU 的更多信息，请参阅章节 1 高性能处理器 中的 1.10 调试 小节。

- [HP\\_SYSTEM\\_CORE\\_DEBUG\\_RUNSTALL\\_ENABLE](#): 使能此位，启用 HP CPU 和 LP CPU 之间的 RunStall 功能。

### 17.3.4 总线超时保护

ESP32-C6 可以通过配置寄存器启用超时保护功能并配置超时阈值。当一次传输开始时，每个时钟周期都将使超时保护模块内部的计数器增加 1。当累积值小于超时阈值，并且总线收到从属设备的响应时，清除内部计数器。当累积值大于超时阈值时，如果从属设备尚未对传输作出响应，超时保护模块将强制拉高总线返回信号。同时，模块会报告中断情况，并记录异常访问地址和主站 ID。

#### 17.3.4.1 CPU 外设超时保护寄存器

[HP\\_SYSTEM\\_CPU\\_PERI\\_TIMEOUT\\_CONF\\_REG](#) 是对访问 CPU 外设寄存器的超时保护配置寄存器。CPU 外设是指地址段落在 0x600C\_0000 ~ 0x600C\_FFFF 区段中的外设或模块。请参考章节 5 系统和存储器 中的 5.3.5 模块/外设地址空间映射 小节，获取对应的外设信息。

发生超时异常时，会抛出 [CPU\\_PERI\\_TIMEOUT\\_INTR](#) 中断。

- [HP\\_SYSTEM\\_CPU\\_PERI\\_TIMEOUT\\_CONF\\_REG](#): 开启超时保护，配置超时阈值。
- [HP\\_SYSTEM\\_CPU\\_PERI\\_TIMEOUT\\_ADDR\\_REG](#): 超时发生时，该寄存器将记录超时发生的地址。
- [HP\\_SYSTEM\\_CPU\\_PERI\\_TIMEOUT\\_UID\\_REG](#): 超时发生时，该寄存器将记录超时发生的主站 ID。

#### 17.3.4.2 HP 外设超时保护寄存器

[HP\\_SYSTEM\\_HP\\_PERI\\_TIMEOUT\\_CONF\\_REG](#) 是对访问 HP 外设寄存器的超时保护配置寄存器。HP 外设是指地址段落在 0x6000\_0000 ~ 0x6009\_FFFF 区段中的外设或模块。请参考章节 5 系统和存储器 中的 5.3.5 模块/外设地址空间映射 小节，获取对应的外设信息。

发生超时异常时，会抛出 [HP\\_PERI\\_TIMEOUT\\_INTR](#) 中断。

- [HP\\_SYSTEM\\_HP\\_PERI\\_TIMEOUT\\_CONF\\_REG](#): 开启超时保护，配置超时阈值。

- `HP_SYSTEM_HP_PERI_TIMEOUT_ADDR_REG`: 超时发生时，该寄存器将记录超时发生的地址。
- `HP_SYSTEM_HP_PERI_TIMEOUT_UID_REG`: 超时发生时，该寄存器将记录超时发生的主站 ID。

### 17.3.4.3 LP 外设超时保护寄存器

`LP_PERI_BUS_TIMEOUT_CONF_REG` 是对访问 LP 外设寄存器的超时保护配置寄存器。LP 外设是指地址段落在 0x600B\_0000 ~ 0x600B\_FFFF 区段中的外设或模块。请参考章节 5 系统和存储器 中的 5.3.5 模块/外设地址空间映射 小节，获取对应的外设信息。

发生超时异常时，会抛出 `LP_PERI_TIMEOUT_INTR` 中断。

- `LP_PERI_BUS_TIMEOUT_CONF_REG`: 开启超时保护，配置超时阈值。
- `LP_PERI_BUS_TIMEOUT_ADDR_REG`: 超时发生时，该寄存器将记录超时发生的地址。
- `LP_PERI_BUS_TIMEOUT_UID_REG`: 超时发生时，该寄存器将记录超时发生的主站 ID。

## 17.4 寄存器列表

本小节的所有地址均为相对于系统寄存器基地址的地址偏移量（相对地址），具体基地址请见章节 5 系统和存储器 中的表 5.3-2。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

名称	描述	地址	访问
<b>配置寄存器</b>			
HP_SYSTEM_EXTERNAL_DEVICE_ENCRYPT_DECRYPT_CONTROL_REG	外部设备加密/解密配置寄存器	0x0000	R/W
HP_SYSTEM_SEC_DPA_CONF_REG	HP 防 DPA 攻击安全配置寄存器	0x0008	R/W
HP_SYSTEM_CORE_DEBUG_RUNSTALL_CONF_REG	核心调试 run-stall 配置寄存器	0x0040	R/W
<b>CPU 外设超时寄存器</b>			
HP_SYSTEM_CPU_PERI_TIMEOUT_CONF_REG	超时阈值、超时保护使能配置寄存器	0x000C	varies
HP_SYSTEM_CPU_PERI_TIMEOUT_ADDR_REG	超时访问地址信息寄存器	0x0010	RO
HP_SYSTEM_CPU_PERI_TIMEOUT_UID_REG	Master ID 和 Master 权限寄存器	0x0014	WTC
<b>HP 外设超时寄存器</b>			
HP_SYSTEM_HP_PERI_TIMEOUT_CONF_REG	超时阈值、超时保护使能配置寄存器	0x0018	varies
HP_SYSTEM_HP_PERI_TIMEOUT_ADDR_REG	超时访问地址信息寄存器	0x001C	RO
HP_SYSTEM_HP_PERI_TIMEOUT_UID_REG	Master ID 和 Master 权限寄存器	0x0020	WTC
<b>LP 外设超时寄存器</b>			
LP_PERI_BUS_TIMEOUT_CONF_REG	超时阈值、超时保护使能配置寄存器	0x0010	varies
LP_PERI_BUS_TIMEOUT_ADDR_REG	超时访问地址信息寄存器	0x0014	RO
LP_PERI_BUS_TIMEOUT_UID_REG	Master ID 和 Master 权限寄存器	0x0018	WTC
<b>版本寄存器</b>			
HP_SYSTEM_DATE_REG	日期和版本控制寄存器	0x03FC	R/W

## 17.5 寄存器

本小节的所有地址均为相对于系统寄存器基址的地址偏移量（相对地址），具体基址请见章节 5 系统和存储器 中的表 5.3-2。

## Register 17.1: HP\_SYSTEM\_EXTERNAL\_DEVICE\_ENCRYPT\_DECRYPT\_CONTROL\_REG (0x0000)

**HP\_SYSTEM\_ENABLE\_SPI\_MANUAL\_ENCRYPT** 配置是否在 SPI Boot 模式下开启 MSPI XTS 手动加密。

0: 关闭

1: 开启

(R/W)

自动解密

卷之三

卷一

(B/W)

(18/19)

**HF\_SYSTEM\_ENABLE\_DOWNLOAD\_MANUAL\_ENCRYPT** 配置是否在下载 BOOT 模式下开启 MSPI XTS 手动加密。  
0：关闭  
1：开启

0. 天朝

## 1. 开启 VB(M)

(R/W)

## Register 17.2. HP\_SYSTEM\_SEC\_DPA\_CONF\_REG (0x0008)

			HP_SYSTEM_SEC_DPA_CFG_SEL		
			HP_SYSTEM_SEC_DPA_LEVEL		
			(reserved)		
31			3	2	1 0
0	0	0	0	0	0 0x0 Reset

**HP\_SYSTEM\_SEC\_DPA\_LEVEL** 配置是否开启防 DPA 攻击。仅当 [HP\\_SYSTEM\\_SEC\\_DPA\\_CFG\\_SEL](#) 置 0 时可用。

0: 关闭

1-3: 开启。值越大，安全等级越高，防 DPA 攻击的能力就越强。不过，硬件加密加速器的计算开销也随之增加。

(R/W)

**HP\_SYSTEM\_SEC\_DPA\_CFG\_SEL** 配置选择 **HP\_SYSTEM\_SEC\_DPA\_LEVEL** 或是 EFUSE\_SEC\_DPA\_LEVEL (eFuse 寄存器) 来控制 DPA 等级。

0: 选择 EFUSE\_SEC\_DPA\_LEVEL

1: 选择 HP\_SYSTEM\_SEC\_DPA\_LEVEL

(R/W)

## Register 17.3. HP\_SYSTEM\_CORE\_DEBUG\_RUNSTALL\_CONF\_REG (0x0040)

			HP_SYSTEM_CORE_DEBUG_RUNSTALL_ENABLE		
			(reserved)		
31			1	0	
0	0	0	0	0	0 0x0 Reset

**HP\_SYSTEM\_CORE\_DEBUG\_RUNSTALL\_ENABLE** 配置是否在 HP CPU 和 LP CPU 之间启用调试 RunStall 功能。

0: 关闭

1: 开启

(R/W)

## Register 17.4. HP\_SYSTEM\_CPU\_PERI\_TIMEOUT\_CONF\_REG (0x000C)

The diagram shows the bit field layout of Register 17.4. The register is 32 bits wide, with bit 31 being the most significant bit and bit 0 being the least significant bit. Bit 31 is labeled '(reserved)'. Bits 18, 17, 16, and 15 are labeled 'HP\_SYSTEM\_CPU\_PERI\_TIMEOUT\_THRES'. Bits 10 and 9 are labeled 'HP\_SYSTEM\_CPU\_PERI\_TIMEOUT\_INT\_CLEAR'. Bits 8 and 7 are labeled 'HP\_SYSTEM\_CPU\_PERI\_TIMEOUT\_PROTECT\_EN'. Bits 0 and 1 are labeled 'Reset'.

31	18	17	16	15	0
0	0	0	0	0	0xffff Reset

**HP\_SYSTEM\_CPU\_PERI\_TIMEOUT\_THRES** 配置总线访问 CPU 外设寄存器的超时阈值，与时钟域的时钟周期数相对应。 (R/W)

**HP\_SYSTEM\_CPU\_PERI\_TIMEOUT\_INT\_CLEAR** 配置是否清除超时中断。

- 0: 无效
- 1: 清除超时中断  
(WT)

**HP\_SYSTEM\_CPU\_PERI\_TIMEOUT\_PROTECT\_EN** 配置是否启用访问 CPU 外设寄存器的超时保护。

- 0: 关闭
- 1: 开启  
(R/W)

## Register 17.5. HP\_SYSTEM\_CPU\_PERI\_TIMEOUT\_ADDR\_REG (0x0010)

The diagram shows the bit field layout of Register 17.5. The register is 32 bits wide, with bit 31 being the most significant bit and bit 0 being the least significant bit. Bit 31 is labeled 'HP\_SYSTEM\_CPU\_PERI\_TIMEOUT\_ADDR'. Bits 0 and 1 are labeled 'Reset'.

31	0
0x0000000	Reset

**HP\_SYSTEM\_CPU\_PERI\_TIMEOUT\_ADDR** 表示异常访问的地址信息。 (RO)

## Register 17.6. HP\_SYSTEM\_CPU\_PERI\_TIMEOUT\_UID\_REG (0x0014)

**HP\_SYSTEM\_CPU\_PERI\_TIMEOUT\_UID** 表示超时发生时的主站 ID [4:0] 和主站权限 [6:5]。该寄存器将在清除超时中断后清除。(WTC)

## Register 17.7. HP\_SYSTEM\_HP\_PERI\_TIMEOUT\_CONF\_REG (0x0018)

**HP\_SYSTEM\_HP\_PERI\_TIMEOUT\_THRES** 配置总线访问 HP 外设寄存器的超时阈值，单位为时钟域的时钟周期数。(R/W)

**HP\_SYSTEM\_HP\_PERI\_TIMEOUT\_INT\_CLEAR** 写1清除超时中断。(WT)

**HP\_SYSTEM\_HP\_PERI\_TIMEOUT\_PROTECT\_EN** 配置是否启用访问 HP 外设寄存器的超时保护。

0: 关闭

1: 开启

乐鑫信息科技

## Register 17.8. HP\_SYSTEM\_HP\_PERI\_TIMEOUT\_ADDR\_REG (0x001C)

HP\_SYSTEM\_HP\_PERI\_TIMEOUT\_ADDR

31	0
0x000000	Reset

**HP\_SYSTEM\_HP\_PERI\_TIMEOUT\_ADDR** 表示异常访问的地址信息。(RO)

## Register 17.9. HP\_SYSTEM\_HP\_PERI\_TIMEOUT\_UID\_REG (0x0020)

HP\_SYSTEM\_HP\_PERI\_TIMEOUT\_UID

(reserved)

31	7	6	0
0 0	0x0	Reset	

**HP\_SYSTEM\_HP\_PERI\_TIMEOUT\_UID** 表示超时发生时的主站 ID [4:0] 和主站权限 [6:5]。该寄存器将在清除超时中断后清除。(WTC)

## Register 17.10. LP\_PERI\_BUS\_TIMEOUT\_CONF\_REG (0x0010)

The diagram shows the bit field layout of Register 17.10. The register is 32 bits wide, with bit 31 being the most significant bit and bit 0 being the least significant bit. The bit fields are:

- (reserved)**: Bits 31 to 18.
- LP\_PERI\_BUS\_TIMEOUT\_THRES**: Bits 17 to 15.
- LP\_PERI\_BUS\_TIMEOUT\_PROTECT\_EN**: Bit 16.
- LP\_PERI\_BUS\_TIMEOUT\_INT\_CLEAR**: Bit 15.
- 0**: Bit 14.
- 0xffff**: Bits 13 to 0.
- Reset**: A label at the far right indicating the reset value.

31	18	17	16	15	0
0	0	0	0	0	0
0	0	0	0	0	0
0	0	0	0	1	0
0xffff					Reset

**LP\_PERI\_BUS\_TIMEOUT\_THRES** 配置总线访问 LP 外设寄存器的超时阈值，单位为时钟域的时钟周期数。 (R/W)

**LP\_PERI\_BUS\_TIMEOUT\_INT\_CLEAR** 写 1 清除超时中断。 (WT)

**LP\_PERI\_BUS\_TIMEOUT\_PROTECT\_EN** 配置是否启用访问 LP 外设寄存器的超时保护。

- 0: 关闭
  - 1: 开启
- (R/W)

## Register 17.11. LP\_PERI\_BUS\_TIMEOUT\_ADDR\_REG (0x0014)

The diagram shows the bit field layout of Register 17.11. The register is 32 bits wide, with bit 31 being the most significant bit and bit 0 being the least significant bit. The bit fields are:

- LP\_PERI\_BUS\_TIMEOUT\_ADDR**: Bits 31 to 0.

31	0
0x0000000	Reset

**LP\_PERI\_BUS\_TIMEOUT\_ADDR** 表示异常访问的地址信息。 (RO)

## Register 17.12. LP\_PERI\_BUS\_TIMEOUT\_UID\_REG (0x0018)

The diagram shows the bit field layout of Register 17.12. The register is 32 bits wide. Bit 31 is labeled '(reserved)'. Bits 24 to 0 are labeled 'LP\_PERI\_BUS\_TIMEOUT\_UID'. Bit 6 is labeled '0' and bit 5 is labeled '0'. The value 0x0 is shown in the lower right, and 'Reset' is written below it.

31							7	6	0
0	0	0	0	0	0	0	0	0	0x0 Reset

**LP\_PERI\_BUS\_TIMEOUT\_UID** 表示超时发生时的主站 ID [4:0] 和主站权限 [6:5]。该寄存器将在清除超时中断后清除。(WTC)

## Register 17.13. HP\_SYSTEM\_DATE\_REG (0x03FC)

The diagram shows the bit field layout of Register 17.13. The register is 32 bits wide. Bit 31 is labeled '(reserved)'. Bits 28 to 27 are labeled 'HP\_SYSTEM\_DATE'. Bits 24 to 0 are labeled '0'. The value 0x2206110 is shown in the lower right, and 'Reset' is written below it.

31	28	27							0
0	0	0	0	0x2206110					

**HP\_SYSTEM\_DATE** 版本控制寄存器。(R/W)

# 第 18 章

## 辅助调试 (ASSIST\_DEBUG)

### 18.1 概述

辅助调试模块提供一套调试功能，可用于软件开发时进行调试定位问题所在。

### 18.2 主要特性

- **读写监测**: 监测高性能处理器 (High-Performance CPU, HP CPU) 总线是否在限定的存储器地址范围内进行读写操作，若在该地址范围内发生读写操作则触发中断。
- **栈指针 (SP) 监测**: 监测栈指针是否超出限定的范围，若超出范围则产生中断。
- **程序计数器 (PC) 记录**: 记录 PC，可以获得上一次 HP CPU 复位时的 PC 值。
- **总线访问记录**: 记录总线访问信息，当 HP CPU、低功耗处理器 (Low-Power CPU, LP CPU) 或 DMA 写了某个特殊值时，会记录此次写操作的总线类型、地址和 PC 值 (仅记录 HP CPU 写操作的 PC)，并将这些信息记录到 HP SRAM 中。

### 18.3 功能描述

#### 18.3.1 区域读写监测

为确认 HP CPU 是否在某段地址范围（即区域）进行过读写行为，辅助调试模块能够监测 HP CPU 的数据总线和外设总线，当总线在监测地址范围进行读写操作时会触发中断。辅助调试模块可同时监测数据总线在两段地址范围内的读写行为，假设命名为数据总线区域 0 和数据总线区域 1，外设总线也可同时监测两段地址范围，假设命名为外设总线区域 0 和外设总线区域 1。区域 0 和区域 1 根据需要进行配置。

#### 18.3.2 栈指针监测

为防止栈溢出或者错误的压栈弹栈，辅助调试模块能够监测栈指针，当栈指针超过限定的上下边界时会记录 PC 指针并产生中断，边界由软件进行配置。

#### 18.3.3 PC 记录

在某些时候软件开发者希望知道上次 HP CPU 复位时的 PC 指针。比如，在程序卡死只能复位时，开发者可能希望读取复位时的 PC 指针以便知道程序在哪里卡死，然后进行调试。辅助调试模块可以记录 HP CPU 复位时的 PC，方便开发者进行调试。

### 18.3.4 CPU/DMA 总线访问记录

辅助调试模块能够实时记录 HP CPU 数据总线、LP CPU 总线和 DMA 总线的写行为，当总线在某个范围内发生写操作或者在某个范围内写某个特定的值时，此次操作的总线类型、地址和 PC（仅记录 HP CPU 写操作的 PC）等信息会被记录下来，并按照一定的格式存储到 HP SRAM 中。

## 18.4 工作流程

### 18.4.1 区域监测和栈监测配置

区域监测可监测 HP CPU 的数据总线和外设总线的读写行为，每个总线可同时监测两个区域。详细监测模式如下。

- 数据总线读写监测
  - 监测数据总线在区域 0 是否进行读操作
  - 监测数据总线在区域 0 是否进行写操作
  - 监测数据总线在区域 1 是否进行读操作
  - 监测数据总线在区域 1 是否进行写操作
- 外设总线读写监测
  - 监测外设总线在区域 0 是否进行读操作
  - 监测外设总线在区域 0 是否进行写操作
  - 监测外设总线在区域 1 是否进行读操作
  - 监测外设总线在区域 1 是否进行写操作
- 栈指针监测
  - 监测栈指针是否越过上限
  - 监测栈指针是否越过下限

区域监测和栈监测的配置流程如下：

1. 配置监测区域和栈指针
  - 数据总线区域 0 由 `ASSIST_DEBUG_CORE_0_AREA_DRAM0_0_MIN_REG` 和 `ASSIST_DEBUG_CORE_0_AREA_DRAM0_0_MAX_REG` 进行配置。
  - 数据总线区域 1 由 `ASSIST_DEBUG_CORE_0_AREA_DRAM0_1_MIN_REG` 和 `ASSIST_DEBUG_CORE_0_AREA_DRAM0_1_MAX_REG` 进行配置。
  - 外设总线区域 0 由 `ASSIST_DEBUG_CORE_0_AREA_PIF_0_MIN_REG` 和 `ASSIST_DEBUG_CORE_0_AREA_PIF_0_MAX_REG` 进行配置。
  - 外设总线区域 1 由 `ASSIST_DEBUG_CORE_0_AREA_PIF_1_MIN_REG` 和 `ASSIST_DEBUG_CORE_0_AREA_PIF_1_MAX_REG` 进行配置。
  - 栈指针范围由 `ASSIST_DEBUG_CORE_0_SP_MIN_REG` 和 `ASSIST_DEBUG_CORE_0_SP_MAX_REG` 进行配置。

## 2. 配置中断

- 配置 ASSIST\_DEBUG\_CORE\_O\_INTR\_ENA\_REG 用于使能不同模式的中断。
- 配置 ASSIST\_DEBUG\_CORE\_O\_INTR\_RAW\_REG 用于查询不同模式的中断状态。
- 配置 ASSIST\_DEBUG\_CORE\_O\_INTR\_CLR\_REG 用于清除不同模式的中断。

## 3. 配置 ASSIST\_DEBUG\_CORE\_O\_MONTR\_ENA\_REG 使能不同的监测模式，可同时使能。

比如，若想监测数据总线地址 A 到地址 B 范围内是否进行过写操作，可通过数据总线区域 0 或者区域 1 进行监测，以区域 0 为例：

1. 配置 ASSIST\_DEBUG\_CORE\_O\_RCD\_PDEBUGEN 为 1，使能 HP CPU 更新 PC 信号给辅助调试模块。
2. 配置 ASSIST\_DEBUG\_CORE\_O\_AREA\_DRAMO\_O\_MIN\_REG 为 A 地址。
3. 配置 ASSIST\_DEBUG\_CORE\_O\_AREA\_DRAMO\_O\_MAX\_REG 为 B 地址。
4. 配置 ASSIST\_DEBUG\_CORE\_O\_INTR\_ENA\_REG bit[1] 使能数据总线区域 0 写监测中断。
5. 配置 ASSIST\_DEBUG\_CORE\_O\_MONTR\_ENA\_REG bit[1] 使能数据总线区域 0 写监测。
6. 配置中断矩阵将 ASSIST\_DEBUG\_INT 映射到 HP CPU 中断上（参考章节 10 中断矩阵 (INTMTX)）。
7. 发生中断后

- 读取 ASSIST\_DEBUG\_CORE\_O\_INTR\_RAW\_REG 确认是什么操作触发的中断。
- 如果是区域监测引发的中断，读取 ASSIST\_DEBUG\_CORE\_O\_AREA\_PC 可获取触发中断时刻的 PC 值，读取 ASSIST\_DEBUG\_CORE\_O\_AREA\_SP 可获取触发中断时刻的 SP 值。
- 如果是栈监测引发的中断，读取 ASSIST\_DEBUG\_CORE\_O\_SP\_PC 可获取触发中断时刻的 PC 值。
- 配置 ASSIST\_DEBUG\_CORE\_O\_INTR\_CLR\_REG 不同位可清除不同的中断。

## 18.4.2 PC 记录配置

配置 ASSIST\_DEBUG\_CORE\_O\_RCD\_PDEBUGEN 为 1，使能 HP CPU 更新 PC 信号给辅助调试模块。同时当 ASSIST\_DEBUG\_CORE\_O\_RCD\_RECORDEN 配置为 1 时，  
ASSIST\_DEBUG\_CORE\_O\_RCD\_PDEBUGPC\_REG 会去记录 HP CPU PC 信号，同时  
ASSIST\_DEBUG\_CORE\_O\_RCD\_PDEBUGSP\_REG 会记录 SP 值，否则保持原值。

当 CPU 发生复位时，ASSIST\_DEBUG\_CORE\_O\_RCD\_EN\_REG 会被复位，但是  
ASSIST\_DEBUG\_CORE\_O\_RCD\_PDEBUGPC\_REG 和 ASSIST\_DEBUG\_CORE\_O\_RCD\_PDEBUGSP\_REG 不会被  
复位，因此这两个寄存器会一直保持复位时刻的 PC 值和 SP 值。

## 18.4.3 CPU/DMA 总线访问记录配置

总线访问记录的配置流程如下：

1. 配置监测地址范围
  - 配置 MEM\_MONITOR\_LOG\_MIN\_REG 和 MEM\_MONITOR\_LOG\_MAX\_REG 确定地址范围。
2. 配置监测模式 (MEM\_MONITOR\_LOG\_MODE)
  - 写监测（监测总线是否发生写操作）
  - 字 (word) 监测（监测总线是否写某个特定 word）

- 半字 (halfword) 监测（监测总线是否写某个特定 halfword）
- 字节 (byte) 监测（监测总线是否写某个特定 byte）

### 3. 配置需要监测的特殊值

- 监测模式为 word 监测时，`MEM_MONITOR_LOG_CHECK_DATA_REG` 即为监测的特定 word。
- 监测模式为 halfword 监测时，`MEM_MONITOR_LOG_CHECK_DATA_REG` 的 [15:0] 即为监测的特定 halfword。
- 监测模式为 byte 监测时，`MEM_MONITOR_LOG_CHECK_DATA_REG` 的 [7:0] 即为监测的特定 byte。
- `MEM_MONITOR_LOG_DATA_MASK_REG` 用于屏蔽 `MEM_MONITOR_LOG_CHECK_DATA_REG` 的相应 byte。当某一 byte 被屏蔽，表示该 byte 可为任意的值，比如 word 监测，`MEM_MONITOR_LOG_CHECK_DATA_REG` 配置为 0x01020304，`MEM_MONITOR_LOG_DATA_MASK_REG` 配置为 0x1，因此只要总线写 0x010203XX 都会被记录。

### 4. 配置记录信息的存储地址范围

- `MEM_MONITOR_LOG_MEM_START_REG` 和 `MEM_MONITOR_LOG_MEM_END_REG` 为存储地址范围配置寄存器。记录信息的存储地址范围为 0x4080\_0000 ~ 0x4087\_FFFF。
- 置位 `MEM_MONITOR_LOG_MEM_ADDR_UPDATE_REG`，使 `MEM_MONITOR_LOG_MEM_CURRENT_ADDR_REG` 更新为 `MEM_MONITOR_LOG_MEM_START_REG`。
- 配置辅助调试模块对 HP SRAM 的使用权限，只有开启了辅助调试模块对 HP SRAM 的使用权限才能访问 HP SRAM。关于如何配置，详情见章节 [16 权限控制](#)。

### 5. 配置存储记录信息的内存的存储模式：loop 模式和非 loop 模式

- loop 模式下，将记录信息循环写进配置地址范围内，当写到结束地址时回到起始地址开始写，覆盖之前记录的信息。置位 `MEM_MONITOR_LOG_MEM_LOOP_ENABLE` 使用 loop 模式。  
例如，存储记录信息的地址范围为 0 ~ 4，总线访问过程中有 1 ~ 10 共十次写记录信息的操作，那么第 5 次写操作写到地址 4 后，第 6 次写操作会回到地址 0 开始写，第 6 ~ 10 写操作会覆盖之前的第 1 ~ 5 写操作的数据。
- 非 loop 模式下，当将记录信息写到结束地址后，会一直停留在结束地址，并不再写记录信息，不会覆盖最开始的记录信息，并且丢弃后面的记录信息。清零 `MEM_MONITOR_LOG_MEM_LOOP_ENABLE` 使用非 loop 模式。  
例如，存储记录信息的地址范围为 0 ~ 4，总线访问过程中有 1 ~ 10 共十次写记录信息的操作，那么第 5 次写操作写到地址 4 后，第 6 ~ 10 次写操作的地址会一直在地址 4 上，但不再进行写操作，因此地址范围 0 ~ 4 保留前 5 次写操作信息，并且丢弃第 6 ~ 10 次写操作信息。

### 6. 配置总线使能

- 配置 `MEM_MONITOR_LOG_ENA` 使能 HP CPU、LP CPU 或 DMA 总线访问记录，可同时使能。

辅助调试模块会先将记录信息缓存到一个内部 buffer 里，然后从 buffer 取出记录信息再存储到配置的存储区域内。当监测行为被连续触发时，连续产生的记录数据包可能会使得 buffer 满而不能缓存新的记录数据包，此时模块会舍弃掉不能及时缓存到 buffer 的记录数据包，并在 buffer 不满的时候缓存一个 LOST 数据包作为替代，此时不能知道舍弃的记录数据包的总线类型，以及不能知道舍弃了多少个记录数据包。

当总线访问记录结束后需要从内存中读取记录数据并进行解码。记录数据里只有四种包格式，HP CPU 数据包、LP CPU 数据包、DMA 数据包和 LOST 数据包，前三种数据包对应 HP CPU 数据总线记录信息、LP CPU 总线记录信息和 DMA 总线访问记录信息，四种包格式如表 [18.4-1](#)、[18.4-2](#)、[18.4-3](#) 和 [18.4-4](#) 所示：

表 18.4-1. HP CPU 包格式

Bit[63:34]	Bit[33:32]	Bit[31:4]	Bit[3:2]	Bit[1:0]
pc_offset	anchored(2)	addr_offset	format	anchored(1)

表 18.4-2. LP CPU 包格式

Bit[31:4]	Bit[3:2]	Bit[1:0]
addr_offset	format	anchored(1)

表 18.4-3. DMA 包格式

Bit[31:9]	Bit[8:4]	Bit[3:2]	Bit[1:0]
addr_offset	dma_source	format	anchored(1)

表 18.4-4. LOST 包格式

Bit[31:4]	Bit[3:2]	Bit[1:0]
reserved	format	anchored(1)

从包格式可以看出，HP CPU 数据包共 64 位，LP CPU 数据包共 32 位，DMA 数据包共 32 位，LOST 数据包共 32 位。下面介绍各个域的含义：

- **format** 表示此次数据包的类型，0 表示 HP CPU 数据包，1 表示 DMA 数据包，2 表示 LP CPU 数据包，3 表示 LOST 数据包。
- **pc\_offset** 记录了 HP CPU 的 PC 指针的偏移量，实际  $PC = pc\_offset + 0x4000\_0000$ 。
- **addr\_offset** 记录了此次写操作的地址偏移，实际地址 =  $addr\_offset + \text{MEM\_MONITOR\_LOG\_MIN\_REG}$ 。
- **dma\_source** 记录了哪一个外设发起的 DMA 访问，具体见表 18.4-5，其中值 16 ~ 31 的项详见 4 通用 DMA 控制器 (GDMA)。
- **anchored** 表示该 32 位数据在数据包中的位置，1 表示该 32 位数据是数据包的低 32 位，2 表示该 32 位数据是数据包的高 32 位。

表 18.4-5. DMA 访问来源

值	来源
0	HP CPU
1	LP CPU
2	保留
3	SDIO_SLV
4	保留
5	MEM_MONITOR
6	TRACE
7 ~ 15	保留

值	来源
16 ~ 31	详见章节 4 通用 DMA 控制器 (GDMA) > 表 4.4-1 中 0 ~ 15 对应的外设。例如，16 对应的来源为该表中 0 对应的外设，17 对应的来源为该表中 1 对应的外设，以此类推

模块内部 buffer 的数据宽度是 32 比特。当同时使能 HP CPU、LP CPU 或 DMA 总线访问记录并且在某一时刻同时生成了记录数据，先将 DMA 的数据包缓存到 buffer 中，再缓存 HP CPU 的数据包，最后缓存 LP CPU 的数据包。在某一时刻同时有两种类型的数据包生成，数据包缓存进 buffer 的优先级与前者一样。辅助调试模块会自动地将缓存数据从 buffer 取出，并将取出的数据再以 32 比特数据宽度存入指定范围的 memory 里。

当采用 loop 模式时，若在配置的存储地址范围内循环了若干次，可能存在残留数据干扰解析，即 HP CPU 数据包的低 32 比特数据被覆盖而使得高 32 比特数据成为残留数据，因此确定第一个有效数据包的位置时必须过滤可能存在的残留数据。使用 `MEM_MONITOR_LOG_MEM_CURRENT_ADDR_REG` 确定了数据包的起始位置之后，检查数据包 anchored 比特位的数值，是 1 则保留，是 2 则舍弃。

数据包解析流程如下：

- `MEM_MONITOR_LOG_MEM_FULL_FLAG` 确定数据是否溢出配置范围，如果未溢出，则数据读取的地址范围为 `MEM_MONITOR_LOG_MEM_START_REG ~ MEM_MONITOR_LOG_MEM_CURRENT_ADDR_REG - 4`；若溢出并且开启了 loop 模式，则数据读取的地址范围为 `MEM_MONITOR_LOG_MEM_CURRENT_ADDR_REG ~ MEM_MONITOR_LOG_MEM_END_REG` 和 `MEM_MONITOR_LOG_MEM_START_REG ~ MEM_MONITOR_LOG_MEM_CURRENT_ADDR_REG - 4`；若溢出并且未开启 loop 模式，则数据读取的地址范围为 `MEM_MONITOR_LOG_MEM_START_REG ~ MEM_MONITOR_LOG_MEM_END_REG`。
- 从起始地址处开始读取数据并解析，每次读取 32 位。

数据解析完成之后需要通过配置 `MEM_MONITOR_CLR_LOG_MEM_FULL_FLAG` 清除 `MEM_MONITOR_LOG_MEM_FULL_FLAG` 标志位。

## 18.5 寄存器列表

本小节中总线记录配置寄存器的地址为相对于 **MEM\_MONITOR** 基地址的地址偏移量（相对地址），详见 18.5.1，其它寄存器的所有地址均为相对于 **ASSIST\_DEBUG** 基地址的地址偏移量（相对地址），详见 18.5.2，具体地址请见章节 5 系统和存储器 中的表 5.3-2。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

### 18.5.1 总线记录配置寄存器列表

名称	描述	地址	访问
<b>总线记录配置寄存器</b>			
MEM_MONITOR_LOG_SETTING_REG	总线访问记录配置寄存器	0x0000	读/写
MEM_MONITOR_LOG_CHECK_DATA_REG	总线访问监测数据配置寄存器	0x0004	读/写
MEM_MONITOR_LOG_DATA_MASK_REG	总线访问监测数据屏蔽配置寄存器	0x0008	读/写
MEM_MONITOR_LOG_MIN_REG	总线访问监测范围配置寄存器	0x000C	读/写
MEM_MONITOR_LOG_MAX_REG	总线访问监测范围配置寄存器	0x0010	读/写
MEM_MONITOR_LOG_MEM_START_REG	记录数据写入内存的起始地址	0x0014	读/写
MEM_MONITOR_LOG_MEM_END_REG	记录数据写入内存的结束地址	0x0018	读/写
MEM_MONITOR_LOG_MEM_CURRENT_ADDR_REG	表示下一次写内存的写地址	0x001C	只读
MEM_MONITOR_LOG_MEM_ADDR_UPDATE_REG	更新下一次写内存的写地址为记录数据写入内存的起始地址	0x0020	读/写
MEM_MONITOR_LOG_MEM_FULL_FLAG_REG	记录溢出状态寄存器	0x0024	不定
<b>时钟控制寄存器</b>			
MEM_MONITOR_CLOCK_GATE_REG	寄存器时钟控制	0x0028	读/写
<b>版本寄存器</b>			
MEM_MONITOR_DATE_REG	版本寄存器	0x03FC	读/写

### 18.5.2 其它寄存器列表

名称	描述	地址	访问
<b>监测配置寄存器</b>			
ASSIST_DEBUG_CORE_0_MONTR_ENA_REG	监测使能配置寄存器	0x0000	读/写
ASSIST_DEBUG_CORE_0_AREA_DRAM0_0_MIN_REG	数据总线区域 0 监测地址下边界配置寄存器	0x0010	读/写
ASSIST_DEBUG_CORE_0_AREA_DRAM0_0_MAX_REG	数据总线区域 0 监测地址上边界配置寄存器	0x0014	读/写
ASSIST_DEBUG_CORE_0_AREA_DRAM0_1_MIN_REG	数据总线区域 1 监测地址下边界配置寄存器	0x0018	读/写

名称	描述	地址	访问
ASSIST_DEBUG_CORE_0_AREA_DRAM0_1_MAX_REG	数据总线区域 1 监测地址上边界配置寄存器	0x001C	读/写
ASSIST_DEBUG_CORE_0_AREA_PIF_0_MIN_REG	外设总线区域 0 监测地址下边界配置寄存器	0x0020	读/写
ASSIST_DEBUG_CORE_0_AREA_PIF_0_MAX_REG	外设总线区域 0 监测地址上边界配置寄存器	0x0024	读/写
ASSIST_DEBUG_CORE_0_AREA_PIF_1_MIN_REG	外设总线区域 1 监测地址下边界配置寄存器	0x0028	读/写
ASSIST_DEBUG_CORE_0_AREA_PIF_1_MAX_REG	外设总线区域 1 监测地址上边界配置寄存器	0x002C	读/写
ASSIST_DEBUG_CORE_0_AREA_PC_REG	区域监测 HP CPU PC 状态寄存器	0x0030	只读
ASSIST_DEBUG_CORE_0_AREA_SP_REG	区域监测 HP CPU SP 状态寄存器	0x0034	只读
ASSIST_DEBUG_CORE_0_SP_MIN_REG	栈监测下边界配置寄存器	0x0038	读/写
ASSIST_DEBUG_CORE_0_SP_MAX_REG	栈监测上边界配置寄存器	0x003C	读/写
ASSIST_DEBUG_CORE_0_SP_PC_REG	栈监测 HP CPU PC 状态寄存器	0x0040	只读
<b>中断配置寄存器</b>			
ASSIST_DEBUG_CORE_0_INTR_RAW_REG	中断状态寄存器	0x0004	只读
ASSIST_DEBUG_CORE_0_INTR_ENA_REG	中断使能配置寄存	0x0008	读/写
ASSIST_DEBUG_CORE_0_INTR_CLR_REG	清除中断配置寄存器	0x000C	读/写
<b>PC 记录配置寄存器</b>			
ASSIST_DEBUG_CORE_0_RCD_EN_REG	HP CPU PC 记录使能配置寄存器	0x0044	读/写
<b>PC 记录状态寄存器</b>			
ASSIST_DEBUG_CORE_0_RCD_PDEBUGPC_REG	PC 记录寄存器	0x0048	只读
ASSIST_DEBUG_CORE_0_RCD_PDEBUGSP_REG	SP 记录寄存器	0x004C	只读
<b>CPU 状态寄存器</b>			
ASSIST_DEBUG_CORE_0_LASTPC_BEFORE_EXCEPTION_REG	HP CPU 异常前的最后一条指令的 PC	0x0070	只读
ASSIST_DEBUG_CORE_0_DEBUG_MODE_REG	HP CPU 处于调试模式的标志寄存器	0x0074	只读
<b>时钟控制寄存器</b>			
ASSIST_DEBUG_CLOCK_GATE_REG	寄存器时钟控制	0x0078	读/写
<b>版本寄存器</b>			
ASSIST_DEBUG_DATE_REG	版本寄存器	0x03FC	读/写

## 18.6 寄存器

本小节中**总线记录配置寄存器**的地址为相对于 **MEM\_MONITOR** 基地址的地址偏移量（相对地址），详见 [18.6.1](#)，其它寄存器的所有地址均为相对于 **ASSIST\_DEBUG** 基地址的地址偏移量（相对地址），详见 [18.6.2](#)，具体基地址请见章节 [5 系统和存储器](#) 中的表 [5.3-2](#)。

## 18.6.1 总线记录配置寄存器

Register 18.1. MEM\_MONITOR\_LOG\_SETTING\_REG (0x0000)

The diagram shows the bit field layout of the register. Bits 31 to 24 are reserved. Bits 23 to 20 are labeled 'Reset'. Bits 19 to 16 are labeled 'MEM\_MONITOR\_LOG\_ENA'. Bits 15 to 12 are labeled 'MEM\_MONITOR\_LOG\_MODE'. Bits 11 to 8 are labeled 'MEM\_MONITOR\_LOG\_MEM\_LOOP\_ENABLE'.

31							8	7	6		3	2	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0
							1		0		0		Reset

**MEM\_MONITOR\_LOG\_ENA** 配置是否使能 CPU 或 DMA 总线访问记录。

bit[0]: 配置是否使能 HP CPU 总线访问记录

0: 不使能

1: 使能

bit[1]: 配置是否使能 LP CPU 总线访问记录

0: 不使能

1: 使能

bit[2]: 配置是否使能 DMA 总线访问记录

0: 不使能

1: 使能

(R/W)

**MEM\_MONITOR\_LOG\_MODE** 配置监测模式。

bit[0]: 写监测

0: 不使能

1: 使能

bit[1]: word 监测

0: 不使能

1: 使能

bit[2]: halfword 监测

0: 不使能

1: 使能

bit[3]: byte 监测

0: 不使能

1: 使能

(R/W)

**MEM\_MONITOR\_LOG\_MEM\_LOOP\_ENABLE** 配置写内存的存储模式。

1: loop 模式

0: 非 loop 模式

(R/W)

## Register 18.2. MEM\_MONITOR\_LOG\_CHECK\_DATA\_REG (0x0004)

MEM_MONITOR_LOG_CHECK_DATA	
31	0
0	Reset

**MEM\_MONITOR\_LOG\_CHECK\_DATA** 配置总线访问监测的特殊值。(R/W)

### Register 18.3. MEM\_MONITOR\_LOG\_DATA\_MASK\_REG (0x0008)

The diagram shows the register map for the `MEM_MONITOR_LOG_DATA_MASK` register. The register is 32 bits wide, with bit 31 at the far left and bit 0 at the far right. Bit 31 is labeled "31". Between bits 31 and 0, there is a large empty space containing the text "(reserved)". To the right of bit 0, there is a small empty space followed by the label "4", then "3", then "0". Below the register width, the binary value "0 0" is shown. At the bottom right, there is a "Reset" button.

`MEM_MONITOR_LOG_DATA_MASK` 是否屏蔽 `MEM_MONITOR_LOG_CHECK_DATA_REG` 的相应字节。

bit[0]: 是否屏蔽 MEM\_MONITOR\_LOG\_CHECK\_DATA\_REG 最低位字节。

0: 不屏蔽

1: 屏蔽

bit[1]: 是否屏蔽 MEM\_MONITOR\_LOG\_CHECK\_DATA\_REG 第二个低位字节。

0: 不屏蔽

1: 屏蔽

bit[2]: 是否屏蔽 MEM\_MONITOR\_LOG\_CHECK\_DATA\_REG 第二个高位字节。

0: 不屏蔽

## 1: 屏蔽

bit[3]: 是否屏蔽 MEM\_MONITOR\_LOG\_CHECK\_DATA\_REG 最高位字节。

0: 不屏蔽

## 1: 屏蔽

(R/W)

## Register 18.4. MEM\_MONITOR\_LOG\_MIN\_REG (0x000C)

MEM_MONITOR_LOG_MIN	
31	0
0	<a href="#">Reset</a>

**MEM\_MONITOR\_LOG\_MIN** 配置监测地址的下边界。 (R/W)

## Register 18.5. MEM\_MONITOR\_LOG\_MAX\_REG (0x0010)

MEM_MONITOR_LOG_MAX	
31	0
0	<a href="#">Reset</a>

**MEM\_MONITOR\_LOG\_MAX** 配置监测地址的上边界。 (R/W)

## Register 18.6. MEM\_MONITOR\_LOG\_MEM\_START\_REG (0x0014)

MEM_MONITOR_LOG_MEM_START	
31	0
0	<a href="#">Reset</a>

**MEM\_MONITOR\_LOG\_MEM\_START** 配置记录数据写入内存的起始地址。 (R/W)

## Register 18.7. MEM\_MONITOR\_LOG\_MEM\_END\_REG (0x0018)

MEM_MONITOR_LOG_MEM_END	
31	0
0	Reset

**MEM\_MONITOR\_LOG\_MEM\_END** 配置记录数据写入内存的结束地址。 (R/W)

## Register 18.8. MEM\_MONITOR\_LOG\_MEM\_CURRENT\_ADDR\_REG (0x001C)

MEM_MONITOR_LOG_MEM_CURRENT_ADDR	
31	0
0	Reset

**MEM\_MONITOR\_LOG\_MEM\_CURRENT\_ADDR** 表示下一次写内存的写地址。 (RO)

## Register 18.9. MEM\_MONITOR\_LOG\_MEM\_ADDR\_UPDATE\_REG (0x0020)

**MEM\_MONITOR\_LOG\_MEM\_ADDR\_UPDATE** 配置是否将 **MEM\_MONITOR\_LOG\_MEM\_START\_REG** 的值更新至 **MEM\_MONITOR\_LOG\_MEM\_CURRENT\_ADDR\_REG**。

- 1: 更新
- 0: 不更新 (默认值)  
(R/W)

## Register 18.10. MEM\_MONITOR\_LOG\_MEM\_FULL\_FLAG\_REG (0x0024)

**MEM\_MONITOR\_LOG\_MEM\_FULL\_FLAG** 表示数据是否溢出存储地址范围。

0: 未溢出  
1: 溢出  
(RO)

**MEM\_MONITOR\_CLR\_LOG\_MEM\_FULL\_FLAG** 配置是否清除 [MEM\\_MONITOR\\_LOG\\_MEM\\_FULL\\_FLAG](#) 标志位

0: 不清除 (默认值)  
1: 清除  
(R/W)

## Register 18.11. MEM\_MONITOR\_CLOCK\_GATE\_REG (0x0028)

The diagram shows the bit layout of the register. It consists of 32 bits, numbered 31 down to 0. Bit 31 is labeled '(reserved)'. Bits 0 through 30 are all set to 0. Bit 29 is labeled 'MEM\_MONITOR\_CLK\_EN'. A vertical line connects bit 29 to the text 'MEM\_MONITOR\_CLK\_EN' which is written diagonally across the top right of the register. The bit field for bit 29 is labeled '1 | 0'. To the right of the register, the text 'Reset' is followed by the value '1'.

31		1	0																												
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	Reset

**MEM\_MONITOR\_CLK\_EN** 配置是否使能寄存器时钟门控。

0: 不使能

1: 使能

(R/W)

## Register 18.12. MEM\_MONITOR\_DATE\_REG (0x03FC)

The diagram shows the bit layout of the register. It consists of 32 bits, numbered 31 down to 0. Bits 31, 28, and 27 are labeled '(reserved)'. Bits 0 through 26 are all set to 0. Bits 25 through 0 form the date code '0x2202140'. A vertical line connects bit 25 to the text 'MEM\_MONITOR\_DATE' which is written diagonally across the top right of the register. The bit field for bits 25 to 0 is labeled '0'. To the right of the register, the text 'Reset' is followed by the value '0'.

31	28	27	0		
0	0	0	0	0x2202140	Reset

**MEM\_MONITOR\_DATE** 版本控制寄存器。 (R/W)

## 18.6.2 其它寄存器

Register 18.13. ASSIST\_DEBUG\_CORE\_0\_MONTR\_ENA\_REG (0x0000)

The diagram shows the bit field layout of Register 18.13. The register is 32 bits wide, with bit 31 reserved. Bits 0 to 10 are labeled with their respective field names. The bit descriptions are rotated 90 degrees clockwise.

31	10	9	8	7	6	5	4	3	2	1	0
0 0	0	0	0	0	0	0	0	0	0	0	0

Reset

**ASSIST\_DEBUG\_CORE\_0\_AREA\_DRAMO\_0\_RD\_ENA** 配置是否监测数据总线在区域 0 内读操作。

- 0: 不监测
  - 1: 监测
- (R/W)

**ASSIST\_DEBUG\_CORE\_0\_AREA\_DRAMO\_0\_WR\_ENA** 配置是否监测数据总线在区域 0 内写操作。

- 0: 不监测
  - 1: 监测
- (R/W)

**ASSIST\_DEBUG\_CORE\_0\_AREA\_DRAMO\_1\_RD\_ENA** 配置是否监测数据总线在区域 1 内读操作。

- 0: 不监测
  - 1: 监测
- (R/W)

**ASSIST\_DEBUG\_CORE\_0\_AREA\_DRAMO\_1\_WR\_ENA** 配置是否监测数据总线在区域 1 内写操作。

- 0: 不监测
  - 1: 监测
- (R/W)

**ASSIST\_DEBUG\_CORE\_0\_AREA\_PIF\_0\_RD\_ENA** 配置是否监测外设总线在区域 0 内读操作。

- 0: 不监测
  - 1: 监测
- (R/W)

见下页……

## Register 18.13. ASSIST\_DEBUG\_CORE\_0\_MONTR\_ENA\_REG (0x0000)

[接上页……](#)

**ASSIST\_DEBUG\_CORE\_0\_AREA\_PIF\_0\_WR\_ENA** 配置是否监测外设总线在区域 0 内写操作。

0: 不监测

1: 监测

(R/W)

**ASSIST\_DEBUG\_CORE\_0\_AREA\_PIF\_1\_RD\_ENA** 配置是否监测外设总线在区域 1 内读操作。

0: 不监测

1: 监测

(R/W)

**ASSIST\_DEBUG\_CORE\_0\_AREA\_PIF\_1\_WR\_ENA** 配置是否监测外设总线在区域 1 内写操作。

0: 不监测 1: 监测 (R/W)

**ASSIST\_DEBUG\_CORE\_0\_SP\_SPILL\_MIN\_ENA** 配置是否监测栈指针小于栈监测区域的下边界。

0: 不监测

1: 监测

(R/W)

**ASSIST\_DEBUG\_CORE\_0\_SP\_SPILL\_MAX\_ENA** 配置是否监测栈指针大于栈监测区域的上边界。

0: 不监测

1: 监测

(R/W)

## Register 18.14. ASSIST\_DEBUG\_CORE\_0\_AREA\_DRAMO\_0\_MIN\_REG (0x0010)



**ASSIST\_DEBUG\_CORE\_0\_AREA\_DRAMO\_0\_MIN** 配置数据总线区域 0 的下边界。 (R/W)

## Register 18.15. ASSIST\_DEBUG\_CORE\_0\_AREA\_DRAMO\_0\_MAX\_REG (0x0014)

ASSIST_DEBUG_CORE_0_AREA_DRAMO_0_MAX	
31	0
0	Reset

ASSIST\_DEBUG\_CORE\_0\_AREA\_DRAMO\_0\_MAX 配置数据总线区域 0 的上边界。 (R/W)

## Register 18.16. ASSIST\_DEBUG\_CORE\_0\_AREA\_DRAMO\_1\_MIN\_REG (0x0018)

ASSIST_DEBUG_CORE_0_AREA_DRAMO_1_MIN	
31	0
0xffffffff	Reset

ASSIST\_DEBUG\_CORE\_0\_AREA\_DRAMO\_1\_MIN 配置数据总线区域 1 的下边界。 (R/W)

## Register 18.17. ASSIST\_DEBUG\_CORE\_0\_AREA\_DRAM0\_1\_MAX\_REG (0x001C)

ASSIST\_DEBUG\_CORE\_0\_AREA\_DRAM0\_1\_MAX

31	0
0	Reset

ASSIST\_DEBUG\_CORE\_0\_AREA\_DRAM0\_1\_MAX 配置数据总线区域 1 的上边界。 (R/W)

## Register 18.18. ASSIST\_DEBUG\_CORE\_0\_AREA\_PIF\_0\_MIN\_REG (0x0020)

ASSIST\_DEBUG\_CORE\_0\_AREA\_PIF\_0\_MIN

31	0
0xffffffff	Reset

ASSIST\_DEBUG\_CORE\_0\_AREA\_PIF\_0\_MIN 配置外设总线区域 0 的下边界。 (R/W)


## Register 18.19. ASSIST\_DEBUG\_CORE\_0\_AREA\_PIF\_0\_MAX\_REG (0x0024)

ASSIST\_DEBUG\_CORE\_0\_AREA\_PIF\_0\_MAX

31	0
0	Reset


ASSIST\_DEBUG\_CORE\_0\_AREA\_PIF\_0\_MAX 配置外设总线区域 0 的上边界。 (R/W)

## Register 18.20. ASSIST\_DEBUG\_CORE\_0\_AREA\_PIF\_1\_MIN\_REG (0x0028)




**ASSIST\_DEBUG\_CORE\_0\_AREA\_PIF\_1\_MIN** 配置外设总线区域 1 的下边界。 (R/W)

## Register 18.21. ASSIST\_DEBUG\_CORE\_0\_AREA\_PIF\_1\_MAX\_REG (0x002C)




**ASSIST\_DEBUG\_CORE\_0\_AREA\_PIF\_1\_MAX** 配置外设总线区域 1 的上边界。 (R/W)

## Register 18.22. ASSIST\_DEBUG\_CORE\_0\_AREA\_PC\_REG (0x0030)




**ASSIST\_DEBUG\_CORE\_0\_AREA\_PC** 表示区域监测下触发中断时刻的 HP CPU PC 值。 (RO)

## Register 18.23. ASSIST\_DEBUG\_CORE\_0\_AREA\_SP\_REG (0x0034)




ASSIST\_DEBUG\_CORE\_0\_AREA\_SP 表示区域监测下触发中断时刻的 HP CPU SP 值。 (RO)

## Register 18.24. ASSIST\_DEBUG\_CORE\_0\_SP\_MIN\_REG (0x0038)




ASSIST\_DEBUG\_CORE\_0\_SP\_MIN 配置栈指针的下边界。 (R/W)

## Register 18.25. ASSIST\_DEBUG\_CORE\_0\_SP\_MAX\_REG (0x003C)



ASSIST\_DEBUG\_CORE\_0\_SP\_MAX 配置栈指针的上边界。 (R/W)

## Register 18.26. ASSIST\_DEBUG\_CORE\_0\_SP\_PC\_REG (0x0040)



ASSIST\_DEBUG\_CORE\_0\_SP\_PC 表示栈指针监测的 HP CPU PC 值。 (RO)

## Register 18.27. ASSIST\_DEBUG\_CORE\_0\_INTR\_RAW\_REG (0x0004)

(reserved)	31	10	9	8	7	6	5	4	3	2	1	0	Reset
0 0 0 0 0 0 0 0 0 0 0 0 0 0	0 0 0 0 0 0 0 0 0 0 0 0 0 0												

**ASSIST\_DEBUG\_CORE\_0\_AREA\_DRAM0\_0\_RD\_RAW** 数据总线在区域 0 内读操作的原始中断状态。(RO)

**ASSIST\_DEBUG\_CORE\_0\_AREA\_DRAM0\_0\_WR\_RAW** 数据总线在区域 0 内写操作的原始中断状态。(RO)

**ASSIST\_DEBUG\_CORE\_0\_AREA\_DRAM0\_1\_RD\_RAW** 数据总线在区域1内读操作的原始中断状态。  
(RO)

**ASSIST\_DEBUG\_CORE\_0\_AREA\_DRAM0\_1\_WR\_RAW** 数据总线在区域1内写操作的原始中断状态。  
(RO)

**ASSIST\_DEBUG\_CORE\_0\_AREA\_PIF\_0\_RD\_RAW** 外设总线在区域 0 内读操作的原始中断状态。  
(RO)

**ASSIST\_DEBUG\_CORE\_0\_AREA\_PIF\_0\_WR\_RAW** 外设总线在区域 0 内写操作的原始中断状态。  
(RO)

**ASSIST\_DEBUG\_CORE\_0\_AREA\_PIF\_1\_RD\_RAW** 外设总线在区域 1 内读操作的原始中断状态。  
(RO)

**ASSIST\_DEBUG\_CORE\_0\_AREA\_PIF\_1\_WR\_RAW** 外设总线在区域 1 内写操作的原始中断状态。  
(RO)

**ASSIST\_DEBUG\_CORE\_O\_SP\_SPILL\_MIN\_RAW** 栈指针小于栈监测区域的下边界的原始中断状态。  
(RO)

**ASSIST\_DEBUG\_CORE\_0\_SP\_SPILL\_MAX\_RAW** 栈指针大于栈监测区域的上边界的原始中断状态。  
(RO)

## Register 18.28. ASSIST\_DEBUG\_CORE\_0\_INTR\_ENA\_REG (0x0008)

The diagram illustrates the bit fields of Register 18.28. Bit 31 is labeled '(reserved)'. Bits 10 through 0 are grouped into four sets of 8 bits each, labeled ASSIST\_DEBUG\_CORE\_0\_SP\_SPILL\_MAX\_INTR\_ENA through ASSIST\_DEBUG\_CORE\_0\_RD\_INTR\_ENA.

31	10	9	8	7	6	5	4	3	2	1	0
0 0	0	0	0	0	0	0	0	0	0	0	Reset

**ASSIST\_DEBUG\_CORE\_0\_AREA\_DRAMO\_0\_RD\_INTR\_ENA** 写 1 使能数据总线在区域 0 内读操作的中断。 (R/W)

**ASSIST\_DEBUG\_CORE\_0\_AREA\_DRAMO\_0\_WR\_INTR\_ENA** 写 1 使能数据总线在区域 0 内写操作的中断。 (R/W)

**ASSIST\_DEBUG\_CORE\_0\_AREA\_DRAMO\_1\_RD\_INTR\_ENA** 写 1 使能数据总线在区域 1 内读操作的中断。 (R/W)

**ASSIST\_DEBUG\_CORE\_0\_AREA\_DRAMO\_1\_WR\_INTR\_ENA** 写 1 使能数据总线在区域 1 内写操作的中断。 (R/W)

**ASSIST\_DEBUG\_CORE\_0\_AREA\_PIF\_0\_RD\_INTR\_ENA** 写 1 使能外设总线在区域 0 内读操作的中断。 (R/W)

**ASSIST\_DEBUG\_CORE\_0\_AREA\_PIF\_0\_WR\_INTR\_ENA** 写 1 使能外设总线在区域 0 内写操作的中断。 (R/W)

**ASSIST\_DEBUG\_CORE\_0\_AREA\_PIF\_1\_RD\_INTR\_ENA** 写 1 使能外设总线在区域 1 内读操作的中断。 (R/W)

**ASSIST\_DEBUG\_CORE\_0\_AREA\_PIF\_1\_WR\_INTR\_ENA** 写 1 使能外设总线在区域 1 内写操作的中断。 (R/W)

**ASSIST\_DEBUG\_CORE\_0\_SP\_SPILL\_MIN\_INTR\_ENA** 写 1 使能栈指针小于栈监测区域的下边界的中断。 (R/W)

**ASSIST\_DEBUG\_CORE\_0\_SP\_SPILL\_MAX\_INTR\_ENA** 写 1 使能栈指针大于栈监测区域的上边界的中断。 (R/W)

## Register 18.29. ASSIST\_DEBUG\_CORE\_0\_INTR\_CLR\_REG (0x000C)

(reserved)

31	10	9	8	7	6	5	4	3	2	1	0
0 0 0 0 0 0 0 0 0 0 0 0	0	0	0	0	0	0	0	0	0	0	Reset

ASSIST\_DEBUG\_CORE\_0\_SP\_SPILL\_MAX\_CLR  
ASSIST\_DEBUG\_CORE\_0\_SP\_SPILL\_MIN\_CLR  
ASSIST\_DEBUG\_CORE\_0\_AREA\_PIF\_1\_MR\_CLR  
ASSIST\_DEBUG\_CORE\_0\_AREA\_PIF\_1\_RD\_CLR  
ASSIST\_DEBUG\_CORE\_0\_AREA\_PIF\_0\_MR\_CLR  
ASSIST\_DEBUG\_CORE\_0\_AREA\_PIF\_0\_RD\_CLR  
ASSIST\_DEBUG\_CORE\_0\_AREA\_DRAMO\_1\_MR\_CLR  
ASSIST\_DEBUG\_CORE\_0\_AREA\_DRAMO\_1\_RD\_CLR  
ASSIST\_DEBUG\_CORE\_0\_AREA\_DRAMO\_0\_MR\_CLR  
ASSIST\_DEBUG\_CORE\_0\_AREA\_DRAMO\_0\_RD\_CLR

**ASSIST\_DEBUG\_CORE\_0\_AREA\_DRAMO\_0\_RD\_CLR** 写1清除数据总线在区域0内读操作的中断。  
(R/W)

**ASSIST\_DEBUG\_CORE\_0\_AREA\_DRAMO\_0\_WR\_CLR** 写1清除数据总线在区域0内写操作的中断。  
(R/W)

**ASSIST\_DEBUG\_CORE\_0\_AREA\_DRAMO\_1\_RD\_CLR** 写1清除数据总线在区域1内读操作的中断。  
(R/W)

**ASSIST\_DEBUG\_CORE\_0\_AREA\_DRAMO\_1\_WR\_CLR** 写1清除数据总线在区域1内写操作的中断。  
(R/W)

**ASSIST\_DEBUG\_CORE\_0\_AREA\_PIF\_0\_RD\_CLR** 写1清除外设总线在区域0内读操作的中断。(R/W)

**ASSIST\_DEBUG\_CORE\_0\_AREA\_PIF\_0\_WR\_CLR** 写1清除外设总线在区域0内写操作的中断。(R/W)

**ASSIST\_DEBUG\_CORE\_0\_AREA\_PIF\_1\_RD\_CLR** 写1清除外设总线在区域1内读操作的中断。(R/W)

**ASSIST\_DEBUG\_CORE\_0\_AREA\_PIF\_1\_WR\_CLR** 写1清除外设总线在区域1内写操作的中断。(R/W)

**ASSIST\_DEBUG\_CORE\_0\_SP\_SPILL\_MIN\_CLR** 写1清除栈指针小于栈监测区域的下边界的中断。  
(R/W)

**ASSIST\_DEBUG\_CORE\_0\_SP\_SPILL\_MAX\_CLR** 写1清除栈指针大于栈监测区域的上边界的中断。  
(R/W)

## Register 18.30. ASSIST\_DEBUG\_CORE\_0\_RCD\_EN\_REG (0x0044)

The diagram shows the bit field layout of Register 18.30. ASSIST\_DEBUG\_CORE\_0\_RCD\_EN\_REG. It includes a label '(reserved)' for bits 31:24, bit descriptions for bits 23:20, and a 'Reset' button.

31	23	20	Reset
0 0	0	0	Reset

**ASSIST\_DEBUG\_CORE\_0\_RCD\_RECORDEN** 配置是否使能 HP CPU PC 记录。  
0: 不使能  
1: [ASSIST\\_DEBUG\\_CORE\\_0\\_RCD\\_PDEBUGPC\\_REG](#) 开始实时记录 HP CPU PC  
(R/W)

**ASSIST\_DEBUG\_CORE\_0\_RCD\_PDEBUGEN** 配置是否使能 HP CPU 调试。  
0: 不使能  
1: HP CPU 输出 HP CPU PC  
(R/W)

## Register 18.31. ASSIST\_DEBUG\_CORE\_0\_RCD\_PDEBUGPC\_REG (0x0048)

The diagram shows the bit field layout of Register 18.31. ASSIST\_DEBUG\_CORE\_0\_RCD\_PDEBUGPC\_REG. It includes a label 'ASSIST\_DEBUG\_CORE\_0\_RCD\_PDEBUGPC' for bits 31:24, a value field for bits 23:20, and a 'Reset' button.

31	23	20	Reset
0x0000000	0	Reset	

**ASSIST\_DEBUG\_CORE\_0\_RCD\_PDEBUGPC** 表示 HP CPU 复位时刻的 PC 值。 (RO)

## Register 18.32. ASSIST\_DEBUG\_CORE\_0\_RCD\_PDEBUGSP\_REG (0x004C)

ASSIST_DEBUG_CORE_0_RCD_PDEBUGSP	
31	0
0x000000	<a href="#">Reset</a>

ASSIST\_DEBUG\_CORE\_0\_RCD\_PDEBUGSP 表示 HP CPU SP。 (RO)

## Register 18.33. ASSIST\_DEBUG\_CORE\_0\_LASTPC\_BEFORE\_EXCEPTION\_REG (0x0070)

ASSIST_DEBUG_CORE_0_LASTPC_BEFORE_EXC	
31	0
0	<a href="#">Reset</a>

ASSIST\_DEBUG\_CORE\_0\_LASTPC\_BEFORE\_EXC 表示 HP CPU 异常前的最后一条指令的 HP CPU PC。 (RO)

## Register 18.34. ASSIST\_DEBUG\_CORE\_0\_DEBUG\_MODE\_REG (0x0074)

31	2	1	0
0 0	0	0	Reset

**ASSIST\_DEBUG\_CORE\_0\_DEBUG\_MODE** 表示 RISC-V CPU (HP CPU) 是否处于调试模式。

- 1: 处于调试模式
  - 0: 未处于调试模式
- (RO)

**ASSIST\_DEBUG\_CORE\_0\_DEBUG\_MODULE\_ACTIVE** 表示 RISC-V CPU (HP CPU) 调试模块的工作状态。

- 1: 处于工作状态
  - 其它: 未处于工作状态
- (RO)

## Register 18.35. ASSIST\_DEBUG\_CLOCK\_GATE\_REG (0x0078)

31	1	0
0 0	1	Reset

**ASSIST\_DEBUG\_CLK\_EN** 配置是否使能寄存器时钟门控。

- 0: 不使能
  - 1: 使能
- (R/W)

## Register 18.36. ASSIST\_DEBUG\_DATE\_REG (0x03FC)

ASSIST_DEBUG_DATE			
31	28	27	0
0	0	0	0

ASSIST\_DEBUG\_DATE 版本控制寄存器。 (R/W)

Reset

## 第 IV 卷

### 加密和安全组件

该部分专门介绍芯片的安全功能，包括 SHA、AES 等加密加速器，数字签名、随机数生成、加密/解密算法等安全特性，展示了芯片在加密和安全数据处理方面的性能。

# 第 19 章

## AES 加速器 (AES)

### 19.1 概述

ESP32-C6 内置 AES（高级加密标准）硬件加速器可使用 AES 算法，完成数据的加解密运算，具有 [Typical AES](#) 和 [DMA-AES](#) 两种工作模式。整体而言，相比基于纯软件的 AES 运算，AES 硬件加速器能够极大地提高运算速度。

### 19.2 主要特性

ESP32-C6 支持以下特性：

- Typical AES 工作模式
  - AES-128/AES-256 加解密运算
- DMA-AES 工作模式
  - AES-128/AES-256 加解密运算
  - 块（加密）模式
    - \* ECB (Electronic Codebook)
    - \* CBC (Cipher Block Chaining)
    - \* OFB (Output Feedback)
    - \* CTR (Counter)
    - \* CFB8 (8-bit Cipher Feedback)
    - \* CFB128 (128-bit Cipher Feedback)
  - 中断发生

### 19.3 工作模式简介

ESP32-C6 内置的 AES 加速器支持 Typical AES 和 DMA-AES 两种工作模式。

- Typical AES 工作模式：
  - 支持使用 128 位或 256 位密钥进行加密与解密运算，即 [NIST FIPS 197](#) 标准中的 AES-128 和 AES-256 加解密运算。
- 这种情况下，明文/密文的读/写操作统一通过 CPU 访问完成。
- DMA-AES 工作模式：

- 支持使用 128 位或 256 位密钥进行加密与解密运算，即 [NIST FIPS 197](#) 标准中的 AES-128 和 AES-256 加解密运算；
- 还支持 [NIST SP 800-38A](#) 标准中的 ECB/CBC/OFB/CTR/CFB8/CFB128 等块加密模式运算。

在这种情况下，明文/密文的传输通过硬件上的 DMA 完成，计算完成时会有中断发生。

AES 加速器的激活仅需使能 `PCR_AES_CONF_REG` 外围时钟的 `PCR_AES_CLK_EN` 位，并同时清零 `PCR_AES_RST_EN` 位。此外，还需要清零 `PCR_DS_RST_EN` 复位 [数字签名 \(DS\)](#)。

用户可通过配置 `AES_DMA_ENABLE_REG` 选择 AES 加速器的工作模式，具体参考表 19.3-1。

表 19.3-1. 工作模式

<code>AES_DMA_ENABLE_REG</code>	工作模式
0	Typical AES
1	DMA-AES

用户可通过配置 `AES_MODE_REG` 寄存器选择密钥长度和加解密方向，具体可参考表 19.3-2。

表 19.3-2. 密钥长度和加解密方向

<code>AES_MODE_REG[2:0]</code>	密钥长度和加解密方向
0	AES-128 加密
1	保留
2	AES-256 加密
3	保留
4	AES-128 解密
5	保留
6	AES-256 解密
7	保留

有关 Typical AES 和 DMA-AES 两种工作模式的具体介绍，请见下方 19.4 章节和 19.5 章节。

**注意：**

ESP32-C6 的[数字签名 \(DS\)](#)模块也会调用 AES 加速器。此时，用户无法正常访问 AES 加速器。

## 19.4 Typical AES 工作模式

在 Typical AES 工作模式下，AES 加速器的状态值可查看寄存器 `AES_STATE_REG`，具体见表 19.4-1 所示：

表 19.4-1. 状态返回值

返回值	描述	状态说明
0	IDLE	加速器空闲或计算完成
1	WORK	加速器忙于计算

## 19.4.1 密钥、明文、密文

寄存器 `AES_KEY_n_REG` 用于存放密钥，由 8 个 32 位寄存器组成。

- 如果为 AES-128 加解密运算，则 128 位密钥在寄存器 `AES_KEY_0_REG ~ AES_KEY_3_REG` 中。
- 如果为 AES-256 加解密运算，则 256 位密钥在寄存器 `AES_KEY_0_REG ~ AES_KEY_7_REG` 中。

寄存器 `AES_TEXT_IN_m_REG` 和 `AES_TEXT_OUT_m_REG` 用于存放明文和密文，各由 4 个 32 位寄存器组成。

- 如果为 AES-128/256 加密运算，则运算开始之前用明文初始化寄存器 `AES_TEXT_IN_m_REG`。运算完成之后，AES 加速器将把密文更新入寄存器 `AES_TEXT_OUT_m_REG`。
- 如果为 AES-128/256 解密运算，则运算开始之前用密文初始化寄存器 `AES_TEXT_IN_m_REG`。运算完成之后，AES 加速器将把明文更新入寄存器 `AES_TEXT_OUT_m_REG`。

## 19.4.2 字节序

### 文本字节序

在 Typical AES 工作模式下，AES 加速器可以使用密钥对 128 位的 block 进行加解密。在操作寄存器 `AES_TEXT_IN_m_REG` 和 `AES_TEXT_OUT_m_REG` 中的数据时，用户应遵循表 19.4-2 中定义的文本字节序。

表 19.4-2. Typical AES 文本字节序

State <sup>1</sup>		明文/密文			
		c <sup>2</sup>			
r	0	<code>AES_TEXT_x_0_REG[7:0]</code>	<code>AES_TEXT_x_1_REG[7:0]</code>	<code>AES_TEXT_x_2_REG[7:0]</code>	<code>AES_TEXT_x_3_REG[7:0]</code>
	1	<code>AES_TEXT_x_0_REG[15:8]</code>	<code>AES_TEXT_x_1_REG[15:8]</code>	<code>AES_TEXT_x_2_REG[15:8]</code>	<code>AES_TEXT_x_3_REG[15:8]</code>
	2	<code>AES_TEXT_x_0_REG[23:16]</code>	<code>AES_TEXT_x_1_REG[23:16]</code>	<code>AES_TEXT_x_2_REG[23:16]</code>	<code>AES_TEXT_x_3_REG[23:16]</code>
	3	<code>AES_TEXT_x_0_REG[31:24]</code>	<code>AES_TEXT_x_1_REG[31:24]</code>	<code>AES_TEXT_x_2_REG[31:24]</code>	<code>AES_TEXT_x_3_REG[31:24]</code>

<sup>1</sup> 有关 “State (以及 c 和 r) ” 的详细定义，请参考 [NIST FIPS 197](#) 中 “3.4 The State” 章节。

<sup>2</sup> 其中，x = IN 或 OUT。

### 密钥字节序

在 Typical AES 工作模式下，在向寄存器 `AES_KEY_n_REG` 中填入数据时，用户应遵循表 19.4-3 和表 19.4-4 中定义的文本字节序。

表 19.4-3. AES-128 密钥字节序

Bit <sup>1</sup>	w[0]	w[1]	w[2]	w[3] <sup>2</sup>
[31:24]	AES_KEY_0_REG[7:0]	AES_KEY_1_REG[7:0]	AES_KEY_2_REG[7:0]	AES_KEY_3_REG[7:0]
[23:16]	AES_KEY_0_REG[15:8]	AES_KEY_1_REG[15:8]	AES_KEY_2_REG[15:8]	AES_KEY_3_REG[15:8]
[15:8]	AES_KEY_0_REG[23:16]	AES_KEY_1_REG[23:16]	AES_KEY_2_REG[23:16]	AES_KEY_3_REG[23:16]
[7:0]	AES_KEY_0_REG[31:24]	AES_KEY_1_REG[31:24]	AES_KEY_2_REG[31:24]	AES_KEY_3_REG[31:24]

<sup>1</sup> Bit 列代表 w[0] ~ w[3] 每个 word 中的各个字节。

<sup>2</sup> w[0] ~ w[3] 符合标准 [NIST FIPS 197](#) 中“5.2 Key Expansion”章节中对“the first Nk words of the expanded key”的描述。

表 19.4-4. AES-256 密钥字节序

Bit <sup>1</sup>	w[0]	w[1]	w[2]	w[3]	w[4]	w[5]	w[6]	w[7] <sup>2</sup>
[31:24]	AES_KEY_0_REG[7:0]	AES_KEY_1_REG[7:0]	AES_KEY_2_REG[7:0]	AES_KEY_3_REG[7:0]	AES_KEY_4_REG[7:0]	AES_KEY_5_REG[7:0]	AES_KEY_6_REG[7:0]	AES_KEY_7_REG[7:0]
[23:16]	AES_KEY_0_REG[15:8]	AES_KEY_1_REG[15:8]	AES_KEY_2_REG[15:8]	AES_KEY_3_REG[15:8]	AES_KEY_4_REG[15:8]	AES_KEY_5_REG[15:8]	AES_KEY_6_REG[15:8]	AES_KEY_7_REG[15:8]
[15:8]	AES_KEY_0_REG[23:16]	AES_KEY_1_REG[23:16]	AES_KEY_2_REG[23:16]	AES_KEY_3_REG[23:16]	AES_KEY_4_REG[23:16]	AES_KEY_5_REG[23:16]	AES_KEY_6_REG[23:16]	AES_KEY_7_REG[23:16]
[7:0]	AES_KEY_0_REG[31:24]	AES_KEY_1_REG[31:24]	AES_KEY_2_REG[31:24]	AES_KEY_3_REG[31:24]	AES_KEY_4_REG[31:24]	AES_KEY_5_REG[31:24]	AES_KEY_6_REG[31:24]	AES_KEY_7_REG[31:24]

<sup>1</sup> Bit 列代表 w[0] ~ w[7] 每个 word 中的各个字节。

<sup>2</sup> w[0] ~ w[7] 符合标准 [NIST FIPS 197](#) 中“5.2 Key Expansion”章节中对“the first Nk words of the expanded key”的描述。

### 19.4.3 Typical AES 工作模式的流程

#### 单次运算

1. 对寄存器 `AES_DMA_ENABLE_REG` 写入 0。
2. 初始化寄存器 `AES_MODE_REG`、`AES_KEY_n_REG`、`AES_TEXT_IN_m_REG`。
3. 启动运算。对寄存器 `AES_TRIGGER_REG` 写入 1。
4. 等待运算完成。轮询寄存器 `AES_STATE_REG`，直到读到 0。
5. 从寄存器 `AES_TEXT_OUT_m_REG` 读取结果。

#### 连续运算

在连续运算过程中，每次运算完成之后，只有寄存器 `AES_TEXT_IN_m_REG` 和 `AES_TEXT_OUT_m_REG` ( $m$ : 0-3) 会被 AES 加速器更新，而 `AES_DMA_ENABLE_REG`、`AES_MODE_REG`、`AES_KEY_n_REG` 等寄存器中的内容不会变化。所以进行连续运算时可以简化初始化操作。

1. 第一次运算之前对寄存器 `AES_DMA_ENABLE_REG` 写入 0。
2. 第一次运算之前初始化寄存器 `AES_MODE_REG` 和 `AES_KEY_n_REG`。
3. 更新寄存器 `AES_TEXT_IN_m_REG`。
4. 启动运算。对寄存器 `AES_TRIGGER_REG` 写入 1。
5. 等待运算完成。轮询寄存器 `AES_STATE_REG`，直到读到 0。
6. 从寄存器 `AES_TEXT_OUT_m_REG` 读取结果。返回步骤 3，进行下一轮运算。

## 19.5 DMA-AES 工作模式

在 DMA-AES 工作模式下，AES 加速器可支持 ECB/CBC/OFB/CTR/CFB8/CFB128 等 6 种块模式运算。用户可通过配置 [AES\\_BLOCK\\_MODE\\_REG](#) 寄存器选择具体运算类型，具体可参考表 19.5-1。

表 19.5-1. 块模式选择

<a href="#">AES_BLOCK_MODE_REG[2:0]</a>	块模式
0	ECB (Electronic Code Book)
1	CBC (Cipher Block Chaining)
2	OFB (Output FeedBack)
3	CTR (Counter)
4	CFB8 (8-bit Cipher FeedBack)
5	CFB128 (128-bit Cipher FeedBack)
6	保留
7	保留

AES 加速器的状态值可查看寄存器 [AES\\_STATE\\_REG](#)，具体见表 19.5-2 所示：

表 19.5-2. 状态返回值

返回值	描述	状态说明
0	IDLE	加速器空闲
1	WORK	加速器忙于计算
2	DONE	加速器计算完成

AES 加速器在 DMA-AES 工作模式下允许中断发生，软件清零。中断功能默认关闭，用户可通过将 [AES\\_INT\\_ENA\\_REG](#) 寄存器配置为 1 开启中断。如开启中断功能，AES 加速器在完成计算时，中断发生。

### 19.5.1 密钥、明文、密文

#### 块运算模式

在块运算模式下，AES 加速器的源数据来自 DMA，结果数据也将被写入 DMA。

- 如果为加密运算，则 DMA 从存储器中读取明文数据流并将其传给 AES。AES 计算出密文后将密文写入 DMA。DMA 再将密文写入 memory。
- 如果为解密运算，则 DMA 从存储器中读取密文数据流并将其传给 AES。AES 计算出明文后将明文写入 DMA。DMA 再将明文写入 memory。

AES 加速器在进行块运算时，结果数据与源数据的大小保持一致。此时，DMA 的数据搬运过程和 AES 的计算过程有所交叠，因此总工作时间有所减少。

值得注意的是，AES 加速器在 DMA-AES 工作模式下要求源数据的大小必须是 128 位的整数倍，否则需要将原明文封装为 128 位的整数倍，即在原比特串 (bit string) 尾部尽可能少的补“0”，具体过程见表 19.5-3 所示。

表 19.5-3. TEXT-PADDING

Function : TEXT-PADDING()	
Input	: $X$ , bit string.
Output	: $Y = \text{TEXT-PADDING}(X)$ , whose length is the nearest integral multiples of 128 bits.
Steps	
<p>Let us assume that <math>X</math> is a data-stream that can be split into <math>n</math> parts as following:</p> $X = X_1    X_2    \cdots    X_{n-1}    X_n$ <p>Here, the lengths of <math>X_1, X_2, \dots, X_{n-1}</math> all equal to 128 bits, and the length of <math>X_n</math> is <math>t</math> (<math>0 &lt;= t &lt;= 127</math>).</p> <p>If <math>t = 0</math>, then</p> $\text{TEXT-PADDING}(X) = X;$ <p>If <math>0 &lt; t &lt;= 127</math>, define a 128-bit block, <math>X_n^*</math>, and let <math>X_n^* = X_n    0^{128-t}</math>, then</p> $\text{TEXT-PADDING}(X) = X_1    X_2    \cdots    X_{n-1}    X_n^* = X    0^{128-t}$	

## 19.5.2 字节序

在 DMA-AES 工作模式下，源数据和结果数据的传输完全由 DMA 完成，因此不支持字节序的控制调节，但要求它们在存储器中以一定的方式来存放，且要求数据量必须是 block 的整数倍。

举例说明，假设 DMA 需要搬运源数据：

- 十六进制：0102030405060708090A0B0C0D0E0F101112131415161718191A1B1C1D1E1F20
- 数据大小：相当于 2 个 block

假设起始地址为 0x0280，则源数据在存储器中的存放位置如表 19.5-4 所示。结果数据也遵从相同的存放规则，在此不多做介绍。

表 19.5-4. DMA-AES 存储字节序

地址	字节	地址	字节	地址	字节	地址	字节
0x0280	0x01	0x0281	0x02	0x0282	0x03	0x0283	0x04
0x0284	0x05	0x0285	0x06	0x0286	0x07	0x0287	0x08
0x0288	0x09	0x0289	0x0A	0x028A	0x0B	0x028B	0x0C
0x028C	0x0D	0x028D	0x0E	0x028E	0x0F	0x028F	0x10
0x0290	0x11	0x0291	0x12	0x0292	0x13	0x0293	0x14
0x0294	0x15	0x0295	0x16	0x0296	0x17	0x0297	0x18
0x0298	0x19	0x0299	0x1A	0x029A	0x1B	0x029B	0x1C
0x029C	0x1D	0x029D	0x1E	0x029E	0x1F	0x029F	0x20

## 19.5.3 标准增量函数

AES 加速器在进行 CTR 块运算时，还可提供两种标准增量函数供用户选择： $\text{INC}_{32}$  和  $\text{INC}_{128}$ 。用户可通过将寄存器 [AES\\_INC\\_SEL\\_REG](#) 置为 0 或 1 选择  $\text{INC}_{32}$  或  $\text{INC}_{128}$  标准增量函数。更多有关标准增量函数的内容，请见 [NIST SP 800-38A](#) 标准中的“B.1 The Standard Incrementing Function”章节。

### 19.5.4 块个数

寄存器 [AES\\_BLOCK\\_NUM\\_REG](#) 存放明文或密文的块个数 (Block Number)，其值等于  $\text{length}(\text{TEXT-PADDING}(P))/128$ ，也等于  $\text{length}(\text{TEXT-PADDING}(C))/128$ 。这里的  $P$  指明文 (plaintext)， $C$  指密文 (ciphertext)。该寄存器仅在 DMA-AES 工作模式下有意义。

### 19.5.5 初始向量

存储器 [AES\\_IV\\_MEM](#) 的空间大小为 16 字节，仅在块运算模式下有效。对于 CBC/OFB/CFB8/CFB128 等操作，[AES\\_IV\\_MEM](#) 用于存放初始向量 (Initialization Vector, IV) 的值。对于 CTR 操作，[AES\\_IV\\_MEM](#) 存放初始计数器 (Initial Counter Block, ICB) 的值。

IV 和 ICB 都是 128-bit 长的比特串，从左向右被分割成 16 个字节 (Byte0, Byte1, Byte2, …, Byte15)，构成一个字节序列，在 [AES\\_IV\\_MEM](#) 中存放时需要遵循表 19.5-4 中的字节序规则，即 Byte0 存放在 [AES\\_IV\\_MEM](#) 中的最低地址中，Byte15 存放在 [AES\\_IV\\_MEM](#) 中的最高地址中。

更多有关 IV 和 ICB 的信息，请参考 [NIST SP 800-38A](#) 标准。

### 19.5.6 DMA-AES 工作模式的流程

1. 选择一条 DMA 通道与 AES 加速器连接，配置 DMA 链表，而后启动 DMA。详情请见章节 [4 通用 DMA 控制器 \(GDMA\)](#)。
2. 配置 AES：
  - 对寄存器 [AES\\_DMA\\_ENABLE\\_REG](#) 写入 1。
  - 选择是否开启中断。根据需要设置寄存器 [AES\\_INT\\_ENA\\_REG](#) 的值。
  - 初始化 [AES\\_MODE\\_REG](#) 和 [AES\\_KEY\\_n\\_REG](#) 寄存器。
  - 配置 [AES\\_BLOCK\\_MODE\\_REG](#) 寄存器，选择具体块加密模式。详见表 19.5-1。
  - 初始化寄存器 [AES\\_BLOCK\\_NUM\\_REG](#)，请参照章节 19.5.4。
  - 初始化寄存器 [AES\\_INC\\_SEL\\_REG](#) (仅在 CTR 块模式下使用)。
  - 初始化存储器 [AES\\_IV\\_MEM](#) (在 ECB 块模式下不使用)。
3. 启动运算。对寄存器 [AES\\_TRIGGER\\_REG](#) 写入 1。
4. 等待运算完成。轮询寄存器 [AES\\_STATE\\_REG](#)，直到读到 2。如果开启了中断功能，也可以等待 [AES\\_INT](#) 中断产生。
5. 确认 DMA 完成从 AES 到内存的数据传输。此时，结果数据已经被 DMA 写入 memory，可以直接从中读取。详情请参考章节 [4 通用 DMA 控制器 \(GDMA\)](#)。
6. 如果开启了中断，当处理中断程序完成后，请及时对寄存器 [AES\\_INT\\_CLEAR\\_REG](#) 写 1 以清除中断。
7. 对寄存器 [AES\\_DMA\\_EXIT\\_REG](#) 写入 1 释放 AES 加速器。之后如果再读取寄存器 [AES\\_STATE\\_REG](#) 将读到 0。该步操作可以提前完成，但必须在步骤 4 之后。

## 19.6 存储器列表

本小节的所有地址均为相对于 AES 加速器基地址的地址偏移量（相对地址），具体基址请见章节 5 系统和存储器 中的表 5.3-2。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

名称	描述	大小 (比特)	起始地址	结束地址	访问权限
AES_IV_MEM	存储器 IV	16 字节	0x0050	0x005F	(R/W)

## 19.7 寄存器列表

本小节的所有地址均为相对于 AES 加速器基地址的地址偏移量（相对地址），具体基址请见章节 5 系统和存储器 中的表 5.3-2。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

名称	描述	地址	访问
<b>密钥寄存器</b>			
AES_KEY_0_REG	AES 密钥资料寄存器 0	0x0000	R/W
AES_KEY_1_REG	AES 密钥资料寄存器 1	0x0004	R/W
AES_KEY_2_REG	AES 密钥资料寄存器 2	0x0008	R/W
AES_KEY_3_REG	AES 密钥资料寄存器 3	0x000C	R/W
AES_KEY_4_REG	AES 密钥资料寄存器 4	0x0010	R/W
AES_KEY_5_REG	AES 密钥资料寄存器 5	0x0014	R/W
AES_KEY_6_REG	AES 密钥资料寄存器 6	0x0018	R/W
AES_KEY_7_REG	AES 密钥资料寄存器 7	0x001C	R/W
<b>TEXT_IN 寄存器</b>			
AES_TEXT_IN_0_REG	源数据资料寄存器 0	0x0020	R/W
AES_TEXT_IN_1_REG	源数据资料寄存器 1	0x0024	R/W
AES_TEXT_IN_2_REG	源数据资料寄存器 2	0x0028	R/W
AES_TEXT_IN_3_REG	源数据资料寄存器 3	0x002C	R/W
<b>TEXT_OUT 寄存器</b>			
AES_TEXT_OUT_0_REG	结果数据资料寄存器 0	0x0030	RO
AES_TEXT_OUT_1_REG	结果数据资料寄存器 1	0x0034	RO
AES_TEXT_OUT_2_REG	结果数据资料寄存器 2	0x0038	RO
AES_TEXT_OUT_3_REG	结果数据资料寄存器 3	0x003C	RO
<b>控制 / 配置寄存器</b>			
AES_MODE_REG	配置密钥长度和加解密方向	0x0040	R/W
AES_DMA_ENABLE_REG	配置 AES 加速器工作模式	0x0090	R/W
AES_BLOCK_MODE_REG	配置 DMA-AES 下的块运算模式	0x0094	R/W
AES_BLOCK_NUM_REG	配置块数量	0x0098	R/W
AES_INC_SEL_REG	配置标准增量函数	0x009C	R/W
AES_TRIGGER_REG	开始运算	0x0048	WO
AES_DMA_EXIT_REG	退出运算	0x00B8	WO

<b>状态寄存器</b>			
AES_STATE_REG	运算状态	0x004C	RO
<b>中断寄存器</b>			
AES_INT_CLEAR_REG	DMA-AES 中断清除	0x00AC	WO
AES_INT_ENA_REG	DMA-AES 中断使能	0x00B0	R/W

## 19.8 寄存器

本小节的所有地址均为相对于 AES 加速器基地址的地址偏移量（相对地址），具体基地址请见章节 5 系统和存储器 中的表 5.3-2。

Register 19.1. AES\_KEY\_*n*\_REG (*n*: 0-7) (0x0000+4\**n*)

AES\_KEY\_*n*\_REG (*n*: 0-7) 表示 AES 密钥资料。 (R/W)

Register 19.2. AES\_TEXT\_IN\_*m*\_REG (*m*: 0-3) (0x0020+4\**m*)

AES\_TEXT\_IN\_*m*\_REG (*m*: 0-3) 表示 Typical AES 输入文本。 (R/W)

Register 19.3. AES\_TEXT\_OUT\_*m*\_REG (*m*: 0-3) (0x0030+4\**m*)

AES\_TEXT\_OUT\_*m*\_REG (*m*: 0-3) 表示 Typical AES 输出文本。 (RO)

## Register 19.4. AES\_MODE\_REG (0x0040)

(reserved)		
31	3	2 0
0x00000000		0 Reset

**AES\_MODE** 配置 AES 加速器的密钥长度和加解密方向。

0: AES-128 加密

1: 保留

2: AES-256 加密

3: 保留

4: AES-128 解密

5: 保留

6: AES-256 解密

7: 保留

(R/W)

## Register 19.5. AES\_DMA\_ENABLE\_REG (0x0090)

(reserved)		
31	1	0
0x00000000		0 Reset

**AES\_DMA\_ENABLE** 配置 AES 加速器的工作模式。

0: Typical AES

1: DMA-AES

(R/W)

## Register 19.6. AES\_BLOCK\_MODE\_REG (0x0094)

(reserved)		
31	3   2   0	
0x00000000	0	Reset

**AES\_BLOCK\_MODE** 配置 AES 加速器在 DMA-AES 工作模式下的块模式。

- 0: ECB (Electronic Code Block)
  - 1: CBC (Cipher Block Chaining)
  - 2: OFB (Output FeedBack)
  - 3: CTR (Counter)
  - 4: CFB8 (8-bit Cipher FeedBack)
  - 5: CFB128 (128-bit Cipher FeedBack)
  - 6: 保留
  - 7: 保留
- (R/W)

## Register 19.7. AES\_BLOCK\_NUM\_REG (0x0098)

AES_BLOCK_NUM		
31	0	
0x00000000	0	Reset

**AES\_BLOCK\_NUM** 代表 DMA-AES 运算中待加解密的文本块数。详情请见章节 19.5.4。(R/W)

## Register 19.8. AES\_INC\_SEL\_REG (0x009C)

(reserved)		
31	1   0	
0x00000000	0	Reset

**AES\_INC\_SEL** 配置 CTR 块模式使用的标准增量函数。

- 0: INC<sub>32</sub> 标准增量函数
  - 1: INC<sub>128</sub> 标准增量函数
- (R/W)

## Register 19.9. AES\_TRIGGER\_REG (0x0048)

		AES_TRIGGER	
31		1	0
0x00000000		X	Reset

**AES\_TRIGGER** 配置是否启动 AES 运算。

0: 无效果

1: 启动

(WO)

## Register 19.10. AES\_STATE\_REG (0x004C)

		AES_STATE	
31		2	1 0
0x00000000		0x0	Reset

**AES\_STATE** 代表 AES 加速器的状态。

在 Typical AES 工作模式下，

0: IDLE

1: WORK

2: 无效果

3: 无效果

在 DMA-AES 工作模式下，

0: IDLE

1: WORK

2: DONE

3: 无效果

(RO)

## Register 19.11. AES\_DMA\_EXIT\_REG (0x00B8)

(reserved)		AES_DMA_EXIT
31	1   0	
0x00000000	X	Reset

**AES\_DMA\_EXIT** 配置是否退出 AES 运算。

0: 无效果

1: 退出

仅在 DMA-AES 模式下有效。 (WO)

## Register 19.12. AES\_INT\_CLEAR\_REG (0x00AC)

(reserved)		AES_INT_CLEAR
31	1   0	
0x00000000	X	Reset

**AES\_INT\_CLEAR** 配置是否清除 AES 中断。

0: 无效果

1: 清除

(WO)

## Register 19.13. AES\_INT\_ENA\_REG (0x00B0)

(reserved)		AES_INT_ENA
31	1   0	
0x00000000	0	Reset

**AES\_INT\_ENA** 配置是否使能 AES 中断功能。

0: 禁用

1: 使能

(R/W)

# 第 20 章

## ECC 加速器 (ECC)

### 20.1 概述

椭圆曲线密码学 (Elliptic Curve Cryptography) 是一种基于椭圆曲线数学的公开密钥加密演算法，其优势在于相对于 RSA 算法，使用较小长度的密钥就能够提供相当等级的加密安全性。

ESP32-C6 ECC 硬件加速器支持对于可选曲线的多种基础运算，用以实现对 ECC 基本运算、衍生算法（如 ECDSA 等算法）的加速。

### 20.2 主要特性

ESP32-C6 ECC 硬件加速器支持以下功能：

- 支持两种可选 ECC 曲线，即 [FIPS 186-3](#) 中定义的 P-192 和 P-256
- 提供六种可选工作模式
- 提供计算完成的中断和中断控制

### 20.3 专业名词定义

本节介绍了 ECC 硬件加速器章节中会应用到的专业名词。

#### 20.3.1 ECC 背景知识

##### 20.3.1.1 椭圆曲线与曲线上的点

ECC 是一种基于大素数的有限域椭圆曲线的算法，这一椭圆曲线的数学表达式为：

$$y^2 = x^3 + ax + b \bmod p$$

其中，

- $p$  是素数，
- $a$  和  $b$  为两个小于  $p$  的非负整数，
- $(x, y)$  为满足该椭圆曲线方程的点。

##### 20.3.1.2 仿射坐标系与 Jacobian 坐标系

一条椭圆曲线：

- 在仿射坐标系下的表达式为:

$$y^2 = x^3 + ax + b \bmod p$$

- 在 Jacobian 坐标系下的表达式为:

$$Y^2 = X^3 + aXZ^4 + bZ^6 \bmod p$$

一个曲线上的点在仿射坐标系下的表示  $(x, y)$  与在 Jacobian 坐标系下的表示  $(X, Y, Z)$  有如下转换关系:

- 从 Jacobian 坐标系到仿射坐标系的转换:

$$x = X/Z^2 \bmod p$$

$$y = Y/Z^3 \bmod p$$

- 从仿射坐标系到 Jacobian 坐标系的转换:

$$X = x$$

$$Y = y$$

$$Z = 1$$

## 20.3.2 ESP32-C6 ECC 相关定义

### 20.3.2.1 内存块

ECC 硬件加速器的内存块用于存储 ECC 运算中所用到的输入数据和输出数据。

表 20.3-1. ECC 硬件加速器内存块

内存块	大小 (byte)	起始地址 <sup>*</sup>	结束地址 <sup>*</sup>	访问属性
ECC_MULT_Mem_k	32	0x100	0x11F	R/W
ECC_MULT_Mem_Px	32	0x120	0x13F	R/W
ECC_MULT_Mem_Py	32	0x140	0x15F	R/W

<sup>\*</sup> 采用相对于 ECC 加速器基址的偏移量。详见章节 5 系统和存储器 中的表 5.3-2。

### 20.3.2.2 数据与数据块

在 ECC 硬件加速器模块中会用到的数据位宽均为 256 位，假设一个数据为  $D[255 : 0]$ ，则其可以被划分为八个 32 位的数据块  $D[n][31 : 0](n = 0, 1, \dots, 7)$ ，序号数低的数据块对应二进制低位，即:

$$D[255 : 0] = D[7][31 : 0], D[6][31 : 0], D[5][31 : 0], D[4][31 : 0], D[3][31 : 0], D[2][31 : 0], D[1][31 : 0], D[0][31 : 0]$$

### 20.3.2.3 数据存储

数据存储即将一个数据存储进一个内存块的操作，也可以说该数据为 ECC 算法的输入数据。具体来说，将数据写入一个 ECC 内存块相当于将该数据  $D[n][31 : 0](n = 0, 1, \dots, 7)$  依次写入“该内存块起始地址 +  $4 \times n$ ”:

- 写入  $D[0]$  至“起始地址”
- 写入  $D[1]$  至“起始地址 + 4”

- ...
- 写入  $D[7]$  至 “起始地址 + 28”

**说明:**

在 192 位模式下，进行数据存储操作时，需要在数据的高位补 0，保证存储的数据为 256 位。

### 20.3.2.4 数据读取

数据读取即将一个数据从一个内存块读出的操作，也可以说该数据为 ECC 算法的输出数据。具体来说，从一个 ECC 内存块读数据相当于从“该内存块起始地址 +  $4 \times n$ ”依次读出  $D[n][31 : 0](n = 0, 1, \dots, 7)$ ：

- 从“起始地址”读出  $D[0]$
- 从“起始地址 + 4”读出  $D[1]$
- ...
- 从“起始地址 + 28”读出  $D[7]$

**说明:**

在 192 位模式下，进行数据读取操作时，只需要读取低 192 位（即 6 个数据块）的数据。

### 20.3.2.5 标准运算与 Jacobian 运算

ESP32-C6 ECC 硬件加速器中，所有标准运算（包括标准点验证和标准点乘）的输入数据以及输出数据中的点均在仿射坐标系中；相对应地，所有 Jacobian 运算（包括 Jacobian 点验证和 Jacobian 点乘）的输入数据以及输出数据中的点均在 Jacobian 坐标系中。

## 20.4 功能描述

### 20.4.1 密钥长度模式

ESP32-C6 ECC 硬件加速器共支持 2 种密钥长度模式，每种密钥长度模式唯一对应一条椭圆曲线。用户通过配置 [ECC\\_MULT\\_KEY\\_LENGTH](#) 可选定密钥长度模式，其与椭圆曲线的对应关系如表 20.4-1 所示。

表 20.4-1. ECC 加速器密钥长度模式控制

<a href="#">ECC_MULT_KEY_LENGTH</a>	对应椭圆曲线 <sup>*</sup>
1'b0	FIPS P-192
1'b1	FIPS P-256

\* FIPS P-192/P-256 的曲线定义，请参考 [FIPS 186-3](#)。

### 20.4.2 工作模式

ESP32-C6 ECC 硬件加速器共有六种工作模式，每种工作模式进行基于选定曲线的不同操作。用户通过配置寄存器 [ECC\\_MULT\\_WORK\\_MODE](#) 可选定工作模式，其与工作模式的对应关系如表 20.4-2 所示。

表 20.4-2. ECC 硬件加速器工作模式控制

ECC_MULT_WORK_MODE	对应模式	ECC_MULT_WORK_MODE	对应模式
3'd0	标准点乘	3'd4	Jacobian 点乘
3'd1	保留项, 不可用	3'd5	保留项, 不可用
3'd2	标准点验证	3'd6	Jacobian 点验证
3'd3	标准点验证 + 标准点乘	3'd7	标准点验证 + Jacobian 点乘

每种工作模式的具体计算和输入/输出数据, 请参照下述子章节。

#### 20.4.2.1 标准点乘模式

该模式计算如下公式:

$$(Q_x, Q_y) = k \cdot (P_x, P_y)$$

其中,

- 输入数据:  $P_x, P_y, k$  对应的内存块为 `ECC_MULT_Mem_Px`, `ECC_MULT_Mem_Py` 和 `ECC_MULT_Mem_k`。
- 输出数据:  $Q_x, Q_y$  对应的内存块为 `ECC_MULT_Mem_Px` 和 `ECC_MULT_Mem_Py`。

#### 20.4.2.2 标准点验证模式

该模式用于计算点  $(P_x, P_y)$  是否在选定的椭圆曲线上。其中,

- 输入数据:  $P_x, P_y$  对应的内存块为 `ECC_MULT_Mem_Px` 和 `ECC_MULT_Mem_Py`。
- 输出数据: 点验证的结果存储在寄存器 `ECC_MULT_VERIFICATION_RESULT` 中。

#### 20.4.2.3 标准点验证 + 标准点乘模式

该模式先计算点  $(P_x, P_y)$  是否在选定的椭圆曲线上, 如果其在选定的椭圆曲线上, 则继续计算如下公式:

$$(Q_x, Q_y) = k \cdot (P_x, P_y)$$

其中,

- 输入数据:  $P_x, P_y, k$  对应的内存块为 `ECC_MULT_Mem_Px`, `ECC_MULT_Mem_Py` 和 `ECC_MULT_Mem_k`。
- 输出数据:
  - 点验证的结果存储在寄存器 `ECC_MULT_VERIFICATION_RESULT` 中。
  - $Q_x, Q_y$  对应的内存块为 `ECC_MULT_Mem_Px` 和 `ECC_MULT_Mem_Py`。

#### 20.4.2.4 Jacobian 点乘模式

该模式计算如下公式:

$$(Q_x, Q_y, Q_z) = k \cdot (P_x, P_y, 1)$$

其中,

- $(Q_x, Q_y, Q_z)$  为 Jacobian 表示的曲线上的点。

- 输入点 P 的 Jacobian 表示中添加的 1 为硬件默认补全，不需要输入。
- 输入数据： $P_x$ ,  $P_y$  和  $k$  对应的内存块为 `ECC_MULT_Mem_Px`, `ECC_MULT_Mem_Py` 和 `ECC_MULT_Mem_k`。
- 输出数据： $Q_x$ ,  $Q_y$  和  $Q_z$  对应的内存块为 `ECC_MULT_Mem_Px`, `ECC_MULT_Mem_Py` 和 `ECC_MULT_Mem_k`。

#### 20.4.2.5 Jacobian 点验证模式

该模式用于计算点  $(Q_x, Q_y, Q_z)$  是否在选定的椭圆曲线上。其中，

- $(Q_x, Q_y, Q_z)$  为 Jacobian 表示的点。
- 输入数据： $Q_x$ 、 $Q_y$  和  $Q_z$  对应的内存块为 `ECC_MULT_Mem_Px`, `ECC_MULT_Mem_Py` 和 `ECC_MULT_Mem_k`。
- 输出数据：点验证的结果存储在寄存器 `ECC_MULT_VERIFICATION_RESULT` 中。

#### 20.4.2.6 标准点验证 + Jacobian 点乘模式

该模式先计算点  $(P_x, P_y)$  是否在选定的椭圆曲线上，如果其在选定的椭圆曲线上，则继续计算如下公式：

$$(Q_x, Q_y, Q_z) = k \cdot (P_x, P_y, 1)$$

其中

- $(Q_x, Q_y, Q_z)$  为 Jacobian 表示的曲线上的点。
- 输入点 P 的 Jacobian 表示中添加的 1 为硬件默认补全，不需要输入。
- 输入数据： $P_x$ ,  $P_y$  和  $k$  对应的内存块为 `ECC_MULT_Mem_Px`, `ECC_MULT_Mem_Py` 和 `ECC_MULT_Mem_k`。
- 输出数据：
  - 点验证的结果存储在寄存器 `ECC_MULT_VERIFICATION_RESULT` 中。
  - $Q_x$ 、 $Q_y$  和  $Q_z$  对应的内存块为 `ECC_MULT_Mem_Px`, `ECC_MULT_Mem_Py` 和 `ECC_MULT_Mem_k`。

### 20.5 时钟与复位

ESP32-C6 ECC 硬件加速器模块仅有一个模块时钟 `CRYPTO_ECC_CLK` 和一个模块复位 `CRYPTO_ECC_RST`。在使用 ECC 硬件加速器之前，需要开启 ECC 时钟，关闭 ECC 复位。如何配置 ECC 时钟和复位，请参考章节 8 复位和时钟。

### 20.6 中断

ESP32-C6 ECC 硬件加速器可产生一个中断信号 `ECC_INTR`，并将其发送给中断矩阵。

**说明:**

每个中断信号均由其包含的所有中断源的状态位共同产生，即任意一个其包含的中断源的状态位触发，该中断信号就会被触发。

ECC 硬件加速器的中断信号 `ECC_INTR` 仅包含中断源 `ECC_MULT_CALC_DONE_INT`，ECC 硬件加速器运算完成即触发该中断源。中断源 `ECC_MULT_CALC_DONE_INT` 由以下寄存器控制：

- `ECC_MULT_CALC_DONE_INT_RAW`: ECC 硬件加速器运算完成时置 1。
- `ECC_MULT_CALC_DONE_INT_ST`: 反映 ECC 硬件加速器运算完成中断的状态，通过用 `ECC_MULT_CALC_DONE_INT_ENA` 使能/屏蔽 `ECC_MULT_CALC_DONE_INT_RAW` 位来生成。
- `ECC_MULT_CALC_DONE_INT_ENA`: 用于使能或屏蔽 ECC 硬件加速器运算完成中断状态位。
- `ECC_MULT_CALC_DONE_INT_CLR`: 置 1 此位清除 ECC 硬件加速器运算完成中断，对应的 `ECC_MULT_CALC_DONE_INT_RAW` 和 `ECC_MULT_CALC_DONE_INT_ST` 位会清零。

## 20.7 软件配置流程

软件配置 ECC 硬件加速器的流程如下：

1. 配置 ECC 硬件加速器的时钟与复位。
2. 根据 20.4 小节的描述，按照需求配置 ECC 加速器密钥长度模式和工作模式。
3. 根据 20.6 小节的描述，使能 `ECC_MULT_CALC_DONE_INT` 中断。
4. 置位寄存器 `ECC_MULT_START` 以启动 ECC 运算。
5. 等待 `ECC_MULT_CALC_DONE_INT` 中断的产生，即 ECC 运算结束。
6. 根据 20.4 小节的描述，查看运算结果。

## 20.8 寄存器列表

本小节的所有地址均为相对于 ECC 加速器基地址的地址偏移量（相对地址），具体基地址请见章节 [5 系统和存储器](#) 中的表 [5.3-2](#)。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

名称	描述	地址	访问权限
<b>中断寄存器</b>			
ECC_MULT_INT_RAW_REG	原始中断状态寄存器	0x000C	RO/WTC/SS
ECC_MULT_INT_ST_REG	中断屏蔽状态寄存器	0x0010	RO
ECC_MULT_INT_ENA_REG	中断使能寄存器	0x0014	R/W
ECC_MULT_INT_CLR_REG	中断清除寄存器	0x0018	WT
<b>配置寄存器</b>			
ECC_MULT_CONF_REG	ECC 加速器配置寄存器	0x001C	varies
<b>版本寄存器</b>			
ECC_MULT_DATE_REG	版本控制寄存器	0x00FC	R/W

20.9 寄存器

本小节的所有地址均为相对于 ECC 加速器基地址的地址偏移量（相对地址），具体基址请见章节 5 系统和存储器 中的表 5.3-2。

## Register 20.1. ECC\_MULT\_INT\_RAW\_REG (0x000C)

**ECC\_MULT\_CALC\_DONE\_INT\_RAW** **ECC\_MULT\_CALC\_DONE\_INT** 的原始中断状态。(R/SS/WTC)

## Register 20.2. ECC\_MULT\_INT\_ST\_REG (0x0010)

(reserved)																																	
31																															1	0	
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0		
ECC_MULT_CALC_DONE_INT_ST Reset																																	

ECC\_MULT\_CALC\_DONE\_INT\_ST ECC\_MULT\_CALC\_DONE\_INT 的屏蔽中断状态。(RO)

### Register 20.3. ECC\_MULT\_INT\_ENA\_REG (0x0014)

**ECC\_MULT\_CALC\_DONE\_INT\_ENA** 写1使能 [ECC\\_MULT\\_CALC\\_DONE\\_INT](#) 中断。(R/W)

## Register 20.4. ECC\_MULT\_INT\_CLR\_REG (0x0018)

	(reserved)	ECC_MULT
31		1   0

ECC\_MULT\_CALC\_DONE\_INT\_CLR 写1清除 ECC\_MULT\_CALC\_DONE\_INT 中断。(WT)

## Register 20.5. ECC\_MULT\_CONF\_REG (0x001C)

**ECC\_MULT\_START** 配置是否启动 ECC 加速器。此位运算结束后自动清 0。

- 0: 无效
  - 1: 启动 ECC 加速器  
(R/W/SC)

**ECC\_MULT\_RESET** 配置是否复位 ECC 加速器。

- 0: 无效  
1: 复位  
(WT)

**ECC\_MULT\_KEY\_LENGTH** 配置 ECC 加速器的密钥长度。

- 0: P-192  
1: P-256  
(R/W)

ECC\_MULT\_SECURITY\_MODE 保留。 (R/W)

见下页...

## Register 20.5. ECC\_MULT\_CONF\_REG (0x001C)

[接上页...](#)

**ECC\_MULT\_CLK\_EN** 配置是否强制打开寄存器门控。

- 0: 无效
  - 1: 强制打开
- (R/W)

**ECC\_MULT\_WORK\_MODE** 配置 ECC 加速器的工作模式。

- 0: 标准点乘
  - 1: 保留项, 不可用
  - 2: 标准点验证
  - 3: 标准点验证 + 标准点乘
  - 4: Jacobian 点乘
  - 5: 保留项, 不可用
  - 6: Jacobian 点验证
  - 7: 标准点验证 + Jacobian 点乘
- (R/W)

**ECC\_MULT\_VERIFICATION\_RESULT** 表示 ECC 加速器的验证结果, 仅在运算完成时有效。 (R/SS)

**ECC\_MULT\_MEM\_CLOCK\_GATE\_FORCE\_ON** 配置是否强制打开 ECC 内存时钟门控。

- 0: 无效
  - 1: 强制打开
- (R/W)

## Register 20.6. ECC\_MULT\_DATE\_REG (0x00FC)

				ECC_MULT_DATE	
31	28	27			0
0	0	0	0	0x2201240	Reset

**ECC\_MULT\_DATE** 版本控制寄存器。 (R/W)

# 第 21 章

## HMAC 加速器 (HMAC)

如 RFC 2104 中所述，HMAC 模块通过 hash 算法 SHA-256 和密钥计算得到数据信息的信息认证码 (MAC)。长度为 256 位的 HMAC 密钥存储在 eFuse 的密钥块中，可配置成不能被用户读取，即无法直接从 HMAC 加速器外部访问密钥。

### 21.1 主要特性

- 使用标准 HMAC-SHA-256 算法
- 仅支持可配的硬件外设访问 HMAC 计算的 hash 结果（下行模式）
- 兼容挑战-应答身份验证算法
- 支持生成数字签名外设所需的密钥（下行模式）
- 重启软禁用的 JTAG（下行模式）

### 21.2 功能描述

HMAC 模块有两种工作模式，即上行模式和下行模式。上行模式中，由用户提供 HMAC 信息并回读计算结果；下行模式中，HMAC 模块作为其他内部硬件的密钥导出函数 (KDF)。例如，烧写奇数个 1 至 EFUSE\_SOFT\_DIS\_JTAG，可暂时关闭 JTAG。此时，用户可使用 HMAC 模块在下行模式下暂时重启 JTAG。

芯片释放复位信号后，HMAC 模块将检查 eFuse 中是否烧写有 DS 模块所需要的功能密钥。如果存在该密钥，HMAC 模块将自动进入下行数字签名模式，完成相应密钥计算。

#### 21.2.1 上行模式

使用上行模式的较多为支持 HMAC-SHA-256 算法的挑战-应答协议。假设挑战-应答协议中的通讯双方分别称为 A 和 B，想要交换的数据信息为 M，则协议的一般验证流程为：

- A 计算出一个特殊的随机数 M。
- A 将 M 发送给 B。
- B（通过 M 和密钥）计算 HMAC 结果，并将结果发送给 A。
- A（通过 M 和密钥）内部计算 HMAC 结果。
- A 比较两次计算结果。如比较结果相同，则验证通过 B 的身份。

计算 HMAC 值，用户应执行以下步骤：

1. 初始化 HMAC 模块，进入上行模式。

2. 将正确填充的信息写入 HMAC 中，一次写入一个块。
3. 从 HMAC 回读计算结果。

有关此过程的详细步骤，可参见章节 [21.2.5](#)。

## 21.2.2 下行 JTAG 启动模式

JTAG 可被暂时关闭，关闭后，用户可使用 HMAC 模块重启 JTAG 功能。该模式下，用户应提供某 eFuse 密钥的 HMAC 计算结果，HMAC 模块将检查用户提供的数值与计算的数值是否匹配。如果二者相同，JTAG 将被启动，直到用户再次调用 HMAC 模块清除计算结果并关闭 JTAG。

eFuse 存储器中有两个参数可以关闭 JTAG 调试：EFUSE\_DIS\_PAD\_JTAG 和 EFUSE\_SOFT\_DIS\_JTAG。前者烧写为 1，JTAG 将被永久关闭；后者烧写奇数个 1，JTAG 将被暂时关闭。详细信息可参见章节 [6 eFuse 控制器 \(eFuse\)](#)。置位 EFUSE\_SOFT\_DIS\_JTAG 后，可在 HMAC 模块的下行模式下计算得到重启 JTAG 所需的密钥。当用户配置的密钥与计算结果一致时，完成 JTAG 重启。

重启 JTAG，用户应执行以下步骤：

1. 通过初始化时钟和 HMAC 复位信号启动 HMAC 模块，并通过配置 HMAC\_SET\_PARA\_PURPOSE\_REG 位进入下行 JTAG 启动模式，等待计算完成。详细步骤可参见章节 [21.2.5](#)。
2. 将 1 写入 [HMAC\\_SOFT\\_JTAG\\_CTRL\\_REG](#) 寄存器，进入 JTAG 重启比较模式。
3. 将 256 位的 HMAC 值写入寄存器 [HMAC\\_WR\\_JTAG\\_REG](#)。该值是预先在本地使用 SHA-256 和已知的随机密钥对 32 字节的 0x00 进行 HMAC 计算得到的。需以大端字序分 8 次写入，每次 32 位。
4. 如果 HMAC 计算的结果与用户本地计算的数值结果一致，则 JTAG 重启。否则，JTAG 保持关闭状态。
5. 在用户将 1 烧写入寄存器 [HMAC\\_SET\\_INVALIDATE\\_JTAG\\_REG](#) 或复位重启之前，JTAG 将保持关闭状态。如需再次重启 JTAG，请重复上述步骤。

## 21.2.3 下行数字签名模式

数字签名 (DS) 模块使用 AES-CBC 算法加密其参数。HMAC 模块作为密钥导出函数 (KDF) 导出解密上述参数的 AES 密钥。这些用于 HMAC 的密钥作为 KDF 存储于 eFuse 密钥块中。

在启用 DS 模块之前，用户必须先通过 HMAC 模块计算得到 DS 模块工作时所需的密钥。详细信息可参见章节 [24 数字签名 \(DS\)](#)。芯片上电后，HMAC 模块将检查 eFuse 中是否烧写有 DS 模块所需要的功能密钥。如果存在该密钥，HMAC 模块将自动进入下行数字签名模式，完成相应密钥计算。

## 21.2.4 HMAC eFuse 配置

每个烧写入 eFuse 密钥块的 HMAC 密钥都有其功能，指定该密钥用于实现哪一功能。HMAC 中，未配置匹配的功能数值的密钥无法执行计算。当前 HMAC 模块共支持三种功能：下行模式下的 JTAG 重启功能和 DS 密钥导出功能，以及上行模式下的 HMAC 计算功能。表 [21.2-1](#) 列出了上述的各项功能，以及一种可指定密钥同时用于 JTAG 重启和 DS 密钥导出的功能。

启动 HMAC 模块进行计算之前，用户应先读取章节 [6 eFuse 控制器 \(eFuse\)](#) 中 EFUSE\_KEY\_PURPOSE\_X 的值（基于 eFuse 中共存在 6 个密钥，故 X 的值为 0 ~ 5），检查 eFuse 中是否已烧写密钥。例如，在上行模式下，如果 EFUSE\_KEY\_PURPOSE\_0~5 中没有 EFUSE\_KEY\_PURPOSE\_HMAC\_UP，则说明 eFuse 中没有上行模式可用的密钥。此时，可按照下述步骤将密钥烧写入 eFuse 中：

1. 准备一个 256 位 HMAC 密钥，将其烧写到空的 eFuse 密钥块  $y$  中。eFuse 中共有 6 个密钥块，分别为 4 ~ 9，因此  $y$  的值为 4 ~ 9。也就是说，若密钥为 key0，则对应的密钥块为 block4。接着，将功能对应数值烧写至

EFUSE\_KEY\_PURPOSE\_( $y - 4$ )。例如在上行模式下，烧写密钥后，应将

EFUSE\_KEY\_PURPOSE\_HMAC\_UP (对应值为 6) 写入 EFUSE\_KEY\_PURPOSE\_( $y - 4$ )。更多烧写 eFuse 密钥的详细信息，可参见章节 [6 eFuse 控制器 \(eFuse\)](#)。

2. 配置 eFuse 密钥块读保护功能，使用户无法读取密钥值。用户应保留步骤中生成的随机密钥副本以便验证。

请注意，功能为 EFUSE\_KEY\_PURPOSE\_HMAC\_DOWN\_ALL 的密钥既可用于 JTAG 重启，也可用于 DS 密钥导出。

表 21.2-1. HMAC 功能及配置数值

功能	模式	数值	描述
JTAG 重启	下行模式	6	EFUSE_KEY_PURPOSE_HMAC_DOWN_JTAG
DS 密钥导出	下行模式	7	EFUSE_KEY_PURPOSE_HMAC_DOWN_DIGITAL_SIGNATURE
HMAC 计算	上行模式	8	EFUSE_KEY_PURPOSE_HMAC_UP
JTAG 重启和 DS 密钥导出	下行模式	5	EFUSE_KEY_PURPOSE_HMAC_DOWN_ALL

### 配置 HMAC 的功能

用户应将所使用功能对应的数值写入寄存器 [HMAC\\_SET\\_PARA\\_PURPOSE\\_REG](#) 完成配置（可参见章节 [21.2.5](#)）。否则，HMAC 将终止计算。

### 选取 eFuse 的密钥块

eFuse 控制器共有 6 个密钥块，即 KEY0 ~ 5。用户将编号  $n$  写入寄存器 [HMAC\\_SET\\_PARA\\_KEY\\_REG](#)，表示选择 KEY $n$  作为本次 HMAC 模块运行时使用的密钥。

需要注意的是，eFuse 存储器中的密钥在烧写时都定义了功能用途，只有当 HMAC 的配置功能与 KEY $n$  定义的功能用途相匹配时，HMAC 模块才会执行配置好的计算任务。否则，HMAC 模块将返回匹配错误结果并结束当前计算任务。

比如，如果用户选择了 KEY3 作为本次计算的密钥，且烧写入 KEY\_PURPOSE\_3 中的数值为 6，即功能 EFUSE\_KEY\_PURPOSE\_HMAC\_DOWN\_JTAG。参照表 [21.2-1](#) 可知，KEY3 是用于 JTAG 重启的密钥。如果此时寄存器 [HMAC\\_SET\\_PARA\\_PURPOSE\\_REG](#) 中配置的数值也是 6，HMAC 模块才会启动 JTAG 重启功能的计算。

## 21.2.5 调用 HMAC 流程（详细说明）

用户调用 ESP32-C6 中 HMAC 流程如下：

1. 启动 HMAC 模块：

(a) 置位寄存器 [SYSTEM\\_PERIP\\_CLK\\_EN1\\_REG](#) 中 HMAC 和 SHA 的外设时钟位，清除寄存器 [SYSTEM\\_PERIP\\_RST\\_EN1\\_REG](#) 中相应的外设复位位。关于如何配置时钟和重启信号，请参见章节 [5 系统和存储器](#)。

(b) 将 1 写入寄存器 [HMAC\\_SET\\_START\\_REG](#)。

## 2. 配置 HMAC 密钥和密钥功能：

- (a) 将密钥功能  $m$  写入寄存器 `HMAC_SET_PARA_PURPOSE_REG`。表 21.2-1 列出了  $m$  对应的数值，可参见章节 21.2.4。
- (b) 将数值  $n$  写入寄存器 `HMAC_SET_PARA_KEY_REG`，选择 eFuse 存储器中的 KEY $n$  作为本次计算的密钥（ $n$  的取值范围为 0 ~ 5），可参见章节 21.2.4。
- (c) 将 1 写入寄存器 `HMAC_SET_PARA_FINISH_REG`，完成配置。
- (d) 读取寄存器 `HMAC_QUERY_ERROR_REG`。如果返回值为 1，表明选取的密钥块与配置的密钥功能不匹配，本次计算任务中止。如果返回值为 0，表明选取的密钥块与配置的密钥功能匹配，可以执行计算流程。
- (e) 如果 `HMAC_SET_PARA_PURPOSE_REG` 的数值不为 8，表明 HMAC 模块当前处于下行模式，请跳转到步骤 3。如果数值为 8，表明 HMAC 模块当前处于上行模式，请跳转到步骤 4。

## 3. 下行模式：

- (a) 轮询状态寄存器 `HMAC_QUERY_BUSY_REG`，当读取到该寄存器的值为 0 时，继续下一步骤。
- (b) 如需清除计算结果，并确保后续不再使用相关硬件（JTAG 或 DS），用户可将 1 写入寄存器 `HMAC_SET_INVALIDATE_JTAG_REG`，清除 JTAG 密钥生成的结果；也可将 1 写入寄存器 `HMAC_SET_INVALIDATE_DS_REG`，清除数字签名密钥生成的结果。此后，如需重启 JTAG 或 DS 模块，需重新进行 HMAC 调用流程。

4. 上行模式下传输数据块 Block\_ $n$  ( $n >= 1$ )：

- (a) 轮询状态寄存器 `HMAC_QUERY_BUSY_REG`，当读取到该寄存器的值为 0 时，继续下一步骤。
- (b) 将 512 位的数据块 Block\_ $n$  写入寄存器 `HMAC_WDATA0~15_REG` 中。随后，将 1 写入寄存器 `HMAC_SET_MESSAGE_ONE_REG`，HMAC 模块将计算该数据块。
- (c) 轮询状态寄存器 `HMAC_QUERY_BUSY_REG`，当读取到该寄存器的值为 0 时，继续下一步骤。
- (d) 根据待处理数据总位数是否为 512 的整数倍，将产生不同数据块。
  - 如果待处理数据总位数是 512 的整数倍，有以下 3 种选项：
    - i. 如果 Block\_ $n+1$  存在，则将 1 写入寄存器 `HMAC_SET_MESSAGE_ING_REG`，令  $n = n + 1$ ，随后跳转到步骤 4.(b)。
    - ii. 如果 Block\_ $n$  是最后一个待处理数据块，用户希望由硬件进行 SHA 附加填充，则将 1 写入寄存器 `HMAC_SET_MESSAGE_END_REG`，随后跳转到步骤 6。
    - iii. 如果 Block\_ $n$  是最后一个填充的数据块，且用户已在软件中进行 SHA 附加填充，则将 1 写入寄存器 `HMAC_SET_MESSAGE_PAD_REG`，随后跳转到步骤 5。
  - 如果待处理数据总位数不是 512 的倍数，有以下 3 种选项。注意，这种情况下用户应对数据进行 SHA 附加填充，且填充后待输入数据总位数应为 512 的整数倍。
    - i. 如果 Block\_ $n$  是唯一一个数据块，同时 Block\_1 已经包含了所有的填充位，则将 1 写入寄存器 `HMAC_ONE_BLOCK_REG`，随后跳转到步骤 6。
    - ii. 如果 Block\_ $n$  是倒数第二个填充数据块，则将 1 写入寄存器 `HMAC_SET_MESSAGE_PAD_REG`，随后跳转到步骤 5。
    - iii. 如果 Block\_ $n$  既不是最后一个也不是倒数第二个数据块，则将 1 写入寄存器 `HMAC_SET_MESSAGE_ING_REG`，令  $n = n + 1$ ，随后跳转到步骤 4.(b)。

5. 进行 SHA 附加填充:

(a) 用户根据章节 21.3.1 的描述对最后一个数据块进行 SHA 附加填充，并将该数据块写入寄存器 HMAC\_WDATA0~15\_REG，随后将 1 写入寄存器 HMAC\_SET\_MESSAGE\_ONE\_REG，HMAC 模块开始计算该数据块。

(b) 跳转到步骤 6。

6. 读取上行模式下的结果 hash 值:

(a) 轮询状态寄存器 HMAC\_QUERY\_BUSY\_REG，当读取到该寄存器的值为 0 时，继续下一步骤。

(b) 从寄存器 HMAC\_RDATA0~7\_REG 中读取 hash 结果数值。

(c) 将 1 写入寄存器 HMAC\_SET\_RESULT\_FINISH\_REG，结束当次计算，并同时清除计算结果。

(d) 上行模式下的操作完成。

**说明:**

DS 模块和 HMAC 模块可直接调用或在内部使用 SHA 加速器，但两者不能同时共享硬件资源。因此在 HMAC 模块运行过程中，SHA 模块无法被 CPU 和 DS 模块调用。

## 21.3 HMAC 算法细节

### 21.3.1 附加填充位

HMAC 模块中采用 SHA-256 作为加密 HASH 算法。该算法中，若待输入数据的总位数不是 512 的倍数，用户须在软件中应用 SHA-256 附加填充算法。SHA-256 附加填充算法与 [FIPS PUB 180-4](#) 中章节 *Padding the Message* 所描述相同。下行模式下，用户无需输入数据或进行数据填充，HMAC 模块默认使用 32 字节 0x00 方式重启 JTAG，以及 32-byte 0xff 方式生成 DS 模块的 AES 密钥。

如图 21.3-1 所示，假设待处理数据长度为  $m$  个位，填充步骤如下：

1. 在待处理数据末尾附加一个“1”。
2. 附加  $k$  个“0”。其中， $k$  为满足  $m + 1 + k \equiv 448 \pmod{512}$  的最小非负数。
3. 附加一个 64 位的整数值作为二进制块。该二进制块的内容为待填充数据作为一个大端二进制整数值  $m$  的长度。




图 21.3-1. HMAC 附加填充位示意图

上行模式下，若待填充数据总位数是 512 的整数倍，则用户可通过将 1 写入 [HMAC\\_SET\\_MESSAGE\\_END\\_REG](#) 配置由硬件完成 SHA 附加填充操作，也可通过将 1 写入 [HMAC\\_SET\\_MESSAGE\\_PAD\\_REG](#) 自行完成填充操作。

若待填充数据总位数不是 512 的整数倍，则用户只能自行完成 SHA 附加填充操作。数据填充操作完成后，用户应参照章节 21.2.5 完成后续配置。

### 21.3.2 HMAC 算法结构

HMAC 模块中应用的算法结构示意图如 21.3-2 所示。这是 RFC 2104 中描述的标准 HMAC 算法。




图 21.3-2. HMAC 结构示意图

图 21.3-2 中，

1. ipad 是由 64 个 0x36 字节组成的 512 位数据块。
2. opad 是由 64 个 0x5c 字节组成的 512 位数据块。

首先，HMAC 模块在 256 位的密钥 K 的位序列后附加上 256 位的 0 序列，得到 512 位的  $K_0$ 。再对  $K_0$  和 ipad 进行异或运算，得到 512 位的 S1。将总位数为 512 倍数的待输入数据附加到 512 位的 S1 数值后，使用 SHA-256 加密算法计算得到 256 位的 H1。

HMAC 模块通过对  $K_0$  和 opad 进行异或运算得到 S2，将 256 位的 hash 计算结果附加到 512 位的 S2 数值后，得到 768 位长度的序列，使用章节 21.3.1 中描述的 SHA 附加填充算法将该序列填充成 1024 位的序列，最后使用 SHA-256 加密算法计算得到的最终 hash 结果（256 位）。

## 21.4 寄存器列表

本小节的所有地址均为相对于 HMAC 加速器基地址的地址偏移量（相对地址），具体基址请见章节 5 系统和存储器 中的表 5.3-2。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

名称	描述	地址	访问
<b>控制/状态寄存器</b>			
HMAC_SET_START_REG	HMAC 开始控制寄存器	0x0040	WO
HMAC_SET_PARA_FINISH_REG	HMAC 配置完成寄存器	0x004C	WO
HMAC_SET_MESSAGE_ONE_REG	HMAC 信息控制寄存器	0x0050	WO
HMAC_SET_MESSAGE_ING_REG	HMAC 信息继续寄存器	0x0054	WO
HMAC_SET_MESSAGE_END_REG	HMAC 信息终止寄存器	0x0058	WO
HMAC_SET_RESULT_FINISH_REG	HMAC 读取结果完成寄存器	0x005C	WO
HMAC_SET_INVALIDATE_JTAG_REG	注销 JTAG 结果寄存器	0x0060	WO
HMAC_SET_INVALIDATE_DS_REG	注销数字签名结果寄存器	0x0064	WO
HMAC_QUERY_ERROR_REG	存储用户配置的密钥和功能的配对结果	0x0068	RO
HMAC_QUERY_BUSY_REG	存储 HMAC 模块的忙碌状态	0x006C	RO
HMAC_SET_MESSAGE_PAD_REG	软件填充寄存器	0x00F0	WO
HMAC_ONE_BLOCK_REG	One block 信息寄存器	0x00F4	WO
<b>配置寄存器</b>			
HMAC_SET_PARA_PURPOSE_REG	HMAC 参数配置寄存器	0x0044	WO
HMAC_SET_PARA_KEY_REG	HMAC 密钥配置寄存器	0x0048	WO
HMAC_SOFT_JTAG_CTRL_REG	重启 JTAG 寄存器 0	0x00F8	WO
HMAC_WR_JTAG_REG	重启 JTAG 寄存器 1	0x00FC	WO
<b>HMAC 信息块</b>			
HMAC_WR_MESSAGE_0_REG	信息寄存器 0	0x0080	WO
HMAC_WR_MESSAGE_1_REG	信息寄存器 1	0x0084	WO
HMAC_WR_MESSAGE_2_REG	信息寄存器 2	0x0088	WO
HMAC_WR_MESSAGE_3_REG	信息寄存器 3	0x008C	WO
HMAC_WR_MESSAGE_4_REG	信息寄存器 4	0x0090	WO
HMAC_WR_MESSAGE_5_REG	信息寄存器 5	0x0094	WO
HMAC_WR_MESSAGE_6_REG	信息寄存器 6	0x0098	WO
HMAC_WR_MESSAGE_7_REG	信息寄存器 7	0x009C	WO
HMAC_WR_MESSAGE_8_REG	信息寄存器 8	0x00A0	WO
HMAC_WR_MESSAGE_9_REG	信息寄存器 9	0x00A4	WO
HMAC_WR_MESSAGE_10_REG	信息寄存器 10	0x00A8	WO
HMAC_WR_MESSAGE_11_REG	信息寄存器 11	0x00AC	WO
HMAC_WR_MESSAGE_12_REG	信息寄存器 12	0x00B0	WO
HMAC_WR_MESSAGE_13_REG	信息寄存器 13	0x00B4	WO
HMAC_WR_MESSAGE_14_REG	信息寄存器 14	0x00B8	WO
HMAC_WR_MESSAGE_15_REG	信息寄存器 15	0x00BC	WO
<b>HMAC 上行结果</b>			
HMAC_RD_RESULT_0_REG	Hash 结果寄存器 0	0x00C0	RO

名称	描述	地址	访问
HMAC_RD_RESULT_1_REG	Hash 结果寄存器 1	0x00C4	RO
HMAC_RD_RESULT_2_REG	Hash 结果寄存器 2	0x00C8	RO
HMAC_RD_RESULT_3_REG	Hash 结果寄存器 3	0x00CC	RO
HMAC_RD_RESULT_4_REG	Hash 结果寄存器 4	0x00D0	RO
HMAC_RD_RESULT_5_REG	Hash 结果寄存器 5	0x00D4	RO
HMAC_RD_RESULT_6_REG	Hash 结果寄存器 6	0x00D8	RO
HMAC_RD_RESULT_7_REG	Hash 结果寄存器 7	0x00DC	RO
<b>版本寄存器</b>			
HMAC_DATE_REG	版本控制寄存器	0x01FC	R/W

## 21.5 寄存器

本小节的所有地址均为相对于 HMAC 加速器基地址的地址偏移量（相对地址），具体基址请见章节 5 系统和存储器 中的表 5.3-2。

Register 21.1. HMAC\_SET\_START\_REG (0x0040)

31	(reserved)	0	1	0
0 0	0	Reset	1	0

**HMAC\_SET\_START** 配置是否启动 HMAC。

- 0: 关闭 HMAC
  - 1: 启动 HMAC
- (WO)

Register 21.2. HMAC\_SET\_PARA\_FINISH\_REG (0x004C)

31	(reserved)	0	1	0
0 0	0	Reset	1	0

**HMAC\_SET\_PARA\_END** 配置是否完成 HMAC 配置。

- 0: 无效
  - 1: 完成配置
- (WO)

Register 21.3. HMAC\_SET\_MESSAGE\_ONE\_REG (0x0050)

31	(reserved)	0	1	0
0 0	0	Reset	1	0

**HMAC\_SET\_TEXT\_ONE** 调用 SHA 计算一个数据块。 (WO)

#### Register 21.4. HMAC\_SET\_MESSAGE\_ING\_REG (0x0054)

**HMAC\_SET\_TEXT\_ING** 配置是否存在未处理的数据块。

- 0: 不存在  
1: 存在  
(WO)

## Register 21.5. HMAC\_SET\_MESSAGE\_END\_REG (0x0058)

31		1	0
0	0	0	0

(reserved)

HMAC\_SET\_TEXT\_END

Reset

**HMAC\_SET\_TEXT\_END** 配置是否开始硬件填充。

- 0: 无效
  - 1: 开始硬件填充  
(WO)

## Register 21.6. HMAC\_SET\_RESULT\_FINISH\_REG (0x005C)

**HMAC\_SET\_RESULT\_END** 配置是否退出上行模式并清空计算结果。

- 0: 无效  
1: 退出上行模式并清空计算结果  
(WO)

## Register 21.7. HMAC\_SET\_INVALIDATE\_JTAG\_REG (0x0060)

**HMAC\_SET\_INVALIDATE\_JTAG** 配置是否清空下行模式下 JTAG 重启功能的计算结果。

- 0: 无效
  - 1: 清空计算结果  
(WO)

## Register 21.8. HMAC\_SET\_INVALIDATE\_DS\_REG (0x0064)

**HMAC\_SET\_INVALIDATE\_DS** 配置是否清空下行模式下 DS 功能的计算结果。

- 0: 无效
  - 1: 清空计算结果  
(WO)

## Register 21.9. HMAC\_QUERY\_ERROR\_REG (0x0068)

31	(reserved)	HMAC_QUE
0 0	1 0	Reset

**HMAC\_QUREY\_CHECK** 表示 HMAC 密钥与功能是否匹配。

- O: HMAC 密钥和功能匹配。  
1: 不匹配  
(RO)

## Register 21.10. HMAC\_QUERY\_BUSY\_REG (0x006C)

The diagram shows the bit field layout of Register 21.10. The register is 32 bits wide, labeled from 31 to 0. A label '(reserved)' is placed above bits 31 to 16. A label 'HMAC\_BUSY\_STATE' is placed above bit 0. The bit 0 is further divided into two sub-fields: bit 1 (labeled '0') and bit 0 (labeled '1'). A 'Reset' label is located at the bottom right.

31																1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

**HMAC\_BUSY\_STATE** 表示 HMAC 是否处于忙碌状态。执行计算任务之前，请确保 HMAC 已空闲。

0: 空闲

1: HMAC 仍处于工作状态

(RO)

## Register 21.11. HMAC\_SET\_PARA\_PURPOSE\_REG (0x0044)

The diagram shows the bit field layout of Register 21.11. The register is 32 bits wide, labeled from 31 to 0. A label '(reserved)' is placed above bits 31 to 16. A label 'HMAC\_PURPOSE\_SET' is placed above bit 0. The bit 0 is further divided into three sub-fields: bit 4 (labeled '0'), bit 3 (labeled '1'), and bit 0 (labeled '0'). A 'Reset' label is located at the bottom right.

31																4	3	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

**HMAC\_PURPOSE\_SET** 设置 HMAC 功能，请参阅表 21.2-1。(WO)

## Register 21.12. HMAC\_SET\_PARA\_KEY\_REG (0x0048)

The diagram shows the bit field layout of Register 21.12. The register is 32 bits wide, labeled from 31 to 0. A label '(reserved)' is placed above bits 31 to 16. A label 'HMAC\_KEY\_SET' is placed above bit 0. The bit 0 is further divided into three sub-fields: bit 3 (labeled '0'), bit 2 (labeled '1'), and bit 0 (labeled '0'). A 'Reset' label is located at the bottom right.

31																3	2	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

**HMAC\_KEY\_SET** 选择 HMAC 密钥。共有 6 个密钥，编号 0 至 5，将选择的密钥编号写入该字段即可。(WO)

Register 21.13. HMAC\_WR\_MESSAGE\_*n*\_REG (*n*: 0-15) (0x0080+4\**n*)

HMAC_WDATA_0	
31	0
0	Reset

HMAC\_WDATA\_*n* 表示信息的第 *n* 个 32 位数据信息。 (WO)

Register 21.14. HMAC\_RD\_RESULT\_*n*\_REG (*n*: 0-7) (0x00C0+4\**n*)

HMAC_RDATA_0	
31	0
0	Reset

HMAC\_RDATA\_*n* 读取 hash 结果的第 *n* 个 32 位。 (RO)

## Register 21.15. HMAC\_SET\_MESSAGE\_PAD\_REG (0x00FO)

(reserved)		HMAC_SET_TEXT_PAD	
31	0	1	0
0 0	0	0	Reset

HMAC\_SET\_TEXT\_PAD 表示是否由软件执行填充操作。

0: 不由软件执行

1: 由软件执行

(WO)

## Register 21.16. HMAC\_ONE\_BLOCK\_REG (0x00F4)

**HMAC\_SET\_ONE\_BLOCK** 置 1 表示 Block\_n 是唯一一个数据块，同时 Block\_1 已经包含了所有的填充位，无需填充。(WO)

## Register 21.17. HMAC\_SOFT\_JTAG\_CTRL\_REG (0x00F8)

31		1	0
0	0	0	0

(reserved)      HMAC-SU

Reset

**HMAC\_SOFT\_JTAG\_CTRL** 配置是否开启 JTAG 验证模式。

0: 关闭  
1: 开启  
(WO)

## Register 21.18. HMAC\_WR\_JTAG\_REG (0x00FC)

HMAC_WR_JTAG	
31	0
X	Reset

**HMAC\_WR\_JTAG** 写入用于重启 JTAG 的输入比较数值。(WO)

## Register 21.19. HMAC\_DATE\_REG (0x01FC)

			HMAC_DATE	
31	30	29		0
0	0		0x20200618	Reset

**HMAC\_DATE** 版本控制寄存器。 (R/W)

## 第 22 章

### RSA 加速器 (RSA)

#### 22.1 概述

RSA 加速器可为多种运用于“RSA 非对称式加密演算法”的高精度计算提供硬件支持，能够极大地降低此类运算的运行时间和软件复杂度。与纯软件 RSA 算法相比，硬件 RSA 加速器的运算速度更快。RSA 加速器还支持多种“运算子长度”，具有很高的灵活性。

#### 22.2 主要特性

RSA 加速器支持以下功能：

- 大数模幂运算（支持两个加速选项）
- 大数模乘运算
- 大数乘法运算
- 多种运算子长度
- 支持在运算完成后触发中断

#### 22.3 功能描述

RSA 加速器的激活仅需使能 `PCR_RSA_CONF_REG` 外围时钟的 `PCR_RSA_CLK_EN` 位，并同时清零 `PCR_RSA_RST_EN` 位。此外，还需要清零 `PCR_DS_RST_EN` 复位数字签名 (DS)。

不过，RSA 加速器激活后还须等待 RSA 相关存储器初始化完成后才能开始工作。具体来说，`RSA_QUERY_CLEAN_REG` 读 0 时初始化开始，读 1 时初始化完成。因此，在复位后首次使用 RSA 加速器时，软件需要先查询 `RSA_QUERY_CLEAN_REG` 的值是否为 1，以确保 RSA 加速器可正常工作。

此外，RSA 加速器支持中断功能，可对寄存器 `RSA_INT_ENA_REG` 写 1 / 0 以开启 / 关闭中断。RSA 加速器的中断功能默认开启。

**注意：**

ESP32-C6 的数字签名 (DS) 模块在工作时也会调用 RSA 加速器。此时，用户无法正常访问 RSA 加速器。

##### 22.3.1 大数模幂运算

大数模幂运算的算法是  $Z = X^Y \bmod M$ ，它是基于 Montgomery Multiplication（蒙哥马利乘法）实现的。因此，对于大数模幂运算，除了需要运算子  $X$ 、 $Y$ 、 $M$  外，还需要额外两个运算子，即参数  $\bar{r}$  和  $M'$ 。这两个参数

需要通过软件提前运算得到。

RSA 加速器支持运算子长度为  $N = 32 \times x$  ( $x \in \{1, 2, 3, \dots, 96\}$ ) 的大数模幂运算。 $Z$ 、 $X$ 、 $Y$ 、 $M$  和  $\bar{r}$  的位宽为这 96 种中的任意一种，要求它们的位宽必须相同，而  $M'$  的位宽始终是 32。

设进制数

$$b = 2^{32}$$

则运算子可以由若干个  $b$  进制数来表示：

$$n = \frac{N}{32}$$

$$Z = (Z_{n-1} Z_{n-2} \cdots Z_0)_b$$

$$X = (X_{n-1} X_{n-2} \cdots X_0)_b$$

$$Y = (Y_{n-1} Y_{n-2} \cdots Y_0)_b$$

$$M = (M_{n-1} M_{n-2} \cdots M_0)_b$$

$$\bar{r} = (\bar{r}_{n-1} \bar{r}_{n-2} \cdots \bar{r}_0)_b$$

其中  $Z_{n-1} \cdots Z_0$ 、 $X_{n-1} \cdots X_0$ 、 $Y_{n-1} \cdots Y_0$ 、 $M_{n-1} \cdots M_0$ 、 $\bar{r}_{n-1} \cdots \bar{r}_0$  分别表示一个  $b$  进制数，位宽皆为 32。且  $Z_{n-1}$ 、 $X_{n-1}$ 、 $Y_{n-1}$ 、 $M_{n-1}$ 、 $\bar{r}_{n-1}$  分别为  $Z$ 、 $X$ 、 $Y$ 、 $M$ 、 $\bar{r}$  最高位的  $b$  进制数，而  $Z_0$ 、 $X_0$ 、 $Y_0$ 、 $M_0$ 、 $\bar{r}_0$  分别为  $Z$ 、 $X$ 、 $Y$ 、 $M$ 、 $\bar{r}$  最低位的  $b$  进制数。

另设  $R = b^n$ ，则计算得参数  $\bar{r} = R^2 \bmod M$ 。

另外  $M'$  可使用下方公式计算：

$$M' = -M^{-1} \bmod b$$

其中， $M^{-1}$  为  $M$  对  $R$  的模逆元，可使用扩展二进制 GCD 算法计算。大数模幂运算的软件流程为：

1. 对寄存器 `RSA_INT_ENA_REG` 写 1 / 0 以开启 / 关闭中断。
  2. 配置相关寄存器。
    - (a) 对寄存器 `RSA_MODE_REG` 写入  $(\frac{N}{32} - 1)$ 。
    - (b) 对寄存器 `RSA_M_PRIME_REG` 写入  $M'$ 。
    - (c) 根据需要配置加速选项相关寄存器。请参照章节 [22.3.4](#) 获取详细信息。
  3. 将  $X_i$ 、 $Y_i$ 、 $M_i$ 、 $\bar{r}_i$  ( $i \in \{0, 1, \dots, n-1\}$ ) 分别写入存储器 `RSA_X_MEM`、`RSA_Y_MEM`、`RSA_M_MEM`、`RSA_Z_MEM`。每块存储器的容量都是 96 字 (word)。每块存储器的每一个字刚好存放一个  $b$  进制数。这些存储器都是低地址存放运算子的低位进制数，高地址存放运算子的高位进制数。
- 只需要根据运算子长度，将各个运算子中有效的数据写入存储器，没有使用到的存储器可以是任意值。
4. 对 `RSA_SET_START_MODEXP` 写入 1 启动计算。
  5. 等待运算结束。轮询 `RSA_QUERY_IDLE` 直到读到 1，或者等待 RSA 中断产生。
  6. 从存储器 `RSA_Z_MEM` 读出运算结果  $Z_i$  ( $i \in \{0, 1, \dots, n-1\}$ )。
  7. 若中断功能已开启，对 `RSA_CLEAR_INTERRUPT` 写入 1 以清除中断。

运算结束后，寄存器 `RSA_MODE_REG` 中存储的运算子长度信息以及存储器 `RSA_Y_MEM` 中的  $Y_i$ 、存储器 `RSA_M_MEM` 中的  $M_i$ 、寄存器 `RSA_M_PRIME_REG` 中的  $M'$  都不会变化。但是，存储器 `RSA_X_MEM` 中的  $X_i$  与存储器 `RSA_Z_MEM` 中的  $\bar{r}_i$  都已经被覆盖。所以当需要连续运算时，只需要更新被覆盖的存储器即可。

### 22.3.2 大数模乘运算

大数模乘运算  $Z = X \times Y \bmod M$  也是基于 Montgomery Multiplication 实现的。因此，与大数模幂运算类似，也需要预先通过软件计算额外的两个运算子  $\bar{r}$  和  $M'$ 。

RSA 加速器也支持 96 种运算子长度的大数模乘运算。

大数模乘运算的软件流程为：

1. 对寄存器 `RSA_INT_ENA_REG` 写 1 / 0 以开启 / 关闭中断。
2. 配置相关寄存器。
  - (a) 对寄存器 `RSA_MODE_REG` 写入  $(\frac{N}{32} - 1)$ 。
  - (b) 对寄存器 `RSA_M_PRIME_REG` 写入  $M'$ 。
3. 将  $X_i$ 、 $Y_i$ 、 $M_i$ 、 $\bar{r}_i$  ( $i \in \{0, 1, \dots, n - 1\}$ ) 分别写入存储器 `RSA_X_MEM`、`RSA_Y_MEM`、`RSA_M_MEM`、`RSA_Z_MEM`。每块存储器的容量都是 96 字 (word)。

每块存储器的每一个字刚好存放一个  $b$  进制数。这些存储器都是低地址存放运算子的低位进制数，高地址存放运算子的高位进制数。

只需要根据运算子长度，将各个运算子中有效的数据写入存储器，没有使用到的存储器可以是任意值。

4. 对 `RSA_SET_START_MODMULT` 写入 1。
5. 等待运算结束。轮询 `RSA_QUERY_IDLE` 直到读到 1，或者等待 RSA 中断产生。
6. 从存储器 `RSA_Z_MEM` 读出运算结果  $Z_i$  ( $i \in \{0, 1, \dots, n - 1\}$ )。
7. 若中断功能已开启，对寄存器 `RSA_CLEAR_INTERRUPT` 写入 1 以清除中断。

运算结束后，寄存器 `RSA_MODE_REG` 中存储的运算子长度信息以及存储器 `RSA_X_MEM` 中的  $X_i$ 、存储器 `RSA_Y_MEM` 中的  $Y_i$ 、存储器 `RSA_M_MEM` 中的  $M_i$ 、寄存器 `RSA_M_PRIME_REG` 中的  $M'$  都不会变化。但是，存储器 `RSA_Z_MEM` 中的  $\bar{r}_i$  已经被覆盖。所以当需要连续运算时，只需要更新被覆盖的存储器即可。

### 22.3.3 大数乘法运算

大数乘法运算实现了  $Z = X \times Y$ 。其中  $Z$  的长度是运算子  $X$ 、 $Y$  长度的两倍。所以 RSA 加速器只支持运算子  $X$ 、 $Y$  长度为  $N = 32 \times x$  ( $x \in \{1, 2, 3, \dots, 48\}$ ) 的大数乘法运算。运算子  $Z$  的长度  $\hat{N}$  为  $2 \times N$ 。

大数乘法运算的软件流程为：

1. 对寄存器 `RSA_INT_ENA_REG` 写 1 / 0 以开启 / 关闭中断。
2. 配置相关寄存器。对寄存器 `RSA_MODE_REG` 写入  $(\frac{\hat{N}}{32} - 1)$ ，即  $(\frac{N}{16} - 1)$ 。
3. 将  $X_i$ 、 $Y_i$  ( $i \in \{0, 1, \dots, n - 1\}$ ) 分别写入存储器 `RSA_X_MEM`、`RSA_Z_MEM`。每块存储器的每一个字刚好存放一个  $b$  进制数。这些存储器都是低地址存放运算子的低位进制数，高地址存放运算子的高位进制数。 $n$  为  $\frac{N}{32}$ 。

$X_i$  ( $i \in \{0, 1, \dots, n - 1\}$ ) 要填充到存储器 `RSA_X_MEM` 中的第  $i$  个字对应的地址中，但需要注意的是， $Y_i$  ( $i \in \{0, 1, \dots, n - 1\}$ ) 并不是要填充到存储器 `RSA_Z_MEM` 中的第  $i$  个字对应的地址中，而是需要填充到存储器 `RSA_Z_MEM` 中的第  $n + i$  个字对应的地址中，即存储器 `RSA_Z_MEM` 的基地址加上偏移量  $4 \times (n + i)$ 。

只需要根据运算子长度，将这两个运算子中有效的数据写入存储器，没有使用到的存储器可以是任意值。

4. 对 `RSA_SET_START_MULT` 写入 1。
5. 等待运算结束。轮询 `RSA_QUERY_IDLE` 直到读到 1，或者等待 RSA 中断产生。
6. 从存储器 `RSA_Z_MEM` 读出运算结果  $Z_i$  ( $i \in \{0, 1, \dots, \hat{n} - 1\}$ )。 $\hat{n}$  为  $2 \times n$ 。
7. 若中断功能已开启，对 `RSA_CLEAR_INTERRUPT` 写入 1 以清除中断。

运算结束后，寄存器 `RSA_MODE_REG` 中存储的运算子长度信息以及存储器 `RSA_X_MEM` 中的  $X_i$  都不会变化。但是，存储器 `RSA_Z_MEM` 中的  $Y_i$  已经被覆盖。所以当需要连续运算时，只需要更新必需的寄存器与存储器即可。

### 22.3.4 控制加速

对于大数模幂运算，ESP32-C6 的 RSA 加速器还特别提供 `SEARCH` 和 `CONSTANT_TIME` 两个选项，可进一步提高运算速度。默认情况下，这两个选项均处于不额外加速状态，可以单独使用，也可以同时使用。值得注意的是，即使这两个选项均处于不额外加速状态，硬件 RSA 加速器也比纯软件实施的 RSA 算法快很多。

具体来说，当这两个选项均处于不额外加速状态时，求解  $Z = X^Y \bmod M$  的时间开销完全由运算子长度决定。否则，只要有某个选项携带有额外加速效果，那么运算的时间开销还与  $Y$  的 0/1 分布有关。

为了更清楚地说明问题，首先假设  $Y$  的二进制表示为：

$$Y = (\tilde{Y}_{N-1}\tilde{Y}_{N-2}\cdots\tilde{Y}_{t+1}\tilde{Y}_t\tilde{Y}_{t-1}\cdots\tilde{Y}_0)_2$$

其中，

- $N$  代表  $Y$  的长度，
- $\tilde{Y}_t$  的值为 1，
- $\tilde{Y}_{N-1}, \tilde{Y}_{N-2}, \dots, \tilde{Y}_{t+1}$  的值均为 0，
- 且  $\tilde{Y}_{t-1}, \tilde{Y}_{t-2}, \dots, \tilde{Y}_0$  中包括  $m$  个 0，其余  $t-m$  全部为 1，即  $\tilde{Y}_{t-1}\tilde{Y}_{t-2}, \dots, \tilde{Y}_0$  的汉明重量 (Hamming weight) 为  $t-m$ 。

此时，当启动任一额外加速选项时：

- `SEARCH` 选项 (`RSA_SEARCH_ENABLE` 置 1 开启额外加速)
  - RSA 加速器将忽略所有  $\tilde{Y}_i$  ( $i > t$ ) 位。其中，加速位置  $t$  可通过 `RSA_SEARCH_POS_REG` 寄存器配置。 $t$  在配置时需小于  $N-1$ ，否则相当于没有额外加速；且不建议小于  $t$ ，否则无法正确求解  $Z = X^Y \bmod M$ 。当设置  $t$  为  $t$  时，加速效果最佳。此时， $\tilde{Y}_{N-1}, \tilde{Y}_{N-2}, \dots, \tilde{Y}_{t+1}$  中的 0 位将在运算中全部被忽略。
  - 注意，这个选项会忽略一些位，进而导致密钥长度变短，使安全性降低。因此，不应使用在安全要求高的应用中。
- `CONSTANT_TIME` 选项 (`RSA_CONSTANT_TIME_REG` 置 0 开启额外加速)
  - RSA 加速器在运算过程中将简化对  $Y$  中 0 位的处理。因此不难想象， $Y$  中的 0 越多，加速效果越明显。
  - 注意，这个选项的加速效果与密钥中的 0/1 分布密切相关，这可能会被侧信道攻击 (SCA) 等攻击加以利用，使安全性降低。因此，不应使用在安全要求高的应用中。

为了直观地展示这两个选项带来的额外加速效果，下面通过一个典型实例加以说明。在  $Z = X^Y \bmod M$  中， $N$  等于 3072， $Y$  等于 65537。表 22.3-1 展示了 4 种选项组合对应的时间开销。注意，这里 SEARCH 选项开启时设定  $\alpha$  为 16。

表 22.3-1. 加速效果

SEARCH 选项	CONSTANT_TIME 选项	时间开销 (ms)
不加速	不加速	752.81
加速	不加速	4.52
不加速	加速	2.41
加速	加速	2.33

可以看到：

- 当两个选项均处于不额外加速状态时，时间开销最大。
- 当两个选项均处于额外加速状态时，时间开销最小。
- 相比于不额外加速状态，任一选项处于额外加速状态时的时间开销明显大幅度降低。

## 22.4 存储器列表

请注意，这里的地址都是相对于 RSA 加速器基地址的地址偏移量（相对地址），详见章节 5 系统和存储器 中的表 5.3-2。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

名称	描述	大小 (字节)	起始地址	结束地址	访问
RSA_M_MEM	存储器 M	384	0x0000	0x017F	R/W
RSA_Z_MEM	存储器 Z	384	0x0200	0x037F	R/W
RSA_Y_MEM	存储器 Y	384	0x0400	0x057F	R/W
RSA_X_MEM	存储器 X	384	0x0600	0x077F	R/W

## 22.5 寄存器列表

本小节的所有地址均为相对于 RSA 加速器基地址的地址偏移量（相对地址），具体基地址请见章节 5 系统和存储器 中的表 5.3-2。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

名称	描述	地址	访问
<b>控制 / 配置寄存器</b>			
RSA_M_PRIME_REG	代表 M'	0x0800	R/W
RSA_MODE_REG	配置 RSA 长度模式	0x0804	R/W
RSA_SET_START_MODEXP_REG	启动模幂运算	0x080C	WT
RSA_SET_START_MODMULT_REG	启动模乘运算	0x0810	WT
RSA_SET_START_MULT_REG	启动乘法运算	0x0814	WT
RSA_QUERY_IDLE_REG	代表 RSA 状态	0x0818	RO
RSA_CONSTANT_TIME_REG	配置 constant_time 选项	0x0820	R/W
RSA_SEARCH_ENABLE_REG	配置 search 选项	0x0824	R/W
RSA_SEARCH_POS_REG	配置 search 开始位置	0x0828	R/W
<b>状态寄存器</b>			
RSA_QUERY_CLEAN_REG	表示 RSA 内存初始化状态	0x0808	RO
<b>中断寄存器</b>			
RSA_INT_CLR_REG	清除 RSA 中断	0x081C	WT
RSA_INT_ENA_REG	使能 RSA 中断	0x082C	R/W
<b>版本控制寄存器</b>			
RSA_DATE_REG	版本控制寄存器	0x0830	R/W

## 22.6 寄存器

本小节的所有地址均为相对于 RSA 加速器基地址的地址偏移量（相对地址），具体基地址请见章节 5 系统和存储器 中的表 5.3-2。

Register 22.1. RSA\_M\_PRIME\_REG (0x0800)

RSA_M_PRIME		
31		0
0x000000		Reset

RSA\_M\_PRIME 代表  $M'$ 。(R/W)

Register 22.2. RSA\_MODE\_REG (0x0804)

(reserved)		
31	7	0
0 0	0	Reset

RSA\_MODE 配置 RSA 长度。(R/W)

Register 22.3. RSA\_SET\_START\_MODEXP\_REG (0x080C)

(reserved)		
31	7	0
0 0	0	Reset

RSA\_SET\_START\_MODEXP 配置是否启动模幂运算。

0: 无效果

1: 启动

(WT)

#### Register 22.4. RSA\_SET\_START\_MODMULT\_REG (0x0810)

**RSA\_SET\_START\_MODMULT** 配置是否启动模乘运算。

- 0: 无效果  
1: 启动  
(WT)

## Register 22.5. RSA\_SET\_START\_MULT\_REG (0x0814)

**RSA\_SET\_START\_MULT** 配置是否启动乘法运算。

- 0: 无效果
  - 1: 启动  
(WT)

## Register 22.6. RSA\_QUERY\_IDLE\_REG (0x0818)

31		1	0
0	0	0	0

RSA QUERY IDLE 代表 RSA 状态。

- 0: 忙碌  
1: 空闲  
(RO)

## Register 22.7. RSA\_CONSTANT\_TIME\_REG (0x0820)

**RSA\_CONSTANT\_TIME** 配置 constant\_time 选项。

- 0: 加速  
1: 不加速 (默认)  
(R/W)

## Register 22.8. RSA\_SEARCH\_ENABLE\_REG (0x0824)

**RSA SEARCH ENABLE** 配置 search 选项。

- 0: 不加速 (默认)  
1: 加速  
此选项需配合 RSA SEARCH POS REG 使用。 (R/W)

Register 22.9. RSA SEARCH POS REG (0x0828)

**RSA\_SEARCH\_POS** 配置 search 的开始地址。此选项需配合 [RSA\\_SEARCH\\_ENABLE\\_REG](#) 使用，仅在 [RSA\\_SEARCH\\_ENABLE](#) 为 1 时有效。(R/W)

## Register 22.10. RSA\_QUERY\_CLEAN\_REG (0x0808)

31	(reserved)	1	0
0 0	0	0	Reset

**RSA\_QUERY\_CLEAN** 代表 RSA 内存初始化的状态。

- 0: 没有完成
  - 1: 已经完成
- (RO)

## Register 22.11. RSA\_INT\_CLR\_REG (0x081C)

31	(reserved)	1	0
0 0	0	0	Reset

**RSA\_CLEAR\_INTERRUPT** 写 1 清除 RSA 中断。 (WT)

## Register 22.12. RSA\_INT\_ENA\_REG (0x082C)

31	(reserved)	1	0
0 0	0	0	Reset

**RSA\_INT\_ENA** 写 1 使能 RSA 中断。 (R/W)

## Register 22.13. RSA\_DATE\_REG (0x0830)

31	30	29	(reserved)	0
0	0		0x20200618	0

**RSA\_DATE** 版本控制寄存器。 (R/W)

# 第 23 章

## SHA 加速器 (SHA)

### 23.1 概述

ESP32-C6 内置 SHA (安全哈希算法) 硬件加速器可完成 SHA 运算，具有 [Typical SHA](#) 和 [DMA-SHA](#) 两种工作模式。整体而言，相比基于纯软件的 SHA 运算，SHA 硬件加速器能够极大地提高运算速度。

### 23.2 主要特性

ESP32-C6 的 SHA 硬件加速器：

- 支持 [FIPS PUB 180-4 规范](#) 中的以下运算标准
  - SHA-1 运算
  - SHA-224 运算
  - SHA-256 运算
- 提供两种工作模式
  - Typical SHA 工作模式
  - DMA-SHA 工作模式
- 允许插入 (interleaved) 功能（仅限 Typical SHA 工作模式）
- 允许中断功能（仅限 DMA-SHA 工作模式）

### 23.3 工作模式简介

ESP32-C6 内置的 SHA 加速器支持两种工作模式。

- [Typical SHA 工作模式](#)：所有数据读写统一通过 CPU 访问完成。
- [DMA-SHA 工作模式](#)：所有读数据通过硬件上的 DMA 完成。具体来说，用户可配置 DMA 控制器，由 DMA 控制器提供 SHA 运算过程中所需的数据信息。因此，可以释放 CPU 执行其他任务。

SHA 加速器的激活仅需使能 [PCR\\_SHA\\_CONF\\_REG](#) 外围时钟的 [PCR\\_SHA\\_CLK\\_EN](#) 位，并同时清零 [PCR\\_SHA\\_RST\\_EN](#) 位。此外，还需要清零 [PCR\\_DS\\_RST\\_EN](#) 和 [PCR\\_HMAC\\_RST\\_EN](#) 复位数字签名 (DS) 和 HMAC 加速器 (HMAC)。

用户可通过配置 [SHA\\_START\\_REG](#) 或 [SHA\\_DMA\\_START\\_REG](#) 选择 SHA 加速器的工作模式，先配置的工作模式生效，具体请见表 23.3-1。

表 23.3-1. 工作模式选择

工作模式	选择方式
Typical SHA	SHA_START_REG 置 1
DMA-SHA	SHA_DMA_START_REG 置 1

用户可通过配置 `SHA_MODE_REG` 寄存器选择 SHA 加速器的运算标准，具体请见表 23.3-2。

表 23.3-2. 运算标准选择

哈希运算标准	<code>SHA_MODE_REG</code> 的配置
SHA-1	0
SHA-224	1
SHA-256	2

**注意：**

ESP32-C6 的 [数字签名 \(DS\)](#) 和 HMAC 模块也会调用 SHA 加速器。此时，用户无法正常访问 SHA 加速器。

## 23.4 功能描述

SHA 加速器可以提取信息摘要 (message digest)，其主要工作流程分为两步：[信息预处理](#)和[哈希运算](#)。

### 23.4.1 信息预处理

信息预处理分为三个主要步骤：[附加填充比特](#)、[信息解析](#)和[设置初始哈希值](#)。

#### 23.4.1.1 附加填充比特

SHA 加速器仅能处理长度为 512 位及其整倍数的信息。因此，在将信息送至 SHA 加速器进行运算前，应先通过软件操作将信息填充为符合要求的长度。

假设待处理信息  $M$  的长度为  $m$  位，则填充步骤如下：

1. 首先，在待处理信息后填充 1 个“1”；
2. 随后，再填充  $k$  个“0”。其中， $k$  为满足  $m + 1 + k \equiv 448 \bmod 512$  的最小非负数解；
3. 最后，在末尾填充一个 64 位的信息块。该信息块的内容为用二进制表示的待处理信息的长度，即  $m$  的值。

更多详情，请参考 [《FIPS PUB 180-4 规范》](#) 章节“Padding the Message”。

#### 23.4.1.2 信息解析

在完成信息填充后，我们还需将待处理信息（及其填充）解析为  $N$  个 512 位的信息块，即  $M^{(1)}$ 、 $M^{(2)}$ 、...、 $M^{(N)}$ 。一个 512 位信息块包括 16 个 32 位的字 (word)，则第  $i$  个信息块的第一个 32 位字表示为  $M_0^{(i)}$ ，第二个 32 位字表示为  $M_1^{(i)}$ ，...，第 16 个 32 位字表示为  $M_{15}^{(i)}$ 。

SHA 加速器在工作时，每次处理的信息块数据均将按照如下规则写入相应的寄存器中：将  $M_0^{(i)}$  存放在 `SHA_M_0_REG` 中， $M_1^{(i)}$  存放在 `SHA_M_1_REG`，...， $M_{15}^{(i)}$  存放在 `SHA_M_15_REG` 中。

**说明：**

有关“信息块”及相关概念的描述，请参考 [《FIPS PUB 180-4 规范》](#) > 章节“Glossary of Terms and Acronyms”。

### 23.4.1.3 哈希初始值 (Initial Hash Value)

在进行哈希运算前，首先必须设置哈希初始值  $H^{(0)}$ ，其中 SHA-1、SHA-224 和 SHA-256 运算的哈希初始值为常量 C，且已经固定在硬件中，无需额外配置。

## 23.4.2 哈希运算流程

在完成信息预处理后，ESP32-C6 SHA 加速器将正式开始哈希运算，最终根据不同运算标准得到不同长度的信息摘要。正如上文所述，ESP32-C6 SHA 加速器支持 Typical SHA 和 DMA-SHA 两种工作模式，下面将对这两种工作模式的具体流程进行介绍。

### 23.4.2.1 Typical SHA 模式下的运算流程

通常情况下，ESP32-C6 的 SHA 会先处理完当前信息的所有信息块并生成该信息的信息摘要，之后再开始计算新的信息摘要。

不过，ESP32-C6 SHA 加速器还支持“interleaved”运算（仅 Typical SHA 支持），即在完成当前信息的所有运算前，用户在每个信息块计算完成后均可插入新的运算。

具体来说，用户可以将存储在 `SHA_H_n_REG` 寄存器中的信息摘要暂时保存到其他地方，然后让 SHA 加速器来完成其他优先级更高的运算任务。当插入的运算结束后，用户再将之前暂存的信息摘要重新写入 `SHA_H_n_REG` 中，并继续完成之前中断的计算。

#### Typical SHA 的具体运算流程

1. 选择运算标准。
  - 配置 `SHA_MODE_REG` 寄存器，设置运算标准。具体配置，请参考表 23.3-2。
2. 处理当前信息块。
  - 将当前信息块写入 `SHA_M_n_REG` 寄存器。
3. 启动 SHA 加速器<sup>1</sup>。
  - 如果为首次运算，则对 `SHA_START_REG` 寄存器置 1，启动 SHA 加速器的运算。此时，SHA 加速器按照步骤 1 中选定的运算标准，使用硬件中固定的哈希初始值进行运算；
  - 如果非首次运算<sup>2</sup>，则对 `SHA_CONTINUE_REG` 寄存器置 1，启动 SHA 加速器的运算。此时，SHA 加速器使用 `SHA_H_n_REG` 寄存器中的值作为哈希初始值进行运算。
4. 查询当前信息块的处理进度。
  - 轮询寄存器 `SHA_BUSY_REG` 一直到读回的值为 0，代表 SHA 硬件加速器已完成对当前信息块的计算，进入“空闲”状态<sup>3</sup>。
5. 选择是否有后续的待处理信息块。
  - 如果存在后续待处理信息块，则跳回执行步骤 2。
  - 否则，继续执行。
6. 获取信息摘要：
  - 从寄存器堆 `SHA_H_n_REG` 取出信息摘要。

**说明:**

1. 这里，在 SHA 加速器进行硬件运算时，如果存在后续待处理信息块，软件还可以同时将后续信息块写入 `SHA_M_n_REG` 寄存器，以节省时间。
2. 比如重新启动 SHA 加速器完成之前暂停任务的情况。
3. 这里，你可以选择是否需要插入其他任务。如需插入，请前往 [插入任务工作流程](#) 具体查看。

如上文所述，ESP32-C6 SHA 加速器支持在 [Typical SHA 模式](#) 下“插入”任务。

具体工作流程如下。

1. 保存插入前任务的以下数据，准备将 SHA 加速器的使用权移交给插入的任务。
  - 读取并保存寄存器 `SHA_MODE_REG` 中的运算标准类型。
  - 读取并保存寄存器堆 `SHA_H_n_REG` 中的信息摘要。
2. 执行插入的任务。具体按照插入运行类型的不同，请见 [Typical SHA](#) 或 [DMA-SHA 工作流程](#)。
3. 恢复插入前任务的以下数据，准备将 SHA 加速器的使用权交还给插入前的任务。
  - 将获得使用权前保存的运算标准类型重新写入寄存器 `SHA_MODE_REG`;
  - 将获得使用权前保存的信息摘要写入寄存器堆 `SHA_H_n_REG`。
4. 将之前任务的下一个待处理信息块写入 `SHA_M_n_REG` 寄存器，并对 `SHA_CONTINUE_REG` 寄存器置 1，重新启动 SHA 加速器，完成之前暂停的任务。

### 23.4.2.2 DMA-SHA 模式下的运算流程

ESP32-C6 SHA 加速器在 DMA-SHA 工作模式下不支持“interleaved”运算，即用户必须在每次 DMA 运算（可能包括 1 个或多个信息块）全部结束后才能插入新的运算。这种情况下，用户如有插入运算需求，可将较大信息块进行拆分，并进行多次 DMA 运算。每次 DMA 运算之间允许插入其他运算标准的计算任务。

单次 DMA 运算最多可以处理 63 个数据块。

与 Typical SHA 不同，SHA 在 DMA-SHA 工作模式下，运算过程中的数据搬运过程均由硬件完成。具体配置可见章节 [4 通用 DMA 控制器 \(GDMA\)](#)。

#### DMA-SHA 的具体工作流程

1. 选择运算标准。
  - 配置 `SHA_MODE_REG` 寄存器，设置运算标准。具体配置，请参考表 [23.3-2](#)。
2. 选择是否启用中断。请将 `SHA_IRQ_ENA_REG` 寄存器配置为 1 以启动中断。
3. 配置块个数。
  - 将待加密数据的总块数  $M$  写入 `SHA_DMA_BLOCK_NUM_REG` 寄存器。
4. 开始 DMA-SHA 运算。
  - 如果当前 DMA-SHA 运算为接着另一次 DMA-SHA 的运算，需要提前将另一次计算得到的信息摘要写入寄存器堆 `SHA_H_n_REG` 中，随后将 1 写入寄存器 `SHA_DMA_CONTINUE_REG`;
  - 否则，只需要将 1 写入寄存器 `SHA_DMA_START_REG`。
5. 等待 DMA-SHA 运算结束。判断 DMA-SHA 运算结束有以下两种方法：

- 轮询寄存器 `SHA_BUSY_REG` 结果为 0。
- 等待中断信号产生。此时，应及时通过软件将 `SHA_CLEAR_IRQ_REG` 寄存器置为 1 以清除中断。

## 6. 获取信息摘要

- 从寄存器堆 `SHA_H_n_REG` 取出信息摘要。

### 23.4.3 信息摘要存储

哈希运算完成之后，计算得到的信息摘要被 SHA 加速器更新至对应的 `SHA_H_n_REG` ( $n: 0 \sim 7$ ) 寄存器中。不同运算标准得到的信息摘要长度也不同，详情见表 23.4-1：

表 23.4-1. 不同运算标准信息摘要的寄存器占用情况

哈希运算标准	信息摘要长度 (位)	寄存器占用情况 <sup>1</sup>
SHA-1	160	<code>SHA_H_0_REG</code> ~ <code>SHA_H_4_REG</code>
SHA-224	224	<code>SHA_H_0_REG</code> ~ <code>SHA_H_6_REG</code>
SHA-256	256	<code>SHA_H_0_REG</code> ~ <code>SHA_H_7_REG</code>

<sup>1</sup> 信息摘要从左至右存放，第一个 word 存放在寄存器 `SHA_H_0_REG` 中，第二个 word 存放在寄存器 `SHA_H_1_REG` 中，以此类推。

### 23.4.4 中断

在 DMA-SHA 工作模式下，SHA 加速器允许中断发生。

- 用户可通过将 `SHA_IRQ_ENA_REG` 寄存器配置为 1 开启中断。如开启中断功能，SHA 加速器在完成运算时，中断发生。
- 注意，该中断必须由软件将 `SHA_CLEAR_IRQ_REG` 寄存器置为 1 进行清除。

在 Typical SHA 工作模式下，SHA 加速器的时间开销较小，因此不支持中断功能。

## 23.5 寄存器列表

本小节的所有地址均为相对于 SHA 加速器基地址的地址偏移量（相对地址），具体基地址请见章节 [5 系统和存储器](#) 中的表 [5.3-2](#)。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

名称	描述	地址	权限
<b>控制与配置寄存器</b>			
SHA_MODE_REG	配置 SHA 加速器的运算标准	0x0000	R/W
SHA_CONTINUE_REG	继续 SHA 运算（仅用于 Typical SHA 模式）	0x0014	WO
SHA_DMA_START_REG	启动 SHA 加速器的 DMA-SHA 模式	0x001C	WO
SHA_START_REG	启动 SHA 加速器的 Typical SHA 模式	0x0010	WO
SHA_DMA_CONTINUE_REG	继续 SHA 运算（仅用于 DMA-SHA 模式）	0x0020	WO
SHA_DMA_BLOCK_NUM_REG	信息块个数寄存器（仅用于 DMA-SHA 工作模式）	0x000C	R/W
<b>状态寄存器</b>			
SHA_BUSY_REG	表示 SHA 加速器是否处于“忙碌”状态	0x0018	RO
<b>中断寄存器</b>			
SHA_CLEAR_IRQ_REG	DMA-SHA 中断清除寄存器	0x0024	WO
SHA_IRQ_ENA_REG	DMA-SHA 中断使能寄存器	0x0028	R/W
<b>数据寄存器</b>			
SHA_H_0_REG	哈希值	0x0040	R/W
SHA_H_1_REG	哈希值	0x0044	R/W
SHA_H_2_REG	哈希值	0x0048	R/W
SHA_H_3_REG	哈希值	0x004C	R/W
SHA_H_4_REG	哈希值	0x0050	R/W
SHA_H_5_REG	哈希值	0x0054	R/W
SHA_H_6_REG	哈希值	0x0058	R/W
SHA_H_7_REG	哈希值	0x005C	R/W
SHA_M_1_REG	输入信息	0x0084	R/W
SHA_M_2_REG	输入信息	0x0088	R/W
SHA_M_3_REG	输入信息	0x008C	R/W
SHA_M_4_REG	输入信息	0x0090	R/W
SHA_M_5_REG	输入信息	0x0094	R/W
SHA_M_6_REG	输入信息	0x0098	R/W
SHA_M_7_REG	输入信息	0x009C	R/W
SHA_M_8_REG	输入信息	0x00A0	R/W
SHA_M_9_REG	输入信息	0x00A4	R/W
SHA_M_10_REG	输入信息	0x00A8	R/W
SHA_M_11_REG	输入信息	0x00AC	R/W
SHA_M_12_REG	输入信息	0x00B0	R/W
SHA_M_13_REG	输入信息	0x00B4	R/W
SHA_M_14_REG	输入信息	0x00B8	R/W
SHA_M_15_REG	输入信息	0x00BC	R/W
<b>版本寄存器</b>			

名称	描述	地址	权限
SHA_DATE_REG	版本控制寄存器	0x002C	R/W

## 23.6 寄存器

本小节的所有地址均为相对于 SHA 加速器基地址的地址偏移量（相对地址），具体基地址请见章节 [5 系统和存储器](#) 中的表 [5.3-2](#)。

Register 23.1. SHA\_START\_REG (0x0010)

31	(reserved)	1	0
0 0	0	Reset	1

**SHA\_START** 写 1 启动 SHA 加速器的 Typical SHA 模式。 (WO)

Register 23.2. SHA\_CONTINUE\_REG (0x0014)

31	(reserved)	1	0
0 0	0	Reset	1

**SHA\_CONTINUE** 写 1 继续 SHA 加速器的 Typical SHA 运算。 (WO)

Register 23.3. SHA\_BUSY\_REG (0x0018)

31	(reserved)	1	0
0 0	0	Reset	1

**SHA\_BUSY\_STATE** 表示 SHA 是否处于“忙碌”状态。

- 0: 空闲
  - 1: 忙碌
- (RO)

## Register 23.4. SHA\_DMA\_START\_REG (0x001C)

31	(reserved)	1	0
0 0	0	Reset	SHA_DMA_START

**SHA\_DMA\_START** 写 1 启动 SHA 加速器的 DMA-SHA 模式。 (WO)

## Register 23.5. SHA\_DMA\_CONTINUE\_REG (0x0020)

31	(reserved)	1	0
0 0	0	Reset	SHA_DMA_CONTINUE

**SHA\_DMA\_CONTINUE** 写 1 继续 SHA 加速器的 DMA-SHA 运算。 (WO)

## Register 23.6. SHA\_CLEAR\_IRQ\_REG (0x0024)

31	(reserved)	1	0
0 0	0	Reset	SHA_CLEAR_INTERRUPT

**SHA\_CLEAR\_INTERRUPT** 写 1 清除 DMA-SHA 中断。 (WO)

## Register 23.7. SHA\_IRQ\_ENA\_REG (0x0028)

31	(reserved)	1	0
0 0	0	Reset	SHA_INTERRUPT_ENA

**SHA\_INTERRUPT\_ENA** 写 1 使能 DMA-SHA 中断。 (R/W)

## Register 23.8. SHA\_DATE\_REG (0x002C)

(reserved)			SHA_DATE		
31	30	29			
0	0	0	0x20190402		

Reset

**SHA\_DATE** 版本控制寄存器。 (R/W)

## Register 23.9. SHA\_MODE\_REG (0x0000)

(reserved)			SHA_MODE		
31			3	2	0
0	0	0	0	0	0

Reset

**SHA\_MODE** 配置 SHA 加速器的运算标准

- 0: SHA-1
  - 1: SHA-224
  - 2: SHA-256
- (R/W)

## Register 23.10. SHA\_DMA\_BLOCK\_NUM\_REG (0x000C)

(reserved)			SHA_DMA_BLOCK_NUM		
31			6	5	0
0	0	0	0	0	0

Reset

**SHA\_DMA\_BLOCK\_NUM** 配置 DMA-SHA 工作模式下的信息块个数。 (R/W)

Register 23.11. SHA\_H\_ *n*\_REG (*n*: 0-7) (0x0040+4\**n*)

SHA_H_ <i>n</i>		
31		
0x0000000	Reset	

**SHA\_H\_ *n*** 表示第 *n* 个 32 位哈希值。 (R/W)

Register 23.12. SHA\_M\_*n*\_REG (*n*: 0-15) (0x0080+4\**n*)

SHA_M_ <i>n</i>	
31	0
0x000000	

SHA\_M\_*n* 表示第 *n* 个 32 位输入信息。 (R/W)

# 第 24 章

## 数字签名 (DS)

### 24.1 概述

数字签名技术使用密码学算法，用于验证消息的真实性和完整性。该技术也可用于向服务器验证设备身份，或验证消息是否经过篡改。

ESP32-C6 包含一个数字签名 (Digital Signature, DS) 模块，可提供硬件加速，高效生成基于 RSA 的数字签名。HMAC 作为密钥导出函数，使用 eFuse 作为输入密钥，输出 DS\_KEY 密钥。随后，数字签名模块使用 DS\_KEY 解密预先加密的参数，计算出签名。上述过程都发生在硬件层面，因此在计算过程中，不论是解密 RSA 参数的密钥，还是用于 HMAC 密钥导出函数的输入密钥，都对用户不可见。

### 24.2 主要特性

- 支持长度最大为 3072 位的 RSA 数字签名密钥
- 支持仅限 DS 读取的加密私钥数据
- 支持 SHA-256 摘要，用于保护私钥数据免遭攻击者篡改

### 24.3 功能描述

#### 24.3.1 概述

DS 模块计算 RSA 签名的方式为  $Z = X^Y \bmod M$ ，其中  $Z$  是签名， $X$  是输入消息， $Y$  和  $M$  是 RSA 私钥参数。

私钥参数以密文形式存储在 flash 中。用于解密私钥参数的密钥 (DS\_KEY) 只能由 DS 模块通过 HMAC 模块计算获取，而生成 DS\_KEY 所需的 HMAC 输入则存放在 eFuse 中，只允许被 HMAC 模块访问。也就是说，只有 DS 硬件才能解密私钥密文，软件无法获取私钥明文。关于 eFuse 和 HMAC 的相关细节请参照章节 6 [eFuse 控制器 \(eFuse\)](#) 和章节 21 [HMAC 加速器 \(HMAC\)](#)。

需要签名时，软件直接将输入消息  $X$  发送到 DS 外设。RSA 签名计算完成后，软件将读取签名结果  $Z$ 。

为方便描述，此处约定几个符号，它们的作用域局限于本章。

- $1^s$  表示一个完全由 “1” 组成的长度为  $s$  位的位串。
- $[x]_s$  一个长度为  $s$  位的位串，要求  $s$  为 8 的整数倍。如果  $x$  是一个数 ( $x < 2^s$ )，那么其在位串中遵循小端字节序。 $x$  可以是一个变量，例如  $[Y]_{4096}$ ，或一个十六进制的常数，比如  $[0x0C]_8$ 。根据需要， $[x]_t$  右边可以加上  $(s - t)$  个 0，使字串长度扩展成  $s$  位，得到  $[x]_s$ 。例如： $[0x05]_8 = 00000101$ ， $[0x05]_{16} = 0000010100000000$ ， $[0x0005]_{16} = 000000000000000101$ ， $[0x13]_8 = 00010011$ ， $[0x13]_{16} = 0001001100000000$ ， $[0x0013]_{16} = 00000000000010011$ 。

- $\parallel$  表示位串粘接操作符，用于将两个位串前后粘成一个较长的位串。

### 24.3.2 私钥运算子

私钥运算子  $Y$  (私钥指数) 和  $M$  (密钥模数) 由用户生成。它们具有特定的 RSA 密钥长度 (最大为 3072 位)。RSA 签名操作还额外需要两个运算子，即参数  $\bar{r}$  和  $M'$ ，由  $Y$  和  $M$  运算得到。

运算子  $Y$ 、 $M$ 、 $\bar{r}$  和  $M'$  与验证摘要一起由用户加密，并以密文  $C$  的形式存储。密文  $C$  输入到 DS 模块之后，先由硬件解密，然后参与 RSA 签名运算。关于如何生成  $C$ ，请参考章节 24.3.2。

DS 模块支持运算子长度为  $N = 32 \times x$  ( $x \in \{1, 2, 3, \dots, 96\}$ ) 的 RSA 签名运算  $Z = X^Y \bmod M$ 。其中，参数的位宽需要满足 RSA 计算的运算子长度要求，即为  $Z$ 、 $X$ 、 $Y$ 、 $M$  和  $\bar{r}$  的位宽必须相同，且为  $N$  中的任意值，而  $M'$  的位宽则始终是 32。更多 RSA 计算相关信息，请参考章节 22 RSA 加速器 (RSA) 中的 22.3.1 大数模幂运算部分。

### 24.3.3 软件准备工作

如果用户想使用 DS 模块进行数字签名，则需要提前做好软件准备工作，如图 24.3-1 所示。图中左半部分列出了在硬件开始 RSA 签名计算之前，软件需要做的准备工作。图中右半部分则列出了硬件在整个签名计算的过程中的计算流程。




图 24.3-1. 软件准备工作与硬件工作流程

#### 说明：

- 即便有多次签名计算，也只需进行一次软件准备工作（图 24.3-1 左侧），但每一次签名计算都需要重新进行硬件运算（图 24.3-1 右侧）。

用户需要依照图 24.3-1 左侧中指定的步骤来计算  $C$ 。详细的过程描述如下：

- **步骤 1：**按照章节 24.3.2 所述准备好符合运算子的长度要求的 RSA 私钥运算子  $Y$  和  $M$ 。定义  $[L]_{32} = \frac{N}{32} - 1$  (比如，对于 RSA 3072， $[L]_{32} == [0x60-1]_{32}$ )。准备好  $[HMAC\_KEY]_{256}$ ，并计算出

$[DS\_KEY]_{256}$ , 即  $DS\_KEY = \text{HMAC-SHA256}([HMAC\_KEY]_{256}, 1^{256})$ 。接着, 生成一个符合 AES-CBC 块加密算法要求的随机  $[IV]_{128}$ 。有关 AES 更多信息, 请参考章节 [19 AES 加速器 \(AES\)](#)。

- **步骤 2:** 根据  $M$  求解  $\bar{r}$  和  $M'$ 。
- **步骤 3:** 扩展  $Y$ 、 $M$  和  $\bar{r}$ , 得到  $[Y]_{3072}$ 、 $[M]_{3072}$  和  $[\bar{r}]_{3072}$ 。此步骤是由于  $Y$ 、 $M$  和  $\bar{r}$  的最大位宽为 3072, 故运算子位宽小于 3072 的运算子需要扩展至 3072, 而位宽等于 3072 的则不需要扩展。
- **步骤 4:** 使用 SHA-256 计算 MD 校验码:  $[MD]_{256} = \text{SHA256}([Y]_{3072} || [M]_{3072} || [\bar{r}]_{3072} || [M']_{32} || [L]_{32} || [IV]_{128})$
- **步骤 5:** 构造  $[P]_{9600} = ([Y]_{3072} || [M]_{3072} || [\bar{r}]_{3072} || [Box]_{384})$ 。其中,  $[Box]_{384} = ([MD]_{256} || [M']_{32} || [L]_{32} || [\beta]_{64})$ ,  $[\beta]_{64}$  是符合 PKCS#7 封装方式的追加码, 由 8 个字节码 0x80 组成, 即  $[0x08080808080808]_{64}$ , 目的在于使  $P$  的长度为 128 位的整数倍。
- **步骤 6:** 计算密文形式的私钥参数  $C = [C]_{9600} = \text{AES-CBC-ENC}([P]_{9600}, [DS\_KEY]_{256}, [IV]_{128})$ , 长度为 1200 字节。 $C$  也可以表示为  $C = [C]_{9600} = ([\hat{Y}]_{3072} || [\hat{M}]_{3072} || [\hat{\bar{r}}]_{3072} || [\hat{Box}]_{384})$ 。其中,  $[\hat{Y}]_{3072}$ 、 $[\hat{M}]_{3072}$ 、 $[\hat{\bar{r}}]_{3072}$ 、 $[\hat{Box}]_{384}$  是  $C$  的四个子参数, 分别对应  $[Y]_{3072}$ 、 $[M]_{3072}$ 、 $[\bar{r}]_{3072}$ 、 $[Box]_{384}$  的密文形式。

#### 24.3.4 硬件工作流程

每次需要计算数字签名时, 都会触发硬件操作。硬件需要三个输入信息: 预先生成的私钥密文  $C$ 、唯一的消息  $X$ 、 $IV$ 。

DS 模块的工作流程可以分为如下三个阶段:

##### 1. 解析阶段, 即图 24.3-1 中的步骤 7 和步骤 8

解析过程是图 24.3-1 中步骤 6 的逆过程。DS 模块将调用 AES 硬件加速器以 CBC 块模式对输入的密文信息  $C$  进行解密, 获取明文信息。该过程可以表示为  $P = \text{AES-CBC-DEC}(C, DS\_KEY, IV)$ , 其中,  $IV$  就是  $[IV]_{128}$ , 由用户直接指定;  $[DS\_KEY]_{256}$  由硬件 HMAC 提供, 通过存储在 eFuse 中的  $HMAC\_KEY$  得到, 软件无法获取。请参考章节 [21 HMAC 加速器 \(HMAC\)](#) 获取更多信息。

通过  $P$ , DS 模块能够解析出  $[Y]_{3072}$ 、 $[M]_{3072}$ 、 $[\bar{r}]_{3072}$ 、 $[M']_{32}$ 、 $[L]_{32}$ 、MD 校验码和追加码  $[\beta]_{64}$ , 这相当于步骤 5 的逆过程。

##### 2. 校验阶段, 即图 24.3-1 中的步骤 9 和步骤 10

DS 模块会执行两种校验操作: MD 校验和填充 (padding) 校验。由于填充校验和 MD 校验同步进行, 因此填充校验未在图 24.3-1 中体现。

- MD 校验: DS 模块调用 SHA-256 进行哈希计算获取哈希值  $[CALC\_MD]_{256}$  (即步骤 4)。然后, 将  $[CALC\_MD]_{256}$  与 MD 校验码  $[MD]_{256}$  作比较, 当且仅当二者相同时, MD 校验通过。
- 填充校验: DS 模块检查解析阶段解析出的追加码  $[\beta]_{64}$  是否符合 PKCS#7 标准, 当且仅当符合标准时, 填充校验通过。

仅当 MD 校验通过后, DS 模块才会执行后续计算, 否则 DS 模块将拒绝执行。如果填充校验失败, 将生成警告信息, 但不会影响 DS 模块的后续操作。

##### 3. 计算阶段, 即图 24.3-1 中的步骤 11 和步骤 12

DS 模块将把用户输入的  $X$ , 以及解析得到的  $Y$ 、 $M$  和  $\bar{r}$  都视为大数, 结合解析得到的  $M'$ , 构成了大数模幂运算  $X^Y \bmod M$  的所有必要输入参数。大数模幂运算的运算长度由  $L$  的值唯一指定。DS 模块调用 RSA 完成大数模幂运算  $Z = X^Y \bmod M$ ,  $Z$  为签名结果。

### 24.3.5 软件工作流程

每次需要计算数字签名时，都应执行以下软件操作。输入内容为预生成的私钥密文  $C$ 、唯一的消息  $X$ 、 $IV$ 。本节中的软件步骤会触发章节 24.3.4 中描述的硬件工作流程。

下述流程基于一个假设：软件已经调用了 HMAC 模块，HMAC 已经根据  $HMAC\_KEY$  计算出了  $DS\_KEY$ 。

1. **准备工作：**准备好数字签名密文  $C$ 、消息  $X$ 、 $IV$ 。具体方法请参考章节 24.3.3。

2. **启动 DS：**对寄存器 `DS_SET_START_REG` 写入 1。

3. **检查  $DS\_KEY$  是否已经准备好：**轮询寄存器 `DS_QUERY_BUSY_REG` 直到读到 0。

如果 `DS_QUERY_BUSY_REG` 超过 1 ms 还没读到 0，则说明 HMAC 初始化出现了问题。此时，软件应当读寄存器 `DS_QUERY_KEY_WRONG_REG`，根据返回值判断具体是下述哪一种情况：

- 如果读到零值，说明 HMAC 未被调用。
- 如果读到非零值（1 ~ 15），则说明 HMAC 被调用过，但是 DS 模块没有成功从 HMAC 模块获取到  $DS\_KEY$ 。此种情况可能是因为受到了其他程序的干扰。

4. **配置寄存器：**将  $IV$  block 写入寄存器 `DS_IV_m_REG` ( $m: 0 \sim 3$ )。有关  $IV$  block 的更多信息，请参考章节 19 AES 加速器 (AES)。

5. **将  $X$  写入存储器 `DS_X_MEM`：**将  $X_i$  ( $i \in \{0, 1, \dots, n - 1\}$ ) 写入存储器 `DS_X_MEM`，容量为 96 个字 (word)，其中  $n = \frac{N}{32}$ 。每一个字刚好存放一个  $b$  进制数。存储块以小端字节序进行存储，即存储器的低地址存放运算子的低位进制数，高地址存放运算子的高位进制数。当  $X$  的长度小于 96 个字时，存储器 `DS_X_MEM` 中有一部分空间未使用，该部分空间中的数据可以是任意值。

6. **将  $C$  写入存储器：**即将  $C$  中的四个子参数分别写入对应的存储器。

- 将  $\hat{Y}_i$  ( $i \in \{0, 1, \dots, 95\}$ ) 写入存储器 `DS_Y_MEM`。
- 将  $\hat{M}_i$  ( $i \in \{0, 1, \dots, 95\}$ ) 写入存储器 `DS_M_MEM`。
- 将  $\hat{r}_i$  ( $i \in \{0, 1, \dots, 95\}$ ) 写入存储器 `DS_RB_MEM`。
- 将  $\widehat{Box}_i$  ( $i \in \{0, 1, \dots, 11\}$ ) 写入存储器 `DS_BOX_MEM`。

其中存储器 `DS_Y_MEM`、`DS_M_MEM`、`DS_RB_MEM` 的容量均为 96 个字，而存储器 `DS_BOX_MEM` 容量只有 12 个字。每一个字刚好存放一个  $b$  进制数。存储块以小端字节序进行存储，即存储器的低地址存放运算子的低位进制数，高地址存放运算子的高位进制数。

7. **启动计算：**对寄存器 `DS_SET_ME_REG` 写入 1。

8. **等待运算结束：**轮询寄存器 `DS_QUERY_BUSY_REG` 直到读到 0。

9. **检查校验结果：**读寄存器 `DS_QUERY_CHECK_REG`，根据返回值决定后续操作。

- 如果返回值为 0，则说明填充校验通过，MD 校验通过，可以继续读取  $Z$  结果值。
- 如果返回值为 1，则说明填充校验通过，但 MD 校验失败。 $Z$  结果值无效，跳至步骤 11。
- 如果返回值为 2，则说明填充校验失败，但 MD 校验通过，用户可以继续读取  $Z$  结果值。但仍需注意的是，此时数据填充不符合 PKCS#7 封装方式。
- 如果返回值为 3，则说明填充校验失败，且 MD 校验失败。这种情况说明有致命错误发生。 $Z$  结果值无效。跳至步骤 11。

10. **读出运算结果**: 从存储器 `DS_Z_MEM` 读出运算结果  $Z_i$  ( $i \in \{0, 1, \dots, n - 1\}$ )，其中  $n = \frac{N}{32}$ 。 $Z$  以小端字节序存储在存储器中。
11. **退出计算环境**: 对寄存器 `DS_SET_FINISH_REG` 写入 1，然后轮询寄存器 `DS_QUERY_BUSY_REG` 直到读到 0。

DS 退出计算环境后，所有输入/输出寄存器和存储器中的数据都已经被抹除（清零）。

## 24.4 存储器列表

请注意，这里的起始地址和结束地址都是相对于基地址的地址偏移量（相对地址）。请参阅章节 5 系统和存储器中的表 5.3-2 获取 DS 模块的基地址。

名称	描述	大小 (字节)	起始地址	结束地址	访问
DS_Y_MEM	存储器 Y	384	0x0000	0x017F	WO
DS_M_MEM	存储器 M	384	0x0200	0x037F	WO
DS_RB_MEM	存储器 $\bar{r}$	384	0x0400	0x057F	WO
DS_BOX_MEM	存储器 Box	48	0x0600	0x062F	WO
DS_X_MEM	存储器 X	384	0x0800	0x097F	WO
DS_Z_MEM	存储器 Z	384	0x0A00	0x0B7F	RO

## 24.5 寄存器列表

本小节的所有地址均为相对于数字签名基地址的地址偏移量（相对地址），具体基地址请见章节 5 系统和存储器 中的表 5.3-2。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

名称	描述	地址	访问
<b>配置寄存器</b>			
DS_IV_0_REG	<i>IV</i> block 数据	0x0630	WO
DS_IV_1_REG	<i>IV</i> block 数据	0x0634	WO
DS_IV_2_REG	<i>IV</i> block 数据	0x0638	WO
DS_IV_3_REG	<i>IV</i> block 数据	0x063C	WO
<b>状态/控制寄存器</b>			
DS_SET_START_REG	启动 DS 模块	0xOE00	WO
DS_SET_ME_REG	开始计算	0xOE04	WO
DS_SET_FINISH_REG	结束计算	0xOE08	WO
DS_QUERY_BUSY_REG	DS 模块状态	0xOE0C	RO
DS_QUERY_KEY_WRONG_REG	查询 <i>DS_KEY</i> 未准备好的原因	0xOE10	RO
DS_QUERY_CHECK_REG	查询校验结果	0xOE14	RO
<b>版本寄存器</b>			
DS_DATE_REG	版本控制寄存器	0xOE20	R/W

## 24.6 寄存器

本小节的所有地址均为相对于数字签名基地址的地址偏移量（相对地址），具体基地址请见章节 5 系统和存储器 中的表 5.3-2。

Register 24.1. DS\_IV\_*m*\_REG (*m*: 0-3) (0x0630+4\**n*)

31	0
0x0000000000	

Reset

DS\_IV\_*m*\_REG 写入 IV block 数据。 (WO)

Register 24.2. DS\_SET\_START\_REG (0xOE00)

31	0
0 0	

Reset

DS\_SET\_START 配置是否启动 DS 模块。

- 0: 无效
- 1: 启动 DS 模块  
(WO)

Register 24.3. DS\_SET\_ME\_REG (0xOE04)

31	0
0 0	

Reset

DS\_SET\_ME 配置是否启动计算。

- 0: 无效
- 1: 启动计算  
(WO)

#### Register 24.4. DS\_SET\_FINISH\_REG (0xOE08)

**DS\_SET\_FINISH** 配置是否结束运算。

- 0: 无效  
1: 结束运算  
(WO)

## Register 24.5. DS\_QUERY\_BUSY\_REG (0xOE0C)

The diagram illustrates a memory map. A horizontal line represents memory addresses, with '31' at the far left and '0' at the far right. Above the line, the label 'DS\_QUERY\_BUS' is written diagonally from top-right to bottom-left. Below the line, the number '31' is positioned above the first byte, and '0' is positioned below the last byte. A bracket labeled '(reserved)' spans the entire width of the line between the '31' and '0' labels.

**DS\_QUERY\_BUSY** 表示 DS 模块是否空闲。

- 0: DS 模块空闲  
1: DS 模块正忙  
(RO)

## Register 24.6. DS\_QUERY\_KEY\_WRONG\_REG (0xOE10)

31	(reserved)	4	3	0
0	0	0	0	0x0

**DS\_QUERY\_KEY\_WRONG** 表示 HMAC 模块的错误情况。

- O: HMAC 未被调用  
1-15: HMAC 曾被调用, DS 模块没有成功从 HMAC 模块获取到 *DS\_KEY* (最大值为 15)  
(RO)

## Register 24.7. DS\_QUERY\_CHECK\_REG (0x0E14)

(reserved)																																	
31																																	
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0		

**DS\_PADDING\_BAD** 表示填充校验是否通过。

- 0: 填充校验通过
  - 1: 填充校验失败
- (RO)

**DS\_MD\_ERROR** 表示 MD 校验是否通过。

- 0: MD 校验通过
  - 1: MD 校验失败
- (RO)

## Register 24.8. DS\_DATE\_REG (0x0E20)

(reserved)																																				
31	30	29																																		
0	0																																			

**DS\_DATE** 版本控制寄存器。 (R/W)

## 第 25 章

# 片外存储器加密与解密 (XTS\_AES)

## 25.1 概述

ESP32-C6 芯片集成了片外存储器加密与解密模块，使用 [IEEE Std 1619-2007](#) 指定的 XTS-AES 标准算法，为用户存放在片外存储器 (flash) 的应用代码和数据提供了安全保障。用户可以将专有固件、敏感的用户数据（如用来访问私有网络的证书）存放在片外 flash 中。

## 25.2 主要特性

- 使用通用 XTS-AES 算法，符合 [IEEE Std 1619-2007](#)
- 支持手动加密，需要软件参与
- 支持高速自动解密，无需软件参与
- 由寄存器配置、eFuse 参数、启动 (boot) 模式共同决定开启/关闭加解密功能
- 支持可配置的抗 DPA 攻击功能

## 25.3 模块结构

片外存储器加解密模组包含两个模块：手动加密 (Manual Encryption) 模块和自动解密 (Auto Decryption) 模块。结构图如图 25.3-1 所示。




图 25.3-1. 片外存储器加解密结构

手动加密模块能够对指令/数据进行加密，将指令/数据以密文状态通过 SPI1 写入片外 flash。

系统寄存器 (SYSREG) 外设中（请参见章节 17 系统寄存器），

HP\_SYSTEM\_EXTERNAL\_DEVICE\_ENCRYPT\_DECRYPT\_CONTROL\_REG 内与片外存储器加解密相关的有以下 3 位：

- HP\_SYSTEM\_ENABLE\_DOWNLOAD\_MANUAL\_ENCRYPT
- HP\_SYSTEM\_ENABLE\_DOWNLOAD\_GOCB\_DECRYPT
- HP\_SYSTEM\_ENABLE\_SPI\_MANUAL\_ENCRYPT

此外，片外存储器加解密模组还会从外设 eFuse 控制器中获取两个参数：

EFUSE\_DIS\_DOWNLOAD\_MANUAL\_ENCRYPT 和 EFUSE\_SPI\_BOOT\_CRYPT\_CNT。更多详细信息，请参考章节 6 eFuse 控制器 (eFuse)。

## 25.4 功能描述

### 25.4.1 XTS 算法

手动加密模块和自动解密模块均使用 XTS 算法。具体实现中，XTS 算法使用 1024 位为一个数据单元 (data unit)，此处的“数据单元”由 XTS-AES Tweakable Block Cipher 标准中的章节 XTS-AES encryption procedure 定义。更多关于 XTS-AES 算法的信息，请参考 [IEEE Std 1619-2007](#)。

### 25.4.2 密钥

执行 XTS 运算时，手动加密模块和自动解密模块共用同一密钥 Key。密钥 Key 来自硬件 eFuse，用户无法访问获取。

Key 的长度为 256 位。Key 的值完全由 BLOCK4 ~ BLOCK9 中的一个 eFuse 块的参数信息决定。为方便阐述如何通过 eFuse 参数信息推导出 Key 的值，现定义：

- $\text{Block}_A$ : BLOCK4 ~ BLOCK9 中密钥用途为 EFUSE\_KEY\_PURPOSE\_XTS\_AES\_128\_KEY 的 BLOCK (请参考表 6.3-2 密钥用途数值对应的含义)。如果  $\text{Block}_A$  存在, 那么  $\text{Block}_A$  中存放着 256 位的  $\text{Key}_A$ 。

根据  $\text{Block}_A$  是否存在, 有两种生成  $\text{Key}$  的方式。不同情况下,  $\text{Key}$  值可以由  $\text{Key}_A$  的值唯一确定, 如表 25.4-1 所示。

表 25.4-1. 根据  $\text{Key}_A$  生成的  $\text{Key}$  值

$\text{Block}_A$ 是否存在	$\text{Key}$	$\text{Key}$ 长度 (位)
是	$\text{Key}_A$	256
否	$0^{256}$	256

#### 说明:

表 25.4-1 中, “ $0^{256}$ ” 表示由 256 个位 0 组成的位串。请注意, 使用  $0^{256}$  作为密钥  $\text{Key}$  存在风险, 建议配置有效密钥。

更多有关密钥用途的信息, 请参考章节 6 eFuse 控制器 (eFuse) 中的表 6.3-2 密钥用途数值对应的含义。

### 25.4.3 目标空间

目标空间指的是片外存储器 (flash) 中存放密文的一段连续地址空间。目标空间可由目标大小和目标基地址唯一确定。这两个参数的定义如下:

- 目标大小: 目标空间的大小 (*size*), 即单次加密的数据量。以字节为单位, 支持 16 字节、32 字节或 64 字节。
- 目标基地址: 目标空间的基地址 (*base\_addr*)。目标基地址为 24 位的物理地址, 取值范围为 0x0000\_0000 ~ 0x0OFF\_FFFF, 但要求以 *size* 为单位对齐, 即 *base\_addr*%*size* == 0。

例如, 在一次加密操作中, 需要将 16 字节的指令数据加密后写入片外 flash 中的地址段 0x130 ~ 0x13F, 则目标空间为 0x130 ~ 0x13F, 目标大小为 16 (字节), 目标基地址为 0x130。

对于任意长度 (必须是 16 字节的整数倍) 的明文指令/数据的加密, 整个加密过程可拆分成多次进行, 每次加密均具备相应的目标空间和相应参数。

对于自动解密模块, 目标空间等参数由硬件自动调节。对于手动加密模块, 目标空间等参数需由用户主动配置。

#### 说明:

IEEE Std 1619-2007 中的章节 Data units and tweaks 中定义的 “tweak” 是一个 128-bit 的非负整数 (*tweak*), 其值可以通过公式求出:  $tweak = (\text{base\_addr} \& 0x0FFFF80)$ 。*tweak* 中低 7 位和高 97 位恒为零。

### 25.4.4 数据写入

对于自动解密模块, 数据写入由硬件自动完成。对于手动加密模块, 数据写入需由用户主动配置。手动加密模块中包含一个由 8 个寄存器组成的寄存器块 XTS\_AES\_PLAIN\_*n*\_REG (*n*: 0 ~ 15), 专用于数据写入, 一次可以存放最多 256 位明文指令/数据。

实际上, 在手动加密模块中, 相对于明文的来源, 密文将要存放的位置更为重要。基于明文和密文之间严格的对应关系, 为更好地描述明文在寄存器块中的存放方式, 现假設明文从一开始就存放在目标空间中, 在加密完成后替换为密文。因此, 本节中将不再出现“明文”的概念, 而用“目标空间”来代替。

### 目标空间映射到寄存器块的方法：

假设目标空间中某个字的存放地址为  $address$ , 记  $offset = address \% 64$ ,  $n = offset / 4$ , 那么该字将被存放在寄存器 XTS\_AES\_PLAIN\_ $n$ \_REG 中。

例如, 当目标大小为 32 时, 寄存器块中的所有寄存器都将被使用, 目标空间中的地址与寄存器块之间的映射关系如表 25.4-2 所示。

表 25.4-2. 目标空间与寄存器堆的映射关系

$offset$	寄存器	$offset$	寄存器
0x00	XTS_AES_PLAIN_0_REG	0x20	XTS_AES_PLAIN_8_REG
0x04	XTS_AES_PLAIN_1_REG	0x24	XTS_AES_PLAIN_9_REG
0x08	XTS_AES_PLAIN_2_REG	0x28	XTS_AES_PLAIN_10_REG
0x0C	XTS_AES_PLAIN_3_REG	0x2C	XTS_AES_PLAIN_11_REG
0x10	XTS_AES_PLAIN_4_REG	0x30	XTS_AES_PLAIN_12_REG
0x14	XTS_AES_PLAIN_5_REG	0x34	XTS_AES_PLAIN_13_REG
0x18	XTS_AES_PLAIN_6_REG	0x38	XTS_AES_PLAIN_14_REG
0x1C	XTS_AES_PLAIN_7_REG	0x3C	XTS_AES_PLAIN_15_REG

### 25.4.5 手动加密模块

手动加密模块是一个外设模块, 自身带有寄存器, 可以被 CPU 直接访问。模块内的寄存器、系统寄存器 (SYSREG) 外设、eFuse 参数、boot 模式共同配置并使用这一模块。

当且仅当手动加密模块拥有工作权限时, 才允许手动加密。手动加密模块是否拥有工作权限取决于:

- SPI Boot 模式下:

当寄存器 HP\_SYSTEM\_EXTERNAL\_DEVICE\_ENCRYPT\_DECRYPT\_CONTROL\_REG 的 HP\_SYSTEM\_ENABLE\_SPI\_MANUAL\_ENCRYPT 位为 1 时, 手动加密模块拥有工作权限, 否则无法工作。

- Download Boot 模式下:

当寄存器 HP\_SYSTEM\_EXTERNAL\_DEVICE\_ENCRYPT\_DECRYPT\_CONTROL\_REG 的 HP\_SYSTEM\_ENABLE\_DOWNLOAD\_MANUAL\_ENCRYPT 位为 1, 且 eFuse 参数 EFUSE\_DIS\_DOWNLOAD\_MANUAL\_ENCRYPT 为 0 时, 手动加密模块拥有工作权限, 否则无法工作。

说明:

- 即使 CPU 可以越过 cache, 直接读取片外存储器从而得到加密指令/数据, 但用户依旧无法获取密钥 Key。

### 25.4.6 自动解密模块

自动解密并非传统外设模块, 自身不带寄存器, 不能被 CPU 直接访问。系统寄存器 (SYSREG) 外设、eFuse 参数、boot 模式共同配置并使用这一模块。

当且仅当自动解密模块拥有工作权限时, 才允许自动解密。自动解密模块是否拥有工作权限取决于:

- SPI Boot 模式下

当参数 SPI\_BOOT\_CRYPT\_CNT (3 位) 中奇数个位为 1 时, 自动解密模块拥有工作权限, 否则无法工作。

- Download Boot 模式下

当寄存器 `HP_SYSTEM_EXTERNAL_DEVICE_ENCRYPT_DECRYPT_CONTROL_REG` 的 `HP_SYSTEM_ENABLE_DOWNLOAD_GOCB_DECRYPT` 位为 1 时，自动解密模块拥有工作权限，否则无法工作。

**说明：**

1. 当自动解密模块拥有工作权限时，如果 CPU 通过 cache 读取片外存储器中的指令/数据，自动解密将自动对读取到的密文进行解密以恢复指令/数据。解密的整个过程无需软件参与，且对 cache 透明。解密算法过程中，密钥 *Key* 无法被用户获取。
2. 当自动解密模块没有工作权限时，无论数据加密与否，自动解密模块不对片外存储器中的数据产生作用。此时，CPU 通过 cache 读取到的是片外存储器中的原始内容。

## 25.5 软件流程

手动加密模块工作时需要软件参与，软件流程为：

1. 配置 XTS\_AES：

- 将寄存器 `XTS_AES_PHYSICAL_ADDRESS_REG` 的值设置为 *base\_addr*。
- 将寄存器 `XTS_AES_LINESIZE_REG` 的值设置为  $\frac{\text{size}}{32}$ 。

关于 *base\_addr* 和 *size* 的定义，请参考章节 [25.4.3](#)。

2. 将明文指令/数据写入至寄存器块 `XTS_AES_PLAIN_n_REG` (*n*: 0 ~ 15)。更多详细信息，请参考章节 [25.4.4](#)。

请根据实际需求写入寄存器，未使用的寄存器可为任意值。

3. 等待手动加密模块进入空闲状态。轮询寄存器 `XTS_AES_STATE_REG` 直到软件读取到 0，表明手动加密模块已进入空闲状态。

4. 向寄存器 `XTS_AES_TRIGGER_REG` 写入 1，启动手动加密。

5. 等待加密完成。轮询寄存器 `XTS_AES_STATE_REG`，直到软件读取到 2。

上述步骤为使用 *Key* 操作手动加密模块对明文指令/数据进行加密的过程。

6. 向寄存器 `XTS_AES_RELEASE_REG` 写入 1，使 SPI1 获得密文的访问权限。该操作完成后，寄存器 `XTS_AES_STATE_REG` 的值将为 3。

7. 调用 SPI1，将密文写入片外 flash（请参阅 [ESP-IDF 编程指南](#) 中的 [Flash 加密 API 参考](#)）。

8. 向寄存器 `XTS_AES_DESTROY_REG` 写入 1，销毁密文。该操作完成后，寄存器 `XTS_AES_STATE_REG` 的值将为 0。

请根据所需加密的明文指令/数据的数量，重复上述步骤。

## 25.6 抗 DPA 攻击

ESP32-C6 XTS\_AES 模块支持抗 DPA 攻击功能。根据 [IEEE Std 1619-2007](#)，XTS-AES 算法可分为两步：

- 第一步：计算 T 的值。下文中，将此步骤称为“计算 T”。

- 第二步：计算密文/明文。下文中，将此步骤称为“计算 D”。

用户可以通过寄存器配置实现不同安全等级：

- 首先，为更好地描述各步骤，定义以下参数：

- *select\_reg* = XTS\_AES\_CRYPT\_DPA\_SELECT\_REGISTER
- *reg\_d\_dpa\_en* = XTS\_AES\_CRYPT\_CALC\_D\_DPA\_EN
- *efuse\_dpa\_en* = EFUSE\_CRYPT\_DPA\_ENABLE
- *reg\_anti\_dpa\_level* = XTS\_AES\_CRYPT\_SECURITY\_LEVEL
- *efuse\_anti\_dpa\_level* = 3

- 配置 XTS\_AES 模块抗 DPA 攻击的安全等级：

$$\text{Anti\_DPA\_level} = \text{select\_reg} ? (\text{reg\_anti\_dpa\_level}) : (\text{efuse\_dpa\_en} * \text{efuse\_anti\_dpa\_level})$$

当 Anti\_DPA\_level 为 0 时，关闭抗 DPA 攻击功能。Anti\_DPA\_level 的值越大，抗 DPA 攻击的能力就越强。

- 配置是否在 XTS-AES 算法计算 D 时开启抗 DPA 功能：

$$\text{Anti\_DPA\_enabled\_in\_calc\_D} = \text{select\_reg} ? \text{reg\_d\_dpa\_en} : \text{efuse\_dpa\_en}$$

在 Anti\_DPA\_level 不为 0 的情况下，当 Anti\_DPA\_enabled\_in\_calc\_D 等于 1 时，XTS-AES 算法在计算 D 时开启抗 DPA 功能。

在 Anti\_DPA\_level 不为 0 的情况下，XTS-AES 算法计算 T 时总是开启抗 DPA 功能。

#### 说明：

配置是否开启抗 DPA 功能会对外存访问带宽造成影响：

- 在计算 D 过程中配置开启抗 DPA 功能时，当抗攻击等级  $\geq 4$ ，会对读写带宽造成显著影响。
- 在计算 D 过程中配置关闭抗 DPA 功能时，当抗攻击等级  $\geq 6$ ，会对读写带宽造成显著影响。

## 25.7 寄存器列表

本小节的所有地址均为相对于片外存储器加密与解密基地址的地址偏移量（相对地址），具体基地址请见章节 5 系统和存储器 中的表 5.3-2。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

名称	描述	地址	访问
<b>明文寄存器堆</b>			
XTS_AES_PLAIN_0_REG	明文寄存器 0	0x0300	R/W
XTS_AES_PLAIN_1_REG	明文寄存器 1	0x0304	R/W
XTS_AES_PLAIN_2_REG	明文寄存器 2	0x0308	R/W
XTS_AES_PLAIN_3_REG	明文寄存器 3	0x030C	R/W
XTS_AES_PLAIN_4_REG	明文寄存器 4	0x0310	R/W
XTS_AES_PLAIN_5_REG	明文寄存器 5	0x0314	R/W
XTS_AES_PLAIN_6_REG	明文寄存器 6	0x0318	R/W
XTS_AES_PLAIN_7_REG	明文寄存器 7	0x031C	R/W
XTS_AES_PLAIN_8_REG	明文寄存器 8	0x0320	R/W
XTS_AES_PLAIN_9_REG	明文寄存器 9	0x0324	R/W
XTS_AES_PLAIN_10_REG	明文寄存器 10	0x0328	R/W
XTS_AES_PLAIN_11_REG	明文寄存器 11	0x032C	R/W
XTS_AES_PLAIN_12_REG	明文寄存器 12	0x0330	R/W
XTS_AES_PLAIN_13_REG	明文寄存器 13	0x0334	R/W
XTS_AES_PLAIN_14_REG	明文寄存器 14	0x0338	R/W
XTS_AES_PLAIN_15_REG	明文寄存器 15	0x033C	R/W
<b>配置寄存器</b>			
XTS_AES_LINESIZE_REG	配置目标空间的大小	0x0340	R/W
XTS_AES_DESTINATION_REG	配置片外存储器的类型	0x0344	R/W
XTS_AES_PHYSICAL_ADDRESS_REG	配置物理地址	0x0348	R/W
XTS_AES_DPA_CTRL_REG	配置抗 DPA 功能	0x0388	R/W
<b>控制/状态寄存器</b>			
XTS_AES_TRIGGER_REG	启动 AES 算法	0x034C	WO
XTS_AES_RELEASE_REG	释放控制寄存器	0x0350	WO
XTS_AES_DESTROY_REG	销毁控制寄存器	0x0354	WO
XTS_AES_STATE_REG	状态寄存器	0x0358	RO
<b>版本寄存器</b>			
XTS_AES_DATE_REG	版本控制寄存器	0x035C	R/W

## 25.8 寄存器

本小节的所有地址均为相对于片外存储器加密与解密基地址的地址偏移量（相对地址），具体基地址请见章节 5 系统和存储器 中的表 5.3-2。

Register 25.1. XTS\_AES\_PLAIN\_*n*\_REG (*n*: 0-15) (0x0300+4\**n*)

31	0
0x0000000	
Reset	

**XTS\_AES\_PLAIN\_***n* 配置明文的第 *n* 个 32 位部分。 (R/W)

Register 25.2. XTS\_AES\_LINESIZE\_REG (0x0340)

32	2	1	0
0x00000000			
Reset			

**XTS\_AES\_LINESIZE** 配置单次加密的数据大小。

- 0: 加密 16 字节
  - 1: 加密 32 字节
  - 2: 加密 64 字节
  - 3: 无效
- (R/W)

## Register 25.3. XTS\_AES\_DESTINATION\_REG (0x0344)

The diagram shows the register structure for XTS\_AES\_DESTINATION\_REG. It consists of two rows of four columns each. The first row has the top-left column labeled '31' and the bottom-left column labeled '0x00000000'. The second row has the top-right column labeled '1 | 0' and the bottom-right column labeled '0 | Reset'. A diagonal label 'XTS\_AES\_DESTINATION' spans from the top-right towards the bottom-left. Above the first row, the text '(reserved)' is written diagonally.

31			1   0
0x00000000			0   Reset

**XTS\_AES\_DESTINATION** 决定手动加密类型，目前只能手动加密 flash，所以只能为 0。用户不能写入 1，否则将发生错误。

0: 加密 flash

1: 加密片外 RAM

(R/W)

## Register 25.4. XTS\_AES\_PHYSICAL\_ADDRESS\_REG (0x0348)

The diagram shows the register structure for XTS\_AES\_PHYSICAL\_ADDRESS\_REG. It consists of two rows of four columns each. The first row has the top-left column labeled '31 30 | 29' and the bottom-left column labeled '0x0'. The second row has the top-right column labeled '0' and the bottom-right column labeled '0 | Reset'. A diagonal label 'XTS\_AES\_PHYSICAL\_ADDRESS' spans from the top-right towards the bottom-left. Above the first row, the text '(reserved)' is written diagonally.

31	30	29	0
0x0			0   Reset

**XTS\_AES\_PHYSICAL\_ADDRESS** 配置物理地址。请注意，该值范围必须为 0x0000\_0000 ~ 0x0FFF\_FFFF。 (R/W)

## Register 25.5. XTS\_AES\_DPA\_CTRL\_REG (0x0388)

The diagram shows the bit field layout of Register 25.5. XTS\_AES\_DPA\_CTRL\_REG. It includes a header with bit names: XTS\_AES\_CRYPT\_DPA\_SELECT\_REGISTER, XTS\_AES\_CRYPT\_CALC\_D\_DPA\_EN, and XTS\_AES\_CRYPT\_SECURITY\_LEVEL. Below the header is a row of five boxes labeled 31, 5, 4, 3, 2, and 0. The first box contains the value 0x00000000. The next three boxes are labeled 0x0, 0x1, and 0x7 respectively. The last box is labeled "Reset". A note "(reserved)" is placed above the first four boxes.

31	5	4	3	2	0
0x00000000	0x0	0x1	0x7	Reset	

**XTS\_AES\_CRYPT\_DPA\_SELECT\_REGISTER** 配置由 eFuse 或寄存器控制抗 DPA 功能。

- 0: 由寄存器控制抗 DPA 功能
  - 1: 由 eFuse 控制抗 DPA 功能
- (R/W)

**XTS\_AES\_CRYPT\_CALC\_D\_DPA\_EN** 配置是否在 XTS\_AES 算法中启用抗 DPA 功能。

- 0: 仅在计算 T 时启用抗 DPA 功能
  - 1: 计算 T 或是计算 D 时都启用抗 DPA 功能
- 请注意，此字段仅在 [XTS\\_AES\\_CRYPT\\_SECURITY\\_LEVEL](#) 不为 0 时有效。
- (R/W)

**XTS\_AES\_CRYPT\_SECURITY\_LEVEL** 配置外部加解密的安全等级。

- 0: 抗 DPA 功能已关闭
  - 1-7: 数字越大，则加解密安全性更高
- (R/W)

## Register 25.6. XTS\_AES\_TRIGGER\_REG (0x034C)

The diagram shows the bit field layout of Register 25.6. XTS\_AES\_TRIGGER\_REG. It includes a header with bit name: XTS\_AES\_TRIGGER. Below the header is a row of two boxes labeled 31 and 0. The first box contains the value 0x00000000. The second box is labeled "Reset". A note "(reserved)" is placed above the first box.

31	0
0x00000000	x Reset

**XTS\_AES\_TRIGGER** 配置是否使能手动加密运算。

- 0: 关闭手动加密运算
  - 1: 使能手动加密运算
- (WO)

## Register 25.7. XTS\_AES\_RELEASE\_REG (0x0350)

31			1   0
0x00000000		x	Reset

**XTS\_AES\_RELEASE** 配置是否使 SPI1 获取密文访问权限。

- 0: 无效
- 1: 使 SPI1 获取密文访问权限  
(WO)

## Register 25.8. XTS\_AES\_DESTROY\_REG (0x0354)

31			1   0
0x00000000		x	Reset

**XTS\_AES\_DESTROY** 配置是否销毁加密结果。

- 0: 无效
- 1: 销毁加密结果  
(WO)

## Register 25.9. XTS\_AES\_STATE\_REG (0x0358)

31			2   1   0
0x00000000		0x0	Reset

**XTS\_AES\_STATE** 表示手动加密模块状态。

- 0 (XTS\_AES\_IDLE): 空闲
- 1 (XTS\_AES\_BUSY): 计算中
- 2 (XTS\_AES\_DONE): 计算完成，但手动加密结果数据对 SPI 不可见
- 3 (XTS\_AES\_RELEASE): 手动加密结果对 SPI 可见  
(RO)

## Register 25.10. XTS\_AES\_DATE\_REG (0x035C)

XTS_AES_DATE		
31	30	29
0	0	0x20200111

Reset

**XTS\_AES\_DATE** 版本控制寄存器。 (R/W)

# 第 26 章

## 随机数发生器 (RNG)

### 26.1 概述

ESP32-C6 内置一个真随机数发生器，其生成的 32 位随机数可作为加密等操作的基础。

### 26.2 主要特性

ESP32-C6 的随机数发生器可通过物理过程而非算法生成真随机数，所有生成的随机数在特定范围内出现的概率完全一样。

### 26.3 功能描述

系统可以从随机数发生器的寄存器 `LPPERI_RNG_DATA_REG` 中读取随机数，每个读到的 32 位随机数都是真随机数，噪声源为系统中的热噪声和异步时钟。

- 热噪声可以来自 SAR ADC 或高速 ADC 或两者兼有。当芯片的 SAR ADC 或高速 ADC 工作时，就会产生比特流，并通过异或 (XOR) 逻辑运算作为随机数种子进入随机数生成器。
- `RC_FAST_CLK` 是一种异步时钟源，会产生电路亚稳态。这种亚稳态也可以作为随机数种子<sup>2</sup>，进入随机数生成器。




图 26.3-1. 噪声源

当 SAR ADC 打开时，每个 `RC_FAST_CLK` 时钟周期内（来自内部 RC 振荡器，详见 8 复位和时钟 章节），随机数发生器将获得 2 位的熵。因此，为了获得最大的熵值，建议读取 `LPPERI_RNG_DATA_REG` 寄存器时的速率不超过 1 MHz。

当高速 ADC 打开时，每个 APB 时钟周期（通常为 80 MHz）内，随机数发生器将获得 2 位的熵。因此，为了获得最大的熵值，建议读取 `LPPERI_RNG_DATA_REG` 寄存器时的速率不超过 5 MHz。

我们在仅打开高速 ADC 的状态下，以 5 MHz 的速率从 [LPPEI\\_RNG\\_DATA\\_REG](#) 读取了 2 GB 的数据样本，并使用 Dieharder 随机数测试套件（版本 3.31.1）对样本进行了测试。最终，样本通过了所有测试。

## 26.4 编程指南

在使用 ESP32-C6 的随机数生成器时，应该至少保证 SAR ADC 或高速 ADC<sup>1</sup> 处于使能状态，否则可能会导致产生伪随机数，应注意避免。其中，

- SAR ADC 受控于 DIG ADC 控制器。详见 [39 片上传感器与模拟信号处理](#) 章节。
- 高速 ADC 在 Wi-Fi 或蓝牙开启时自动打开。

**说明：**

注意，在 Wi-Fi 开启时，极端情况下高速 ADC 有读值饱和的可能，这会降低熵值。因此，建议在 Wi-Fi 开启时，同时打开 SAR ADC 产生随机数。

在使用随机数生成器时，请多次读取 [LPPEI\\_RNG\\_DATA\\_REG](#) 寄存器的值，直至获得足够多的随机数。在读取寄存器时，注意控制速率不要超过上方第 [26.3](#) 小节的介绍。


## 26.5 寄存器列表

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

名称	描述	地址	访问
<a href="#">LPPEI_RNG_DATA_REG</a>	随机数数据	0x600B_2808	只读

## 26.6 寄存器

Register 26.1. LPPEI\_RNG\_DATA\_REG (0x600B\_2808)



[LPPEI\\_LPPEI\\_RNG\\_DATA](#) 随机数来源。(只读)

# 第 V 卷

## 通讯接口

该部分涉及系统的连接性，介绍各种带有通讯接口的模块，如 I2C、I2S、SPI、UART、USB 等，同时还包括其他用于遥控、电机控制、LED 控制等功能的信号生成接口。

# 第 27 章

## UART 控制器 (UART, LP\_UART, UHCI)

### 27.1 概述

嵌入式应用通常要求一个简单的并且占用系统资源少的方法来传输数据。通用异步收发传输器 (UART) 即可以满足这些要求，它能够灵活地与外部设备进行全双工数据交换。ESP32-C6 芯片中共有三个 UART 控制器，包含两个正常功能的 UART 和一个满足低功耗需求的 LP UART。UART 控制器可以兼容不同的 UART 设备。另外，UART 还可以用于红外数据交换 (IrDA) 或 RS485 调制解调器。

两个 UART 控制器分别有一组功能相同的寄存器。本文以  $\text{UART}_n$  指代两个 UART 控制器， $n$  为 0、1。LP UART 是原 UART 的功能剪裁版本，且单独控制一组寄存器，通过表 27.2-1 可以区分 UART 和 LP UART 的特性。

UART 是一种以字符为导向的通用数据链，可以实现设备间的通信。异步传输的意思是不需要在发送数据上添加时钟信息。这也要求发送端和接收端的速率、停止位、奇偶校验位等都要相同，通信才能成功。

一个典型的 UART 帧开始于一个起始位，紧接着是有效数据，然后是奇偶校验位（可有可无），最后是停止位。ESP32-C6 上的 UART 控制器支持多种字符长度和停止位。另外，控制器还支持软硬件流控和 GDMA，可以实现高速的数据传输。开发者可以使用多个 UART 端口，同时又能保证很少的软件开销。

### 27.2 主要特性

UART 控制器的特性以及与 LP UART 的特性区分见下表：

表 27.2-1. UART 和 LP UART 特性区分

UART 特性	LP_UART 特性
可编程收发波特率，最大为 5 MBaud	
一个 UART 的发送通道和接收通道分别有 $128 \times 8$ 位 RAM 存储空间	LP UART 的发送通道和接收通道分别有 $32 \times 8$ bit RAM 存储空间
全双工异步通信	
数据位 (5 到 8 位)	
停止位 (1、1.5 或 2 位)	
奇偶校验位	
AT_CMD 特殊字符检测	
RS485 协议	—
IrDA 协议	—
GDMA 高速数据通信	—
接收超时	
UART 唤醒模式	
软件流控和硬件流控	

见下页

表 27.2-1 - 接上页

UART 特性	LP_UART 特性
三个可预分频的时钟源： 1. APB_CLK 2. XTAL_CLK 3. RC_FAST_CLK	两个可预分频的时钟源： 1. XTAL_D2_CLK 2. LP_FAST_CLK

下文的描述主要适用于正常功能的 UART。

## 27.3 UART 架构




图 27.3-1. UART 基本架构图

图 27.3-1 为 UART 基本架构图。UART 模块工作在 4 个时钟域，分别为 APB\_CLK, AHB\_CLK, UART\_SCLK, UART\_FCLK。其中 APB\_CLK 与 AHB\_CLK 时钟关系为同步不同频 (APB\_CLK 由 AHB\_CLK 分频得到)，UART\_SCLK 与 UART\_FCLK 时钟关系为同步不同频 (UART\_SCLK 由 UART\_FCLK 分频得到)。UART\_FCLK 有三个时钟源：80 MHz PLL\_F80M\_CLK、RC\_FAST\_CLK 以及晶振时钟 XTAL\_CLK (详情请参考章节 8 复位和时钟)。可以通过配置 `PCR_UARTn_SCLK_SEL` 来选择时钟源，之后使用分频器对时钟源进行分频，然后产生时钟信号 UART\_SCLK。分频系数的整数部分由 `PCR_UARTn_SCLK_DIV_NUM` 配置，小数部分的分母由 `PCR_UARTn_SCLK_DIV_A` 配置，小数部分的分子由 `PCR_UARTn_SCLK_DIV_B` 配置。支持的分频范围为：1 ~ 256。只有正常功能的 UART 包含此分频器，LP UART 不包含。

UART 控制器可以分为两个功能块：发送块和接收块。

发送块包含一个发送 FIFO 用于缓存待发送的数据。软件可以通过 APB 总线向 Tx\_FIFO 写数据，也可以通过 GDMA 将数据搬入 Tx\_FIFO。Tx\_FIFO\_Ctrl 用于控制 Tx\_FIFO 的读写过程，当 Tx\_FIFO 非空时，Tx\_FSM 通过 Tx\_FIFO\_Ctrl 读取数据，并将数据按照配置的帧格式转化成比特流。比特流输出信号 txd\_out 可以通过配置 `UART_TXD_INV` 寄存器实现取反功能。

接收块包含一个接收 FIFO 用于缓存待处理的数据。输入比特流 rxd\_in 可以输入到 UART 控制器。可以通过 `UART_RXD_INV` 寄存器实现取反。Baudrate\_Detect 通过检测最小比特流输入信号的脉宽来测量输入信号的波特率。Start\_Detect 用于检测数据的起始位，当检测到起始位之后，Rx\_FSM 通过 Rx\_FIFO\_Ctrl 将帧解析后的数据存入 Rx\_FIFO 中。软件可以通过 APB 总线读取 Rx\_FIFO 中的数据，也可以使用 GDMA 进行数据接收。

HW\_Flow\_Ctrl 通过标准 UART RTS 和 CTS (rtsn\_out 和 ctsn\_in) 流控信号来控制 rxd\_in 和 txd\_out 的数据流。SW\_Flow\_Ctrl 通过在发送数据流中插入特殊字符以及在接收数据流中检测特殊字符来进行数据流的控制。当 UART 处于 Light-sleep 状态 (详情请参考章节 12 低功耗管理) 时，可以通过四种不同的方式产生 `wake_up` 信号给 RTC 模块，由 RTC 来唤醒 ESP32-C6 芯片。具体唤醒方式请参考章节 27.4.8。

## 27.4 功能描述

### 27.4.1 时钟与复位

UART 为异步外设。其寄存器配置模块工作在 APB\_CLK 时钟域，TX/RX FIFO 作为跨时钟域模块工作在 AHB\_CLK 和 UART\_FCLK 时钟域。UART RAM 控制单元工作在 UART\_FCLK 时钟域，控制 UART 发送与接收的模块工作在 UART\_SCLK 时钟域，即 UART 模块的 Core 时钟域。

在 UART\_SCLK 时钟频率满足生成波特率的需求下，可通过预分频使 UART Core 模块工作在较小的时钟频率，从而减小 UART 外设的功耗。通常情况下，UART Core 模块时钟小于 APB\_CLK 时钟，并且在满足 UART 波特率的情况下，UART Core 时钟分频系数可以配置到最大值。UART 也支持 UART Core 模块时钟大于 APB\_CLK 时钟，此时，UART Core 模块时钟最大为 APB\_CLK 的 3 倍。另外，UART TX/RX 的 Core 时钟可以被单独控制。置位 [UART\\_TX\\_SCLK\\_EN](#) 使能 UART TX 的 Core 时钟；置位 [UART\\_RX\\_SCLK\\_EN](#) 使能 UART RX 的 Core 时钟。

为确保配置寄存器的值成功从 APB\_CLK 时钟域同步到 UART Core 时钟域，寄存器配置需要遵循一定的流程，详情请参考章节 [27.5](#)。

对整个 UART 的复位，需要遵循如下配置流程：

- 将 [PCR\\_UARTn\\_CLK\\_EN](#) 置 1 打开 UART<sub>n</sub> Core 时钟。
- 向 [PCR\\_UARTn\\_RST\\_EN](#) 位写 1。
- 将 [PCR\\_UARTn\\_RST\\_EN](#) 位清 0。

### 27.4.2 UART FIFO

UART 控制器的发送块和接收块分别使用一块  $128 \times 8$  位 RAM 存储空间，并且分别通过一个  $4 \times 8$  位的异步 FIFO 接口访问对应的 RAM。发送块和接收块的存储空间和异步 FIFO 接口相互独立，不可复用。

UART0 和 UART1 的 Tx\_FIFO 可以通过置位 [UART\\_TXFIFO\\_RST](#) 来复位，UART0 和 UART1 的 Rx\_FIFO 可以通过置位 [UART\\_RXFIFO\\_RST](#) 来复位。

对于 TX FIFO，可以通过 APB 总线或 GDMA 向其写入数据，硬件 Tx\_FSM 自动从其中读取数据，数据将按照配置的帧格式转换成比特流；对于 RX FIFO，可以通过 APB 总线或 GDMA 读取其中的数据，并存储到内存，硬件 Rx\_FSM 将接收到的比特流转换成字节并写入 RX FIFO。两个 UART 共享同一个 GDMA 通道。

配置 [UART\\_TXFIFO\\_EMPTY\\_THRESHOLD](#) 可以设置 Tx\_FIFO 空信号阈值，当存储在 Tx\_FIFO 中的数据量小于 [UART\\_TXFIFO\\_EMPTY\\_THRESHOLD](#) 时会产生中断 [UART\\_TXFIFO\\_EMPTY\\_INTERRUPT](#)；配置 [UART\\_RXFIFO\\_FULL\\_THRESHOLD](#) 可以设置 Rx\_FIFO 满信号阈值，当储存在 Rx\_FIFO 中的数据量大于或等于 [UART\\_RXFIFO\\_FULL\\_THRESHOLD](#) 会产生中断 [UART\\_RXFIFO\\_FULL\\_INTERRUPT](#)。另外，当 Rx\_FIFO 中储存的数据量超过其能存储的最大值时，会产生 [UART\\_RXFIFO\\_OVERFLOW\\_INTERRUPT](#) 中断。

UART<sub>n</sub> 可以通过寄存器 [UART\\_FIFO\\_REG](#) 访问 FIFO。写 [UART\\_RXFIFO\\_RD\\_BYTE](#) 可以将数据存入 TX FIFO，[UART\\_RXFIFO\\_RD\\_BYTE](#) 为只读寄存器字段，硬件实际不对 [UART\\_RXFIFO\\_RD\\_BYTE](#) 进行写操作，而是在识别到对该字段地址的写请求后，将对应的写数据通过单独的旁路传递给 TX FIFO。读 [UART\\_RXFIFO\\_RD\\_BYTE](#) 可以获取 RX FIFO 中的数据。

### 27.4.3 波特率产生与检测

### 27.4.3.1 波特率产生

在 UART 发送或接收数据之前，需要配置寄存器来设置波特率。波特率发生器主要通过对输入时钟源的分频来实现，支持小数分频。`UART_CLKDIV_SYNC_REG` 将分频系数分成两个部分：`UART_CLKDIV` 用于配置整数部分，`UART_CLKDIV_FRAG` 用于配置小数部分。在输入时钟为 80 MHz 的情况下，UART 能支持的最大波特率为 5 MBaud。

波特率分频器系数为

$$UART\_CLKDIV + \frac{UART\_CLKDIV\_FRAG}{16}$$

也就是说，最终波特率为

$$\frac{INPUT\_FREQ}{UART\_CLKDIV + \frac{UART\_CLKDIV\_FRAG}{16}}$$

其中，`INPUT_FREQ` 为 UART Core 时钟。例如，若 `UART_CLKDIV` = 694，`UART_CLKDIV_FRAG` = 7，则分频系数为

$$694 + \frac{7}{16} = 694.4375$$

`UART_CLKDIV_FRAG` 为 0 时，分频器为整数分频，每 `UART_CLKDIV` 个输入脉冲都会产生一个输出脉冲。

`UART_CLKDIV_FRAG` 不为 0 时，分频器为小数分频，输出波特率脉冲不完全统一。如图 27.4-1 所示，每 16 个输出脉冲，波特率发生器分频 (`UART_CLKDIV` + 1) 个输入脉冲或 `UART_CLKDIV` 个输入脉冲。分频 (`UART_CLKDIV` + 1) 个输入脉冲产生 `UART_CLKDIV_FRAG` 个输出脉冲，分频 `UART_CLKDIV` 个输入脉冲产生剩余的 (16 - `UART_CLKDIV_FRAG`) 个输出脉冲。

如图 27.4-1 所示，输出脉冲相互交错，使得输出时序更加统一。




图 27.4-1. UART 控制器分频

为了支持 IrDA（详情见章节 27.4.7），IrDA 小数分频器会产生  $16 \times \text{UART\_CLKDIV\_SYNC\_REG}$  分频的时钟用于 IrDA 数据传输。产生 IrDA 数据传输时钟的小数分频器原理与上述小数分频器一样，取  $\text{UART\_CLKDIV}/16$  作为分频值的整数部分，取 `UART_CLKDIV` 的低 4 比特作为小数部分。

### 27.4.3.2 波特率检测

置位 `UART_AUTOBAUD_EN` 可以开启 UART 波特率自检测功能。图 27.3-1 中的 `Baudrate_Detect` 可以滤除信号脉宽小于 `UART_GLITCH_FILTER` 的噪声。

在 UART 双方进行通信之前，可以通过发送随机数据，让具有波特率检测功能的数据接收方进行波特率分析。`UART_LOW_PULSE_MIN_CNT` 存储了最小低电平脉冲宽度，`UART_HIGH_PULSE_MIN_CNT` 存储了最小高电平脉冲宽度，`UART_POSEDGE_MIN_CNT` 存储了两个上升沿之间的最小脉冲宽度，`UART_NEGEDGE_MIN_CNT` 存储了两个下降沿之间最小的脉冲宽度。软件可以通过读取这四个寄存器获取发送方的波特率。




图 27.4-2. UART 信号下降沿较差时序图

波特率的计算分为三种情况：

- 正常情况下，为防止因亚稳态在上升沿或下降沿附近采样数据错误而导致 `UART_LOWPULSE_MIN_CNT` 或者 `UART_HIGHPULSE_MIN_CNT` 不准确，单比特脉冲宽度可以通过将这两个值相加取平均消除误差。计算公式如下：

$$B_{\text{uart}} = \frac{f_{\text{clk}}}{(\text{UART\_LOWPULSE\_MIN\_CNT} + \text{UART\_HIGHPULSE\_MIN\_CNT} + 2)/2}$$

- 对于 UART 信号的下降沿信号比较差的情况，如图27.4-2所示，这时通过取 `UART_LOWPULSE_MIN_CNT` 与 `UART_HIGHPULSE_MIN_CNT` 的和平均得到的值不准确，可以通过 `UART_POSEDGE_MIN_CNT` 获取发送方波特率。计算公式如下：

$$B_{\text{uart}} = \frac{f_{\text{clk}}}{(\text{UART\_POSEDGE\_MIN\_CNT} + 1)/2}$$

- 对于 UART 信号的上升沿信号比较差的情况，可以通过 `UART_NEGEDGE_MIN_CNT` 获取发送方波特率。计算公式如下：

$$B_{\text{uart}} = \frac{f_{\text{clk}}}{(\text{UART\_NEGEDGE\_MIN\_CNT} + 1)/2}$$

#### 27.4.4 UART 数据帧




图 27.4-3. UART 数据帧结构

图 27.4-3 所示为基本数据帧格式，数据帧从起始位开始以停止位结束。起始位占用 1 位，停止位可以通过配置 `UART_STOP_BIT_NUM` 实现 1、1.5、2 位宽 (RS485 模式下可增加转换延时，详见章节 27.4.6.2)。起始位为低电平，停止位为高电平。

数据位宽 (BIT0 ~ BITn) 为 5 ~ 8 位，可以通过 `UART_BIT_NUM` 进行配置。当置位 `UART_PARITY_EN` 时，数据帧会在数据之后添加一位奇偶校验位。`UART_PARITY` 用于选择奇校验或是偶校验。当接收器检测到输入数据的校验位错误时会产生 `UART_PARITY_ERR_INT` 中断，输入数据仍会存入 Rx\_FIFO。当接收器检测到数据帧格式错误时会产生 `UART_FRM_ERR_INT` 中断，默认情况下，输入数据会被存入 Rx\_FIFO。

Tx\_FIFO 中数据都发送完成后会产生 UART\_TX\_DONE\_INT 中断。置位 [UART\\_TXD\\_BRK](#) 时，Tx\_FIFO 中数据发送完成后，发送端会进入终止状态 (break condition)，继续发送几个连续的特殊数据帧 NULL。在 NULL 数据帧，TX 数据线输出为低电平。NULL 数据帧的数量可由 [UART\\_TX\\_BRK\\_NUM](#) 进行配置。发送器发送完所有的 NULL 数据帧之后会产生 UART\_TX\_BRK\_DONE\_INT 中断。数据帧之间可以通过配置 [UART\\_TX\\_IDLE\\_NUM](#) 保持最小间隔时间。当一帧数据之后的空闲时间大于等于 [UART\\_TX\\_IDLE\\_NUM](#) 寄存器的配置值时则产生 UART\_TX\_BRK\_IDLE\_DONE\_INT 中断。

在传输一个 NULL 数据帧所需的时间内，RX 数据线若一直输出低电平，接收端会检测为终止状态，并触发 [UART\\_BRK\\_DET\\_INT](#) 中断表示终止状态已结束。

接收端通过 [UART\\_RXFIFO\\_TOUT\\_INT](#) 中断检测总线状态。接收端接收到至少一个字节数据后，总线处于空闲状态超过 [UART\\_RX\\_TOUT\\_THRHD](#) 位时间时，触发 [UART\\_RXFIFO\\_TOUT\\_INT](#) 中断。您可用此中断检测发送端是否已经发送所有数据。

## 27.4.5 AT\_CMD 字符格式




图 27.4-4. AT\_CMD 字符格式

图 27.4-4 为一种特殊的 AT\_CMD 字符格式。当接收器连续收到 AT\_CMD\_CHAR 字符且字符之间满足如下条件时将会产生 [UART\\_AT\\_CMD\\_CHAR\\_DET\\_INT](#) 中断。

- 接收到的第一个 AT\_CMD\_CHAR 与上一个非 AT\_CMD\_CHAR 之间间隔至少 [UART\\_PRE\\_IDLE\\_NUM](#) 个波特率周期。
- AT\_CMD\_CHAR 字符之间间隔小于 [UART\\_RX\\_GAP\\_TOUT](#) 个波特率周期。
- 接收的 AT\_CMD\_CHAR 字符个数必须大于等于 [UART\\_CHAR\\_NUM](#)。
- 接收到的最后一个 AT\_CMD\_CHAR 字符与下一个非 AT\_CMD\_CHAR 之间间隔至少 [UART\\_POST\\_IDLE\\_NUM](#) 个波特率周期。

注意：由于 AT\_CMD\_CHAR 字符之间间隔小于 [UART\\_RX\\_GAP\\_TOUT](#) 个波特率周期的限制，建议用户使用该功能时，配置的 APB 时钟频率不要低于 8 MHz。

## 27.4.6 RS485

两个正常功能的 UART 控制器支持 RS485 通讯模式，RS485 因使用差分信号传输数据，相比于 RS232 具有更远的传输距离及更高的传输速率。RS485 有两线半双工及四线全双工两种选择，UART 模块采用两线半双工模式，并支持侦听总线的功能。

### 27.4.6.1 驱动控制

如图 27.4-5 所示，RS485 两线 multidrop 系统中，需要一个外部 RS485 传输器实现单端信号与差分信号的转换。RS485 传输器包括一个驱动器与一个接收器。当 UART 不作为发送器时，通过关闭驱动器来断开与差分传输线的连接。DE 为 1 时，使能驱动器；DE 为 0 关闭驱动器。

UART 接收端通过外部接收器将差分信号转为单端信号。RE 作为接收器的使能控制信号，RE 为 0，使能接收器；RE 为 1，关闭接收器。如果 RE 被配置为 0，从而允许 UART 保持侦听总线上的数据，包括 UART 发送的数据。

DE 信号的控制分为软件控制和硬件控制两种方法。为减少软件的开销，DE 信号采用硬件来控制。图 27.4-5 所示，DE 与 UART 的 dtrn\_out 相连（详见 27.4.9.1 小节）。




图 27.4-5. RS485 模式驱动控制结构图

### 27.4.6.2 转换延时

默认情况下，UART 处于接收状态。当从发送转为接收状态时，为保证发送数据被稳定接收，RS485 协议要求在发送停止位之后增加一个波特率的转换延时。UART 发送模块支持在起始位之前或在停止位之后增加一个波特率的延时。置位 [UART\\_DLO\\_EN](#)，在起始位之前增加一个波特率周期延时；置位 [UART\\_DL1\\_EN](#)，在停止位之后增加一个波特率周期延时。

### 27.4.6.3 总线侦听

RS485 两线 multidrop 系统中，当外部 RS485 传输器的 RE 被配置为 0 时，UART 支持侦听总线。默认情况下，不允许 UART 在发送数据时接收数据。置位 [UART\\_RS485TX\\_RX\\_EN](#)，允许在发送数据时接收数据，配合图 27.4-5 中外部 RS485 传输器的配置，UART 保持侦听传输总线。另外，默认情况下，不允许 UART 在接收数据时发送数据。置位 [UART\\_RS485RXBY\\_TX\\_EN](#)，允许在接收数据时发送数据。

UART 支持侦听 UART 发送的数据。UART 处于发送状态下，当侦听到 UART 发送的数据与 UART 接收的数据冲突时，触发 [UART\\_RS485\\_CLASH\\_INT](#) 中断；侦听到发送的数据帧错误时，触发 [UART\\_RS485\\_FRM\\_ERR\\_INT](#) 中断；侦听到发送数据极性错误时，触发 [UART\\_RS485\\_PARITY\\_ERR\\_INT](#) 中断。

### 27.4.7 IrDA

IrDA 数据协议由物理层，链路接入层和链路管理层三个基本层协议组成。UART 实现了其物理层协议。在 IrDA 编码模式下，支持最大信号速率到 115.2 Kbit/s，即 SIR 模式。如图 27.4-6 所示，IrDA 编码器将来自 UART 的非归零编码 (NRZ) 信号采用反向归零编码 (RZI) 并输出给外部驱动和红外 LED，用 3/16 Bit Time 的脉宽调制信号表示逻辑“0”，用低电平表示逻辑“1”。IrDA 解码器接收来自红外接收器的信号并输出为 UART 的 NRZ 编码。一般情况下，接收端信号空闲时为高电平，编码器输出极性与解码器输入极性相反。当检测到低脉冲表示接收到开始信号。

IrDA 使能时，一个位被划分为 16 个时钟周期，在其第 9、10、11 个时钟周期中，当需要发送的比特为 0 时，IrDA 输出为高。




图 27.4-6. SIR 模式编解码时序图

IrDA 为半双工传输协议，不允许同时进行收发。如图27.4-7所示，置位 `UART_IRDA_EN` 使能 IrDA 功能。置位 `UART_IRDA_TX_EN`（置 1）使能 IrDA 发送数据，这时不允许 IrDA 接收数据；复位 `UART_IRDA_TX_EN`（清 0）使能 IrDA 接收数据，这时不允许 IrDA 发送数据。




图 27.4-7. IrDA 编解码结构图

## 27.4.8 唤醒

UART 支持唤醒功能。当 UART 处于 Light-sleep 状态时，可以通过四种不同的方式产生 `wake_up` 信号给 RTC 模块，由 RTC 来唤醒芯片。

- `UART_WK_MODE_SEL=0`，当所有的时钟都关闭时，此时可以通过使 RXD 翻转若干周期，当上升沿个数大于等于 (`UART_ACTIVE_THRESHOLD + 3`) 时唤醒芯片。
- `UART_WK_MODE_SEL=1`，由于 UART Core 时钟保持工作，因此 UART RX 仍然可以接收数据并将数据暂存在 Rx FIFO 中。当 Rx FIFO 中的数据量超过 `UART_RX_WAKE_UP THRHD` 时，可以将芯片从 light sleep 中唤醒。
- `UART_WK_MODE_SEL=2`，当 UART RX 监测到起始位后，唤醒芯片。
- `UART_WK_MODE_SEL=3`，当 UART RX 接收到特定字符序列后，唤醒芯片。用户通过配置 `UART_WK_CHAR0`、`UART_WK_CHAR1`、`UART_WK_CHAR2`、`UART_WK_CHAR3`、`UART_WK_CHAR4` 自定义唤醒字符。UART 监测到由 CHAR0/CHAR1/CHAR2/CHAR3/CHAR4 组成的字符序列流之后唤醒芯片。

可以通过配置 `UART_CHAR_NUM` 和 `UART_WK_CHAR_MASK` 来设置不同的字符序列。如下表所示，对于最后一个配置，UART 将依次检测 CHAR0 ~ CHAR4。

表 27.4-1. `UART_CHAR_WAKEUP` 模式配置

<code>UART_CHAR_NAME</code>	<code>UART_WP_CHAR_MASK</code>	检测字符序列
1	0xF	CHAR4
2	0x7	CHAR3/CHAR4
3	0x3	CHAR2/CHAR3/CHAR4
4	0x1	CHAR1/CHAR2/CHAR3/CHAR4
5	0x0	CHAR0/CHAR1/CHAR2/CHAR3/CHAR4

使用 UART 唤醒之后，需要通过在 Active 模式下向 UART 传输数据或是复位整个 UART 模块清除 `wake_up` 信号，否则下一次唤醒所需的上升沿个数将减少。

## 27.4.9 流控

UART 控制器有两种数据流控方式：硬件流控和软件流控。硬件流控主要通过输出信号 `rtsn_out` 以及输入信号 `ctsn_in` 进行数据流控制。软件流控主要通过在发送数据流中插入特殊字符以及在接收数据流中检测特殊字符来实现数据流控功能。

### 27.4.9.1 硬件流控




图 27.4-8. 硬件流控图

图 27.4-8 为 UART 硬件流控图。硬件流控的控制信号为输出信号 `rtsn_out` 及输入信号 `ctsn_in`。图 27.4-9 为两个 UART 之间硬件流控信号连接图。记 ESP32-C6 UART 为 IUO，External UART 为 EUO，下文将使用这两个标

记来区分两个 UART。输出信号 rtsn\_out (I/O) 为低电平表示允许对方 (EUO) 发送数据, rtsn\_out (I/O) 为高电平表示通知对方 (EUO) 中止数据发送直到 rtsn\_out (I/O) 恢复低电平。rtsn\_out 输出信号的控制有两种方式。

- 软件控制: 将 `UART_RX_FLOW_EN` 置 0 进入该模式。该模式下通过软件配置 `UART_SW_RTS` 改变 rtsn\_out 的电平。
- 硬件控制: 将 `UART_RX_FLOW_EN` 置 1 进入该模式。该模式下硬件会当 Rx\_FIFO 中的数据大于 `UART_RX_FLOW_THRHD` 时拉高 rtsn\_out 的电平。




图 27.4-9. 硬件流控信号连接图

输入信号 ctsn\_in (I/O) 为低电平表示允许发送端 (I/O) 发送数据; ctsn\_in (I/O) 为高电平表示禁止发送端 (I/O) 发送数据。当 UART 检测到输入信号 ctsn\_in (I/O) 的沿变化时会产生 `UART_CTS_CHG_INT` 中断。

UART 发送设备 (I/O) 输出信号 dtrn\_out 为高电平表示发送数据已经准备完毕, 处于可用状态。dtrn\_out 通过配置寄存器 `UART_SW_DTR` 产生。UART 接收设备 (I/O) 在检测到输入信号 dsrn\_in 的沿变化时会产生 `UART_DSR_CHG_INT` 中断。软件在检测到中断后, 通过读取 `UART_DSRN` 可以获取 dsrn\_in 的输入信号电平, `UART_DSRN` 为高电平时, 表示对方设备 (EUO) 处于可用状态。

对于 RS485 两线 multidrop 系统, 使用 dtrn\_out 来收发转换。置位 `UART_RS485_EN` 使能 RS485 功能, dtrn\_out 由硬件产生。数据开始发送时, dtrn\_out 拉高, 使能外部驱动器; 数据最后一位发送完成后, dtrn\_out 拉低, 关闭外部驱动器。注意, 当使能停止位之后增加一个波特率延时时, dtrn\_out 会在延时结束后才拉低。

置位 `UART_LOOPBACK` 即开启 UART 的回环测试功能。此时 UART 的输出信号 txd\_out 和其输入信号 rxd\_in 相连, rtsn\_out 和 ctsn\_in 相连, dtrn\_out 和 dsrn\_out 相连。当接收的数据与发送的数据相同时表明 UART 能够正常发送和接收数据。

### 27.4.9.2 软件流控

软件流控不使用硬件的 CTS/RTS 控制线, 而是在发送数据流中嵌入 XON/XOFF 字符来通知对方是否可以使用数据发送来实现流控。将 `UART_SW_FLOW_CON_EN` 置 1 使能软件流控。

在使用软件流控后, 硬件会自动检测接收数据流中是否有 XON/XOFF 字符, 在检测到相应的字符后会产生

UART\_SW\_XOFF\_INT 或 UART\_SW\_XON\_INT 中断。在检测到接收数据流中有 XOFF 字符后，发送器将会在发送完当前数据后停止发送；在检测到接收数据流中有 XON 字符后，将会使能发送器发送数据。另外，软件可以通过置位 `UART_FORCE_XOFF` 来强制发送器停止发送数据，发送器会在发送完当前字节后停止发送；也可以通过置位 `UART_FORCE_XON` 来使能发送器发送数据。

软件可以根据 Rx\_FIFO 中剩余空间大小决定流控字符的发送。置位 `UART_SEND_XOFF`，发送器会在发送完当前数据之后插入一个 XOFF 字符，该字符通过寄存器 `UART_XOFF_CHAR` 配置；置位 `UART_SEND_XON`，发送器会在发送完当前数据之后插入一个 XON 字符，该字符通过寄存器 `UART_XON_CHAR` 配置。另外，当 UART 接收 FIFO 中的数据量超过 `UART_XOFF_THRESHOLD` 时，硬件会置位 `UART_SEND_XOFF`，UART 发送器会在发送完当前数据之后插入一个 XOFF 字符，该字符通过寄存器 `UART_XOFF_CHAR` 配置。当 UART 接收 FIFO 中的数据量小于 `UART_XON_THRESHOLD` 时，硬件会置位 `UART_SEND_XON`，UART 发送器会在发送完当前数据之后插入一个 XON 字符，该字符通过寄存器 `UART_XON_CHAR` 配置。

当 UART 工作在全双工模式时，如果 UART RX 接收到 XOFF，此时尽管 UART RX 接受的数据超过阈值，UART TX 将被禁止发送包括 XOFF 在内的任何数据。为了避免该种情况导致的软流控死锁或者 overflow，可以使能 `UART_XOFF_STILL_SEND`，此时允许 UART TX 在被禁止发送时，仍然可以发送一个 XOFF 字符。

## 27.4.10 GDMA 模式

ESP32-C6 中的两个 UART 接口通过通用主机控制器接口 (UHCI) 共用 1 组 GDMA TX/RX 通道。在 GDMA 模式下，支持对 HCI 协议数据包的解析 (decoder) 及数据包封装 (encoder)。`UHCI_UARTn_CE` 字段用于选择哪个串口占用 GDMA 通道。




图 27.4-10. GDMA 模式数据传输

图 27.4-10 为 GDMA 方式数据传输图。在 GDMA Rx 通道接收数据前，软件将接收链表准备好。

`GDMA_INLINK_ADDR_CHn` 用于指向第一个接收链表描述符。置位 `GDMA_INLINK_START_CHn` 之后，通用主机控制器接口 (UHCI) 会将 UART 接收到的数据传送给 Decoder。经过 Decoder 解析之后的数据在 GDMA 通道的控制下存入接收链表指定的 RAM 空间。

在 GDMA Tx 通道发送数据前，软件需要将发送链表和发送数据准备好，`GDMA_OUTLINK_ADDR_CHn` 用于指向第一个发送链表描述符。置位 `GDMA_OUTLINK_START_CHn` 之后，GDMA 引擎即从链表中指定的 RAM 地址读取数据，并通过 Encoder 进行数据包封装，然后经 UART 的发送模块串行发送出去。

HCI 的数据包格式为（分隔符 + 数据 + 分隔符）。Encoder 用于在数据前后加上分隔符，并将数据中和分隔符一样的数据用特殊字符替换。Decoder 用于去除数据包前后分隔符，并将数据中的特殊字符进行替换为分隔符。数据前后的分隔符可以有连续多个。分隔符可由 `UHCI_SEPER_CHAR` 进行配置，默认值为 0xCO。数据中与分隔符一样的数据可以用 `UHCI_ESC_SEQ0_CHAR0` (默认为 0xDB) 和 `UHCI_ESC_SEQ0_CHAR1` (默认为 0xDD) 进行替换。当数据全部发送完成后，会产生 `GDMA_OUT_TOTAL_EOF_CHn_INT` 中断。当数据接收完成后，会产生 `GDMA_IN_SUC_EOF_CHn_INT` 中断。

### 27.4.11 UART 中断

- `UART_AT_CMD_CHAR_DET_INT`: 当接收器检测到 AT\_CMD 字符时触发此中断。
- `UART_RS485_CLASH_INT`: 在 RS485 模式下检测到发送器和接收器之间的冲突时触发此中断。
- `UART_RS485_FRM_ERR_INT`: 在 RS485 模式下检测到发送块发送的数据帧错误时触发此中断。
- `UART_RS485_PARITY_ERR_INT`: 在 RS485 模式下检测到发送块发送的数据校验位错误时触发此中断。
- `UART_TX_DONE_INT`: 当发送器发送完 FIFO 中的所有数据时触发此中断。
- `UART_TX_BRK_IDLE_DONE_INT`: 当发送器在最后一个数据发送后保持了最短的间隔时间时触发此中断。
- `UART_TX_BRK_DONE_INT`: 当发送 FIFO 中的数据发送完之后发送器完成了发送 NULL 则触发此中断。
- `UART_GLITCH_DET_INT`: 当接收器在起始位的中点处检测到毛刺时触发此中断。
- `UART_SW_XOFF_INT`: `UART_SW_FLOW_CON_EN` 置位时, 当接收器接收到 XOFF 字符时触发此中断。
- `UART_SW_XON_INT`: `UART_SW_FLOW_CON_EN` 置位时, 当接收器接收到 XON 字符时触发此中断。
- `UART_RXFIFO_TOUT_INT`: 当接收器至少已经接收一个字节的数据, 且之后在 `UART_RX_TOUT_THRHD` 位的时间内, 总线一直处于 idle 状态将触发此中断。
- `UART_BRK_DET_INT`: 当接收器在停止位之后检测到一个 NULL (即传输一个 NULL 的时间内保持逻辑低电平) 时触发此中断。
- `UART_CTS_CHG_INT`: 当接收器检测到 CTSn 信号的沿变化时触发此中断。
- `UART_DSR_CHG_INT`: 当接收器检测到 DSRn 信号的沿变化时触发此中断。
- `UART_RXFIFO_OVF_INT`: 当接收器接收到的数据量多于 FIFO 的存储量时触发此中断。
- `UART_FRM_ERR_INT`: 当接收器检测到数据帧错误时触发此中断。
- `UART_PARITY_ERR_INT`: 当接收器检测到校验位错误时触发此中断。
- `UART_TXFIFO_EMPTY_INT`: 当发送 FIFO 中的数据量少于 `UART_TXFIFO_EMPTY THRHD` 所指定的值时触发此中断。
- `UART_RXFIFO_FULL_INT`: 当接收器接收到的数据多于 `UART_RXFIFO_FULL THRHD` 所指定的值时触发此中断。
- `UART_WAKEUP_INT`: UART 被唤醒时产生此中断。

### 27.4.12 UCHI 中断

- `UHCI_APP_CTRL1_INT`: 软件置位 `UHCI_APP_CTRL1_INT_RAW` 时触发此中断。
- `UHCI_APP_CTRLO_INT`: 软件置位 `UHCI_APP_CTRLO_INT_RAW` 时触发此中断。
- `UHCI_OUTLINK_EOF_ERR_INT`: 当检测到发送链表描述符中的 EOF 有错误时触发此中断。
- `UHCI_SEND_A_REG_Q_INT`: 当使用 `always_send` 发送一串短包, UHCI 发送了短包后触发此中断。
- `UHCI_SEND_S_REG_Q_INT`: 当使用 `single_send` 发送一串短包, UHCI 发送了短包后触发此中断。
- `UHCI_TX_HUNG_INT`: 当 UHCI 利用 GDMA Tx 通道从 RAM 中读取数据的时间过长时触发此中断。
- `UHCI_RX_HUNG_INT`: 当 UHCI 利用 GDMA Rx 通道接收数据的时间过长时触发此中断。

- UHCl\_TX\_START\_INT: 当检测到分隔符时触发此中断。
- UHCl\_RX\_START\_INT: 当分隔符已发送时触发此中断。

## 27.5 编程流程

### 27.5.1 寄存器类型

UART 的所有寄存器都处于 APB\_CLK 时钟域。

UART 上的配置寄存器分为两类：第一类寄存器作用在 APB/AHB 时钟域，该类寄存器配置后不需要额外的操作；第二类寄存器作用在 UART Core 时钟域，因此需要进行跨时钟域处理。在配置完该类寄存器后，需要通过写寄存器 `UART_REG_UPDATE` 使配置的值同步到 Core 时钟域。当同步完成后，硬件会将 `UART_REG_UPDATE` 自动清零。推荐用户在配置需要同步的寄存器之后，检查 `UART_REG_UPDATE` 是否为 0，确保上一次的同步操作完成之后再执行接下来的寄存器配置。

为了方便用户区分这两类寄存器，章节 27.6 中将需要做跨时钟域操作的寄存器放在一起，该类寄存器名称附带 `_SYNC` 后缀。不需要做跨时钟域操作的寄存器放在一起，该类寄存器名称不带 `_SYNC` 后缀。

### 27.5.2 具体步骤

图 27.5-1 显示了 UART 模块的编程流程。主要包括：初始化、寄存器配置、启动 UART TX/RX 和数据传输结束。




图 27.5-1. UART 编程流程

### 27.5.2.1 UART $n$ 模块初始化

UART $n$  模块初始化流程如下：

- PCR\_UART $n$ \_RST\_EN 位写 1；
- PCR\_UART $n$ \_RST\_EN 位清零。

### 27.5.2.2 UART $n$ 通信配置

UART $n$  通信配置流程如下：

- 等待 UART\_REG\_UPDATE 为 0，确保上一次同步已经完成；
- 配置 PCR\_UART $n$ \_SCLK\_SEL 选择时钟源；
- 配置 PCR\_UART\_SCLK\_DIV\_NUM、PCR\_UART\_SCLK\_DIV\_A、PCR\_UART\_SCLK\_DIV\_B 设置预分频器系数；
- 配置 UART\_CLKDIV、UART\_CLKDIV\_FRAG 设置发送波特率；
- 配置 UART\_BIT\_NUM 设置数据长度；
- 配置 UART\_PARITY\_EN、UART\_PARITY 设置奇偶校验；
- 可选步骤，根据应用不同存在差异...
- 向 UART\_REG\_UPDATE 写 1，将配置的值同步到 Core 时钟域。

### 27.5.2.3 启动 UART $n$

启动 UART $n$  TX 发送数据：

- 配置 UART\_TXFIFO\_EMPTY\_THRESHOLD，设置 TX FIFO 空阈值；
- 对 UART\_TXFIFO\_EMPTY\_INT\_ENA 置 0，关闭 UART\_TXFIFO\_EMPTY\_INT 中断；
- 向 UART\_RXFIFO\_RD\_BYTE 写入需要发送的数据；
- 置位 UART\_TXFIFO\_EMPTY\_INT\_CLR，清除 UART\_TXFIFO\_EMPTY\_INT 中断；
- 置位 UART\_TXFIFO\_EMPTY\_INT\_ENA，使能 UART\_TXFIFO\_EMPTY\_INT 中断；
- 检测 UART\_TXFIFO\_EMPTY\_INT\_ST，等待发送数据结束。

启动 UART $n$  RX 数据接收：

- 配置 UART\_RXFIFO\_FULL\_THRESHOLD，设置 RX FIFO 满阈值；
- 置位 UART\_RXFIFO\_FULL\_INT\_ENA，使能 UART\_RXFIFO\_FULL\_INT 中断；
- 检测 UART\_RXFIFO\_FULL\_INT\_ST，等待 RX FIFO 接收数据满；
- 通过读 UART\_RXFIFO\_RD\_BYTE，从 RX FIFO 中读出数据，并可通过 UART\_RXFIFO\_CNT 获得当前 RX FIFO 中的接收数据量。

## 27.6 寄存器列表

### 27.6.1 UART 寄存器列表

本小节的所有地址均为相对于 UART 控制器基地址的地址偏移量（相对地址），具体基地址请见章节 5 系统和存储器 中的表 5.3-2。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

名称	描述	地址	访问
<b>FIFO 配置</b>			
UART_FIFO_REG	FIFO 数据寄存器	0x0000	RO
UART_TOUT_CONF_SYNC_REG	UART 阈值和分配配置	0x0064	R/W
<b>UART 中断寄存器</b>			
UART_INT_RAW_REG	原始中断状态	0x0004	R/WTC/SS
UART_INT_ST_REG	屏蔽中断状态	0x0008	RO
UART_INT_ENA_REG	中断使能位	0x000C	R/W
UART_INT_CLR_REG	中断清除位	0x0010	WT
<b>配置寄存器</b>			
UART_CLKDIV_SYNC_REG	时钟分频配置	0x0014	R/W
UART_RX_FILT_REG	RX 滤波器配置	0x0018	R/W
UART_CONF0_SYNC_REG	配置寄存器 0	0x0020	R/W
UART_CONF1_REG	配置寄存器 1	0x0024	R/W
UART_HWFC_CONF_SYNC_REG	硬件流控配置	0x002C	R/W
UART_SLEEP_CONF0_REG	UART 睡眠配置寄存器 0	0x0030	R/W
UART_SLEEP_CONF1_REG	UART 睡眠配置寄存器 1	0x0034	R/W
UART_SLEEP_CONF2_REG	UART 睡眠配置寄存器 2	0x0038	R/W
UART_SWFC_CONF0_SYNC_REG	软件流控字符配置	0x003C	varies
UART_SWFC_CONF1_REG	软件流控字符配置	0x0040	R/W
UART_TXBRK_CONF_SYNC_REG	TX 断开字符配置	0x0044	R/W
UART_IDLE_CONF_SYNC_REG	帧结束空闲配置	0x0048	R/W
UART_RS485_CONF_SYNC_REG	RS485 模式配置	0x004C	R/W
UART_CLK_CONF_REG	UART core 时钟配置	0x0088	R/W
UART_REG_UPDATE_REG	UART 寄存器配置更新	0x0098	R/W/SC
UART_ID_REG	UART ID 寄存器	0x009C	R/W
<b>状态寄存器</b>			
UART_STATUS_REG	UART 状态寄存器	0x001C	RO
UART_MEM_TX_STATUS_REG	TX FIFO 写入、读取偏移地址	0x0068	RO
UART_MEM_RX_STATUS_REG	RX FIFO 写入、读取偏移地址	0x006C	RO
UART_FSM_STATUS_REG	UART 发送和接收状态	0x0070	RO
UART_AFIFO_STATUS_REG	UART 异步 FIFO 状态	0x0090	RO
<b>AT 转义序列检测配置</b>			
UART_AT_CMD_PRECNT_SYNC_REG	序列发送前的时序配置	0x0050	R/W
UART_AT_CMD_POSTCNT_SYNC_REG	序列发送后的时序配置	0x0054	R/W
UART_AT_CMD_GAPTOU_SYNC_REG	超时配置	0x0058	R/W

名称	描述	地址	访问
UART_AT_CMD_CHAR_SYNC_REG	AT 转义序列检测配置	0x005C	R/W
<b>自动波特率检测寄存器</b>			
UART_POSPULSE_REG	自动波特率检测高电平脉冲寄存器	0x0074	RO
UART_NEGPULSE_REG	自动波特率检测低电平脉冲寄存器	0x0078	RO
UART_LOWPULSE_REG	自动波特率检测最短低电平脉冲持续时间寄存器	0x007C	RO
UART_HIGHPULSE_REG	自动波特率检测最短高电平脉冲持续时间寄存器	0x0080	RO
UART_RXD_CNT_REG	自动波特率检测沿变化计数寄存器	0x0084	RO
<b>版本寄存器</b>			
UART_DATE_REG	UART 版本控制寄存器	0x008C	R/W

## 27.6.2 LP UART 寄存器列表

本小节的所有地址均为相对于 LP UART 控制器基地址的地址偏移量（相对地址），具体基地址请见章节 5 系统和存储器 中的表 5.3-2。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

名称	描述	地址	访问
<b>FIFO 配置</b>			
LP_UART_FIFO_REG	FIFO 数据寄存器	0x0000	RO
LP_UART_TOUT_CONF_SYNC_REG	LP UART 阀值和分配配置	0x0064	R/W
<b>LP UART 中断寄存器</b>			
LP_UART_INT_RAW_REG	原始中断状态	0x0004	R/ WTC/ SS
LP_UART_INT_ST_REG	屏蔽中断状态	0x0008	RO
LP_UART_INT_ENA_REG	中断使能位	0x000C	R/W
LP_UART_INT_CLR_REG	中断清除位	0x0010	WT
<b>配置寄存器</b>			
LP_UART_CLKDIV_SYNC_REG	时钟分频配置	0x0014	R/W
LP_UART_RX_FILT_REG	RX 滤波器配置	0x0018	R/W
LP_UART_CONF0_SYNC_REG	配置寄存器 0	0x0020	R/W
LP_UART_CONF1_REG	配置寄存器 1	0x0024	R/W
LP_UART_HWFC_CONF_SYNC_REG	硬件流控配置	0x002C	R/W
LP_UART_SLEEP_CONF0_REG	LP UART 睡眠配置寄存器 0	0x0030	R/W
LP_UART_SLEEP_CONF1_REG	LP UART 睡眠配置寄存器 1	0x0034	R/W
LP_UART_SLEEP_CONF2_REG	LP UART 睡眠配置寄存器 2	0x0038	R/W
LP_UART_SWFC_CONF0_SYNC_REG	软件流控字符配置	0x003C	varies
LP_UART_SWFC_CONF1_REG	软件流控字符配置	0x0040	R/W
LP_UART_TXBRK_CONF_SYNC_REG	TX 断开字符配置	0x0044	R/W
LP_UART_IDLE_CONF_SYNC_REG	帧结束空闲配置	0x0048	R/W
LP_UART_DELAY_CONF_SYNC_REG	延迟位配置	0x004C	R/W

名称	描述	地址	访问
LP_UART_CLK_CONF_REG	LP UART core 时钟配置	0x0088	R/W
LP_UART_REG_UPDATE_REG	LP UART 寄存器配置更新	0x0098	R/W/SC
LP_UART_ID_REG	LP UART ID 寄存器	0x009C	R/W
<b>状态寄存器</b>			
LP_UART_STATUS_REG	LP UART 状态寄存器	0x001C	RO
LP_UART_MEM_TX_STATUS_REG	TX FIFO 写入、读取偏移地址	0x0068	RO
LP_UART_MEM_RX_STATUS_REG	RX FIFO 写入、读取偏移地址	0x006C	RO
LP_UART_FSM_STATUS_REG	LP UART 发送和接收状态	0x0070	RO
LP_UART_AFIFO_STATUS_REG	LP UART 异步 FIFO 状态	0x0090	RO
<b>AT 转义序列检测配置配置</b>			
LP_UART_AT_CMD_PRECNT_SYNC_REG	序列发送前的时序配置配置	0x0050	R/W
LP_UART_AT_CMD_POSTCNT_SYNC_REG	序列发送前后的时序配置配置	0x0054	R/W
LP_UART_AT_CMD_GAPTOOUT_SYNC_REG	超时配置	0x0058	R/W
LP_UART_AT_CMD_CHAR_SYNC_REG	AT 转义序列检测配置配置	0x005C	R/W
<b>版本寄存器</b>			
LP_UART_DATE_REG	LP UART 版本控制寄存器	0x008C	R/W

### 27.6.3 UHCI 寄存器列表

本小节的所有地址均为相对于 UHCI 控制器基地址的地址偏移量（相对地址），具体基地址请见章节 5 系统和存储器 中的表 5.3-2。

名称	描述	地址	访问
<b>配置寄存器</b>			
UHCI_CONF0_REG	UHCI 配置寄存器	0x0000	R/W
UHCI_CONF1_REG	UHCI 配置寄存器	0x0014	varies
UHCI_ESCAPE_CONF_REG	转义符配置	0x0020	R/W
UHCI_HUNG_CONF_REG	超时配置	0x0024	R/W
UHCI_ACK_NUM_REG	配置 UHCI ACK 值	0x0028	varies
UHCI_QUICK_SENT_REG	UHCI 快速发送配置寄存器	0x0030	varies
UHCI_REG_Q0_WORD0_REG	Q0 WORD0 快速发送寄存器	0x0034	R/W
UHCI_REG_Q0_WORD1_REG	Q0 WORD1 快速发送寄存器	0x0038	R/W
UHCI_REG_Q1_WORD0_REG	Q1 WORD0 快速发送寄存器	0x003C	R/W
UHCI_REG_Q1_WORD1_REG	Q1 WORD1 快速发送寄存器	0x0040	R/W
UHCI_REG_Q2_WORD0_REG	Q2 WORD0 快速发送寄存器	0x0044	R/W
UHCI_REG_Q2_WORD1_REG	Q2 WORD1 快速发送寄存器	0x0048	R/W
UHCI_REG_Q3_WORD0_REG	Q3 WORD0 快速发送寄存器	0x004C	R/W
UHCI_REG_Q3_WORD1_REG	Q3 WORD1 快速发送寄存器	0x0050	R/W
UHCI_REG_Q4_WORD0_REG	Q4 WORD0 快速发送寄存器	0x0054	R/W
UHCI_REG_Q4_WORD1_REG	Q4 WORD1 快速发送寄存器	0x0058	R/W
UHCI_REG_Q5_WORD0_REG	Q5 WORD0 快速发送寄存器	0x005C	R/W
UHCI_REG_Q5_WORD1_REG	Q5 WORD1 快速发送寄存器	0x0060	R/W

名称	描述	地址	访问
UHCI_REG_Q6_WORD0_REG	Q6 WORD0 快速发送寄存器	0x0064	R/W
UHCI_REG_Q6_WORD1_REG	Q6 WORD1 快速发送寄存器	0x0068	R/W
UHCI_ESC_CONF0_REG	转义序列配置寄存器 0	0x006C	R/W
UHCI_ESC_CONF1_REG	转义序列配置寄存器 1	0x0070	R/W
UHCI_ESC_CONF2_REG	转义序列配置寄存器 2	0x0074	R/W
UHCI_ESC_CONF3_REG	转义序列配置寄存器 3	0x0078	R/W
UHCI_PKT_THRES_REG	包长度配置寄存器	0x007C	R/W
<b>UHCI 中断寄存器</b>			
UHCI_INT_RAW_REG	原始中断状态	0x0004	varies
UHCI_INT_ST_REG	屏蔽中断状态	0x0008	RO
UHCI_INT_ENA_REG	中断使能位	0x000C	R/W
UHCI_INT_CLR_REG	中断清除位	0x0010	WT
<b>UHCI 状态寄存器</b>			
UHCI_STATE0_REG	UHCI 接收状态	0x0018	RO
UHCI_STATE1_REG	UHCI 发送状态	0x001C	RO
UHCI_RX_HEAD_REG	UHCI 包报头寄存器	0x002C	RO
<b>版本寄存器</b>			
UHCI_DATE_REG	UHCI 版本控制寄存器	0x0080	R/W

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

## 27.7 寄存器

### 27.7.1 UART 寄存器

本小节的所有地址均为相对于 UART 控制器基地址的地址偏移量（相对地址），具体基地址请见章节 5 系统和存储器 中的表 5.3-2。

Register 27.1. UART\_FIFO\_REG (0x0000)

(reserved)																UART_RXFIFO_RD_BYTE			
31								8 7								0			
0 0																0		Reset	

**UART\_RXFIFO\_RD\_BYTE** 表示 UART *n* 从 FIFO 读取的数据。

单位：字节。 (RO)

Register 27.2. UART\_TOUT\_CONF\_SYNC\_REG (0x0064)

(reserved)																UART_RX_TOUT_THRD			
31								12 11								2 1 0			
0 0																0xa		0 0 Reset	

**UART\_RX\_TOUT\_EN** 配置是否开启 UART 接收器的超时功能。

0: 关闭

1: 开启

(R/W)

**UART\_RX\_TOUT\_THRD** 配置触发超时前总线可保持空闲状态的时间。

单位：位时间（传输一位所需的时间）。 (R/W)

## Register 27.3. UART\_INT\_RAW\_REG (0x0004)

(reserved)	UART_WAKEUP_INT_RAW	UART_AT_CMD_CHAR_DET_INT_RAW	UART_RS485_CLASH_INT_RAW	UART_RS485_FRM_ERR_INT_RAW	UART_RS485_PARITY_ERR_INT_RAW	UART_RS485_TX_DONE_INT_RAW	UART_RS485_TX_BRK_IDLE_DONE_INT_RAW	UART_RS485_TX_BRK_DONE_INT_RAW	UART_RS485_TX_BRK_GLITCH_DET_INT_RAW	UART_SW_XOFF_INT_RAW	UART_SW_XON_INT_RAW	UART_RXFIFO_TOUT_INT_RAW	UART_BRK_DET_INT_RAW	UART_CTS_CHG_INT_RAW	UART_DSR_CHG_INT_RAW	UART_FRM_ERR_INT_RAW	UART_PARITY_ERR_INT_RAW	UART_RXFIFO_EMPTY_INT_RAW	UART_RXFIFO_FULL_INT_RAW		
31	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	

**UART\_RXFIFO\_FULL\_INT\_RAW** UART\_RXFIFO\_FULL\_INT 的原始中断状态。 (R/WTC/SS)

**UART\_TXFIFO\_EMPTY\_INT\_RAW** UART\_TXFIFO\_EMPTY\_INT 的原始中断状态。 (R/WTC/SS)

**UART\_PARITY\_ERR\_INT\_RAW** UART\_PARITY\_ERR\_INT 的原始中断状态。 (R/WTC/SS)

**UART\_FRM\_ERR\_INT\_RAW** UART\_FRM\_ERR\_INT 的原始中断状态。 (R/WTC/SS)

**UART\_RXFIFO\_OVF\_INT\_RAW** UART\_RXFIFO\_OVF\_INT 的原始中断状态。 (R/WTC/SS)

**UART\_DSR\_CHG\_INT\_RAW** UART\_DSR\_CHG\_INT 的原始中断状态。 (R/WTC/SS)

**UART\_CTS\_CHG\_INT\_RAW** UART\_CTS\_CHG\_INT 的原始中断状态。 (R/WTC/SS)

**UART\_BRK\_DET\_INT\_RAW** UART\_BRK\_DET\_INT 的原始中断状态。 (R/WTC/SS)

**UART\_RXFIFO\_TOUT\_INT\_RAW** UART\_RXFIFO\_TOUT\_INT 的原始中断状态。 (R/WTC/SS)

**UART\_SW\_XON\_INT\_RAW** UART\_SW\_XON\_INT 的原始中断状态。 (R/WTC/SS)

**UART\_SW\_XOFF\_INT\_RAW** UART\_SW\_XOFF\_INT 的原始中断状态。 (R/WTC/SS)

**UART\_GLITCH\_DET\_INT\_RAW** UART\_GLITCH\_DET\_INT 的原始中断状态。 (R/WTC/SS)

**UART\_TX\_BRK\_DONE\_INT\_RAW** UART\_TX\_BRK\_DONE\_INT 的原始中断状态。 (R/WTC/SS)

**UART\_TX\_BRK\_IDLE\_DONE\_INT\_RAW** UART\_TX\_BRK\_IDLE\_DONE\_INT 的原始中断状态。 (R/WTC/SS)

**UART\_TX\_DONE\_INT\_RAW** UART\_TX\_DONE\_INT 的原始中断状态。 (R/WTC/SS)

**UART\_RS485\_PARITY\_ERR\_INT\_RAW** UART\_RS485\_PARITY\_ERR\_INT 的原始中断状态。 (R/WTC/SS)

**UART\_RS485\_FRM\_ERR\_INT\_RAW** UART\_RS485\_FRM\_ERR\_INT 的原始中断状态。 (R/WTC/SS)

**UART\_RS485\_CLASH\_INT\_RAW** UART\_RS485\_CLASH\_INT 的原始中断状态。 (R/WTC/SS)

**UART\_AT\_CMD\_CHAR\_DET\_INT\_RAW** UART\_AT\_CMD\_CHAR\_DET\_INT 的原始中断状态。 (R/WTC/SS)

**UART\_WAKEUP\_INT\_RAW** UART\_WAKEUP\_INT 的原始中断状态。 (R/WTC/SS)

## Register 27.4. UART\_INT\_ST\_REG (0x0008)

The diagram shows the bit field layout of the register. Bit 31 is labeled '(reserved)'. Bits 20 to 0 represent various interrupt states, each with a corresponding label rotated diagonally above it. The labels are: UART\_WAKEUP\_INT\_ST, UART\_AT\_CMD\_CHAR\_DET\_INT\_ST, UART\_RS485\_CLASH\_INT\_ST, UART\_RS485\_FRM\_ERR\_INT\_ST, UART\_RS485\_PARITY\_ERR\_INT\_ST, UART\_TX\_BRK\_IDLE\_DONE\_INT\_ST, UART\_RX\_BRK\_DONE\_INT\_ST, UART\_GLITCH\_DET\_INT\_ST, UART\_SW\_XOFF\_INT\_ST, UART\_SW\_XON\_INT\_ST, UART\_RXFIFO\_OVF\_INT\_ST, UART\_CTS\_CHG\_INT\_ST, UART\_DSR\_CHG\_INT\_ST, UART\_RXFIFO\_ERR\_INT\_ST, UART\_TXFIFO\_EMPTY\_INT\_ST, and UART\_RXFIFO\_FULL\_INT\_ST.

31	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**UART\_RXFIFO\_FULL\_INT\_ST** UART\_RXFIFO\_FULL\_INT 的屏蔽中断状态。 (RO)

**UART\_TXFIFO\_EMPTY\_INT\_ST** UART\_TXFIFO\_EMPTY\_INT 的屏蔽中断状态。 (RO)

**UART\_PARITY\_ERR\_INT\_ST** UART\_PARITY\_ERR\_INT 的屏蔽中断状态。 (RO)

**UART\_FRM\_ERR\_INT\_ST** UART\_FRM\_ERR\_INT 的屏蔽中断状态。 (RO)

**UART\_RXFIFO\_OVF\_INT\_ST** UART\_RXFIFO\_OVF\_INT 的屏蔽中断状态。 (RO)

**UART\_DSR\_CHG\_INT\_ST** UART\_DSR\_CHG\_INT 的屏蔽中断状态。 (RO)

**UART\_CTS\_CHG\_INT\_ST** UART\_CTS\_CHG\_INT 的屏蔽中断状态。 (RO)

**UART\_BRK\_DET\_INT\_ST** UART\_BRK\_DET\_INT 的屏蔽中断状态。 (RO)

**UART\_RXFIFO\_TOUT\_INT\_ST** UART\_RXFIFO\_TOUT\_INT 的屏蔽中断状态。 (RO)

**UART\_SW\_XON\_INT\_ST** UART\_SW\_XON\_INT 的屏蔽中断状态。 (RO)

**UART\_SW\_XOFF\_INT\_ST** UART\_SW\_XOFF\_INT 的屏蔽中断状态。 (RO)

**UART\_GLITCH\_DET\_INT\_ST** UART\_GLITCH\_DET\_INT 的屏蔽中断状态。 (RO)

**UART\_TX\_BRK\_DONE\_INT\_ST** UART\_TX\_BRK\_DONE\_INT 的屏蔽中断状态。 (RO)

**UART\_TX\_BRK\_IDLE\_DONE\_INT\_ST** UART\_TX\_BRK\_IDLE\_DONE\_INT 的屏蔽中断状态。 (RO)

**UART\_TX\_DONE\_INT\_ST** UART\_TX\_DONE\_INT 的屏蔽中断状态。 (RO)

**UART\_RS485\_PARITY\_ERR\_INT\_ST** UART\_RS485\_PARITY\_ERR\_INT 的屏蔽中断状态。 (RO)

**UART\_RS485\_FRM\_ERR\_INT\_ST** UART\_RS485\_FRM\_ERR\_INT 的屏蔽中断状态。 (RO)

**UART\_RS485\_CLASH\_INT\_ST** UART\_RS485\_CLASH\_INT 的屏蔽中断状态。 (RO)

**UART\_AT\_CMD\_CHAR\_DET\_INT\_ST** UART\_AT\_CMD\_CHAR\_DET\_INT 的屏蔽中断状态。 (RO)

**UART\_WAKEUP\_INT\_ST** UART\_WAKEUP\_INT 的屏蔽中断状态。 (RO)

## Register 27.5. UART\_INT\_ENA\_REG (0x000C)

31	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

UART\_RXFIFO\_FULL\_INT\_ENA 写 1 使能 UART\_RXFIFO\_FULL\_INT。 (R/W)

UART\_TXFIFO\_EMPTY\_INT\_ENA 写 1 使能 UART\_TXFIFO\_EMPTY\_INT。 (R/W)

UART\_PARITY\_ERR\_INT\_ENA 写 1 使能 UART\_PARITY\_ERR\_INT。 (R/W)

UART\_FRM\_ERR\_INT\_ENA 写 1 使能 UART\_FRM\_ERR\_INT。 (R/W)

UART\_RXFIFO\_OVF\_INT\_ENA 写 1 使能 UART\_RXFIFO\_OVF\_INT。 (R/W)

UART\_DSR\_CHG\_INT\_ENA 写 1 使能 UART\_DSR\_CHG\_INT。 (R/W)

UART\_CTS\_CHG\_INT\_ENA 写 1 使能 UART\_CTS\_CHG\_INT。 (R/W)

UART\_BRK\_DET\_INT\_ENA 写 1 使能 UART\_BRK\_DET\_INT。 (R/W)

UART\_RXFIFO\_TOUT\_INT\_ENA 写 1 使能 UART\_RXFIFO\_TOUT\_INT。 (R/W)

UART\_SW\_XON\_INT\_ENA 写 1 使能 UART\_SW\_XON\_INT。 (R/W)

UART\_SW\_XOFF\_INT\_ENA 写 1 使能 UART\_SW\_XOFF\_INT。 (R/W)

UART\_GLITCH\_DET\_INT\_ENA 写 1 使能 UART\_GLITCH\_DET\_INT。 (R/W)

UART\_TX\_BRK\_DONE\_INT\_ENA 写 1 使能 UART\_TX\_BRK\_DONE\_INT。 (R/W)

UART\_TX\_BRK\_IDLE\_DONE\_INT\_ENA 写 1 使能 UART\_TX\_BRK\_IDLE\_DONE\_INT。 (R/W)

UART\_TX\_DONE\_INT\_ENA 写 1 使能 UART\_TX\_DONE\_INT。 (R/W)

UART\_RS485\_PARITY\_ERR\_INT\_ENA 写 1 使能 UART\_RS485\_PARITY\_ERR\_INT。 (R/W)

UART\_RS485\_FRM\_ERR\_INT\_ENA 写 1 使能 UART\_RS485\_FRM\_ERR\_INT。 (R/W)

UART\_RS485\_CLASH\_INT\_ENA 写 1 使能 UART\_RS485\_CLASH\_INT。 (R/W)

UART\_AT\_CMD\_CHAR\_DET\_INT\_ENA 写 1 使能 UART\_AT\_CMD\_CHAR\_DET\_INT。 (R/W)

UART\_WAKEUP\_INT\_ENA 写 1 使能 UART\_WAKEUP\_INT。 (R/W)

## Register 27.6. UART\_INT\_CLR\_REG (0x0010)

(reserved)

31	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**UART\_RXFIFO\_FULL\_INT\_CLR** 写 1 清除 UART\_RXFIFO\_FULL\_INT。 (WT)

**UART\_TXFIFO\_EMPTY\_INT\_CLR** 写 1 清除 UART\_TXFIFO\_EMPTY\_INT。 (WT)

**UART\_PARITY\_ERR\_INT\_CLR** 写 1 清除 UART\_PARITY\_ERR\_INT。 (WT)

**UART\_FRM\_ERR\_INT\_CLR** 写 1 清除 UART\_FRM\_ERR\_INT。 (WT)

**UART\_RXFIFO\_OVF\_INT\_CLR** 写 1 清除 UART\_RXFIFO\_OVF\_INT。 (WT)

**UART\_DSR\_CHG\_INT\_CLR** 写 1 清除 UART\_DSR\_CHG\_INT。 (WT)

**UART\_CTS\_CHG\_INT\_CLR** 写 1 清除 UART\_CTS\_CHG\_INT。 (WT)

**UART\_BRK\_DET\_INT\_CLR** 写 1 清除 UART\_BRK\_DET\_INT。 (WT)

**UART\_RXFIFO\_TOUT\_INT\_CLR** 写 1 清除 UART\_RXFIFO\_TOUT\_INT。 (WT)

**UART\_SW\_XON\_INT\_CLR** 写 1 清除 UART\_SW\_XON\_INT。 (WT)

**UART\_SW\_XOFF\_INT\_CLR** 写 1 清除 UART\_SW\_XOFF\_INT。 (WT)

**UART\_GLITCH\_DET\_INT\_CLR** 写 1 清除 UART\_GLITCH\_DET\_INT。 (WT)

**UART\_TX\_BRK\_DONE\_INT\_CLR** 写 1 清除 UART\_TX\_BRK\_DONE\_INT。 (WT)

**UART\_TX\_BRK\_IDLE\_DONE\_INT\_CLR** 写 1 清除 UART\_TX\_BRK\_IDLE\_DONE\_INT。 (WT)

**UART\_TX\_DONE\_INT\_CLR** 写 1 清除 UART\_TX\_DONE\_INT。 (WT)

**UART\_RS485\_PARITY\_ERR\_INT\_CLR** 写 1 清除 UART\_RS485\_PARITY\_ERR\_INT。 (WT)

**UART\_RS485\_FRM\_ERR\_INT\_CLR** 写 1 清除 UART\_RS485\_FRM\_ERR\_INT。 (WT)

**UART\_RS485\_CLASH\_INT\_CLR** 写 1 清除 UART\_RS485\_CLASH\_INT。 (WT)

**UART\_AT\_CMD\_CHAR\_DET\_INT\_CLR** 写 1 清除 UART\_AT\_CMD\_CHAR\_DET\_INT。 (WT)

**UART\_WAKEUP\_INT\_CLR** 写 1 清除 UART\_WAKEUP\_INT。 (WT)

## Register 27.7. UART\_CLKDIV\_SYNC\_REG (0x0014)

UART_CLKDIV_SYNC_REG									
(reserved)				UART_CLKDIV_FRAG		(reserved)			
31	24	23	20	19	18	17	16	15	14
0	0	0	0	0	0	0	0	0	0
0x0				0	0	0	0	0	0
0x2b6									Reset

**UART\_CLKDIV** 配置波特率分频系数的整数部分。 (R/W)

**UART\_CLKDIV\_FRAG** 配置波特率分频系数的小数部分。 (R/W)

## Register 27.8. UART\_RX\_FILT\_REG (0x0018)

UART_RX_FILT_REG									
(reserved)				UART_GLITCH_FILT_EN				UART_GLITCH_FILT	
31	24	23	20	19	18	17	16	15	14
0	0	0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0	0	0
0x8									Reset

**UART\_GLITCH\_FILT** 配置滤波长度。

单位: UART Core 时钟周期。

宽度小于该数值的输入脉冲会被忽略。 (R/W)

**UART\_GLITCH\_FILT\_EN** 配置是否开启接收信号滤波器。

0: 关闭

1: 开启

(R/W)

## Register 27.9. UART\_CONFO\_SYNC\_REG (0x0020)

(reserved)	UART_TXFIFO_RST	UART_RXFIFO_RST	UART_SW_RTS	UART_MEM_CLK_EN	UART_AUTOBAUD_EN	UART_ERR_WR_MASK	UART_DIS_RX_DAT_OVF	UART_RXD_INV	UART_RX_FLOW_EN	UART_RXD_LOOPBACK	UART_IRDA_EN	UART_RXD_INV	UART_RX_FLOW_EN	UART_RXD_LOOPBACK	UART_IRDA_WCTL	UART_IRDA_TX_EN	UART_RXD_BRK	UART_STOP_BIT_NUM	UART_BIT_NUM	UART_PARITY_EN	UART_PARITY
31	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0
24	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
23	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
22	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
21	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
20	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
19	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
18	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
17	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
16	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
15	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
14	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
13	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
12	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
11	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
10	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
9	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
8	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
7	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
6	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
5	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
4	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
3	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
2	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

**UART\_PARITY** 配置奇偶检验方式。

0: 偶校验

1: 奇校验

(R/W)

**UART\_PARITY\_EN** 配置是否开启 UART 奇偶校验。

0: 关闭

1: 开启

(R/W)

**UART\_BIT\_NUM** 配置数据位长度。

0: 5 位

1: 6 位

2: 7 位

3: 8 位

(R/W)

**UART\_STOP\_BIT\_NUM** 配置停止位长度。

0: 无效值, 没有作用

1: 1 位

2: 1.5 位

3: 2 位

(R/W)

**UART\_TXD\_BRK** 配置完成数据发送后, 发送器是否发送 NULL。

0: 不发送

1: 发送

(R/W)

**UART\_IRDA\_DPLX** 配置是否开启 IrDA 回环测试模式。

0: 关闭

1: 开启

(R/W)

**UART\_IRDA\_TX\_EN** 配置是否开启 IrDA 发送器。

0: 关闭

1: 开启

(R/W)

见下页...

## Register 27.9. UART\_CONFO\_SYNC\_REG (0x0020)

[接上页...](#)**UART\_IRDA\_WCTL** 配置 IrDA 发送器的第 11 位。

- 0: 该位为 0
  - 1: 该位与第 10 位相同
- (R/W)

**UART\_IRDA\_TX\_INV** 配置是否翻转 IrDA 发送器的电平。

- 0: 不翻转
  - 1: 翻转
- (R/W)

**UART\_IRDA\_RX\_INV** 配置是否翻转 IrDA 接收器的电平。

- 0: 不翻转
  - 1: 翻转
- (R/W)

**UART\_LOOPBACK** 配置是否开启 UART 回环测试模式。

- 0: 关闭
  - 1: 开启
- (R/W)

**UART\_TX\_FLOW\_EN** 配置是否开启发送器的流控功能。

- 0: 关闭
  - 1: 开启
- (R/W)

**UART\_IRDA\_EN** 配置是否开启 IrDA。

- 0: 关闭
  - 1: 开启
- (R/W)

**UART\_RXD\_INV** 配置是否翻转 UART RXD 信号电平。

- 0: 不翻转
  - 1: 翻转
- (R/W)

**UART\_TXD\_INV** 配置是否翻转 UART TXD 信号电平。

- 0: 不翻转
  - 1: 翻转
- (R/W)

**UART\_DIS\_RX\_DAT\_OVF** 配置是否关闭 UART 接收器数据溢出检测。

- 0: 开启
  - 1: 关闭
- (R/W)

[见下页...](#)

## Register 27.9. UART\_CONFO\_SYNC\_REG (0x0020)

[接上页...](#)**UART\_ERR\_WR\_MASK** 配置接收数据有错误时，是否仍将其存储至 FIFO。

- 0: 存储
  - 1: 不存储
- (R/W)

**UART\_AUTOBAUD\_EN** 配置是否开启波特率检测。

- 0: 关闭
  - 1: 开启
- (R/W)

**UART\_MEM\_CLK\_EN** 配置是否开启 UART 存储器门控。

- 0: 关闭
  - 1: 开启
- (R/W)

**UART\_SW\_RTS** 配置软件流控使用的 RTS 信号。

- 0: 禁止发送端发送数据
  - 1: 允许发送端发送数据
- (R/W)

**UART\_RXFIFO\_RST** 配置是否复位 UART RX FIFO。

- 0: 不复位
  - 1: 复位
- (R/W)

**UART\_TXFIFO\_RST** 配置是否复位 UART TX FIFO。

- 0: 不复位
  - 1: 复位
- (R/W)

## Register 27.10. UART\_CONF1\_REG (0x0024)

The diagram shows the bit field layout of Register 27.10. UART\_CONF1\_REG (0x0024). The register is 32 bits wide, with bit 31 being the most significant bit and bit 0 being the least significant bit. The bit fields are labeled as follows:

- Bit 31: (reserved)
- Bits 22 to 15: UART\_CLK\_EN
- Bit 21: UART\_SW\_DTR
- Bit 20: UART\_DTR\_INV
- Bit 19: UART\_RTS\_INV
- Bit 18: UART\_DSR\_INV
- Bit 17: UART\_CTS\_INV
- Bit 16: (reserved)
- Bit 15: (reserved)
- Bit 8: UART\_TXFIFO\_EMPTY\_THRHD
- Bit 7: (reserved)
- Bit 0: UART\_RXFIFO\_FULL\_THRHD

31	22	21	20	19	18	17	16	15	8	7	0
0	0	0	0	0	0	0	0	0	0x60	0x60	Reset

**UART\_RXFIFO\_FULL\_THRHD** 配置 RX FIFO 为满的阈值。

单位: 字节。 (R/W)

**UART\_TXFIFO\_EMPTY\_THRHD** 配置 TX FIFO 为空的阈值。

单位: 字节。 (R/W)

**UART\_CTS\_INV** 配置是否翻转 UART CTS 信号电平。

0: 不翻转

1: 翻转

(R/W)

**UART\_DSR\_INV** 配置是否翻转 UART DSR 信号电平。

0: 不翻转

1: 翻转

(R/W)

**UART\_RTS\_INV** 配置是否翻转 UART RTS 信号电平。

0: 不翻转

1: 翻转

(R/W)

**UART\_DTR\_INV** 配置是否翻转 UART DTR 信号电平。

0: 不翻转

1: 翻转

(R/W)

**UART\_SW\_DTR** 配置软件流控使用的 DTR 信号。

0: 发送数据未准备完毕, 处于不可用状态

1: 发送数据准备完毕, 处于可用状态

(R/W)

**UART\_CLK\_EN** 配置时钟门控。

0: 仅在应用写寄存器时开启时钟

1: 一直强制为寄存器开启时钟

(R/W)

## Register 27.11. UART\_HWFC\_CONF\_SYNC\_REG (0x002C)

The diagram shows the bit field layout of Register 27.11. The register is 32 bits wide. Bit 31 is labeled '(reserved)'. Bits 24 to 0 are labeled 'UART\_RX\_FLOW\_THRHD'. Bits 8 to 0 are labeled 'UART\_RX\_FLOW\_EN'. A 'Reset' button is located at the bottom right.

31	9	8	7	0	
0 0	0	0	0	0	Reset

**UART\_RX\_FLOW\_THRHD** 配置使用硬件流控时接收数据的最大数。

单位：字节。 (R/W)

**UART\_RX\_FLOW\_EN** 配置是否开启 UART 接收器。

0: 关闭  
1: 开启  
(R/W)

## Register 27.12. UART\_SLEEP\_CONFO\_REG (0x0030)

The diagram shows the bit field layout of Register 27.12. The register is 32 bits wide. Bits 31 to 24 are labeled 'UART\_WK\_CHAR4'. Bits 23 to 16 are labeled 'UART\_WK\_CHAR3'. Bits 15 to 8 are labeled 'UART\_WK\_CHAR2'. Bits 7 to 0 are labeled 'UART\_WK\_CHAR1'. A 'Reset' button is located at the bottom right.

31	24	23	16	15	8	7	0	
0x0		0x0		0x0		0x0		Reset

**UART\_WK\_CHAR1** 配置唤醒芯片的特定字符 1。 (R/W)

**UART\_WK\_CHAR2** 配置唤醒芯片的特定字符 2。 (R/W)

**UART\_WK\_CHAR3** 配置唤醒芯片的特定字符 3。 (R/W)

**UART\_WK\_CHAR4** 配置唤醒芯片的特定字符 4。 (R/W)

## Register 27.13. UART\_SLEEP\_CONF1\_REG (0x0034)

The diagram shows the bit field layout of Register 27.13. The register is 32 bits wide. Bit 31 is labeled '(reserved)'. Bits 24 to 0 are labeled 'UART\_WK\_CHAR0'. A 'Reset' button is located at the bottom right.

31	8	7	0	
0 0	0	0	0	Reset

**UART\_WK\_CHAR0** 配置唤醒芯片的特定字符 0。 (R/W)

## Register 27.14. UART\_SLEEP\_CONF2\_REG (0x0038)

(reserved)	UART_WK_MODE_SEL	UART_WK_CHAR_MASK	UART_WK_CHAR_NUM	UART_RX_WAKE_UP_THRHD	UART_ACTIVE_THRESHOLD	0
0 0 0 0	0	0x0	0x5	1	0xf0	Reset

**UART\_ACTIVE\_THRESHOLD** 配置唤醒模式 0 唤醒芯片所需的 RXD 沿变化次数。 (R/W)

**UART\_RX\_WAKE\_UP\_THRHD** 配置唤醒模式 1 唤醒芯片所需接收的数据量。

单位: 字节。 (R/W)

**UART\_WK\_CHAR\_NUM** 配置选取多少个唤醒字符。 (R/W)

**UART\_WK\_CHAR\_MASK** 配置是否屏蔽唤醒字符。

0: 不屏蔽

1: 屏蔽

(R/W)

**UART\_WK\_MODE\_SEL** 配置选取哪个唤醒模式。

0: 唤醒模式 0

1: 唤醒模式 1

2: 唤醒模式 2

3: 唤醒模式 3

(R/W)

## Register 27.15. UART\_SWFC\_CONFO\_SYNC\_REG (0x003C)

The diagram illustrates the bit field layout of Register 27.15. The register is 32 bits wide, with bit 31 being the most significant bit and bit 0 being the least significant bit. The bit fields are labeled as follows:

- Bit 31: (reserved)
- Bits 23 to 15: UART\_SEND\_XOFF, UART\_SEND\_XON, UART\_FORCE\_XON, UART\_FORCE\_XOFF, UART\_XONOFF\_DEL, UART\_SW\_FLOW\_CON\_EN, UART\_XOFF\_STILL\_SEND
- Bit 8: UART\_XOFF\_CHAR
- Bit 7: UART\_XON\_CHAR
- Bit 0: Reset

31	23	22	21	20	19	18	17	16	15	8	7	0
0	0	0	0	0	0	0	0	0	0	0x13	0x11	Reset

**UART\_XON\_CHAR** 配置 XON 流控字符。 (R/W)

**UART\_XOFF\_CHAR** 配置 XOFF 流控字符。 (R/W)

**UART\_XON\_XOFF\_STILL\_SEND** 配置 UART 发送器关闭时，是否仍能发送 XON 或 XOFF 字符。

- 0: 不能发送
  - 1: 可以发送
- (R/W)

**UART\_SW\_FLOW\_CON\_EN** 配置是否开启软件流控。

- 0: 关闭
  - 1: 开启
- (R/W)

**UART\_XONOFF\_DEL** 配置是否移除接收数据中的流控字符。

- 0: 不移除
  - 1: 移除
- (R/W)

**UART\_FORCE\_XON** 配置是否让发送器继续发送数据。

- 0: 不发送
  - 1: 继续发送
- (R/W)

**UART\_FORCE\_XOFF** 配置是否让发送器停止发送数据。

- 0: 不停止
  - 1: 停止
- (R/W)

**UART\_SEND\_XON** 配置是否发送 XON 字符。

- 0: 不发送
  - 1: 发送
- (R/W/SS/SC)

**UART\_SEND\_XOFF** 配置是否发送 XOFF 字符。

- 0: 不发送
  - 1: 发送
- (R/W/SS/SC)

## Register 27.16. UART\_SWFC\_CONF1\_REG (0x0040)

(reserved)	16	15	8	7	0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0		0xe0	0x0	0	Reset

**UART\_XON\_THRESHOLD** 配置软件流控时，发送 XON 字符所需的 RX FIFO 数据阈值。

单位：字节。 (R/W)

**UART\_XOFF\_THRESHOLD** 配置软件流控时，发送 XOFF 字符所需的 RX FIFO 数据阈值。

单位：字节。 (R/W)

## Register 27.17. UART\_TXBRK\_CONF\_SYNC\_REG (0x0044)

(reserved)	16	15	8	7	0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0		0xa	0	0	Reset

**UART\_TX\_BRK\_NUM** 配置完成数据发送后待发 NULL 字符的数量。

仅在 UART\_TXD\_BRK 为 1 时有效。 (R/W)

## Register 27.18. UART\_IDLE\_CONF\_SYNC\_REG (0x0048)

(reserved)	20	19	10	9	0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0		0x100	0x100	0	Reset

**UART\_RX\_IDLE\_NUM** 配置接收一字节数据时间过长、产生帧结束信号的阈值。

单位：位时间（传输一位所需的时间）。 (R/W)

**UART\_TX\_IDLE\_NUM** 配置两次数据传输的间隔时间。

单位：位时间（传输一位所需的时间）。 (R/W)

## Register 27.19. UART\_RS485\_CONF\_SYNC\_REG (0x004C)

The diagram shows the bit field mapping for Register 27.19. The bits are numbered from 31 to 0. Bit 31 is labeled '(reserved)'. Bits 10 to 0 are mapped to various RS485 configuration parameters:

- Bit 10: UART\_RS485\_RX\_DLY\_NUM
- Bit 9: UART\_RS485\_RX\_BY\_TX\_EN
- Bit 8: UART\_RS485\_RX\_BY\_RX\_EN
- Bit 7: UART\_RS485\_TX\_DLY\_NUM
- Bit 6: UART\_DL1\_EN
- Bit 5: UART\_DLO\_EN
- Bit 4: UART\_RS485\_EN
- Bit 3: UART\_RS485\_RX\_EN
- Bit 2: UART\_RS485\_TX\_EN
- Bit 1: UART\_RS485\_RX\_BY\_EN
- Bit 0: Reset

31											10   9	6	5	4	3	2	1	0				
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

**UART\_RS485\_EN** 配置是否开启 RS485 模式。

0: 关闭

1: 开启

(R/W)

**UART\_DLO\_EN** 配置是否在起始位之前增加一位延时。

0: 不增加

1: 增加

(R/W)

**UART\_DL1\_EN** 配置是否在停止位之后增加一位延时。

0: 不增加

1: 增加

(R/W)

**UART\_RS485TX\_RX\_EN** 配置发送器在 RS485 模式下发送数据时，是否开启接收器接收数据。

0: 关闭

1: 开启

(R/W)

**UART\_RS485RXBY\_TX\_EN** 配置 RS484 接收器线路繁忙时，是否开启 RS485 发送器发送数据。

0: 关闭

1: 开启

(R/W)

**UART\_RS485\_RX\_DLY\_NUM** 配置接收器内部数据信号的延迟长度。

单位: 位时间 (传输一位所需的时间)。 (R/W)

**UART\_RS485\_TX\_DLY\_NUM** 配置发送器内部数据信号的延迟长度。

单位: 位时间 (传输一位所需的时间)。 (R/W)

## Register 27.20. UART\_CLK\_CONF\_REG (0x0088)

The diagram shows the bit field layout for Register 27.20. The top row contains labels: (reserved), UART\_RX\_RST\_CORE, UART\_TX\_RST\_CORE, and (reserved). The bottom row shows the bit range from 31 to 23. Bit 23 is labeled '0' and bit 24 is labeled '1'. The bottom right corner is labeled 'Reset'.

31	28	27	26	25	24	23	0
0	0	0	0	0	1	1	0

Reset

**UART\_TX\_SCLK\_EN** 配置是否开启 UART TX 时钟。

- 0: 关闭
  - 1: 开启
- (R/W)

**UART\_RX\_SCLK\_EN** 配置是否开启 UART RX 时钟。

- 0: 关闭
  - 1: 开启
- (R/W)

**UART\_TX\_RST\_CORE** 向此位先写 1 后写 0，复位 UART TX。 (R/W)

**UART\_RX\_RST\_CORE** 向此位先写 1 后写 0，复位 UART RX。 (R/W)

## Register 27.21. UART\_STATUS\_REG (0x001C)

The diagram shows the bit field layout for Register 27.21. The top row contains labels: (reserved), UART\_RXD, UART\_CTSN, (reserved), and UART\_RXFIFO\_CNT. The bottom row shows the bit range from 31 to 23. Bit 23 is labeled '0'. The bottom right corner is labeled 'Reset'.

31	30	29	28	24	23	16	15	14	13	12	8	7	0
1	1	1	0	0	0	0	0	1	1	0	0	0	0

Reset

**UART\_RXFIFO\_CNT** 表示 RX FIFO 中有效数据量。

单位: 字节。 (RO)

**UART\_DSRN** 表示内部 UART DSR 信号的电平值。 (RO)

**UART\_CTSN** 表示内部 UART CTS 信号的电平值。 (RO)

**UART\_RXD** 表示内部 UART RXD 信号的电平值。 (RO)

**UART\_TXFIFO\_CNT** 表示 TX FIFO 中的数据量。

单位: 字节。 (RO)

**UART\_DTRN** 表示内部 UART DTR 信号的电平。 (RO)

**UART\_RTSN** 表示内部 UART RTS 信号的电平。 (RO)

**UART\_TXD** 表示内部 UART TXD 信号的电平。 (RO)

## Register 27.22. UART\_MEM\_TX\_STATUS\_REG (0x0068)

The diagram shows the bit field layout of the register:

31	17	16	9	8	7	0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0x0		0	0x0		Reset

Labels above the bits indicate the function of each bit field:

- (reserved) for bits 31:0 to 17:0
- UART\_TX\_SRAM\_WADDR for bit 16
- (reserved) for bits 9:0 to 8:0
- UART\_TX\_SRAM\_RADDR for bit 7
- UART\_TX\_SRAM\_WADDR for bit 0

**UART\_TX\_SRAM\_WADDR** 表示写 TX FIFO 的偏移地址。 (RO)

**UART\_TX\_SRAM\_RADDR** 表示读 TX FIFO 的偏移地址。 (RO)

## Register 27.23. UART\_MEM\_RX\_STATUS\_REG (0x006C)

The diagram shows the bit field layout of the register:

31	17	16	9	8	7	0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0x80		0	0x80		Reset

Labels above the bits indicate the function of each bit field:

- (reserved) for bits 31:0 to 17:0
- UART\_RX\_SRAM\_WADDR for bit 16
- (reserved) for bits 9:0 to 8:0
- UART\_RX\_SRAM\_RADDR for bit 7
- UART\_RX\_SRAM\_WADDR for bit 0

**UART\_RX\_SRAM\_RADDR** 表示读 RX FIFO 的偏移地址。 (RO)

**UART\_RX\_SRAM\_WADDR** 表示写 RX FIFO 的偏移地址。 (RO)

## Register 27.24. UART\_FSM\_STATUS\_REG (0x0070)

The diagram shows the bit field layout of the register:

31	8	7	4	3	0	
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0		0	0		Reset

Labels above the bits indicate the function of each bit field:

- (reserved) for bits 31:0 to 8:0
- UART\_ST\_UTX\_OUT for bit 7
- UART\_ST\_UTX\_OUT for bit 4
- UART\_ST\_UTX\_OUT for bit 3
- UART\_ST\_UTX\_OUT for bit 0

**UART\_ST\_UTX\_OUT** 表示 UART 发送器的状态。 (RO)

**UART\_ST\_UTX\_OUT** 表示 UART 接收器的状态。 (RO)

## Register 27.25. UART\_AFIFO\_STATUS\_REG (0x0090)

The diagram shows the bit field layout of the register. It consists of a 32-bit wide register divided into four main sections: a 31-bit reserved field at the top, followed by a 4-bit field for RX FIFO status, another 4-bit field for TX FIFO status, and a 4-bit Reset field at the bottom. The RX FIFO status field contains four bits labeled from 3 to 0, corresponding to the bit positions 31 to 28. The TX FIFO status field also contains four bits labeled from 3 to 0, corresponding to the bit positions 27 to 24. The Reset field contains four bits labeled from 3 to 0, corresponding to the bit positions 23 to 20.

31					4	3	2	1	0
0 0	1	0	1	0	Reset				

**UART\_TX\_AFIFO\_FULL** 表示 APB TX 异步 FIFO 是否已满。

0: 未满

1: 已满

(RO)

**UART\_RX\_AFIFO\_EMPTY** 表示 APB RX 异步 FIFO 是否为空。

0: 不为空

1: 为空

(RO)

**UART\_RX\_AFIFO\_FULL** 表示 APB RX 异步 FIFO 是否已满。

0: 未满

1: 已满

(RO)

**UART\_TX\_AFIFO\_EMPTY** 表示 APB TX 异步 FIFO 是否为空。

0: 不为空

1: 为空

(RO)

## Register 27.26. UART\_AT\_CMD\_PRECNT\_SYNC\_REG (0x0050)

The diagram shows the bit field layout of the register. It consists of a 32-bit wide register divided into two main sections: a 31-bit reserved field at the top and a 4-bit field for AT\_CMD preidle configuration at the bottom. The preidle configuration field contains four bits labeled from 15 to 12, corresponding to the bit positions 31 to 28.

31	16	15	0
0 0		0x901	Reset

**UART\_PRE\_IDLE\_NUM** 配置接收器接收到第一个 AT\_CMD 之前的空闲时间。

单位: 位时间 (传输一位所需的时间)。 (R/W)

## Register 27.27. UART\_AT\_CMD\_POSTCNT\_SYNC\_REG (0x0054)

(reserved)		UART_POST_IDLE_NUM	
31	16	15	0

0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 | 0x901 | Reset

**UART\_POST\_IDLE\_NUM** 配置最后一个 AT\_CMD 和后续数据之间的间隔时间。

单位：位时间（传输一位所需的时间）。(R/W)

## Register 27.28. UART\_AT\_CMD\_GAPOUT\_SYNC\_REG (0x0058)

(reserved)		UART_RX_GAP_TOUT	
31	16	15	0

0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 | 11 | Reset

**UART\_RX\_GAP\_TOUT** 配置 AT\_CMD 之间的间隔时间。

单位：位时间（传输一位所需的时间）。(R/W)

## Register 27.29. UART\_AT\_CMD\_CHAR\_SYNC\_REG (0x005C)

(reserved)		UART_AT_CMD_CHAR	
31	16	15	8 7 0

0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 | 0x3 | 0x2b | Reset

**UART\_AT\_CMD\_CHAR** 配置 AT\_CMD 字符。(R/W)

**UART\_CHAR\_NUM** 配置接收器可连续接收的 AT\_CMD 字符数量。(R/W)

## Register 27.30. UART\_POSPULSE\_REG (0x0074)

The diagram shows the register structure for Register 27.30. UART\_POSPULSE\_REG (0x0074). It consists of a 32-bit register divided into four fields: bits 31 to 12, bit 11, bit 10, and bit 9. Bit 11 is labeled "UART\_POSEDGE\_MIN\_CNT". Bits 31 to 12 are labeled "(reserved)". Bit 10 is labeled "0xffff" and "Reset".

31	12	11	0
0 0		0xffff	Reset

**UART\_POSEDGE\_MIN\_CNT** 表示两个上升沿之间的最小输入时钟计数值。用于波特率检测。(RO)

## Register 27.31. UART\_NEGPULSE\_REG (0x0078)

The diagram shows the register structure for Register 27.31. UART\_NEGPULSE\_REG (0x0078). It consists of a 32-bit register divided into four fields: bits 31 to 12, bit 11, bit 10, and bit 9. Bit 11 is labeled "UART\_NEGEDGE\_MIN\_CNT". Bits 31 to 12 are labeled "(reserved)". Bit 10 is labeled "0xffff" and "Reset".

31	12	11	0
0 0		0xffff	Reset

**UART\_NEGEDGE\_MIN\_CNT** 两个下降沿之间的最小输入时钟计数值。用于波特率检测。(RO)

## Register 27.32. UART\_LOWPULSE\_REG (0x007C)

The diagram shows the register structure for Register 27.32. UART\_LOWPULSE\_REG (0x007C). It consists of a 32-bit register divided into four fields: bits 31 to 12, bit 11, bit 10, and bit 9. Bit 11 is labeled "UART\_LOWPULSE\_MIN\_CNT". Bits 31 to 12 are labeled "(reserved)". Bit 10 is labeled "0xffff" and "Reset".

31	12	11	0
0 0		0xffff	Reset

**UART\_LOWPULSE\_MIN\_CNT** 表示低电平脉冲的最短持续时间，用于波特率检测。

单位：APB\_CLK 时钟周期。(RO)

## Register 27.33. UART\_HIGHPULSE\_REG (0x0080)

The diagram shows the bit field layout of Register 27.33. The register is 32 bits wide, with bit 31 at the top and bit 0 at the bottom. Bit 31 is labeled '(reserved)'. Bits 12 to 11 are labeled 'UART\_HIGHPULSE\_MIN\_CNT'. Bits 0 to 10 are all zeros. To the right of the register, there is a 'Reset' button.

31	12	11	0
0 0	Oxffff		Reset

**UART\_HIGHPULSE\_MIN\_CNT** 表示高电平脉冲最长持续时间，用于波特率检测。

单位：APB\_CLK 时钟周期。(RO)

## Register 27.34. UART\_RXD\_CNT\_REG (0x0084)

The diagram shows the bit field layout of Register 27.34. The register is 32 bits wide, with bit 31 at the top and bit 0 at the bottom. Bit 31 is labeled '(reserved)'. Bits 10 to 9 are labeled 'UART\_RXD\_EDGE\_CNT'. Bits 0 to 9 are all zeros. To the right of the register, there is a 'Reset' button.

31	10	9	0
0 0	0x0		Reset

**UART\_RXD\_EDGE\_CNT** 表示 RXD 沿变化的次数。用于波特率检测。(RO)

## Register 27.35. UART\_DATE\_REG (0x008C)

The diagram shows the bit field layout of Register 27.35. The register is 32 bits wide, with bit 31 at the top and bit 0 at the bottom. Bit 31 is labeled 'UART\_DATE'. Bits 0 to 29 are all zeros. To the right of the register, there is a 'Reset' button.

31	0
0x2201260	Reset

**UART\_DATE** 版本控制寄存器。(R/W)

## Register 27.36. UART\_REG\_UPDATE\_REG (0x0098)

The diagram shows the register structure with bit fields labeled from 31 to 0. A label '(reserved)' is placed above bits 31 to 16. A label 'UART\_REG\_UPDATE' is placed diagonally above bits 15 to 0. A label 'Reset' is placed below bit 0.

31		1	0
0	0	0	0

UART\_REG\_UPDATE

Reset

**UART\_REG\_UPDATE** 配置是否同步寄存器

0: 不同步

1: 同步

(R/W/SC)

## Register 27.37. UART\_ID\_REG (0x009C)

The diagram shows the register structure with bit fields labeled from 31 to 0. A label 'UART\_ID' is placed diagonally above bits 31 to 16. A label 'Reset' is placed below bit 0.

31		0
0	0	0

UART\_ID

Reset

**UART\_ID** 配置 UART ID。 (R/W)

## 27.7.2 LP UART 寄存器

本小节的所有地址均为相对于 LP UART 控制器基地址的地址偏移量（相对地址），具体基址请见章节 5 系统和存储器 中的表 5.3-2。

Register 27.38. LP\_UART\_FIFO\_REG (0x0000)

(reserved)								
31								
0 0	8	7	0	LP_UART_RXFIFO_RD_BYT				
								0

**LP\_UART\_RXFIFO\_RD\_BYT** 表示 LP UART *n* 从 FIFO 读取的数据。

单位：字节。 (RO)

Register 27.39. LP\_UART\_TOUT\_CONF\_SYNC\_REG (0x0064)

(reserved)							
31							
0 0	12	11	0xa	2	1	0	0 0 Reset

**LP\_UART\_RX\_TOUT\_EN** 配置是否开启 LP UART 接收器的超时功能。

0: 关闭

1: 开启

(R/W)

**LP\_UART\_RX\_TOUT\_FLOW\_DIS** 配置开启硬件流控时是否停止 idle 状态计数器计数。

0: 无效值，没有作用

1: 停止

(R/W)

**LP\_UART\_RX\_TOUT\_THRHD** 配置触发超时前总线可保持空闲状态的时间。

单位：位时间（传输一位所需的时间）。(R/W)

## Register 27.40. LP\_UART\_INT\_RAW\_REG (0x0004)

31	20	19	18	17	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	Reset

(reserved)

LP\_UART\_WAKEUP\_INT\_RAW  
LP\_UART\_AT\_CMD\_CHAR\_DET\_INT\_RAW  
(reserved)  
LP\_UART\_TX\_BRK\_IDLE\_DONE\_INT\_RAW  
LP\_UART\_TX\_BRK\_DONE\_INT\_RAW  
LP\_UART\_GLITCH\_DET\_INT\_RAW  
LP\_UART\_SW\_XOFF\_INT\_RAW  
LP\_UART\_SW\_XON\_INT\_RAW  
LP\_UART\_RXFIFO\_TOUT\_INT\_RAW  
LP\_UART\_BRK\_DET\_INT\_RAW  
LP\_UART\_RXFIFO\_OVF\_INT\_RAW  
LP\_UART\_CTS\_CHG\_INT\_RAW  
LP\_UART\_DSR\_CHG\_INT\_RAW  
LP\_UART\_FRM\_ERR\_INT\_RAW  
LP\_UART\_PARITY\_ERR\_INT\_RAW  
LP\_UART\_TXFIFO\_EMPTY\_INT\_RAW  
LP\_UART\_RXFIFO\_FULL\_INT\_RAW

**LP\_UART\_RXFIFO\_FULL\_INT\_RAW** LP\_UART\_RXFIFO\_FULL\_INT 的原始中断状态。 (R/WTC/SS)

**LP\_UART\_TXFIFO\_EMPTY\_INT\_RAW** LP\_UART\_TXFIFO\_EMPTY\_INT 的原始中断状态。 (R/ WTC/ SS)

**LP\_UART\_PARITY\_ERR\_INT\_RAW** LP\_UART\_PARITY\_ERR\_INT 的原始中断状态。 (R/WTC/SS)

**LP\_UART\_FRM\_ERR\_INT\_RAW** LP\_UART\_FRM\_ERR\_INT 的原始中断状态。 (R/WTC/SS)

**LP\_UART\_RXFIFO\_OVF\_INT\_RAW** LP\_UART\_RXFIFO\_OVF\_INT 的原始中断状态。 (R/WTC/SS)

**LP\_UART\_DSR\_CHG\_INT\_RAW** LP\_UART\_DSR\_CHG\_INT 的原始中断状态。 (R/WTC/SS)

**LP\_UART\_CTS\_CHG\_INT\_RAW** LP\_UART\_CTS\_CHG\_INT 的原始中断状态。 (R/WTC/SS)

**LP\_UART\_BRK\_DET\_INT\_RAW** LP\_UART\_BRK\_DET\_INT 的原始中断状态。 (R/WTC/SS)

**LP\_UART\_RXFIFO\_TOUT\_INT\_RAW** LP\_UART\_RXFIFO\_TOUT\_INT 的原始中断状态。 (R/WTC/SS)

**LP\_UART\_SW\_XON\_INT\_RAW** LP\_UART\_SW\_XON\_INT 的原始中断状态。 (R/WTC/SS)

**LP\_UART\_SW\_XOFF\_INT\_RAW** LP\_UART\_SW\_XOFF\_INT 的原始中断状态。 (R/WTC/SS)

**LP\_UART\_GLITCH\_DET\_INT\_RAW** LP\_UART\_GLITCH\_DET\_INT 的原始中断状态。 (R/WTC/SS)

**LP\_UART\_TX\_BRK\_DONE\_INT\_RAW** LP\_UART\_TX\_BRK\_DONE\_INT 的原始中断状态。 (R/WTC/SS)

**LP\_UART\_TX\_BRK\_IDLE\_DONE\_INT\_RAW** LP\_UART\_TX\_BRK\_IDLE\_DONE\_INT 的原始中断状态。  
(R/WTC/SS)

**LP\_UART\_TX\_DONE\_INT\_RAW** LP\_UART\_TX\_DONE\_INT 的原始中断状态。 (R/WTC/SS)

**LP\_UART\_AT\_CMD\_CHAR\_DET\_INT\_RAW** LP\_UART\_AT\_CMD\_CHAR\_DET\_INT 的原始中断状态。  
(R/WTC/SS)

**LP\_UART\_WAKEUP\_INT\_RAW** LP\_UART\_WAKEUP\_INT 的原始中断状态。 (R/WTC/SS)

#### Register 27.41. LP\_UART\_INT\_ST\_REG (0x0008)

**LP\_UART\_RXFIFO\_FULL\_INT\_ST** LP\_UART\_RXFIFO\_FULL\_INT 的屏蔽中断状态。(RO)

**LP\_UART\_TXFIFO\_EMPTY\_INT\_ST** LP\_UART\_TXFIFO\_EMPTY\_INT 的屏蔽中断状态。(RO)

**LP\_UART\_PARITY\_ERR\_INT\_ST** LP\_UART\_PARITY\_ERR\_INT 的屏蔽中断状态。(RO)

**LP\_UART\_FRM\_ERR\_INT\_ST** LP\_UART\_FRM\_ERR\_INT 的屏蔽中断状态。(RO)

**LP\_UART\_RXFIFO\_OVF\_INT\_ST** LP\_UART\_RXFIFO\_OVF\_INT 的屏蔽中断状态。(RO)

**LP\_UART\_DSR\_CHG\_INT\_ST** LP\_UART\_DSR\_CHG\_INT 的屏蔽中断状态。(RC)

**LP\_UART\_CTS\_CHG\_INT\_ST** LP\_UART\_CTS\_CHG\_INT 的屏蔽中断状态。(RO)

**LP\_UART\_BRK\_DET\_INT\_ST** LP\_UART\_BRK\_DET\_INT 的屏蔽中断状态。 (RO)

**LP\_UART\_RXFIFO\_TOUT\_INT\_ST** LP\_UART\_RXFIFO\_TOUT\_INT 的屏蔽中断状态。 (RO)

**LP\_UART\_SW\_XON\_INT\_ST** LP\_UART\_SW\_XON\_INT 的屏蔽中断状态。 (RO)

**LP\_UART\_SW\_XOFF\_INT\_ST** LP\_UART\_SW\_XOFF\_INT 的屏蔽中断状态。 (RO)

**LP\_UART\_GLITCH\_DET\_INT\_ST** LP\_UART\_GLITCH\_DET\_INT 的屏蔽中断状态。 (RO)

**LP\_UART\_TX\_BRK\_DONE\_INT\_ST** LP\_UART\_TX\_BRK\_DONE\_INT 的屏蔽中断状态。(RO)

LP\_UART\_TX\_BRK\_IDLE\_DONE\_INT\_ST LP\_UART\_TX\_BRK\_IDLE\_DONE\_INT 的屏蔽中断状态。  
(RO)

**LP\_UART\_TX\_DONE\_INT\_ST** LP\_UART\_TX\_DONE\_INT 的屏蔽中断状态。 (RO)

LP\_UART\_AT\_CMD\_CHAR\_DET\_INT\_ST LP\_UART\_AT\_CMD\_CHAR\_DET\_INT 的屏蔽中断状态。  
(RO)

**LP\_UART\_WAKEUP\_INT\_ST** LP\_UART\_WAKEUP\_INT 的屏蔽中断状态。 (RO)

## Register 27.42. LP\_UART\_INT\_ENA\_REG (0x000C)

LP_UART_INT_ENA_REG (0x000C)																																					
31	20	19	18	17	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	Reset																
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	(reserved)	LP_UART_WAKEUP_INT_ENA	LP_UART_AT_CMD_CHAR_DET_INT_ENA	LP_UART_TX_DONE_INT_ENA	LP_UART_RXFIFO_FULL_INT_ENA	LP_UART_TX_BRK_IDLE_DONE_INT_ENA	LP_UART_GLITCH_DET_INT_ENA	LP_UART_SW_XOFF_INT_ENA	LP_UART_SW_XON_INT_ENA	LP_UART_RXFIFO_OVF_INT_ENA	LP_UART_BRK_DET_INT_ENA	LP_UART_CTS_CHG_INT_ENA	LP_UART_RXFIFO_ERR_INT_ENA	LP_UART_FRM_ERR_INT_ENA	LP_UART_PARITY_ERR_INT_ENA	LP_UART_TXFIFO_EMPTY_INT_ENA	LP_UART_RXFIFO_FULL_INT_ENA

**LP\_UART\_RXFIFO\_FULL\_INT\_ENA** 写 1 使能 LP\_UART\_RXFIFO\_FULL\_INT。 (R/W)

**LP\_UART\_TXFIFO\_EMPTY\_INT\_ENA** 写 1 使能 LP\_UART\_TXFIFO\_EMPTY\_INT。 (R/W)

**LP\_UART\_PARITY\_ERR\_INT\_ENA** 写 1 使能 LP\_UART\_PARITY\_ERR\_INT。 (R/W)

**LP\_UART\_FRM\_ERR\_INT\_ENA** 写 1 使能 LP\_UART\_FRM\_ERR\_INT。 (R/W)

**LP\_UART\_RXFIFO\_OVF\_INT\_ENA** 写 1 使能 LP\_UART\_RXFIFO\_OVF\_INT。 (R/W)

**LP\_UART\_DSR\_CHG\_INT\_ENA** 写 1 使能 LP\_UART\_DSR\_CHG\_INT。 (R/W)

**LP\_UART\_CTS\_CHG\_INT\_ENA** 写 1 使能 LP\_UART\_CTS\_CHG\_INT。 (R/W)

**LP\_UART\_BRK\_DET\_INT\_ENA** 写 1 使能 LP\_UART\_BRK\_DET\_INT。 (R/W)

**LP\_UART\_RXFIFO\_TOUT\_INT\_ENA** 写 1 使能 LP\_UART\_RXFIFO\_TOUT\_INT。 (R/W)

**LP\_UART\_SW\_XON\_INT\_ENA** 写 1 使能 LP\_UART\_SW\_XON\_INT。 (R/W)

**LP\_UART\_SW\_XOFF\_INT\_ENA** 写 1 使能 LP\_UART\_SW\_XOFF\_INT。 (R/W)

**LP\_UART\_GLITCH\_DET\_INT\_ENA** 写 1 使能 LP\_UART\_GLITCH\_DET\_INT。 (R/W)

**LP\_UART\_TX\_BRK\_DONE\_INT\_ENA** 写 1 使能 LP\_UART\_TX\_BRK\_DONE\_INT。 (R/W)

**LP\_UART\_TX\_BRK\_IDLE\_DONE\_INT\_ENA** 写 1 使能 LP\_UART\_TX\_BRK\_IDLE\_DONE\_INT。 (R/W)

**LP\_UART\_TX\_DONE\_INT\_ENA** 写 1 使能 LP\_UART\_TX\_DONE\_INT。 (R/W)

**LP\_UART\_AT\_CMD\_CHAR\_DET\_INT\_ENA** 写 1 使能 LP\_UART\_AT\_CMD\_CHAR\_DET\_INT。 (R/W)

**LP\_UART\_WAKEUP\_INT\_ENA** 写 1 使能 LP\_UART\_WAKEUP\_INT。 (R/W)

## Register 27.43. LP\_UART\_INT\_CLR\_REG (0x0010)

The diagram shows the bit field layout of the register. Bits 31, 20, 19, 18, 17, 15, 14, 13, 12, 11, 10, 9, 8, 7, 6, 5, 4, 3, 2, 1, and 0 are labeled. Bit 31 is labeled '(reserved)'. Bits 20 through 0 are labeled with interrupt clearing functions: LP\_UART\_RXFIFO\_FULL\_INT\_CLR, LP\_UART\_TXFIFO\_EMPTY\_INT\_CLR, LP\_UART\_PARITY\_ERR\_INT\_CLR, LP\_UART\_FRM\_ERR\_INT\_CLR, LP\_UART\_RXFIFO\_OVF\_INT\_CLR, LP\_UART\_DSR\_CHG\_INT\_CLR, LP\_UART\_CTS\_CHG\_INT\_CLR, LP\_UART\_BRK\_DET\_INT\_CLR, LP\_UART\_RXFIFO\_TOUT\_INT\_CLR, LP\_UART\_SW\_XON\_INT\_CLR, LP\_UART\_SW\_XOFF\_INT\_CLR, LP\_UART\_GLITCH\_DET\_INT\_CLR, LP\_UART\_TX\_BRK\_DONE\_INT\_CLR, LP\_UART\_TX\_BRK\_IDLE\_DONE\_INT\_CLR, LP\_UART\_AT\_CMD\_CHAR\_DET\_INT\_CLR, and LP\_UART\_WAKEUP\_INT\_CLR.

31	20	19	18	17	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**LP\_UART\_RXFIFO\_FULL\_INT\_CLR** 写 1 清除 LP\_UART\_RXFIFO\_FULL\_INT。 (WT)

**LP\_UART\_TXFIFO\_EMPTY\_INT\_CLR** 写 1 清除 LP\_UART\_TXFIFO\_EMPTY\_INT。 (WT)

**LP\_UART\_PARITY\_ERR\_INT\_CLR** 写 1 清除 LP\_UART\_PARITY\_ERR\_INT。 (WT)

**LP\_UART\_FRM\_ERR\_INT\_CLR** 写 1 清除 LP\_UART\_FRM\_ERR\_INT。 (WT)

**LP\_UART\_RXFIFO\_OVF\_INT\_CLR** 写 1 清除 LP\_UART\_RXFIFO\_OVF\_INT。 (WT)

**LP\_UART\_DSR\_CHG\_INT\_CLR** 写 1 清除 LP\_UART\_DSR\_CHG\_INT。 (WT)

**LP\_UART\_CTS\_CHG\_INT\_CLR** 写 1 清除 LP\_UART\_CTS\_CHG\_INT。 (WT)

**LP\_UART\_BRK\_DET\_INT\_CLR** 写 1 清除 LP\_UART\_BRK\_DET\_INT。 (WT)

**LP\_UART\_RXFIFO\_TOUT\_INT\_CLR** 写 1 清除 LP\_UART\_RXFIFO\_TOUT\_INT。 (WT)

**LP\_UART\_SW\_XON\_INT\_CLR** 写 1 清除 LP\_UART\_SW\_XON\_INT。 (WT)

**LP\_UART\_SW\_XOFF\_INT\_CLR** 写 1 清除 LP\_UART\_SW\_XOFF\_INT。 (WT)

**LP\_UART\_GLITCH\_DET\_INT\_CLR** 写 1 清除 LP\_UART\_GLITCH\_DET\_INT。 (WT)

**LP\_UART\_TX\_BRK\_DONE\_INT\_CLR** 写 1 清除 LP\_UART\_TX\_BRK\_DONE\_INT。 (WT)

**LP\_UART\_TX\_BRK\_IDLE\_DONE\_INT\_CLR** 写 1 清除 LP\_UART\_TX\_BRK\_IDLE\_DONE\_INT。 (WT)

**LP\_UART\_TX\_DONE\_INT\_CLR** 写 1 清除 LP\_UART\_TX\_DONE\_INT。 (WT)

**LP\_UART\_AT\_CMD\_CHAR\_DET\_INT\_CLR** 写 1 清除 LP\_UART\_AT\_CMD\_CHAR\_DET\_INT。 (WT)

**LP\_UART\_WAKEUP\_INT\_CLR** 写 1 清除 LP\_UART\_WAKEUP\_INT。 (WT)

## Register 27.44. LP\_UART\_CLKDIV\_SYNC\_REG (0x0014)

LP_UART_CLKDIV_SYNC_REG										
(reserved)				LP_UART_CLKDIV_FRAG		(reserved)				
31	24	23	20	19	18	17	16	12	11	0
0	0	0	0	0	0	0	0	0	0	0x2b6

Reset

**LP\_UART\_CLKDIV** 配置波特率分频系数的整数部分。 (R/W)

**LP\_UART\_CLKDIV\_FRAG** 配置波特率分频系数的小数部分。 (R/W)

## Register 27.45. LP\_UART\_RX\_FILT\_REG (0x0018)

LP_UART_RX_FILT_REG										
(reserved)				LP_UART_GLITCH_FILT_EN				LP_UART_GLITCH_FILT		
31	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0x8

Reset

**LP\_UART\_GLITCH\_FILT** 配置滤波长度。

单位: UART Core 时钟周期。

宽度小于该数值的输入脉冲会被忽略。 (R/W)

**LP\_UART\_GLITCH\_FILT\_EN** 配置是否开启接收信号滤波器。

0: 关闭

1: 开启

(R/W)

## Register 27.46. LP\_UART\_CONF0\_SYNC\_REG (0x0020)

31	24	23	22	21	20	19	18	17	16	15	14	13	12	11	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	1	3	0	0	Reset	

LP\_UART\_TXFIFO\_RST  
LP\_UART\_RXFIFO\_RST  
LP\_UART\_SW\_RTS  
(reserved)  
LP\_UART\_MEM\_CLK\_EN  
LP\_UART\_ERR\_WR\_MASK  
LP\_UART\_DIS\_RX\_DAT\_OVF  
(reserved)  
LP\_UART\_TXD\_INV  
(reserved)  
LP\_UART\_RXD\_INV  
LP\_UART\_TX\_FLOW\_EN  
(reserved)  
LP\_UART\_RX\_LOOPBACK  
(reserved)  
LP\_UART\_TXD\_BRK  
LP\_UART\_STOP\_BIT\_NUM  
LP\_UART\_BIT\_NUM  
LP\_UART\_PARITY\_EN

**LP\_UART\_PARITY** 配置奇偶检验方式。

- 0: 偶校验
  - 1: 奇校验
- (R/W)

**LP\_UART\_PARITY\_EN** 配置是否开启 LP UART 奇偶校验。

- 0: 关闭
  - 1: 开启
- (R/W)

**LP\_UART\_BIT\_NUM** 配置数据位长度。

- 0: 5 位
  - 1: 6 位
  - 2: 7 位
  - 3: 8 位
- (R/W)

**LP\_UART\_STOP\_BIT\_NUM** 配置停止位长度。

- 0: 无效值, 没有作用
  - 1: 1 位
  - 2: 1.5 位
  - 3: 2 位
- (R/W)

**LP\_UART\_TXD\_BRK** 配置完成数据发送后, 发送器是否发送 NULL。

- 0: 不发送
  - 1: 发送
- (R/W)

**LP\_UART\_LOOPBACK** 配置是否开启 LP UART 回环测试模式。

- 0: 关闭
  - 1: 开启
- (R/W)

**LP\_UART\_TX\_FLOW\_EN** 配置是否开启发送器的流控功能。

- 0: 关闭
  - 1: 开启
- (R/W)

见下页...

## Register 27.46. LP\_UART\_CONFO\_SYNC\_REG (0x0020)

[接上页...](#)**LP\_UART\_RXD\_INV** 配置是否翻转 LP UART RXD 信号电平。

0: 不翻转

1: 翻转

(R/W)

**LP\_UART\_TXD\_INV** 配置是否翻转 LP UART TXD 信号电平。

0: 不翻转

1: 翻转

(R/W)

**LP\_UART\_DIS\_RX\_DAT\_OVF** 配置是否关闭 LP UART 接收器数据溢出检测。

0: 开启

1: 关闭

(R/W)

**LP\_UART\_ERR\_WR\_MASK** 配置接收数据有错误时，是否将其存储至 FIFO。

0: 存储

1: 不存储

(R/W)

**LP\_UART\_MEM\_CLK\_EN** 配置是否开启 LP UART 存储器门控。

0: 关闭

1: 开启

(R/W)

**LP\_UART\_SW\_RTS** 配置软件流控使用的 RTS 信号。

0: 禁止发送端发送数据

1: 允许发送端发送数据

(R/W)

**LP\_UART\_RXFIFO\_RST** 配置是否复位 LP UART RX FIFO。

0: 不复位

1: 复位

(R/W)

**LP\_UART\_TXFIFO\_RST** 配置是否复位 LP UART TX FIFO。

0: 不复位

1: 复位

(R/W)

## Register 27.47. LP\_UART\_CONF1\_REG (0x0024)

																LP_UART_RXFIFO_EMPTY_THRHD				LP_UART_TXFIFO_EMPTY_THRHD			
																(reserved)				(reserved)			
31	22	21	20	19	18	17	16	15	11	10	8	7	3	2	0	0	0	0	0	0	0	0	Reset
0	0	0	0	0	0	0	0	0	0xc	0	0	0	0xc	0	0	0	0	0	0	0	0	0	0

**LP\_UART\_RXFIFO\_FULL\_THRHD** 配置 RX FIFO 为满的阈值。

单位: 字节。 (R/W)

**LP\_UART\_TXFIFO\_EMPTY\_THRHD** 配置 TX FIFO 为空的阈值。

单位: 字节。 (R/W)

**LP\_UART\_CTS\_INV** 配置是否翻转 LP UART CTS 信号电平。

0: 不翻转

1: 翻转

(R/W)

**LP\_UART\_DSR\_INV** 配置是否翻转 LP UART DSR 信号电平。

0: 不翻转

1: 翻转

(R/W)

**LP\_UART\_RTS\_INV** 配置是否翻转 LP UART RTS 信号电平。

0: 不翻转

1: 翻转

(R/W)

**LP\_UART\_DTR\_INV** 配置是否翻转 LP UART DTR 信号电平。

0: 不翻转

1: 翻转

(R/W)

**LP\_UART\_SW\_DTR** 配置软件流控使用的 DTR 信号。

0: 发送数据未准备完毕, 处于不可用状态

1: 发送数据准备完毕, 处于可用状态

(R/W)

**LP\_UART\_CLK\_EN** 配置时钟门控。

0: 仅在应用写寄存器时开启时钟

1: 一直强制为寄存器开启时钟

(R/W)

## Register 27.48. LP\_UART\_HWFC\_CONF\_SYNC\_REG (0x002C)

The diagram shows the bit field layout of Register 27.48. The register is 32 bits wide, with bit 31 at the top and bit 0 at the bottom. Bit 31 is labeled '(reserved)'. Bits 24 to 8 are grouped under the label 'LP\_UART\_RX\_FLOW\_EN'. Bits 7 to 3 are grouped under the label 'LP\_UART\_RX\_FLOW\_THRHD'. Bits 2 to 0 are grouped under the label '(reserved)'. A 'Reset' value of 0x0 is shown.

31	(reserved)								9	8	7	LP_UART_RX_FLOW_EN			3	2	0	LP_UART_RX_FLOW_THRHD			(reserved)		
0	0 0								0	0x0			0	0 0 0			Reset						

**LP\_UART\_RX\_FLOW\_THRHD** 配置使用硬件流控时接收数据的最大数。

单位: 字节。 (R/W)

**LP\_UART\_RX\_FLOW\_EN** 配置是否开启 LP UART 接收器。

0: 关闭

1: 开启

(R/W)

## Register 27.49. LP\_UART\_SLEEP\_CONFO\_REG (0x0030)

The diagram shows the bit field layout of Register 27.49. The register is 32 bits wide, with bit 31 at the top and bit 0 at the bottom. Bits 24 to 23 are grouped under the label 'LP\_UART\_WK\_CHAR4'. Bits 16 to 15 are grouped under the label 'LP\_UART\_WK\_CHARS'. Bits 8 to 7 are grouped under the label 'LP\_UART\_WK\_CHAR2'. Bits 0 to 0 are grouped under the label 'LP\_UART\_WK\_CHAR1'. A 'Reset' value of 0x0 is shown.

31	24	23	LP_UART_WK_CHARS		16	15	LP_UART_WK_CHAR2		8	7	0	LP_UART_WK_CHAR1			
0x0	0x0			0x0			0x0			0x0			Reset		

**LP\_UART\_WK\_CHAR1** 配置唤醒芯片的特定字符 1。 (R/W)

**LP\_UART\_WK\_CHAR2** 配置唤醒芯片的特定字符 2。 (R/W)

**LP\_UART\_WK\_CHARS** 配置唤醒芯片的特定字符 3。 (R/W)

**LP\_UART\_WK\_CHAR4** 配置唤醒芯片的特定字符 4。 (R/W)

## Register 27.50. LP\_UART\_SLEEP\_CONF1\_REG (0x0034)

The diagram shows the bit field layout of Register 27.50. The register is 32 bits wide, with bit 31 at the top and bit 0 at the bottom. Bits 24 to 0 are grouped under the label 'LP\_UART\_WK\_CHAR0'. A 'Reset' value of 0x0 is shown.

31	LP_UART_WK_CHAR0																							
0	0 0																							

**LP\_UART\_WK\_CHAR0** 配置唤醒芯片的特定字符 0。 (R/W)

## Register 27.51. LP\_UART\_SLEEP\_CONF2\_REG (0x0038)

(reserved)	LP_UART_WK_MODE_SEL	LP_UART_WK_CHAR_MASK	LP_UART_WK_CHAR_NUM	LP_UART_RX_WAKE_UP_THRHD	(reserved)	LP_UART_ACTIVE_THRESHOLD							
31	28	27	26	25	21	20	18	17	13	12	10	9	0
0	0	0	0	0	0x0	0x5		1	0	0	0	0xf0	Reset

**LP\_UART\_ACTIVE\_THRESHOLD** 配置唤醒模式 0 唤醒芯片所需的 RXD 沿变化次数。 (R/W)

**LP\_UART\_RX\_WAKE\_UP\_THRHD** 配置唤醒模式 1 唤醒芯片所需接收的数据量。

单位: 字节。 (R/W)

**LP\_UART\_WK\_CHAR\_NUM** 配置选取多少个唤醒字符。 (R/W)

**LP\_UART\_WK\_CHAR\_MASK** 配置是否屏蔽唤醒字符。

0: 不屏蔽

1: 屏蔽

(R/W)

**LP\_UART\_WK\_MODE\_SEL** 配置选取哪个唤醒模式。

0: 唤醒模式 0

1: 唤醒模式 1

2: 唤醒模式 2

3: 唤醒模式 3

(R/W)

## Register 27.52. LP\_UART\_SWFC\_CONFO\_SYNC\_REG (0x003C)

The diagram shows the bit field layout of Register 27.52. The register is 32 bits wide, with bit 31 being the most significant bit and bit 0 being the least significant bit. The bit fields are labeled as follows:

- Bit 31: (reserved)
- Bits 23 to 15: LP\_UART\_SEND\_XOFF
- Bits 22 to 20: LP\_UART\_SEND\_XON
- Bit 19: LP\_UART\_FORCE\_XOFF
- Bit 18: LP\_UART\_FORCE\_XON
- Bit 17: LP\_UART\_XONOFF\_DEL
- Bit 16: LP\_UART\_SW\_FLOW\_CON\_EN
- Bit 15: LP\_UART\_XOFF\_STILL\_SEND
- Bit 8: LP\_UART\_XOFF\_CHAR
- Bit 7: LP\_UART\_XON\_CHAR
- Bit 0: Reset

31	23	22	21	20	19	18	17	16	15	8	7	0
0	0	0	0	0	0	0	0	0	0	0x13	0x11	Reset

**LP\_UART\_XON\_CHAR** 配置 XON 流控字符。 (R/W)

**LP\_UART\_XOFF\_CHAR** 配置 XOFF 流控字符。 (R/W)

**LP\_UART\_XON\_XOFF\_STILL\_SEND** 配置 LP UART 发送器关闭时，是否仍能发送 XON 或 XOFF 字符。

- 0: 不能发送
  - 1: 可以发送
- (R/W)

**LP\_UART\_SW\_FLOW\_CON\_EN** 配置是否开启软件流控。

- 0: 关闭
  - 1: 开启
- (R/W)

**LP\_UART\_XONOFF\_DEL** 配置是否移除接收数据中的流控字符。

- 0: 不移除
  - 1: 移除
- (R/W)

**LP\_UART\_FORCE\_XON** 配置是否让发送器继续发送数据。

- 0: 不发送
  - 1: 继续发送
- (R/W)

**LP\_UART\_FORCE\_XOFF** 配置是否让发送器停止发送数据。

- 0: 不停止
  - 1: 停止
- (R/W)

**LP\_UART\_SEND\_XON** 配置是否发送 XON 字符。

- 0: 不发送
  - 1: 发送
- (R/W/SS/SC)

**LP\_UART\_SEND\_XOFF** 配置是否发送 XOFF 字符。

- 0: 不发送
  - 1: 发送
- (R/W/SS/SC)

## Register 27.53. LP\_UART\_SWFC\_CONF1\_REG (0x0040)

(reserved)	LP_UART_XOFF_THRESHOLD	(reserved)	LP_UART_XON_THRESHOLD	(reserved)
31 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	16 0xc	11 10 0 0 0	8 0x0	7 6 5 4 3 2 1 0 0 0 0 Reset

**LP\_UART\_XON\_THRESHOLD** 配置软件流控时，发送 XON 字符所需的 RX FIFO 数据阈值。

单位：字节。 (R/W)

**LP\_UART\_XOFF\_THRESHOLD** 配置软件流控时，发送 XOFF 字符所需的 RX FIFO 数据阈值。

单位：字节。 (R/W)

## Register 27.54. LP\_UART\_TXBRK\_CONF\_SYNC\_REG (0x0044)

(reserved)	LP_UART_TX_BRK_NUM	Reset
31 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	7 0xa	0

**LP\_UART\_TX\_BRK\_NUM** 配置完成数据发送后待发 NULL 字符的数量。

仅在 LP\_UART\_TXD\_BRK 为 1 时有效。 (R/W)

## Register 27.55. LP\_UART\_IDLE\_CONF\_SYNC\_REG (0x0048)

(reserved)	LP_UART_RX_IDLE_NUM	LP_UART_TX_IDLE_NUM	Reset
31 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	19 0x100	10 9 0x100	0 Reset

**LP\_UART\_RX\_IDLE\_NUM** 配置接收一字节数据时间过长、产生帧结束信号的阈值。

单位：位时间（传输一位所需的时间）。 (R/W)

**LP\_UART\_TX\_IDLE\_NUM** 配置两次数据传输的间隔时间。

单位：位时间（传输一位所需的时间）。 (R/W)

## Register 27.56. LP\_UART\_DELAY\_CONF\_SYNC\_REG (0x004C)

**LP\_UART\_DLO\_EN** 配置是否在起始位之前增加一位停止位。

0: 不增加 1: 增加  
(R/W)

**LP\_UART\_DL1\_EN** 配置是否在停止位之后增加一位停止位。

0: 不增加  
1: 增加  
(R/W)

### Register 27.57. LP\_UART\_CLK\_CONF\_REG (0x0088)

**LP\_UART\_TX\_SCLK\_EN** 配置是否开启 LP UART TX 时钟。

0: 关闭  
1: 开启  
(R/W)

**LP\_UART\_RX\_SCLK\_EN** 配置是否开启 LP UART RX 时钟。

0: 关闭  
1: 开启  
(R/W)

**LP\_UART\_TX\_RST\_CORE** 向此位先写 1 后写 0，复位 LP UART TX。(R/W)

**LP\_UART\_RX\_RST\_CORE** 向此位先写 1 后写 0，复位 LP UART RX。(R/W)

## Register 27.58. LP\_UART\_STATUS\_REG (0x001C)

31	30	29	28	24	23	19	18	16	15	14	13	12	8	7	3	2	0
1	1	1	0	0	0	0	0	0	0	1	1	0	0	0	0	0	Reset

The diagram shows the bit field layout of Register 27.58. The bits are labeled from 31 to 0. Bit 31 contains a value of 1. Bits 30, 29, 28, 24, 23, 19, 18, 16, 15, 14, 13, 12, 8, 7, 3, and 2 are all labeled as '(reserved)' and contain values of 0. Bit 0 is labeled 'Reset' and contains a value of 0. The bit fields are grouped into four main sections: 
 

- LP\_UART\_RXFIFO\_CNT (bits 31 to 24)
- (reserved) (bit 23)
- LP\_UART\_TXFIFO\_CNT (bits 19 to 16)
- (reserved) (bit 15)
- LP\_UART\_RXD (bits 14 to 13)
- (reserved) (bit 12)
- LP\_UART\_CTSN (bits 11 to 8)
- (reserved) (bit 7)
- LP\_UART\_DSRN (bits 3 to 2)
- (reserved) (bit 0)

**LP\_UART\_RXFIFO\_CNT** 表示 RX FIFO 中有效数据量。

单位: 字节。 (RO)

**LP\_UART\_DSRN** 表示内部 LP UART DSR 信号的电平值。 (RO)

**LP\_UART\_CTSN** 表示内部 LP UART CTS 信号的电平值。 (RO)

**LP\_UART\_RXD** 表示内部 LP UART RXD 信号的电平值。 (RO)

**LP\_UART\_TXFIFO\_CNT** 表示 TX FIFO 中的数据量。

单位: 字节。 (RO)

**LP\_UART\_DTRN** 表示内部 LP UART DTR 信号的电平。 (RO)

**LP\_UART\_RTSN** 表示内部 LP UART RTS 信号的电平。 (RO)

**LP\_UART\_TXD** 表示内部 LP UART TXD 信号的电平。 (RO)

## Register 27.59. LP\_UART\_MEM\_TX\_STATUS\_REG (0x0068)

31	17	16	12	11	8	7	3	2	0
0	0	0	0	0	0	0	0	0	Reset

The diagram shows the bit field layout of Register 27.59. The bits are labeled from 31 to 0. Bits 31 to 17 are labeled as '(reserved)' and contain values of 0. Bits 16, 12, 11, 8, 7, 3, and 2 are all labeled as '(reserved)' and contain values of 0. Bit 0 is labeled 'Reset' and contains a value of 0.

**LP\_UART\_TX\_SRAM\_WADDR** 表示写 TX FIFO 的偏移地址。 (RO)

**LP\_UART\_TX\_SRAM\_RADDR** 表示读 TX FIFO 的偏移地址。 (RO)

## Register 27.60. LP\_UART\_MEM\_RX\_STATUS\_REG (0x006C)

										LP_UART_RX_SRAM_WADDR		LP_UART_RX_SRAM_RADDR						
(reserved)										(reserved)		(reserved)						
31										17	16	12	11	8	7	3	2	0
0	0	0	0	0	0	0	0	0	0	0x10	0	0	0	0	0x10	0	0	0

LP\_UART\_RX\_SRAM\_RADDR 表示读 RX FIFO 的偏移地址。 (RO)

LP\_UART\_RX\_SRAM\_WADDR 表示写 RX FIFO 的偏移地址。 (RO)

## Register 27.61. LP\_UART\_FSM\_STATUS\_REG (0x0070)

										LP_UART_ST_UTX_OUT		LP_UART_ST_URX_OUT		
(reserved)										(reserved)		(reserved)		
31										8	7	4	3	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

LP\_UART\_ST\_UTX\_OUT 表示 LP UART 发送器的状态。 (RO)

LP\_UART\_ST\_URX\_OUT 表示 LP UART 接收器的状态。 (RO)

## Register 27.62. LP\_UART\_AFIFO\_STATUS\_REG (0x0090)

The diagram shows the bit field mapping for Register 27.62. The register is 32 bits wide, with bit 31 reserved. Bits 4 to 0 are used for status information. The bit field is divided into four sections: LP\_UART\_RX\_AFIFO\_EMPTY (bits 3), LP\_UART\_RX\_AFIFO\_FULL (bits 2), LP\_UART\_TX\_AFIFO\_EMPTY (bit 1), and LP\_UART\_TX\_AFIFO\_FULL (bit 0). A 'Reset' signal is also shown.

31					4	3	2	1	0
0 0	1	0	1	0	Reset				

**LP\_UART\_TX\_AFIFO\_FULL** 表示 APB TX 异步 FIFO 是否已满。

0: 未满

1: 已满

(RO)

**LP\_UART\_TX\_AFIFO\_EMPTY** 表示 APB TX 异步 FIFO 是否为空。

0: 不为空

1: 为空

(RO)

**LP\_UART\_RX\_AFIFO\_FULL** 表示 APB RX 异步 FIFO 是否已满。

0: 未满

1: 已满

(RO)

**LP\_UART\_RX\_AFIFO\_EMPTY** 表示 APB RX 异步 FIFO 是否为空。

0: 不为空

1: 为空

(RO)

## Register 27.63. LP\_UART\_AT\_CMD\_PRECNT\_SYNC\_REG (0x0050)

The diagram shows the bit field mapping for Register 27.63. The register is 32 bits wide, with bit 31 reserved. Bits 16 to 0 are used for configuration. Bit 15 is reserved. Bits 16 to 0 form the LP\_UART\_PRE\_IDLE\_NUM field. A 'Reset' signal is also shown.

31					16	15					0
0 0					0x901	Reset					

**LP\_UART\_PRE\_IDLE\_NUM** 配置接收器接收到第一个 AT\_CMD 之前的空闲时间。

单位: 位时间 (传输一位所需的时间)。 (R/W)

## Register 27.64. LP\_UART\_AT\_CMD\_POSTCNT\_SYNC\_REG (0x0054)

(reserved)		LP_UART_POST_IDLE_NUM	
31	16	15	0

0 0

0x901      Reset

**LP\_UART\_POST\_IDLE\_NUM** 配置最后一个 AT\_CMD 和后续数据之间的间隔时间。

单位：位时间（传输一位所需的时间）。(R/W)

## Register 27.65. LP\_UART\_AT\_CMD\_GAPTOUT\_SYNC\_REG (0x0058)

(reserved)		LP_UART_RX_GAP_TOUT	
31	16	15	0

0 0

11      Reset

**LP\_UART\_RX\_GAP\_TOUT** 配置 AT\_CMD 之间的间隔时间。

单位：位时间（传输一位所需的时间）。(R/W)

## Register 27.66. LP\_UART\_AT\_CMD\_CHAR\_SYNC\_REG (0x005C)

(reserved)		LP_UART_CHAR_NUM		LP_UART_AT_CMD_CHAR	
31	16	15	8	7	0

0 0

0x3      0x2b      Reset

**LP\_UART\_AT\_CMD\_CHAR** 配置 AT\_CMD 字符。(R/W)

**LP\_UART\_CHAR\_NUM** 配置接收器可连续接收的 AT\_CMD 字符数量。(R/W)

## Register 27.67. LP\_UART\_DATE\_REG (0x008C)

LP_UART_DATE	
31	0
0x2201260	Reset

**LP\_UART\_DATE** 版本控制寄存器。 (R/W)

## Register 27.68. LP\_UART\_REG\_UPDATE\_REG (0x0098)

<LP_UART_REG_UPDATE>	
(reserved)	
31	0
0 0	1 0 Reset

**LP\_UART\_REG\_UPDATE** 配置是否同步寄存器

0: 不同步

1: 同步

(R/W/SC)

## Register 27.69. LP\_UART\_ID\_REG (0x009C)

LP_UART_ID	
31	0
0x0000500	Reset

**LP\_UART\_ID** 配置 LP UART ID。 (R/W)

### 27.7.3 UHCI 寄存器

本小节的所有地址均为相对于 UHCI 控制器基地址的地址偏移量（相对地址），具体基地址请见章节 5 系统和存储器 中的表 5.3-2。

Register 27.70. UHCI\_CONFO\_REG (0x0000)

31	12	11	10	9	8	7	6	5	4	3	2	1	0
0 0	0 0 1 1 0 1 1 1 1 0	UHCl_UART_RX_BRK_EOF_EN UHCl_CLK_EN UHCl_ENCODE_CRC_EN UHCl_LEN_EOF_EN UHCl_UART_IDLE_EOF_EN UHCl_CRC_REC_EN UHCl_HEAD_EN UHCl_SEPER_EN UHCl_UART1_CE UHCl_UART0_CE UHCl_RX_RST UHCl_TX_RST											

(reserved)

Reset

**UHCI\_TX\_RST** 先写 1 再写 0 复位解码器状态机。 (R/W)

**UHCI\_RX\_RST** 先写 1 再写 0 复位编码器状态机。 (R/W)

**UHCI\_UARTO\_CE** 配置是否连接 UHCI 和 UARTO。

- 0: 不连接
  - 1: 连接
- (R/W)

**UHCI\_UART1\_CE** 配置是否连接 UHCI 和 UART1。

- 0: 不连接
  - 1: 连接
- (R/W)

**UHCI\_SEPER\_EN** 配置是否使用特殊字符分隔数据帧。

- 0: 不分隔
  - 1: 分隔
- (R/W)

**UHCI\_HEAD\_EN** 配置是否用格式报头编码数据包。

- 0: 不使用报头
  - 1: 使用报头
- (R/W)

**UHCI\_CRC\_REC\_EN** 配置 UHCI 是否开启接收 16 位 CRC。

- 0: 关闭
  - 1: 开启
- (R/W)

**UHCI\_UART\_IDLE\_EOF\_EN** 配置 UART 空闲时 UHCI 是否停止接收数据。

- 0: 不停止
  - 1: 停止
- (R/W)

见下页...

**Register 27.70. UHCI\_CONFO\_REG (0x0000)**[接上页...](#)**UHCI\_LEN\_EOF\_EN** 配置 UHCI 解码器停止接收数据的条件。

- 0: 接收到 0xCO 后停止
- 1: 接收字节数达到指定值时停止。UHCI\_HEAD\_EN 为 1 时，指定值是 UCHI 数据包报头指定的数据长度。UHCI\_HEAD\_EN 为 0 时，指定值为配置值。  
(R/W)

**UHCI\_ENCODE\_CRC\_EN** 配置是否开启数据完整性检测，在数据末尾加 16 位 CCITT-CRC。

- 0: 关闭
- 1: 开启  
(R/W)

**UHCI\_CLK\_EN** 配置时钟门控。

- 0: 仅在应用写寄存器时开启时钟
- 1: 一直强制为寄存器开启时钟  
(R/W)

**UHCI\_UART\_RX\_BRK\_EOF\_EN** 配置 UART 收到 NULL 帧后，UHCI 是否停止接收数据。

- 0: 不停止
- 1: 停止  
(R/W)

## Register 27.71. UHCI\_CONF1\_REG (0x0014)

										UHCI_SW_START UHCI_WAIT_SW_START (reserved) UHCI_TX_ACK_NUM_RE UHCI_TX_CHECK_SUM_RF UHCI_SAVE_HEAD UHCI_CRC_DISABLE UHCI_CHECK_SEQ_EN UHCI_CHECK_SUM_EN										
31	9	8	7	6	5	4	3	2	1	0										
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**UHCI\_CHECK\_SUM\_EN** 配置 UHCI 接收数据包时，是否开启报头校验和检查。

0: 关闭

1: 开启

(R/W)

**UHCI\_CHECK\_SEQ\_EN** 配置 UHCI 接收数据包时，是否开启序列号检查。

0: 关闭

1: 开启

(R/W)

**UHCI\_CRC\_DISABLE** 配置是否开启 CRC 计算。

0: 关闭

1: 开启

仅在 UHCI 包中的数据完整性检测位为 1 时有效。

(R/W)

**UHCI\_SAVE\_HEAD** 配置 UHCI 接收数据包时，是否保存数据包报头。

0: 不保存

1: 保存

(R/W)

**UHCI\_TX\_CHECK\_SUM\_RE** 配置用校验和编码数据包。

0: 不使用

1: 使用

(R/W)

**UHCI\_TX\_ACK\_NUM\_RE** 配置准备发送可靠数据包时，是否用 ACK 编码该数据包。

0: 不使用

1: 使用

(R/W)

**UHCI\_WAIT\_SW\_START** 配置是否将 UHCI 编码器的状态机调至 ST\_SW\_WAIT 状态。

0: 否

1: 是

(R/W)

**UHCI\_SW\_START** 编码器的状态机为 ST\_SW\_WAIT 状态时，配置 UHCI 是否开始发送数据包。

0: 不发送

1: 开始发送

(R/W/SC)

## Register 27.72. UHCI\_ESCAPE\_CONF\_REG (0x0020)

(reserved)										UHCl_RX_13_ESC_EN	UHCl_RX_11_ESC_EN	UHCl_RX_DB_ESC_EN	UHCl_RX_CO_ESC_EN	UHCl_TX_13_ESC_EN	UHCl_TX_11_ESC_EN	UHCl_TX_DB_ESC_EN	UHCl_TX_CO_ESC_EN
31	8	7	6	5	4	3	2	1	0	0	0	1	1	0	0	1	1
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

**UHCl\_TX\_CO\_ESC\_EN** 配置 DMA 接收数据时，是否开启 0xCO 字符解码。

- 0: 关闭
  - 1: 开启
- (R/W)

**UHCl\_TX\_DB\_ESC\_EN** 配置 DMA 接收数据时，是否开启 0xDB 字符解码。

- 0: 关闭
  - 1: 开启
- (R/W)

**UHCl\_TX\_11\_ESC\_EN** 配置 DMA 接收数据时，是否开启流控字符 0x11 解码。

- 0: 关闭
  - 1: 开启
- (R/W)

**UHCl\_TX\_13\_ESC\_EN** 配置 DMA 接收数据时，是否开启流控字符 0x13 解码。

- 0: 关闭
  - 1: 开启
- (R/W)

**UHCl\_RX\_CO\_ESC\_EN** 配置 DMA 接收数据时，是否用特殊字符替换 0xCO。

- 0: 不替换
  - 1: 替换
- (R/W)

**UHCl\_RX\_DB\_ESC\_EN** 配置 DMA 接收数据时，是否用特殊字符替换 0xDB。

- 0: 不替换
  - 1: 替换
- (R/W)

**UHCl\_RX\_11\_ESC\_EN** 配置 DMA 接收数据时，是否用特殊字符替换流控字符 0x11。

- 0: 不替换
  - 1: 替换
- (R/W)

**UHCl\_RX\_13\_ESC\_EN** 配置 DMA 接收数据时，是否用特殊字符替换流控字符 0x13。

- 0: 不替换
  - 1: 替换
- (R/W)

## Register 27.73. UHCI\_HUNG\_CONF\_REG (0x0024)

The diagram shows the bit field layout of Register 27.73. UHCI\_HUNG\_CONF\_REG (0x0024). The register is 32 bits wide, with bit 31 being the most significant bit. Bit 0 is the least significant bit. The bit fields are labeled as follows:

- Bit 31: (reserved)
- Bits 24 to 20: UHCI\_RXFIFO\_TIMEOUT\_ENA
- Bit 19: UHCI\_RXFIFO\_TIMEOUT\_SHIFT
- Bit 12: UHCI\_RXFIFO\_TIMEOUT
- Bits 11 to 8: UHCI\_TXFIFO\_TIMEOUT\_ENA
- Bit 7: UHCI\_TXFIFO\_TIMEOUT\_SHIFT
- Bit 1: UHCI\_TXFIFO\_TIMEOUT
- Bit 0: Reset

31	24	23	22	20	19		12	11	10	8	7	0				
0	0	0	0	0	0	0	1	0	0x10			1	0	0x10		
Reset																

**UHCI\_TXFIFO\_TIMEOUT** 配置 DMA 接收数据的超时值。

单位: 毫秒。 (R/W)

**UHCI\_TXFIFO\_TIMEOUT\_SHIFT** 配置 TX FIFO 超时计数器的阈值上限。 (R/W)

**UHCI\_TXFIFO\_TIMEOUT\_ENA** 配置是否开启 TX FIFO 接收数据超时。

0: 关闭

1: 开启

(R/W)

**UHCI\_RXFIFO\_TIMEOUT** 配置 DMA 从 RAM 读取数据的超时值。单位: 毫秒。 (R/W)

**UHCI\_RXFIFO\_TIMEOUT\_SHIFT** 配置 RX FIFO 超时计数器的阈值上限。 (R/W)

**UHCI\_RXFIFO\_TIMEOUT\_ENA** 配置是否开启 DMA 发送数据超时。

0: 关闭

1: 开启

(R/W)

## Register 27.74. UHCI\_ACK\_NUM\_REG (0x0028)

The diagram shows the bit field layout of Register 27.74. UHCI\_ACK\_NUM\_REG (0x0028). The register is 32 bits wide, with bit 31 being the most significant bit. Bit 0 is the least significant bit. The bit fields are labeled as follows:

- Bit 31: (reserved)
- Bits 4 to 2: UHCI\_ACK\_NUM\_LOAD
- Bit 1: UHCI\_ACK\_NUM
- Bit 0: Reset

31							4	3	2	0																					
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0x0
Reset																															

**UHCI\_ACK\_NUM** 配置软件流控中使用的 ACK 数量。 (R/W)

**UHCI\_ACK\_NUM\_LOAD** 配置是否加载 ACK。

0: 不加载

1: 加载

(WT)

## Register 27.75. UHCI\_QUICK\_SENT\_REG (0x0030)

(reserved)								8	7	6	4	3	2	0				
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0x0	0	0x0	Reset

**UHCI\_SINGLE\_SEND\_NUM** 配置 single\_send 模式下发送哪个寄存器中的数据。

- 0: Q0 寄存器
  - 1: Q1 寄存器
  - 2: Q2 寄存器
  - 3: Q3 寄存器
  - 4: Q4 寄存器
  - 5: Q5 寄存器
  - 6: Q6 寄存器
  - 7: 无效值, 没有作用
- (R/W)

**UHCI\_SINGLE\_SEND\_EN** 配置是否开启 single\_send 模式。

- 0: 关闭
  - 1: 开启
- (R/W/SC)

**UHCI\_ALWAYS\_SEND\_NUM** 配置 always\_send 模式下发送哪个寄存器中的数据。

- 0: Q0 寄存器
  - 1: Q1 寄存器
  - 2: Q2 寄存器
  - 3: Q3 寄存器
  - 4: Q4 寄存器
  - 5: Q5 寄存器
  - 6: Q6 寄存器
  - 7: 无效值, 没有作用
- (R/W)

**UHCI\_ALWAYS\_SEND\_EN** 配置是否开启 always\_send 模式。

- 0: 关闭
  - 1: 开启
- (R/W)

## Register 27.76. UHCl\_REG\_Q0\_WORD0\_REG (0x0034)

31	0
0x0000000	Reset

**UHCl\_SEND\_Q0\_WORD0** Q0 寄存器待发送数据。 (R/W)

## Register 27.77. UHCl\_REG\_Q0\_WORD1\_REG (0x0038)

31	0
0x0000000	Reset

**UHCl\_SEND\_Q0\_WORD1** Q0 寄存器待发送数据。 (R/W)

## Register 27.78. UHCl\_REG\_Q1\_WORD0\_REG (0x003C)

31	0
0x0000000	Reset

**UHCl\_SEND\_Q1\_WORD0** Q1 寄存器待发送数据。 (R/W)

## Register 27.79. UHCI\_REG\_Q1\_WORD1\_REG (0x0040)

UHCI\_SEND\_Q1\_WORD1

31	0
0x000000	Reset

UHCI\_SEND\_Q1\_WORD1 Q1 寄存器待发送数据。 (R/W)

## Register 27.80. UHCI\_REG\_Q2\_WORD0\_REG (0x0044)

UHCI\_SEND\_Q2\_WORD0

31	0
0x000000	Reset

UHCI\_SEND\_Q2\_WORD0 Q2 寄存器待发送数据。 (R/W)

## Register 27.81. UHCI\_REG\_Q2\_WORD1\_REG (0x0048)

UHCI\_SEND\_Q2\_WORD1

31	0
0x000000	Reset

UHCI\_SEND\_Q2\_WORD1 Q2 寄存器待发送数据。 (R/W)

## Register 27.82. UHCI\_REG\_Q3\_WORD0\_REG (0x004C)

31	0
0x0000000	Reset

**UHCI\_SEND\_Q3\_WORD0** Q3 寄存器待发送数据。 (R/W)

## Register 27.83. UHCI\_REG\_Q3\_WORD1\_REG (0x0050)

31	0
0x0000000	Reset

**UHCI\_SEND\_Q3\_WORD1** Q3 寄存器待发送数据。 (R/W)

## Register 27.84. UHCI\_REG\_Q4\_WORD0\_REG (0x0054)

31	0
0x0000000	Reset

**UHCI\_SEND\_Q4\_WORD0** Q4 寄存器待发送数据。 (R/W)

## Register 27.85. UHCI\_REG\_Q4\_WORD1\_REG (0x0058)

31	0
0x0000000	Reset

**UHCI\_SEND\_Q4\_WORD1** Q4 寄存器待发送数据。 (R/W)

## Register 27.86. UHCI\_REG\_Q5\_WORD0\_REG (0x005C)

31	0
0x0000000	Reset

**UHCI\_SEND\_Q5\_WORD0** Q5 寄存器待发送数据。 (R/W)

## Register 27.87. UHCI\_REG\_Q5\_WORD1\_REG (0x0060)

31	0
0x0000000	Reset

**UHCI\_SEND\_Q5\_WORD1** Q5 寄存器待发送数据。 (R/W)

## Register 27.88. UHCI\_REG\_Q6\_WORD0\_REG (0x0064)

UHCI_SEND_Q6_WORD0	
31	0
0x000000	Reset

**UHCI\_SEND\_Q6\_WORD0** Q6 寄存器待发送数据。 (R/W)

## Register 27.89. UHCI\_REG\_Q6\_WORD1\_REG (0x0068)

UHCI_SEND_Q6_WORD1	
31	0
0x000000	Reset

**UHCI\_SEND\_Q6\_WORD1** Q6 寄存器待发送数据。 (R/W)

## Register 27.90. UHCI\_ESC\_CONFO\_REG (0x006C)

(reserved)	UHCI_SEPER_ESC_CHAR1	UHCI_SEPER_ESC_CHAR0	UHCI_SEPER_CHAR
31 0 0 0 0 0 0 0 0	24 23 0xdc	16 15 0xdb	8 7 0 0xc0

**UHCI\_SEPER\_CHAR** 配置编码数据包的分隔符， 默认为 0xC0。 (R/W)

**UHCI\_SEPER\_ESC\_CHAR0** 配置 SLIP 转义序列的第一个字符， 默认为 0xDB。 (R/W)

**UHCI\_SEPER\_ESC\_CHAR1** 配置 SLIP 转义序列的第二个字符， 默认为 0xDC。 (R/W)

## Register 27.91. UHCI\_ESC\_CONF1\_REG (0x0070)

UHCI_ESC_SEQO							
UHCI_ESC_SEQO_CHAR0				UHCI_ESC_SEQO_CHAR1			
(reserved)							
31	24	23	16	15	8	7	0
0	0	0	0	0	0	0	0
Oxdd				Oxdb			
							Reset

**UHCI\_ESC\_SEQO** 配置需编码的字符，默认为用作 SLIP 转义序列第一个字符的 0xDB。 (R/W)

**UHCI\_ESC\_SEQO\_CHAR0** 配置 SLIP 转义序列的第一个字符，UHCI\_ESC\_SEQO 默认为 0xDB。 (R/W)

**UHCI\_ESC\_SEQO\_CHAR1** 配置 SLIP 转义序列的第二个字符，UHCI\_ESC\_SEQO 默认为 0xDD。 (R/W)

## Register 27.92. UHCI\_ESC\_CONF2\_REG (0x0074)

UHCI_ESC_SEQ1							
UHCI_ESC_SEQ1_CHAR0				UHCI_ESC_SEQ1_CHAR1			
(reserved)							
31	24	23	16	15	8	7	0
0	0	0	0	0	0	0	0
Oxde				Oxdb			
							Reset

**UHCI\_ESC\_SEQ1** 配置需编码的字符，默认为流控字符的 0x11。 (R/W)

**UHCI\_ESC\_SEQ1\_CHAR0** 配置 SLIP 转义序列的第一个字符，UHCI\_ESC\_SEQ1 默认为 0xDB。 (R/W)

**UHCI\_ESC\_SEQ1\_CHAR1** 配置 SLIP 转义序列的第二个字符，UHCI\_ESC\_SEQ1 默认为 0xDE。 (R/W)

## Register 27.93. UHCI\_ESC\_CONF3\_REG (0x0078)

The diagram shows the bit field layout of Register 27.93. UHCI\_ESC\_CONF3\_REG (0x0078). It consists of a 32-bit register divided into four main fields: (reserved), UHCI\_ESC\_SEQ2\_CHAR1, UHCI\_ESC\_SEQ2\_CHAR0, and UHCI\_ESC\_SEQ2.

31	24	23	16	15	8	7	0
0 0 0 0 0 0 0 0	Oxdf			Oxdb			0x13
Reset							

**UHCI\_ESC\_SEQ2** 配置需编码的字符，默认为流控字符的 0x13。 (R/W)

**UHCI\_ESC\_SEQ2\_CHAR0** 配置 SLIP 转义序列的第一个字符，UHCI\_ESC\_SEQ2 默认为 0xDB。 (R/W)

**UHCI\_ESC\_SEQ2\_CHAR1** 配置 SLIP 转义序列的第二个字符，UHCI\_ESC\_SEQ2 默认为 0xDF。 (R/W)

## Register 27.94. UHCI\_PKT\_THRES\_REG (0x007C)

The diagram shows the bit field layout of Register 27.94. UHCI\_PKT\_THRES\_REG (0x007C). It consists of a 32-bit register divided into two main fields: (reserved) and UHCI\_PKT\_THRS.

31	13	12	0				
0 0	0x80						
Reset							

**UHCI\_PKT\_THRS** 配置数据包的最大长度。

单位：字节。仅在 UHCI\_HEAD\_EN 为 0 时有效。 (R/W)

## Register 27.95. UHCI\_INT\_RAW\_REG (0x0004)

										UHCI_APP_CTRL1_INT_RAW	UHCI_APP_CTRLO_INT_RAW	UHCI_OUT_EOF_INT_RAW	UHCI_SEND_A_REG_Q_INT_RAW	UHCI_SEND_S_REG_Q_INT_RAW	UHCI_TX_HUNG_INT_RAW	UHCI_RX_HUNG_INT_RAW	UHCI_TX_START_INT_RAW	UHCI_RX_START_INT_RAW	
										UHCI_APP_CTRL1_INT_RAW	UHCI_APP_CTRLO_INT_RAW	UHCI_OUT_EOF_INT_RAW	UHCI_SEND_A_REG_Q_INT_RAW	UHCI_SEND_S_REG_Q_INT_RAW	UHCI_TX_HUNG_INT_RAW	UHCI_RX_HUNG_INT_RAW	UHCI_TX_START_INT_RAW	UHCI_RX_START_INT_RAW	
										UHCI_APP_CTRL1_INT_RAW	UHCI_APP_CTRLO_INT_RAW	UHCI_OUT_EOF_INT_RAW	UHCI_SEND_A_REG_Q_INT_RAW	UHCI_SEND_S_REG_Q_INT_RAW	UHCI_TX_HUNG_INT_RAW	UHCI_RX_HUNG_INT_RAW	UHCI_TX_START_INT_RAW	UHCI_RX_START_INT_RAW	
31										9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**UHCI\_RX\_START\_INT\_RAW** UHCI\_RX\_START\_INT 的原始中断状态。 (R/WTC/SS)

**UHCI\_TX\_START\_INT\_RAW** UHCI\_TX\_START\_INT 的原始中断状态。 (R/WTC/SS)

**UHCI\_RX\_HUNG\_INT\_RAW** UHCI\_RX\_HUNG\_INT 的原始中断状态。 (R/WTC/SS)

**UHCI\_TX\_HUNG\_INT\_RAW** UHCI\_TX\_HUNG\_INT 的原始中断状态。 (R/WTC/SS)

**UHCI\_SEND\_S\_REG\_Q\_INT\_RAW** UHCI\_SEND\_S\_REG\_Q\_INT 的原始中断状态。 (R/WTC/SS)

**UHCI\_SEND\_A\_REG\_Q\_INT\_RAW** UHCI\_SEND\_A\_REG\_Q\_INT 的原始中断状态。 (R/WTC/SS)

**UHCI\_OUT\_EOF\_INT\_RAW** UHCI\_OUT\_EOF\_INT 的原始中断状态。 (R/WTC/SS)

**UHCI\_APP\_CTRLO\_INT\_RAW** UHCI\_APP\_CTRLO\_INT 的原始中断状态。 (R/W)

**UHCI\_APP\_CTRL1\_INT\_RAW** UHCI\_APP\_CTRL1\_INT 的原始中断状态。 (R/W)

## Register 27.96. UHCI\_INT\_ST\_REG (0x0008)

										UHCI_APP_CTRL1_INT_ST UHCI_APP_CTRL0_INT_ST UHCI_OUTLINK_EOF_ERR_INT_ST UHCI_SEND_A_REG_Q_INT_ST UHCI_SEND_S_REG_Q_INT_ST UHCI_TX_HUNG_INT_ST UHCI_RX_HUNG_INT_ST UHCI_TX_START_INT_ST UHCI_RX_START_INT_ST									
(reserved)										9	8	7	6	5	4	3	2	1	0
31	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**UHCI\_RX\_START\_INT\_ST** UHCl\_RX\_START\_INT 的屏蔽中断状态。 (RO)

**UHCI\_TX\_START\_INT\_ST** UHCl\_TX\_START\_INT 的屏蔽中断状态。 (RO)

**UHCI\_RX\_HUNG\_INT\_ST** UHCl\_RX\_HUNG\_INT 的屏蔽中断状态。 (RO)

**UHCI\_TX\_HUNG\_INT\_ST** UHCl\_TX\_HUNG\_INT 的屏蔽中断状态。 (RO)

**UHCI\_SEND\_S\_REG\_Q\_INT\_ST** UHCl\_SEND\_S\_REG\_Q\_INT 的屏蔽中断状态。 (RO)

**UHCI\_SEND\_A\_REG\_Q\_INT\_ST** UHCl\_SEND\_A\_REG\_Q\_INT 的屏蔽中断状态。 (RO)

**UHCI\_OUTLINK\_EOF\_ERR\_INT\_ST** UHCl\_OUTLINK\_EOF\_ERR\_INT 的屏蔽中断状态。 (RO)

**UHCI\_APP\_CTRL0\_INT\_ST** UHCl\_APP\_CTRL0\_INT 的屏蔽中断状态。 (RO)

**UHCI\_APP\_CTRL1\_INT\_ST** UHCl\_APP\_CTRL1\_INT 的屏蔽中断状态。 (RO)

## Register 27.97. UHCI\_INT\_ENA\_REG (0x000C)

										UHCI_APP_CTRL1_INT_ENA	UHCI_APP_CTRLO_INT_ENA	UHCI_OUTLINK_EOF_ERR_INT_ENA	UHCI_SEND_A_REG_Q_INT_ENA	UHCI_SEND_S_REG_Q_INT_ENA	UHCI_RX_HUNG_INT_ENA	UHCI_TX_HUNG_INT_ENA	UHCI_RX_START_INT_ENA	UHCI_TX_START_INT_ENA
31	9	8	7	6	5	4	3	2	1	0								
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset	

UHCI\_RX\_START\_INT\_ENA 写 1 使能 UHCI\_RX\_START\_INT。 (R/W)

UHCI\_TX\_START\_INT\_ENA 写 1 使能 UHCI\_TX\_START\_INT。 (R/W)

UHCI\_RX\_HUNG\_INT\_ENA 写 1 使能 UHCI\_RX\_HUNG\_INT。 (R/W)

UHCI\_TX\_HUNG\_INT\_ENA 写 1 使能 UHCI\_TX\_HUNG\_INT。 (R/W)

UHCI\_SEND\_S\_REG\_Q\_INT\_ENA 写 1 使能 UHCI\_SEND\_S\_REG\_Q\_INT。 (R/W)

UHCI\_SEND\_A\_REG\_Q\_INT\_ENA 写 1 使能 UHCI\_SEND\_A\_REG\_Q\_INT。 (R/W)

UHCI\_OUTLINK\_EOF\_ERR\_INT\_ENA 写 1 使能 UHCI\_OUTLINK\_EOF\_ERR\_INT。 (R/W)

UHCI\_APP\_CTRLO\_INT\_ENA 写 1 使能 UHCI\_APP\_CTRLO\_INT。 (R/W)

UHCI\_APP\_CTRL1\_INT\_ENA 写 1 使能 UHCI\_APP\_CTRL1\_INT。 (R/W)

## Register 27.98. UHCI\_INT\_CLR\_REG (0x0010)

										UHCI_APP_CTRL1_INT_CLR	UHCI_APP_CTRLO_INT_CLR	UHCI_OUTLINK_EOF_ERR_INT_CLR	UHCI_SEND_A_REG_Q_INT_CLR	UHCI_SEND_S_REG_Q_INT_CLR	UHCI_TX_HUNG_INT_CLR	UHCI_RX_HUNG_INT_CLR	UHCI_RX_START_INT_CLR	UHCI_RX_START_INT_CLR
31	9	8	7	6	5	4	3	2	1	0								
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset	

UHCI\_RX\_START\_INT\_CLR 写 1 清除 UHCI\_RX\_START\_INT。 (WT)

UHCI\_TX\_START\_INT\_CLR 写 1 清除 UHCI\_TX\_START\_INT。 (WT)

UHCI\_RX\_HUNG\_INT\_CLR 写 1 清除 UHCI\_RX\_HUNG\_INT。 (WT)

UHCI\_TX\_HUNG\_INT\_CLR 写 1 清除 UHCI\_TX\_HUNG\_INT。 (WT)

UHCI\_SEND\_S\_REG\_Q\_INT\_CLR 写 1 清除 UHCI\_SEND\_S\_REG\_Q\_INT。 (WT)

UHCI\_SEND\_A\_REG\_Q\_INT\_CLR 写 1 清除 UHCI\_SEND\_A\_REG\_Q\_INT。 (WT)

UHCI\_OUTLINK\_EOF\_ERR\_INT\_CLR 写 1 清除 UHCI\_OUTLINK\_EOF\_ERR\_INT。 (WT)

UHCI\_APP\_CTRLO\_INT\_CLR 写 1 清除 UHCI\_APP\_CTRLO\_INT。 (WT)

UHCI\_APP\_CTRL1\_INT\_CLR 写 1 清除 UHCI\_APP\_CTRL1\_INT。 (WT)

## Register 27.99. UHCI\_STATE0\_REG (0x0018)

**UHCI\_RX\_ERR\_CAUSE** 表示 DMA 接收数据错误的原因。

- 0: 无效, 没有作用
  - 1: HCl 包校验和错误
  - 2: HCl 包序列号错误
  - 3: HCl 包 CRC 位错误
  - 4: 找到 OxCO 但接收的 HCl 包不完整
  - 5: 未找到 OxCO 但接收的 HCl 包完整
  - 6: CRC 检测错误
  - 7: 无效, 没有作用

**UHCI\_DECODE\_STATE** 表示 UHCI 解码器状态。 (RO)

## Register 27.100. UHCI\_STATE1\_REG (0x001C)

**UHCI\_ENCODE\_STATE** 表示 UHCI 编码器状态。 (RO)

## Register 27.101. UHCI\_RX\_HEAD\_REG (0x002C)

UHCI_RX_HEAD	31	0
	0x000000	Reset

**UHCI\_RX\_HEAD** 表示当前接收数据包的报头。(RO)

## Register 27.102. UHCI\_DATE\_REG (0x0080)

UHCI_DATE	
31	0
0x20007170	Reset

**UHCI\_DATE** 版本控制寄存器。 (R/W)

# 第 28 章

## SPI 控制器 (SPI)

### 28.1 概述

串行外设接口 (SPI) 是一种同步串行接口，可用于与外围设备进行通信。ESP32-C6 芯片集成了三个 SPI 控制器：

- SPI0
- SPI1
- 通用 SPI2，即 GP-SPI2

SPI0 和 SPI1 控制器 (MSPI) 主要供内部使用以访问外部 flash 及 PSRAM。因此，本章节将主要介绍 GP-SPI2 控制器。

### 28.2 术语

为了更好地说明 GP-SPI2 的功能，本章使用了以下术语。

<b>主机模式</b>	GP-SPI2 用作 SPI 主机，发起 SPI 传输事务。
<b>从机模式</b>	GP-SPI2 用作 SPI 从机，当其 CS 被拉低时，与 SPI 主机进行数据传输。
<b>MISO</b>	主机输入，从机输出。数据从从机发送至主机。
<b>MOSI</b>	主机输出，从机输入。数据从主机发送至从机。
<b>传输事务</b>	一次完整的传输事务：主机拉低从机的 CS 线，开始传输数据，然后再拉高从机的 CS 线。传输事务为原子操作，即不可打断。
<b>SPI 传输</b>	SPI 主机与从机完成数据交换的一次完整过程。一次 SPI 传输可以包含一个或多个 SPI 传输事务。
<b>单次传输</b>	在这种传输模式下，仅包含一次传输事务。
<b>CPU 控制的传输</b>	由 CPU 控制， <a href="#">SPI_WO_REG ~ SPI_W15_REG</a> 与 SPI 设备之间的数据传输。
<b>DMA 控制的传输</b>	由 DMA 引擎控制，DMA 与 SPI 设备之间的数据传输。
<b>分段配置传输</b>	主机模式下，DMA 控制的数据传输。此类传输包含多个传输事务（分段），每个传输事务均可独立配置。
<b>从机连续传输</b>	从机模式下，DMA 控制的数据传输。此类传输包含多个传输事务（分段）。
<b>全双工</b>	主机与从机之间的发送线和接收线各自独立，发送数据和接收数据同时进行。
<b>半双工</b>	主机和从机只能有一方先发送数据，另一方接收数据。发送数据和接收数据不能同时进行。

<b>四线全双工</b>	四线包括：时钟线、片选线和两条数据线。其中，可使用两条数据线同时发送和接收数据。
<b>四线半双工</b>	四线包括：时钟线、片选线和两条数据线。其中，分时使用两条数据线，不可同时使用。
<b>三线半双工</b>	三线包括：时钟线、片选线和一条数据线。使用数据线分时发送和接收数据。
<b>1-bit SPI</b>	一个时钟周期传输一位数据。
<b>(2-bit) Dual SPI</b>	一个时钟周期传输两个数据位。
<b>Dual Output Read</b>	Dual SPI 的一种数据模式，一个时钟周期可传输一位命令、或一位地址、或两位数据。
<b>Dual I/O Read</b>	Dual SPI 的另外一种数据模式，一个时钟周期可传输一位命令、或两位地址、或两位数据。
<b>(4-bit) Quad SPI</b>	一个时钟周期传输四个数据位。
<b>Quad Output Read</b>	Quad SPI 的一种数据模式，一个时钟周期可传输一位命令、或一位地址、或四位数据。
<b>Quad I/O Read</b>	Quad SPI 的另一种数据模式，一个时钟周期可传输一位命令、或四位地址、或四位数据。
<b>QPI</b>	一个时钟周期可传输四位命令、或四位地址、或四位数据。
<b>FSPI</b>	Fast SPI, GP-SPI2 输入输出信号的前缀。FSPI 总线信号可通过 GPIO 交换矩阵或 IO MUX 与 GPIO 管脚相连。

## 28.3 特性

GP-SPI2 具有以下特性：

- 用作主机或用作从机
- 支持半双工通信和全双工通信
- 支持 CPU 控制的传输类型以及 DMA 控制的传输类型
- 支持多种数据模式：
  - 1-bit SPI 模式
  - 2-bit Dual SPI 模式
  - 4-bit Quad SPI 模式
  - QPI 模式
- 时钟频率可配置：
  - 用作主机时：时钟频率可达 80 MHz
  - 用作从机时：时钟频率可达 40 MHz
- 数据长度可配置：
  - 在主机和从机 CPU 控制的传输下：数据长度为 1 ~ 64 B
  - 在主机 DMA 控制的单次传输下：数据长度为 1 ~ 32 KB
  - 在主机 DMA 控制的分段配置传输下：数据长度字节数无限制
  - 在从机 DMA 控制的单次或连续传输下：数据长度字节数无限制

- 读写数据的比特位顺序可配置
- 为 CPU 控制的传输和 DMA 控制的传输分别提供独立中断
- 时钟极性和相位可配置
- 四种 SPI 时钟模式：模式 0 ~ 模式 3
- 用作主机时，提供六条 CS 线：CS0 ~ CS5
- 支持访问 SPI 接口的传感器、显示屏控制器、flash 或 RAM 芯片

## 28.4 架构概览




图 28.4-1. SPI 模块概览

图 28.4-1 所示为 SPI 模块的概览。GP-SPI2 通过以下方式与 SPI 设备进行数据交换：

- 在 CPU 控制的传输类型下：CPU  $\leftrightarrow$  GP-SPI2  $\leftrightarrow$  SPI 设备
- 在 DMA 控制的传输类型下：GDMA  $\leftrightarrow$  GP-SPI2  $\leftrightarrow$  SPI 设备

GP-SPI2 输入输出信号的前缀为“FSPI”。FSPI 总线信号可通过 GPIO 交换矩阵或 IO MUX 与 GPIO 管脚相连。更多信息，见章节 7 IO MUX 和 GPIO 交换矩阵 (GPIO, IO MUX)。

## 28.5 功能描述

### 28.5.1 数据模式

GP-SPI2 可配置成主机或从机模式，采用表 28.5-1 所示的数据模式与其他 SPI 设备进行通信。

表 28.5-1. GP-SPI2 支持的数据模式

数据模式		命令阶段	地址阶段	数据阶段
1-bit SPI		1-bit	1-bit	1-bit
Dual SPI	Dual Output Read	1-bit	1-bit	2-bit
	Dual I/O Read	1-bit	2-bit	2-bit
Quad SPI	Quad Output Read	1-bit	1-bit	4-bit
	Quad I/O Read	1-bit	4-bit	4-bit
QPI		4-bit	4-bit	4-bit

---

GP-SPI2 用作主机时，有效的阶段请参考第 28.5.8 小节；GP-SPI2 用作从机模式时，有效的阶段请参考第 28.5.9 小节。

## 28.5.2 FSPI 总线信号描述

FSPI 总线信号的功能描述如表 28.5-2。各种 SPI 模式下使用到的信号见表 28.5-3。

表 28.5-2. FSPI 总线信号功能描述

FSPI 总线信号	功能
FSPID	MOSI/SIO0 <sup>a</sup> ：串行输入输出数据，比特 0
FSPIQ	MISO/SIO1：串行输入输出数据，比特 1
FSPIWP	SIO2：串行输入输出数据，比特 2
FSPIHD	SIO3：串行输入输出数据，比特 3
FSPICLK	用作主机或从机时，输入输出时钟
FSPICSO	用作主机或从机时，输入输出片选信号
FSPICS1 ~ 5	用作主机时，输出片选信号

<sup>a</sup> SIO0: 全称为 serial data input and output, bit0

表 28.5-3. 各种 SPI 模式下使用到的信号

FSPI 总线信号	用作主机						用作从机					
	1-bit SPI			2-bit Dual SPI	4-bit Quad SPI	QPI	1-bit SPI			2-bit Dual SPI	4-bit Quad SPI	QPI
	FD <sup>1</sup>	3-line HD <sup>2</sup>	4-line HD				FD	3-line HD	4-line HD			
FSPICLK	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
FSPICSO	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
FSPICS1	Y	Y	Y	Y	Y	Y						
FSPICS2	Y	Y	Y	Y	Y	Y						
FSPICS3	Y	Y	Y	Y	Y	Y						
FSPICS4	Y	Y	Y	Y	Y	Y						
FSPICS5	Y	Y	Y	Y	Y	Y						
FSPID	Y	Y	(Y) <sup>3</sup>	Y <sup>4</sup>	Y <sup>5</sup>	Y	Y	Y	(Y) <sup>6</sup>	Y <sup>7</sup>	Y <sup>8</sup>	Y
FSPIQ	Y		(Y) <sup>3</sup>	Y <sup>4</sup>	Y <sup>5</sup>	Y	Y		(Y) <sup>6</sup>	Y <sup>7</sup>	Y <sup>8</sup>	Y
FSPIWP					Y <sup>5</sup>	Y					Y <sup>8</sup>	Y
FSPIHD					Y <sup>5</sup>	Y					Y <sup>8</sup>	Y

<sup>1</sup> FD: 全双工<sup>2</sup> HD: 半双工<sup>3</sup> 一次只使用两个信号中的一个<sup>4</sup> 两个信号并行使用<sup>5</sup> 四个信号并行使用<sup>6</sup> 一次只使用两个信号中的一个<sup>7</sup> 两个信号并行使用<sup>8</sup> 四个信号并行使用

### 28.5.3 数据位读/写顺序控制

用作主机时：

- GP-SPI2 主机发送的命令、地址和数据的位顺序由 `SPI_WR_BIT_ORDER` 控制；
- 接收数据的位顺序由 `SPI_RD_BIT_ORDER` 控制。

用作从机时：

- GP-SPI2 从机发送数据的位顺序由 `SPI_WR_BIT_ORDER` 控制；
- 从机接收的命令、地址和数据的位顺序由 `SPI_RD_BIT_ORDER` 控制。

表 28.5-4 所示为 `SPI_RD/WR_BIT_ORDER` 的功能。

表 28.5-4. GP-SPI2 用作主机和从机时的数据位控制

位模式	FSPI 总线信号	SPI_RD/WR_BIT_ORDER = 0 (MSB)	SPI_RD/WR_BIT_ORDER = 2 (MSB)	SPI_RD/WR_BIT_ORDER = 1 (LSB)	SPI_RD/WR_BIT_ORDER = 3 (LSB)
1-bit 模式	FSPID or FSPIQ	B7→B6→B5→B4→B3→B2→B1→B0	B7→B6→B5→B4→B3→B2→B1→B0	B0→B1→B2→B3→B4→B5→B6→B7	B0→B1→B2→B3→B4→B5→B6→B7
2-bit 模式	FSPIQ	B7→B5→B3→B1	B6→B4→B2→B0	B1→B3→B5→B7	B0→B2→B4→B6
	FSPID	B6→B4→B2→B0	B7→B5→B3→B1	B0→B2→B4→B6	B1→B3→B5→B7
4-bit 模式	FSPIHD	B7→B3	B4→B0	B3→B7	B0→B4
	FSPIWP	B6→B2	B5→B1	B2→B6	B1→B5
	FSPIQ	B5→B1	B6→B2	B1→B5	B2→B6
	FSPID	B4→B0	B7→B3	B0→B4	B3→B7

## 28.5.4 传输类型

GP-SPI2 用作主机或从机时所支持的传输类型见下表。

表 28.5-5. GP-SPI2 用作主机或从机时所支持的传输类型

模式		CPU 控制的单次传输	DMA 控制的单次传输	DMA 控制的分段配置传输	DMA 控制的从机连续传输
主机	全双工	Y	Y	Y	-
	半双工	Y	Y	Y	-
从机	全双工	Y	Y	-	Y
	半双工	Y	Y	-	Y

以下章节将详细介绍上表中所列的各种传输类型。

## 28.5.5 CPU 控制的数据传输

GP-SPI2 提供了 16 个 32-bit 的数据 buffer，即 `SPI_W0_REG ~ SPI_W15_REG`，见图 28.5-1。CPU 控制的传输表示在该次传输中发送的数据来自数据 buffer 或接收的数据存入数据 buffer。在这种传输类型下，每次传输事务均需要先配置相关寄存器，然后由 CPU 来触发。因此，CPU 控制的传输只能是单次传输，即仅包含一次传输事务。CPU 控制的传输支持全双工通信和半双工通信。




图 28.5-1. CPU 控制的传输中使用的数据 Buffer

### 28.5.5.1 CPU 控制的主机传输

GP-SPI2 用作主机时，无论全双工通信还是半双工通信，CPU 控制的数据传输均通过 `SPI_W0_REG ~ SPI_W15_REG` 完成。此外，用户可选择“高位模式”仅使用其中部分寄存器，具体见下方列表描述。

- TX 数据：

- 未使能“高位模式” (`SPI_USR_MOSI_HIGHTPART` 置 0)：此时，TX 数据取自 `SPI_W0_REG ~ SPI_W15_REG`，且每传输一个字节，取 TX 数据的地址即递增 1。如果数据长度大于 64 字节，`SPI_W0_REG ~ SPI_W15_REG` 中的数据会被多次发送。

以 256 个字节为一个周期：

\* 字节 0 ~ 字节 63 依次发送 `SPI_W0_REG ~ SPI_W15_REG` 的数据。

\* 字节 64 ~ 字节 255 重复发送 `SPI_W15_REG[31:24]` 中的数据。

- \* 字节 256 ~ 字节 319 (另一组数据的前 64 个字节) 重新依次发送 SPI\_WO\_REG ~ SPI\_W15\_REG 的数据。以此类推。

**例如：**发送 258 个字节 (字节 0 ~ 字节 257)，则：

- \* 字节 0 ~ 字节 63 依次发送 SPI\_WO\_REG ~ SPI\_W15\_REG 的数据。
- \* 字节 64 ~ 字节 255 重复发送 SPI\_W15\_REG[31:24] 中的数据。
- \* 字节 256 ~ 字节 257 重新依次发送地址 0 (SPI\_WO\_REG[7:0]) 和地址 1 (SPI\_WO\_REG[15:8]) 的数据：
  - 字节 256 取数据的地址为 256 对 64 取模的结果 ( $256 \% 64 = 0$ )，即地址 0 (SPI\_WO\_REG[7:0])。
  - 字节 257 取数据的地址为 257 对 64 取模的结果 ( $257 \% 64 = 1$ )，即地址 1 (SPI\_WO\_REG[15:8])。
- 使能“高位模式”(SPI\_USR\_MOSI\_HIGHTPART 置 1)：此时，TX 数据取自 SPI\_W8\_REG ~ SPI\_W15\_REG，且每传输一个字节，取 TX 数据的地址即递增 1。**如果数据长度大于 32 字节，则 SPI\_W8\_REG ~ SPI\_W15\_REG 中的数据会被多次发送。**

以 256 个字节为一个周期：

- \* 字节 0 ~ 字节 31 依次发送 SPI\_W8\_REG ~ SPI\_W15\_REG 中的数据。
- \* 字节 32 ~ 字节 255 重复发送 SPI\_W15\_REG[31:24] 中的数据。
- \* 字节 256 ~ 字节 287 (另一组数据的前 32 个字节) 重新依次发送 SPI\_W8\_REG ~ SPI\_W15\_REG 中的数据。以此类推。

**例如：**发送 258 个字节 (字节 0 ~ 字节 257)，则：

- \* 字节 0 ~ 字节 31 依次发送 SPI\_W8\_REG ~ SPI\_W15\_REG 的数据。
- \* 字节 32 ~ 字节 255 重复发送 SPI\_W15\_REG[31:24] 中的数据。
- \* 字节 256 ~ 字节 257 重新依次发送地址 0 (SPI\_W8\_REG[7:0]) 和地址 1 (SPI\_W8\_REG[15:8]) 的数据：
  - 字节 256 取数据的地址为 256 对 32 取模的结果 ( $256 \% 32 = 0$ )，即地址 0 (SPI\_W8\_REG[7:0])。
  - 字节 257 取数据的地址为 257 对 32 取模的结果 ( $257 \% 32 = 1$ )，即地址 1 (SPI\_W8\_REG[15:8])。

#### • RX 数据：

- 未使能“高位模式”(SPI\_USR\_MISO\_HIGHTPART 置 0)：此时，RX 数据存入 SPI\_WO\_REG ~ SPI\_W15\_REG，且每传输一个字节，存 RX 数据的地址即递增 1。**如果数据长度大于 64 字节，则 SPI\_WO\_REG ~ SPI\_W15\_REG 中的数据会被覆盖。**

以 256 个字节为一个周期：

- \* 字节 0 ~ 字节 63 依次存入 SPI\_WO\_REG ~ SPI\_W15\_REG。
- \* 字节 64 ~ 字节 255 重复存入 SPI\_W15\_REG[31:24]。
- \* 字节 256 ~ 字节 319 (另一组数据的前 64 个字节) 重新依次存入 SPI\_WO\_REG ~ SPI\_W15\_REG。以此类推。

**例如:** 接收 258 个字节 (字节 0 ~ 字节 257), 则:

- \* 字节 0 ~ 字节 63 依次存入 `SPI_W0_REG` ~ `SPI_W15_REG`。
- \* 字节 64 ~ 字节 255 重复存入 `SPI_W15_REG[31:24]`。
- \* 字节 256 ~ 字节 257 依次存入地址 0 (`SPI_W0_REG[7:0]`) 和地址 1 (`SPI_W0_REG[15:8]`):
  - 字节 256 存数据的地址为 256 对 64 取模的结果 ( $256 \% 64 = 0$ ), 即地址 0 (`SPI_W0_REG[7:0]`)。
  - 字节 257 存数据的地址为 257 对 64 取模的结果 ( $257 \% 64 = 1$ ), 即地址 1 (`SPI_W0_REG[15:8]`)。
- 使能“高位模式” (`SPI_USR_MISO_HIGHTPART` 置 1): 此时, RX 数据存入 `SPI_W8_REG` ~ `SPI_W15_REG`, 且每传输一个字节, 存 RX 数据的地址即递增 1。如果数据长度大于 32 字节, 则 `SPI_W8_REG` ~ `SPI_W15_REG` 中的数据会被覆盖。

以 256 个字节为一个周期:

- \* 字节 0 ~ 字节 31 依次存入 `SPI_W8_REG` ~ `SPI_W15_REG`。
- \* 字节 32 ~ 字节 255 重复存入 `SPI_W15_REG[31:24]`。
- \* 字节 256 ~ 字节 287 (另一组数据的前 32 个字节) 依次存入 `SPI_W8_REG` ~ `SPI_W15_REG`。以此类推。

**例如:** 接收 258 个字节 (字节 0 ~ 字节 257), 则:

- \* 字节 0 ~ 字节 31 依次存入 `SPI_W8_REG` ~ `SPI_W15_REG`。
- \* 字节 32 ~ 字节 255 重复存入 `SPI_W15_REG[31:24]`。
- \* 字节 256 ~ 字节 257 依次存入地址 0 (`SPI_W8_REG[7:0]`) 和地址 1 (`SPI_W8_REG[15:8]`):
  - 字节 256 存数据的地址为 256 对 32 取模的结果 ( $256 \% 32 = 0$ ), 即地址 0 (`SPI_W8_REG[7:0]`)。
  - 字节 257 存数据的地址为 257 对 32 取模的结果 ( $257 \% 32 = 1$ ), 即地址 1 (`SPI_W8_REG[15:8]`)。

#### 说明:

- 上述的 TX/RX 数据均按字节寻址。
  - 如果未使能“高位模式”, 地址 0 表示 `SPI_W0_REG[7:0]`, 地址 1 表示 `SPI_W0_REG[15:8]`, 以此类推。
  - 如果使能了“高位模式”, 地址 0 表示 `SPI_W8_REG[7:0]`, 地址 1 表示 `SPI_W8_REG[15:8]`, 以此类推。
- 最大地址为 `SPI_W15_REG[31:24]`。
- 为避免 TX/RX 数据传输错误, 如 TX 数据重复发送或 RX 数据被覆盖等问题, 请确保寄存器配置正确。

### 28.5.5.2 CPU 控制的从机传输

GP-SPI2 用作从机时, 无论全双工通信或半双工通信, CPU 控制的数据传输均通过 `SPI_W0_REG` ~ `SPI_W15_REG` 完成, 均采用按字节寻址。

- 全双工通信方式下: `SPI_W0_REG` ~ `SPI_W15_REG` 地址从 0 开始, 且每传输一个字节, 地址即递增 1。如果数据地址大于 63, 则 `SPI_W0_REG` ~ `SPI_W15_REG` 中的数据会被覆盖。覆盖规律同主机模式下的非“高位模式”。

- 半双工通信方式下：通信格式中的 ADDR 值即为 RX 数据或 TX 数据的起始地址，对应 SPI\_W0\_REG ~ SPI\_W15\_REG。每传输一个字节，则 RX 或 TX 地址即递增 1。如果地址大于 63（即大于最高地址：SPI\_W15\_REG[31:24]），SPI\_W8\_REG ~ SPI\_W15\_REG 中的数据会被覆盖。覆盖规律同主机模式下的“高位模式”。

用户可根据具体应用，将 SPI\_W0\_REG ~ SPI\_W15\_REG：

- 全部用作数据 buffer
- 部分用作数据 buffer，部分用作状态 buffer
- 全部用作状态 buffer

## 28.5.6 DMA 控制的数据传输

在 DMA 控制的传输中，GDMA RX 模块接收数据，GDMA TX 模块发送数据。GP-SPI2 用作主机和从机时均支持这种传输类型。

DMA 控制的传输可以是：

- 一次单次传输，仅包含一次传输事务。GP-SPI2 用作主机和从机时均支持这种单次传输。
- 分段配置传输，包含多个传输事务（即多个分段）。仅有 GP-SPI2 用作主机时支持这种分段配置传输。更多信息，见章节 28.5.8.5。
- 从机连续传输，包含多次传输事务。仅在 GP-SPI2 用作从机时支持这种从机连续传输。更多信息，见章节 28.5.9.3。

DMA 控制的传输只需由 CPU 触发一次即可完成多次传输事务。此类传输一旦被触发，GDMA 引擎从 DMA 链接的内存中发送数据，或将收到的数据存入 DMA 链接的内存中，无需 CPU 的干预。

DMA 控制的传输支持全双工通信、半双工通信以及章节 28.5.8 和章节 28.5.9 所描述的功能。同时，GDMA RX 模块与 GDMA TX 模块互不影响，即支持四种全双工通信：

- 在 DMA 控制模式下接收数据，并在 DMA 控制模式下发送数据；
- 在 DMA 控制模式下接收数据，但在 CPU 控制模式下发送数据；
- 在 CPU 控制模式下接收数据，但在 DMA 控制模式下发送数据；
- 在 CPU 控制模式下接收数据，并在 CPU 控制模式下发送数据。

### 28.5.6.1 GDMA 配置

- 选择 GDMA 通道  $n$ ，并配置 GDMA TX/RX 描述符，见章节 4 通用 DMA 控制器 (GDMA)；
- 置位 GDMA\_INLINK\_START\_CH $n$ /GDMA\_OUTLINK\_START\_CH $n$  启动 GDMA RX/TX 引擎；
- 如果置位 GDMA\_OUTLINK\_RESTART\_CH $n$ ，则在所有 GDMA TX buffer 用完之前，或在 GDMA TX 引擎重置之前，新的 TX buffer 将会被添加到最后使用中的 TX buffer 结尾；
- GDMA RX buffer 的链接方式与 GDMA TX buffer 的链接方式相同，可通过置位 GDMA\_INLINK\_START\_CH $n$ /GDMA\_INLINK\_RESTART\_CH $n$  来实现；
- TX 数据长度和 RX 数据长度分别由 GDMA TX buffer 和 RX buffer 决定，长度范围为：0 ~ 32 KB；

- 启动 GDMA 前，先初始化 GDMA 接收链表 (inlink) 和发送链表 (outlink)。请置位寄存器 SPI\_DMA\_CONF\_REG 中的 SPI\_DMA\_RX\_ENA 和 SPI\_DMA\_TX\_ENA 位，否则读/写数据将存至或取自寄存器 SPI\_WO\_REG ~ SPI\_W15\_REG。

GP-SPI2 用作主机时，如果置位了 GDMA\_IN\_SUC\_EOF\_CH $n$ \_INT\_ENA，则一次单次传输结束或一次分段配置传输结束，就会触发 GDMA\_IN\_SUC\_EOF\_CH $n$ \_INT 中断。

GP-SPI2 用作从机时，如果置位了 GDMA\_IN\_SUC\_EOF\_CH $n$ \_INT\_ENA，则下表中任一情况均可触发 GDMA\_IN\_SUC\_EOF\_CH $n$ \_INT 中断。

表 28.5-6. GP-SPI2 用作从机时数据传输的中断触发条件

传输类型	控制位 <sup>1</sup>	控制位 <sup>2</sup>	触发条件
从机单次传输	0	0	一次单次传输结束即触发该中断。
	1	0	一次单次传输结束，或接收的数据长度等于 SPI_MS_DATA_BITLEN + 1，即触发该中断。
从机连续传输	0	1	正确接收 CMD7 或 End_SEG_TRANS 命令即触发该中断。
	1	1	正确接收 CMD7 或 End_SEG_TRANS 命令、或接收的数据长度等于 SPI_MS_DATA_BITLEN + 1，即触发该中断。

<sup>1</sup> SPI\_RX\_EOF\_EN

<sup>2</sup> SPI\_DMA\_SLV\_SEG\_TRANS\_EN

### 28.5.6.2 GDMA TX/RX Buffer 长度控制

配置的 GDMA TX/RX buffer 长度最好应等于实际传输数据的长度。如果配置的 GDMA TX/RX buffer 长度不等于实际传输数据的长度：

- 如果配置的 GDMA TX buffer 长度小于实际传输的数据长度，则多出来的数据将与最后传输的 TX buffer 数据相同。同时触发 SPI\_OUTFIFO\_EMPTY\_ERR\_INT 和 GDMA\_OUT\_EOF\_CH $n$ \_INT 中断。
- 如果配置的 GDMA TX buffer 长度大于实际传输的数据长度，则 TX buffer 中的数据未被完全使用，即使稍后链接了新的 TX buffer，上个 TX buffer 中剩余的数据也将参与后续传输。请特别注意这一点，或保存未使用的数据并重置 DMA。
- 如果配置的 GDMA RX buffer 长度小于实际传输的数据长度，则多出来的数据将会丢失。同时触发 SPI\_INFIFO\_FULL\_ERR\_INT 和 SPI\_TRANS\_DONE\_INT 中断。但不会触发 GDMA\_IN\_SUC\_EOF\_CH $n$ \_INT 中断。
- 如果配置的 GDMA RX buffer 长度大于实际传输的数据长度，则 RX buffer 未被使用的部分被丢弃，下次传输直接使用后面链接的 RX buffer。

### 28.5.7 GP-SPI2 用作主机和从机时的数据流控制

GP-SPI2 用作主机和从机时均支持 CPU 控制的数据传输和 DMA 控制的数据传输。CPU 控制的数据传输发生在 SPI\_WO\_REG ~ SPI\_W15\_REG 和外围 SPI 设备之间。DMA 控制的数据传输发生在配置好的 GDMA TX/RX buffer 和外围 SPI 设备之间。用户可在传输开始之前，配置 SPI\_DMA\_RX\_ENA 和 SPI\_DMA\_TX\_ENA 来选择需要的传输类型。

### 28.5.7.1 GP-SPI2 功能块图




图 28.5-2. GP-SPI2 功能块图

图 28.5-2 所示为 GP-SPI2 主要的功能模块，包括：

- **Master FSM:** GP-SPI2 的主机状态机。GP-SPI2 用作主机时支持的所有功能，均由该状态机与寄存器共同控制。
- SPI Buffer: **SPI\_W0\_REG ~ SPI\_W15\_REG**，见图 28.5-1。CPU 控制的传输，数据在 SPI buffer 中准备。
- 时序模块 (Timing Module): 捕获 FSPI 总线上的数据。
- **spi\_mst/slvr\_din\_ctrl** 和 **spi\_mst/slvr\_dout\_ctrl**: 用于将 TX/RX 数据转换成字节。
- **spi\_rx\_afifo**: 暂存接收到的数据。
- **buf\_tx\_afifo**: 暂存待发送的数据。
- **dma\_tx\_afifo**: 暂存来自 GDMA 的数据。
- **clk\_spi\_mst**: GP-SPI2 模块时钟，由 PLL\_CLK 分频所得。在 GP-SPI2 用作主机时用于生成数据传输以及从机所需的 SPI\_CLK 信号。
- **SPI\_CLK 生成器 (SPI\_CLK Generator)**: 对 clk\_spi\_mst 进行分频生成 SPI\_CLK 信号。分频系数由 **SPI\_CLKCNT\_N** 和 **SPI\_CLKDIV\_PRE** 共同决定，见章节 28.7。
- **SPI\_CLK\_out Mode Control**: 发送数据传输以及从机所需的 SPI\_CLK 信号。
- **SPI\_CLK\_in Mode Control**: 当 GP-SPI2 用作从机时，用于捕获 SPI 主机发出的 SPI\_CLK 信号。

### 28.5.7.2 GP-SPI2 用作主机时的数据流控制




图 28.5-3. GP-SPI2 用作主机时的数据流控制

图 28.5-3 所示为 GP-SPI2 用作主机时的数据流。其控制逻辑如下：

- RX 数据：时序模块捕获 FSPI 总线上的数据，然后 *spi\_mst\_din\_ctrl* 模块将比特数据转化为字节数据，暂存于 *spi\_rx\_afifo* 中，此后根据控制方式转存至不同的接收位置：
  - CPU 控制：转存至 SPI\_W0\_REG ~ SPI\_W15\_REG
  - DMA 控制：转存至 GDMA RX buffer
- TX 数据：*buf\_tx\_afifo* 模块暂存待发送数据。根据控制方式不同，待发送数据来自不同的位置：
  - CPU 控制：TX 数据来自 SPI\_W0\_REG ~ SPI\_W15\_REG
  - DMA 控制：TX 数据来自 GDMA TX buffer

*buf\_tx\_afifo* 中的数据会由时序模块以 1/2/4-bit 的模式发送出去。具体数据模式由 GP-SPI2 状态机控制。时序模块可用于时序补偿。更多信息，见章节 28.8。

### 28.5.7.3 GP-SPI2 用作从机时的数据流控制




图 28.5-4. GP-SPI2 用作从机时的数据流控制

图 28.5-4 所示为 GP-SPI2 用作从机时的数据流控制。其控制逻辑如下：

- 在 CPU/DMA 控制的全双工/半双工传输下，当外部 SPI 主机发起 SPI 传输后，FSPI 总线上的数据将被捕获，然后由 `spi_slv_din_ctrl` 模块转换为字节，暂存于 `spi_rx_afifo` 中。
  - 在 CPU 控制的全双工传输中，暂存于 `spi_rx_afifo` 中的 RX 数据之后会被相继转存到 `SPI_W0_REG ~ SPI_W15_REG`。
  - 在半双工 `Wr_BUF` 传输中，收到地址值 (`SLV_ADDR[7:0]`) 后，`spi_rx_afifo` 中暂存的 RX 数据将转存至寄存器 `SPI_W0_REG ~ SPI_W15_REG` 的相应地址中。
  - 在 DMA 控制的全双工传输中，或在半双工 `Wr_DMA` 传输中，`spi_rx_afifo` 中暂存的 RX 数据将转存至配置好的 GDMA RX buffer 中。
- 在 CPU 控制的全双工/半双工传输中，待发送的数据暂存在 `buf_tx_afifo` 中；而在 DMA 控制的全双工/半双工传输中，待发送的数据暂存在 `dma_tx_afifo` 中。因此，在一次从机连续传输中，CPU 控制的 `Rd_BUF` 传输事务和 DMA 控制的 `Rd_DMA` 传输事务可同时发生。
  - 在 CPU 控制的全双工传输中，如果置位了 `SPI_SLAVE_MODE` 和 `SPI_DOUTDIN`，同时清零了 `SPI_DMA_TX_ENA`，则 `SPI_W0_REG ~ SPI_W15_REG` 中的数据将被转存至 `buf_tx_afifo` 中。
  - 在 CPU 控制的半双工传输中，如果置位了 `SPI_SLAVE_MODE`，清零了 `SPI_DOUTDIN`，且收到指令 `Rd_BUF` 和地址 `SLV_ADDR[7:0]`，则 `SPI_W0_REG ~ SPI_W15_REG` 相应地址中的数据将被转存至 `buf_tx_afifo` 中。
  - 在 DMA 控制的全双工传输中，如果置位了 `SPI_SLAVE_MODE`、`SPI_DOUTDIN` 和 `SPI_DMA_TX_ENA`，则 GDMA TX buffer 中的数据将被转存至 `dma_tx_afifo` 中。
  - 在 DMA 控制的半双工传输中，如果置位了 `SPI_SLAVE_MODE`，清零了 `SPI_DOUTDIN`，且收到指令 `Rd_DMA`，则 GDMA TX buffer 中的数据将被转存至 `dma_tx_afifo` 中。

`buf_tx_afifo` 或 `dma_tx_afifo` 的数据将由 `spi_slv_dout_ctrl` 模块以 1/2/4-bit 的模式发送出去。

### 28.5.8 GP-SPI2 用作主机

清零 `SPI_SLAVE_REG` 中 `SPI_SLAVE_MODE` 位可将 GP-SPI2 配置成主机。此时，GP-SPI2 提供时钟信号 (GP-SPI2 模块时钟的分频时钟) 和六条 CS 线 (CS0 ~ CS5)。

**说明:**

- 数据以字节为单位进行传输，否则多余的位将丢失。此处多余的位表示总位长对 8 取模的结果。
- 如果需要传输非字节比特，推荐使用 CMD 阶段或 ADDR 阶段来实现。

#### 28.5.8.1 主机状态机

GP-SPI2 用作主机时，状态机在数据传输中控制其各个阶段，包括配置阶段 (CONF)、准备阶段 (PREP)、命令阶段 (CMD)、地址阶段 (ADDR)、空闲阶段 (DUMMY)、发送数据阶段 (DOUT) 和接收数据阶段 (DIN)。GP-SPI2 主要用于访问 1/2/4-bit SPI 设备，如 flash、外部 RAM 等。因此，GP-SPI2 各个阶段的命名规则应与 flash 以及外部 RAM 的时序名称保持一致。每个阶段的描述如下，GP-SPI2 状态机的工作流程见图 28.5-5。

1. 空闲阶段 (IDLE): GP-SPI2 未处于工作状态或正在用作从机。
2. 配置阶段 (CONF): 仅用于 DMA 控制的分段配置传输。置位 `SPI_USR` 和 `SPI_USR_CONF` 使能该阶段。如果未使能该阶段，则说明当前传输为单次传输。

3. 准备阶段 (PREP): 准备 SPI 传输事务，控制 SPI CS 建立时间。置位 SPI\_USR 和 SPI\_CS\_SETUP 使能该阶段。
4. 命令阶段 (CMD): 发送命令序列。置位 SPI\_USR 和 SPI\_USR\_COMMAND 使能该阶段。
5. 地址阶段 (ADDR): 发送地址序列。置位 SPI\_USR 和 SPI\_USR\_ADDR 使能该阶段。
6. 等待阶段 (DUMMY): 发送 DUMMY 序列。置位 SPI\_USR 和 SPI\_USR\_DUMMY 使能该阶段。
7. 传输数据阶段 (DATA): 传输数据。
  - DOUT: 发送数据。置位 SPI\_USR 和 SPI\_USR\_MOSI 使能该阶段。
  - DIN: 接收数据。置位 SPI\_USR 和 SPI\_USR\_MISO 使能该阶段。
8. 结束阶段 (DONE): 控制 SPI CS 保持时间。置位 SPI\_USR 使能该阶段。

**注意:**

主机状态机启动必须配置 SPI\_USR。SPI\_MST\_FD\_WAIT\_DMA\_TX\_DATA 可以控制 SPI\_USR 生效的时刻：

- 当 SPI\_MST\_FD\_WAIT\_DMA\_TX\_DATA 为 0 时，状态机相关状态在配置 SPI\_USR 和其他控制寄存器后立即生效；
- 当 SPI\_MST\_FD\_WAIT\_DMA\_TX\_DATA 为 1 时，如果状态机也配置了 DOUT 状态，则会等待 buf\_tx\_fifo 中至少有数据后，SPI\_USR 和其他控制寄存器才会生效，状态机开始启动。

ADDR condition is satisfied and  
SPI\_USR\_DUMMY=1




图 28.5-5. GP-SPI2 主机状态机

图标说明：

- ：表示相应的状态条件不满足，重复当前状态。
- ：表示相应的寄存器已配置，状态条件已满足，将进行下一个状态。
- ：表示相应的寄存器未配置，跳过下一个状态，或跳过后续多个状态。

上图中的各个状态条件描述如下：

- CONF condition:  $gpc[17:0] \geq SPI\_CONF\_BITLEN[17:0]$
- PREP condition:  $gpc[4:0] \geq SPI\_CS\_SETUP\_TIME[4:0]$
- CMD condition:  $gpc[3:0] \geq SPI\_USR\_COMMAND\_BITLEN[3:0]$
- ADDR condition:  $gpc[4:0] \geq SPI\_USR\_ADDR\_BITLEN[4:0]$
- DUMMY condition:  $gpc[7:0] \geq SPI\_USR\_DUMMY\_CYCLELEN[7:0]$
- DOUT condition:  $gpc[17:0] \geq SPI\_MS\_DATA\_BITLEN[17:0]$
- DIN condition:  $gpc[17:0] \geq SPI\_MS\_DATA\_BITLEN[17:0]$
- DONE condition:  $(gpc[4:0] \geq SPI\_CS\_HOLD\_TIME[4:0] \text{ || } SPI\_CS\_HOLD == 1'b0)$

状态机中用到了一个计数器 ( $gpc[17:0]$ ) 来控制每个状态的周期长度。CONF、PREP、CMD、ADDR、DUMMY、DOUT 和 DIN 各状态可单独使能或禁用，也可以单独配置其周期长度。

### 28.5.8.2 状态控制和位模式控制寄存器

#### 概述

表 28.5-7 列出了与 GP-SPI2 状态控制相关的寄存器配置。如需使能 GP-SPI2 的 QPI 模式，请置位寄存器 SPI\_USER\_REG 中 SPI\_QPI\_MODE 位。

表 28.5-7. 1/2/4-bit 模式下状态控制寄存器

状态	1-bit FSPI 控制寄存器	2-bit FSPI 控制寄存器	4-bit FSPI 控制寄存器
CMD	SPI_USR_COMMAND_VALUE SPI_USR_COMMAND_BITLEN SPI_USR_COMMAND	SPI_USR_COMMAND_VALUE SPI_USR_COMMAND_BITLEN SPI_FCMD_DUAL SPI_USR_COMMAND	SPI_USR_COMMAND_VALUE SPI_USR_COMMAND_BITLEN SPI_FCMD_QUAD SPI_USR_COMMAND
ADDR	SPI_USR_ADDR_VALUE SPI_USR_ADDR_BITLEN SPI_USR_ADDR	SPI_USR_ADDR_VALUE SPI_USR_ADDR_BITLEN SPI_USR_ADDR SPI_FADDR_DUAL	SPI_USR_ADDR_VALUE SPI_USR_ADDR_BITLEN SPI_USR_ADDR SPI_FADDR_QUAD
DUMMY	SPI_USR_DUMMY_CYCLELEN SPI_USR_DUMMY	SPI_USR_DUMMY_CYCLELEN SPI_USR_DUMMY	SPI_USR_DUMMY_CYCLELEN SPI_USR_DUMMY
DIN	SPI_USR_MISO SPI_MS_DATA_BITLEN	SPI_USR_MISO SPI_MS_DATA_BITLEN SPI_FREAD_DUAL	SPI_USR_MISO SPI_MS_DATA_BITLEN SPI_FREAD_QUAD
DOUT	SPI_USR_MOSI SPI_MS_DATA_BITLEN	SPI_USR_MOSI SPI_MS_DATA_BITLEN SPI_FWRITE_DUAL	SPI_USR_MOSI SPI_MS_DATA_BITLEN SPI_FWRITE_QUAD

如表 28.5-7 所示，如果希望在表格第一栏所示的状态中将 FSPI 总线设置为相应的位模式（见表头），则需要配置该行中每一单元格的寄存器。

## 配置

例如，当 GP-SPI2 读取数据时，且希望实现：

- CMD 为 1-bit 模式
- ADDR 为 2-bit 模式
- DUMMY 为 8 个时钟周期
- DIN 为 4-bit 模式

则具体的寄存器配置如下：

1. 配置 CMD 状态相关寄存器。
  - 配置 SPIUSR\_COMMAND\_VALUE 为需要的命令值；
  - 配置 SPIUSR\_COMMAND\_BITLEN。SPIUSR\_COMMAND\_BITLEN 为所需要的命令位长 - 1；
  - 置位 SPIUSR\_COMMAND；
  - 清除 SPIFCMD\_DUAL 和 SPIFCMD\_QUAD。
2. 配置 ADDR 状态相关寄存器。
  - 配置 SPIUSR\_ADDR\_VALUE 为需要的地址值；
  - 配置 SPIUSR\_ADDR\_BITLEN。SPIUSR\_COMMAND\_BITLEN 为所需要的地址位长 - 1；
  - 置位 SPIUSR\_ADDR 和 SPIFADDR\_DUAL；
  - 清除 SPIFADDR\_QUAD。
3. 配置 DUMMY 状态相关寄存器。
  - 在 SPIUSR\_DUMMY\_CYCLELEN 中配置 DUMMY 周期，其中 SPIUSR\_DUMMY\_CYCLELEN 的值等于 DUMMY 阶段所需要的时钟周期数 - 1；
  - 置位 SPIUSR\_DUMMY。
4. 配置 DIN 状态相关寄存器。
  - 在 SPI\_MS\_DATA\_BITLEN 中配置读数据的位长；SPI\_MS\_DATA\_BITLEN 的值等于所需要的位长 - 1；
  - 置位 SPI\_FREAD\_QUAD 和 SPIUSR\_MISO；
  - 清除 SPI\_FREAD\_DUAL；
  - 如果选择了 DMA 控制的传输类型，则需要配置 GDMA。如果选择了 CPU 控制的传输类型，则无需任何操作；
5. 清除 SPIUSR\_MOSI；
6. 置位 SPI\_DMA\_AFIFO\_RST、SPI\_BUF\_AFIFO\_RST 和 SPI\_RX\_AFIFO\_RST 复位 buffer。
7. 置位 SPIUSR 开始 GP-SPI2 传输。

写数据时 (DOUT)，需要配置 `SPIUSRCOMMANDBITLEN`，同时清除 `SPIUSRMISS`。输出数据的位长等于 `SPI_MS_DATA_BITLEN` 加 1。在 CPU 控制的传输类型下，需要在数据 buffer (`SPI_W0_REG ~ SPI_W15_REG`) 中准备数据；在 DMA 控制的数据传输下，需要在 GDMA TX buffer 中准备输出数据。字节顺序从 LSB (byte 0) 到 MSB 递增。

需特别注意 `SPIUSRCOMMANDVALUE` 中的命令值以及 `SPIUSRADDRVALUE` 中的地址值。

命令值的配置如下：

表 28.5-8. 命令值的发送顺序

<code>COMMAND_BITLEN</code> <sup>1</sup>	<code>COMMAND_VALUE</code> <sup>2</sup>	<code>BIT_ORDER</code> <sup>3</sup>	命令值的发送顺序
0 - 7	[7:0]	1	先发送 <code>COMMAND_VALUE[COMMAND_BITLEN:0]</code> 。
		0	先发送 <code>COMMAND_VALUE[7:7 - COMMAND_BITLEN]</code> 。
8 - 15	[15:0]	1	先发送 <code>COMMAND_VALUE[7:0]</code> ，再发送 <code>COMMAND_VALUE[COMMAND_BITLEN:8]</code> 。
		0	先发送 <code>COMMAND_VALUE[7:0]</code> ，再发送 <code>COMMAND_VALUE[15:15 - COMMAND_BITLEN]</code> 。

<sup>1</sup> `SPIUSRCOMMANDBITLEN`: 用于配置命令的位长。

<sup>2</sup> `SPIUSRCOMMANDVALUE`: 命令值写入的字段，见上表。

<sup>3</sup> `SPIWRBITORDER`: 0: 先发送 LSB; 1: 先发送 MSB。

地址值配置如下：

表 28.5-9. 地址值的发送顺序

<code>ADDR_BITLEN</code> <sup>1</sup>	<code>ADDR_VALUE</code> <sup>2</sup>	<code>BIT_ORDER</code> <sup>3</sup>	地址发送顺序
0 - 7	[31:24]	1	先发送 <code>ADDR_VALUE[ADDR_BITLEN + 24:24]</code> 。
		0	先发送 <code>ADDR_VALUE[31:31 - ADDR_BITLEN]</code> 。
8 - 15	[31:16]	1	先发送 <code>ADDR_VALUE[31:24]</code> ，再发送 <code>ADDR_VALUE[ADDR_BITLEN + 8:16]</code> 。
		0	先发送 <code>ADDR_VALUE[31:24]</code> ，再发送 <code>ADDR_VALUE[23:31 - ADDR_BITLEN]</code> 。
16 - 23	[31:8]	1	先发送 <code>ADDR_VALUE[31:16]</code> ，再发送 <code>ADDR_VALUE[ADDR_BITLEN - 8:8]</code> 。
		0	先发送 <code>ADDR_VALUE[31:16]</code> ，再发送 <code>ADDR_VALUE[15:31 - ADDR_BITLEN]</code> 。
24 - 31	[31:0]	1	先发送 <code>ADDR_VALUE[31:8]</code> ，再发送 <code>ADDR_VALUE[ADDR_BITLEN - 24:0]</code> 。
		0	先发送 <code>ADDR_VALUE[31:8]</code> ，再发送 <code>ADDR_VALUE[7:31 - ADDR_BITLEN]</code> 。

<sup>1</sup> `SPIUSRADDRBITLEN`: 用于配置地址值的位长。

<sup>2</sup> `SPIUSRADDRVALUE`: 地址值写入的字段，见上表。

<sup>3</sup> `SPIWRBITORDER`: 0: 先发送 LSB; 1: 先发送 MSB。

### 28.5.8.3 主机全双工通信（仅支持 1-bit 模式）

#### 概述

GP-SPI2 支持 SPI 全双工通信。在这种通信方式下，SPI 主机提供 CLK 和 CS 信号，然后与从机使用 1-bit 模式同时交换数据：MOSI (FSPID, 发送)，MISO (FSPIQ, 接收)。用户可通过置位寄存器 SPI\_USER\_REG 中 SPI\_DOUTDIN 位使能全双工通信。GP-SPI2 与从机使用全双工通信时的连接方式见图 28.5-6。




图 28.5-6. GP-SPI2 主机使用全双工模式与 SPI 从机通信框图

在全双工通信中，CMD、ADDR、DUMMY、DOUT 和 DIN 各个状态的具体行为可配置。通常，全双工通信跳过 CMD、ADDR 和 DUMMY 状态。传输数据的位长可在 SPI\_MS\_DATA\_BITLEN 中配置。通信中使用的实际位长等于 (SPI\_MS\_DATA\_BITLEN + 1)。

#### 配置

按照以下操作步骤，开始数据传输：

- 经 IO MUX 或 GPIO 交换矩阵配置 GP-SPI2 与外部 SPI 设备之间的 IO 通道；
- 配置 AHB 时钟、APB 时钟（即 AHB\_CLK、APB\_CLK，见章节 8 复位和时钟），并为 GP-SPI2 配置模块时钟 (clk\_spi\_mst)；
- 置位 SPI\_DOUTDIN 同时清除 SPI\_SLAVE\_MODE，使能主机全双工通信方式；
- 配置表 28.5-7 中所列的 GP-SPI2 寄存器；
- 配置 SPI CS 建立时间和保持时间，见章节 28.6；
- 设置 FSPICLK 的极性，见章节 28.7；
- 根据选定的传输类型准备数据：
  - 如果选择的传输类型为 CPU 控制的 MOSI 传输，则需要在 SPI\_WO\_REG ~ SPI\_W15\_REG 中准备数据。
  - 如果选择了 DMA 控制的传输类型，则需要：
    - \* 配置 SPI\_DMA\_RX\_ENA/SPI\_DMA\_TX\_ENA；
    - \* 配置 GDMA TX/RX 链表；
    - \* 启动 GDMA TX/RX 引擎，更多描述见章节 28.5.6 和章节 28.5.7。
- 配置中断，然后等待 SPI 从机做好传输准备；
- 置位 SPI\_DMA\_AFIFO\_RST、SPI\_BUF\_AFIFO\_RST 和 SPI\_RX\_AFIFO\_RST 复位 buffer；
- 置位寄存器 SPI\_CMD\_REG 中 SPI\_USR 位，开始数据传输，然后等待之前配置的中断。

### 28.5.8.4 主机半双工通信（支持 1/2/4-bit 模式）

#### 概述

在半双工通信下，GP-SPI2 发送 CLK 和 CS 信号。在同一时刻，SPI 主机或从机只能有一个可以发送数据，另一个接收数据。用户可通过清除寄存器 `SPI_USER_REG` 中 `SPI_DOUTDIN` 位使能半双工通信。SPI 半双工通信的通用格式为 `CMD + [ADDR +] [DUMMY +] [DOUT or DIN]`。其中，ADDR、DUMMY、DOUT 和 DIN 状态非必选，可单独禁用或启用。

如章节 28.5.8.2 所述，CMD、ADDR、DUMMY、DOUT 和 DIN 各个状态的周期、具体值和并行总线位模式等可独立配置。更多寄存器配置信息，见表 28.5-7。

半双工 GP-SPI2 的详细属性如下：

1. CMD: 0 ~ 16 位，主机发送，从机接收 (MOSI)。
2. ADDR: 0 ~ 32 位，主机发送，从机接收 (MOSI)。
3. DUMMY: 0 ~ 256 个 FSPICLK 周期，主机发送，从机接收。
4. DOUT: 在 CPU 控制的传输中，可传输 0 ~ 512 位 (64 字节) 数据；在 DMA 控制的传输中，可传输 0 ~ 256 Kbit (32 KB)。主机发送，从机接收。
5. DIN: 在 CPU 控制的传输中，可传输 0 ~ 512 位 (64 字节) 数据；在 DMA 控制的传输中，可传输 0 ~ 256 Kbit (32 KB)。主机接收，从机发送。

#### 配置

具体的寄存器配置如下：

1. 经 IO MUX 或 GPIO 交换矩阵配置 GP-SPI2 与外部 SPI 设备之间的 IO 通道；
2. 配置 AHB 时钟、APB 时钟（即 `AHB_CLK`、`APB_CLK`），并为 GP-SPI2 配置模块时钟 (`clk_spi_mst`)；
3. 清除 `SPI_DOUTDIN` 和 `SPI_SLAVE_MODE` 位，使能主机半双工通信方式；
4. 配置表 28.5-7 中所列的 GP-SPI2 寄存器；
5. 配置 SPI CS 建立时间和保持时间，见章节 28.6；
6. 设置 FSPICLK 的极性，见章节 28.7；
7. 根据选定的传输类型准备数据：
  - 如果选择的传输类型为 CPU 控制的 MOSI 传输，则需要在 `SPI_W0_REG ~ SPI_W15_REG` 中准备数据。
  - 如果选择了 DMA 控制的传输类型，则需要：
    - 配置 `SPI_DMA_RX_ENA/SPI_DMA_TX_ENA`；
    - 配置 GDMA TX/RX 链表；
    - 启动 GDMA TX/RX 引擎，更多描述见章节 28.5.6 和章节 28.5.7。
8. 配置中断，然后等待 SPI 从机做好传输准备；
9. 置位 `SPI_DMA_AFIFO_RST`、`SPI_BUF_AFIFO_RST` 和 `SPI_RX_AFIFO_RST` 复位 buffer；
10. 置位寄存器 `SPI_CMD_REG` 中 `SPI_USR` 位，开始数据传输，然后等待之前配置的中断。

## 应用示例

以下示例展示了 GP-SPI2 如何在主机半双工模式下访问 flash 和外部 RAM。




图 28.5-7. 4-bit 模式下 GP-SPI2 与 Flash 以及外部 RAM 的连接方式

图 28.5-8 所示为 GP-SPI2 按照标准 flash 规范进行 Quad I/O Read 操作。其他 GP-SPI2 命令序列可以根据 SPI 从机的要求实现。




图 28.5-8. GP-SPI2 发送到 Flash 的 SPI Quad I/O 命令序列

### 28.5.8.5 DMA 控制的分段配置传输

#### 说明:

注意, 由于跳过 CONF 阶段即可实现单次传输, 因此不再另起章节单独介绍如何在 GP-SPI2 用作主机时配置单次传输。

#### 概述

GP-SPI2 用作主机时, 可采用 DMA 控制的分段配置传输。

DMA 控制的主机传输可以是:

- 一次单次传输, 仅包含一次传输事务。
- 分段配置传输, 包括多个传输事务 (即多个分段)。

如果选择了分段配置传输，则在每个分段中，寄存器均可单独配置。在分段配置传输下，仅需 CPU 触发一次，即可完成多次传输事务。具体工作流程见图 28.5-9。




图 28.5-9. DMA 控制的分段配置传输

如图 28.5-9 所示，在分段配置传输中的某个单次传输事务 (segment *n*) 开始前，GP-SPI2 可在 CONF 阶段将寄存器重新按照 Conf\_buf*n* 定义的内容进行配置。

建议为每个传输事务的 CONF 阶段提供单独的 GDMA CONF 链表和 CONF buffer（即图 28.5-9 中的 Conf\_buf*i*）。GDMA TX 链表将所有的 CONF buffer 和 TX data buffer（即图 28.5-9 中的 Tx\_buf*i*）链接起来，因此可以独立控制每个传输事务中的 FSPI 总线行为。

例如，在一次完整的分段配置传输中，传输事务 *i*、传输事务 *j* 和传输事务 *k* 可分别配置为全双工、半双工 MISO 和半双工 MOSI 模式。*i*、*j* 和 *k* 均为整数变量，代表传输事务的编号。

同时，每个传输事务中，GP-SPI2 所使用到的各个阶段、各个阶段的相关值和 FSPI 总线周期长、以及 GDMA 行为等，均可独立配置。当整个 DMA 控制的分段配置传输（包括多个传输事务）完成后，即触发 GP-SPI2 中断 SPI\_DMA\_SEG\_TRANS\_DONE\_INT。

## 配置

1. 经 IO MUX 或 GPIO 交换矩阵配置 GP-SPI2 与外部 SPI 设备之间的 IO 通道；
2. 配置 AHB 时钟、APB 时钟 (AHB\_CLK、APB\_CLK)，并为 GP-SPI2 配置模块时钟 (clk\_spi\_mst)；
3. 清除 SPI\_DOUTDIN 和 SPI\_SLAVE\_MODE 位，使能主机半双工通信方式；
4. 配置表 28.5-7 中所列的 GP-SPI2 寄存器；
5. 配置 SPI CS 建立时间和保持时间，见章节 28.6；
6. 设置 FSPICLK 的相位和极性，见章节 28.7；
7. 为每个传输事务准备 GDMA CONF buffer 描述符和 TX data 描述符（可选）。把 CONF buffer 描述符和几次传输事务需要的 TX buffer 链接成一个链表；
8. 同样，为每个传输事务准备 RX buffer 描述符，并链接成一个链表；
9. 在该 DMA 控制的分段配置传输开始之前，为每个传输事务配置所需的 CONF buffer、TX buffer 和 RX buffer；

10. 配置 `GDMA_OUTLINK_ADDR_CHn` 指向 CONF 和 TX buffer 描述符链表的首地址，之后置位 `GDMA_OUTLINK_START_CHn`，启动 TX GDMA；
11. 清除 `SPI_DMA_CONF_REG` 中 `SPI_RX_EOF_EN` 位。配置 `GDMA_INLINK_ADDR_CHn` 指向 RX buffer 描述符链表的首地址，之后置位 `GDMA_INLINK_START_CHn` 启动 RX GDMA；
12. 置位 `SPI_USR_CONF` 使能 CONF 阶段；
13. 置位 `SPI_DMA_SEG_TRANS_DONE_INT_ENA` 使能 `SPI_DMA_SEG_TRANS_DONE_INT` 中断。如需配置其他中断，请参考章节 28.9；
14. 等待所有从机做好传输准备；
15. 置位 `SPI_DMA_AFIFO_RST`、`SPI_BUF_AFIFO_RST` 和 `SPI_RX_AFIFO_RST` 复位 buffer；
16. 置位 `SPI_USR` 开始本次 DMA 控制的分段配置传输；
17. 等待 `SPI_DMA_SEG_TRANS_DONE_INT` 中断，即 DMA 分段配置传输结束，数据已存储至相应内存。

### 配置 CONF Buffer 和 Magic 值

在 GP-SPI2 分段配置传输中，仅有较上次传输事务有变动的寄存器会在 CONF 阶段被重新配置。为节省时间和芯片资源，其他寄存器配置则保持不变。

GDMA CONF buffer*i* 中第一个字，即 `SPI_BIT_MAP_WORD`，记录传输事务 *i* 中，寄存器是否有改动。

`SPI_BIT_MAP_WORD` 和待更新的 GP-SPI2 寄存器的对应关系见表 28.5-10，即位图 (BM) 表。如果位图表中某一位为 1，则在此次传输事务中，该位对应寄存器的值将被更新。如果其他寄存器不需要修改，则位图表中相应位应置为 0。

表 28.5-10. CONF 阶段 BM 位图

BM 位	寄存器	BM 位	寄存器
0	<code>SPI_ADDR_REG</code>	7	<code>SPI_MISC_REG</code>
1	<code>SPI_CTRL_REG</code>	8	<code>SPI_DIN_MODE_REG</code>
2	<code>SPI_CLOCK_REG</code>	9	<code>SPI_DIN_NUM_REG</code>
3	<code>SPI_USER_REG</code>	10	<code>SPI_DOUT_MODE_REG</code>
4	<code>SPI_USER1_REG</code>	11	<code>SPI_DMA_CONF_REG</code>
5	<code>SPI_USER2_REG</code>	12	<code>SPI_DMA_INT_ENA_REG</code>
6	<code>SPI_MS_DLEN_REG</code>	13	<code>SPI_DMA_INT_CLR_REG</code>

所有待修改的寄存器新值应紧跟在 `SPI_BIT_MAP_WORD` 之后，在 CONF buffer 中用连续的字表示。

为确保每个 CONF buffer 中内容正确，`SPI_BIT_MAP_WORD[31:28]` 位将用作 Magic 值，与寄存器 `SPI_SLAVE_REG` 中 `SPI_DMA_SEG_MAGIC_VALUE` 的值进行比较。`SPI_DMA_SEG_MAGIC_VALUE` 的值应在此 DMA 控制的分段配置传输开始之前配置，且在任何传输事务过程中均不可更改。

- 经比较，如果 `SPI_BIT_MAP_WORD[31:28] == SPI_DMA_SEG_MAGIC_VALUE`，则分段配置传输继续正常进行，整个传输过程结束则触发 `SPI_DMA_SEG_TRANS_DONE_INT` 中断。
- 如果 `SPI_BIT_MAP_WORD[31:28] != SPI_DMA_SEG_MAGIC_VALUE`，则 GP-SPI2 状态，即 `spi_st` 将返回至 IDLE 状态，分段配置传输立即结束。同时触发 `SPI_DMA_SEG_TRANS_DONE_INT` 中断，`SPI_SEG_MAGIC_ERR_INT_RAW` 位也将置 1。

### CONF Buffer 配置示例

在一次分段配置传输中，传输事务 *i* 有 SPI\_ADDR\_REG、SPI\_CTRL\_REG、SPI\_CLOCK\_REG、SPI\_USER\_REG 和 SPI\_USER1\_REG 五个寄存器需要更新，则其 CONF buffer*i* 具体的配置示例见表 28.5-11 和表 28.5-12。

表 28.5-11. 传输事务 *i* 中 CONF buffer*i* 配置示例

CONF buffer <i>i</i>	说明
SPI_BIT_MAP_WORD	Buffer 中的第一个字。如果 SPI_DMA_SEG_MAGIC_VALUE 设置为 0xA，则本示例中该字的值为 0xA000001F。由表 28.5-12 可知，被置 1 的位有第 0、1、2、3 和 4 位，表示下列寄存器将被更新
SPI_ADDR_REG	CONF buffer <i>i</i> 的第二个字，存储 SPI_ADDR_REG 寄存器的更新值
SPI_CTRL_REG	CONF buffer <i>i</i> 的第三个字，存储 SPI_CTRL_REG 寄存器的更新值
SPI_CLOCK_REG	CONF buffer <i>i</i> 的第四个字，存储 SPI_CLOCK_REG 寄存器的更新值
SPI_USER_REG	CONF buffer <i>i</i> 的第五个字，存储 SPI_USER_REG 寄存器的更新值
SPI_USER1_REG	CONF buffer <i>i</i> 的第六个字，存储 SPI_USER1_REG 寄存器的更新值

表 28.5-12. BM 位图与待更新的寄存器

位	值	寄存器	位	值	寄存器
0	1	SPI_ADDR_REG	7	0	SPI_MISC_REG
1	1	SPI_CTRL_REG	8	0	SPI_DIN_MODE_REG
2	1	SPI_CLOCK_REG	9	0	SPI_DIN_NUM_REG
3	1	SPI_USER_REG	10	0	SPI_DOUT_MODE_REG
4	1	SPI_USER1_REG	11	0	SPI_DMA_CONF_REG
5	0	SPI_USER2_REG	12	0	SPI_DMA_INT_ENA_REG
6	0	SPI_MS_DLEN_REG	13	0	SPI_DMA_INT_CLR_REG

## 说明

使用 DMA 分段配置传输功能时，应注意以下寄存器相关位：

- SPI\_USR\_CONF：在置位 SPI\_USR 之前，需先置位 SPI\_USR\_CONF，以使能本次传输。
- SPI\_USR\_CONF\_NXT：如果传输事务 *i* 不是本次 DMA 控制的分段配置传输中的最后一次传输事务，则需置位 SPI\_USR\_CONF\_NXT。
- SPI\_CONF\_BITLEN：此外，在每个单独的传输事务中，GP-SPI2 的 CS 建立时间和保持时间可独立编程，更多配置信息见章节 28.6。在每次传输事务中，CS 保持高电平的时长约为：

$$(SPI_CONF_BITLEN + 5) \times T_{AHB\_CLK}$$

$f_{AHB\_CLK}$  为 80 MHz 时，CONF 阶段的 CS 高电平时长可配置为  $62.5\text{ ns} \sim 3.2768\text{ ms}$ 。如果 SPI\_CONF\_BITLEN 大于 0x3FFFA， $(SPI_CONF_BITLEN + 5)$  将溢出 ( $0x40000 - SPI_CONF_BITLEN - 5$ )。

## 28.5.9 GP-SPI2 用作从机

GP-SPI2 可用作从机与另一 SPI 主机进行通信。用作从机时，GP-SPI2 支持特定格式的 1-bit SPI、2-bit Dual SPI、4-bit Quad SPI 和 QPI 模式。用户可置位寄存器 SPI\_SLAVE\_REG 中 SPI\_SLAVE\_MODE 位使能 GP-SPI2 从机。

在传输过程中，CS 信号应保持低电平，CS 信号的下降沿和上升沿代表一次传输的开始和结束。数据以字节为单位进行传输，否则多余的位将丢失。此处多余的位表示总位长对 8 取模的结果。

### 28.5.9.1 可配置的通信格式

GP-SPI2 用作从机时支持全双工通信和半双工通信。用户可配置寄存器 SPI\_USER\_REG 中 SPI\_DOUTDIN 位选择需要的通信方式。

全双工通信下，传输一开始，则数据同时输入和输出。此时，所有数据位均被视为输入/输出数据，即不需要命令、地址或 DUMMY 阶段。传输结束即触发 SPI\_TRANS\_DONE\_INT 中断。

在半双工通信下，通信格式为 CMD+ADDR+DUMMY+DATA (DIN or DOUT)。

- “DIN” 表示 SPI 主机从 GP-SPI2 中读取数据；
- “DOUT” 表示 SPI 主机向 GP-SPI2 中写入数据。

每个阶段的详细特性如下：

#### 1. CMD:

- 表明 SPI 从机用于何种功能；
- 一个字节，主机输出，从机输入；
- 仅支持表 28.5-13 和表 28.5-14 所列的命令值；
- 以 1-bit SPI 模式或 4-bit QPI 模式发送。

#### 2. ADDR:

- 在 CPU 控制的传输中，可以为 Wr\_BUF 和 Rd\_BUF 命令提供地址，或在其他命令中用作占位符，具体由应用定义；
- 一个字节，主机输出，从机输入；
- 可根据命令，以 1-bit、2-bit 或 4-bit 模式发送；

#### 3. DUMMY:

- DUMMY 的值无实际意义；SPI 从机在这个阶段准备数据；
- FSPI 总线的位模式在这里也没有实际意义；
- 持续八个 SPI\_CLK 时钟周期。

#### 4. DIN 或 DOUT:

- 在 CPU 控制的传输下，可传输 0 ~ 64 字节数据；在 DMA 控制的传输下，传输数据长度无限制。
- 可根据具体的 CMD 值，以 1-bit、2-bit 或 4-bit 模式发送。

#### 说明:

半双工通信下，ADDR 和 DUMMY 阶段不可跳过。

半双工传输结束后，传输的 CMD 和 ADDR 的值分别锁存至 SPI\_SLV\_LAST\_COMMAND 和 SPI\_SLV\_LAST\_ADDR。如果 GP-SPI2 不支持传输的 CMD 值，SPI\_SLV\_CMD\_ERR\_INT\_RAW 将被置位。SPI\_SLV\_CMD\_ERR\_INT\_RAW 仅可由软件清零。

### 28.5.9.2 半双工通信支持的 CMD 值

在半双工传输中，CMD 定义的值将决定传输类型。不支持的 CMD 值及其相关数据传输均被忽略，且 SPI\_SLV\_CMD\_ERR\_INT\_RAW 将被置 1。传输格式为：CMD (8 位) + ADDR (8 位) + DUMMY (8 个 SPI\_CLK

周期) + DATA, 其中, DATA 的单位为字节。CMD[3:0] 的详细说明如下:

- 0x1 (Wr\_BUF): CPU 控制的写操作。主机发送数据, GP-SPI2 接收数据。数据将存储至相应地址的寄存器 [SPI\\_WO\\_REG ~ SPI\\_W15\\_REG](#)。
- 0x2 (Rd\_BUF): CPU 控制的读操作。主机接收 GP-SPI2 发送的数据。数据来自相应地址的寄存器 [SPI\\_WO\\_REG ~ SPI\\_W15\\_REG](#)。
- 0x3 (Wr\_DMA): DMA 控制的写操作。主机发送数据, GP-SPI2 接收数据。数据将存储至 GP-SPI2 的 GDMA RX buffer 中。
- 0x4 (Rd\_DMA): DMA 控制的读操作。主机接收 GP-SPI2 发送的数据。数据来自 GP-SPI2 的 GDMA TX buffer。
- 0x7 (CMD7): 用于生成 [SPI\\_SLV\\_CMD7\\_INT](#) 中断。在从机连续传输下, 使用 DMA RX 链表时, 也可用于生成 [GDMA\\_IN\\_SUC\\_EOF\\_CHn\\_INT](#) 中断。但不会结束 GP-SPI2 的从机连续传输。
- 0x8 (CMD8): 仅用于生成 [SPI\\_SLV\\_CMD8\\_INT](#) 中断, 但不会结束 GP-SPI2 的从机连续传输。
- 0x9 (CMD9): 仅用于生成 [SPI\\_SLV\\_CMD9\\_INT](#) 中断, 但不会结束 GP-SPI2 的从机连续传输。
- 0xA (CMDA): 仅用于生成 [SPI\\_SLV\\_CMDA\\_INT](#) 中断, 但不会结束 GP-SPI2 的从机连续传输。

CMD7、CMD8、CMD9 和 CMDA 的具体用途可由用户自定义。这些命令可用作握手信号、某些特定功能的密码、或某些用户自定义操作的触发信号等。

CMD、ADDR 和 DATA 阶段均支持 1/2/4-bit 模式, 具体由 CMD[7:4] 决定。DUMMY 仅支持 1-bit 模式, 且持续八个 SPI\_CLK 时钟周期。CMD[7:4] 的具体定义如下:

- 0x0: CMD、ADDR 和 DATA 阶段均为 1-bit 模式。
- 0x1: CMD 和 ADDR 均为 1-bit 模式。DATA 为 2-bit 模式。
- 0x2: CMD 和 ADDR 均为 1-bit 模式。DATA 为 4-bit 模式。
- 0x5: CMD 为 1-bit 模式。ADDR 和 DATA 均为 2-bit 模式。
- 0xA: CMD 为 1-bit 模式。ADDR 和 DATA 均为 4-bit 模式, 或 QPI 模式。

此外, CMD[7:0] 的值为 0x05、0xA5、0x06 和 0xDD 时, 将跳过 DUMMY 和 DATA 阶段。CMD[7:0] 的具体定义如下:

- 0x05 (End\_SEG\_TRANS): 主机发送 0x05 命令, 结束 SPI 模式下从机连续传输。
- 0xA5 (End\_SEG\_TRANS): 主机发送 0xA5 命令, 结束 QPI 模式下从机连续传输。
- 0x06 (En\_QPI): GP-SPI2 接收到 0x06 命令后, 进入 QPI 模式。此时, 寄存器 [SPI\\_USER\\_REG](#) 中 [SPI\\_QPI\\_MODE](#) 置位。
- 0xDD (Ex\_QPI): GP-SPI2 接收到 0xDD 命令后, 退出 QPI 模式。此时, [SPI\\_QPI\\_MODE](#) 位清零。

GP-SPI2 支持的所有 CMD 值见表 28.5-13 和表 28.5-14。注意, DUMMY 仅支持 1-bit 模式, 且持续八个 SPI\_CLK 时钟周期。

表 28.5-13. GP-SPI2 从机 SPI 模式支持的 CMD 值

传输类型	CMD[7:0]	CMD 阶段	ADDR 阶段	DATA 阶段
Wr_BUF	0x01	1-bit 模式	1-bit 模式	1-bit 模式
	0x11	1-bit 模式	1-bit 模式	2-bit 模式

表 28.5-13. GP-SPI2 从机 SPI 模式支持的 CMD 值

传输类型	CMD[7:0]	CMD 阶段	ADDR 阶段	DATA 阶段
	0x21	1-bit 模式	1-bit 模式	4-bit 模式
	0x51	1-bit 模式	2-bit 模式	2-bit 模式
	0xA1	1-bit 模式	4-bit 模式	4-bit 模式
Rd_BUFS	0x02	1-bit 模式	1-bit 模式	1-bit 模式
	0x12	1-bit 模式	1-bit 模式	2-bit 模式
	0x22	1-bit 模式	1-bit 模式	4-bit 模式
	0x52	1-bit 模式	2-bit 模式	2-bit 模式
	0xA2	1-bit 模式	4-bit 模式	4-bit 模式
Wr_DMA	0x03	1-bit 模式	1-bit 模式	1-bit 模式
	0x13	1-bit 模式	1-bit 模式	2-bit 模式
	0x23	1-bit 模式	1-bit 模式	4-bit 模式
	0x53	1-bit 模式	2-bit 模式	2-bit 模式
	0xA3	1-bit 模式	4-bit 模式	4-bit 模式
Rd_DMA	0x04	1-bit 模式	1-bit 模式	1-bit 模式
	0x14	1-bit 模式	1-bit 模式	2-bit 模式
	0x24	1-bit 模式	1-bit 模式	4-bit 模式
	0x54	1-bit 模式	2-bit 模式	2-bit 模式
	0xA4	1-bit 模式	4-bit 模式	4-bit 模式
CMD7	0x07	1-bit 模式	1-bit 模式	-
	0x17	1-bit 模式	1-bit 模式	-
	0x27	1-bit 模式	1-bit 模式	-
	0x57	1-bit 模式	2-bit 模式	-
	0xA7	1-bit 模式	4-bit 模式	-
CMD8	0x08	1-bit 模式	1-bit 模式	-
	0x18	1-bit 模式	1-bit 模式	-
	0x28	1-bit 模式	1-bit 模式	-
	0x58	1-bit 模式	2-bit 模式	-
	0xA8	1-bit 模式	4-bit 模式	-
CMD9	0x09	1-bit 模式	1-bit 模式	-
	0x19	1-bit 模式	1-bit 模式	-
	0x29	1-bit 模式	1-bit 模式	-
	0x59	1-bit 模式	2-bit 模式	-
	0xA9	1-bit 模式	4-bit 模式	-
CMDA	0x0A	1-bit 模式	1-bit 模式	-
	0x1A	1-bit 模式	1-bit 模式	-
	0x2A	1-bit 模式	1-bit 模式	-
	0x5A	1-bit 模式	2-bit 模式	-
	0xAA	1-bit 模式	4-bit 模式	-
End_SEG_TRANS	0x05	1-bit 模式	-	-
En_QPI	0x06	1-bit 模式	-	-

表 28.5-14. QPI 模式支持的 CMD 值

传输类型	CMD[7:0]	CMD 阶段	ADDR 阶段	DATA 阶段
Wr_BUF	0xA1	4-bit 模式	4-bit 模式	4-bit 模式
Rd_BUF	0xA2	4-bit 模式	4-bit 模式	4-bit 模式
Wr_DMA	0xA3	4-bit 模式	4-bit 模式	4-bit 模式
Rd_DMA	0xA4	4-bit 模式	4-bit 模式	4-bit 模式
CMD7	0xA7	4-bit 模式	4-bit 模式	-
CMD8	0xA8	4-bit 模式	4-bit 模式	-
CMD9	0xA9	4-bit 模式	4-bit 模式	-
CMDA	0xAA	4-bit 模式	4-bit 模式	-
End SEG_TRANS	0xA5	4-bit 模式	4-bit 模式	-
Ex_QPI	0xDD	4-bit 模式	4-bit 模式	-

GP-SPI2 收到主机发送的 0x06 CMD (En\_QPI) 命令后，将进入 QPI 模式。GP-SPI2 在 QPI 模式下支持的传输类型，其后续所有阶段均为 4-bit 模式。如果收到 0xDD CMD (Ex\_QPI)，则 GP-SPI2 从机将返回到 SPI 模式。

未在表 28.5-13 和表 28.5-14 中列出的传输类型将被忽略掉。如果传输的数据不以字节为单位，GP-SPI2 会发送或接收字节数据，但多余的比特数据（即总位长对 8 取模的结果）将会丢失。但如果 CS 低电平持续时长大于 2 个 APB\_CLK 时钟周期，则将触发 SPI\_TRANS\_DONE\_INT 中断。有关传输结束时触发的中断信息，请参考章节 28.9。

### 28.5.9.3 从机单次传输和从机连读传输

GP-SPI2 用作从机时，支持由 DMA 和 CPU 控制的全双工和半双工通信。DMA 控制的从机传输，可以是一次单次传输，也可以是从机连续传输（包含多次传输事务）。CPU 控制的传输只能是单次传输，因为每次传输均需由 CPU 触发。

一次从机连续传输包含多个传输事务，每个传输事务可以是表 28.5-13 和表 28.5-14 列出的任一传输类型。即在一次完整的连续传输过程中，可以包含 CPU 控制的数据传输，也可以包含 DMA 控制的数据传输。

在一次完整的连续传输过程中，推荐操作如下：

- CPU 控制的数据传输可用于握手通信以及少量数据传输；
- DMA 控制的数据传输可用于大量数据传输。

### 28.5.9.4 配置从机单次传输

用作从机时，GP-SPI2 支持 CPU 控制的和 DMA 控制的全/半双工单次传输。具体的寄存器配置如下：

1. 经 IO MUX 或 GPIO 交换矩阵配置 GP-SPI2 与外部 SPI 设备之间的 IO 通道；
2. 配置 AHB 时钟、APB 时钟 (AHB\_CLK、APB\_CLK)；
3. 置位 SPI\_SLAVE\_MODE 使能从机传输；
4. 配置 SPI\_DOUTDIN：
  - 1：使能全双工通信；
  - 0：使能半双工通信。

### 5. 准备数据:

- 如果选择的传输类型为 CPU 控制的传输, 且 GP-SPI2 发送数据, 则在寄存器 SPI\_WO\_REG ~ SPI\_W15\_REG 中准备数据。
- 如果选择的传输类型为 DMA 控制的传输, 则需要:
  - 配置 SPI\_DMA\_RX\_ENA/SPI\_DMA\_TX\_ENA 和 SPI\_RX\_EOF\_EN;
  - 配置 GDMA TX/RX 链表;
  - 启动 GDMA TX/RX 引擎, 更多描述见章节 28.5.6 和章节 28.5.7。

6. 置位 SPI\_DMA\_AFIFO\_RST、SPI\_BUF\_AFIFO\_RST 和 SPI\_RX\_AFIFO\_RST 复位 buffer;

7. 清零寄存器 SPI\_DMA\_CONF\_REG 中 SPI\_DMA\_SLV\_SEG\_TRANS\_EN 使能从机单次传输;

8. 置位寄存器 SPI\_DMA\_INT\_ENA\_REG 中 SPI\_TRANS\_DONE\_INT\_ENA, 使能中断, 并等待 SPI\_TRANS\_DONE\_INT 中断。在 DMA 控制的传输下, 使用 DMA RX buffer 时, 推荐等待 GDMA\_IN\_SUC\_EOF\_CHn\_INT 中断, 即数据已存储至相应内存。其他中断见章节 28.9。

### 28.5.9.5 配置半双工通信下从机连续传输

此时必须使用 GDMA。具体的寄存器配置如下:

1. 经 IO MUX 或 GPIO 交换矩阵配置 GP-SPI2 与外部 SPI 设备之间的 IO 通道;
2. 配置 AHB 时钟、APB 时钟 (AHB\_CLK、APB\_CLK);
3. 置位 SPI\_SLAVE\_MODE 使能从机传输;
4. 清除 SPI\_DOUTDIN 使能半双工通信方式;
5. 根据需求, 确定是否需要在寄存器 SPI\_WO\_REG ~ SPI\_W15\_REG 中准备数据;
6. 置位 SPI\_DMA\_AFIFO\_RST、SPI\_BUF\_AFIFO\_RST 和 SPI\_RX\_AFIFO\_RST 复位 buffer;
7. 置位 SPI\_DMA\_RX\_ENA 和 SPI\_DMA\_TX\_ENA。清零 SPI\_RX\_EOF\_EN。配置 GDMA TX/RX 链表, 并启动 GDMA TX/RX 引擎, 更多描述见章节 28.5.6 和章节 28.5.7;
8. 置位寄存器 SPI\_DMA\_CONF\_REG 中 SPI\_DMA\_SLV\_SEG\_TRANS\_EN, 使能从机连续传输;
9. 置位寄存器 SPI\_DMA\_INT\_ENA\_REG 中 SPI\_DMA\_SEG\_TRANS\_DONE\_INT\_ENA, 使能中断, 并等待 SPI\_DMA\_SEG\_TRANS\_DONE\_INT 中断。中断发生, 即表明从机连续传输已结束, 且数据已放入相应的内存中。其他中断见章节 28.9。

GP-SPI2 收到 End SEG\_TRANS 命令 (SPI 模式下为 0x05, QPI 模式下为 0xA5), 从机连续传输结束, 并触发 SPI\_DMA\_SEG\_TRANS\_DONE\_INT 中断。

### 28.5.9.6 配置全双工通信下从机连续传输

在这一传输中, 必须使用 GDMA。数据从 GDMA buffer 中输入输出。传输结束, 触发 GDMA\_IN\_SUC\_EOF\_CHn\_INT 中断。具体的配置程序如下:

1. 经 IO MUX 或 GPIO 交换矩阵配置 GP-SPI2 与外部 SPI 设备之间的 IO 通道;
2. 配置 AHB 时钟、APB 时钟 (AHB\_CLK、APB\_CLK);
3. 置位 SPI\_SLAVE\_MODE 和 SPI\_DOUTDIN, 使能从机全双工通信;

4. 置位 `SPI_DMA_AFIFO_RST`、`SPI_BUF_AFIFO_RST` 和 `SPI_RX_AFIFO_RST` 复位 buffer；
5. 置位 `SPI_DMA_RX_ENA` 和 `SPI_DMA_TX_ENA`。配置 GDMA TX/RX 链表，并启动 GDMA TX/RX 引擎，更多描述见章节 28.5.6 和章节 28.5.7；
6. 置位寄存器 `SPI_DMA_CONF_REG` 中 `SPI_RX_EOF_EN`。在寄存器 `SPI_MS_DLEN_REG` 的 `SPI_MS_DATA_BITLEN[17:0]` 中配置 DMA 接收数据长度（单位：字节）；
7. 置位寄存器 `SPI_DMA_CONF_REG` 中 `SPI_DMA_SLV_SEG_TRANS_EN`，使能从机连续传输；
8. 置位 `GDMA_IN_SUC_EOF_CHn_INT_ENA` 使能中断，然后等待 `GDMA_IN_SUC_EOF_CHn_INT` 中断。

## 28.6 CS 建立时间和保持时间控制

SPI CS 建立时间和保持时间对于满足各种 SPI 设备（如 flash 或 PSRAM）的时序要求非常重要。

CS 建立时间为 CS 下降沿至 SPI\_CLK 第一个锁存边沿的时间。模式 0 和模式 3 的第一锁存边沿为上升沿，模式 1 和模式 2 的第一锁存边沿为下降沿。

CS 保持时间为 SPI\_CLK 最后一个锁存边沿到 CS 上升沿之间的时间。

用作从机时，CS 建立时间和保持时间应大于  $0.5 \times T_{SPI\_CLK}$ ，否则 SPI 传输可能出错。这里的  $T_{SPI\_CLK}$  指 SPI\_CLK 时钟周期。


用作主机时，CS 建立时间由寄存器 `SPI_USER_REG` 中的 `SPI_CS_SETUP` 位和寄存器 `SPI_USER1_REG` 中的 `SPI_CS_SETUP_TIME` 位控制：

- 清零 `SPI_CS_SETUP`，则 SPI CS 建立时间为  $0.5 \times T_{SPI\_CLK}$ ；
- 置位 `SPI_CS_SETUP`，则 SPI CS 建立时间为  $(SPI_CS_SETUP\_TIME + 1.5) \times T_{SPI\_CLK}$ 。

CS 保持时间由寄存器 `SPI_USER_REG` 中的 `SPI_CS_HOLD` 位和寄存器 `SPI_USER1_REG` 中的 `SPI_CS_HOLD_TIME` 位控制：

- 清零 `SPI_CS_HOLD`，则 SPI CS 保持时间为  $0.5 \times T_{SPI\_CLK}$ ；
- 置位 `SPI_CS_HOLD`，则 SPI CS 保持时间为  $(SPI_CS_HOLD\_TIME + 1.5) \times T_{SPI\_CLK}$ 。


图 28.6-1 和图 28.6-2 所示为访问外部 RAM 和 flash 时推荐的 CS 时序配置和寄存器配置。



Register Configurations:

`SPI_CS_SETUP = 1; SPI_CS_SETUP_TIME = 0;`  
`SPI_CS_HOLD = 1; SPI_CS_HOLD_TIME = 1.`

图 28.6-1. GP-SPI2 访问外部 RAM 时推荐的 CS 时序配置



Register Configurations:

`SPI_CS_SETUP = 1; SPI_CS_SETUP_TIME = 0;`  
`SPI_CS_HOLD = 1; SPI_CS_HOLD_TIME = 0.`

图 28.6-2. GP-SPI2 访问 Flash 时推荐的 CS 时序配置

## 28.7 GP-SPI2 时钟控制

GP-SPI2 中有以下三个时钟：

- clk\_spi\_mst: GP-SPI2 模块时钟，在 GP-SPI2 用作主机时用于生成数据传输以及从机所需的 SPI\_CLK 信号；
- SPI\_CLK: 主机输出时钟；
- AHB\_CLK/APB\_CLK: 用于寄存器配置的时钟。

其中，clk\_spi\_mst 时钟的开关寄存器为 PCR\_SPI2\_MST\_CLK\_ACTIVE\_I，时钟源选择寄存器为 PCR\_SPI2\_MST\_CLK\_SEL\_I[1:0]：

- 0: 时钟源为 XTAL\_CLK；

- 1: 时钟源为 PLL\_F80M\_CLK;
- 2: 时钟源为 RC\_FAST\_CLK。

用作主机时, GP-SPI2 最高输出时钟频率为  $f_{\text{clk\_spi\_mst}}$ 。如果需要较低的时钟频率, 可以采用如下分频方式:

$$f_{\text{SPI\_CLK}} = \frac{f_{\text{clk\_spi\_mst}}}{(\text{SPI\_CLKCNT\_N} + 1)(\text{SPI\_CLKDIV\_PRE} + 1)}$$

用户可配置寄存器 SPI\_CLOCK\_REG 中 SPI\_CLKCNT\_N 和 SPI\_CLKDIV\_PRE 设置分频系数。寄存器 SPI\_CLOCK\_REG 中 SPI\_CLK\_EQU\_SYSCLK 位置 1 时, GP-SPI 的输出时钟频率为  $f_{\text{clk\_spi\_mst}}$ 。如果采用其他整数分频, 则 SPI\_CLK\_EQU\_SYSCLK 应置 0。

用作从机时, GP-SPI2 支持的输入时钟频率为  $f_{\text{SPI\_CLK}} \leq f_{\text{AHB\_CLK}}$ 。

## 28.7.1 时钟相位和极性

SPI 协议支持四种时钟模式, 即模式 0 ~ 3, 见图 28.7-1 和图 28.7-2。注, 图片来源于 SPI 协议。




图 28.7-1. SPI 时钟模式 0 和时钟模式 2




图 28.7-2. SPI 时钟模式 1 和时钟模式 3

- 模式 0: CPOL = 0, CPHA = 0; SPI 处于空闲模式时, SCK 为 0; 数据在 SCK 下降沿变化, 在上升沿采样。第一个数据在 SCK 的第一个下降沿之前被移出。
- 模式 1: CPOL = 0, CPHA = 1; SPI 处于空闲模式时, SCK 为 0; 数据在 SCK 上升沿变化, 在下降沿采样。
- 模式 2: CPOL = 1, CPHA = 0; SPI 处于空闲模式时, SCK 为 1; 数据在 SCK 上升沿变化, 在下降沿采样。第一个数据在 SCK 的第一个上升沿之前被移出。
- 模式 3: CPOL = 1, CPHA = 1; SPI 处于空闲模式时, SCK 为 1; 数据在 SCK 下降沿变化, 在上升沿采样。

## 28.7.2 主机时钟控制

GP-SPI2 主机支持多种 SPI 时钟模式: 模式 0 ~ 3。GP-SPI2 极性和相位由寄存器 [SPI\\_MISC\\_REG](#) 中 [SPI\\_CK\\_IDLE\\_EDGE](#) 位和寄存器 [SPI\\_USER\\_REG](#) 中 [SPI\\_CK\\_OUT\\_EDGE](#) 位控制。SPI 时钟模式 0 ~ 3 的寄存器配置见表 28.7-1, 可根据应用的路径延迟进行更改。

表 28.7-1. 主机时钟相位和极性配置

寄存器控制位	模式 0	模式 1	模式 2	模式 3
<a href="#">SPI_CK_IDLE_EDGE</a>	0	0	1	1
<a href="#">SPI_CK_OUT_EDGE</a>	0	1	1	0

此外, [SPI\\_CLK\\_MODE](#) 可用于选择 CS 拉高时 SPI\_CLK 的上升沿个数: 0、1、2 或 SPI\_CLK 一直有效。

### 说明:

[SPI\\_CLK\\_MODE](#) 配置成 1 或 2 时, 必须置位 [SPI\\_CS\\_HOLD](#) 且 [SPI\\_CS\\_HOLD\\_TIME](#) 的值需大于 1。

### 28.7.3 从机时钟控制

GP-SPI2 从机也支持四种 SPI 时钟模式：即模式 0 ~ 3。寄存器 SPI\_USER\_REG 中 SPI\_TSCK\_I\_EDGE 和 SPI\_RSCK\_I\_EDGE 位可用于配置时钟极性和相位。数据的输出沿则由寄存器 SPI\_SLAVE\_REG 中的 SPI\_CLK\_MODE\_13 位控制。寄存器具体配置见表 28.7-2。

表 28.7-2. 从机时钟相位和极性配置

寄存器控制位	模式 0	模式 1	模式 2	模式 3
SPI_TSCK_I_EDGE	0	1	1	0
SPI_RSCK_I_EDGE	0	1	1	0
SPI_CLK_MODE_13	0	1	0	1

## 28.8 GP-SPI2 时序补偿

### 概述

SPI 输入输出信号可通过 GPIO 矩阵或 IO MUX 映射到芯片管脚，但 IO MUX 不支持时序调整。输入输出数据在 GPIO 矩阵模块中，可在上升沿或下降沿延迟 1 或 2 个 IO MUX 运行时钟周期。更多寄存器配置信息，见章节 7 IO MUX 和 GPIO 交换矩阵 (GPIO, IO MUX)。

图 28.8-1 所示为 GP-SPI2 用作主机时的时序补偿控制，包括以下路径：

- “CLK”：GP-SPI2 总线时钟信号的输出路径。时钟由 SPI\_CLK 输出控制模块发送，经过 GPIO 矩阵或 IO MUX，然后到达外部 SPI 设备。
- “IN”：GP-SPI2 的数据输入路径。来自外部 SPI 设备的输入数据通过 GPIO 矩阵或 IO MUX，由时序模块进行调整，最后存储到 spi\_rx\_afifo。
- “OUT”：GP-SPI2 的数据输出路径。输出数据发送到时序模块，经过 GPIO 矩阵或 IO MUX，最后由外部 SPI 设备捕获。




图 28.8-1. GP-SPI2 主机时序补偿控制图

时序调制模块同时适用于输入数据和输出数据，数据可在时钟上升沿或下降沿延迟整数个  $\text{clk\_spi\_mst}$  周期，即整数个  $T_{\text{clk\_spi\_mst}}$ 。

### 关键寄存器

- **SPI\_DIN\_MODE\_REG**: 用于选择输入数据的锁存沿；
- **SPI\_DIN\_NUM\_REG**: 用于选择输入数据的延迟周期；
- **SPI\_DOUT\_MODE\_REG**: 用于选择输出数据的锁存沿。

### 时序补偿应用示例

图 28.8-2 所示为 GP-SPI2 用作主机时的时序补偿示例。同时，DUMMY 周期长可更改，用于补偿实际的 I/O 线路延迟，从而提高 GP-SPI2 性能。




图 28.8-2. GP-SPI2 主机时序补偿示例

图 28.8-2 中，“p1”为时序模块输入数据的时间点；“p2”为输出数据的时间点。由于 FSPIQ 输入数据并未与 FSPID 输入数据对齐，如果没有时间补偿的话，GP-SPI2 读取数据将会出错。

为了正确读取数据，需要进行如下配置。其中，假设  $f_{\text{clk\_spi\_mst}}$  等于  $f_{\text{SPI\_CLK}}$ ：

- 将 FSPIQ 在  $\text{clk\_spi\_mst}$  下降沿延迟两个时钟周期
- 将 FSPIQ 在  $\text{clk\_spi\_mst}$  下降沿延迟一个时钟周期
- 增加一个额外的 DUMMY 周期

GP-SPI2 用作从机时，如果寄存器 **SPI\_SLAVE\_REG** 中 **SPI\_RSCK\_DATA\_OUT** 置 1，则在锁存沿发送输出数据，即提前半个 SPI 时钟周期。上述功能可用于从机时序补偿。

## 28.9 中断

### 中断描述

GP-SPI2 提供一个 SPI 接口中断: SPI\_INT。一次 SPI 传输结束时, GP-SPI2 即生成一次中断。

- SPI\_DMA\_INFIFO\_FULL\_ERR\_INT: GDMA RX FIFO 小于实际传输的数据长度时即触发此中断。
- SPI\_DMA\_OUTFIFO\_EMPTY\_ERR\_INT: GDMA TX FIFO 小于实际传输的数据长度时即触发此中断。
- SPI\_SLV\_EX\_QPI\_INT: GP-SPI2 用作从机时, 正确接收 Ex\_QPI 命令, 且 SPI 传输结束即触发此中断。
- SPI\_SLV\_EN\_QPI\_INT: GP-SPI2 用作从机时, 正确接收 En\_QPI 命令, 且 SPI 传输结束即触发此中断。
- SPI\_SLV\_CMD7\_INT: GP-SPI2 用作从机时, 正确接收 CMD7 命令, 且 SPI 传输结束即触发此中断。
- SPI\_SLV\_CMD8\_INT: GP-SPI2 用作从机时, 正确接收 CMD8 命令, 且 SPI 传输结束即触发此中断。
- SPI\_SLV\_CMD9\_INT: GP-SPI2 用作从机时, 正确接收 CMD9 命令, 且 SPI 传输结束即触发此中断。
- SPI\_SLV\_CMDA\_INT: GP-SPI2 用作从机时, 正确接收 CMDA 命令, 且 SPI 传输结束即触发此中断。
- SPI\_SLV\_RD\_DMA\_DONE\_INT: GP-SPI2 用作从机时, Rd\_DMA 传输结束即触发此中断。
- SPI\_SLV\_WR\_DMA\_DONE\_INT: GP-SPI2 用作从机时, Wr\_DMA 传输结束即触发此中断。
- SPI\_SLV\_RD\_BUF\_DONE\_INT: GP-SPI2 用作从机时, Rd\_BUF 传输结束即触发此中断。
- SPI\_SLV\_WR\_BUF\_DONE\_INT: GP-SPI2 用作从机时, Wr\_BUF 传输结束即触发此中断。
- SPI\_TRANS\_DONE\_INT: GP-SPI2 用作主机或从机时, SPI 总线传输结束均会触发此中断。
- SPI\_DMA\_SEG\_TRANS\_DONE\_INT: GP-SPI2 从机连续传输下, End\_SEG\_TRANS 传输结束即触发此中断。GP-SPI2 用作主机时, 分段配置传输结束也将触发此中断。
- SPI\_SEG\_MAGIC\_ERR\_INT: 在主机分段配置传输下, CONF buffer 中的 Magic 值有误即触发此中断。
- SPI\_MST\_RX\_AFIFO\_WFULL\_ERR\_INT: GP-SPI2 用作主机时, 如果发生 RX AFIFO write-full 错误, 即触发此中断。
- SPI\_MST\_TX\_AFIFO\_REMPTY\_ERR\_INT: GP-SPI2 用作主机时, 如果发生 TX AFIFO read-empty 错误即触发此中断。
- SPI\_SLV\_CMD\_ERR\_INT: GP-SPI2 用作从机时, 如果接收到的命令值 GP-SPI2 不支持, 即触发此中断。
- SPI\_APP2\_INT: 用于软件, 且由软件触发。仅用于用户自定义的功能。
- SPI\_APP1\_INT: 用于软件, 且由软件触发。仅用于用户自定义的功能。

### GP-SPI2 用作主机和从机时分别用到的中断

表 28.9-1 和表 28.9-2 分别列出了 GP-SPI2 用作主机和用作从机时用到的中断。置位寄存器 SPI\_DMA\_INT\_ENA\_REG 中 SPI\_\*\_INT\_ENA 位, 使能相应中断, 并等待 SPI\_INT 中断。传输结束时, 将触发相关中断。注意, 在下次传输之前, 需软件清除中断。

表 28.9-1. GP-SPI2 用作主机时用到的中断

传输类型	通信模式	控制方式	中断
单次传输	全双工	DMA	GDMA_IN_SUC_EOF_CHn_INT <sup>1</sup>
		CPU	SPI_TRANS_DONE_INT <sup>2</sup>
	半双工主机输出从机输入	DMA	SPI_TRANS_DONE_INT
		CPU	SPI_TRANS_DONE_INT
	半双工主机输入从机输出	DMA	GDMA_IN_SUC_EOF_CHn_INT

[接上页](#)

表 28.9-1 – 见下页

传输类型	通信模式	控制方式	中断
分段配置传输	全双工	CPU	<a href="#">SPI_TRANS_DONE_INT</a>
		DMA	<a href="#">SPI_DMA_SEG_TRANS_DONE_INT</a> <sup>3</sup>
	半双工主机输出从机输入	CPU	不支持
		DMA	<a href="#">SPI_DMA_SEG_TRANS_DONE_INT</a>
	半双工主机输入从机输出	CPU	不支持
		DMA	<a href="#">SPI_DMA_SEG_TRANS_DONE_INT</a>
		CPU	不支持

<sup>1</sup> 如果触发了 [GDMA\\_IN\\_SUC\\_EOF\\_CHn\\_INT](#) 中断，则表示 GP-SPI2 的所有 RX 数据已保存至 RX buffer，且所有 TX 数据已发送至从机。

<sup>2</sup> CS 拉高，则将触发 [SPI\\_TRANS\\_DONE\\_INT](#) 中断，表明主机与从机已完成 [SPI\\_WO\\_REG](#) ~ [SPI\\_W15\\_REG](#) 的数据交换。

<sup>3</sup> 如果触发了 [SPI\\_DMA\\_SEG\\_TRANS\\_DONE\\_INT](#) 中断，则表明整个分段配置传输，包括若干个传输事务，已完成。即 RX 数据已全部存入 RX buffer 且所有 TX 数据已发送完毕。

表 28.9-2. GP-SPI2 用作从机时用到的中断

传输类型	通信模式	控制方式	中断
单次传输	全双工	DMA	<a href="#">GDMA_IN_SUC_EOF_CHn_INT</a> <sup>1</sup>
		CPU	<a href="#">SPI_TRANS_DONE_INT</a> <sup>2</sup>
	半双工主机输出从机输入	DMA (Wr_DMA)	<a href="#">GDMA_IN_SUC_EOF_CHn_INT</a> <sup>3</sup>
		CPU (Wr_BUF)	<a href="#">SPI_TRANS_DONE_INT</a> <sup>4</sup>
	半双工主机输入从机输出	DMA (Rd_DMA)	<a href="#">SPI_TRANS_DONE_INT</a> <sup>5</sup>
		CPU (Rd_BUF)	<a href="#">SPI_TRANS_DONE_INT</a> <sup>6</sup>
从机连续传输	全双工	DMA	<a href="#">GDMA_IN_SUC_EOF_CHn_INT</a> <sup>7</sup>
		CPU	不支持 <sup>8</sup>
	半双工主机输出从机输入	DMA (Wr_DMA)	<a href="#">SPI_DMA_SEG_TRANS_DONE_INT</a> <sup>9</sup>
		CPU (Wr_BUF)	不支持 <sup>10</sup>
	半双工主机输入从机输出	DMA (Rd_DMA)	<a href="#">SPI_DMA_SEG_TRANS_DONE_INT</a> <sup>11</sup>
		CPU (Rd_BUF)	不支持 <sup>12</sup>

- <sup>1</sup> 如果触发了 `GDMA_IN_SUC_EOF_CHn_INT` 中断，则表示所有 RX 数据已保存至 RX buffer，且所有 TX 数据已发送至从机。
- <sup>2</sup> CS 拉高，则将触发 `SPI_TRANS_DONE_INT` 中断，表明主机与从机已完成 `SPI_WO_REG ~ SPI_W15_REG` 的数据交换。
- <sup>3</sup> 触发 `SPI_SLV_WR_DMA_DONE_INT` 中断仅表示 SPI 总线上的数据传输已完成，但并不能保证所有入栈数据已存至 RX buffer。因此，推荐使用 `GDMA_IN_SUC_EOF_CHn_INT` 中断。
- <sup>4</sup> 或等待 `SPI_SLV_WR_BUF_DONE_INT` 中断。
- <sup>5</sup> 或等待 `SPI_SLV_RD_DMA_DONE_INT` 中断。
- <sup>6</sup> 或等待 `SPI_SLV_RD_BUF_DONE_INT` 中断。
- <sup>7</sup> 传输开始前，从机应在 `SPI_MS_DATA_BITLEN` 中设置读数据的总长度。并在中断程序结束前，置位 `SPI_RX_EOF_EN`。
- <sup>8</sup> 主机和从机需定义连续传输结束的方式，比如配置 GPIO 用作中断等。
- <sup>9</sup> 主机发送 COM5 结束连续传输，或从机在 `SPI_MS_DATA_BITLEN` 中配置总的读数据长度，然后等待 `GDMA_IN_SUC_EOF_CHn_INT` 中断。
- <sup>10</sup> 半双工 Wr\_Buf 单次传输也可用于 DMA 控制的从机连续传输中。
- <sup>11</sup> 主机发送 End\_SEG\_TRAN 结束从机连续传输。
- <sup>12</sup> 半双工 Rd\_Buf 单次传输也可用于 DMA 控制的从机连续传输中。

## 28.10 寄存器列表

本小节的所有地址均为相对于 GP-SPI2 控制器基址的地址偏移量（相对地址），具体基址请见章节 5 系统和存储器 中的表 5.3-2。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

名称	描述	地址	访问
<b>自定义控制寄存器</b>			
<code>SPI_CMD_REG</code>	命令控制寄存器	0x0000	varies
<code>SPI_ADDR_REG</code>	地址值寄存器	0x0004	R/W
<code>SPI_USER_REG</code>	SPI 用户控制寄存器	0x0010	varies
<code>SPI_USER1_REG</code>	SPI 用户控制寄存器 1	0x0014	R/W
<code>SPI_USER2_REG</code>	SPI 用户控制寄存器 2	0x0018	R/W
<b>控制和配置寄存器</b>			
<code>SPI_CTRL_REG</code>	SPI 控制寄存器	0x0008	R/W
<code>SPI_MS_DLEN_REG</code>	SPI 数据位长控制寄存器	0x001C	R/W
<code>SPI_MISC_REG</code>	SPI MISC 寄存器	0x0020	R/W
<code>SPI_DMA_CONF_REG</code>	SPI DMA 控制寄存器	0x0030	varies
<code>SPI_SLAVE_REG</code>	SPI 从机控制寄存器	0x00E0	varies
<code>SPI_SLAVE1_REG</code>	SPI 从机控制寄存器 1	0x00E4	R/W/SS
<b>时钟控制寄存器</b>			
<code>SPI_CLOCK_REG</code>	SPI 时钟控制寄存器	0x000C	R/W
<code>SPI_CLK_GATE_REG</code>	SPI 模块时钟和寄存器时钟控制	0x00E8	R/W
<b>时序寄存器</b>			
<code>SPI_DIN_MODE_REG</code>	SPI 输入延迟模式配置	0x0024	R/W

名称	描述	地址	访问
SPI_DIN_NUM_REG	SPI 输入延迟周期配置	0x0028	R/W
SPI_DOUT_MODE_REG	SPI 输出延迟模式配置	0x002C	R/W
<b>中断寄存器</b>			
SPI_DMA_INT_ENA_REG	SPI DMA 中断使能寄存器	0x0034	R/W
SPI_DMA_INT_CLR_REG	SPI DMA 中断清除寄存器	0x0038	WT
SPI_DMA_INT_RAW_REG	SPI DMA 原始中断寄存器	0x003C	varies
SPI_DMA_INT_ST_REG	SPI DMA 中断状态寄存器	0x0040	RO
SPI_DMA_INT_SET_REG	SPI DMA 中断软件置位寄存器	0x0044	RO
<b>CPU 数据 Buffer</b>			
SPI_W0_REG	SPI CPU 控制的 buffer 0	0x0098	R/W/SS
SPI_W1_REG	SPI CPU 控制的 buffer 1	0x009C	R/W/SS
SPI_W2_REG	SPI CPU 控制的 buffer 2	0x00A0	R/W/SS
SPI_W3_REG	SPI CPU 控制的 buffer 3	0x00A4	R/W/SS
SPI_W4_REG	SPI CPU 控制的 buffer 4	0x00A8	R/W/SS
SPI_W5_REG	SPI CPU 控制的 buffer 5	0x00AC	R/W/SS
SPI_W6_REG	SPI CPU 控制的 buffer 6	0x00B0	R/W/SS
SPI_W7_REG	SPI CPU 控制的 buffer 7	0x00B4	R/W/SS
SPI_W8_REG	SPI CPU 控制的 buffer 8	0x00B8	R/W/SS
SPI_W9_REG	SPI CPU 控制的 buffer 9	0x00BC	R/W/SS
SPI_W10_REG	SPI CPU 控制的 buffer 10	0x00C0	R/W/SS
SPI_W11_REG	SPI CPU 控制的 buffer 11	0x00C4	R/W/SS
SPI_W12_REG	SPI CPU 控制的 buffer 12	0x00C8	R/W/SS
SPI_W13_REG	SPI CPU 控制的 buffer 13	0x00CC	R/W/SS
SPI_W14_REG	SPI CPU 控制的 buffer 14	0x00D0	R/W/SS
SPI_W15_REG	SPI CPU 控制的 buffer 15	0x00D4	R/W/SS
<b>版本寄存器</b>			
SPI_DATE_REG	版本控制寄存器	0x00F0	R/W

## 28.11 寄存器

本小节的所有地址均为相对于 GP-SPI2 控制器基地址的地址偏移量（相对地址），具体基地址请见章节 5 系统和存储器 中的表 5.3-2。

## Register 28.1. SPI\_CMD\_REG (0x0000)

Register 28.1. SPI_CMD_REG (0x0000)									
(reserved)									
(reserved)									
31	25	24	23	22	18	17	0	0	Reset
0	0	0	0	0	0	0	0	0	

**SPI\_CONF\_BITLEN** 配置 SPI CONF 阶段的 SPI\_CLK 周期。 (R/W)

单位: SPI\_CLK 时钟周期。

可在 CONF 阶段配置。

**SPI\_UPDATE** 配置是否将 SPI 寄存器从 APB 时钟域同步到 SPI 模块时钟域。 (WT)

- 0: 不同步
- 1: 同步

该位仅用于 SPI 主机。

**SPI\_USR** 配置是否使能用户自定义命令。 (R/W/SC)

- 0: 不使能
- 1: 使能

置位此位将触发一次 SPI 操作。操作结束后此位被自动清零。CONF\_buf 不可更改该配置。

## Register 28.2. SPI\_ADDR\_REG (0x0004)

Register 28.2. SPI_ADDR_REG (0x0004)									
(reserved)									
(reserved)									
31	0	0	0	0	0	0	0	0	Reset
0	0	0	0	0	0	0	0	0	

**SPI\_USR\_ADDR\_VALUE** 配置从机地址。 (R/W)

可在 CONF 阶段配置。

## Register 28.3. SPI\_USER\_REG (0x0010)

SPI_USR_COMMAND	SPI_USR_ADDR	SPI_USR_DUMMY	SPI_USR_MOSI	SPI_USR_DUMMY_IDLE	SPI_USR_MOSI_HIGHPART	(reserved)	SPI_SIO	(reserved)	SPI_USR_CONF_NXT	SPI_FWRTE_QUAD	(reserved)	SPI_FWRTE_DUAL	SPI_CK_OUT_EDGE	SPI_RSCK_I_EDGE	SPI_CS_SETUP	SPI_TSCK_I_HOLD	SPI_TSCK_I_EDGE	SPI_QPI_MODE	(reserved)	SPI_DOUTDIN							
31	30	29	28	27	26	25	24	23	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	0	0	0	0	0	0	Reset

**SPI\_DOUTDIN** 配置是否使能全双工通信。 (R/W)

- 0: 不使能
- 1: 使能

可在 CONF 阶段配置。

**SPI\_QPI\_MODE** 配置是否使能 QPI 模式。 (R/W/SS/SC)

- 0: 不使能
- 1: 使能

SPI 主机和从机均支持该配置。可在 CONF 阶段配置。

**SPI\_TSCK\_I\_EDGE** 配置 SPI 从机是否更改 TSCK 极性。 (R/W)

- 0: TSCK = SPI\_CK\_I
- 1: TSCK = !SPI\_CK\_I

**SPI\_CS\_HOLD** 配置在 SPI 处于完成 (DONE) 阶段时是否保持 SPI CS 拉低。 (R/W)

- 0: 不保持拉低
- 1: 保持拉低

可在 CONF 阶段配置。

**SPI\_CS\_SETUP** 配置在 SPI 处于准备 (PREP) 阶段时是否使能 SPI CS。 (R/W)

- 0: 不使能
- 1: 使能

可在 CONF 阶段配置。

**SPI\_RSCK\_I\_EDGE** 配置 SPI 从机是否更改 RSCK 极性。 (R/W)

- 0: RSCK = !SPI\_CK\_I
- 1: RSCK = SPI\_CK\_I

见下页

## Register 28.3. SPI\_USER\_REG (0x0010)

[接上页](#)**SPI\_CK\_OUT\_EDGE** 配置 SPI 时钟模式，与 [SPI\\_CK\\_IDLE\\_EDGE](#) 搭配使用。 (R/W)可在 CONF 阶段配置。更多信息见章节 [28.7.2](#)。**SPI\_FWRITE\_DUAL** 配置在写操作 (DOUT) 阶段时读数据的方式是否为 2-bit 方式。 (R/W)

- 0: 不使能
- 1: 使能

可在 CONF 阶段配置。

**SPI\_FWRITE\_QUAD** 配置在写操作 (DOUT) 阶段时读数据的方式是否为 4-bit 方式。 (R/W)

- 0: 不使能
- 1: 使能

可在 CONF 阶段配置。

**SPI\_USR\_CONF\_NXT** 配置是否使能下一次传输事务的 CONF 阶段。 (R/W)

- 0: 当前传输事务结束后，本次分段配置传输结束。或者，当前的传输模式不是分段配置传输。
- 1: 本次分段配置传输继续进行，开始下一次传输事务。

可在 CONF 阶段配置。

**SPI\_SIO** 配置是否使能 3 线半双工通信，其中 MOSI 和 MISO 信号共享一个管脚。 (R/W)

- 0: 不使能
- 1: 使能

可在 CONF 阶段配置。

**SPI\_USR\_MISO\_HIGHTPART** 配置在读数据阶段是否使能“高位模式”，即仅访问高位 buffer:  
[SPI\\_W8\\_REG ~ SPI\\_W15\\_REG](#)。 (R/W)

- 0: 不使能
- 1: 使能

可在 CONF 阶段配置。

**SPI\_USR\_MOSI\_HIGHTPART** 配置在写数据阶段是否使能“高位模式”，即仅访问高位 buffer:  
[SPI\\_W8\\_REG ~ SPI\\_W15\\_REG](#)。 (R/W)

- 0: 不使能
- 1: 使能

可在 CONF 阶段配置。

[见下页](#)

## Register 28.3. SPI\_USER\_REG (0x0010)

[接上页](#)**SPI\_USR\_DUMMY\_IDLE** 配置是否在 DUMMY 阶段禁用 SPI 时钟。 (R/W)

- 0: 不禁用
- 1: 禁用

可在 CONF 阶段配置。

**SPI\_USR\_MOSI** 配置是否使能一次操作的写数据 (DOUT) 阶段。 (R/W)

- 0: 不使能
- 1: 使能

可在 CONF 阶段配置。

**SPI\_USR\_MISO** 配置是否使能一次操作的读数据 (DIN) 阶段。 (R/W)

- 0: 不使能
- 1: 使能

可在 CONF 阶段配置。

**SPI\_USR\_DUMMY** 配置是否使能一次操作的 DUMMY 阶段。 (R/W)

- 0: 不使能
- 1: 使能

可在 CONF 阶段配置。

**SPI\_USR\_ADDR** 配置是否使能一次操作的地址 (ADDR) 阶段。 (R/W)

- 0: 不使能
- 1: 使能

**SPI\_USR\_COMMAND** 配置是否使能一次操作的命令 (CMD) 阶段。 (R/W)

- 0: 不使能
- 1: 使能

可在 CONF 阶段配置。

## Register 28.4. SPI\_USER1\_REG (0x0014)

										SPI_USR_DUMMY_CYCLELEN
										SPI_MST_WFULL_ERR_END_EN
										(reserved)
31	27	26	22	21	17	16	15	8	7	0
23		0x1		0	1	0	0	0	0	Reset

**SPI\_USR\_DUMMY\_CYCLELEN** 配置 DUMMY 阶段的时长。 (R/W)

单位: SPI\_CLK 时钟周期。

此值为 (预期周期数 - 1)。可在 CONF 阶段配置。

**SPI\_MST\_WFULL\_ERR\_END\_EN** 配置在主机全双工或半双工模式下, 如果发生 SPI RX AFIFO 满错误, 是否终止 SPI 传输。 (R/W)

- 0: 不终止

- 1: 终止

**SPI\_CS\_SETUP\_TIME** 配置准备 (PREP) 阶段的时长。 (R/W)

单位: SPI\_CLK 时钟周期。

此值等于预期周期数 - 1。此字段与 [SPI\\_CS\\_SETUP](#) 搭配使用。可在 CONF 阶段配置。

**SPI\_CS\_HOLD\_TIME** 配置 CS 管脚的延迟周期。 (R/W)

单位: SPI\_CLK 时钟周期。

此字段与 [SPI\\_CS\\_HOLD](#) 搭配使用。可在 CONF 阶段配置。

**SPI\_USR\_ADDR\_BITLEN** 配置地址阶段的位长。 (R/W)

此值为 (预期位数 - 1)。可在 CONF 阶段配置。

## Register 28.5. SPI\_USER2\_REG (0x0018)

Register 28.5. SPI_USER2_REG (0x0018)							
Bit 31 ~ 26				Bit 15 ~ 0			
(reserved)				(reserved)			
SPIUSR_COMMAND_BITLEN				SPIUSR_COMMAND_VALUE			
31	28	27	26	16	15	0	Reset
7	1	0	0	0	0	0	0

**SPIUSR\_COMMAND\_VALUE** 配置命令值。 (R/W)

可在 CONF 阶段配置。

**SPI\_MST\_REMPTY\_ERR\_END\_EN** 配置在主机全双工或半双工模式下，如果发生 SPI TX AFIFO 空错误，是否终止 SPI 传输。 (R/W)

- 0: 不终止
- 1: 终止

**SPIUSR\_COMMAND\_BITLEN** 配置命令阶段的位长。 (R/W)

此值为 (预期位数 - 1)。可在 CONF 阶段配置。

## Register 28.6. SPI\_CTRL\_REG (0x0008)

(reserved)	SPI_WP_BIT_ORDER	SPI_RD_BIT_ORDER	(reserved)	SPI_WP_POL	SPI_HOLD_POL	SPI_D_POL	SPI_G_POL	(reserved)	SPI_FREAD_QUAD	SPI_FREAD_DUAL	(reserved)	SPI_FCMD_QUAD	SPI_FCMD_DUAL	(reserved)	SPI_FADDR_QUAD	SPI_FADDR_DUAL	(reserved)	SPI_DUMMY_OUT	(reserved)						
31	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	10	9	8	7	6	5	4	3	2	0
0	0	0	0	0	0	0	1	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**SPI\_DUMMY\_OUT** 配置在 DUMMY 阶段是否输出 FSPI 总线信号。 (R/W)

- 0: 不输出
- 1: 输出

可在 CONF 阶段配置。

**SPI\_FADDR\_DUAL** 配置在地址 (ADDR) 阶段时是否采用 2-bit 模式。 (R/W)

- 0: 不采用
- 1: 采用

可在 CONF 阶段配置。

**SPI\_FADDR\_QUAD** 配置在地址 (ADDR) 阶段时是否采用 4-bit 模式。 (R/W)

- 0: 不采用
- 1: 采用

可在 CONF 阶段配置。

**SPI\_FCMD\_DUAL** 配置在命令 (CMD) 阶段时是否采用 2-bit 模式。 (R/W)

- 0: 不采用
- 1: 采用

可在 CONF 阶段配置。

**SPI\_FCMD\_QUAD** 配置在命令 (CMD) 阶段是否采用 4-bit 模式。 (R/W)

- 0: 不采用
- 1: 采用

可在 CONF 阶段配置。

**SPI\_FREAD\_DUAL** 配置在读数据 (DIN) 阶段是否采用 2-bit 模式。 (R/W)

- 0: 不采用
- 1: 采用

可在 CONF 阶段配置。

见下页

## Register 28.6. SPI\_CTRL\_REG (0x0008)

[接上页](#)**SPI\_FREAD\_QUAD** 配置在读数据 (DIN) 阶段是否采用 4-bit 模式。 (R/W)

- 0: 不采用
- 1: 采用

可在 CONF 阶段配置。

**SPI\_Q\_POL** 配置 MISO 的极性。 (R/W)

- 0: 低
- 1: 高

可在 CONF 阶段配置。

**SPI\_D\_POL** 配置 MOSI 的极性。 (R/W)

- 0: 低
- 1: 高

可在 CONF 阶段配置。

**SPI\_HOLD\_POL** 配置在 SPI 空闲状态下 SPI\_HOLD 的输出值。 (R/W)

- 0: 输出低电平
- 1: 输出高电平

可在 CONF 阶段配置。

**SPI\_WP\_POL** 配置在 SPI 空闲状态下 WP 信号的输出值。 (R/W)

- 0: 输出低电平
- 1: 输出高电平

可在 CONF 阶段配置。

**SPI\_RD\_BIT\_ORDER** 配置读数据 (MISO) 阶段的比特顺序。 (R/W)

- 0: 先读高有效位
- 1: 先读低有效位

可在 CONF 阶段配置。

**SPI\_WR\_BIT\_ORDER** 配置命令 (CMD)、地址 (ADDR) 和写数据 (MOSI) 阶段的比特顺序。 (R/W)

- 0: 先读高有效位
- 1: 先读低有效位

可在 CONF 阶段配置。

## Register 28.7. SPI\_MS\_DLEN\_REG (0x001C)

**SPI\_MS\_DATA\_BITLEN** 配置主机 DMA 控制或 CPU 控制的 SPI 传输的数据位长。或配置从机 DMA 控制的传输中接收数据的位长。(R/W)  
该值等于需要的位长 - 1。可在 CONF 阶段配置。

## Register 28.8. SPI\_MISC\_REG (0x0020)

**SPI\_CS $n$ \_DIS ( $n = 0 \sim 5$ )** 配置是否禁用 SPI\_CS $n$  管脚。 (R/W)

- 0: SPI\_CS $n$  信号来自 CS $n$  管脚或输出至 CS $n$  管脚
  - 1: 禁用 CS $n$

可在 CONF 阶段配置。

**SPI\_CK\_DIS** 配置是否禁用 SPI\_CK 输出信号。(R/W)

- 0: 使能 SPI\_CLK 输出信号。  
1: 停止 SPI\_CLK 输出信号；  
可在 CONF 阶段配置。

SPI\_MASTER\_CS\_POL[n] 配置主机 SPI\_CS $n$  ( $n = 0 \sim 5$ )。(R/W)

- 0: SPI\_CS $n$  低电平有效
  - 1: SPI\_CS $n$  高电平有效

**SPI\_SLAVE\_CS\_POL** 配置 SPI 从机输入信号 CS 的极性。(R/W)

- 0: 保持不变
  - 1: 反相

可在 CONF 阶段配置。

见下页

## Register 28.8. SPI\_MISC\_REG (0x0020)

[接上页](#)**SPI\_CK\_IDLE\_EDGE** 配置 SPI\_CLK 线在 GP-SPI2 空闲状态时是否保持高电平。 (R/W)

- 0: 保持低电平
- 1: 保持高电平

可在 CONF 阶段配置。

**SPI\_CS\_KEEP\_ACTIVE** 配置 SPI\_CS 是否保持低电平。 (R/W)

- 0: 不保持低电平
- 1: 保持低电平

可在 CONF 阶段配置。

## Register 28.9. SPI\_DMA\_CONF\_REG (0x0030)

SPI_DMA_AFIFO_RST	SPI_BUF_AFIFO_RST	SPI_RX_AFIFO_RST	SPI_DMA_RX_ENA	(reserved)	SPI_RX_EOF_EN	SPI_SLV_RX_SEG_TRANS_CLR_EN	SPI_DMA_SLV_SEG_TRANS_CLR_EN	(reserved)	SPI_DMA_INFIFO_FULL	SPI_DMA_OUTFIFO_EMPTY					
31	30	29	28	27	26	22	21	20	19	18	17	2	1	0	
0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1

**SPI\_DMA\_OUTFIFO\_EMPTY** 表示 DMA TX FIFO 是否就绪。 (RO)

- 0: DMA TX FIFO 已就绪，可以发送数据
- 1: DMA TX FIFO 尚未就绪，不能发送数据

**SPI\_DMA\_INFIFO\_FULL** 表示 DMA RX FIFO 是否就绪。 (RO)

- 0: DMA RX FIFO 已就绪，可以接收数据
- 1: DMA RX FIFO 尚未就绪，不能接收数据

**SPI\_DMA\_SLV\_SEG\_TRANS\_EN** 配置是否使能半双工通信方式下，DMA 控制的从机连续传输。 (R/W)

- 0: 不使能
- 1: 使能

**SPI\_SLV\_RX\_SEG\_TRANS\_CLR\_EN** 在从机连续传输中，如果 DMA RX buffer 小于实际接收的数据长度：(R/W)

- 1: 后续 Wr\_DMA 传输事务中传输的数据都不接收；
- 0: 当前 Wr\_DMA 传输事务中传输的数据不接收，但在后续的 Wr\_DMA 传输事务中：
  - 如果 DMA RX buffer 长度不为 0，则后续 Wr\_DMA 传输事务中传输的数据会被接收。
  - 如果 DMA RX buffer 长度为 0，则后续 Wr\_DMA 传输事务中传输的数据不会被接收。

**SPI\_SLV\_TX\_SEG\_TRANS\_CLR\_EN** 在从机连续传输中，如果 DMA TX buffer 小于实际发送的数据长度：(R/W)

- 1: 后续传输事务中传输的数据都不更新，即旧数据被重复发送；
- 0: 当前传输事务中传输的数据不更新，但在后续的传输事务中：
  - 如果有新的数据填充到 DMA TX FIFO，则将发送新数据。
  - 如果没有新的数据填充到 DMA TX FIFO，则没有新数据被发送。

见下页

**Register 28.9. SPI\_DMA\_CONF\_REG (0x0030)**[接上页](#)

**SPI\_RX\_EOF\_EN** 1: 在 DMA 控制的数据传输过程中, 如果 DMA 传输的数据比特数等于 (**SPI\_MS\_DATA\_BITLEN** + 1), 则硬件会置位 GDMA\_IN\_SUC\_EOF\_CH $n$ \_INT\_RAW。0: 在单次传输中, GDMA\_IN\_SUC\_EOF\_CH $n$ \_INT\_RAW 由 [SPI\\_TRANS\\_DONE\\_INT](#) 事件置位; 或在分段配置传输模式下, 由 [SPI\\_DMA\\_SEG\\_TRANS\\_DONE\\_INT](#) 事件置位。(R/W)

**SPI\_DMA\_RX\_ENA** 配置是否使能 SPI DMA 控制的接收数据模式。(R/W)

- 0: 不使能
- 1: 使能

**SPI\_DMA\_TX\_ENA** 配置是否使能 SPI DMA 控制的发送数据模式。(R/W)

- 0: 不使能
- 1: 使能

**SPI\_RX\_AFIFO\_RST** 配置是否复位图 28.5-3 和图 28.5-4 中的 spi\_rx\_afifo。(WT)

- 0: 不复位
- 1: 复位

spi\_rx\_afifo 将在 SPI 主机和从机传输中用于接收数据。

**SPI\_BUF\_AFIFO\_RST** 配置是否复位图 28.5-3 和图 28.5-4 中的 buf\_tx\_afifo。(WT)

- 0: 不复位
- 1: 复位


buf\_tx\_afifo 将在 CPU 控制的从机传输或主机传输中用于发送数据。

**SPI\_DMA\_AFIFO\_RST** 配置是否复位图 28.5-3 和图 28.5-4 中的 dma\_tx\_afifo。(WT)

- 0: 不复位
- 1: 复位

dma\_tx\_afifo 在 DMA 控制的从机传输中用于发送数据。

## Register 28.10. SPI\_SLAVE\_REG (0x00EO)



**SPI\_CLK\_MODE** 配置 SPI 时钟模式。 (R/W)

- 0: CS 信号无效时, SPI 时钟关闭;
- 1: CS 信号无效后, SPI 时钟延迟一个时钟周期;
- 2: CS 信号无效后, SPI 时钟延迟两个时钟周期;
- 3: SPI 时钟一直有效。

可在 CONF 阶段配置。

**SPI\_CLK\_MODE\_13** 配置时钟模式。 (R/W)

- 0: 支持 SPI 时钟模式 0 或 2, 见表 28.7-2。
- 1: 支持 SPI 时钟模式 1 或 3, 见表 28.7-2。

**SPI\_RSCK\_DATA\_OUT** 配置输出数据的时钟沿。 (R/W)

- 0: 在 TSCK 上升沿输出数据
- 1: 在 RSCK 上升沿输出数据

**SPI\_SLV\_RDDMA\_BITLEN\_EN** 配置在 DMA 控制的 Rd\_DMA 传输过程中, 是否使用 SPI\_SLV\_DATA\_BITLEN 存储主机读取从机的数据位长。 (R/W)

- 0: 不使用
- 1: 使用

**SPI\_SLV\_WRDMA\_BITLEN\_EN** 配置在 DMA 控制的 Wr\_DMA 传输过程中, 是否使用 SPI\_SLV\_DATA\_BITLEN 存储主机向从机写数据的位长。 (R/W)

- 0: 不使用
- 1: 使用

见下页

## Register 28.10. SPI\_SLAVE\_REG (0x00E0)

[接上页](#)

**SPI\_SLV\_RDBUF\_BITLEN\_EN** 配置在 CPU 控制的 Rd\_BUF 传输过程中，是否使用 **SPI\_SLV\_DATA\_BITLEN** 存储主机读取从机的数据位长。(R/W)

- 0: 不使用
- 1: 使用

**SPI\_SLV\_WRBUF\_BITLEN\_EN** 配置在 CPU 控制的 Wr\_BUF 传输过程中，是否使用 **SPI\_SLV\_DATA\_BITLEN** 存储主机向从机写数据的位长。(R/W)

- 0: 不使用
- 1: 使用

**SPI\_DMA\_SEG\_MAGIC\_VALUE** 配置 DMA 控制的分段配置传输中位图表的 Magic 值。(R/W)

**SPI\_SLAVE\_MODE** 配置 SPI 工作模式。(R/W)

- 0: 主机
- 1: 从机

**SPI\_SOFT\_RESET** 配置是否软件复位 SPI 时钟线、CS 线和数据线。(WT)

- 0: 不复位
- 1: 复位

可在 CONF 阶段配置。

**SPI\_USR\_CONF** 配置是否使能当前 DMA 控制分段配置传输的 CONF 阶段。(R/W)

- 0: 无效，表明当前传输不是分段配置传输
- 1: 使能，开始分段配置传输

**SPI\_MST\_FD\_WAIT\_DMA\_TX\_DATA** 配置在主机全双工模式下 GP-SPI2 是否先等待 DMA TX 数据准备好之后，再开始 SPI 传输。

- 0: GP-SPI2 无需等待 DMA TX 数据即可开始 SPI 传输。
- 1: 等待

## Register 28.11. SPI\_SLAVE1\_REG (0x00E4)

31	26	25	18	17	0	Reset
0	0	0	0	0	0	Reset

**SPI\_SLV\_DATA\_BITLEN** 配置在 SPI 从机全双工和半双工传输中，传输的数据位长。 (R/W/SS)

**SPI\_SLV\_LAST\_COMMAND** 配置从机的命令值。 (R/W/SS)

**SPI\_SLV\_LAST\_ADDR** 配置从机的地址值。 (R/W/SS)

## Register 28.12. SPI\_CLOCK\_REG (0x000C)

31	30	22	21	18	17	12	11	6	5	0	Reset
1	0	0	0	0	0	0	0	0	0x1	0x3	Reset

**SPI\_CLKCNT\_L** 用作主机时，必须与 SPI\_CLKCNT\_N 相等。在从机模式下，必须为 0。可在 CONF 阶段配置。 (R/W)

**SPI\_CLKCNT\_H** 配置用作主机时 SPI\_CLK (高电平) 的占空比。 (R/W)

建议将此值配置为  $\text{floor}((\text{SPI_CLKCNT\_N} + 1)/2 - 1)$ 。  $\text{floor}()$  表示向下取整值，例如  $\text{floor}(2.2) = 2$ 。从机模式下，必须为 0。可在 CONF 阶段配置。

**SPI\_CLKCNT\_N** 配置用作主机时 SPI\_CLK 的分频系数。 (R/W)

SPI\_CLK 频率为  $f_{\text{clk\_spi\_mst}}/(\text{SPI_CLKDIV\_PRE} + 1)/(\text{SPI_CLKCNT\_N} + 1)$ 。可在 CONF 阶段配置。

**SPI\_CLKDIV\_PRE** 配置用作主机时 SPI\_CLK 的预分频系数。 (R/W)

可在 CONF 阶段配置。

**SPI\_CLK\_EQU\_SYSCLK** 配置用作主机时 SPI\_CLK 频率是否与 clk\_spi\_mst 频率相同。 (R/W)

- 0: SPI\_CLK 为 clk\_spi\_mst 的分频时钟
- 1: SPI\_CLK 与 clk\_spi\_mst 频率相同

可在 CONF 阶段配置。

## Register 28.13. SPI\_CLK\_GATE\_REG (0x00E8)

(reserved)																															
31																															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	

**SPI\_CLK\_EN** 配置是否使能时钟门控。 (R/W)

- 0: 不使能
- 1: 使能

## Register 28.14. SPI\_DIN\_MODE\_REG (0x0024)

31					17	16	15					8	7	6	5	4	3	2	1	0	
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**SPI\_DINO\_MODE** 配置 FSPIID 信号的输入模式。 (R/W)

- 0: 无输入延迟
- 1: 在 clk\_spi\_mst 的第 (**SPI\_DINO\_NUM** + 1) 个下降沿输入
- 2: 在 clk\_hclk 的 (**SPI\_DINO\_NUM** + 1) 个上升沿延时加上一个 clk\_spi\_mst 上升沿延时的时刻输入
- 3: 在 clk\_hclk 的 (**SPI\_DINO\_NUM** + 1) 个上升沿延时加上一个 clk\_spi\_mst 下降沿延时的时刻输入

可在 CONF 阶段配置。

**SPI\_DIN1\_MODE** 配置 FSPIQ 信号的输入模式。 (R/W)

- 0: 无输入延迟
- 1: 在 clk\_spi\_mst 的第 (**SPI\_DIN1\_NUM** + 1) 个下降沿输入
- 2: 在 clk\_hclk 的 (**SPI\_DIN1\_NUM** + 1) 个上升沿延时加上一个 clk\_spi\_mst 上升沿延时的时刻输入
- 3: 在 clk\_hclk 的 (**SPI\_DIN1\_NUM** + 1) 个上升沿延时加上一个 clk\_spi\_mst 下降沿延时的时刻输入

可在 CONF 阶段配置。

**SPI\_DIN2\_MODE** 配置 FSPIWP 信号的输入模式。 (R/W)

- 0: 无输入延迟
- 1: 在 clk\_spi\_mst 的第 (**SPI\_DIN2\_NUM** + 1) 个下降沿输入
- 2: 在 clk\_hclk 的 (**SPI\_DIN2\_NUM** + 1) 个上升沿延时加上一个 clk\_spi\_mst 上升沿延时的时刻输入
- 3: 在 clk\_hclk 的 (**SPI\_DIN2\_NUM** + 1) 个上升沿延时加上一个 clk\_spi\_mst 下降沿延时的时刻输入

可在 CONF 阶段配置。

见下页

## Register 28.14. SPI\_DIN\_MODE\_REG (0x0024)

[接上页](#)**SPI\_DIN3\_MODE** 配置 FSPIHD 信号的输入模式。 (R/W)

- 0: 无输入延迟
- 1: 在 clk\_spi\_mst 的第 (**SPI\_DIN3\_NUM**+1) 个下降沿输入
- 2: 在 clk\_hclk 的 (**SPI\_DIN3\_NUM**+1) 个上升沿延时加上一个 clk\_spi\_mst 上升沿延时的时刻输入
- 3: 在 clk\_hclk 的 (**SPI\_DIN3\_NUM**+1) 个上升沿延时加上一个 clk\_spi\_mst 下降沿延时的时刻输入

可在 CONF 阶段配置。

**SPI\_TIMING\_HCLK\_ACTIVE** 配置是否使能 SPI 输入信号时序模块的高频时钟 HCLK。 (R/W)

- 0: 不使能
- 1: 使能

可在 CONF 阶段配置。

## Register 28.15. SPI\_DIN\_NUM\_REG (0x0028)

								SPI_DIN3_NUM	SPI_DIN2_NUM	SPI_DIN1_NUM	SPI_DINO_NUM					
								8	7	6	5	4	3	2	1	0
31	(reserved)	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

**SPI\_DINO\_NUM** 配置输入信号 FSPIID 的延迟周期数。具体的延迟模式由 [SPI\\_DINO\\_MODE](#) 配置。可在 CONF 阶段配置。 (R/W)

- 0: 延迟 1 个时钟周期
- 1: 延迟 2 个时钟周期
- 2: 延迟 3 个时钟周期
- 3: 延迟 4 个时钟周期

**SPI\_DIN1\_NUM** 配置输入信号 FSPIQ 的延迟周期数。具体的延迟模式由 [SPI\\_DIN1\\_MODE](#) 配置。可在 CONF 阶段配置。 (R/W)

- 0: 延迟 1 个时钟周期
- 1: 延迟 2 个时钟周期
- 2: 延迟 3 个时钟周期
- 3: 延迟 4 个时钟周期

**SPI\_DIN2\_NUM** 配置输入信号 FSPIWP 的延迟周期数。具体的延迟模式由 [SPI\\_DIN2\\_MODE](#) 配置。可在 CONF 阶段配置。 (R/W)

- 0: 延迟 1 个时钟周期
- 1: 延迟 2 个时钟周期
- 2: 延迟 3 个时钟周期
- 3: 延迟 4 个时钟周期

**SPI\_DIN3\_NUM** 配置输入信号 FSPIHD 的延迟周期数。具体的延迟模式由 [SPI\\_DIN3\\_MODE](#) 配置。可在 CONF 阶段配置。 (R/W)

- 0: 延迟 1 个时钟周期
- 1: 延迟 2 个时钟周期
- 2: 延迟 3 个时钟周期
- 3: 延迟 4 个时钟周期

#### Register 28.16. SPI\_DOUT\_MODE\_REG (0x002C)

**SPI\_DOUT0\_MODE** 配置 FSPID 信号的输出模式。可在 CONF 阶段配置。(R/W)

- 0: 无输出延迟
  - 1: 在 SPI 模块时钟的下降沿, 延迟一个时钟周期后输出

**SPI\_DOUT1\_MODE** 配置 FSPIQ 信号的输出模式。可在 CONF 阶段配置。(R/W)

- 0: 无输出延迟
  - 1: 在 SPI 模块时钟的下降沿, 延迟一个时钟周期后输出

**SPI\_DOUT2\_MODE** 配置 FSPIWP 信号的输出模式。可在 CONF 阶段配置。(R/W)

- 0: 无输出延迟
  - 1: 在 SPI 模块时钟的下降沿, 延迟一个时钟周期后输出

**SPI\_DOUT3\_MODE** 配置 FSPIHD 信号的输出模式。可在 CONF 阶段配置。(R/W)

- 0: 无输出延迟
  - 1: 在 SPI 模块时钟的下降沿, 延迟一个时钟周期后输出

## Register 28.17. SPI\_DMA\_INT\_ENA\_REG (0x0034)

(reserved)	31	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	Reset
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	SPI_DMA_INFIFO_FULL_ERR_INT_ENA	

SPI\_APP1\_INT\_ENA  
SPI\_APP2\_INT\_ENA  
SPI\_MST\_TX\_AFIFO\_WFULL\_ERR\_INT\_ENA  
SPI\_MST\_RX\_AFIFO\_WEMPTY\_ERR\_INT\_ENA  
SPI\_MST\_CMD\_ERR\_INT\_ENA  
(reserved)  
SPI\_SLV\_CMD\_ERR\_INT\_ENA  
SPI\_SEG\_MAGIC\_ERR\_INT\_ENA  
SPI\_DMA\_SEG\_TRANS\_DONE\_INT\_ENA  
SPI\_SLV\_WR\_BUF\_DONE\_INT\_ENA  
SPI\_SLV\_RD\_BUF\_DONE\_INT\_ENA  
SPI\_SLV\_RD\_DMA\_DONE\_INT\_ENA  
SPI\_SLV\_RD\_CMD9\_INT\_ENA  
SPI\_SLV\_RD\_CMD8\_INT\_ENA  
SPI\_SLV\_RD\_CMD7\_INT\_ENA  
SPI\_SLV\_EX\_QPI\_INT\_ENA  
SPI\_SLV\_EN\_QPI\_INT\_ENA  
SPI\_SLV\_CMD7\_INT\_ENA  
SPI\_SLV\_CMD8\_INT\_ENA  
SPI\_SLV\_CMD9\_INT\_ENA  
SPI\_SLV\_RD\_DMA\_DONE\_INT\_ENA  
SPI\_SLV\_WR\_DMA\_DONE\_INT\_ENA  
SPI\_SLV\_RD\_BUFDONE\_INT\_ENA  
SPI\_SLV\_RD\_CMD7\_INT\_ENA  
SPI\_SLV\_EX\_QPI\_INT\_ENA  
SPI\_SLV\_EN\_QPI\_INT\_ENA  
SPI\_DMA\_OUTFIFO\_EMPTY\_ERR\_INT\_ENA  
SPI\_DMA\_INFIFO\_FULL\_ERR\_INT\_ENA

**SPI\_DMA\_INFIFO\_FULL\_ERR\_INT\_ENA** 写1使能 SPI\_DMA\_INFIFO\_FULL\_ERR\_INT 中断。 (R/W)

**SPI\_DMA\_OUTFIFO\_EMPTY\_ERR\_INT\_ENA** 写1使能 SPI\_DMA\_OUTFIFO\_EMPTY\_ERR\_INT 中断。 (R/W)

**SPI\_SLV\_EX\_QPI\_INT\_ENA** 写1使能 SPI\_SLV\_EX\_QPI\_INT 中断。 (R/W)

**SPI\_SLV\_EN\_QPI\_INT\_ENA** 写1使能 SPI\_SLV\_EN\_QPI\_INT 中断。 (R/W)

**SPI\_SLV\_CMD7\_INT\_ENA** 写1使能 SPI\_SLV\_CMD7\_INT 中断。 (R/W)

**SPI\_SLV\_CMD8\_INT\_ENA** 写1使能 SPI\_SLV\_CMD8\_INT 中断。 (R/W)

**SPI\_SLV\_CMD9\_INT\_ENA** 写1使能 SPI\_SLV\_CMD9\_INT 中断。 (R/W)

**SPI\_SLV\_CMDA\_INT\_ENA** 写1使能 SPI\_SLV\_CMDA\_INT 中断。 (R/W)

**SPI\_SLV\_RD\_DMA\_DONE\_INT\_ENA** 写1使能 SPI\_SLV\_RD\_DMA\_DONE\_INT 中断。 (R/W)

**SPI\_SLV\_WR\_DMA\_DONE\_INT\_ENA** 写1使能 SPI\_SLV\_WR\_DMA\_DONE\_INT 中断。 (R/W)

**SPI\_SLV\_RD\_BUFDONE\_INT\_ENA** 写1使能 SPI\_SLV\_RD\_BUFDONE\_INT 中断。 (R/W)

**SPI\_SLV\_WR\_BUFDONE\_INT\_ENA** 写1使能 SPI\_SLV\_WR\_BUFDONE\_INT 中断。 (R/W)

**SPI\_TRANS\_DONE\_INT\_ENA** 写1使能 SPI\_TRANS\_DONE\_INT 中断。 (R/W)

**SPI\_DMA\_SEG\_TRANS\_DONE\_INT\_ENA** 写1使能 SPI\_DMA\_SEG\_TRANS\_DONE\_INT 中断。 (R/W)

**SPI\_SEG\_MAGIC\_ERR\_INT\_ENA** 写1使能 SPI\_SEG\_MAGIC\_ERR\_INT 中断。 (R/W)

见下页

## Register 28.17. SPI\_DMA\_INT\_ENA\_REG (0x0034)

[接上页](#)

**SPI\_SLV\_CMD\_ERR\_INT\_ENA** 写 1 使能 SPI\_SLV\_CMD\_ERR\_INT 中断。 (R/W)

**SPI\_MST\_RX\_AFIFO\_WFULL\_ERR\_INT\_ENA** 写 1 使能 SPI\_MST\_RX\_AFIFO\_WFULL\_ERR\_INT 中断。 (R/W)

**SPI\_MST\_TX\_AFIFO\_REMPTY\_ERR\_INT\_ENA** 写 1 使能 SPI\_MST\_TX\_AFIFO\_REMPTY\_ERR\_INT 中断。 (R/W)

**SPI\_APP2\_INT\_ENA** 写 1 使能 SPI\_APP2\_INT 中断。 (R/W)

**SPI\_APP1\_INT\_ENA** 写 1 使能 SPI\_APP1\_INT 中断。 (R/W)

## Register 28.18. SPI\_DMA\_INT\_CLR\_REG (0x0038)

31	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	Reset
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	(reserved)

SPI\_APP1\_INT\_CLR  
SPI\_APP2\_INT\_CLR  
SPI\_MST\_TX\_AFIFO\_WFULL\_ERR\_INT\_CLR  
SPI\_MST\_RX\_AFIFO\_WEMPTY\_ERR\_INT\_CLR  
SPI\_SLV\_CMD\_ERR\_INT\_CLR  
(reserved)  
SPI\_SEG\_MAGIC\_ERR\_INT\_CLR  
SPI\_TRANS\_DONE\_INT\_CLR  
SPI\_DMA\_SEG\_TRANS\_DONE\_INT\_CLR  
SPI\_SLV\_WBUF\_DONE\_INT\_CLR  
SPI\_SLV\_RD\_BUF\_DONE\_INT\_CLR  
SPI\_SLV\_RD\_DMA\_DONE\_INT\_CLR  
SPI\_SLV\_WRD\_DMA\_DONE\_INT\_CLR  
SPI\_SLV\_CMDB9\_INT\_CLR  
SPI\_SLV\_CMDB8\_INT\_CLR  
SPI\_SLV\_CMDB7\_INT\_CLR  
SPI\_SLV\_EX\_QPI\_INT\_CLR  
SPI\_DMA\_OUTFIFO\_EMPTY\_ERR\_INT\_CLR  
SPI\_DMA\_INFIFO\_FULL\_ERR\_INT\_CLR

**SPI\_DMA\_INFIFO\_FULL\_ERR\_INT\_CLR** 写1清除 SPI\_DMA\_INFIFO\_FULL\_ERR\_INT 中断。 (WT)

**SPI\_DMA\_OUTFIFO\_EMPTY\_ERR\_INT\_CLR** 写1清除 SPI\_DMA\_OUTFIFO\_EMPTY\_ERR\_INT 中断。  
(WT)

**SPI\_SLV\_EX\_QPI\_INT\_CLR** 写1清除 SPI\_SLV\_EX\_QPI\_INT 中断。 (WT)

**SPI\_SLV\_EN\_QPI\_INT\_CLR** 写1清除 SPI\_SLV\_EN\_QPI\_INT 中断。 (WT)

**SPI\_SLV\_CMD7\_INT\_CLR** 写1清除 SPI\_SLV\_CMD7\_INT 中断。 (WT)

**SPI\_SLV\_CMD8\_INT\_CLR** 写1清除 SPI\_SLV\_CMD8\_INT 中断。 (WT)

**SPI\_SLV\_CMD9\_INT\_CLR** 写1清除 SPI\_SLV\_CMD9\_INT 中断。 (WT)

**SPI\_SLV\_CMDA\_INT\_CLR** 写1清除 SPI\_SLV\_CMDA\_INT 中断。 (WT)

**SPI\_SLV\_RD\_DMA\_DONE\_INT\_CLR** 写1清除 SPI\_SLV\_RD\_DMA\_DONE\_INT 中断。 (WT)

**SPI\_SLV\_WR\_DMA\_DONE\_INT\_CLR** 写1清除 SPI\_SLV\_WR\_DMA\_DONE\_INT 中断。 (WT)

**SPI\_SLV\_RD\_BUF\_DONE\_INT\_CLR** 写1清除 SPI\_SLV\_RD\_BUF\_DONE\_INT 中断。 (WT)

**SPI\_SLV\_WR\_BUF\_DONE\_INT\_CLR** 写1清除 SPI\_SLV\_WR\_BUF\_DONE\_INT 中断。 (WT)

**SPI\_TRANS\_DONE\_INT\_CLR** 写1清除 SPI\_TRANS\_DONE\_INT 中断。 (WT)

**SPI\_DMA\_SEG\_TRANS\_DONE\_INT\_CLR** 写1清除 SPI\_DMA\_SEG\_TRANS\_DONE\_INT 中断。 (WT)

**SPI\_SEG\_MAGIC\_ERR\_INT\_CLR** 写1清除 SPI\_SEG\_MAGIC\_ERR\_INT 中断。 (WT)

见下页

## Register 28.18. SPI\_DMA\_INT\_CLR\_REG (0x0038)

[接上页](#)

**SPI\_SLV\_CMD\_ERR\_INT\_CLR** 写 1 清除 SPI\_SLV\_CMD\_ERR\_INT 中断。 (WT)

**SPI\_MST\_RX\_AFIFO\_WFULL\_ERR\_INT\_CLR** 写 1 清除 SPI\_MST\_RX\_AFIFO\_WFULL\_ERR\_INT 中断。 (WT)

**SPI\_MST\_TX\_AFIFO\_REMPTY\_ERR\_INT\_CLR** 写 1 清除 SPI\_MST\_TX\_AFIFO\_REMPTY\_ERR\_INT 中断。 (WT)

**SPI\_APP2\_INT\_CLR** 写 1 清除 SPI\_APP2\_INT 中断。 (WT)

**SPI\_APP1\_INT\_CLR** 写 1 清除 SPI\_APP1\_INT 中断。 (WT)

## Register 28.19. SPI\_DMA\_INT\_RAW\_REG (0x003C)

The diagram shows the bit field layout of Register 28.19. SPI\_DMA\_INT\_RAW\_REG (0x003C). The register is 32 bits wide, with bit 31 being the most significant bit and bit 0 being the least significant bit. Bit 31 is labeled '(reserved)'. The other bits are labeled with interrupt names:

- Bit 30: SPI\_APP1\_INT\_RAW
- Bit 29: SPI\_APP2\_INT\_RAW
- Bit 28: SPI\_MST\_TX\_AFIFO\_WFULL\_ERR\_INT\_RAW
- Bit 27: SPI\_MST\_RX\_AFIFO\_WFULL\_ERR\_INT\_RAW
- Bit 26: SPI\_SLV\_CMD\_ERR\_INT\_RAW
- Bit 25: (reserved)
- Bit 24: SPI\_SLV\_SEG\_TRANS\_DONE\_INT\_RAW
- Bit 23: SPI\_SEG\_MAGIC\_ERR\_INT\_RAW
- Bit 22: SPI\_DMA\_SEG\_DONE\_INT\_RAW
- Bit 21: SPI\_SLV\_WR\_BUF\_DONE\_INT\_RAW
- Bit 20: SPI\_SLV\_RD\_BUF\_DONE\_INT\_RAW
- Bit 19: SPI\_SLV\_RD\_DMA\_DONE\_INT\_RAW
- Bit 18: SPI\_SLV\_RD\_CMDA\_INT\_RAW
- Bit 17: SPI\_SLV\_RD\_CMD9\_INT\_RAW
- Bit 16: SPI\_SLV\_RD\_CMD7\_INT\_RAW
- Bit 15: SPI\_SLV\_EX\_QPI\_INT\_RAW
- Bit 14: SPI\_SLV\_EN\_QPI\_INT\_RAW
- Bit 13: SPI\_SLV\_CMD8\_INT\_RAW
- Bit 12: SPI\_SLV\_CMD9\_INT\_RAW
- Bit 11: SPI\_SLV\_CMD7\_INT\_RAW
- Bit 10: SPI\_SLV\_CMD6\_INT\_RAW
- Bit 9: SPI\_SLV\_CMD5\_INT\_RAW
- Bit 8: SPI\_SLV\_CMD4\_INT\_RAW
- Bit 7: SPI\_SLV\_CMD3\_INT\_RAW
- Bit 6: SPI\_SLV\_CMD2\_INT\_RAW
- Bit 5: SPI\_SLV\_CMD1\_INT\_RAW
- Bit 4: SPI\_SLV\_CMD0\_INT\_RAW
- Bit 3: SPI\_SLV\_EX\_QPI\_INT\_RAW
- Bit 2: SPI\_SLV\_EN\_QPI\_INT\_RAW
- Bit 1: SPI\_SLV\_CMD8\_INT\_RAW
- Bit 0: SPI\_SLV\_CMD9\_INT\_RAW

A 'Reset' label is positioned at the bottom right of the bit field area.

31	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

**SPI\_DMA\_INFIFO\_FULL\_ERR\_INT\_RAW** [SPI\\_DMA\\_INFIFO\\_FULL\\_ERR\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**SPI\_DMA\_OUTFIFO\_EMPTY\_ERR\_INT\_RAW** [SPI\\_DMA\\_OUTFIFO\\_EMPTY\\_ERR\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**SPI\_SLV\_EX\_QPI\_INT\_RAW** [SPI\\_SLV\\_EX\\_QPI\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**SPI\_SLV\_EN\_QPI\_INT\_RAW** [SPI\\_SLV\\_EN\\_QPI\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**SPI\_SLV\_CMD7\_INT\_RAW** [SPI\\_SLV\\_CMD7\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**SPI\_SLV\_CMD8\_INT\_RAW** [SPI\\_SLV\\_CMD8\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**SPI\_SLV\_CMD9\_INT\_RAW** [SPI\\_SLV\\_CMD9\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**SPI\_SLV\_CMDA\_INT\_RAW** [SPI\\_SLV\\_CMDA\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**SPI\_SLV\_RD\_DMA\_DONE\_INT\_RAW** [SPI\\_SLV\\_RD\\_DMA\\_DONE\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**SPI\_SLV\_WR\_DMA\_DONE\_INT\_RAW** [SPI\\_SLV\\_WR\\_DMA\\_DONE\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**SPI\_SLV\_RD\_BUF\_DONE\_INT\_RAW** [SPI\\_SLV\\_RD\\_BUF\\_DONE\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**SPI\_SLV\_WR\_BUF\_DONE\_INT\_RAW** [SPI\\_SLV\\_WR\\_BUF\\_DONE\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**SPI\_TRANS\_DONE\_INT\_RAW** [SPI\\_TRANS\\_DONE\\_INT](#) 的原始中断状态。 (R/WTC/SS)

见下页

## Register 28.19. SPI\_DMA\_INT\_RAW\_REG (0x003C)

[接上页](#)

**SPI\_DMA\_SEG\_TRANS\_DONE\_INT\_RAW** [SPI\\_DMA\\_SEG\\_TRANS\\_DONE\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**SPI\_SEG\_MAGIC\_ERR\_INT\_RAW** [SPI\\_SEG\\_MAGIC\\_ERR\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**SPI\_SLV\_CMD\_ERR\_INT\_RAW** [SPI\\_SLV\\_CMD\\_ERR\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**SPI\_MST\_RX\_AFIFO\_WFULL\_ERR\_INT\_RAW** [SPI\\_MST\\_RX\\_AFIFO\\_WFULL\\_ERR\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**SPI\_MST\_TX\_AFIFO\_REMPTY\_ERR\_INT\_RAW** [SPI\\_MST\\_TX\\_AFIFO\\_REMPTY\\_ERR\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**SPI\_APP2\_INT\_RAW** [SPI\\_APP2\\_INT](#) 的原始中断状态。该值仅由应用控制。 (R/WTC)

**SPI\_APP1\_INT\_RAW** [SPI\\_APP1\\_INT](#) 的原始中断状态。该值仅由应用控制。 (R/WTC)

## Register 28.20. SPI\_DMA\_INT\_ST\_REG (0x0040)

31	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	Reset									
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	

**SPI\_DMA\_INFIFO\_FULL\_ERR\_INT\_ST** [SPI\\_DMA\\_INFIFO\\_FULL\\_ERR\\_INT](#) 的中断状态位。 (RO)

**SPI\_DMA\_OUTFIFO\_EMPTY\_ERR\_INT\_ST** [SPI\\_DMA\\_OUTFIFO\\_EMPTY\\_ERR\\_INT](#) 的中断状态位。  
(RO)

**SPI\_SLV\_EX\_QPI\_INT\_ST** [SPI\\_SLV\\_EX\\_QPI\\_INT](#) 的中断状态位。 (RO)

**SPI\_SLV\_EN\_QPI\_INT\_ST** [SPI\\_SLV\\_EN\\_QPI\\_INT](#) 的中断状态位。 (RO)

**SPI\_SLV\_CMD7\_INT\_ST** [SPI\\_SLV\\_CMD7\\_INT](#) 的中断状态位。 (RO)

**SPI\_SLV\_CMD8\_INT\_ST** [SPI\\_SLV\\_CMD8\\_INT](#) 的中断状态位。 (RO)

**SPI\_SLV\_CMD9\_INT\_ST** [SPI\\_SLV\\_CMD9\\_INT](#) 的中断状态位。 (RO)

**SPI\_SLV\_CMDA\_INT\_ST** [SPI\\_SLV\\_CMDA\\_INT](#) 的中断状态位。 (RO)

**SPI\_SLV\_RD\_DMA\_DONE\_INT\_ST** [SPI\\_SLV\\_RD\\_DMA\\_DONE\\_INT](#) 的中断状态位。 (RO)

**SPI\_SLV\_WR\_DMA\_DONE\_INT\_ST** [SPI\\_SLV\\_WR\\_DMA\\_DONE\\_INT](#) 的中断状态位。 (RO)

**SPI\_SLV\_RD\_BUF\_DONE\_INT\_ST** [SPI\\_SLV\\_RD\\_BUF\\_DONE\\_INT](#) 的中断状态位。 (RO)

**SPI\_SLV\_WR\_BUF\_DONE\_INT\_ST** [SPI\\_SLV\\_WR\\_BUF\\_DONE\\_INT](#) 的中断状态位。 (RO)

**SPI\_TRANS\_DONE\_INT\_ST** [SPI\\_TRANS\\_DONE\\_INT](#) 的中断状态位。 (RO)

**SPI\_DMA\_SEG\_TRANS\_DONE\_INT\_ST** [SPI\\_DMA\\_SEG\\_TRANS\\_DONE\\_INT](#) 的中断状态位。 (RO)

**SPI\_SEG\_MAGIC\_ERR\_INT\_ST** [SPI\\_SEG\\_MAGIC\\_ERR\\_INT](#) 的中断状态位。 (RO)

**SPI\_SLV\_CMD\_ERR\_INT\_ST** [SPI\\_SLV\\_CMD\\_ERR\\_INT](#) 的中断状态位。 (RO)

见下页

## Register 28.20. SPI\_DMA\_INT\_ST\_REG (0x0040)

接上页

**SPI\_MST\_RX\_AFIFO\_WFULL\_ERR\_INT\_ST** [SPI\\_MST\\_RX\\_AFIFO\\_WFULL\\_ERR\\_INT](#) 的中断状态位。  
(RO)

**SPI\_MST\_TX\_AFIFO\_REMPTY\_ERR\_INT\_ST** [SPI\\_MST\\_TX\\_AFIFO\\_REMPTY\\_ERR\\_INT](#) 的中断状态位。(RO)

**SPI\_APP2\_INT\_ST** SPI\_APP2\_INT 的中断状态位。(RO)

**SPI\_APP1\_INT\_ST** SPI\_APP1\_INT 的中断状态位。 (RO)

## Register 28.21. SPI\_DMA\_INT\_SET\_REG (0x0044)

**SPI\_DMA\_INFIFO\_FULL\_ERR\_INT\_SET** 写 1 置位 SPI\_DMA\_INFIFO\_FULL\_ERR\_INT 中断。(WT)

**SPI\_DMA\_OUTFIFO\_EMPTY\_ERR\_INT\_SET** 写1置位 SPI\_DMA\_OUTFIFO\_EMPTY\_ERR\_INT 中断。  
(WT)

**SPI\_SLV\_EX\_QPI\_INT\_SET** 写1置位 SPI\_SLV\_EX\_QPI\_INT 中断。(WT)

**SPI\_SLV\_EN\_QPI\_INT\_SET** 写1置位 SPI\_SLV\_EN\_QPI\_INT 中断。(WT)

**SPI\_SLV\_CMD7\_INT\_SET** 写1置位 SPI\_SLV\_CMD7\_INT 中断。(WT)

**SPI\_SLV\_CMD8\_INT\_SET** 写1置位 SPI\_SLV\_CMD8\_INT 中断。(WT)

**SPI\_SLV\_CMD9\_INT\_SET** 写1置位 SPI\_SLV\_CMD9\_INT 中断。(WT)

**SPI\_SLV\_CMDA\_INT\_SET** 写1置位 SPI\_SLV\_CMDA\_INT 中断。(WT)

见下页

## Register 28.21. SPI\_DMA\_INT\_SET\_REG (0x0044)

[接上页](#)

- SPI\_SLV\_RD\_DMA\_DONE\_INT\_SET** 写 1 置位 SPI\_SLV\_RD\_DMA\_DONE\_INT 中断。 (WT)
- SPI\_SLV\_WR\_DMA\_DONE\_INT\_SET** 写 1 置位 SPI\_SLV\_WR\_DMA\_DONE\_INT 中断。 (WT)
- SPI\_SLV\_RD\_BUF\_DONE\_INT\_SET** 写 1 置位 SPI\_SLV\_RD\_BUF\_DONE\_INT 中断。 (WT)
- SPI\_SLV\_WR\_BUF\_DONE\_INT\_SET** 写 1 置位 SPI\_SLV\_WR\_BUF\_DONE\_INT 中断。 (WT)
- SPI\_TRANS\_DONE\_INT\_SET** 写 1 置位 SPI\_TRANS\_DONE\_INT 中断。 (WT)
- SPI\_DMA\_SEG\_TRANS\_DONE\_INT\_SET** 写 1 置位 SPI\_DMA\_SEG\_TRANS\_DONE\_INT 中断。 (WT)
- SPI\_SEG\_MAGIC\_ERR\_INT\_SET** 写 1 置位 SPI\_SEG\_MAGIC\_ERR\_INT 中断。 (WT)
- SPI\_SLV\_CMD\_ERR\_INT\_SET** 写 1 置位 SPI\_SLV\_CMD\_ERR\_INT 中断。 (WT)
- SPI\_MST\_RX\_AFIFO\_WFULL\_ERR\_INT\_SET** 写 1 置位 SPI\_MST\_RX\_AFIFO\_WFULL\_ERR\_INT 中断。 (WT)
- SPI\_MST\_TX\_AFIFO\_REMPTY\_ERR\_INT\_SET** 写 1 置位 SPI\_MST\_TX\_AFIFO\_REMPTY\_ERR\_INT 中断。 (WT)
- SPI\_APP2\_INT\_SET** 写 1 置位 SPI\_APP2\_INT 中断。 (WT)
- SPI\_APP1\_INT\_SET** 写 1 置位 SPI\_APP1\_INT 中断。 (WT)

Register 28.22. SPI\_W $n$ \_REG ( $n$ : 0-15) (0x0098 + 0x4\*n)

31	0
0	Reset

**SPI\_BUF $n$**  数据 buffer  $n$ , 32 位。 (R/W/SS)

## Register 28.23. SPI\_DATE\_REG (0x00F0)

31	28	27	0
0	0	0	0

0x2201300

**SPI\_DATE** 版本寄存器。 (R/W)

# 第 29 章

## I2C 控制器 (I2C)

I2C (Inter-Integrated Circuit) 总线用于使 ESP32-C6 和多个外部设备进行通信。多个外部设备可以共用一个 I2C 总线。ESP32-C6 在主系统和低功耗系统各有一个 I2C 控制器，其中主系统中的 I2C 控制器既可作为主机又可作为从机（下文以 I2C 指代），低功耗系统中的 I2C 控制器只可作为主机使用，在主系统休眠时仍能工作（下文以 LP\_I2C 指代）。

### 29.1 概述

I2C 是一个两线总线，由 SDA 线和 SCL 线构成。这些线设置为漏极开漏 (open-drain) 输出。因此，I2C 总线上可以挂载多个外设，通常是和一个或多个主机以及一个或多个从机。但同一时刻只有一个主机能占用总线访问一个从机。

主机发出开始信号，即主机在 SCL 为高电平时拉低 SDA 线，代表通讯开始。随后主机通过 SCL 线发出 9 个时钟脉冲，前 8 个脉冲用于传输 7 位地址和 1 个读写位。如果从机地址与该 7 位地址一致，那么从机可以通过在第 9 个脉冲拉低 SDA 线来应答。接下来，根据读 / 写标志位，主机和从机之间可以传输更多的数据。根据应答位 (ACK) 的逻辑电平决定是否停止发送数据。在数据传输中，SDA 线仅在 SCL 线为低电平时才发生变化。当主机完成通讯，发送一个停止信号：主机在 SCL 为高电平时，拉高 SDA 线。如果一次通信中主机既有写操作又有读操作，则主机需在读写操作变化前，发送一个重新开始信号、从机地址和读写标志位。重新开始信号不仅用于一次通信中切换方向，也用于切换设备模式（主机或从机模式）。

### 29.2 主要特性

ESP32-C6 I2C 控制器具有以下几个特点：

- 支持主机模式和从机模式
- 支持多主机和从机通信
- 支持标准模式 (100 Kbit/s)
- 支持快速模式 (400 Kbit/s)
- 支持 7 位以及 10 位地址寻址
- 从机模式下支持拉低 SCL 时钟实现连续数据传输
- 支持可编程数字噪声滤波功能
- 支持从机地址和从机内存或寄存器地址的双寻址模式

## 29.3 I2C 架构




图 29.3-1. I2C 主机基本架构




图 29.3-2. I2C 从机基本架构

I2C 控制器可以工作于主机模式或者从机模式，[I2C\\_MS\\_MODE](#) 寄存器用于模式选择。图 29.3-1 为 I2C 主机基本架构图，图 29.3-2 为 I2C 从机基本架构图。I2C 控制器内部包括的模块主要有：

- 接收和发送存储器 TX/RX RAM：分别用来存储 I2C 要发送和接收到的数据
- 命令控制器 CMD\_Controller：产生 (R)START、STOP、WRITE、READ 和 END 指令
- SCL 时钟控制器 SCL\_FSM：用来产生满足 I2C 协议的 SCL 时钟。图 29.3-3 和图 29.3-4 是 I2C 协议的时序图和对应的参数表。

- SDA 数据控制器 SCL\_MAIN\_FSM: 用来控制 I2C 指令的执行, 和 SDA 线的数据序列, 还控制 ack\_deal 模块生成 ACK 位并检测 SDA 线上 ACK 位的电平
- 串并转换器 DATA\_Shifter: 用来完成串行数据和并行数据之间的转换
- SCL 滤波器 SCL\_Filter: 用于消除 SCL 输入信号上的噪声
- SDA 滤波器 SDA\_Filter: 用于消除 SDA 输入信号上的噪声
- ACK 位控制器 ack\_deal: 在 SCL\_MAIN\_FSM 控制下生成 ACK 位并检测 SDA 线上 ACK 位的电平。

另外, 还有产生 I2C 内部时钟的时钟模块, 以及在 APB 总线和 I2C 模块之间同步的同步模块。

时钟模块的作用是进行时钟源选择、时钟开关和时钟分频。同步模块用来同步不同时钟域之间信号的传输。




图 29.3-3. I2C 协议时序 (引自 [The I2C-bus specification Version 2.1 Fig.31](#))

PARAMETER	SYMBOL	STANDARD-MODE		FAST-MODE		UNIT
		MIN.	MAX.	MIN.	MAX.	
SCL clock frequency	f <sub>SCL</sub>	0	100	0	400	kHz
Hold time (repeated) START condition. After this period, the first clock pulse is generated	t <sub>HD;STA</sub>	4.0	—	0.6	—	μs
LOW period of the SCL clock	t <sub>LOW</sub>	4.7	—	1.3	—	μs
HIGH period of the SCL clock	t <sub>HIGH</sub>	4.0	—	0.6	—	μs
Set-up time for a repeated START condition	t <sub>SU;STA</sub>	4.7	—	0.6	—	μs
Data hold time: for CBUS compatible masters (see NOTE, Section 10.1.3) for I <sup>2</sup> C-bus devices	t <sub>HD;DAT</sub>	5.0 0 <sup>(2)</sup>	— 3.45 <sup>(3)</sup>	— 0 <sup>(2)</sup>	— 0.9 <sup>(3)</sup>	μs μs
Data set-up time	t <sub>SU;DAT</sub>	250	—	100 <sup>(4)</sup>	—	ns
Rise time of both SDA and SCL signals	t <sub>r</sub>	—	1000	20 + 0.1C <sub>b</sub> <sup>(5)</sup>	300	ns
Fall time of both SDA and SCL signals	t <sub>f</sub>	—	300	20 + 0.1C <sub>b</sub> <sup>(5)</sup>	300	ns
Set-up time for STOP condition	t <sub>SU;STO</sub>	4.0	—	0.6	—	μs
Bus free time between a STOP and START condition	t <sub>BUF</sub>	4.7	—	1.3	—	μs

图 29.3-4. I2C 时序参数 (引自 [The I2C-bus specification Version 2.1 Table5](#))

## 29.4 功能描述

正如前文介绍，I2C 总线上可以挂载一个或多个主机以及一个或多个从机。下文中介绍的是 ESP32-C6 I2C 控制器的操作方法，请注意 I2C 总线上其他主机或者从机的操作方法可能与 ESP32-C6 I2C 操作方法不同，具体请参考各个 I2C 控制器的技术规格书。

### 29.4.1 时钟配置

寄存器配置和 TX/RX RAM 部分的时钟域为 APB\_CLK。I2C 主要逻辑部分，包括 SCL\_FSM、SCL\_MAIN\_FSM、SCL\_FILTER、SDA\_FILTER 和 DATA\_SHIFTER 都为 I2C\_SCLK 时钟域。

用户可以通过配置 `PCR_I2C_SCLK_SEL` 选择 I2C\_SCLK 的时钟源：XTAL\_CLK 或 RC\_FAST\_CLK。

- `PCR_I2C_SCLK_EN` 配置为 1 时打开 I2C\_SCLK 的时钟源。
- `PCR_I2C_SCLK_SEL` 为 0 时选择时钟源 XTAL\_CLK。
- `PCR_I2C_SCLK_SEL` 为 1 时选择时钟源 RC\_FAST\_CLK。

选择后的时钟经过小数分频得到 I2C 的工作时钟 I2C\_SCLK，分频系数为：

$$PCR\_I2C\_SCLK\_DIV\_NUM + 1 + \frac{PCR\_I2C\_SCLK\_DIV\_A}{PCR\_I2C\_SCLK\_DIV\_B}$$

根据时序参数的限制，分频后的 I2C\_SCLK 的频率要满足大于 SCL 频率的 20 倍的关系。

### 29.4.2 滤除 SCL 和 SDA 噪声

SCL\_Filter 和 SDA\_Filter 滤波器模块实现方式相同，用于滤除 SCL 及 SDA 输入信号上的噪声。通过配置 `I2C_SCL_FILTER_EN` 以及 `I2C_SDA_FILTER_EN` 寄存器可以开启或关闭滤波器。

以 SCL\_Filter 为例，当使能 SCL\_Filter 功能时，滤波器会连续采样输入信号 SCL，如果输入信号在连续 `I2C_SCL_FILTER_THRES` 个 I2C\_SCLK 时钟周期内保持不变，则输入信号有效，否则输入信号无效。只有有效的输入信号才能通过滤波器。因此，SCL\_Filter 和 SDA\_Filter 滤波器分别会过滤脉冲宽度小于 `I2C_SCL_FILTER_THRES` 和 `I2C_SDA_FILTER_THRES` 个 I2C\_SCLK 时钟周期的线路毛刺。

### 29.4.3 SCL 时钟拉伸

从机模式下，可以通过拉低 SCL 线实现时钟拉伸，在此期间数据传输暂停，可以用来给软件足够的时间处理数据。置位 `I2C_SLAVE_SCL_STRETCH_EN` 位使能 SCL 时钟拉伸功能，配置 `I2C_STRETCH_PROTECT_NUM` 字段来控制 SCL 拉伸后释放的时长以防出现时序错误。出现以下四种情况时从机可以选择拉低 SCL 线实现时钟拉伸：

1. 地址命中：从机模式下，从机地址与主机发送到 SDA 线上的地址相匹配，且读写标志位为 1。
2. 写满：从机模式下，I2C 控制器的 RX RAM 为满。注意，从机在接收少于 FIFO 深度个字节时（ESP32-C6 I2C 的 FIFO 深度为 32 字节），可以不开启时钟拉伸功能；当要接收大于等于 FIFO 深度个字节时，可以通过 FIFO 读取中断写 RAM 的乒乓操作，或者开始时钟拉伸功能，给软件提供处理时间。开启时钟拉伸功能时，必须将 `I2C_RX_FULL_ACK_LEVEL` 置 0，来保证功能正确，否则可能会出现不可预计的后果。
3. 读空：从机模式下，I2C 控制器要发送数据，但 TX RAM 为空。

4. 发送 ACK 时：从机模式下置位 `I2C_SLAVE_BYTE_ACK_CTL_EN`，从机会在发送 ACK 时拉低 SCL。软件在此阶段进行一些操作，如数据校验，并通过配置 `I2C_SLAVE_BYTE_ACK_LVL` 控制将要发送的 ACK 的电平高低。要注意的是，当出现从机接收的 RX RAM 满时，要发送的 ACK 电平将由 `I2C_RX_FULL_ACK_LEVEL` 而不是 `I2C_SLAVE_BYTE_ACK_LVL` 决定。此时同样需要将 `I2C_RX_FULL_ACK_LEVEL` 置 0，以保证 SCL 时钟拉伸功能的正常产生。

产生时钟拉伸时，软件可读取 `I2C_STRETCH_CAUSE` 位获取 SCL 时钟拉伸的原因。置位 `I2C_SLAVE_SCL_STRETCH_CLR` 位关闭 SCL 时钟拉伸。

#### 29.4.4 SCL 空闲时产生 SCL 脉冲

通常情况下，在 I2C 总线空闲时，SCL 线一直为高。ESP32-C6 I2C 支持在 I2C 主机处于空闲状态时，可编程配置产生 SCL 脉冲的功能。这个功能仅在 I2C 控制器作为主机时有效。置位 `I2C_SCL_RST_SLV_EN`，硬件会发送 `I2C_SCL_RST_SLV_NUM` 个 SCL 脉冲，之后 `I2C_SCL_RST_SLV_EN` 位会自动清零。

#### 29.4.5 同步

I2C 的寄存器配置用 APB 时钟，I2C 主模块用 I2C\_SCLK，这之间存在异步处理，需要增加同步的步骤将配置寄存器的值更新进入 I2C 主模块。步骤为先写配置寄存器，再向 `I2C_CONF_UPGRADE` 位写 1。需要通过这种方法更新的配置寄存器详见表 29.4-1。

表 29.4-1. I2C 同步寄存器

配置寄存器	寄存器域	地址
I2C_CTR_REG	<code>I2C_SLV_TX_AUTO_START_EN</code>	0x0004
	<code>I2C_ADDR_10BIT_RW_CHECK_EN</code>	
	<code>I2C_ADDR_BROADCASTING_EN</code>	
	<code>I2C_SDA_FORCE_OUT</code>	
	<code>I2C_SCL_FORCE_OUT</code>	
	<code>I2C_SAMPLE_SCL_LEVEL</code>	
	<code>I2C_RX_FULL_ACK_LEVEL</code>	
	<code>I2C_MS_MODE</code>	
	<code>I2C_TX_LSB_FIRST</code>	
	<code>I2C_RX_LSB_FIRST</code>	
I2C_TO_REG	<code>I2C_TIME_OUT_EN</code>	0x000C
	<code>I2C_TIME_OUT_VALUE</code>	
I2C_SLAVE_ADDR_REG	<code>I2C_ADDR_10BIT_EN</code>	0x0010
	<code>I2C_SLAVE_ADDR</code>	
I2C_FIFO_CONF_REG	<code>I2C_FIFO_ADDR_CFG_EN</code>	0x0018
I2C_SCL_SP_CONF_REG	<code>I2C_SDA_PD_EN</code>	0x0080
	<code>I2C_SCL_PD_EN</code>	
	<code>I2C_SCL_RST_SLV_NUM</code>	
	<code>I2C_SCL_RST_SLV_EN</code>	
I2C_SCL_STRETCH_CONF_REG	<code>I2C_SLAVE_BYTE_ACK_CTL_EN</code>	0x0084
	<code>I2C_SLAVE_BYTE_ACK_LVL</code>	
	<code>I2C_SLAVE_SCL_STRETCH_EN</code>	

I2C_STRETCH_PROTECT_NUM		
I2C_SCL_LOW_PERIOD_REG	I2C_SCL_LOW_PERIOD	0x0000
I2C_SCL_HIGH_PERIOD_REG	I2C_WAIT_HIGH_PERIOD	0x0038
	I2C_HIGH_PERIOD	
I2C_SDA_HOLD_REG	I2C_SDA_HOLD_TIME	0x0030
I2C_SDA_SAMPLE_REG	I2C_SDA_SAMPLE_TIME	0x0034
I2C_SCL_START_HOLD_REG	I2C_SCL_START_HOLD_TIME	0x0040
I2C_SCL_RSTART_SETUP_REG	I2C_SCL_RSTART_SETUP_TIME	0x0044
I2C_SCL_STOP_HOLD_REG	I2C_SCL_STOP_HOLD_TIME	0x0048
I2C_SCL_STOP_SETUP_REG	I2C_SCL_STOP_SETUP_TIME	0x004C
I2C_SCL_ST_TIME_OUT_REG	I2C_SCL_ST_TO_I2C	0x0078
I2C_SCL_MAIN_ST_TIME_OUT_REG	I2C_SCL_MAIN_ST_TO_I2C	0x007C
I2C_FILTER_CFG_REG	I2C_SCL_FILTER_EN	0x0050
	I2C_SCL_FILTER_THRES	
	I2C_SDA_FILTER_EN	
	I2C_SDA_FILTER_THRES	

## 29.4.6 漏级开路输出

SCL 及 SDA 线采用漏级开路的驱动方式。I2C 控制器有两种配置方式实现漏级开路驱动方式：

- 置位 I2C\_SCL\_FORCE\_OUT、I2C\_SDA\_FORCE\_OUT 并配置相应 SCL 及 SDA PAD 的 GPIO\_PINn\_PAD\_DRIVER 寄存器为漏级开路驱动。
- 清零 I2C\_SCL\_FORCE\_OUT 以及 I2C\_SDA\_FORCE\_OUT。

SCL 和 SDA 配置成开漏方式时，从低电平转向高电平的时间会较长，这个转变时间由线上的上拉电阻以及电容共同决定。开漏模式下，I2C 输出频率的占空比受限于 SCL 上拉速度，主要受 SCL 的速度限制。

另外，在 I2C\_SCL\_FORCE\_OUT 和 I2C\_SCL\_PD\_EN 置 1 时，可以强制拉低 SCL 线；在 I2C\_SDA\_FORCE\_OUT 和 I2C\_SDA\_PD\_EN 置 1 时，可以强制拉低 SDA 线。

## 29.4.7 时序参数配置




图 29.4-1. I2C 时序图

图 29.4-1 为实现 I2C 协议的 I2C 主机的时序图，图中的寄存器均用来配置时序参数。I2C 控制器的 START 位、STOP 位、数据保持时间、数据采样时间、SCL 上升沿等待时间等时序均可以通过图 29.4-1 中所示的寄存器进行配置。这些寄存器以模块时钟 (I2C\_SCLK) 为单位，与各时序参数的对应关系为：

1.  $t_{LOW} = (I2C\_SCL\_LOW\_PERIOD + 1) \cdot T_{I2C\_SCLK}$
2.  $t_{HIGH} = (I2C\_SCL\_HIGH\_PERIOD + 1) \cdot T_{I2C\_SCLK}$
3.  $t_{SU:STA} = (I2C\_SCL\_RSTART\_SETUP\_TIME + 1) \cdot T_{I2C\_SCLK}$
4.  $t_{HD:STA} = (I2C\_SCL\_START\_HOLD\_TIME + 1) \cdot T_{I2C\_SCLK}$
5.  $t_r = (I2C\_SCL\_WAIT\_HIGH\_PERIOD + 1) \cdot T_{I2C\_SCLK}$
6.  $t_{SU:STO} = (I2C\_SCL\_STOP\_SETUP\_TIME + 1) \cdot T_{I2C\_SCLK}$
7.  $t_{BUF} = (I2C\_SCL\_STOP\_HOLD\_TIME + 1) \cdot T_{I2C\_SCLK}$
8.  $t_{HD:DAT} = (I2C\_SDA\_HOLD\_TIME + 1) \cdot T_{I2C\_SCLK}$
9.  $t_{SU:DAT} = (I2C\_SCL\_LOW\_PERIOD - I2C\_SDA\_HOLD\_TIME) \cdot T_{I2C\_SCLK}$

根据在何种模式下有意义，下列时序寄存器可分为两组：

- 主机模式：

1. **I2C\_SCL\_START\_HOLD\_TIME**: 生成 I2C 协议中的 start 位时，SDA 信号拉低到 SCL 信号拉低的时间间隔。该时间间隔为 (**I2C\_SCL\_START\_HOLD\_TIME** + 1) 个模块时钟周期。仅控制器工作在主机模式时有意义。
2. **I2C\_SCL\_LOW\_PERIOD**: SCL 低电平持续时间。SCL 低电平时间为 (**I2C\_SCL\_LOW\_PERIOD** + 1) 个模块时钟周期。该寄存器仅在控制器工作在主机模式时有意义。

SCL 低电平时间会在以下情况下延长：

- 当 I2C 为主机时，外设拉低 SCL
  - I2C 控制器执行 END 命令拉低 SCL
  - I2C 为从机时，发生 SCL 时钟拉伸
3. **I2C\_SCL\_WAIT\_HIGH\_PERIOD**: 等待 SCL 线拉高的模块时钟周期数。请确保在该时间内 SCL 线可以完成上拉。否则会导致 SCL 高电平持续时间不可预测。仅控制器工作在主机模式时有意义。
  4. **I2C\_SCL\_HIGH\_PERIOD**: SCL 线拉高后维持高电平的模块时钟周期数。仅控制器工作在主机模式时有意义。当 SCL 线在 **I2C\_SCL\_WAIT\_HIGH\_PERIOD** + 1 个模块时钟内完成上拉，则 SCL 线的频率为：
- $$f_{scl} = \frac{f_{I2C\_SCLK}}{I2C\_SCL\_LOW\_PERIOD + I2C\_SCL\_HIGH\_PERIOD + I2C\_SCL\_WAIT\_HIGH\_PERIOD + 3 + I2C\_SCL\_FILTER\_THRES}$$

其中 3 个时钟周期是对 SCL 进行同步所需的时间，如果打开了 SCL 滤波功能，则还需要加上滤波带来的延迟 **I2C\_SCL\_FILTER\_THRES**。用 **I2C\_SCL\_WAIT\_HIGH\_PERIOD** + 1 个模块时钟模拟的 SCL 上拉时间受到上拉电阻、IO 驱动能力、SCL 线上电容等等的影响，可能出现测试的实际频率和理论频率有偏差的情况。此时可以通过调整 **I2C\_SCL\_WAIT\_HIGH\_PERIOD** 的值来使实际频率和理论频率接近。

- 主机模式和从机模式：

1. **I2C\_SDA\_SAMPLE\_TIME**: SCL 上升沿到采样 SDA 线电平值的时间间隔。推荐设置在 SCL 高电平持续时间的中间值，以保证能够正确采样到 SDA 线上电平。控制器工作在主机模式及从机模式时都有意义。

2. `I2C_SDA_HOLD_TIME`: SDA 输出数据变化与 SCL 下降沿的时间间隔。控制器工作在主机模式及从机模式时都有意义。

根据时序参数的限制，对时序寄存器的配置范围也有约束。

1.  $\frac{f_{I2C\_SCLK}}{f_{SCL}} > 20$
2.  $3 \times f_{I2C\_SCLK} \leq (I2C\_SDA\_HOLD\_TIME - 4) \times f_{APB\_CLK}$
3. `I2C_SDA_HOLD_TIME + I2C_SCL_START_HOLD_TIME > SDA_FILTER_THRES + 3`
4. `I2C_SCL_WAIT_HIGH_PERIOD < I2C_SDA_SAMPLE_TIME < I2C_SCL_HIGH_PERIOD`
5. `I2C_SDA_SAMPLE_TIME < I2C_SCL_WAIT_HIGH_PERIOD + I2C_SCL_START_HOLD_TIME + I2C_SCL_RSTART_SETUP_TIME`
6. `I2C_STRETCH_PROTECT_NUM + I2C_SDA_HOLD_TIME > I2C_SCL_LOW_PERIOD`

## 29.4.8 超时控制

I2C 内部有三种超时控制，分别是对 SCL\_FSM 状态的超时控制、SCL\_MAIN\_FSM 状态的超时控制和对 SCL 线状态的超时控制。其中前两种是一直使能的，第三种是可编程配置的。

当 SCL\_FSM 长时间处于同一状态不变，且时间超过  $2^{I2C_SCL_ST_TO_I2C}$  个时钟周期后，会触发 `I2C_SCL_ST_TO_INT` 中断，状态机会回到空闲状态。`I2C_SCL_ST_TO_I2C` 的配置值最大为 22，即最大在时间超过  $2^{22}$  个 I2C\_SCLK 时钟周期后会产生超时中断。

当 SCL\_MAIN\_FSM 长时间处于同一状态不变，且时间超过  $2^{I2C_SCL_MAIN_ST_TO_I2C}$  个 I2C\_SCLK 时钟周期后，会触发 `I2C_SCL_MAIN_ST_TO_INT` 中断，状态机会回到空闲状态。`I2C_SCL_MAIN_ST_TO_I2C` 的配置值最大为 22，即最大在时间超过  $2^{22}$  个模块时钟后会产生超时中断。

使能 `I2C_TIME_OUT_EN` 打开 SCL 线状态的超时控制。当 SCL 线状态长时间维持同一电平不变，且时间超过  $2^{I2C_TIME_OUT_VALUE}$  后，会触发 `I2C_TIME_OUT_INT` 中断，I2C 总线回到空闲状态。

## 29.4.9 指令配置

I2C 控制器工作于主机模式时，CMD\_Controller 会依次从八个命令寄存器中读出命令并按照命令来控制 SCL\_FSM 及 SCL\_MAIN\_FSM。




图 29.4-2. I2C 命令寄存器结构

命令寄存器只在 I2C 控制器工作于主机模式时才有效，其内部结构如图 29.4-2 所示。命令寄存器的参数为：

1. CMD\_DONE: 命令执行完成标识。每条命令执行完硬件会将对应命令寄存器中的 CMD\_DONE 置 1。软件可以通过读取每条命令的 CMD\_DONE 位来判断该命令是否执行完毕。每次更新命令时，软件需要将 CMD\_DONE 位清零。
2. op\_code: 命令编码，共有五种命令：
  - WRITE: op\_code 等于 1 时为 WRITE 命令，该命令指示 I2C 控制器向从机发送从机地址、被访问的寄存器地址（仅限双寻址模式）、数据。
  - STOP: op\_code 等于 2 时为 STOP 命令，该命令指示 I2C 控制器发送 I2C 协议中的 STOP 位。此条命令也标识本次命令序列执行完成，CMD\_Controller 将会停止取指令。软件再次启动 CMD\_Controller 后，会重新从命令寄存器 0 开始去取指令。
  - READ: op\_code 等于 3 时为 READ 命令，该命令指示 I2C 控制器从从机读取数据。
  - END: op\_code 等于 4 时为 END 命令，该命令指示 I2C 控制器将 SCL 信号拉低，暂停 I2C 通信。该命令也标识本次命令序列执行完成，CMD\_Controller 将会停止取指令。软件在更新命令寄存器和 RAM 数据后可重新启动 CMD\_Controller，继续进行 I2C 协议传输。再次启动后 CMD\_Controller 会重新从命令寄存器 0 开始去取指令。
  - RSTART: op\_code 等于 6 时为 RSTART 命令，该命令指示 I2C 控制器发送 I2C 协议中的 START 位或 RESTART 位。
3. ack\_value: 该位设置读操作时 I2C 控制器在 I2C 协议中的 ACK 位发送的电平值。RSTART、STOP、END、WRITE 命令中该位没有意义。
4. ack\_exp: 该位用于设置写操作时 I2C 控制器在 I2C 协议中的 ACK 位期望接收的电平值。RSTART、STOP、END、READ 命令中该位没有意义。
5. ack\_check\_en: 该位使能写操作中 I2C 控制器检查从机发送的 ACK 位电平与命令中的 ack\_exp 是否一致。如果接收的 ACK 值与 WRITE 命令中的 ack\_exp 电平不一致时，I2C 主机会产生 I2C\_NACK\_INT 中断，停止发送数据并产生 STOP。此位为 1 时，检测从机发送的 ACK 位电平；此位为 0 时，不检测从机发送的 ACK 位电平。RSTART、STOP、END、READ 命令中该位没有意义。
6. byte\_num: 读写数据的长度（单位字节），最大为 255，最小为 1。RSTART、STOP、END 命令中 byte\_num 无意义。

每次命令序列的执行都是从命令寄存器 0 开始，到 STOP 或 END 命令结束。所以需要保证每个命令序列中必须有 STOP 或 END 命令。

一次完整的 I2C 协议传输应该起始于 START 命令，结束于 STOP 命令。可通过 END 命令将一次 I2C 协议传输分为多个命令序列来完成。每个命令序列可以改变数据传输的方向、时钟频率、从机地址和数据长度等。这样可以弥补 RAM 大小不足的问题，也可以实现更灵活的 I2C 通信。

## 29.4.10 TX/RX RAM 数据存储

TX/RX RAM 大小均为  $32 \times 8$  位。TX RAM 和 RX RAM 均可以通过 FIFO 和直接地址 (non-FIFO) 两种方式访问。将 `I2C_NONFIFO_EN` 位设置成 0，为 FIFO 方式；`I2C_NONFIFO_EN` 位设置成 1 时为直接地址方式。

TX RAM 用于存储 I2C 控制器需要发送的数据。在 I2C 通信的过程中，当 I2C 控制器需要发送数据时（不包括 ACK 位响应），会依次读出 TX RAM 中的数据并串行输出到 SDA 线上。当 I2C 控制器工作于主机模式时，所有需要发送给从机的数据都必须按照发送顺序依次存储在 TX RAM 中。包括被访问的从机地址、读写标志位、被访问的寄存器地址（仅限双地址寻址模式下）、写数据。当 I2C 控制器工作于从机模式时，TX RAM 中只存放写数据。

TX RAM 可被 CPU 读写。CPU 可通过两种方式写 TX RAM: FIFO 访问和直接地址访问。FIFO 访问方式是通过固定地址 `I2C_DATA_REG` 写 TX RAM，硬件自动进行 TX RAM 写地址自增。直接地址访问是通过地址段 (`I2C 基地址` + 0x100) ~ (`I2C 基地址` + 0x17C) 直接访问 TX RAM。TX RAM 的每一个字节占据一个字 (word) 的地址。因此，第一个字节访问地址为 `I2C 基地址` + 0x100，第二字节访问地址为 `I2C 基地址` + 0x104，第三字节访问地址为 `I2C 基地址` + 0x108，以此类推。CPU 只可通过直接地址访问方式读 TX RAM，且 CPU 可以通过直接地址读回写入到 TX RAM 的字节。读 TX RAM 的地址和写 TX RAM 的地址相同。

RX RAM 存储的是 I2C 通信过程中，I2C 控制器接收到的数据。当 I2C 控制器工作于从机模式时，主机发送的从机地址及被访问的寄存器地址（仅限双地址寻址模式下）都不会存储在 RX RAM 中。软件可以在 I2C 通信结束后，读出 RX RAM 的值。

RX RAM 只可被 CPU 读。CPU 可通过两种方式读 RX RAM: FIFO 访问和直接地址访问。FIFO 访问方式是通过固定地址 `I2C_DATA_REG` 读 RX RAM，硬件自动完成 RX RAM 读地址自增。直接地址访问是通过地址段 (`I2C 基地址` + 0x180) ~ (`I2C 基地址` + 0x1FC) 直接访问 RX RAM。RX RAM 的每一个字节占据一个字的地址。因此，第一个字节访问地址为 `I2C 基地址` + 0x180，第二字节访问地址为 `I2C 基地址` + 0x184，第三字节访问地址为 `I2C 基地址` + 0x188，以此类推。

在 FIFO 模式下可以对 TX RAM 进行乒乓操作，来实现发送大于 FIFO 深度的数据。置位 `I2C_FIFO_PRT_EN`，当 RAM 中剩下的待发送数据字节数小于 `I2C_TXFIFO_WM_THRHD` 时，会产生 `I2C_TXFIFO_WM_INT` 中断。软件收到中断后，继续向 `I2C_DATA_REG` (主机) 中写数。需要保证向 TX RAM 写数或更新数据的操作提前于 I2C 发送数据的动作，否则会产生不可预计的后果。

在 FIFO 模式下也可以对 RX RAM 进行乒乓操作，来实现接收大于 FIFO 深度的数据。置位 `I2C_FIFO_PRT_EN`，将 `I2C_RX_FULL_ACK_LEVEL` 置 0。当 RAM 中收到的数据字节数大于等于 `I2C_RXFIFO_WM_THRHD` (从机) 时，会产生 `I2C_RXFIFO_WM_INT` 中断。软件收到中断后，从 `I2C_DATA_REG` (从机) 中读数。

## 29.4.11 数据转换

DATA\_Shifter 模块用于串并转换，当 I2C 发送数据时，将 TX RAM 中的字节数据转化成比特流；当 I2C 接收数据时，将比特流转化成字节数据并存入 RX RAM。`I2C_RX_LSB_FIRST` 和 `I2C_TX_LSB_FIRST` 用于配置最高有效位或最低有效位的优先储存或传输。

## 29.4.12 寻址模式

ESP32-C6 I2C 支持 7 位寻址模式和 10 位寻址模式，7 位寻址和 10 位寻址可结合使用。除此之外，ESP32-C6 I2C 还支持双地址寻址模式。

假设从机地址为 `SLV_ADDR`。ESP32-C6 I2C 控制器可以使用 7 位寻址 (`SLV_ADDR[6:0]`)，也可以使用 10 位寻址 (`SLV_ADDR[9:0]`)。

对于主机模式而言，7 位寻址下只要发送一个字节地址段 `SLV_ADDR[6:0]` 和读写标志。7 位寻址模式下，有一种特殊情况是广播寻址。在从机中，将 `I2C_ADDR_BROADCASTING_EN` 置 1，开启广播寻址模式。当接收到主机发送的地址为广播地址 (0x00) 且读写标志位为 0 时，此时无论从机自己的地址是多少，都会响应主机。

10 位寻址需要发送两字节地址段。第一个要发送的数是从机地址的第一个 7 位 `slave_addr_first_7bits` 和读写标志，`slave_addr_first_7bits` 的值应该配置为 (`0x78 | SLV_ADDR[9:8]`)。第二个要发送的数是 `slave_addr_second_byte`，`slave_addr_second_byte` 的值为 `SLV_ADDR[7:0]`。在从机中，可以通过配置 `I2C_ADDR_10BIT_EN` 寄存器开启 10 位寻址模式。`I2C_SLAVE_ADDR` 用于配置 I2C 从机地址。`I2C_SLAVE_ADDR[14:7]` 的值应配置为 `SLV_ADDR[7:0]`，`I2C_SLAVE_ADDR[6:0]` 的值应配置为 (`0x78 | SLV_ADDR[9:8]`)。由于 10 位从机地址比 7 位地址多一个字节，所以 WRITE 命令对应的 `byte_num` 以及 RAM 中数据数量都相应增加 1。详细说明可参考 [编程示例](#)。

控制器处于从机模式时，还支持双地址寻址模式。双地址的第一个地址是 I2C 从机地址，第二个地址是 I2C 从机的内存地址。双地址模式下，RAM 必须采用 non-FIFO 方式访问。通过置位 `I2C_FIFO_ADDR_CFG_EN` 来使能双地址访问功能。当从机接收到的从机地址和内部配置的从机地址不一致时，会产生 `I2C_SLAVE_ADDR_UNMATCH` 中断。

### 29.4.13 10 位寻址的读写标志位检查

在 10 位寻址模式下，将 `I2C_ADDR_10BIT_RW_CHECK_EN` 置 1，会对发送的第一个数 `slave_addr_first_7bits` 和读写标志做检查。当读写标志不是写，此时与协议不符合，会结束传输。若不打开此功能，当读写标志不是写，还能支持继续传输，但可能出现传输错误。

### 29.4.14 启动控制器

对于主机，配置成主机模式和命令寄存器等相关配置后，通过向 `I2C_TRANS_START` 写 1，启动主机解析，执行命令序列。一组命令总是从命令寄存器 0 开始，顺序执行到 STOP 或者 END 命令。当另一组命令需要从命令寄存器 0 开始执行时，需要重新向 `I2C_TRANS_START` 写 1 来更新命令。

对于从机，有两种启动方式：

- 置位 `I2C_SLV_TX_AUTO_START_EN`，则从机会在被主机寻址后自动启动传输；
- 清零 `I2C_SLV_TX_AUTO_START_EN`，且在每次接收传输前必须置位 `I2C_TRANS_START`。

## 29.5 LP\_I2C 和 I2C 的功能差异

LP\_I2C 可以作为主机在主系统休眠时和外部设备通信，它包含所有 ESP32-C6 I2C 主机部分的功能，但不包含任何 ESP32-C6 I2C 从机部分的功能。LP\_I2C 不包含任何与从机功能相关的寄存器，详细的寄存器列表见 [29.8.2 LP\\_I2C 寄存器列表](#)。

LP\_I2C 和 I2C 主机在设计上的区别有下列几点：

- LP\_I2C 中 TX/RX RAM 为 16x8 位大小，即 TX/RX FIFO 深度变为 16 字节；
- LP\_I2C 的 APB\_CLK 的时钟源为 CLK\_AON\_FAST。通过配置 `LP_I2C_SCLK_SEL` 选择 I2C\_SCLK 的时钟源。`LP_I2C_SCLK_SEL` 为 0 时选择时钟源 `CLK_ROOT_FAST`，`LP_I2C_SCLK_SEL` 为 1 时选择时钟源 `CLK_XTALD2`。配置 `LP_EXT_I2C_CK_EN` 为高电平来使能 I2C\_SCLK 的时钟源。时钟频率发生变化时要注意对时序寄存器做出相应调整。

LP\_I2C 的编程示例参见 [29.6](#) 中的主机部分。

## 29.6 编程示例

本节提供一些典型通信场景的编程示例。ESP32-C6 中有两个 I2C 控制器，为了便于描述，下文所有图示中的 I2C 主机和从机都假定为 ESP32-C6 I2C 外设控制器。

### 29.6.1 I2C 主机写入从机，7 位寻址，单次命令序列

### 29.6.1.1 场景介绍




图 29.6-1. I2C 主机写 7 位寻址的从机

图 29.6-1 为 I2C 主机采用 7 位寻址写 N 个字节数据到 I2C 从机的寄存器或 RAM。如图 29.6-1 所示，主机 RAM 中第一个字节数据为 7 位从机地址 + 1 位读写标志位，其中读写标志位为 0 时表示写操作，接下来的连续空间存储待发送的数据。cmd 框中包含了相应的命令序列。

对于主机，在软件配置好命令序列以及 RAM 数据后，置位 `I2C_TRANS_START` 寄存器启动控制器进行数据传输。控制器的行为可分为四步：

1. 等待 SCL 线为高电平，以避免 SCL 线被其他主机或者从机占用。
2. 通过发送 START 位来执行 RSTART 命令。
3. 执行 WRITE 命令从 RAM 的首地址开始取出 N+1 个字节并依次发送给从机，其中第一个字节为地址。
4. 发送 STOP。当 I2C 主机完成 STOP 位的传输后，会产生 `I2C_TRANS_COMPLETE_INT` 中断。

### 29.6.1.2 配置示例

1. 参照章节 29.4.7，配置 I2C 主机和 I2C 从机的时序参数寄存器。
2. 设置 `I2C_MS_MODE`（主机）为 1，`I2C_MS_MODE`（从机）为 0。
3. 向 `I2C_CONF_UPDATE`（主机）和 `I2C_CONF_UPDATE`（从机）写 1 来同步寄存器。
4. 配置 I2C 主机的指令寄存器。

指令寄存器	op_code	ack_value	ack_exp	ack_check_en	byte_num
<code>I2C_COMMAND0</code> （主机）	RSTART	—	—	—	—
<code>I2C_COMMAND1</code> （主机）	WRITE	ack_value	ack_exp	1	N+1
<code>I2C_COMMAND2</code> （主机）	STOP	—	—	—	—

5. 参考章节 29.4.10，向 I2C 主机的 TX RAM 写入从机地址和要发送的数据。可选 FIFO 方式和直接访问方式。
6. 在 `I2C_SLAVE_ADDR_REG`（从机）的 `I2C_SLAVE_ADDR`（从机）设置 I2C 从机的地址。

7. 向 `I2C_CONF_UPGRADE` (主机) 和 `I2C_CONF_UPGRADE` (从机) 写 1 来同步寄存器。
8. 向 `I2C_TRANS_START` (主机) 和 `I2C_TRANS_START` (从机) 位写 1 开始传输。
9. I2C 从机比较 I2C 主机发送的从机地址和自己的 `I2C_SLAVE_ADDR` (从机), 当 I2C 主机 `WRITE` 命令中的 `ack_check_en` (主机) 配置为 1 时, I2C 主机会在发送完每个字节之后进行 ACK 检测。若 `ack_check_en` 配置为 0, 则不会对 ACK 检测, 会默认为匹配。
  - 匹配: 接收的 ACK 值与 `WRITE` 命令中的 `ack_exp` (主机) 电平一致, 传输继续。
  - 不匹配: 接收的 ACK 值与 `WRITE` 命令中的 `ack_exp` (主机) 电平不一致, I2C 主机产生 `I2C_NACK_INT` (主机) 中断, 停止发送数据并且产生 STOP。
10. I2C 主机发送数据, 并根据 `ack_check_en` (主机) 的配置决定是否对 ACK 信号进行检测。
11. 若发送数据 N 大于 TX FIFO 深度, 在 FIFO 模式下可以对 I2C 主机的 TX RAM 进行乒乓操作, 具体做法参考章节 [29.4.10](#)。
12. 若接收数据 N 大于 RX FIFO 深度, 在 FIFO 模式下可以对 I2C 从机的 RX RAM 进行乒乓操作, 具体做法参考章节 [29.4.10](#)。

若接收数据 N 大于 RX FIFO 深度, 另一种处理方式是置位 `I2C_SLAVE_SCL_STRETCH_EN` (从机) 使能 SCL 时钟拉伸, 同时将 `I2C_RX_FULL_ACK_LEVEL` 置 0。RX RAM 满时会产生 `I2C_SLAVE_STRETCH_INT` (从机) 中断。此时 I2C 从机会将 SCL 拉低, 软件在此期间可以读取数据。等完成操作后再将 `I2C_SLAVE_STRETCH_INT_CLR` (从机) 置 1 清除中断, 并将 `I2C_SLAVE_SCL_STRETCH_CLR` (从机) 置 1 释放 SCL 总线。

13. 当整个传输正常结束, I2C 主机执行 STOP 命令, 并产生 `I2C_TRANS_COMPLETE_INT` (主机) 中断。

## 29.6.2 I2C 主机写入从机, 10 位寻址, 单次命令序列

### 29.6.2.1 场景介绍




图 29.6-2. I2C 主机写 10 位寻址的从机

图 29.6-2 为 I2C 主机写 N 个字节到 10 位地址 I2C 从机的配置图。整个配置和传输过程都和 29.6.1 中类似, 除了在传输的开始主机在 10 位寻址模式下需要发送两字节地址段。由于 10 位从机地址比 7 位地址多一个字节,

所以 WRITE 命令对应的 byte\_num 以及 TX RAM 中数据数量都相应增加 1。

### 29.6.2.2 配置示例

1. 设置 I2C\_MS\_MODE (主机) 为 1, I2C\_MS\_MODE (从机) 为 0。
2. 向 I2C\_CONF\_UPGRADE (主机) 和 I2C\_CONF\_UPGRADE (从机) 写 1 来同步寄存器。
3. 配置 I2C 主机的指令寄存器。

指令寄存器	op_code	ack_value	ack_exp	ack_check_en	byte_num
I2C_COMMAND0 (主机)	RSTART	—	—	—	—
I2C_COMMAND1 (主机)	WRITE	ack_value	ack_exp	1	N+2
I2C_COMMAND2 (主机)	STOP	—	—	—	—

4. 在 I2C\_SLAVE\_ADDR\_REG (从机) 的 I2C\_SLAVE\_ADDR (从机) 设置 I2C 从机的 10 位从机地址，并将 I2C\_ADDR\_10BIT\_EN (从机) 置 1 使能 10 位寻址模式。
5. 向 I2C 主机的 TX RAM 写入从机地址和要发送的数据，第一个地址字节是 ((0x78 | I2C\_SLAVE\_ADDR[9:8])«1)|R/W，第二个地址字节是 I2C\_SLAVE\_ADDR[7:0]。之后就是要发送的数据，可选 FIFO 方式和直接访问方式。
6. 向 I2C\_CONF\_UPGRADE (主机) 和 I2C\_CONF\_UPGRADE (从机) 写 1 来同步寄存器。
7. 向 I2C\_TRANS\_START (主机) 和 I2C\_TRANS\_START (从机) 位写 1 开始传输。
8. I2C 从机比较 I2C 主机发送的从机地址和自己的 I2C\_SLAVE\_ADDR (从机)，当 I2C 主机 WRITE 命令中的 ack\_check\_en (主机) 配置为 1 时，I2C 主机会在发送完每个字节之后进行 ACK 检测。若 ack\_check\_en 配置为 0，则不会对 ACK 检测，会默认认为匹配。
  - 匹配：接收的 ACK 值与 WRITE 命令中的 ack\_exp (主机) 电平一致，传输继续。
  - 不匹配：接收的 ACK 值与 WRITE 命令中的 ack\_exp (主机) 电平不一致，I2C 主机产生 I2C\_NACK\_INT (主机) 中断，停止发送数据并且产生 STOP。
9. I2C 主机发送数据，并根据 ack\_check\_en (主机) 的配置判断是否进行 ACK 检测。
10. 若发送数据 N 大于 TX FIFO 深度，在 FIFO 模式下可以对 I2C 主机的 TX RAM 进行乒乓操作，具体做法参考章节 [29.4.10](#)。
11. 若接收数据 N 大于 RX FIFO 深度，在 FIFO 模式下可以对 I2C 从机的 RX RAM 进行乒乓操作，具体做法参考章节 [29.4.10](#)。
 

若接收数据 N 大于 RX FIFO 深度，另一种处理方式是置位 I2C\_SLAVE\_SCL\_STRETCH\_EN (从机) 使能 SCL 时钟拉伸，同时将 I2C\_RX\_FULL\_ACK\_LEVEL 置 0。RX RAM 满时会产生 I2C\_SLAVE\_STRETCH\_INT (从机) 中断。此时 I2C 从机会将 SCL 拉低，软件在此期间可以读取数据。等完成操作后再将 I2C\_SLAVE\_STRETCH\_INT\_CLR (从机) 置 1 清除中断，并将 I2C\_SLAVE\_SCL\_STRETCH\_CLR (从机) 置 1 释放 SCL 总线。
12. 当整个传输正常结束，I2C 主机执行 STOP 命令，并产生 I2C\_TRANS\_COMPLETE\_INT (主机) 中断。

### 29.6.3 I2C 主机写入从机，7 位双地址寻址，单次命令序列

### 29.6.3.1 场景介绍




图 29.6-3. I2C 主机写 7 位双地址寻址从机

图29.6-3 为 I2C 主机采用 7 位双寻址模式写 N 个字节数据到 I2C 从机的寄存器或 RAM 的值。整个配置和传输过程都和章节 29.6.1 中类似，区别是传输的开始主机在 7 位双寻址模式下需要发送两个字节。双地址的第一个地址是 7 位从机地址，第二个地址是 I2C 从机的内存地址（即图 29.6-3 中的 addrM）。双地址模式下，RX RAM 必须采用 non-FIFO 方式访问。另一个区别是，I2C 从机将接收到的数据 byte0 ~ byte(N-1) 从 RX RAM 中的 addrM 开始依次存储，addrM 就是主机发送的 I2C 内存地址。当超出地址 31 后会从地址 0 开始继续存储。

### 29.6.3.2 配置示例

1. 设置 `I2C_MS_MODE` (主机) 为 1, `I2C_MS_MODE` (从机) 为 0。
2. 设置 `I2C_FIFO_ADDR_CFG_EN` (从机) 为 1 来使能双寻址模式。
3. 向 `I2C_CONF_UPGRADE` (主机) 和 `I2C_CONF_UPGRADE` (从机) 写 1 来同步寄存器。
4. 配置 I2C 主机的指令寄存器。

指令寄存器	op_code	ack_value	ack_exp	ack_check_en	byte_num
<code>I2C_COMMAND0</code> (主机)	RSTART	—	—	—	—
<code>I2C_COMMAND1</code> (主机)	WRITE	ack_value	ack_exp	1	N+2
<code>I2C_COMMAND2</code> (主机)	STOP	—	—	—	—

5. 向 I2C 主机的 TX RAM 写入从机地址和要发送的数据，可以用 FIFO 方式或直接访问方式。
6. 在 `I2C_SLAVE_ADDR_REG` (从机) 的 `I2C_SLAVE_ADDR` (从机) 设置 I2C 从机的地址。
7. 向 `I2C_CONF_UPGRADE` (主机) 和 `I2C_CONF_UPGRADE` (从机) 写 1 来同步寄存器。
8. 向 `I2C_TRANS_START` (主机) 和 `I2C_TRANS_START` (从机) 位写 1 开始传输。
9. I2C 从机比较 I2C 主机发送的从机地址和自己的 `I2C_SLAVE_ADDR` (从机)，当 I2C 主机 WRITE 命令中的 `ack_check_en` (主机) 配置为 1 时，I2C 主机会在发送完每个字节之后进行 ACK 检测。若 `ack_check_en` 配置为 0，则不会对 ACK 检测，会默认为匹配。

- 匹配：接收的 ACK 值与 WRITE 命令中的 ack\_exp（主机）电平一致，传输继续。
  - 不匹配：接收的 ACK 值与 WRITE 命令中的 ack\_exp（主机）电平不一致，I2C 主机产生 I2C\_NACK\_INT（主机）中断，停止发送数据并且产生 STOP。
10. I2C 从机接收到 I2C 主机发送的内存地址，完成 RX RAM 的地址偏移。
  11. I2C 主机发送数据，并根据 ack\_check\_en（主机）的配置判断是否进行 ACK 检测。
  12. 若发送数据 N 大于 TX FIFO 深度，在 FIFO 模式下可以对 I2C 主机的 TX RAM 进行乒乓操作，具体做法参考章节 [29.4.10](#)。
  13. 若接收数据 N 大于 RX FIFO 深度，置位 I2C\_SLAVE\_SCL\_STRETCH\_EN（从机）使能 SCL 时钟拉伸，同时将 I2C\_RX\_FULL\_ACK\_LEVEL 置 0。RX RAM 满时会产生 I2C\_SLAVE\_STRETCH\_INT（从机）中断。此时 I2C 从机会将 SCL 拉低，软件在此期间可以读取数据。等完成操作后再将 I2C\_SLAVE\_STRETCH\_INT\_CLR（从机）置 1 清除中断，并将 I2C\_SLAVE\_SCL\_STRETCH\_CLR（从机）置 1 释放 SCL 总线。
  14. 当整个传输正常结束，I2C 主机执行 STOP 命令，并产生 I2C\_TRANS\_COMPLETE\_INT（主机）中断。

#### 29.6.4 I2C 主机写入从机，7 位寻址，多次命令序列

### 29.6.4.1 场景介绍




图 29.6-4. I2C 主机分段写 7 位寻址的从机

RAM 的大小只有 TX/RX FIFO 深度，当进行大量的数据传输时，建议使用多次命令序列进行分段传输。每次命令序列以 END 命令结束。当控制器执行 END 命令时，将拉低 SCL 线，软件此时可以更新命令序列寄存器和 RAM 的内容以用于下一次命令序列的传输。

以两段和三段传输为例，如图 29.6-4 所示为 I2C 主机分成三段或者两段写从机。配置 I2C 主机的命令序列如第一段所示，并且在主机的 RAM 中准备好数据，置位 `I2C_TRANS_START`，I2C 主机即开始数据传输。在执行到 END 命令后，I2C 主机会关闭 SCL 时钟，并将 SCL 线拉低来防止其他设备占用 I2C 总线。此时控制器产生 `I2C_END_DETECT_INT` 中断。

在检测到 `I2C_END_DETECT_INT` 中断后，软件可以更新命令序列以及 RAM 中的内容如第二段所示，并清除 `I2C_END_DETECT_INT` 中断。当第二段中 cmd1 为 STOP 时，不需要第三段，即为两段写从机。置位 `I2C_TRANS_START` 后，I2C 主机继续发送数据，并在最后发送 STOP 位。

当为三段写从机时，I2C 主机在第二段发送完数据，并检测到 I2C 主机的 `I2C_END_DETECT_INT` 中断后，即可配置 cmd 如第三段所示。置位 `I2C_TRANS_START` 后，I2C 主机即产生 STOP 位，从而停止传输。

请注意，在两个分段之间，I2C 总线上的其他主机设备不会占用总线。只有在发送了 STOP 命令后总线才会被

释放。任何情况下，置位 `I2C_FSM_RST` 可复位 I2C 控制器，该寄存器硬件自清 `I2C_FSM_RST`。

### 29.6.4.2 配置示例

1. 设置 `I2C_MS_MODE` (主机) 为 1, `I2C_MS_MODE` (从机) 为 0。
2. 向 `I2C_CONF_UPGRADE` (主机) 和 `I2C_CONF_UPGRADE` (从机) 写 1 来同步寄存器。
3. 配置 I2C 主机的指令寄存器。

指令寄存器	op_code	ack_value	ack_exp	ack_check_en	byte_num
<code>I2C_COMMAND0</code> (主机)	RSTART	—	—	—	—
<code>I2C_COMMAND1</code> (主机)	WRITE	ack_value	ack_exp	1	N+1
<code>I2C_COMMAND2</code> (主机)	END	—	—	—	—

4. 参考章节 29.4.10，向 I2C 主机的 TX RAM 写入从机地址和要发送的数据。可选 FIFO 方式和直接访问方式。
5. 在 `I2C_SLAVE_ADDR_REG` (从机) 的 `I2C_SLAVE_ADDR` (从机) 设置 I2C 从机的地址。
6. 向 `I2C_CONF_UPGRADE` (主机) 和 `I2C_CONF_UPGRADE` (从机) 写 1 来同步寄存器。
7. 向 `I2C_TRANS_START` (主机) 和 `I2C_TRANS_START` (从机) 位写 1 开始传输。
8. I2C 从机比较 I2C 主机发送的从机地址和自己的 `I2C_SLAVE_ADDR` (从机)，当 I2C 主机 WRITE 命令中的 `ack_check_en` (主机) 配置为 1 时，I2C 主机会在发送完每个字节之后进行 ACK 检测。若 `ack_check_en` 配置为 0，则不会对 ACK 检测，会默认为匹配。
  - 匹配：接收的 ACK 值与 WRITE 命令中的 `ack_exp` (主机) 电平一致，传输继续。
  - 不匹配：接收的 ACK 值与 WRITE 命令中的 `ack_exp` (主机) 电平不一致，I2C 主机产生 `I2C_NACK_INT` (主机) 中断，停止发送数据并且产生 STOP。
9. I2C 主机发送数据，并根据 `ack_check_en` (主机) 配置的不同进行或不进行 ACK 检测。
10. 等到 `I2C_END_DETECT_INT` (主机) 中断产生后，设置 `I2C_END_DETECT_INT_CLR` (主机) 为 1 来清除中断。
11. 更新 I2C 主机的指令寄存器。

指令寄存器	op_code	ack_value	ack_exp	ack_check_en	byte_num
<code>I2C_COMMAND0</code> (主机)	WRITE	ack_value	ack_exp	1	M
<code>I2C_COMMAND1</code> (主机)	END/STOP	—	—	—	—

12. 向 I2C 主机的 TX RAM 写入 M 个要发送的数据，可以用 FIFO 方式或直接访问方式。
13. 向 `I2C_TRANS_START` (主机) 位写 1 开始传输，并重复步骤 9 的流程。
14. 若指令为 STOP，I2C 主机执行 STOP 命令结束传输，并产生 `I2C_TRANS_COMPLETE_INT` (主机) 中断。
15. 若 `I2C_COMMAND1` (主机) 的指令为 END，则重复步骤 10。
16. 更新 I2C 主机的指令寄存器。

指令寄存器	op_code	ack_value	ack_exp	ack_check_en	byte_num
<code>I2C_COMMAND1</code> (主机)	STOP	—	—	—	—

17. 向 I2C\_TRANS\_START (主机) 位写 1 开始传输。
18. I2C 主机执行 STOP 命令结束传输，并产生 I2C\_TRANS\_COMPLETE\_INT (主机) 中断。

## 29.6.5 I2C 主机读取从机，7 位寻址，单次命令序列

### 29.6.5.1 场景介绍




图 29.6-5. I2C 主机读 7 位寻址的从机

图 29.6-5 I2C 主机从 7 位寻址 I2C 从机读取 N 个字节数据的寄存器或 RAM 的值。cmd1 为 WRITE 命令，I2C 主机会将 I2C 从机的地址发送出去。该命令发送的字节是 7 位 I2C 从机地址以及读写标志位。读写标志位为 1 表示读操作。I2C 从机在地址匹配成功之后即开始发送数据给 I2C 主机。I2C 主机根据 READ 命令中设置的 ack\_value，在接收完一个字节的数据之后回复 ACK。

图 29.6-5 中 READ 分成两次，I2C 主机对 cmd2 中 N-1 个数据均回复 ACK，对 cmd3 中的数据即传输的最后一个数据回复 NACK，实际使用时可以根据需要进行配置。在存储接收的数据时，I2C 主机从 RX RAM 的首地址开始存储，即为图中红色 byte0 存储的位置。

### 29.6.5.2 配置示例

1. 设置 I2C\_MS\_MODE (主机) 为 1, I2C\_MS\_MODE (从机) 为 0。
2. 推荐将 I2C\_SLAVE\_SCL\_STRETCH\_EN (从机) 置 1，以便 I2C 从机在需要发送数据时可以先把 SCL 拉低来给软件向 I2C 从机的 TX RAM 中写数据提供时间，否则 I2C 从机需要在主机开始传输前准备好数据。以下配置流程均按照 I2C\_SLAVE\_SCL\_STRETCH\_EN (从机) 为 1 的情况进行。
3. 向 I2C\_CONF\_UPDATE (主机) 和 I2C\_CONF\_UPDATE (从机) 写 1 来同步寄存器。

4. 配置 I2C 主机的指令寄存器。

指令寄存器	op_code	ack_value	ack_exp	ack_check_en	byte_num
I2C_COMMAND0 (主机)	RSTART	—	—	—	—
I2C_COMMAND1 (主机)	WRITE	0	0	1	1
I2C_COMMAND2 (主机)	READ	0	0	1	N-1
I2C_COMMAND3 (主机)	READ	1	0	1	1
I2C_COMMAND4 (主机)	STOP	—	—	—	—

5. 参考章节 29.4.10，向 I2C 主机的 TX RAM 写入从机地址。可选 FIFO 方式和直接访问方式。

6. 在 I2C\_SLAVE\_ADDR\_REG (从机) 的 I2C\_SLAVE\_ADDR (从机) 设置 I2C 从机的地址。

7. 向 I2C\_CONF\_UPGATE (主机) 和 I2C\_CONF\_UPGATE (从机) 写 1 来同步寄存器。

8. 向 I2C\_TRANS\_START (主机) 写 1 开始主机的传输。

9. 参考章节 29.4.14，启动从机的传输。

10. I2C 从机比较 I2C 主机发送的从机地址和自己的 I2C\_SLAVE\_ADDR (从机)，当 I2C 主机 WRITE 命令中的 ack\_check\_en (主机) 配置为 1 时，I2C 主机会在发送完每个字节之后进行 ACK 检测。若 ack\_check\_en 配置为 0，则不会对 ACK 检测，会默认为匹配。

- 匹配：接收的 ACK 值与 WRITE 命令中的 ack\_exp (主机) 电平一致，传输继续。
- 不匹配：接收的 ACK 值与 WRITE 命令中的 ack\_exp (主机) 电平不一致，I2C 主机产生 I2C\_NACK\_INT (主机) 中断，停止发送数据并且产生 STOP。

11. 等待 I2C\_SLAVE\_STRETCH\_INT (从机)，读取 I2C\_STRETCH\_CAUSE 的值为 0，此时从机地址与 SDA 线上发送的地址相匹配，且从机要发送数据。

12. 参考章节 29.4.10，向 I2C 从机的 TX RAM 写入要发送的数据。可选 FIFO 方式和直接访问方式。

13. 将 I2C\_SLAVE\_SCL\_STRETCH\_CLR (从机) 置 1，释放 SCL 总线。

14. I2C 从机发送数据，I2C 主机会根据当前 READ 指令对应的 ack\_check\_en (主机) 配置的不同进行或不进行 ACK 检测。

15. 若 I2C 主机要读取的数超过 I2C 从机的 TX FIFO 深度，当发送数据全部发完，在 I2C 从机的 TX RAM 空时产生 I2C\_SLAVE\_STRETCH\_INT (从机) 中断。此时 I2C 从机会将 SCL 拉低，软件在此期间可以继续向 I2C 从机的 TX RAM 填充数据，也可以从 I2C 主机的 RX RAM 读取数据。等完成操作后再将 I2C\_SLAVE\_STRETCH\_INT\_CLR (从机) 置 1 清除中断，将 I2C\_SLAVE\_SCL\_STRETCH\_CLR (从机) 置 1 释放 SCL 总线。

16. 当 I2C 主机接收最后一个数据时，将 ack\_value (主机) 设成 1，I2C 从机接收到 I2C\_NACK\_INT 中断，停止发送。

17. 当整个传输正常结束，I2C 主机执行 STOP 命令，并产生 I2C\_TRANS\_COMPLETE\_INT (主机) 中断。

## 29.6.6 I2C 主机读取从机，10 位寻址，单次命令序列

### 29.6.6.1 场景介绍




图 29.6-6. I2C 主机读 10 位寻址的从机

图 29.6-6 为 I2C 主机从 10 位寻址的 I2C 从机中读取数据的寄存器或 RAM 的值。相比于 7 位寻址，I2C 主机的第一写命令的字节数为两个字节，相应 TX RAM 中存储两个字节的 I2C 从机 10 位地址，且第一个地址字节的 R/W 位为 W (主机)。之后再次发送 RSTART，并重复发送第一个地址字节，R/W 位为 R (从机)。之后主机从从机中读取数据。两个字节地址的配置方式与章节 29.6.2 的相同。

### 29.6.6.2 配置示例

- 设置 `I2C_MS_MODE` (主机) 为 1, `I2C_MS_MODE` (从机) 为 0。
- 推荐将 `I2C_SLAVE_SCL_STRETCH_EN` (从机) 置 1，以便 I2C 从机在需要发送数据时可以先把 SCL 拉低来给软件向 I2C 从机的 TX RAM 中写数提供时间，否则 I2C 从机需要在主机开始传输前准备好数据。  
以下配置流程均按照 `I2C_SLAVE_SCL_STRETCH_EN` (从机) 为 1 的情况进行。
- 向 `I2C_CONF_UPGRADE` (主机) 和 `I2C_CONF_UPGRADE` (从机) 写 1 来同步寄存器。
- 配置 I2C 主机的指令寄存器。

指令寄存器	op_code	ack_value	ack_exp	ack_check_en	byte_num
<code>I2C_COMMAND0</code> (主机)	RSTART	—	—	—	—
<code>I2C_COMMAND1</code> (主机)	WRITE	0	0	1	2
<code>I2C_COMMAND2</code> (主机)	RSTART	—	—	—	—
<code>I2C_COMMAND3</code> (主机)	WRITE	0	0	1	1
<code>I2C_COMMAND4</code> (主机)	READ	0	0	1	N-1
<code>I2C_COMMAND5</code> (主机)	READ	1	0	1	1
<code>I2C_COMMAND6</code> (主机)	STOP	—	—	—	—

5. 在 I2C\_SLAVE\_ADDR\_REG (从机) 的 I2C\_SLAVE\_ADDR (从机) 设置 I2C 从机的 10 位从机地址，并将 I2C\_ADDR\_10BIT\_EN (从机) 置 1 使能 10 位寻址模式。
6. 向 I2C 主机的 TX RAM 写入从机地址和要发送的数据，第一个地址字节是 ((0x78 | I2C\_SLAVE\_ADDR[9:8])«1)|R/W，R/W 位为 W (主机)；第二个地址字节是 I2C\_SLAVE\_ADDR[7:0]。第三个字节是重复的第一个地址字节加上 R/W 位，其中 R/W 位为 R (从机)。可选 FIFO 方式和直接访问方式。
7. 向 I2C\_CONF\_UPGATE (主机) 和 I2C\_CONF\_UPGATE (从机) 写 1 来同步寄存器。
8. 向 I2C\_TRANS\_START (主机) 写 1 开始主机的传输。
9. 参考章节 29.4.14，启动从机的传输。
10. I2C 从机比较 I2C 主机发送的从机地址和自己的 I2C\_SLAVE\_ADDR (从机)，当 I2C 主机 WRITE 命令中的 ack\_check\_en (主机) 配置为 1 时，I2C 主机会在发送完每个字节之后进行 ACK 检测。若 ack\_check\_en 配置为 0，则不会对 ACK 检测，会默认为匹配。
  - 匹配：接收的 ACK 值与 WRITE 命令中的 ack\_exp (主机) 电平一致，传输继续。
  - 不匹配：接收的 ACK 值与 WRITE 命令中的 ack\_exp (主机) 电平不一致，I2C 主机产生 I2C\_NACK\_INT (主机) 中断，停止发送数据并且产生 STOP。
11. I2C 主机发送 RSTART 命令，并发送 TX RAM 里的第三个字节，即为重复的地址字节和 R 位。
12. I2C 从机重复执行步骤 10，若地址匹配，继续后面的步骤。
13. 等待 I2C\_SLAVE\_STRETCH\_INT (从机)，读取 I2C\_STRETCH\_CAUSE 的值为 0，此时从机地址与 SDA 线上发送的地址相匹配，且从机要发送数据。
14. 参考章节 29.4.10，向 I2C 从机的 TX RAM 写入要发送的数据。可选 FIFO 方式和直接访问方式。
15. 将 I2C\_SLAVE\_SCL\_STRETCH\_CLR (从机) 置 1，释放 SCL 总线。
16. I2C 从机发送数据，I2C 主机会根据当前 READ 指令对应的 ack\_check\_en (主机) 配置的不同进行或不进行 ACK 检测。
17. 若 I2C 主机要读取的数超过 I2C 从机的 TX FIFO 深度，当发送数据全部发完，在 I2C 从机的 TX RAM 空时产生 I2C\_SLAVE\_STRETCH\_INT (从机) 中断。此时 I2C 从机会将 SCL 拉低，软件在此期间可以继续向 I2C 从机的 TX RAM 填充数据，也可以从 I2C 主机的 RX RAM 读取数据。等完成操作后再将 I2C\_SLAVE\_STRETCH\_INT\_CLR (从机) 置 1 清除中断，将 I2C\_SLAVE\_SCL\_STRETCH\_CLR (从机) 置 1 释放 SCL 总线。
18. 当 I2C 主机接收最后一个数据时，将 ack\_value (主机) 设成 1，I2C 从机接收到 I2C\_NACK\_INT 中断，停止发送。
19. 当整个传输正常结束，I2C 主机执行 STOP 命令，并产生 I2C\_TRANS\_COMPLETE\_INT (主机) 中断。

## 29.6.7 I2C 主机读取从机，7 位双寻址，单次命令序列

### 29.6.7.1 场景介绍




图 29.6-7. I2C 主机从 7 位寻址从机的 M 地址读取 N 个数据

图 29.6-7 为 I2C 主机从 I2C 从机中指定地址读取数据的寄存器或 RAM 的值。主机在传输开始发送 2 个地址字节，第一个地址字节是从机的 7 位地址加 R/W 位，R/W 位为 W (主机)；第二个地址字节是从机的内存地址  $M$ 。之后再次发送 RSTART，并重复发送第一个地址字节，R/W 位变为 R (从机)。之后主机从从机的  $Addr_M$  地址开始读取数据。

### 29.6.7.2 配置示例

- 设置 `I2C_MS_MODE` (主机) 为 1, `I2C_MS_MODE` (从机) 为 0。
- 推荐将 `I2C_SLAVE_SCL_STRETCH_EN` (从机) 置 1，以便 I2C 从机在需要发送数据时可以先把 SCL 拉低来给软件向 I2C 从机的 TX RAM 中写数据提供时间，否则 I2C 从机需要在主机开始传输前提前准备好数据。  
以下配置流程均按照 `I2C_SLAVE_SCL_STRETCH_EN` (从机) 为 1 的情况进行。
- 设置 `I2C_FIFO_ADDR_CFG_EN` (从机) 为 1 来使能双寻址模式。
- 向 `I2C_CONF_UPGRADE` (主机) 和 `I2C_CONF_UPGRADE` (从机) 写 1 来同步寄存器。
- 配置 I2C 主机的指令寄存器。

指令寄存器	op_code	ack_value	ack_exp	ack_check_en	byte_num
<code>I2C_COMMAND0</code> (主机)	RSTART	—	—	—	—
<code>I2C_COMMAND1</code> (主机)	WRITE	0	0	1	2
<code>I2C_COMMAND2</code> (主机)	RSTART	—	—	—	—
<code>I2C_COMMAND3</code> (主机)	WRITE	0	0	1	1
<code>I2C_COMMAND4</code> (主机)	READ	0	0	1	$N-1$

I2C_COMMAND5 (主机)	READ	1	0	1	1
I2C_COMMAND6 (主机)	STOP	-	-	-	-

6. 在 I2C\_SLAVE\_ADDR\_REG (从机) 的 I2C\_SLAVE\_ADDR (从机) 设置 I2C 从机的 7 位地址, I2C\_ADDR\_10BIT\_EN (从机) 置 0 使能 7 位寻址模式。
7. 参考章节 29.4.10, 向 I2C 主机的 TX RAM 写入从机地址和要发送的数据, 第一个地址字节是 (I2C\_SLAVE\_ADDR[6:0])«1|R/W, R/W 位为 W (主机); 第二个地址字节是 I2C 从机的内存地址 M。第三个字节是重复的第一个地址字节加上 R/W 位, 其中 R/W 位为 R (从机)。可选 FIFO 方式和直接访问方式。
8. 向 I2C\_CONF\_UPGRADE (主机) 和 I2C\_CONF\_UPGRADE (从机) 写 1 来同步寄存器。
9. 向 I2C\_TRANS\_START (主机) 写 1 开始主机的传输。
10. 参考章节 29.4.14, 启动 I2C 从机的传输。
11. I2C 从机比较 I2C 主机发送的从机地址和自己的 I2C\_SLAVE\_ADDR (从机), 当 I2C 主机 WRITE 命令中的 ack\_check\_en (主机) 配置为 1 时, I2C 主机会在发送完每个字节之后进行 ACK 检测。若 ack\_check\_en 配置为 0, 则不会对 ACK 检测, 会默认为匹配。
  - 匹配: 接收的 ACK 值与 WRITE 命令中的 ack\_exp (主机) 电平一致, 传输继续。
  - 不匹配: 接收的 ACK 值与 WRITE 命令中的 ack\_exp (主机) 电平不一致, I2C 主机产生 I2C\_NACK\_INT (主机) 中断, 停止发送数据并且产生 STOP。
12. I2C 从机接收到 I2C 主机发送的内存地址, 完成 TX RAM 的地址偏移。
13. I2C 主机发送 RSTART 命令, 并发送 TX RAM 里的第三个字节, 即为重复的地址字节和 R 位。
14. I2C 从机重复执行步骤 11, 若地址匹配, 继续后面的步骤。
15. 等待 I2C\_SLAVE\_STRETCH\_INT (从机), 读取 I2C\_STRETCH\_CAUSE 的值为 0, 此时从机地址与 SDA 线上发送的地址相匹配, 且从机要发送数据。
16. 参考章节 29.4.10, 向 I2C 从机的 TX RAM 写入要发送的数据。可选 FIFO 方式和直接访问方式。
17. 将 I2C\_SLAVE\_SCL\_STRETCH\_CLR (从机) 置 1, 释放 SCL 总线。
18. I2C 从机发送数据, I2C 主机会根据当前 READ 指令对应的 ack\_check\_en (主机) 配置的不同进行或不进行 ACK 检测。
19. 若 I2C 主机要读取的数超过 I2C 从机的 TX FIFO 深度, 当发送数据全部发完, 在 I2C 从机的 TX RAM 空时产生 I2C\_SLAVE\_STRETCH\_INT (从机) 中断。此时 I2C 从机会将 SCL 拉低, 软件在此期间可以继续向 I2C 从机的 TX RAM 填充数据, 也可以从 I2C 主机的 RX RAM 读取数据。等完成操作后再将 I2C\_SLAVE\_STRETCH\_INT\_CLR (从机) 置 1, 清除中断; I2C\_SLAVE\_SCL\_STRETCH\_CLR (从机) 置 1, 释放 SCL 总线。
20. 当 I2C 主机接收最后一个数据时, 将 ack\_value (主机) 设成 1, I2C 从机接收到 NACK 中断, 停止发送。
21. 当整个传输正常结束, I2C 主机执行 STOP 命令, 并产生 I2C\_TRANS\_COMPLETE\_INT (主机) 中断。

## 29.6.8 I2C 主机读取从机, 7 位寻址, 多次命令序列

### 29.6.8.1 场景介绍




图 29.6-8. I2C 主机分段读 7 位寻址的从机

图 29.6-8 为 I2C 主机通过 END 命令分三段或者分两段，从 I2C 从机读取 N+M 个数据的流程图。

1. 第一段流程和 29.6-5 类似，只是最后一个命令变为 END。
2. 接着在从机的 TX RAM 中准备好数据，置位 `I2C_TRANS_START`，当执行到 END 命令时，I2C 主机可以更新命令寄存器和 RAM 的内容，如第二段所示，并且清零其对应的 `I2C_END_DETECT_INT` 中断。当第二段中 cmd2 为 STOP 时，即两段读 I2C 从机，置位 `I2C_TRANS_START`，I2C 主机继续传输数据，最后发送 STOP 位来停止传输。
3. 当第二段中 cmd2 为 END 时，在 I2C 主机完成第二次数据传输，并检测到 I2C 主机的 `I2C_END_DETECT_INT` 中断后，配置 cmd 如第三段所示。置位 `I2C_TRANS_START`，I2C 主机发送 STOP 位停止传输。

### 29.6.8.2 配置示例

1. 设置 `I2C_MS_MODE` (主机) 为 1, `I2C_MS_MODE` (从机) 为 0。
2. 推荐将 `I2C_SLAVE_SCL_STRETCH_EN` (从机) 置 1, 以便 I2C 从机在需要发送数据时可以先把 SCL 拉低来给软件向 I2C 从机的 TX RAM 中写数据提供时间, 否则 I2C 从机需要在主机开始传输前准备数据。以下配置流程均按照 `I2C_SLAVE_SCL_STRETCH_EN` (从机) 为 1 的情况进行。
3. 向 `I2C_CONF_UPGATE` (主机) 和 `I2C_CONF_UPGATE` (从机) 写 1 来同步寄存器。
4. 配置 I2C 主机的指令寄存器。

指令寄存器	op_code	ack_value	ack_exp	ack_check_en	byte_num
<code>I2C_COMMAND0</code> (主机)	RSTART	—	—	—	—
<code>I2C_COMMAND1</code> (主机)	WRITE	0	0	1	1
<code>I2C_COMMAND2</code> (主机)	READ	0	0	1	N
<code>I2C_COMMAND3</code> (主机)	END	—	—	—	—

5. 向 I2C 主机的 TX RAM 写入从机地址, 可选 FIFO 方式和直接访问方式。
6. 在 `I2C_SLAVE_ADDR_REG` (从机) 的 `I2C_SLAVE_ADDR` (从机) 设置 I2C 从机的地址。
7. 向 `I2C_CONF_UPGATE` (主机) 和 `I2C_CONF_UPGATE` (从机) 写 1 来同步寄存器。
8. 向 `I2C_TRANS_START` (主机) 写 1 开始主机的传输。
9. 参考章节 29.4.14, 启动从机的传输。
10. I2C 从机比较 I2C 主机发送的从机地址和自己的 `I2C_SLAVE_ADDR` (从机), 当 I2C 主机 WRITE 命令中的 `ack_check_en` (主机) 配置为 1 时, I2C 主机会在发送完每个字节之后进行 ACK 检测。若 `ack_check_en` 配置为 0, 则不会对 ACK 检测, 会默认为匹配。
  - 匹配: 接收的 ACK 值与 WRITE 命令中的 `ack_exp` (主机) 电平一致, 传输继续。
  - 不匹配: 接收的 ACK 值与 WRITE 命令中的 `ack_exp` (主机) 电平不一致, I2C 主机产生 `I2C_NACK_INT` (主机) 中断, 停止发送数据并且产生 STOP。
11. 等待 `I2C_SLAVE_STRETCH_INT` (从机), 读取 `I2C_STRETCH_CAUSE` 的值为 0, 此时从机地址与 SDA 线上发送的地址相匹配, 且从机要发送数据。
12. 参考章节 29.4.10, 向 I2C 从机的 TX RAM 写入要发送的数据。可选 FIFO 方式和直接访问方式。
13. 将 `I2C_SLAVE_SCL_STRETCH_CLR` (从机) 置 1, 释放 SCL 总线。
14. I2C 从机发送数据, I2C 主机会根据当前 READ 指令对应的 `ack_check_en` (主机) 配置的不同进行或不进行 ACK 检测。
15. 若 I2C 主机一个 READ 指令要读取的数 N 或 M 超过 I2C 从机的 TX FIFO 深度个字节, 当 I2C 从机的 TX RAM 中发送数据全部发完, 为空时产生 `I2C_SLAVE_STRETCH_INT` (从机) 中断。此时 I2C 从机会将 SCL 拉低, 软件在此期间可以继续向 I2C RAM 填充数据, 也可以从 I2C 主机的 RX RAM 读取数据。等完成操作后再将 `I2C_SLAVE_STRETCH_INT_CLR` (从机) 置 1 清除中断, 将 `I2C_SLAVE_SCL_STRETCH_CLR` (从机) 置 1 释放 SCL 总线。
16. 等到一次 READ 指令完成, I2C 主机执行 END 指令, `I2C_END_DETECT_INT` (主机) 中断产生后, 设置 `I2C_END_DETECT_INT_CLR` (主机) 为 1 来清除中断。

17. 更新 I2C 主机的指令寄存器，有两种设置方式：

指令寄存器	op_code	ack_value	ack_exp	ack_check_er	byte_num
I2C_COMMAND0 (主机)	READ	ack_value	ack_exp	1	M
I2C_COMMAND1 (主机)	END	—	—	—	—

或者

指令寄存器	op_code	ack_value	ack_exp	ack_check_er	byte_num
I2C_COMMAND0 (主机)	READ	0	0	1	M-1
I2C_COMMAND0 (主机)	READ	1	0	1	1
I2C_COMMAND1 (主机)	STOP	—	—	—	—

18. 向 I2C 从机的 TX RAM 写入 M 个字节要发送的数据，若 M 大于 TX FIFO 深度，重复步骤 12，可以用 FIFO 方式或直接访问方式。

19. 向 I2C\_TRANS\_START (主机) 位写 1 开始传输，并重复步骤 14 的流程。

20. 若最后一个指令为 STOP，则当 I2C 主机接收最后一个数据时，将 ack\_value (主机) 设成 1，I2C 从机接收到 NACK 中断，停止发送。I2C 主机执行 STOP 命令结束传输，并产生 I2C\_TRANS\_COMPLETE\_INT (主机) 中断。

21. 若最后一个指令为 END，则重复步骤 16，并在完成后继续下面的步骤。

22. 更新 I2C 主机的指令寄存器。

指令寄存器	op_code	ack_value	ack_exp	ack_check_er	byte_num
I2C_COMMAND1 (主机)	STOP	—	—	—	—

23. 向 I2C\_TRANS\_START (主机) 位写 1 开始传输。

24. I2C 主机执行 STOP 命令结束传输，并产生 I2C\_TRANS\_COMPLETE\_INT (主机) 中断。

## 29.7 中断

- I2C\_SLAVE\_STRETCH\_INT: 从机模式下，当从机时钟拉伸时，产生此中断。
- I2C\_DET\_START\_INT: 主机或从机检测到 I2C START 信号，触发此中断。
- I2C\_SCL\_MAIN\_ST\_TO\_INT: 当 I2C 主状态机 SCL\_MAIN\_FSM 保持某个状态超过 I2C\_SCL\_MAIN\_ST\_TO\_I2C[23:0] 个模块时钟周期时，触发此中断。
- I2C\_SCL\_ST\_TO\_INT: 当 I2C 状态机 SCL\_FSM 保持某个状态超过 I2C\_SCL\_ST\_TO\_I2C[23:0] 个模块时钟周期时，触发此中断。
- I2C\_RXFIFO\_UDF\_INT: 当 I2C 通过 APB 总线读取 RX FIFO，但 RX FIFO 为空时，触发该中断。
- I2C\_TXFIFO\_OVF\_INT: 当 I2C 通过 APB 总线写 TX FIFO，但 TX FIFO 为满时，触发该中断。
- I2C\_NACK\_INT: 当 I2C 配置为主机时，接收到的 ACK 与命令中期望的 ACK 值不一致时，即触发该中断；当 I2C 配置为从机时，接收到的 ACK 值为 1 时即触发该中断。
- I2C\_TRANS\_START\_INT: 当 I2C 发送一个 START 位时，即触发该中断。

- I2C\_TIME\_OUT\_INT: 在传输过程中, 当 I2C SCL 保持为高或为低电平的时间超过  $2^{I2C\_TIME\_OUT\_VALUE}$  个模块时钟后, 即触发该中断。
- I2C\_TRANS\_COMPLETE\_INT: 当 I2C 检测到 STOP 位时, 即触发该中断。
- I2C\_MST\_TXFIFO\_UDF\_INT: 当 I2C 主机的 TX FIFO 下溢时, 触发此中断。
- I2C\_ARBITRATION\_LOST\_INT: 当 I2C 主机的 SCL 为高电平, SDA 输出值与输入值不相等时, 即触发该中断。
- I2C\_BYTE\_TRANS\_DONE\_INT: 当 I2C 发送或接收一个字节, 即触发该中断。
- I2C\_END\_DETECT\_INT: 当 I2C 主机命令的 op\_code 为 END, 且检测到 I2C END 状态时, 触发此中断。
- I2C\_RXFIFO\_OVF\_INT: 当 I2C RX FIFO 上溢时, 触发此中断。
- I2C\_TXFIFO\_WM\_INT: I2C TX FIFO 水标中断。当 `I2C_FIFO_PRT_EN` 为 1, 且 TX FIFO 指针小于 `I2C_TXFIFO_WM_THRHD[4:0]` 时, 触发此中断。
- I2C\_RXFIFO\_WM\_INT: I2C RX FIFO 水标中断。当 `I2C_FIFO_PRT_EN` 为 1, 且 RX FIFO 指针大于 `I2C_RXFIFO_WM_THRHD[4:0]` 时, 触发此中断。
- I2C\_SLAVE\_ADDR\_UNMATCH\_INT: 从机模式下, 接收到的从机地址和内部配置的从机地址不一致时, 触发此中断。

## 29.8 寄存器列表

### 29.8.1 I2C 寄存器列表

本小节的所有地址均为相对于 I2C 控制器 基地址的地址偏移量（相对地址），具体基地址请见章节 5 系统和存储器 中的表 5.3-2。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

名称	描述	地址 d	访问
<b>时序寄存器</b>			
I2C_SCL_LOW_PERIOD_REG	配置 SCL 的低电平的保持时间	0x0000	R/W
I2C_SDA_HOLD_REG	配置 SCL 下降沿后的数据保持时间	0x0030	R/W
I2C_SDA_SAMPLE_REG	配置 SCL 上升沿后的采样时间	0x0034	R/W
I2C_SCL_HIGH_PERIOD_REG	配置 SCL 时钟的高电平保持时间	0x0038	R/W
I2C_SCL_START_HOLD_REG	配置 START 命令产生时 SDA 下降沿和 SCL 下降沿之间的间隔时间	0x0040	R/W
I2C_SCL_RSTART_SETUP_REG	配置 SCL 上升沿和 SDA 下降沿之间的延迟时间	0x0044	R/W
I2C_SCL_STOP_HOLD_REG	配置 STOP 命令生成时 SCL 边沿的延迟	0x0048	R/W
I2C_SCL_STOP_SETUP_REG	配置 STOP 命令生成时 SDA 和 SCL 上升沿之间的间隔时间	0x004C	R/W
I2C_SCL_ST_TIME_OUT_REG	SCL 状态超时寄存器	0x0078	R/W
I2C_SCL_MAIN_ST_TIME_OUT_REG	SCL 主要状态超时寄存器	0x007C	R/W
<b>配置寄存器</b>			
I2C_CTR_REG	传输配置寄存器	0x0004	varies
I2C_TO_REG	数据接收超时控制寄存器	0x000C	R/W
I2C_SLAVE_ADDR_REG	从机地址配置寄存器	0x0010	R/W
I2C_FIFO_CONF_REG	FIFO 配置寄存器	0x0018	R/W
I2C_FILTER_CFG_REG	SCL 和 SDA 滤波配置寄存器	0x0050	R/W
I2C_SCL_SP_CONF_REG	电源配置寄存器	0x0080	varies
I2C_SCL_STRETCH_CONF_REG	配置 I2C 从机 SCL 时钟拉伸	0x0084	varies
<b>状态寄存器</b>			
I2C_SR_REG	I2C 的工作状态寄存器	0x0008	RO
I2C_FIFO_ST_REG	FIFO 状态寄存器	0x0014	RO
I2C_DATA_REG	Rx FIFO 读取数据寄存器	0x001C	HRO
<b>Interrupt registers</b>			
I2C_INT_RAW_REG	原始中断状态	0x0020	R/ SS/ WTC
I2C_INT_CLR_REG	中断清除位	0x0024	WT
I2C_INT_ENA_REG	中断使能位	0x0028	R/W
I2C_INT_STATUS_REG	捕捉 I2C 通信事件的状态	0x002C	RO
<b>命令寄存器</b>			
I2C_COMDO_REG	I2C 命令寄存器 0	0x0058	varies
I2C_COMD1_REG	I2C 命令寄存器 1	0x005C	varies

名称	描述	地址 d	访问
I2C_COMD2_REG	I2C 命令寄存器 2	0x0060	varies
I2C_COMD3_REG	I2C 命令寄存器 3	0x0064	varies
I2C_COMD4_REG	I2C 命令寄存器 4	0x0068	varies
I2C_COMD5_REG	I2C 命令寄存器 5	0x006C	varies
I2C_COMD6_REG	I2C 命令寄存器 6	0x0070	varies
I2C_COMD7_REG	I2C 命令寄存器 7	0x0074	varies
<b>版本寄存器</b>			
I2C_DATE_REG	版本寄存器	0x00F8	R/W
<b>Address register</b>			
I2C_TXFIFO_START_ADDR_REG	I2C TXFIFO 基地址寄存器	0x0100	HRO
I2C_RXFIFO_START_ADDR_REG	I2C RXFIFO 基地址寄存器	0x0180	HRO

## 29.8.2 LP\_I2C 寄存器列表

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

名称	描述	地址	访问
<b>时序寄存器</b>			
LP_I2C_SCL_LOW_PERIOD_REG	配置 SCL 的低电平的保持时间	0x0000	R/W
LP_I2C_SDA_HOLD_REG	配置 SCL 下降沿后的数据保持时间	0x0030	R/W
LP_I2C_SDA_SAMPLE_REG	配置 SCL 上升沿后的采样时间	0x0034	R/W
LP_I2C_SCL_HIGH_PERIOD_REG	配置 SCL 时钟的高电平保持时间	0x0038	R/W
LP_I2C_SCL_START_HOLD_REG	配置 START 命令产生时 SDA 下降沿和 SCL 下降沿之间的间隔时间	0x0040	R/W
LP_I2C_SCL_RSTART_SETUP_REG	配置 SCL 上升沿和 SDA 下降沿之间的延迟时间	0x0044	R/W
LP_I2C_SCL_STOP_HOLD_REG	配置 STOP 命令生成时 SCL 边沿的延迟	0x0048	R/W
LP_I2C_SCL_STOP_SETUP_REG	配置 STOP 命令生成时 SDA 和 SCL 上升沿之间的间隔时间	0x004C	R/W
LP_I2C_SCL_ST_TIME_OUT_REG	SCL 状态超时寄存器	0x0078	R/W
LP_I2C_SCL_MAIN_ST_TIME_OUT_REG	SCL 主要状态超时寄存器	0x007C	R/W
<b>配置寄存器</b>			
LP_I2C_CTR_REG	传输配置寄存器	0x0004	varies
LP_I2C_TO_REG	数据接收超时控制寄存器	0x000C	R/W
LP_I2C_FIFO_CONF_REG	FIFO 配置寄存器	0x0018	R/W
LP_I2C_FILTER_CFG_REG	SCL 和 SDA 滤波配置寄存器	0x0050	R/W
LP_I2C_SCL_SP_CONF_REG	电源配置寄存器	0x0080	varies
<b>状态寄存器</b>			
LP_I2C_SR_REG	I2C 的工作状态寄存器	0x0008	RO
LP_I2C_FIFO_ST_REG	FIFO 状态寄存器	0x0014	RO
LP_I2C_DATA_REG	Rx FIFO 读取数据寄存器	0x001C	RO
<b>Interrupt registers</b>			
LP_I2C_INT_RAW_REG	原始中断状态	0x0020	R/ SS/ WTC

名称	描述	地址	访问
LP_I2C_INT_CLR_REG	中断清除位	0x0024	WT
LP_I2C_INT_ENA_REG	中断使能位	0x0028	R/W
LP_I2C_INT_STATUS_REG	捕捉 I2C 通信事件的状态	0x002C	RO
<b>命令寄存器</b>			
LP_I2C_COMDO_REG	I2C 命令寄存器 0	0x0058	varies
LP_I2C_COMD1_REG	I2C 命令寄存器 1	0x005C	varies
LP_I2C_COMD2_REG	I2C 命令寄存器 2	0x0060	varies
LP_I2C_COMD3_REG	I2C 命令寄存器 3	0x0064	varies
LP_I2C_COMD4_REG	I2C 命令寄存器 4	0x0068	varies
LP_I2C_COMD5_REG	I2C 命令寄存器 5	0x006C	varies
LP_I2C_COMD6_REG	I2C 命令寄存器 6	0x0070	varies
LP_I2C_COMD7_REG	I2C 命令寄存器 7	0x0074	varies
<b>版本寄存器</b>			
LP_I2C_DATE_REG	版本寄存器	0x00F8	R/W
<b>Address register</b>			
LP_I2C_TXFIFO_START_ADDR_REG	I2C TXFIFO 基地址寄存器	0x0100	HRO
LP_I2C_RXFIFO_START_ADDR_REG	I2C RXFIFO 基地址寄存器	0x0180	HRO

## 29.9 寄存器

### 29.9.1 I2C 寄存器

本小节的所有地址均为相对于 I2C 控制器 基地址的地址偏移量（相对地址），具体基地址请见章节 5 系统和存储器 中的表 5.3-2。

Register 29.1. I2C\_SCL\_LOW\_PERIOD\_REG (0x0000)

The diagram shows the register structure for I2C\_SCL\_LOW\_PERIOD\_REG. It consists of a 32-bit register divided into two main sections: bits 31 to 8 and bits 7 to 0. The section from bit 31 to 8 is labeled '(reserved)'. The section from bit 7 to 0 is labeled 'I2C\_SCL\_LOW\_PERIOD'. A 'Reset' button is located at the bottom right.

31									9	8	0																				
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**I2C\_SCL\_LOW\_PERIOD** 配置主机模式下 SCL 低电平的保持时间。

单位: i2c\_sclk

(R/W)

Register 29.2. I2C\_SDA\_HOLD\_REG (0x0030)

The diagram shows the register structure for I2C\_SDA\_HOLD\_REG. It consists of a 32-bit register divided into two main sections: bits 31 to 8 and bits 7 to 0. The section from bit 31 to 8 is labeled '(reserved)'. The section from bit 7 to 0 is labeled 'I2C\_SDA\_HOLD\_TIME'. A 'Reset' button is located at the bottom right.

31									9	8	0																				
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**I2C\_SDA\_HOLD\_TIME** 配置 SCL 下降沿后的数据保持时间。

单位: i2c\_sclk

(R/W)

## Register 29.3. I2C\_SDA\_SAMPLE\_REG (0x0034)

The register is 32 bits wide. It includes a 2-bit reserved field at the top, followed by 28 zeroed-out bits. Bit 9 is labeled **I2C\_SDA\_SAMPLE\_TIME**. Bit 8 is labeled **Reset**.

31									9	8	0																		
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
																												0	Reset

**I2C\_SDA\_SAMPLE\_TIME** 配置采样 SDA 的时间。

单位: i2c\_sclk  
(R/W)

## Register 29.4. I2C\_SCL\_HIGH\_PERIOD\_REG (0x0038)

The register is 32 bits wide. It includes a 2-bit reserved field at the top, followed by 28 zeroed-out bits. Bits 15 and 16 are labeled **I2C\_SCL\_WAIT\_HIGH\_PERIOD**. Bit 9 is labeled **I2C\_SCL\_HIGH\_PERIOD**. Bit 8 is labeled **Reset**.

31									16	15	9	8	0																	
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
																												0	0	Reset

**I2C\_SCL\_HIGH\_PERIOD** 配置 SCL 在主机模式下保持高电平的时间。

单位: i2c\_sclk  
(R/W)

**I2C\_SCL\_WAIT\_HIGH\_PERIOD** 配置 SCL\_FSM 等待 SCL 在主机模式下翻转至高电平的时间。

单位: i2c\_sclk  
(R/W)

## Register 29.5. I2C\_SCL\_START\_HOLD\_REG (0x0040)

The register is 32 bits wide. It includes a 2-bit reserved field at the top, followed by 28 zeroed-out bits. Bit 9 is labeled **I2C\_SCL\_START\_HOLD\_TIME**. Bit 8 is labeled **Reset**.

31									9	8	0																		
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
																												8	Reset

**I2C\_SCL\_START\_HOLD\_TIME** 配置 START 命令产生时 SDA 下降沿和 SCL 下降沿的间隔时间。

单位: i2c\_sclk  
(R/W)

## Register 29.6. I2C\_SCL\_RSTART\_SETUP\_REG (0x0044)

I2C\_SCL\_RSTART\_SETUP\_TIME

(reserved)											
0 0 0 0 0 0 0 0 0 0 0 0										8	0
										Reset	

**I2C\_SCL\_RSTART\_SETUP\_TIME** 配置 RSTART 命令产生时 SCL 上升沿和 SDA 下降沿的间隔时间。

单位: i2c\_sclk

(R/W)

## Register 29.7. I2C\_SCL\_STOP\_HOLD\_REG (0x0048)

I2C\_SCL\_STOP\_HOLD\_TIME

(reserved)											
0 0 0 0 0 0 0 0 0 0 0 0										8	0
										Reset	

**I2C\_SCL\_STOP\_HOLD\_TIME** 配置 STOP 命令后的延迟时间。

单位: i2c\_sclk

(R/W)

## Register 29.8. I2C\_SCL\_STOP\_SETUP\_REG (0x004C)

I2C\_SCL\_STOP\_SETUP\_TIME

(reserved)											
0 0 0 0 0 0 0 0 0 0 0 0										8	0
										Reset	

**I2C\_SCL\_STOP\_SETUP\_TIME** 配置 SCL 上升沿和 SDA 上升沿的间隔时间。

单位: i2c\_sclk

(R/W)

## Register 29.9. I2C\_SCL\_ST\_TIME\_OUT\_REG (0x0078)

The diagram shows the memory map for Register 29.9. The register is 32 bits wide, with bit 31 at the top and bit 0 at the bottom. Bit 4 is labeled 'I2C\_SCL\_ST\_TO\_I2C' and bit 0 is labeled 'Reset'. Bits 0 to 3 are labeled '(reserved)'. The value '0x10' is shown in the lower half of the register.

31		5	4	0
0 0	0x10	Reset		

**I2C\_SCL\_ST\_TO\_I2C** 配置 SCL\_FSM 状态保持不变的最大时间，不能大于 23。

单位: i2c\_sclk  
(R/W)

## Register 29.10. I2C\_SCL\_MAIN\_ST\_TIME\_OUT\_REG (0x007C)

The diagram shows the memory map for Register 29.10. The register is 32 bits wide, with bit 31 at the top and bit 0 at the bottom. Bit 4 is labeled 'I2C\_SCL\_MAIN\_ST\_TO\_I2C' and bit 0 is labeled 'Reset'. Bits 0 to 3 are labeled '(reserved)'. The value '0x10' is shown in the lower half of the register.

31		5	4	0
0 0	0x10	Reset		

**I2C\_SCL\_MAIN\_ST\_TO\_I2C** 配置 SCL\_MAIN\_FSM 状态保持不变的最大时间，不能大于 23。

单位: i2c\_sclk  
(R/W)

## Register 29.11. I2C\_CTR\_REG (0x0004)

(reserved)	31	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	Reset
	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	

I2C\_ADDR\_BROADCASTING\_EN  
I2C\_ADDR\_10BIT\_RW\_CHECK\_EN  
I2C\_SLV\_TX\_AUTO\_START\_EN  
I2C\_CONF\_UPDATE  
I2C\_FSM\_RST  
I2C\_ARBITRATION\_EN  
I2C\_CLK\_EN  
I2C\_RX\_LSB\_FIRST  
I2C\_TRANS\_START  
I2C\_MS\_MODE  
I2C\_RX\_FULL\_ACK\_LEVEL  
I2C\_SAMPLE\_SCL\_OUT  
I2C\_SCL\_FORCE\_OUT  
I2C\_SDA\_FORCE\_OUT

**I2C\_SDA\_FORCE\_OUT** 配置 SDA 输出模式。

0: 开漏输出

1: 直接输出

(R/W)

**I2C\_SCL\_FORCE\_OUT** 配置 SCL 输出模式。

0: 开漏输出

1: 直接输出

(R/W)

**I2C\_SAMPLE\_SCL\_LEVEL** 配置 SDA 的采样模式。

0: SCL 为高电平时采样 SDA 数据

1: SCL 为低电平时采样 SDA 数据

(R/W)

**I2C\_RX\_FULL\_ACK\_LEVEL** 用于配置主机在 rx\_fifo\_cnt 达到阈值时需发送的 ACK 电平值。 (R/W)

**I2C\_MS\_MODE** 配置该模块为 I2C 主机或从机。

0: 从机

1: 主机

(R/W)

**I2C\_TRANS\_START** 配置从机是否开始发送 TX FIFO 中的数据。

0: 无效

1: 开始

(WT)

**I2C\_TX\_LSB\_FIRST** 控制待发送数据的发送顺序。

0: 从最高有效位开始发送数据

1: 从最低有效位开始发送数据

(R/W)

**I2C\_RX\_LSB\_FIRST** 控制接收数据的存储顺序。

0: 从最高有效位开始接收数据

1: 从最低有效位开始接收数据

(R/W)

Continued on the next page...

## Register 29.11. I2C\_CTR\_REG (0x0004)

Continued from the previous page...

**I2C\_CLK\_EN** 门控寄存器的时钟信号。

- 0: 仅当通过软件读写寄存器时支持时钟
  - 1: 强制寄存器时钟开启
- (R/W)

**I2C\_ARBITRATION\_EN** 配置使能 I2C 总线仲裁检测。

- 0: 无效
  - 1: 使能
- (R/W)

**I2C\_FSM\_RST** 配置复位 SCL\_FSM。

- 0: 无效
  - 1: 复位
- (WT)

**I2C\_CONF\_UPDATE** 配置此位实现同步。

- 0: 无效
  - 1: 同步
- (WT)

**I2C\_SLV\_TX\_AUTO\_START\_EN** 配置从机自动发送数据的使能位。

- 0: 禁用
  - 1: 使能
- (R/W)

**I2C\_ADDR\_10BIT\_RW\_CHECK\_EN** 配置使能 10 位寻址模式的读写标志位检查功能，检查读写标志是否符合协议。

- 0: 不检查
  - 1: 检查
- (R/W)

**I2C\_ADDR\_BROADCASTING\_EN** 配置是否支持 7 位寻址模式的广播功能。

- 0: 不支持
  - 1: 支持
- (R/W)

## Register 29.12. I2C\_TO\_REG (0x000C)

The diagram shows the bit field layout of Register 29.12. I2C\_TO\_REG (0x000C). It consists of a 32-bit register with the following bit descriptions:

- (reserved)**: Bits 31 to 0.
- I2C\_TIME\_OUT\_EN**: Bit 6.
- I2C\_TIME\_OUT\_VALUE**: Bits 5 to 0.
- Reset**: Bit 0.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0				
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

**I2C\_TIME\_OUT\_VALUE** 配置 SCL 在高电平或低电平停滞的超时阈值周期。实际周期是 2 的 reg\_time\_out\_value 次方。

单位: i2c\_sclk  
(R/W)

**I2C\_TIME\_OUT\_EN** 配置使能超时控制。

0: 无效  
1: 使能  
(R/W)

## Register 29.13. I2C\_SLAVE\_ADDR\_REG (0x0010)

The diagram shows the bit field layout of Register 29.13. I2C\_SLAVE\_ADDR\_REG (0x0010). It consists of a 32-bit register with the following bit descriptions:

- I2C\_ADDR\_10BIT\_EN**: Bit 31.
- (reserved)**: Bits 30 to 0.
- I2C\_SLAVE\_ADDR**: Bits 15 to 0.
- Reset**: Bit 0.

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

**I2C\_SLAVE\_ADDR** 配置 I2C 从机的从机地址。 (R/W)

**I2C\_ADDR\_10BIT\_EN** 配置在主机模式下使能从机的 10 位寻址模式。

0: 无效  
1: 使能  
(R/W)

## Register 29.14. I2C\_FIFO\_CONF\_REG (0x0018)

The diagram shows the bit field layout of Register 29.14. I2C\_FIFO\_CONF\_REG (0x0018). The register is 32 bits wide, with bit 31 reserved. Bits 15 to 10 are labeled from right to left: I2C\_RXFIFO\_WM\_THRHD, I2C\_TXFIFO\_WM\_THRHD, I2C\_RX\_FIFO\_RST, I2C\_TX\_FIFO\_RST, I2C\_FIFO\_PRT\_EN, and I2C\_NONFIFO\_EN. Bits 9 and 5 are labeled 0x4 and 0xb respectively, with a Reset label below them. Bit 4 is labeled 0.

31	15	14	13	12	11	10	9	5	4	0
0	0	0	0	0	0	0	0	0	0	0x4
										0xb
										Reset

**I2C\_RXFIFO\_WM\_THRHD** 配置在直接访问模式下，RX FIFO 的水标阈值。I2C\_FIFO\_PRT\_EN 为 1 且 RX FIFO 计数值大于 I2C\_RXFIFO\_WM\_THRHD[4:0] 时，I2C\_RXFIFO\_WM\_INT\_RAW 位有效。 (R/W)

**I2C\_TXFIFO\_WM\_THRHD** 配置在直接访问模式下，TX FIFO 的水标阈值。I2C\_FIFO\_PRT\_EN 为 1 且 TX FIFO 计数值大于 I2C\_TXFIFO\_WM\_THRHD[4:0] 时，I2C\_TXFIFO\_WM\_INT\_RAW 位有效。 (R/W)

**I2C\_NONFIFO\_EN** 配置使能 APB 直接访问。 (R/W)

**I2C\_FIFO\_ADDR\_CFG\_EN** 配置从机是否使能双寻址模式。当该模式使能时，在 I2C 地址字节之后接收的字节代表 I2C 从机 RAM 中的偏移地址。

- 0: 禁用
  - 1: 使能
- (R/W)

**I2C\_RX\_FIFO\_RST** 配置复位 RX FIFO。

- 0: 无效
  - 1: 复位
- (R/W)

**I2C\_TX\_FIFO\_RST** 配置复位 TX FIFO。

- 0: 无效
  - 1: 复位
- (R/W)

**I2C\_FIFO\_PRT\_EN** 配置在直接访问模式下是否使能 FIFO 指针。该位控制有效位以及 TX FIFO 和 RX FIFO 溢出、下溢、为满、为空时的中断。

- 0: 无效
  - 1: 使能
- (R/W)

## Register 29.15. I2C\_FILTER\_CFG\_REG (0x0050)

										I2C_SDA_FILTER_EN		I2C_SCL_FILTER_EN		I2C_SDA_FILTER_THRES		I2C_SCL_FILTER_THRES		
										31	10	9	8	7	4	3	0	Reset
0	0	0	0	0	0	0	0	0	0	0	1	1	0	0	0	0	0	Reset

**I2C\_SCL\_FILTER\_THRES** 配置 SCL 过滤脉冲宽度的阈值。当 SCL 输入信号的脉冲宽度小于该字段的值时，I2C 控制器忽略此脉冲。

单位: i2c\_sclk

(R/W)

**I2C\_SDA\_FILTER\_THRES** 配置 SDA 过滤脉冲宽度的阈值。当 SDA 输入信号的脉冲宽度小于该字段的值时，I2C 控制器忽略此脉冲。

单位: i2c\_sclk

(R/W)

**I2C\_SCL\_FILTER\_EN** 配置使能 SCL 的滤波功能。

0: 无效

1: 复位

(R/W)

**I2C\_SDA\_FILTER\_EN** 配置使能 SDA 的滤波功能。

0: 无效

1: 复位

(R/W)

## Register 29.16. I2C\_SCL\_SP\_CONF\_REG (0x0080)

The diagram shows the bit field layout of Register 29.16. I2C\_SCL\_SP\_CONF\_REG (0x0080). The register is 32 bits wide, with bit 31 reserved. Bits 8, 7, 6, and 5 are labeled as I2C\_SDA\_PD\_EN, I2C\_SCL\_PD\_EN, I2C\_SCL\_RST\_SLV\_NUM, and I2C\_SCL\_RST\_SLV\_EN respectively. Bit 1 is labeled as Reset. The bit descriptions are rotated clockwise around the register boundary.

31		8	7	6	5	1	0
0	0	0	0	0	0	0	0

Reset

**I2C\_SCL\_RST\_SLV\_EN** 在 I2C 主机处于空闲状态时，置位此位发送 SCL 脉冲。脉冲数量为 I2C\_SCL\_RST\_SLV\_NUM[4:0]。(R/W/SC)

**I2C\_SCL\_RST\_SLV\_NUM** 配置 I2C 主机模式下生成的 SCL 脉冲。

仅在 I2C\_SCL\_RST\_SLV\_EN 为 1 时有效。

单位: i2c\_sclk  
(R/W)

**I2C\_SCL\_PD\_EN** 配置降低 I2C SCL 输出功耗。

0: 正常功耗  
1: 不工作，降低功耗  
仅在 I2C\_FORCE\_OUT 为 1 时有效。  
(R/W)

**I2C\_SDA\_PD\_EN** 配置降低 I2C SDA 输出功耗。

0: 正常功耗  
1: 不工作，降低功耗  
仅在 I2C\_FORCE\_OUT 为 1 时有效。(R/W)

## Register 29.17. I2C\_SCL\_STRETCH\_CONF\_REG (0x0084)

The diagram shows the bit field layout of Register 29.17. I2C\_SCL\_STRETCH\_CONF\_REG (0x0084). The register is 32 bits wide, with bit 31 reserved. Bits 14 to 9 are labeled from right to left: I2C\_SLAVE\_BYTE\_ACK\_LVL, I2C\_SLAVE\_BYTACK\_CTL\_EN, I2C\_SLAVE\_SCL\_STRETCH\_CLR, and I2C\_SLAVE\_SCL\_STRETCH\_EN. Bit 0 is labeled I2C\_STRETCH\_PROTECT\_NUM. A 'Reset' button is located at the bottom right.

31											14	13	12	11	10	9	0												
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

**I2C\_STRETCH\_PROTECT\_NUM** 配置 SCL 时钟拉伸释放后的保护时间，通常设置为大于 SDA 的建立时间。

单位: i2c\_sclk  
(R/W)

**I2C\_SLAVE\_SCL\_STRETCH\_EN** 配置使能从机的 SCL 时钟拉伸。I2C\_SLAVE\_SCL\_STRETCH\_EN 为 1，且出现可触发时钟拉伸的事件时，拉伸 SCL 时钟。SCL 时钟拉伸的原因可见 I2C\_STRETCH\_CAUSE。

0: 禁用  
1: 使能  
(R/W)

**I2C\_SLAVE\_SCL\_STRETCH\_CLR** 配置清除从机 SCL 时钟拉伸。

0: 无效  
1: 清除  
(WT)

**I2C\_SLAVE\_BYTE\_ACK\_CTL\_EN** 配置使能从机控制 ACK 电平。

0: 禁用  
1: 使能  
(R/W)

**I2C\_SLAVE\_BYTE\_ACK\_LVL** 从机控制 ACK 电平使能时，通过此位设置 ACK 的电平值。

0: 低电平  
1: 高电平  
(R/W)

## Register 29.18. I2C\_SR\_REG (0x0008)

31	30	28	27	26	24	23	18	17	16	15	14	13	8	7	6	5	4	3	2	1	0	Reset
0	0	0	0		0		0	0	0x3		0	0	0	0	0	0	0	0	0	0	0	

**I2C\_RESP\_REC** 表示主机模式或从机模式下接收的 ACK 电平值。

0: ACK

1: NACK

(RO)

**I2C\_SLAVE\_RW** 表示在从机模式下数据传输方向。

0: 主机向从机写入数据

1: 主机读取从机数据

(RO)

**I2C\_ARB\_LOST** 表示 I2C 控制器是否控制 SCL 线。

0: 仲裁未丢失

1: 仲裁丢失

(RO)

**I2C\_BUS\_BUSY** 表示 I2C 总线状态。

0: I2C 总线处于空闲状态

1: I2C 总线正在传输数据

(RO)

**I2C\_SLAVE\_ADDRESSED** 表示 master 发送的地址是否与 slave 的地址相同。

仅当模块被配置为 I2C 从机时有效。

0: 不相同

1: 相同

(RO)

**I2C\_RXFIFO\_CNT** 表示 RAM 接收数据的字节数。 (RO)

**I2C\_STRETCH\_CAUSE** 表示从机模式下 SCL 时钟拉伸的原因。

0: 主机开始读取数据时拉伸 SCL 时钟

1: 从机模式下 I2C TX FIFO 读空时拉伸 SCL 时钟

2: 从机模式下 I2C RX FIFO 写满时拉伸 SCL 时钟

(RO)

**I2C\_TXFIFO\_CNT** 表示需发送数据的字节数。 (RO)

Continued on the next page...

## Register 29.18. I2C\_SR\_REG (0x0008)

Continued from the previous page...

**I2C\_SCL\_MAIN\_STATE\_LAST** 表示 I2C 控制器状态机的状态。

- 0: 空闲
  - 1: 地址偏移
  - 2: ACK 地址
  - 3: 接收数据
  - 4: 发送数据
  - 5: 发送 ACK
  - 6: 等待 ACK
- (RO)

**I2C\_SCL\_STATE\_LAST** 表示用于生成 SCL 的状态机状态。

- 0: 空闲
  - 1: 开始
  - 2: 下降沿
  - 3: 低电平
  - 4: 上升沿
  - 5: 高电平
  - 6: 停止
- (RO)

## Register 29.19. I2C\_FIFO\_ST\_REG (0x0014)

(reserved)		I2C_SLAVE_RW_POINT			(reserved)		I2C_TXFIFO_WADDR			I2C_TXFIFO_RADDR			I2C_RXFIFO_WADDR			I2C_RXFIFO_RADDR		
31	30	29		22	21	20	19	15	14	10	9	5	4	0			Reset	

**I2C\_RXFIFO\_RADDR** 表示 APB 总线读 RX FIFO 的偏移地址。 (RO)

**I2C\_RXFIFO\_WADDR** 表示 I2C 控制器接收数据和写 RX FIFO 的偏移地址。 (RO)

**I2C\_TXFIFO\_RADDR** 表示 I2C 控制器读 TX FIFO 的偏移地址。 (RO)

**I2C\_TXFIFO\_WADDR** 表示 APB 总线写 TX FIFO 的偏移地址。 (RO)

**I2C\_SLAVE\_RW\_POINT** 表示在 I2C 从机模式下由 I2C 主机寻址的 I2C 从机 RAM 的偏移地址。 (RO)

## Register 29.20. I2C\_DATA\_REG (0x001C)

I2C\_FIFO\_RDATA 表示 RX FIFO 读取数据的值。 (RO)

#### Register 29.21. I2C\_INT\_RAW\_REG (0x0020)

**I2C\_RXFIFO\_WM\_INT\_RAW** I2C\_RXFIFO\_WM\_INT 的原始中断状态。(R/SS/WTC)

I2C\_TXFIFO\_WM\_INT\_RAW I2C\_TXFIFO\_WM\_INT 的原始中断状态。 (R/SS/WTC)

I2C\_RXFIFO\_OVF\_INT\_RAW I2C\_RXFIFO\_OVF\_INT 的原始中断状态。(R/SS/WTC)

I2C\_END\_DETECT\_INT\_RAW I2C\_END\_DETECT\_INT 的原始中断状态。(R/SS/WTC)

**I2C\_BYTE\_TRANS\_DONE\_INT\_RAW** I2C\_BYTE\_TRANS\_DONE\_INT 的原始中断状态。 (R/SS/WTC)

I2C\_ARBITRATION\_LOST\_INT\_RAW I2C\_ARBITRATION\_LOST\_INT 的原始中断状态。 (R/SS/WTC)

Continued on the next page...

## Register 29.21. I2C\_INT\_RAW\_REG (0x0020)

Continued from the previous page...

**I2C\_MST\_TXFIFO\_UDF\_INT\_RAW** I2C\_MST\_TXFIFO\_UDF\_INT 的原始中断状态。 (R/SS/WTC)

**I2C\_TRANS\_COMPLETE\_INT\_RAW** I2C\_TRANS\_COMPLETE\_INT 的原始中断状态。 (R/SS/WTC)

**I2C\_TIME\_OUT\_INT\_RAW** I2C\_TIME\_OUT\_INT 的原始中断状态。 (R/SS/WTC)

**I2C\_TRANS\_START\_INT\_RAW** I2C\_TRANS\_START\_INT 的原始中断状态。 (R/SS/WTC)

**I2C\_NACK\_INT\_RAW** I2C\_NACK\_INT 的原始中断状态。 (R/SS/WTC)

**I2C\_TXFIFO\_OVF\_INT\_RAW** I2C\_TXFIFO\_OVF\_INT 的原始中断状态。 (R/SS/WTC)

**I2C\_RXFIFO\_UDF\_INT\_RAW** I2C\_RXFIFO\_UDF\_INT 的原始中断状态。 (R/SS/WTC)

**I2C\_SCL\_ST\_TO\_INT\_RAW** I2C\_SCL\_ST\_TO\_INT 的原始中断状态。 (R/SS/WTC)

**I2C\_SCL\_MAIN\_ST\_TO\_INT\_RAW** I2C\_SCL\_MAIN\_ST\_TO\_INT 的原始中断状态。 (R/SS/WTC)

**I2C\_DET\_START\_INT\_RAW** I2C\_DET\_START\_INT 的原始中断状态。 (R/SS/WTC)

**I2C\_SLAVE\_STRETCH\_INT\_RAW** I2C\_SLAVE\_STRETCH\_INT 的原始中断状态。 (R/SS/WTC)

**I2C\_GENERAL\_CALL\_INT\_RAW** I2C\_GENARAL\_CALL\_INT 的原始中断状态。 (R/SS/WTC)

**I2C\_SLAVE\_ADDR\_UNMATCH\_INT\_RAW** I2C\_SLAVE\_ADDR\_UNMATCH\_INT\_RAW 的原始中断状态。 (R/SS/WTC)

## Register 29.22. I2C\_INT\_CLR\_REG (0x0024)

The diagram shows the bit field mapping for Register 29.22. I2C\_INT\_CLR\_REG. The register is 32 bits wide, with bit 31 reserved. Bits 19 to 0 correspond to various interrupt clearing functions. The labels for the bits are rotated diagonally for readability.

Bit	Function
31	(reserved)
19	I2C_SLAVE_ADDR_UNMATCH_INT_CLR
18	I2C_GENERAL_CALL_INT_CLR
17	I2C_SLAVE_STRETCH_INT_CLR
16	I2C_DET_START_INT_CLR
15	I2C_SCL_MAIN_ST_TO_INT_CLR
14	I2C_SCL_ST_TO_INT_CLR
13	I2C_RXFIFO_OVF_INT_CLR
12	I2C_NACK_INT_CLR
11	I2C_TRANS_START_INT_CLR
10	I2C_TIME_OUT_INT_CLR
9	I2C_MST_TXFIFO_UDF_INT_CLR
8	I2C_ARBITRATION_LOST_INT_CLR
7	I2C_BYTE_TRANS_DONE_INT_CLR
6	I2C_END_DETECT_INT_CLR
5	I2C_RXFIFO_OVF_INT_CLR
4	I2C_TRANS_COMPLETE_INT_CLR
3	I2C_RXFIFO_WM_INT_CLR
2	I2C_RXFIFO_OVF_WM_INT_CLR
1	I2C_RXFIFO_WM_INT_CLR
0	Reset

**I2C\_RXFIFO\_WM\_INT\_CLR** 写 1 清除 I2C\_RXFIFO\_WM\_INT 中断。 (WT)

**I2C\_TXFIFO\_WM\_INT\_CLR** 写 1 清除 I2C\_TXFIFO\_WM\_INT 中断。 (WT)

**I2C\_RXFIFO\_OVF\_INT\_CLR** 写 1 清除 I2C\_RXFIFO\_OVF\_INT 中断。 (WT)

**I2C\_END\_DETECT\_INT\_CLR** 写 1 清除 I2C\_END\_DETECT\_INT 中断。 (WT)

**I2C\_BYTE\_TRANS\_DONE\_INT\_CLR** 写 1 清除 I2C\_BYTE\_TRANS\_DONE\_INT 中断。 (WT)

**I2C\_ARBITRATION\_LOST\_INT\_CLR** 写 1 清除 I2C\_ARBITRATION\_LOST\_INT 中断。 (WT)

**I2C\_MST\_TXFIFO\_UDF\_INT\_CLR** 写 1 清除 I2C\_MST\_TXFIFO\_UDF\_INT 中断。 (WT)

**I2C\_TRANS\_COMPLETE\_INT\_CLR** 写 1 清除 I2C\_TRANS\_COMPLETE\_INT 中断。 (WT)

**I2C\_TIME\_OUT\_INT\_CLR** 写 1 清除 I2C\_TIME\_OUT\_INT 中断。 (WT)

**I2C\_TRANS\_START\_INT\_CLR** 写 1 清除 I2C\_TRANS\_START\_INT 中断。 (WT)

**I2C\_NACK\_INT\_CLR** 写 1 清除 I2C\_NACK\_INT 中断。 (WT)

**I2C\_TXFIFO\_OVF\_INT\_CLR** 写 1 清除 I2C\_TXFIFO\_OVF\_INT 中断。 (WT)

**I2C\_RXFIFO\_UDF\_INT\_CLR** 写 1 清除 I2C\_RXFIFO\_UDF\_INT 中断。 (WT)

**I2C\_SCL\_ST\_TO\_INT\_CLR** 写 1 清除 I2C\_SCL\_ST\_TO\_INT 中断。 (WT)

**I2C\_SCL\_MAIN\_ST\_TO\_INT\_CLR** 写 1 清除 I2C\_SCL\_MAIN\_ST\_TO\_INT 中断。 (WT)

**I2C\_DET\_START\_INT\_CLR** 写 1 清除 I2C\_DET\_START\_INT 中断。 (WT)

**I2C\_SLAVE\_STRETCH\_INT\_CLR** 写 1 清除 I2C\_SLAVE\_STRETCH\_INT 中断。 (WT)

**I2C\_GENERAL\_CALL\_INT\_CLR** 写 1 清除 I2C\_GENERAL\_CALL\_INT 中断。 (WT)

**I2C\_SLAVE\_ADDR\_UNMATCH\_INT\_CLR** 写 1 清除 I2C\_SLAVE\_ADDR\_UNMATCH\_INT\_RAW 中断。  
(WT)

## Register 29.23. I2C\_INT\_ENA\_REG (0x0028)

I2C_INT_ENA_REG (0x0028)																													
(reserved)															INTERRUPT ENABLING														
I2C_SLAVE_ADDR_UNMATCH_INT_ENA															I2C_GENERAL_CALL_INT_ENA														
I2C_SLAVE_STRETCH_INT_ENA															I2C_DET_START_INT_ENA														
I2C_SCL_MAIN_ST_TO_INT_ENA															I2C_RXFIFO_UDF_INT_ENA														
I2C_RXFIFO_OVF_INT_ENA															I2C_SCL_ST_TO_INT_ENA														
I2C_RXFIFO_UVF_INT_ENA															I2C_NACK_INT_ENA														
I2C_TRANS_START_INT_ENA															I2C_TIME_OUT_INT_ENA														
I2C_MST_TXFIFO_COMPLETE_INT_ENA															I2C_BYTETRANS_DONE_INT_ENA														
I2C_ARBITRATION_LOST_INT_ENA															I2C_END_DETECT_INT_ENA														
I2C_MST_TXFIFO_UDF_INT_ENA															I2C_BYTETRANS_OVERFLOW_INT_ENA														
I2C_TRANS_COMPLETE_INT_ENA															I2C_RXFIFO_WM_INT_ENA														
I2C_TIME_OUT_INT_ENA															I2C_RXFIFO_WMF_INT_ENA														
I2C_TRANS_START_INT_ENA															I2C_NACK_INT_ENA														
I2C_SCL_ST_TO_INT_ENA															I2C_RXFIFO_OVF_INT_ENA														
I2C_SCL_MAIN_ST_TO_INT_ENA															I2C_RXFIFO_UVF_INT_ENA														
I2C_DET_START_INT_ENA															I2C_RXFIFO_UDF_INT_ENA														
I2C_SLAVE_STRETCH_INT_ENA															I2C_RXFIFO_OVF_INT_ENA														
I2C_GENERAL_CALL_INT_ENA															I2C_SLAVE_ADDR_UNMATCH_INT_ENA														
31	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0										
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset	

I2C\_RXFIFO\_WM\_INT\_ENA 写 1 使能 I2C\_RXFIFO\_WM\_INT 中断。 (R/W)

I2C\_TXFIFO\_WM\_INT\_ENA 写 1 使能 I2C\_TXFIFO\_WM\_INT 中断。 (R/W)

I2C\_RXFIFO\_OVF\_INT\_ENA 写 1 使能 I2C\_RXFIFO\_OVF\_INT 中断。 (R/W)

I2C\_END\_DETECT\_INT\_ENA 写 1 使能 I2C\_END\_DETECT\_INT 中断。 (R/W)

I2C\_BYTE\_TRANS\_DONE\_INT\_ENA 写 1 使能 I2C\_BYTE\_TRANS\_DONE\_INT 中断。 (R/W)

I2C\_ARBITRATION\_LOST\_INT\_ENA 写 1 使能 I2C\_ARBITRATION\_LOST\_INT 中断。 (R/W)

I2C\_MST\_TXFIFO\_COMPLETE\_INT\_ENA 写 1 使能 I2C\_MST\_TXFIFO\_COMPLETE\_INT 中断。 (R/W)

I2C\_TRANS\_COMPLETE\_INT\_ENA 写 1 使能 I2C\_TRANS\_COMPLETE\_INT 中断。 (R/W)

I2C\_TIME\_OUT\_INT\_ENA 写 1 使能 I2C\_TIME\_OUT\_INT 中断。 (R/W)

I2C\_TRANS\_START\_INT\_ENA 写 1 使能 I2C\_TRANS\_START\_INT 中断。 (R/W)

I2C\_NACK\_INT\_ENA 写 1 使能 I2C\_NACK\_INT 中断。 (R/W)

I2C\_RXFIFO\_OVF\_INT\_ENA 写 1 使能 I2C\_RXFIFO\_OVF\_INT 中断。 (R/W)

I2C\_RXFIFO\_UVF\_INT\_ENA 写 1 使能 I2C\_RXFIFO\_UVF\_INT 中断。 (R/W)

I2C\_SCL\_ST\_TO\_INT\_ENA 写 1 使能 I2C\_SCL\_ST\_TO\_INT 中断。 (R/W)

I2C\_SCL\_MAIN\_ST\_TO\_INT\_ENA 写 1 使能 I2C\_SCL\_MAIN\_ST\_TO\_INT 中断。 (R/W)

I2C\_DET\_START\_INT\_ENA 写 1 使能 I2C\_DET\_START\_INT 中断。 (R/W)

I2C\_SLAVE\_STRETCH\_INT\_ENA 写 1 使能 I2C\_SLAVE\_STRETCH\_INT 中断。 (R/W)

I2C\_GENERAL\_CALL\_INT\_ENA 写 1 使能 I2C\_GENERAL\_CALL\_INT 中断。 (R/W)

I2C\_SLAVE\_ADDR\_UNMATCH\_INT\_ENA 写 1 使能 I2C\_SLAVE\_ADDR\_UNMATCH\_INT 中断。 (R/W)

#### Register 29.24. I2C\_INT\_STATUS\_REG (0x002C)

I2C\_RXFIFO\_WM\_INT\_ST I2C\_RXFIFO\_WM\_INT 的屏蔽中断状态。(RO)

I2C\_TXFIFO\_WM\_INT\_ST I2C\_TXFIFO\_WM\_INT 的屏蔽中断状态。(RO)

I2C\_RXFIFO\_OVF\_INT\_ST I2C\_RXFIFO\_OVF\_INT 的屏蔽中断状态。 (RO)

I2C\_END\_DETECT\_INT\_ST I2C\_END\_DETECT\_INT 的屏蔽中断状态。 (RO)

I2C\_BYTE\_TRANS\_DONE\_INT\_ST I2C\_BYTE\_TRANS\_DONE\_INT 的屏蔽中断状态。(RO)

I2C\_ARBITRATION\_LOST\_INT\_ST I2C\_ARBITRATION\_LOST\_INT 的屏蔽中断状态。(RO)

I2C\_MST\_TXFIFO\_UDF\_INT\_ST I2C\_MST\_TXFIFO\_UDF\_INT 的屏蔽中断状态。(RO)

I2C\_TRANS\_COMPLETE\_INT\_ST I2C\_TRANS\_COMPLETE\_INT 的屏蔽中断状态。(RO)

**I2C\_TIME\_OUT\_INT\_ST** I2C\_TIME\_OUT\_INT 的屏蔽中断状态。 (RO)

I2C\_TRANS\_START\_INT\_ST I2C\_TRANS\_START\_INT 的屏蔽中断状态。 (RO)

I2C\_NACK\_INT\_ST I2C\_NACK\_INT 的屏蔽中断状态。 (RO)

I2C\_TXFIFO\_OVF\_INT\_ST I2C\_TXFIFO\_OVF\_INT 的屏蔽中断状态。 (RO)

Continued on the next page...

## Register 29.24. I2C\_INT\_RAW\_REG (0x0020)

Continued from the previous page...

**I2C\_RXFIFO\_UDF\_INT\_ST** I2C\_RXFIFO\_UDF\_INT 的屏蔽中断状态。 (RO)

**I2C\_SCL\_ST\_TO\_INT\_ST** I2C\_SCL\_ST\_TO\_INT 的屏蔽中断状态。 (RO)

**I2C\_SCL\_MAIN\_ST\_TO\_INT\_ST** I2C\_SCL\_MAIN\_ST\_TO\_INT 的屏蔽中断状态。 (RO)

**I2C\_DET\_START\_INT\_ST** I2C\_DET\_START\_INT 的屏蔽中断状态。 (RO)

**I2C\_SLAVE\_STRETCH\_INT\_ST** I2C\_SLAVE\_STRETCH\_INT 的屏蔽中断状态。 (RO)

**I2C\_GENERAL\_CALL\_INT\_ST** I2C\_GENARAL\_CALL\_INT 的屏蔽中断状态。 (RO)

**I2C\_SLAVE\_ADDR\_UNMATCH\_INT\_ST** I2C\_SLAVE\_ADDR\_UNMATCH\_INT 的屏蔽中断状态。 (RO)

## Register 29.25. I2C\_COMMANDO\_REG (0x0058)

I2C_COMMANDO_DONE		(reserved)													I2C_COMMANDO		
31	30														14	13	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**I2C\_COMMANDO** 配置命令寄存器 0 的内容。

命令寄存器包含三个部分：

op\_code 表示命令：

- 1: WRITE
- 2: STOP
- 3: READ
- 4: END
- 6: RSTART

Byte\_num 表示需要发送或接收数据的字节数。

ack\_check\_en, ack\_exp 和 ack 用于控制 ACK 位。详细信息，请参阅 I2C CMD 结构 [29.4-2](#)。  
(R/W)

**I2C\_COMMANDO\_DONE** 表示在 I2C 主机模式下，命令 0 是否已完成。

0: 未完成

1: 已完成

(R/W/SS)

## Register 29.26. I2C\_COMMAND1\_REG (0x005C)

The diagram shows the bit field layout of Register 29.26. I2C\_COMMAND1\_REG (0x005C). It consists of two main sections: I2C\_COMMAND1\_DONE and I2C\_COMMAND1.

31	30	(reserved)	14	13	0
0	0	0	0	0	0

**I2C\_COMMAND1\_DONE:** A bit field from bit 31 to bit 0. It is labeled '(reserved)' in the middle. The value is 0.

**I2C\_COMMAND1:** A bit field from bit 14 to bit 0. It is labeled 'Reset' at the end. The value is 0.

**I2C\_COMMAND1** 配置命令寄存器 1 的内容。具体可参考 I2C\_CMDO\_REG[13:0]。(R/W)

**I2C\_COMMAND1\_DONE** 表示在 I2C 主机模式下，命令 1 是否已完成。

0: 未完成

1: 已完成

(R/W/SS)

## Register 29.27. I2C\_COMMAND2\_REG (0x0060)

The diagram shows the bit field layout of Register 29.27. I2C\_COMMAND2\_REG (0x0060). It consists of two main sections: I2C\_COMMAND2\_DONE and I2C\_COMMAND2.

31	30	(reserved)	14	13	0
0	0	0	0	0	0

**I2C\_COMMAND2\_DONE:** A bit field from bit 31 to bit 0. It is labeled '(reserved)' in the middle. The value is 0.

**I2C\_COMMAND2:** A bit field from bit 14 to bit 0. It is labeled 'Reset' at the end. The value is 0.

**I2C\_COMMAND2** 配置命令寄存器 2 的内容。具体可参考 I2C\_CMDO\_REG[13:0]。(R/W)

**I2C\_COMMAND2\_DONE** 表示在 I2C 主机模式下，命令 2 是否已完成。.

0: 未完成

1: 已完成

(R/W/SS)

## Register 29.28. I2C\_COMMAND3\_REG (0x0064)

The diagram shows the register structure with labels for each bit field:

- I2C\_COMMAND3\_DONE**: A diagonal label pointing to bit 30.
- (reserved)**: A diagonal label pointing to bits 14 to 0.
- I2C\_COMMAND3**: A diagonal label pointing to bit 0.
- Reset**: A label at the bottom right indicating the function of bit 0.

31	30	14	13	0
0	0	0	0	0

**I2C\_COMMAND3** 配置命令寄存器 3 的内容。具体可参考 I2C\_CMDO\_REG[13:0]。(R/W)

**I2C\_COMMAND3\_DONE** 表示在 I2C 主机模式下，命令 3 是否已完成。

0: 未完成

1: 已完成

(R/W/SS)

## Register 29.29. I2C\_COMMAND4\_REG (0x0068)

The diagram shows the register structure with labels for each bit field:

- I2C\_COMMAND4\_DONE**: A diagonal label pointing to bit 30.
- (reserved)**: A diagonal label pointing to bits 14 to 0.
- I2C\_COMMAND4**: A diagonal label pointing to bit 0.
- Reset**: A label at the bottom right indicating the function of bit 0.

31	30	14	13	0
0	0	0	0	0

**I2C\_COMMAND4** 配置命令寄存器 4 的内容。具体可参考 I2C\_CMDO\_REG[13:0]。(R/W)

**I2C\_COMMAND4\_DONE** 表示在 I2C 主机模式下，命令 4 是否已完成。

0: 未完成

1: 已完成

(R/W/SS)

## Register 29.30. I2C\_COMMAND5\_REG (0x006C)

The diagram shows the bit field layout of Register 29.30. I2C\_COMMAND5\_REG (0x006C). It consists of two 16-bit registers. The left register has bits 31 to 0, and the right register has bits 14 to 0. Bit 30 of the left register is labeled 'I2C\_COMMAND5\_DONE'. Bit 13 of the right register is labeled 'I2C\_COMMAND5'. Between the two registers, bit 14 is labeled '(reserved)'. A 'Reset' button is located at the bottom right.

31	30	(reserved)	14	13	I2C_COMMAND5	0
0	0	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0		0		Reset

**I2C\_COMMAND5** 配置命令寄存器 5 的内容。具体可参考 I2C\_CMDO\_REG[13:0]。 (R/W)

**I2C\_COMMAND5\_DONE** 表示在 I2C 主机模式下，命令 5 是否已完成。

0: 未完成

1: 已完成

(R/W/SS)

## Register 29.31. I2C\_COMMAND6\_REG (0x0070)

The diagram shows the bit field layout of Register 29.31. I2C\_COMMAND6\_REG (0x0070). It consists of two 16-bit registers. The left register has bits 31 to 0, and the right register has bits 14 to 0. Bit 30 of the left register is labeled 'I2C\_COMMAND6\_DONE'. Bit 13 of the right register is labeled 'I2C\_COMMAND6'. Between the two registers, bit 14 is labeled '(reserved)'. A 'Reset' button is located at the bottom right.

31	30	(reserved)	14	13	I2C_COMMAND6	0
0	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0			0		Reset

**I2C\_COMMAND6** 配置命令寄存器 6 的内容。具体可参考 I2C\_CMDO\_REG[13:0]。 (R/W)

**I2C\_COMMAND6\_DONE** 表示在 I2C 主机模式下，命令 6 是否已完成。

0: 未完成

1: 已完成

(R/W/SS)

## Register 29.32. I2C\_COMMAND7\_REG (0x0074)

The diagram shows the bit field layout of Register 29.32. I2C\_COMMAND7\_REG (0x0074). It consists of two 16-bit words. The first word has bits 31 to 14 labeled 'I2C\_COMMAND7\_DONE' and bit 13 labeled '(reserved)'. The second word has bits 14 to 0 labeled 'I2C\_COMMAND7' and bit 0 labeled 'Reset'.

31	30		14	13	0		
0	0	0	0	0	0	0	0
							0
							Reset

**I2C\_COMMAND7** 配置命令寄存器 7 的内容。具体可参考 I2C\_CMD0\_REG[13:0]。  
I2C\_CMD0\_REG[13:0]. (R/W)

**I2C\_COMMAND7\_DONE** 表示在 I2C 主机模式下，命令 7 是否已完成。

- 0: 未完成
  - 1: 已完成
- (R/W/SS)

## Register 29.33. I2C\_DATE\_REG (0x00F8)

The diagram shows the bit field layout of Register 29.33. I2C\_DATE\_REG (0x00F8). It consists of two 16-bit words. The first word has bit 31 labeled 'I2C\_DATE'. The second word has bit 0 labeled 'Reset'.

31					0		
							0x2201172
							Reset

**I2C\_DATE** 版本控制寄存器。 (R/W)

## Register 29.34. I2C\_TXFIFO\_START\_ADDR\_REG (0x0100)

The diagram shows the bit field layout of Register 29.34. I2C\_TXFIFO\_START\_ADDR\_REG (0x0100). It consists of two 16-bit words. The first word has bit 31 labeled 'I2C\_TXFIFO\_START\_ADDR'. The second word has bit 0 labeled 'Reset'.

31					0		
							0
							Reset

**I2C\_TXFIFO\_START\_ADDR** 表示 I2C TX FIFO 首地址。 (RO)

Register 29.35. I2C\_RXFIFO\_START\_ADDR\_REG (0x0180)

I2C_RXFIFO_START_ADDR	
31	0
0	Reset

I2C\_RXFIFO\_START\_ADDR 表示 I2C RX FIFO 首地址。 (RO)

## 29.9.2 LP\_I2C 寄存器

Register 29.36. LP\_I2C\_SCL\_LOW\_PERIOD\_REG (0x0000)

LP_I2C_SCL_LOW_PERIOD	
(reserved)	LP_I2C_SCL_LOW_PERIOD
31	9   8
0 0	0
0	Reset

LP\_I2C\_SCL\_LOW\_PERIOD 配置主机模式下 SCL 低电平的保持时间。

单位: i2c\_sclk  
(R/W)

Register 29.37. LP\_I2C\_SDA\_HOLD\_REG (0x0030)

LP_I2C_SDA_HOLD_TIME	
(reserved)	LP_I2C_SDA_HOLD_TIME
31	9   8
0 0	0
0	Reset

LP\_I2C\_SDA\_HOLD\_TIME 配置 SCL 下降沿后的数据保持时间。

单位: i2c\_sclk  
(R/W)

### Register 29.38. LP\_I2C\_SDA\_SAMPLE\_REG (0x0034)

**LP\_I2C\_SDA\_SAMPLE\_TIME** 配置采样 SDA 的时间。

单位: i2c\_sclk

(R/W)

### Register 29.39. LP\_I2C\_SCL\_HIGH\_PERIOD\_REG (0x0038)

**LP\_I2C\_SCL\_HIGH\_PERIOD** 配置 SCL 在主机模式下保持高电平的时间。

单位: i2c\_sclk

(R/W)

**LP\_I2C\_SCL\_WAIT\_HIGH\_PERIOD** 配置 SCL\_FSM 等待 SCL 在主机模式下翻转至高电平的时间。

单位: i2c\_sclk

(R/W)

## Register 29.40. LP\_I2C\_SCL\_START\_HOLD\_REG (0x0040)

LP\_I2C\_SCL\_START\_HOLD\_TIME

(reserved)							
						9	8 0
31	0 0	8	Reset				

**LP\_I2C\_SCL\_START\_HOLD\_TIME** 配置 START 命令产生时 SDA 下降沿和 SCL 下降沿的间隔时间。

单位: i2c\_sclk

(R/W)

## Register 29.41. LP\_I2C\_SCL\_RSTART\_SETUP\_REG (0x0044)

LP\_I2C\_SCL\_RSTART\_SETUP\_TIME

(reserved)							
						9	8 0
31	0 0	8	Reset				

**LP\_I2C\_SCL\_RSTART\_SETUP\_TIME** 配置 RSTART 命令产生时 SCL 上升沿和 SDA 下降沿的间隔时间。

单位: i2c\_sclk

(R/W)

## Register 29.42. LP\_I2C\_SCL\_STOP\_HOLD\_REG (0x0048)

LP\_I2C\_SCL\_STOP\_HOLD\_TIME

(reserved)							
						9	8 0
31	0 0	8	Reset				

**LP\_I2C\_SCL\_STOP\_HOLD\_TIME** 配置 STOP 命令后的延迟时间。

单位: i2c\_sclk

(R/W)

## Register 29.43. LP\_I2C\_SCL\_STOP\_SETUP\_REG (0x004C)

LP\_I2C\_SCL\_STOP\_SETUP\_TIME

(reserved)							
						9	8
0	0	0	0	0	0	0	0

0	0	0	0	0	0	0	0
---	---	---	---	---	---	---	---

8

Reset

**LP\_I2C\_SCL\_STOP\_SETUP\_TIME** 配置 SCL 上升沿和 SDA 上升沿的间隔时间。

单位: i2c\_sclk

(R/W)

## Register 29.44. LP\_I2C\_SCL\_ST\_TIME\_OUT\_REG (0x0078)

LP\_I2C\_SCL\_ST\_TO\_I2C

(reserved)							
						5	4
0	0	0	0	0	0	0	0

0	0	0	0	0	0	0	0
---	---	---	---	---	---	---	---

0x10

Reset

**LP\_I2C\_SCL\_ST\_TO\_I2C** 配置 SCL\_FSM 状态保持不变的最大时间，不能大于 23。

单位: i2c\_sclk

(R/W)

## Register 29.45. LP\_I2C\_SCL\_MAIN\_ST\_TIME\_OUT\_REG (0x007C)

LP\_I2C\_SCL\_MAIN\_ST\_TO\_I2C

(reserved)							
						5	4
0	0	0	0	0	0	0	0

0	0	0	0	0	0	0	0
---	---	---	---	---	---	---	---

0x10

Reset

**LP\_I2C\_SCL\_MAIN\_ST\_TO\_I2C** 配置 SCL\_MAIN\_FSM 状态保持不变的最大时间，不能大于 23。

单位: i2c\_sclk

(R/W)

## Register 29.46. LP\_I2C\_CTR\_REG (0x0004)

The diagram shows the bit field layout of Register 29.46. LP\_I2C\_CTR\_REG (0x0004). The register is 32 bits wide, with bit 31 reserved. Bits 12 to 0 are mapped to specific control functions. The bit descriptions are:

- Bit 12: LP\_I2C\_CONF\_UPGRADE
- Bit 11: LP\_I2C\_FSM\_RST
- Bit 10: LP\_I2C\_ARBITRATION\_EN
- Bit 9: LP\_I2C\_CLK\_EN
- Bit 8: LP\_I2C\_RX\_LSB\_FIRST
- Bit 7: LP\_I2C\_TX\_LSB\_FIRST
- Bit 6: LP\_I2C\_TRANS\_START (reserved)
- Bit 5: LP\_I2C\_RX\_FULL\_ACK\_LEVEL (reserved)
- Bit 4: LP\_I2C\_SAMPLE\_SCL\_LEVEL (reserved)
- Bit 3: LP\_I2C\_RX\_RESET (Reset)
- Bit 2: LP\_I2C\_RX\_FULL\_ACK\_LEVEL (reserved)
- Bit 1: LP\_I2C\_SAMPLE\_SCL\_LEVEL (reserved)
- Bit 0: LP\_I2C\_SAMPLE\_SCL\_LEVEL (reserved)

31	12	11	10	9	8	7	6	5	4	3	2	1	0
0 0	0	0	0	1	0	0	0	0	0	0	1	0	0

**LP\_I2C\_SAMPLE\_SCL\_LEVEL** 配置 SDA 的采样模式。

- 0: SCL 为高电平时采样 SDA 数据
  - 1: SCL 为低电平时采样 SDA 数据
- (R/W)

**LP\_I2C\_RX\_FULL\_ACK\_LEVEL** 用于配置主机在 rx\_fifo\_cnt 达到阈值时需发送的 ACK 电平值。 (R/W)

**LP\_I2C\_TRANS\_START** 配置从机是否开始发送 TX FIFO 中的数据。

- 0: 无效
  - 1: 开始
- (WT)

**LP\_I2C\_TX\_LSB\_FIRST** 控制待发送数据的发送顺序。

- 0: 从最高有效位开始发送数据
  - 1: 从最低有效位开始发送数据
- (R/W)

**LP\_I2C\_RX\_LSB\_FIRST** 控制接收数据的存储顺序。

- 0: 从最高有效位开始接收数据
  - 1: 从最低有效位开始接收数据
- (R/W)

**LP\_I2C\_CLK\_EN** 门控寄存器的时钟信号。

- 0: 仅当通过软件读写寄存器时支持时钟
  - 1: 强制寄存器时钟开启。
- (R/W)

Continued on the next page...

## Register 29.46. I2C\_CTR\_REG (0x0004)

Continued from the previous page...

**LP\_I2C\_ARBITRATION\_EN** 配置使能 I2C 总线仲裁检测。

- 0: 无效
  - 1: 使能
- (R/W)

**LP\_I2C\_FSM\_RST** 配置复位 SCL\_FSM。

- 0: 无效
  - 1: 复位
- (WT)

**LP\_I2C\_CONF\_UPGATE** 配置此位实现同步。

- 0: 无效
  - 1: 同步
- (WT)

## Register 29.47. LP\_I2C\_TO\_REG (0x000C)

(reserved)								LP_I2C_TIME_OUT_EN		LP_I2C_TIME_OUT_VALUE	
31	6	5	4	0	0	0	0	0	0	0x10	Reset

**LP\_I2C\_TIME\_OUT\_VALUE** 配置 SCL 在高电平或低电平停滞的超时阈值周期。实际周期是 2 的 reg\_time\_out\_value 次方。

- 单位: i2c\_sclk  
(R/W)

**LP\_I2C\_TIME\_OUT\_EN** 配置使能超时控制。

- 0: 无效
  - 1: 使能
- (R/W)

## Register 29.48. LP\_I2C\_FIFO\_CONF\_REG (0x0018)

31	15	14	13	12	11	10	9	8	5	4	3	0
0	0	0	0	0	0	0	0	0	0x2	0	0x6	Reset

**LP\_I2C\_RXFIFO\_WM\_THRHD** 配置在直接访问模式下，RX FIFO 的水标阈值。当 **LP\_I2C\_FIFO\_PRT\_EN** 为 1 且 RX FIFO 计数值大于 **LP\_I2C\_RXFIFO\_WM\_THRHD[4:0]**, **LP\_I2C\_RXFIFO\_WM\_INT\_RAW** 位有效。 (R/W)

**LP\_I2C\_TXFIFO\_WM\_THRHD** 配置在直接访问模式下，TX FIFO 的水标阈值。当 **LP\_I2C\_FIFO\_PRT\_EN** 为 1 且 RX FIFO 计数值大于 **LP\_I2C\_TXFIFO\_WM\_THRHD[4:0]** 时, **LP\_I2C\_TXFIFO\_WM\_INT\_RAW** 位有效。 (R/W)

**LP\_I2C\_NONFIFO\_EN** 配置使能 APB 直接访问。 (R/W)

**LP\_I2C\_RX\_FIFO\_RST** 配置复位 RX FIFO。

- 0: 无效
  - 1: 复位
- (R/W)

**LP\_I2C\_TX\_FIFO\_RST** 配置复位 TX FIFO。

- 0: 无效
  - 1: 复位
- (R/W)

**LP\_I2C\_FIFO\_PRT\_EN** 配置在直接访问模式下是否使能 FIFO 指针。该位控制有效位以及 TX FIFO 和 RX FIFO 溢出、下溢、为满、为空时的中断。

- 0: 无效
  - 1: 使能
- (R/W)

## Register 29.49. LP\_I2C\_FILTER\_CFG\_REG (0x0050)

The diagram shows the bit field layout of Register 29.49. The register is 32 bits wide, with bit 31 reserved. Bits 10 to 0 are grouped into four pairs, each pair consisting of a filter enable bit and a threshold bit. The pairs are labeled from left to right as: LP\_I2C\_SDA\_FILTER\_EN, LP\_I2C\_SCL\_FILTER\_EN, LP\_I2C\_SDA\_FILTER\_THRES, and LP\_I2C\_SCL\_FILTER\_THRES. Bit 0 is also labeled 'Reset'.

31											10	9	8	7			4	3	0			
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	0	0	0	Reset

**LP\_I2C\_SCL\_FILTER\_THRES** 配置 SCL 过滤脉冲宽度的阈值。当 SCL 输入信号的脉冲宽度小于该字段的值时，I2C 控制器忽略此脉冲。

单位: i2c\_sclk  
(R/W)

**LP\_I2C\_SDA\_FILTER\_THRES** 配置 SDA 过滤脉冲宽度的阈值。当 SDA 输入信号的脉冲宽度小于该字段的值时，I2C 控制器忽略此脉冲。

单位: i2c\_sclk  
(R/W)

**LP\_I2C\_SCL\_FILTER\_EN** 配置使能 SCL 的滤波功能。

0: 无效  
1: 复位  
(R/W)

**LP\_I2C\_SDA\_FILTER\_EN** 配置使能 SDA 的滤波功能。

0: 无效  
1: 复位  
(R/W)

## Register 29.50. LP\_I2C\_SCL\_SP\_CONF\_REG (0x0080)

The diagram shows the bit field layout of Register 29.50. The register is 32 bits wide, with bit 31 reserved. Bits 8 to 0 are grouped into four pairs, each pair consisting of a reserved bit and a configuration bit. The pairs are labeled from left to right as: reserved, reserved, LP\_I2C\_SCL\_RST\_SLV\_NUM, and LP\_I2C\_SCL\_RST\_SLV\_EN. Bit 0 is also labeled 'Reset'.

31											8	7	6	5			1	0				
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**LP\_I2C\_SCL\_RST\_SLV\_EN** 在 I2C 主机处于空闲状态时，置位此位发送 SCL 脉冲。脉冲数量为 LP\_I2C\_SCL\_RST\_SLV\_NUM[4:0]. (R/W/SC)

**LP\_I2C\_SCL\_RST\_SLV\_NUM** 配置 I2C 主机模式下生成的 SCL 脉冲。

仅在 LP\_I2C\_SCL\_RST\_SLV\_EN 为 1 时有效。

单位: i2c\_sclk  
(R/W)

## Register 29.51. LP\_I2C\_SR\_REG (0x0008)

(reserved)	LP_I2C_SCL_STATE_LAST	(reserved)	LP_I2C_SCL_MAIN_STATE_LAST	(reserved)	LP_I2C_TXFIFO_CNT	(reserved)	LP_I2C_RXFIFO_CNT	(reserved)	LP_I2C_BUS_BUSY	LP_I2C_ARB_LOST	(reserved)	LP_I2C_RESP_REC								
31	30	28	27	26	24	23	22	18	17	13	12	8	7	5	4	3	2	1	0	
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**LP\_I2C\_RESP\_REC** 表示主机模式或从机模式下接收的 ACK 电平值。

0: ACK

1: NACK

(RO)

**LP\_I2C\_ARB\_LOST** 表示 I2C 控制器是否控制 SCL 线。

0: 仲裁未丢失

1: 仲裁丢失

(RO)

**LP\_I2C\_BUS\_BUSY** 表示 I2C 总线状态。

0: I2C 总线处于空闲状态

1: I2C 总线正在传输数据

(RO)

**LP\_I2C\_RXFIFO\_CNT** 表示 RAM 接收数据的字节数。 (RO)

**LP\_I2C\_TXFIFO\_CNT** 表示需发送数据的字节数。 (RO)

**LP\_I2C\_SCL\_MAIN\_STATE\_LAST** 表示 I2C 控制器状态机的状态。

0: 空闲

1: 地址偏移

2: ACK 地址

3: 接收数据

4: 发送数据

5: 发送 ACK

6: 等待 ACK

(RO)

**LP\_I2C\_SCL\_STATE\_LAST** 表示用于生成 SCL 的状态机状态。

0: 空闲

1: 开始

2: 下降沿

3: 低电平

4: 上升沿

5: 高电平

6: 停止

(RO)

## Register 29.52. LP\_I2C\_FIFO\_ST\_REG (0x0014)

										LP_I2C_RXFIFO_WADDR	(reserved)	LP_I2C_RXFIFO_RADDR	(reserved)	LP_I2C_TXFIFO_WADDR	(reserved)	LP_I2C_TXFIFO_RADDR	(reserved)	(reserved)
31	19	18	15	14	13	10	9	8	5	4	3	0						
0	0	0	0	0	0	0	0	0	0	0	0	0	Reset	0	0	0	0	0

**LP\_I2C\_RXFIFO\_RADDR** 表示 APB 总线读 RX FIFO 的偏移地址。 (RO)

**LP\_I2C\_RXFIFO\_WADDR** 表示 I2C 控制器接收数据和写 RX FIFO 的偏移地址。 (RO)

**LP\_I2C\_TXFIFO\_RADDR** 表示 I2C 控制器读 TX FIFO 的偏移地址。 (RO)

**LP\_I2C\_TXFIFO\_WADDR** 表示 APB 总线写 TX FIFO 的偏移地址。 (RO)

## Register 29.53. LP\_I2C\_DATA\_REG (0x001C)

										LP_I2C_FIFO_RDATA								
31	8	7	0															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**LP\_I2C\_FIFO\_RDATA** 表示 RX FIFO 读取数据的值。 (RO)

## Register 29.54. LP\_I2C\_INT\_RAW\_REG (0x0020)

The diagram shows the bit field layout of the LP\_I2C\_INT\_RAW\_REG register. The register is 32 bits wide, with bit 31 reserved. The bit fields are:

- LP\_I2C\_DET\_START\_INT\_RAW (bit 30)
- LP\_I2C\_SCL\_MAIN\_ST\_TO\_INT\_RAW (bit 29)
- LP\_I2C\_SCL\_ST\_TO\_INT\_RAW (bit 28)
- LP\_I2C\_RXFIFO\_UDF\_INT\_RAW (bit 27)
- LP\_I2C\_RXFIFO\_OVF\_INT\_RAW (bit 26)
- LP\_I2C\_NACK\_INT\_RAW (bit 25)
- LP\_I2C\_TRANS\_START\_INT\_RAW (bit 24)
- LP\_I2C\_TIME\_OUT\_INT\_RAW (bit 23)
- LP\_I2C\_TRANS\_COMPLETE\_INT\_RAW (bit 22)
- LP\_I2C\_MST\_TXFIFO\_UDF\_COMPLETE\_INT\_RAW (bit 21)
- LP\_I2C\_ARBITRATION\_LOST\_INT\_RAW (bit 20)
- LP\_I2C\_BYTETRANS\_DONE\_INT\_RAW (bit 19)
- LP\_I2C\_END\_DETECT\_INT\_RAW (bit 18)
- LP\_I2C\_RXFIFO\_OVF\_WM\_INT\_RAW (bit 17)
- LP\_I2C\_RXFIFO\_WM\_INT\_RAW (bit 16)
- (reserved) (bits 15-0)

31	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0 0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	

**Reset**

**LP\_I2C\_RXFIFO\_WM\_INT\_RAW** LP\_I2C\_RXFIFO\_WM\_INT 的原始中断状态。 (R/SS/WTC)

**LP\_I2C\_TXFIFO\_WM\_INT\_RAW** LP\_I2C\_TXFIFO\_WM\_INT 的原始中断状态。 (R/SS/WTC)

**LP\_I2C\_RXFIFO\_OVF\_INT\_RAW** LP\_I2C\_RXFIFO\_OVF\_INT 的原始中断状态。 (R/SS/WTC)

**LP\_I2C\_END\_DETECT\_INT\_RAW** LP\_I2C\_END\_DETECT\_INT 的原始中断状态。 (R/SS/WTC)

**LP\_I2C\_BYTETRANS\_DONE\_INT\_RAW** LP\_I2C\_BYTETRANS\_DONE\_INT 的原始中断状态。 (R/SS/WTC)

**LP\_I2C\_ARBITRATION\_LOST\_INT\_RAW** LP\_I2C\_ARBITRATION\_LOST\_INT 的原始中断状态。 (R/SS/WTC)

**LP\_I2C\_MST\_TXFIFO\_UDF\_INT\_RAW** LP\_I2C\_TRANS\_COMPLETE\_INT 的原始中断状态。 (R/SS/WTC)

**LP\_I2C\_TRANS\_COMPLETE\_INT\_RAW** LP\_I2C\_TRANS\_COMPLETE\_INT 的原始中断状态。 (R/SS/WTC)

**LP\_I2C\_TIME\_OUT\_INT\_RAW** LP\_I2C\_TIME\_OUT\_INT 的原始中断状态。 (R/SS/WTC)

**LP\_I2C\_TRANS\_START\_INT\_RAW** LP\_I2C\_TRANS\_START\_INT 的原始中断状态。 (R/SS/WTC)

**LP\_I2C\_NACK\_INT\_RAW** LP\_I2C\_SLAVE\_STRETCH\_INT 的原始中断状态。 (R/SS/WTC)

**LP\_I2C\_RXFIFO\_OVF\_INT\_RAW** LP\_I2C\_RXFIFO\_OVF\_INT 的原始中断状态。 (R/SS/WTC)

**LP\_I2C\_RXFIFO\_UDF\_INT\_RAW** LP\_I2C\_RXFIFO\_UDF\_INT 的原始中断状态。 (R/SS/WTC)

**LP\_I2C\_SCL\_ST\_TO\_INT\_RAW** LP\_I2C\_SCL\_ST\_TO\_INT 的原始中断状态。 (R/SS/WTC)

**LP\_I2C\_SCL\_MAIN\_ST\_TO\_INT\_RAW** LP\_I2C\_SCL\_MAIN\_ST\_TO\_INT 的原始中断状态。 (R/SS/WTC)

**LP\_I2C\_DET\_START\_INT\_RAW** LP\_I2C\_DET\_START\_INT 的原始中断状态。 (R/SS/WTC)

## Register 29.55. LP\_I2C\_INT\_CLR\_REG (0x0024)

The diagram shows the bit field mapping for Register 29.55. LP\_I2C\_INT\_CLR\_REG. The register is 32 bits wide, with bit 31 reserved. Bits 16 to 0 correspond to various interrupt clearing functions. The functions are listed diagonally from top-left to bottom-right:

- LP\_I2C\_DET\_START\_INT\_CLR
- LP\_I2C\_SCL\_MAIN\_ST\_TO\_INT\_CLR
- LP\_I2C\_SCL\_ST\_TO\_INT\_CLR
- LP\_I2C\_RXFIFO\_UDF\_INT\_CLR
- LP\_I2C\_TXFIFO\_OVF\_INT\_CLR
- LP\_I2C\_NACK\_INT\_CLR
- LP\_I2C\_TRANS\_START\_INT\_CLR
- LP\_I2C\_TRANS\_COMPLETE\_INT\_CLR
- LP\_I2C\_ARBITRATION\_LOST\_INT\_CLR
- LP\_I2C\_BYTETRANS\_DONE\_INT\_CLR
- LP\_I2C\_MST\_TXFIFO\_UDF\_INT\_CLR
- LP\_I2C\_TRANS\_COMPLETE\_INT\_CLR
- LP\_I2C\_TIME\_OUT\_INT\_CLR
- LP\_I2C\_TRANS\_START\_INT\_CLR
- LP\_I2C\_NACK\_INT\_CLR
- LP\_I2C\_RXFIFO\_OVF\_INT\_CLR
- LP\_I2C\_RXFIFO\_WM\_INT\_CLR
- LP\_I2C\_RXFIFO\_WM\_INT\_CLR
- LP\_I2C\_END\_DETECT\_INT\_CLR
- LP\_I2C\_BYTETRANS\_DONE\_INT\_CLR
- LP\_I2C\_ARBITRATION\_LOST\_INT\_CLR
- LP\_I2C\_MST\_TXFIFO\_UDF\_INT\_CLR
- LP\_I2C\_TRANS\_COMPLETE\_INT\_CLR
- LP\_I2C\_TIME\_OUT\_INT\_CLR
- LP\_I2C\_TRANS\_START\_INT\_CLR
- LP\_I2C\_NACK\_INT\_CLR
- LP\_I2C\_RXFIFO\_OVF\_INT\_CLR
- LP\_I2C\_RXFIFO\_WM\_INT\_CLR
- LP\_I2C\_RXFIFO\_WM\_INT\_CLR
- (reserved)

31	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0 0	0 0																

Reset

**LP\_I2C\_RXFIFO\_WM\_INT\_CLR** 写 1 清除 LP\_I2C\_RXFIFO\_WM\_INT 中断。 (WT)

**LP\_I2C\_TXFIFO\_WM\_INT\_CLR** 写 1 清除 LP\_I2C\_TXFIFO\_WM\_INT 中断。 (WT)

**LP\_I2C\_RXFIFO\_OVF\_INT\_CLR** 写 1 清除 LP\_I2C\_RXFIFO\_OVF\_INT 中断。 (WT)

**LP\_I2C\_END\_DETECT\_INT\_CLR** 写 1 清除 LP\_I2C\_END\_DETECT\_INT 中断。 (WT)

**LP\_I2C\_BYTETRANS\_DONE\_INT\_CLR** 写 1 清除 LP\_I2C\_BYTETRANS\_DONE\_INT 中断。 (WT)

**LP\_I2C\_ARBITRATION\_LOST\_INT\_CLR** 写 1 清除 LP\_I2C\_ARBITRATION\_LOST\_INT 中断。 (WT)

**LP\_I2C\_MST\_TXFIFO\_UDF\_INT\_CLR** 写 1 清除 LP\_I2C\_MST\_TXFIFO\_UDF\_INT 中断。 (WT)

**LP\_I2C\_TRANS\_COMPLETE\_INT\_CLR** 写 1 清除 LP\_I2C\_TRANS\_COMPLETE\_INT 中断。 (WT)

**LP\_I2C\_TIME\_OUT\_INT\_CLR** 写 1 清除 LP\_I2C\_TIME\_OUT\_INT 中断。 (WT)

**LP\_I2C\_TRANS\_START\_INT\_CLR** 写 1 清除 LP\_I2C\_TRANS\_START\_INT 中断。 (WT)

**LP\_I2C\_NACK\_INT\_CLR** 写 1 清除 LP\_I2C\_NACK\_INT 中断。 (WT)

**LP\_I2C\_RXFIFO\_OVF\_INT\_CLR** 写 1 清除 LP\_I2C\_RXFIFO\_OVF\_INT 中断。 (WT)

**LP\_I2C\_RXFIFO\_UDF\_INT\_CLR** 写 1 清除 LP\_I2C\_RXFIFO\_UDF\_INT 中断。 (WT)

**LP\_I2C\_SCL\_ST\_TO\_INT\_CLR** 写 1 清除 LP\_I2C\_SCL\_ST\_TO\_INT 中断。 (WT)

**LP\_I2C\_SCL\_MAIN\_ST\_TO\_INT\_CLR** 写 1 清除 LP\_I2C\_SCL\_MAIN\_ST\_TO\_INT 中断。 (WT)

**LP\_I2C\_DET\_START\_INT\_CLR** 写 1 清除 LP\_I2C\_DET\_START\_INT 中断。 (WT)

## Register 29.56. LP\_I2C\_INT\_ENA\_REG (0x0028)

The diagram shows the bit field layout of Register 29.56. The register is 32 bits wide, with bit 31 reserved. The bit fields are:

- Bit 31: (reserved)
- Bits 16-0: LP\_I2C\_RXFIFO\_WM\_INT\_ENA
- Bits 15-0: LP\_I2C\_TXFIFO\_WM\_INT\_ENA
- Bits 14-0: LP\_I2C\_RXFIFO\_OVF\_INT\_ENA
- Bits 13-0: LP\_I2C\_NACK\_INT\_ENA
- Bits 12-0: LP\_I2C\_TRANS\_START\_INT\_ENA
- Bits 11-0: LP\_I2C\_TRANS\_COMPLETE\_INT\_ENA
- Bits 10-0: LP\_I2C\_TIME\_OUT\_INT\_ENA
- Bits 9-0: LP\_I2C\_MST\_TXFIFO\_UDF\_INT\_ENA
- Bits 8-0: LP\_I2C\_BYTETRANS\_DONE\_INT\_ENA
- Bits 7-0: LP\_I2C\_ARBITRATION\_LOST\_INT\_ENA
- Bits 6-0: LP\_I2C\_END\_DETECT\_INT\_ENA
- Bits 5-0: LP\_I2C\_RXFIFO\_OVF\_INT\_ENA
- Bits 4-0: LP\_I2C\_RXFIFO\_WM\_INT\_ENA
- Bit 3: LP\_I2C\_DET\_START\_INT\_ENA
- Bit 2: LP\_I2C\_SCL\_MAIN\_ST\_TO\_INT\_ENA
- Bit 1: LP\_I2C\_SCL\_ST\_TO\_INT\_ENA
- Bit 0: LP\_I2C\_RXFIFO\_UDF\_INT\_ENA

**Reset**: 0

**LP\_I2C\_RXFIFO\_WM\_INT\_ENA** 写1使能 LP\_I2C\_RXFIFO\_WM\_INT 中断。 (R/W)

**LP\_I2C\_TXFIFO\_WM\_INT\_ENA** 写1使能 LP\_I2C\_TXFIFO\_WM\_INT 中断。 (R/W)

**LP\_I2C\_RXFIFO\_OVF\_INT\_ENA** 写1使能 LP\_I2C\_RXFIFO\_OVF\_INT 中断。 (R/W)

**LP\_I2C\_END\_DETECT\_INT\_ENA** 写1使能 LP\_I2C\_END\_DETECT\_INT 中断。 (R/W)

**LP\_I2C\_BYTETRANS\_DONE\_INT\_ENA** 写1使能 LP\_I2C\_BYTETRANS\_DONE\_INT 中断。 (R/W)

**LP\_I2C\_ARBITRATION\_LOST\_INT\_ENA** 写1使能 LP\_I2C\_ARBITRATION\_LOST\_INT 中断。 (R/W)

**LP\_I2C\_MST\_TXFIFO\_UDF\_INT\_ENA** 写1使能 LP\_I2C\_MST\_TXFIFO\_UDF\_INT 中断。 (R/W)

**LP\_I2C\_TRANS\_COMPLETE\_INT\_ENA** 写1使能 LP\_I2C\_TRANS\_COMPLETE\_INT 中断。 (R/W)

**LP\_I2C\_TIME\_OUT\_INT\_ENA** 写1使能 LP\_I2C\_TIME\_OUT\_INT 中断。 (R/W)

**LP\_I2C\_TRANS\_START\_INT\_ENA** 写1使能 LP\_I2C\_TRANS\_START\_INT 中断。 (R/W)

**LP\_I2C\_NACK\_INT\_ENA** 写1使能 LP\_I2C\_NACK\_INT 中断。 (R/W)

**LP\_I2C\_TXFIFO\_OVF\_INT\_ENA** 写1使能 LP\_I2C\_TXFIFO\_OVF\_INT 中断。 (R/W)

**LP\_I2C\_RXFIFO\_UDF\_INT\_ENA** 写1使能 LP\_I2C\_RXFIFO\_UDF\_INT 中断。 (R/W)

**LP\_I2C\_SCL\_ST\_TO\_INT\_ENA** 写1使能 LP\_I2C\_SCL\_ST\_TO\_INT 中断。 (R/W)

**LP\_I2C\_SCL\_MAIN\_ST\_TO\_INT\_ENA** 写1使能 LP\_I2C\_SCL\_MAIN\_ST\_TO\_INT 中断。 (R/W)

**LP\_I2C\_DET\_START\_INT\_ENA** 写1使能 LP\_I2C\_DET\_START\_INT 中断。 (R/W)

## Register 29.57. LP\_I2C\_INT\_STATUS\_REG (0x002C)

The diagram shows the bit field layout of Register 29.57. LP\_I2C\_INT\_STATUS\_REG (0x002C). The register is 32 bits wide, with bit 31 reserved. Bits 16 to 0 are labeled with their corresponding interrupt status names. A 'Reset' bit is located at bit 0.

31	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	Reset
(reserved)	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Bit Descriptions:

- LP\_I2C\_DET\_START\_INT\_ST
- LP\_I2C\_SCL\_MAIN\_ST\_TO\_INT\_ST
- LP\_I2C\_SCL\_ST\_TO\_INT\_ST
- LP\_I2C\_RXFIFO\_UDF\_INT\_ST
- LP\_I2C\_RXFIFO\_OVF\_INT\_ST
- LP\_I2C\_NACK\_INT\_ST
- LP\_I2C\_TRANS\_START\_INT\_ST
- LP\_I2C\_TIME\_OUT\_INT\_ST
- LP\_I2C\_TRANS\_COMPLETE\_INT\_ST
- LP\_I2C\_MST\_TXFIFO\_UDF\_INT\_ST
- LP\_I2C\_ARBITRATION\_LOST\_INT\_ST
- LP\_I2C\_BYTETRANS\_DONE\_INT\_ST
- LP\_I2C\_END\_DETECT\_INT\_ST
- LP\_I2C\_RXFIFO\_OVF\_INT\_ST
- LP\_I2C\_RXFIFO\_WM\_INT\_ST

**LP\_I2C\_RXFIFO\_WM\_INT\_ST** LP\_I2C\_RXFIFO\_WM\_INT 的屏蔽中断状态。 (RO)

**LP\_I2C\_TXFIFO\_WM\_INT\_ST** LP\_I2C\_TXFIFO\_WM\_INT 的屏蔽中断状态。 (RO)

**LP\_I2C\_RXFIFO\_OVF\_INT\_ST** LP\_I2C\_RXFIFO\_OVF\_INT 的屏蔽中断状态。 (RO)

**LP\_I2C\_END\_DETECT\_INT\_ST** LP\_I2C\_END\_DETECT\_INT 的屏蔽中断状态。 (RO)

**LP\_I2C\_BYTETRANS\_DONE\_INT\_ST** LP\_I2C\_BYTETRANS\_DONE\_INT 的屏蔽中断状态。 (RO)

**LP\_I2C\_ARBITRATION\_LOST\_INT\_ST** LP\_I2C\_ARBITRATION\_LOST\_INT 的屏蔽中断状态。 (RO)

**LP\_I2C\_MST\_TXFIFO\_UDF\_INT\_ST** LP\_I2C\_TRANS\_COMPLETE\_INT 的屏蔽中断状态。 (RO)

**LP\_I2C\_TRANS\_COMPLETE\_INT\_ST** LP\_I2C\_TRANS\_COMPLETE\_INT 的屏蔽中断状态。 (RO)

**LP\_I2C\_TIME\_OUT\_INT\_ST** LP\_I2C\_TIME\_OUT\_INT 的屏蔽中断状态。 (RO)

**LP\_I2C\_TRANS\_START\_INT\_ST** LP\_I2C\_TRANS\_START\_INT 的屏蔽中断状态。 (RO)

**LP\_I2C\_NACK\_INT\_ST** LP\_I2C\_SLAVE\_STRETCH\_INT 的屏蔽中断状态。 (RO)

**LP\_I2C\_TXFIFO\_OVF\_INT\_ST** LP\_I2C\_RXFIFO\_OVF\_INT 的屏蔽中断状态。 (RO)

**LP\_I2C\_RXFIFO\_UDF\_INT\_ST** LP\_I2C\_RXFIFO\_UDF\_INT 的屏蔽中断状态。 (RO)

**LP\_I2C\_SCL\_ST\_TO\_INT\_ST** LP\_I2C\_SCL\_ST\_TO\_INT 的屏蔽中断状态。 (RO)

**LP\_I2C\_SCL\_MAIN\_ST\_TO\_INT\_ST** LP\_I2C\_SCL\_MAIN\_ST\_TO\_INT 的屏蔽中断状态。 (RO)

**LP\_I2C\_DET\_START\_INT\_ST** LP\_I2C\_DET\_START\_INT 的屏蔽中断状态。 (RO)

## Register 29.58. LP\_I2C\_COMDO\_REG (0x0058)

**LP\_I2C\_COMMAND0** 配置命令寄存器 0 的内容。

命令寄存器包含三个部分：

op\_code 表示命令：

- 0: RSTART
  - 1: WRITE
  - 2: READ
  - 3: STOP
  - 4: END.

`Byte_num` 表示需要发送或接收数据的字节数。

ack\_check\_en, ack\_exp 和 ack 用于控制 ACK 位。详细信息，请参阅 I2C CMD 结构[29.4-2](#)。  
(R/W)

**LP\_I2C\_COMMAND0\_DONE** 表示在 I2C 主机模式下，命令 0 是否已完成。

- 0: 未完成  
1: 已完成  
(R/W/SS)

## Register 29.59. LP\_I2C\_COMD1\_REG (0x005C)

**LP\_I2C\_COMMAND1** 配置命令寄存器 1 的内容。具体可参考 I2C\_CMD0\_REG[13:0]。(R/W)

**LP\_I2C\_COMMAND1\_DONE** 表示在 I2C 主机模式下，命令 1 是否已完成。

- 0: 未完成  
1: 已完成  
(R/W/SS)

## Register 29.60. LP\_I2C\_COMMDO\_REG (0x0060)

The diagram shows the bit field layout of Register 29.60. The register is 32 bits wide, divided into two main sections: LP\_I2C\_COMMAND2 and LP\_I2C\_COMMAND2\_DONE.

31	30	(reserved)	14	13	0	Reset
0	0	0	0	0	0	0

**LP\_I2C\_COMMAND2**: Configuration for Command 2. Refers to I2C\_CMDO\_REG[13:0]. (R/W)

**LP\_I2C\_COMMAND2\_DONE**: Indicates if Command 2 is done. (R/W/SS)

0: Not done  
1: Done

**LP\_I2C\_COMMAND2** 配置命令寄存器 2 的内容。具体可参考 I2C\_CMDO\_REG[13:0]。(R/W)

**LP\_I2C\_COMMAND2\_DONE** 表示在 I2C 主机模式下，命令 2 是否已完成。

- 0: 未完成
  - 1: 已完成
- (R/W/SS)

## Register 29.61. LP\_I2C\_COMMDO\_REG (0x0064)

The diagram shows the bit field layout of Register 29.61. The register is 32 bits wide, divided into two main sections: LP\_I2C\_COMMAND3 and LP\_I2C\_COMMAND3\_DONE.

31	30	(reserved)	14	13	0	Reset
0	0	0	0	0	0	0

**LP\_I2C\_COMMAND3**: Configuration for Command 3. Refers to I2C\_CMDO\_REG[13:0]. (R/W)

**LP\_I2C\_COMMAND3\_DONE**: Indicates if Command 3 is done. (R/W/SS)

0: Not done  
1: Done

**LP\_I2C\_COMMAND3** 配置命令寄存器 3 的内容。具体可参考 I2C\_CMDO\_REG[13:0]。(R/W)

**LP\_I2C\_COMMAND3\_DONE** 表示在 I2C 主机模式下，命令 3 是否已完成。

- 0: 未完成
  - 1: 已完成
- (R/W/SS)

## Register 29.62. LP\_I2C\_COMMAND4\_REG (0x0068)

The diagram shows the bit field layout of Register 29.62. The register is 32 bits wide, divided into two main sections: LP\_I2C\_COMMAND4 and LP\_I2C\_COMMAND4\_DONE.

31	30	(reserved)	14	13	0	Reset
0	0	0	0	0	0	0

**LP\_I2C\_COMMAND4**: Configuration for Command 4. This section contains the command configuration bits (bits 31-14).

**LP\_I2C\_COMMAND4\_DONE**: Status for Command 4 completion. This section contains the status bit (bit 13) and a Reset control (bit 0).

**LP\_I2C\_COMMAND4** 配置命令寄存器 4 的内容。具体可参考 I2C\_CMD0\_REG[13:0]。(R/W)

**LP\_I2C\_COMMAND4\_DONE** 表示在 I2C 主机模式下，命令 4 是否已完成。

- 0: 未完成
  - 1: 已完成
- (R/W/SS)

## Register 29.63. LP\_I2C\_COMMAND5\_REG (0x006C)

The diagram shows the bit field layout of Register 29.63. The register is 32 bits wide, divided into two main sections: LP\_I2C\_COMMAND5 and LP\_I2C\_COMMAND5\_DONE.

31	30	(reserved)	14	13	0	Reset
0	0	0	0	0	0	0

**LP\_I2C\_COMMAND5**: Configuration for Command 5. This section contains the command configuration bits (bits 31-14).

**LP\_I2C\_COMMAND5\_DONE**: Status for Command 5 completion. This section contains the status bit (bit 13) and a Reset control (bit 0).

**LP\_I2C\_COMMAND5** 配置命令寄存器 5 的内容。具体可参考 I2C\_CMD0\_REG[13:0]。(R/W)

**LP\_I2C\_COMMAND5\_DONE** 表示在 I2C 主机模式下，命令 5 是否已完成。

- 0: 未完成
  - 1: 已完成
- (R/W/SS)

## Register 29.64. LP\_I2C\_COMD6\_REG (0x0070)

LP_I2C_COMMAND6													
LP_I2C_COMMAND6_DONE													
31	30	(reserved)											0
0	0	0	0	0	0	0	0	0	0	0	0	0	0
													Reset

**LP\_I2C\_COMMAND6** 配置命令寄存器 6 的内容。具体可参考 I2C\_CMDO\_REG[13:0]。(R/W)

**LP\_I2C\_COMMAND6\_DONE** 表示在 I2C 主机模式下，命令 6 是否已完成。

- 0: 未完成
  - 1: 已完成
- (R/W/SS)

## Register 29.65. LP\_I2C\_COMD7\_REG (0x0074)

LP_I2C_COMMAND7													
LP_I2C_COMMAND7_DONE													
31	30	(reserved)											0
0	0	0	0	0	0	0	0	0	0	0	0	0	0
													Reset

**LP\_I2C\_COMMAND7** 配置命令寄存器 7 的内容。具体可参考 I2C\_CMDO\_REG[13:0]。(R/W)

**LP\_I2C\_COMMAND7\_DONE** 表示在 I2C 主机模式下，命令 7 是否已完成。

- 0: 未完成
  - 1: 已完成
- (R/W/SS)

## Register 29.66. LP\_I2C\_DATE\_REG (0x00F8)

LP_I2C_DATE													
31													0
0x2201143													Reset

**LP\_I2C\_DATE** 版本控制寄存器。(R/W)

## Register 29.67. LP\_I2C\_TXFIFO\_START\_ADDR\_REG (0x0100)

LP_I2C_TXFIFO_START_ADDR	
31	0
0	Reset

LP\_I2C\_TXFIFO\_START\_ADDR 表示 I2C TX FIFO 首地址。 (RO)

## Register 29.68. LP\_I2C\_RXFIFO\_START\_ADDR\_REG (0x0180)

LP_I2C_RXFIFO_START_ADDR	
31	0
0	Reset

LP\_I2C\_RXFIFO\_START\_ADDR 表示 I2C RX FIFO 首地址。 (RO)

# 第 30 章

## I2S 控制器 (I2S)

### 30.1 概述

ESP32-C6 内置一个 I2S 接口，为多媒体应用，尤其是为数字音频应用提供了灵活的数据通信接口。

I2S 标准总线定义了三种信号：串行时钟信号 BCK、字选择信号 WS 和串行数据信号 SD。一个基础的 I2S 数据总线包含一个主机和一个从机。主机和从机的角色在通信过程中保持不变。ESP32-C6 的 I2S 模块包含独立的发送单元和接收单元，能够保证优良的通信性能。

### 30.2 术语

为了更好地说明 I2S 的功能，本章使用了以下术语。

<b>主机模式</b>	I2S 作为主机驱动 BCK/WS，向从机发送或从其接收数据。
<b>从机模式</b>	I2S 作为从机由 BCK/WS 驱动，从主机接收或向其发送数据。
<b>全双工</b>	主机与从机之间的发送线和接收线各自独立，发送数据和接收数据同时进行。
<b>半双工</b>	主机和从机只能有一方先发送数据，另一方接收数据。发送数据和接收数据不能同时进行。
<b>A 律和 <math>\mu</math> 律</b>	A 律和 $\mu$ 律是数字脉冲编码调制 (PCM) 非均匀量化中的压缩/解压缩算法，可以有效地改善信号的量化信噪比。
<b>TDM RX 模式</b>	即 TDM 输入模式，利用时分复用方式接收脉冲编码调制 (PCM) 数据，并将其通过 DMA 存入储存器的模式。信号线包括 BCK、WS 和 DATA。可以接收最多 16 个通道的数据。通过用户配置，可支持 TDM Philips 格式、TDM MSB 对齐格式、TDM PCM 格式等。
<b>普通 PDM RX 模式</b>	即普通 PDM 输入模式，接收脉冲密度调制 (PDM) 数据，并将其通过 DMA 存入储存器的模式。信号线包括 WS 和 DATA。通过用户配置，可支持 PDM 标准格式等。
<b>TDM TX 模式</b>	即 TDM 输出模式，通过 DMA 从储存器中取得脉冲编码调制 (PCM) 数据，并利用时分复用方式将其发送的模式。信号线包括 BCK、WS 和 DATA，可以发送最多 16 个通道的数据。通过用户配置，可支持 TDM Philips 格式、TDM MSB 对齐格式、TDM PCM 格式等。
<b>普通 PDM TX 模式</b>	即普通 PDM 输出模式，通过 DMA 从储存器中取得脉冲密度调制 (PDM) 数据，并将其发送的模式。信号线包括 WS 和 DATA。通过用户配置，可支持 PDM 标准格式等。
<b>PCM-to-PDM TX 模式</b>	即 PCM-to-PDM 输出模式，通过 DMA 从储存器中取得脉冲编码调制 (PCM) 数据，将其转换为脉冲密度调制 (PDM) 数据，并将其发送的 <b>主机模式</b> 。信号线包括 WS 和 DATA。通过用户配置，可支持 PDM 标准格式等。

### 30.3 特性

I2S 模块具有以下特性：

- 支持主机模式和从机模式
- 支持全双工和半双工通信
- 支持 TX 模块和 RX 模块独立工作或同时工作
- 支持多种音频标准：
  - TDM Philips 标准
  - TDM MSB 对齐标准
  - TDM PCM 标准
  - PDM 标准
- 可配置高精度采样时钟：
  - 支持如下采样频率：8 kHz、16 kHz、32 kHz、44.1 kHz、48 kHz、88.2 kHz、96 kHz、128 kHz 和 192 kHz（注意：从机模式下，由于时钟源的频率限制，支持的最高采样频率受到数据位宽和声道数的限制，具体请参考章节 30.6）
- 支持 8/16/24/32 位数据通信
- 支持 DMA
- 支持 I2S 接口中断

### 30.4 系统架构




图 30.4-1. ESP32-C6 I2S 系统框图

图 30.4-1 为 ESP32-C6 I2S 模块的结构框图。ESP32-C6 I2S 模块包含：

- 独立的发送单元 (TX Unit)
- 独立的接收单元 (RX Unit)
- 输入输出时序调节单元 (I/O Sync)
- 时钟分频器 (Clock Generator)
- 64 x 32-bit TX FIFO
- 64 x 32-bit RX FIFO
- 压缩/解压缩模块 (Compress/Decompress)

ESP32-C6 I2S 模块支持 DMA，可访问内部存储器，更多信息见章节 [4 通用 DMA 控制器 \(GDMA\)](#)。

发送单元和接收单元各自有一组三线接口，分别为串行时钟线 BCK、字选择线 WS 和串行数据线 SD。其中，发送单元的 SD 线固定为输出，接收单元的 SD 线固定为接收。发送单元和接收单元的 BCK 和 WS 信号线均可配置为主机输出模式或从机输入模式。

图 30.4-1 中的右半部分展示了 I2S 模块的信号总线。RX 和 TX 模块的信号命名规则为：I2SA\_B\_C，例如 I2SI\_BCK\_in。其中：

- “A” 表示 I2S 模块的数据总线的方向，包括：
  - “I” 表示输入
  - “O” 表示输出
- “B” 表示信号功能，包括：
  - BCK
  - WS
  - SD
- “C” 表示该信号的方向，包括：
  - “in” 表示该信号输入 I2S 模块
  - “out” 表示该信号自 I2S 模块输出

I2S 各信号的具体描述见表 30.4-1。

表 30.4-1. 模块信号描述

信号	方向	功能
I2SI_BCK_in	输入	I2S 从机模式下，输入 BCK 信号，用于 RX 模块
I2SI_BCK_out	输出	I2S 主机模式下，输出 BCK 信号，用于 RX 模块
I2SI_WS_in	输入	I2S 从机模式下，输入 WS 信号，用于 RX 模块
I2SI_WS_out	输出	I2S 主机模式下，输出 WS 信号，用于 RX 模块
I2SI_Data_in	输入	I2S RX 模块的串行输入数据线
I2SO_Data_out	输出	I2S TX 模块的串行输出数据线
I2SO_BCK_in	输入	I2S 从机模式下，输入 BCK 信号，用于 TX 模块
I2SO_BCK_out	输出	I2S 主机模式下，输出 BCK 信号，用于 TX 模块
I2SO_WS_in	输入	I2S 从机模式下，输入 WS 信号，用于 TX 模块
I2SO_WS_out	输出	I2S 主机模式下，输出 WS 信号，用于 TX 模块
I2S_MCLK_in	输入	I2S 从机模式下，来自外部芯片的时钟源
I2S_MCLK_out	输出	I2S 主机模式下，作为外部芯片的时钟源

**说明:**

I2S 的所有信号均需要经过 GPIO 交换矩阵映射到芯片的管脚。更多信息请参考章节 [7 IO MUX 和 GPIO 交换矩阵 \(GPIO, IO MUX\)](#)。

## 30.5 I2S 模块支持的音频协议

ESP32-C6 I2S 模块支持多种音频标准，包括 TDM Philips 标准、TDM MSB 对齐标准、TDM PCM 标准以及 PDM 标准。

用户可通过配置以下寄存器，选择所需的音频标准：

- [I2S\\_TX/RX\\_TDM\\_EN](#)
  - 0: 禁用 TDM 模式
  - 1: 选择 TDM 模式
- [I2S\\_TX/RX\\_PDM\\_EN](#)
  - 0: 禁用 PDM 模式
  - 1: 选择 PDM 模式
- [I2S\\_TX/RX\\_MSB\\_SHIFT](#)
  - 0: 配置 WS 信号和 SD 信号同时开始变化，即选择 MSB 对齐标准
  - 1: 配置 WS 信号先于 SD 信号一个 BCK 时钟周期开始变化，即选择 Philips 标准或 PCM 标准
- [I2S\\_TX/RX\\_PCM\\_BYPASS](#)
  - 0: 选择 PCM 标准
  - 1: 禁用 PCM 标准

### 30.5.1 TDM Philips 标准模式

在 Philips 标准下，在 BCK 的下降沿，WS 信号先于 SD 信号一个 BCK 时钟周期开始变化，即 WS 信号从当前通道数据的第一个位之前的一个时钟开始有效，并在当前通道数据发送结束前一个 BCK 时钟周期开始变化。SD 信号线上首先传输音频数据的最高位。

与 Philips 标准相比，TDM Philips 标准支持的通道更多，见图 30.5-1。




图 30.5-1. 时序图 – TDM Philips 标准

### 30.5.2 TDM MSB 对齐标准模式

MSB 对齐标准下，在 BCK 下降沿，WS 信号和 SD 信号同时变化。WS 持续到当前通道数据发送结束，SD 信号线上首先传输音频数据的最高位。

与 MSB 对齐标准相比，TDM MSB 对齐标准支持更多通道，见图 30.5-2。




图 30.5-2. 时序图 – TDM MSB 对齐标准

### 30.5.3 TDM PCM 标准模式

在 PCM 标准的短帧同步模式下，在 BCK 的下降沿，WS 信号先于 SD 信号一个 BCK 时钟周期开始变化，即 WS 信号从当前通道数据的第一个位之前的一个时钟开始有效，并持续一个 BCK 时钟周期。SD 信号线上首先传输音频数据的最高位。

与 PCM 标准相比，TDM PCM 标准支持更多通道，见图 30.5-3 所示。




图 30.5-3. 时序图 – TDM PCM 标准

### 30.5.4 PDM 标准模式

如图 30.5-4 所示，在 PDM 标准下，WS 代表左/右声道，在 BCK 的下降沿，WS 与 SD 同时变化。WS 在数据发送过程中持续变化，WS 的高低对应两个声道。




图 30.5-4. 时序图 – PDM 标准

## 30.6 I2S TX/RX 模块时钟

I2S\_TX/RX\_CLK 作为 I2S TX/RX 模块的主时钟，可由以下时钟分频所得：

- 40 MHz XTAL\_CLK

- 160 MHz PLL\_F160M\_CLK
- 240 MHz PLL\_F240M\_CLK
- 或外部输入时钟: I2S\_MCLK\_in

I2S TX/RX 模块的串行时钟 BCK 再由 I2S\_TX/RX\_CLK 分频获得, 如图 30.6-1 所示。PCR\_I2S\_TX/RX\_CLKM\_SEL 用于选择 I2S TX/RX 的时钟源, PCR\_I2S\_TX/RX\_CLKM\_EN 用于使能或者关闭 I2S TX/RX 模块的时钟源。




图 30.6-1. I2S 时钟分频器

I2S\_TX/RX\_CLK 的频率  $f_{I2S\_TX/RX\_CLK}$  与分频器时钟源频率  $f_{I2S\_CLK\_S}$  间的关系如下:

$$f_{I2S\_TX/RX\_CLK} = \frac{f_{I2S\_CLK\_S}}{N + \frac{b}{a}}$$

其中,  $2 \leq N \leq 256$  ( $N$  为整数),  $N$  对应为 PCR\_I2S\_TX/RX\_CLKM\_CONF\_REG 寄存器中 PCR\_I2S\_TX/RX\_CLKM\_DIV\_NUM 的值, 具体为:

- PCR\_I2S\_TX/RX\_CLKM\_DIV\_NUM = 0 时,  $N = 256$ ;
- PCR\_I2S\_TX/RX\_CLKM\_DIV\_NUM = 1 时,  $N = 2$ ;
- PCR\_I2S\_TX/RX\_CLKM\_DIV\_NUM 为其他值时,  $N = PCR_I2S_TX/RX_CLKM_DIV_NUM$  的值。

分数部分分频系数  $a$ 、 $b$  唯一对应系数  $x$ 、 $y$ 、 $z$ 、 $yn1$ 。系数对应公式为:

- 当  $b \leq \frac{a}{2}$  时,  $yn1 = 0$ ,  $x = \text{floor}([\frac{a}{b}]) - 1$ ,  $y = a \% b$ ,  $z = b$ ;
- 当  $b > \frac{a}{2}$  时,  $yn1 = 1$ ,  $x = \text{floor}([\frac{a}{a-b}]) - 1$ ,  $y = a \% (a - b)$ ,  $z = a - b$ 。

系数  $x$ 、 $y$ 、 $z$ 、 $yn1$  在 PCR\_I2S\_TX/RX\_CLKM\_DIV\_X、PCR\_I2S\_TX/RX\_CLKM\_DIV\_Y、PCR\_I2S\_TX/RX\_CLKM\_DIV\_Z、PCR\_I2S\_TX/RX\_CLKM\_DIV\_YN1 中配置。

对于整数分频, PCR\_I2S\_TX/RX\_CLKM\_DIV\_X 和 PCR\_I2S\_TX/RX\_CLKM\_DIV\_Z 清零, PCR\_I2S\_TX/RX\_CLKM\_DIV\_Y 置为 1。

**说明:**

使用小数分频功能可能会产生时钟抖动。

在主机发送模式下，I2S TX 模块的串行时钟 BCK 为 I2SO\_BCK\_out 信号，由 I2S\_TX\_CLK 分频获得。即：

$$f_{\text{I2SO\_BCK\_out}} = \frac{f_{\text{I2S\_TX\_CLK}}}{\text{MO}}$$

其中，MO 的值为 I2S\_TX\_BCK\_DIV\_NUM 的值 + 1，即：

$$\text{MO} = \text{I2S\_TX\_BCK\_DIV\_NUM} + 1$$

**说明:**

注意，I2S\_TX\_BCK\_DIV\_NUM 不可配置为 1。

在主机接收模式下，I2S RX 模块的串行时钟 BCK 为 I2SI\_BCK\_out 信号，由 I2S\_RX\_CLK 分频获得。即：

$$f_{\text{I2SI\_BCK\_out}} = \frac{f_{\text{I2S\_RX\_CLK}}}{\text{MI}}$$

其中 MI 对应 I2S\_RX\_BCK\_DIV\_NUM 的值 + 1，即：

$$\text{MI} = \text{I2S\_RX\_BCK\_DIV\_NUM} + 1$$

**说明:**

- I2S\_RX\_BCK\_DIV\_NUM 不可配置为 1；
- 当模块处于 I2S 从机模式时，必须保证  $f_{\text{I2S\_TX/RX\_CLK}} \geq 8 * f_{\text{BCK}}$ 。另外模块可以输出 I2S\_MCLK\_out 作为外部设备的主时钟。

## 30.7 I2S 模块复位

I2S 模块中各个单元以及 FIFO 可通过配置相关位进行复位：

- I2S TX/RX 单元：可配置 I2S\_TX\_RESET 和 I2S\_RX\_RESET 进行复位；
- I2S TX/RX FIFO：可配置 I2S\_TX\_FIFO\_RESET 和 I2S\_RX\_FIFO\_RESET 进行复位。

**说明:**

在模块和 FIFO 复位之前，需要先配置 I2S 模块时钟。

## 30.8 I2S 主/从机模式

ESP32-C6 I2S 模块可作为主机或从机，两种模式均支持半双工通信或全双工通信。用户可配置 I2S\_RX\_SLAVE\_MOD 和 I2S\_TX\_SLAVE\_MOD 选择需要的模式。

- I2S\_TX\_SLAVE\_MOD

- 0: 主机发送模式
- 1: 从机发送模式

- I2S\_RX\_SLAVE\_MOD

- 0: 主机接收模式
- 1: 从机接收模式

### 30.8.1 主/从机发送模式

- 主机发送模式

- 置位 I2S\_TX\_START 启动一次发送操作。
- 置位该位，发送单元会一直输出时钟信号和串行数据。
- 置位 I2S\_TX\_STOP\_EN 时，如果 FIFO 中的数据全部发送完毕，则主机停止发送数据和时钟信号。
- 清零 I2S\_TX\_STOP\_EN 时，如果 FIFO 中的数据全部发送完毕，并且没有新数据填入，发送模块将一直发送最后一帧数据和时钟信号。
- 当 I2S\_TX\_START 被清零时，主机停止发送数据。

- 从机发送模式

- 置位 I2S\_TX\_START。
- 发送单元等待主机 BCK 时钟，来启动发送操作。
- 置位 I2S\_TX\_STOP\_EN 时，如果 FIFO 中的数据全部发送完毕，则从机发送数据一直为零，直到主机停止发送 BCK 时钟为止。
- 清零 I2S\_TX\_STOP\_EN 时，如果 FIFO 中的数据全部发送完毕，并且没有新数据填入，发送单元将一直发送最后一帧数据。
- 当 I2S\_TX\_START 被清零时，从机发送数据一直为零，直到主机停止发送 BCK 时钟为止。

### 30.8.2 主/从机接收模式

- 主机接收模式

- 置位 I2S\_RX\_START 启动一次接收操作。
- 接收单元会一直输出时钟信号，并对输入数据进行采样。
- 清零 I2S\_RX\_START，接收单元停止接收数据。

- 从机接收模式

- 置位 I2S\_RX\_START。
- 等待主机 BCK 时钟，来启动接收操作。
- 清零 I2S\_RX\_START，接收单元停止接收数据。

## 30.9 发送数据

### 说明:

本小节以及后续小节所述的配置，均需要通过置位 `I2S_TX_UPDATE` 的方式进行更新，从而将 I2S TX 寄存器数据从 APB 时钟域同步到 I2S TX 时钟域。详细配置见第 30.11.1 小节。

ESP32-C6 I2S 发送数据时，从 DMA 读取数据，经过数据格式控制和通道模式控制，从外设输出信号输出对应数据。

### 30.9.1 数据格式控制

数据格式控制分为三个阶段：

- 第一阶段：从内存中读出有效数据并写入 TX FIFO；
- 第二阶段：将待发送数据从 TX FIFO 中读出，并进行输出数据模式转换；
- 第三阶段：将待发送数据转换为串行数据流输出。

#### 30.9.1.1 通道有效数据位宽

`I2S_TX_BITS_MOD` 和 `I2S_TX_24_FILL_EN` 决定了每个通道的有效数据位宽，其可取值和对应的有效数据位宽如下表：

表 30.9-1. 通道有效数据位宽控制

通道有效数据位宽	<code>I2S_TX_BITS_MOD</code>	<code>I2S_TX_24_FILL_EN</code>
32	31	*
	23	1
24	23	0
16	15	*
8	7	*

\* “x” 表示该值被忽略。

#### 30.9.1.2 通道有效数据字节序

I2S 通过 DMA 读取数据之后，`I2S_TX_BIG_ENDIAN` 用于控制从 DMA 读取数据的字节序。表 30.9-2 描述了不同通道有效数据位宽下，该寄存器对读取数据的控制。

表 30.9-2. 通道有效数据字节序控制

通道有效数据位宽	原始数据	控制后数据字节序	<code>I2S_TX_BIG_ENDIAN</code>
32	{B3, B2, B1, B0}	{B3, B2, B1, B0}	0
		{B0, B1, B2, B3}	1
24	{B2, B1, B0}	{B2, B1, B0}	0
		{B0, B1, B2}	1
16	{B1, B0}	{B1, B0}	0
		{B0, B1}	1
8	{B0}	{B0}	*

**说明:**

B0、B1、B2、B3 各代表一个 8 位数据，符号 {} 表示这些字节被组合到一起。例如，{B3, B2, B1, B0} 代表一个 32 位的数据，其中 B0 代表 0-7 位，B1 代表 8-15 位，B2 代表 16-23 位，B3 代表 24-31 位。

### 30.9.1.3 A 率/ $\mu$ 率压缩/解压缩

ESP32-C6 I2S 按照 32-bit（缺省高位补 0\*）的方式对排列好字节序的有效数据进行 A 率/ $\mu$  率压缩/解压缩。

**说明:**

缺省高位补 0，即如果有效数据位宽小于 32，则待压缩/解压缩数据的 [31: 有效位宽] 位自动填充 0。

配置 `I2S_TX_PCM_BYPASS` 为：

- 0：进行压缩/解压缩
- 1：不进行压缩/解压缩

配置 `I2S_TX_PCM_CONF` 为：

- 0：A 律解压缩
- 1：A 律压缩
- 2： $\mu$  律解压缩
- 3： $\mu$  律压缩

至此，数据格式控制的第一阶段完成。

### 30.9.1.4 通道发送数据位宽

ESP32-C6 I2S 中，`I2S_TX_TDM_CHAN_BITS` 决定了每个通道发送数据的位宽。

- 当每个通道发送数据的位宽大于有效数据位宽时，会在剩余的位置补充 0。此时，配置 `I2S_TX_LEFT_ALIGN` 为：
  - 0：有效数据位于发送数据低位，在数据高位补零；
  - 1：有效数据位于发送数据高位，在数据低位补零。
- 当每个通道发送数据的位宽小于有效数据位宽时，每次发送数据仅发送低位有效数据部分，高位部分将被舍弃。

至此，数据格式控制的第二阶段完成。

### 30.9.1.5 通道数据比特顺序

ESP32-C6 I2S 通道数据比特顺序由 `I2S_TX_BIT_ORDER` 控制：

- 0：不调换有效数据比特顺序；
- 1：调换有效数据比特顺序。

至此，数据格式控制部分全部完成。经过数据格式控制的数据将从高位向低位依次发送。图 30.9-1 所示即为一次完整的 TX 数据格式控制过程。




图 30.9-1. TX 数据格式控制

### 30.9.2 通道模式控制

ESP32-C6 I2S 支持 TDM 和 PDM 两种发送模式。置位 `I2S_TX_TDM_EN` 使能 TDM 发送模式，置位 `I2S_TX_PDM_EN` 使能 PDM 发送模式。

**说明:**

- `I2S_TX_TDM_EN` 和 `I2S_TX_PDM_EN` 不能同时置位或同时清零。
- 将 I2S 模块设置为 TDM 双通道模式，可实现控制大多数 I2S 双声道编解码器。

#### 30.9.2.1 TDM 输出模式下 I2S 通道模式

在 TDM 输出模式下，I2S 支持的发送通道数与通道有效数据位宽有如下关系：

表 30.9-3. 支持通道数与通道有效数据位宽关系

通道有效数据位宽	最多支持的通道数
32	4
24	5
16	8
8	16

发送通道数由 `I2S_TX_TDM_TOT_CHAN_NUM` 控制。例如，配置 `I2S_TX_TDM_TOT_CHAN_NUM` 为 5，则六个通道（通道 0 ~ 5）将用于发送数据，见图 30.9-2。

在发送数据的通道中，如果其对应的 `I2S_TX_TDM_CHANn_EN` 为：

- 1: 则该通道发送通道数据;
- 0: 则该通道发送数据由 `I2S_TX_CHAN_EQUAL` 控制, 当该值为:
  - 1: 则发送上个通道的数据;
  - 0: 则发送 `I2S_SINGLE_DATA` 的值。

当 I2S 处于主机 TDM 输出模式下, WS 信号由 `I2S_TX_WS_IDLE_POL` 和 `I2S_TX_TDM_WS_WIDTH` 控制:

- `I2S_TX_WS_IDLE_POL` 的值为 WS 信号的默认电平;
- `I2S_TX_TDM_WS_WIDTH` 的值为在发送所有通道数据的过程中, WS 为默认电平的周期数。

另外, `I2S_TX_HALF_SAMPLE_BITS` 的值乘以 2, 即为一个 WS 周期对应的 BCK 周期数。

### TDM 通道配置示例

在本示例中, 寄存器的配置如下:

- 配置 `I2S_TX_TDM_CHAN_NUM` 为 5, 即选择使用通道 0 ~ 5 进行数据发送。
- 配置 `I2S_TX_CHAN_EQUAL` 为 1, 即如果相应通道的 `I2S_TX_TDM_CHANn_EN` 被置位, 则该通道将发送上一通道的数据。 $n = 0 \sim 5$ 。
- 配置 `I2S_TX_TDM_CHAN0/2/5_EN` 为 1, 即这些通道将用于发送通道数据。
- 配置 `I2S_TX_TDM_CHAN1/3/4_EN` 为 0, 则这些通道将发送上一个通道的数据。

配置完成后, 则数据将按下图方式进行发送。




图 30.9-2. TDM 通道控制

### 30.9.2.2 PDM 输出模式下 I2S 通道模式

ESP32-C6 I2S 支持两种 PDM 输出模式, 即普通 PDM 输出模式和 PCM-to-PDM 输出模式。

在 PDM 输出模式下, 从 DMA 取得数据的过程由 `I2S_TX_MONO` 和 `I2S_TX_MONO_FST_VLD` 控制, 具体如下表。请根据内存中存储的数据为单/双通道数据来配置该寄存器。

表 30.9-4. PDM 输出模式下 I2S 取数逻辑

取数逻辑	模式	<code>I2S_TX_MONO</code>	<code>I2S_TX_MONO_FST_VLD</code>
每个 WS 沿都向 DMA 发起取数请求	双声道	0	X
只在 WS 后半周期向 DMA 发起取数请求	单声道	1	0
只在 WS 前半周期向 DMA 发起取数请求	单声道	1	1

当 I2S 处于主机 PDM 输出模式时，WS 信号的默认电平由 [I2S\\_TX\\_WS\\_IDLE\\_POL](#) 控制，WS 信号频率为 BCK 信号频率的一半。请参考 30.6 小节配置 BCK 信号的方式来配置 WS 信号，见图 30.9-3。

在普通 PDM 输出模式下，I2S 通道数据由 [I2S\\_TX\\_CHAN\\_MOD](#) 和 [I2S\\_TX\\_WS\\_IDLE\\_POL](#) 控制，具体如下表。

表 30.9-5. 普通 PDM 输出模式下 I2S 通道模式控制

模式	左声道	右声道	模式控制字段 <sup>1</sup>	声道选择位 <sup>2</sup>
双声道	发送左通道数据	发送右通道数据	0	x
单声道	发送左通道数据	发送左通道数据	1	0
	发送右通道数据	发送右通道数据	1	1
	发送右通道数据	发送右通道数据	2	0
	发送左通道数据	发送左通道数据	2	1
	发送“single”值 <sup>3</sup>	发送右通道数据	3	0
	发送左通道数据	发送“single”值	3	1
	发送左通道数据	发送“single”值	4	0
	发送“single”值	发送右通道数据	4	1

<sup>1</sup> [I2S\\_TX\\_CHAN\\_MOD](#)

<sup>2</sup> [I2S\\_TX\\_WS\\_IDLE\\_POL](#)

<sup>3</sup> single 值等于 [I2S\\_SINGLE\\_DATA](#) 的值。

在 PCM-to-PDM 输出模式下，可以将 DMA 中的 PCM 数据转为 PDM 数据，并按照 PDM 信号格式输出，配置 [I2S\\_PCM2PDM\\_CONV\\_EN](#) 启动该模式。PCM-to-PDM 输出模式的寄存器配置如下：

- 配置一线 PDM 输出格式或一/二线 DAC 输出格式，具体如下表。

表 30.9-6. PCM-to-PDM 输出模式

通道输出格式	<a href="#">I2S_TX_PDM_DAC_MODE_EN</a>	<a href="#">I2S_TX_PDM_DAC_2OUT_EN</a>
一线 PDM 输出格式 <sup>1</sup>	0	x
一线 DAC 输出格式 <sup>2</sup>	1	0
二线 DAC 输出格式	1	1

**说明：**

- 此处定义的 PDM 输出格式是指一个 WS 周期发送两个通道的 SD 数据。
- 此处定义的 DAC 输出格式是指一个 WS 周期发送一个通道的 SD 数据。

- 配置采样频率和上采样率。

ESP32-C6 I2S PCM 转 PDM 输出模式下，PDM 时钟频率即为 BCK 时钟频率。采样频率 ( $f_{Sampling}$ ) 与 BCK 时钟频率的关系如下：

$$f_{Sampling} = \frac{f_{BCK}}{OSR}$$

其中，上采样率 OSR 和 [I2S\\_TX\\_PDM\\_SINC\\_OSR2](#) 的关系为：

$$OSR = I2S\_TX\_PDM\_SINC\_OSR2 \times 64$$

采样频率  $f_{sampling}$  和 I2S\_TX\_PDM\_FS 的对应关系为：

$$f_{Sampling} = \text{I2S\_TX\_PDM\_FS} \times 100$$

请根据需要的采样频率、上采样率以及 PDM 时钟频率进行寄存器配置。

### PDM 通道配置示例

在本示例中，寄存器的配置如下：

- 配置 I2S\_PCM2PDM\_CONV\_EN 为 0，即选择普通 PDM 输出模式。
- 配置 I2S\_TX\_MONO 为 0，即 I2S 在 WS 的高低电平均通过 DMA 从存储器取数。
- 配置 I2S\_TX\_CHAN\_MOD 为 2，即选择单声道模式，右声道数据将被舍弃。
- 配置 I2S\_TX\_WS\_IDLE\_POL 为 1，则左声道和右声道均发送左通道数据。


配置完成后，假定存储器中的数据经过数据格式控制之后为：

Left	Right	Left	Right	...	Left	Right
------	-------	------	-------	-----	------	-------

#### 说明：

- 此处的数据并非存储器中的原始数据，而是经过数据格式控制之后的数据。
- 表中的“Left”和“Right”代表通道数据，其位宽为通道有效数据位宽，请参考章节 30.9.1。

则数据经过通道模式控制后，将按照下图方式进行发送。



I2S\_TX\_CHAN\_MOD = 2; I2S\_TX\_WS\_IDLE\_POL = 1;

图 30.9-3. PDM 通道控制

## 30.10 接收数据

I2S 接收数据时，从外设接口读取数据，经过通道模式控制和数据格式控制，通过 DMA 输入数据至内存。

### 30.10.1 通道模式控制

ESP32-C6 I2S 支持 TDM 和 PDM 两种输入模式。置位 `I2S_RX_TDM_EN` 使能 TDM 输入模式，置位 `I2S_RX_PDM_EN` 使能 PDM 输入模式。

**说明:**

`I2S_RX_TDM_EN` 和 `I2S_RX_PDM_EN` 不能同时置位或同时清零。

#### 30.10.1.1 TDM 输入模式下 I2S 通道模式

在 TDM 输入模式下，I2S 支持的接收通道数与通道有效数据位宽有如下关系：

表 30.10-1. 支持接收通道数与通道有效数据位宽关系

通道有效数据位宽	最多支持的通道数
32	4
24	5
16	8
8	16

在 TDM 输入模式下，I2S 最多支持 16 个接收通道。接收通道数由 `I2S_RX_TDM_TOT_CHAN_NUM` 控制。例如，配置 `I2S_RX_TDM_TOT_CHAN_NUM` 为 5，则通道 0 ~ 5 接收数据。

在接收数据的通道中，如果其对应的 `I2S_RX_TDM_CHANn_EN` 为：

- 0：则该通道数据无效，不会存入 RX FIFO；
- 1：则该通道数据有效，会被存入 RX FIFO。

当 I2S 处于主机 TDM 输入模式下，WS 信号由 `I2S_RX_WS_IDLE_POL` 和 `I2S_RX_TDM_WS_WIDTH` 控制：

- `I2S_RX_WS_IDLE_POL` 的值为 WS 信号的默认电平；
- `I2S_RX_TDM_WS_WIDTH` 的值为在接收所有通道的过程中，WS 为默认电平的周期数。

另外，`I2S_RX_HALF_SAMPLE_BITS` 的值乘以 2，即为一个 WS 周期对应的 BCK 周期数。

#### 30.10.1.2 PDM 输入模式下 I2S 通道模式

在 PDM 输入模式下，I2S 将通道中的串行数据转换为待输入数据。

当 I2S 处于主机 PDM 输入模式下，WS 信号的默认电平由 `I2S_RX_WS_IDLE_POL` 控制，WS 信号频率为 BCK 信号频率的一半，请参考 30.6 小节配置 BCK 信号的方式配置 WS 信号。注意，在 PDM 输入模式下，请配置 `I2S_RX_HALF_SAMPLE_BITS` 的值与 `I2S_RX_BITS_MOD` 的值相同。

### 30.10.2 数据格式控制

数据格式控制分为两个阶段：

- 第一阶段：从串行数据流输入转换为待输入数据，并存入 RX FIFO；
- 第二阶段：将待输入数据从 RX FIFO 中读出，并进行输入数据模式转换。

### 30.10.2.1 通道数据比特顺序

ESP32-C6 I2S 通道数据将从高位到低位依次存入待输入数据，并由 `I2S_RX_BIT_ORDER` 控制是否调换比特序，当该值为：

- 0：不调换待输入数据的比特序；
- 1：调换待输入数据的比特序。

至此，数据格式控制的第一阶段完成。

### 30.10.2.2 通道储存数据位宽

`I2S_RX_BITS_MOD` 和 `I2S_RX_24_FILL_EN` 决定了每个通道的储存数据位宽，其可取值和对应的储存数据位宽如下表：

表 30.10-2. 通道储存数据位宽控制

通道储存数据位宽	<code>I2S_RX_BITS_MOD</code>	<code>I2S_RX_24_FILL_EN</code>
32	31	x
	23	1
24	23	0
16	15	x
8	7	x

### 30.10.2.3 通道接收数据位宽

ESP32-C6 I2S 中，`I2S_RX_TDM_CHAN_BITS` 决定了每个通道接收数据的位宽。

- 当每个通道储存数据位宽小于接收数据的位宽时，接收时仅会在接收数据中取储存位宽作为储存数据。此时，配置 `I2S_RX_LEFT_ALIGN` 为：
  - 0：储存数据位于接收数据低位；
  - 1：储存数据位于接收数据高位。
- 当每个通道接收数据的位宽小于储存数据位宽时，会将接收数据高位补 0，作为储存数据。

### 30.10.2.4 通道储存数据字节序

通道接收数据经过截取/补全后，成为了待储存数据，`I2S_RX_BIG_ENDIAN` 用于控制待储存数据的字节序。下表描述了不同通道储存数据位宽下，该寄存器对待储存数据的控制。

表 30.10-3. 通道储存数据字节序控制

通道储存数据位宽	原始数据	控制后数据	<code>I2S_RX_BIG_ENDIAN</code>
32	{B3, B2, B1, B0}	{B3, B2, B1, B0}	0
		{B0, B1, B2, B3}	1
24	{B2, B1, B0}	{B2, B1, B0}	0
		{B0, B1, B2}	1
16	{B1, B0}	{B1, B0}	0
		{B0, B1}	1
8	{B0}	{B0}	x

### 30.10.2.5 A 率/ $\mu$ 率压缩/解压缩

ESP32-C6 I2S 对排列好字节序的待储存数据会按照 32-bit (缺省高位补 0) 的方式进行 A 率/ $\mu$  率压缩/解压缩。

配置 `I2S_RX_PCM_BYPASS` 为：

- 0：进行压缩/解压缩
- 1：不进行压缩/解压缩

配置 `I2S_RX_PCM_CONF` 为：

- 0：A 律解压缩
- 1：A 律压缩
- 2， $\mu$  律解压缩
- 3， $\mu$  律压缩

至此，数据格式控制部分全部完成，数据通过 DMA 存入内存。

## 30.11 软件配置流程

### 30.11.1 软件配置 I2S 发送流程

软件配置 I2S 发送的流程如下：

1. 根据 30.6 小节的描述，配置时钟。
2. 根据表 30.4-1 的描述，配置信号管脚。
3. 根据主从机模式配置 `I2S_TX_SLAVE_MOD`：
  - 0：主机发送模式
  - 1：从机发送模式
4. 根据 30.9 小节的描述，配置正确的发送数据模式和发送通道模式，置位 `I2S_TX_UPDATE`。
5. 根据 30.7 小节的描述，复位发送单元和发送 FIFO。
6. 根据 30.12 小节的描述使能相应的中断。
7. 配置 DMA 发送链表。
8. 根据需要置位 `I2S_TX_STOP_EN`，更多信息见章节 30.8.1。
9. 开始发送数据：
  - 主机模式下，等待 I2S 从设备配置完成后，置位 `I2S_TX_START` 开始发送数据；
  - 从机模式下，置位 `I2S_TX_START`。I2S 主设备提供 BCK 和 WS 信号后，开始发送数据。
10. 等待步骤 6 设置的中断信号，或查询 `I2S_TX_IDLE` 检查传输是否结束：
  - 0：发送设备为工作状态；
  - 1：发送设备为空闲状态。
11. 清零 `I2S_TX_START`。

### 30.11.2 软件配置 I2S 接收流程

软件配置 I2S 接收模式的流程如下：

1. 根据 30.6 小节的描述，配置时钟。
2. 根据表 30.4-1 的描述，配置信号管脚。
3. 配置 `I2S_RX_SLAVE_MOD` 选择需要的模式：
  - 0：主机接收模式
  - 1：从机接收模式
4. 根据 30.10 小节的描述，配置正确的接收通道模式和接收数据模式，置位 `I2S_RX_UPDATE`。
5. 根据 30.7 小节的描述，复位接收单元和接收 FIFO。
6. 根据 30.12 小节的描述使能相应的中断。
7. 配置 DMA 接收链表，并在 `I2S_RX_EOF_NUM_REG` 中配置接收数据长度。
8. 开始接收数据：
  - 在主机模式下，等待从机准备好后，置位 `I2S_RX_START` 开始接收数据；
  - 在从机模式下，置位 `I2S_RX_START`，等待主机提供 BCK 和 WS 信号后开始接收数据。
9. 接收的数据由 DMA 根据配置，存到 ESP32-C6 存储器的指定地址。最终产生步骤 6 中设置的中断。

### 30.12 I2S 中断

- `I2S_TX_HUNG_INT`: 当发送数据超时即触发此中断。例如，I2S 配置为从机发送模式，但主机长时间未提供 BCK 或 WS 信号，则将触发该中断。超时配置见寄存器 `I2S_LC_HUNG_CONF_REG`。
- `I2S_RX_HUNG_INT`: 当接收数据超时即触发此中断。例如，I2S 配置为从机接收模式，但主机长时间未发送数据，则将触发该中断。超时配置见寄存器 `I2S_LC_HUNG_CONF_REG`。
- `I2S_TX_DONE_INT`: 当发送数据完成即触发此中断。
- `I2S_RX_DONE_INT`: 当接收数据完成即触发此中断。

### 30.13 事件任务矩阵功能

在 ESP32-C6 中，I2S 支持 ETM 功能，即可以通过任意外设的 ETM 事件触发 I2S 的 ETM 任务，或者通过 I2S 的 ETM 事件触发任意外设的 ETM 任务。关于 ETM 更多详细信息，请参考章节 11 事件任务矩阵 (SOC\_ETM)。这里仅介绍与 I2S 相关的 ETM 任务和 ETM 事件。

I2S 可接收的 ETM 任务有：

- `I2S_TASK_START_TX`: 触发时启动 I2S TX 数据传输。
- `I2S_TASK_START_RX`: 触发时启动 I2S RX 数据传输。
- `I2S_TASK_STOP_TX`: 触发时停止 I2S TX 数据传输。
- `I2S_TASK_STOP_RX`: 触发时停止 I2S RX 数据传输。

I2S 可产生的 ETM 事件有：

- I2S\_EVT\_TX\_DONE：表示 I2S TX 发送完成。
- I2S\_EVT\_RX\_DONE：表示 I2S RX 接收完成。
- I2S\_EVT\_X\_WORDS\_SENT：表示 I2S TX 发送字数大于等于 `I2S_ETM_TX_SEND_WORD_NUM` 的值。
- I2S\_EVT\_X\_WORDS RECEIVED：表示 I2S RX 接收字数大于等于 `I2S_ETM_RX_RECEIVE_WORD_NUM` 的值。

在具体应用中，可以配置 I2S 的 ETM 事件来触发 I2S 的 ETM 任务，例如配置 I2S\_EVT\_X\_WORDS\_SENT 事件触发 I2S\_TASK\_STOP\_TX 任务，从而以 ETM 的方式完成停止 I2S 的操作。

## 30.14 寄存器列表

本小节的所有地址均为相对于 I2S 控制器基地址的地址偏移量（相对地址），具体基地址请见章节 5 系统和存储器 中的表 5.3-2。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

名称	描述	地址	访问
<b>中断寄存器</b>			
I2S_INT_RAW_REG	I2S 原始中断寄存器	0x000C	RO/WTC/SS
I2S_INT_ST_REG	I2S 中断状态寄存器	0x0010	RO
I2S_INT_ENA_REG	I2S 中断使能寄存器	0x0014	R/W
I2S_INT_CLR_REG	I2S 中断清除寄存器	0x0018	WT
<b>RX 控制和配置寄存器</b>			
I2S_RX_CONF_REG	I2S RX 配置寄存器	0x0020	varies
I2S_RX_CONF1_REG	I2S RX 配置寄存器 1	0x0028	R/W
I2S_TX_PCM2PDM_CONF_REG	I2S TX PCM-to-PDM 配置寄存器	0x0040	R/W
I2S_TX_PCM2PDM_CONF1_REG	I2S TX PCM-to-PDM 配置寄存器 1	0x0044	R/W
I2S_RX_TDM_CTRL_REG	I2S TX TDM 模式控制寄存器	0x0050	R/W
I2S_RXEOF_NUM_REG	I2S RX 数据大小控制寄存器	0x0064	R/W
<b>TX 控制和配置寄存器</b>			
I2S_TX_CONF_REG	I2S TX 配置寄存器	0x0024	varies
I2S_TX_CONF1_REG	I2S TX 配置寄存器 1	0x002C	R/W
I2S_TX_TDM_CTRL_REG	I2S TX TDM 模式控制寄存器	0x0054	R/W
<b>RX 时序寄存器</b>			
I2S_RX_TIMING_REG	I2S RX 时序控制寄存器	0x0058	R/W
<b>TX 时序寄存器</b>			
I2S_TX_TIMING_REG	I2S TX 时序控制寄存器	0x005C	R/W
<b>控制和配置寄存器</b>			
I2S_LC_HUNG_CONF_REG	I2S 超时配置寄存器	0x0060	R/W
I2S_CONF_SIGLE_DATA_REG	I2S single 数据寄存器	0x0068	R/W
<b>TX 状态寄存器</b>			
I2S_STATE_REG	I2S TX 状态寄存器	0x006C	RO
<b>ETM 寄存器</b>			
I2S_ETM_CONF_REG	I2S ETM 配置寄存器	0x0070	R/W
<b>版本寄存器</b>			
I2S_DATE_REG	版本控制寄存器	0x0080	R/W

30.15 寄存器

本小节的所有地址均为相对 I2S 控制器基地址的地址偏移量（相对地址），具体基地址请见章节 5 系统和存储器中的表 5.3-2。

### Register 30.1. I2S\_INT\_RAW\_REG (0x000C)

I2S\_RX\_DONE\_INT\_RAW I2S\_RX\_DONE\_INT 中断的原始中断状态。 (RO/WTC/SS)

I2S\_TX\_DONE\_INT\_RAW I2S\_TX\_DONE\_INT 中断的原始中断状态。(RO/WTC/SS)

**I2S\_RX\_HUNG\_INT\_RAW** **I2S\_RX\_HUNG\_INT** 中断的原始中断状态。 (RO/WTC/SS)

I2S\_TX\_HUNG\_INT\_RAW I2S\_TX\_HUNG\_INT 中断的原始中断状态。 (RO/WTC/SS)

## Register 30.2. I2S\_INT\_ST\_REG (0x0010)

31																													
0 0	4	3	2	1	0																								
					Reset																								

(reserved)

I2S\_RX\_HUNG\_INT\_ST  
 I2S\_TX\_HUNG\_INT\_ST  
 I2S\_RX\_DONE\_INT\_ST  
 I2S\_TX\_DONE\_INT\_ST

I2S\_RX\_HUNG\_INT\_ST  
 I2S\_TX\_HUNG\_INT\_ST  
 I2S\_RX\_DONE\_INT\_ST  
 I2S\_TX\_DONE\_INT\_ST

I2S\_RX\_DONE\_INT\_ST I2S\_RX\_DONE\_INT 中断的屏蔽中断状态。 (RO)

I2S\_TX\_DONE\_INT\_ST I2S\_TX\_DONE\_INT 中断的屏蔽中断状态。 (RO)

I2S\_RX\_HUNG\_INT\_ST I2S\_RX\_HUNG\_INT 中断的屏蔽中断状态。(RO)

I2S\_TX\_HUNG\_INT\_ST I2S\_TX\_HUNG\_INT 中断的屏蔽中断状态。 (RO)

## Register 30.3. I2S\_INT\_ENA\_REG (0x0014)

The diagram shows the bit assignments for Register 30.3. I2S\_INT\_ENA\_REG. The register is 32 bits wide, with bit 31 reserved. Bits 4 to 0 are grouped into four 5-bit fields, each labeled with its corresponding interrupt enable name above it. The fields are: I2S\_RX\_DONE\_INT\_ENA (bits 4-0), I2S\_TX\_DONE\_INT\_ENA (bits 3-0), I2S\_RX\_HUNG\_INT\_ENA (bits 2-0), and I2S\_TX\_HUNG\_INT\_ENA (bits 1-0). Bit 0 is also labeled 'Reset'.

31						4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0

I2S\_RX\_DONE\_INT\_ENA 写 1 使能 I2S\_RX\_DONE\_INT。 (R/W)

I2S\_TX\_DONE\_INT\_ENA 写 1 使能 I2S\_TX\_DONE\_INT。 (R/W)

I2S\_RX\_HUNG\_INT\_ENA 写 1 使能 I2S\_RX\_HUNG\_INT。 (R/W)

I2S\_TX\_HUNG\_INT\_ENA 写 1 使能 I2S\_TX\_HUNG\_INT。 (R/W)

## Register 30.4. I2S\_INT\_CLR\_REG (0x0018)

The diagram shows the bit assignments for Register 30.4. I2S\_INT\_CLR\_REG. The register is 32 bits wide, with bit 31 reserved. Bits 4 to 0 are grouped into four 5-bit fields, each labeled with its corresponding interrupt clear name above it. The fields are: I2S\_RX\_DONE\_INT\_CLR (bits 4-0), I2S\_TX\_DONE\_INT\_CLR (bits 3-0), I2S\_RX\_HUNG\_INT\_CLR (bits 2-0), and I2S\_TX\_HUNG\_INT\_CLR (bits 1-0). Bit 0 is also labeled 'Reset'.

31						4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0

I2S\_RX\_DONE\_INT\_CLR 写 1 清除 I2S\_RX\_DONE\_INT。 (WT)

I2S\_TX\_DONE\_INT\_CLR 写 1 清除 I2S\_TX\_DONE\_INT。 (WT)

I2S\_RX\_HUNG\_INT\_CLR 写 1 清除 I2S\_RX\_HUNG\_INT。 (WT)

I2S\_TX\_HUNG\_INT\_CLR 写 1 清除 I2S\_TX\_HUNG\_INT。 (WT)

## Register 30.5. I2S\_RX\_CONF\_REG (0x0020)

(reserved)	I2S_RX_PDM_EN	I2S_RX_TDM_EN	I2S_RX_BIT_ORDER	I2S_RX_WS_IDLE_POL	I2S_RX_24_FILL_EN	I2S_RX_LEFT_ALIGN	I2S_RX_STOP_MODE	I2S_RX_PCM_BYPASS	I2S_RX_PCM_CONF	I2S_RX_MONO_FST_VLD	I2S_RX_UPDATE	I2S_RX_BIG_ENDIAN	(reserved)	I2S_RX_MONO	(reserved)	I2S_RX_SLAVE_MOD	I2S_RX_START	I2S_RX_FIFO_RESET
31	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset	

**I2S\_RX\_RESET** 配置是否复位接收单元。

0: 无效

1: 复位

(WT)

**I2S\_RX\_FIFO\_RESET** 配置是否复位 RX FIFO。

0: 无效

1: 复位

(WT)

**I2S\_RX\_START** 配置是否开始接收数据。

0: 无效

1: 开始

(R/W/SC)

**I2S\_RX\_SLAVE\_MOD** 配置是否使能从机接收模式。

0: 禁用

1: 使能

(R/W)

**I2S\_RX\_MONO** 配置是否使能接收单元的单声道模式。

0: 禁用

1: 使能

(R/W)

**I2S\_RX\_BIG\_ENDIAN** 配置 I2S RX 字节序。

0: 低字节数据写入低位地址

1: 低字节数据写入高位地址

(R/W)

**I2S\_RX\_UPDATE** 配置是否将 I2S RX 寄存器从 APB 时钟域同步到 I2S RX 时钟域。

0: 无效

1: 同步

寄存器完成更新后，该位将由硬件清除。

(R/W/SC)

**I2S\_RX\_MONO\_FST\_VLD** 配置 I2S RX 单声道模式下的有效数据通道。

0: 第二个通道数据有效

1: 第一个通道数据有效

(R/W)

见下页...

## Register 30.5. I2S\_RX\_CONF\_REG (0x0020)

[接上页...](#)**I2S\_RX\_PCM\_CONF** 配置 I2S RX 压缩/解压缩模式。

- 0 (atol): A 率解压缩
  - 1 (ltoa): A 率压缩
  - 2 (utol):  $\mu$  率解压缩
  - 3 (ltou):  $\mu$  率压缩
- (R/W)

**I2S\_RX\_PCM\_BYPASS** 配置接收数据是否将绕过压缩/解压缩单元。

- 0: 无效
  - 1: 绕过压缩/解压缩单元
- (R/W)

**I2S\_RX\_STOP\_MODE** 配置 I2S RX 停止工作的模式。

- 0: 只有在 I2S\_RX\_START 被清除时, I2S RX 才会停止工作
  - 1: 当 I2S\_RX\_START 为 0 或 in\_suc\_eof 为 1 时, I2S RX 停止工作
  - 2: 当 I2S\_RX\_START 为 0 或 RX FIFO 为满时, I2S RX 停止工作
- (R/W)

**I2S\_RX\_LEFT\_ALIGN** 配置 I2S RX 对齐模式。

- 0: 右对齐模式
  - 1: 左对齐模式
- (R/W)

**I2S\_RX\_24\_FILL\_EN** 配置 24 位通道数据位的储存数据位数。

- 0: 将 24 位通道数据位保存到 24 位储存数据
  - 1: 将 24 位通道数据位保存到 32 位储存数据 (多余的位填充为 0)
- (R/W)

**I2S\_RX\_WS\_IDLE\_POL** 配置 WS 与接收数据通道的关系。

- 0: WS 为 0 时, 接收左通道数据; WS 为 1 时, 接收右通道数据
  - 1: WS 为 1 时, 接收左通道数据; WS 为 0 时, 接收右通道数据
- (R/W)

**I2S\_RX\_BIT\_ORDER** 配置是否调换 I2S RX 待接收数据的位顺序。

- 0: 不调换
  - 1: 调换
- (R/W)

**I2S\_RX\_TDM\_EN** 配置是否使能 I2S TDM RX 模式。

- 0: 禁用
  - 1: 使能
- (R/W)

**I2S\_RX\_PDM\_EN** 配置是否使能 I2S PDM RX 模式。

- 0: 禁用
  - 1: 使能
- (R/W)

## Register 30.6. I2S\_RX\_CONF1\_REG (0x0028)

I2S_RX_TDM_WS_WIDTH	I2S_RX_BCK_DIV_NUM	I2S_RX_BITS_MOD	I2S_RX_HALF_SAMPLE_BITS	I2S_RX_TDM_CHAN_BITS	I2S_RX_MSB_SHIFT	(reserved)	I2S_RX_MSb_SHIFT	0	Reset
0	6	0x0	0xf	0xf	0xf	1	0	0	

**I2S\_RX\_TDM\_WS\_WIDTH** 配置 rx\_ws\_out (WS 默认电平) 在 TDM 模式下的时长。rx\_ws\_out (WS 默认电平) 在 TDM 模式下的时长 = (I2S\_RX\_TDM\_WS\_WIDTH[6:0] + 1) × T\_BCK。 (R/W)

**I2S\_RX\_BCK\_DIV\_NUM** 配置在 RX 模式下 BCK 时钟的分频系数。注意，不可配置为 1。 (R/W)

**I2S\_RX\_BITS\_MOD** 配置在 RX 模式下接收通道的有效数据位长度。

- 7: 所有有效的通道数据均为 8 位模式
- 15: 所有有效的通道数据均为 16 位模式
- 23: 所有有效的通道数据均为 24 位模式
- 31: 所有有效的通道数据均为 32 位模式
- 其他值无效。

(R/W)

**I2S\_RX\_HALF\_SAMPLE\_BITS** 配置 I2S RX 单次采样比特数。一个 WS 信号中 BCK 持续的周期长 = I2S\_RX\_HALF\_SAMPLE\_BITS × 2。 (R/W)

**I2S\_RX\_TDM\_CHAN\_BITS** 配置在 TDM RX 模式下每个通道的 RX 数据位长。RX 数据位长 = I2S\_RX\_TDM\_CHAN\_BITS + 1。 (R/W)

**I2S\_RX\_MSB\_SHIFT** 配置 WS 和数据的 MSB 位之间的时序关系。

- 0: 上升沿对齐
- 1: 相隔一个周期

(R/W)

## Register 30.7. I2S\_TX\_PCM2PDM\_CONF\_REG (0x0040)

31	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	5	4	1	0
0	0	0	0	0	0	0	0	1	0	0x1	0x1	0x1	0x1	0x0	0x0	0x2	0	Reset	

位场名称：(reserved), I2S\_PCM2PDM\_CONV\_EN, I2S\_TX\_PDM\_DAC\_MODE\_EN, I2S\_TX\_PDM\_DAC\_2OUT\_EN, (reserved), I2S\_TX\_PDM\_SINC\_OSR2, (reserved)

**I2S\_TX\_PDM\_SINC\_OSR2** 配置 I2S TX PDM OSR 的值。 (R/W)

**I2S\_TX\_PDM\_DAC\_2OUT\_EN** 配置 DAC 输出模式。

0: 使能 1-line DAC 输出模式

1: 使能 2-line DAC 输出模式

仅在 I2S\_TX\_PDM\_DAC\_MODE\_EN 为 1 时有效。

(R/W)

**I2S\_TX\_PDM\_DAC\_MODE\_EN** 配置使能 1-line PDM 输出模式或 DAC 输出模式。

0: 使能 1-line PDM 输出模式

1: 使能 DAC 输出模式

(R/W)

**I2S\_PCM2PDM\_CONV\_EN** 配置是否使能 I2S TX PCM-to-PDM 转换器。

0: 禁用

1: 使能

(R/W)

## Register 30.8. I2S\_TX\_PCM2PDM\_CONF1\_REG (0x0044)

31	26	25	23	22	20	19	10	9	0
0	0	0	0	0	0	7	7	480	960

位场名称：(reserved), (reserved), (reserved), (reserved), I2S\_TX\_PDM\_FS, (reserved)

**I2S\_TX\_PDM\_FS** 配置 I2S TX PDM 上采样率。 (R/W)

## Register 30.9. I2S\_RX\_TDM\_CTRL\_REG (0x0050)

31	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**I2S\_RX\_TDM\_PDM\_CHAN $n$ \_EN** ( $n$ : 0-7) 配置是否使能 I2S TDM 或 PDM RX 通道  $n$  的有效输入数据。

- 0: 禁用该功能，在该通道中仅输入 0
  - 1: 使能
- (R/W)

**I2S\_RX\_TDM\_CHAN $n$ \_EN** ( $n$ : 8-15) 配置是否使能 I2S TDM RX 通道  $n$  的有效输入数据。

- 0: 禁用该功能，在该通道中仅输入 0
  - 1: 使能
- (R/W)

**I2S\_RX\_TDM\_TOT\_CHAN\_NUM** 配置在 I2S TDM RX 模式下使用的通道总数。使用的通道总数 = I2S\_RX\_TDM\_TOT\_CHAN\_NUM + 1。 (R/W)

## Register 30.10. I2S\_RXEOF\_NUM\_REG (0x0064)

31	12	11	0
0	0	0	0

0x40 Reset

**I2S\_RX\_EOF\_NUM** 配置接收数据的长度。接收数据长度 = (I2S\_RX\_BITS\_MOD + 1) × (I2S\_RX\_EOF\_NUM + 1)。如果接收数据的长度达到该值，则将在已配置的 DMA RX 通道中触发 [GDMA\\_IN\\_SUC\\_EOF\\_CH \$n\$ \\_INT](#) 中断。 (R/W)

## Register 30.11. I2S\_TX\_CONF\_REG (0x0024)

(reserved)	I2S_SIG_LOOPBACK	I2S_TX_CHAN_MOD	(reserved)	I2S_TX_PDM_EN	I2S_TX_TDM_EN	I2S_TX_BT_ORDER	I2S_TX_WS_IDLE_POL	I2S_TX_24_FILL_EN	I2S_TX_LEFT_ALIGN	(reserved)	I2S_TX_STOP_EN	I2S_TX_PCM_BYPASS	I2S_TX_PCM_CONF	I2S_TX_MONO_FST_YLD	I2S_TX_BIG_ENDIAN	I2S_TX_UPDATE	I2S_TX_CHAN_EQUAL	(reserved)	I2S_TX_SLAVE_MOD	I2S_TX_START	I2S_TX_FIFO_RESET						
31	28	27	26	24	23	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	1	0	1	1	0x0	1	0	0	0	0	0	0	0	0	Reset	

**I2S\_TX\_RESET** 配置是否复位发送单元。

0: 无效

1: 复位

(WT)

**I2S\_TX\_FIFO\_RESET** 配置是否复位 TX FIFO。

0: 无效

1: 复位

(WT)

**I2S\_TX\_START** 配置是否开始发送数据。

0: 无效

1: 开始发送

(R/W/SC)

**I2S\_TX\_SLAVE\_MOD** 配置是否使能从机发送模式。

0: 禁用

1: 使能

(R/W)

**I2S\_TX\_MONO** 配置是否使能发送单元的单声道模式。

0: 禁用

1: 使能

(R/W)

**I2S\_TX\_CHAN\_EQUAL** 配置在 I2S TX 单声道模式或 TDM 模式下，是否使能左声道数据等于右声道数据。

0: 在 I2S TX 单声道模式或 TDM 模式下，I2S\_SINGLE\_DATA 为无效的通道数据

1: 在 I2S TX 单声道模式或 TDM 模式下，左声道数据等于右声道数据

(R/W)

**I2S\_TX\_BIG\_ENDIAN** 配置 I2S TX 字节序。

0: 低字节数据写入低位地址

1: 低字节数据写入高位地址

(R/W)

见下页...

## Register 30.11. I2S\_TX\_CONF\_REG (0x0024)

[接上页...](#)**I2S\_TX\_UPDATE** 配置是否将 I2S TX 寄存器从 APB 时钟域同步到 I2S TX 时钟域。

0: 无效

1: 同步

寄存器更新完成后，此位将由硬件清除。

(R/W/SC)

**I2S\_TX\_MONO\_FST\_VLD** 配置在 I2S TX 单声道模式下的有效数据通道。

0: 第二个通道数据有效

1: 第一个通道数据有效

(R/W)

**I2S\_TX\_PCM\_CONF** 配置 I2S TX 压缩/解压缩模式。

0 (ato): A 率解压缩

1 (ltoa): A 率压缩

2 (uto):  $\mu$  率解压缩

3 (ltou): u 率压缩

(R/W)

**I2S\_TX\_PCM\_BYPASS** 配置是否发送数据将绕过压缩/解压缩单元。

0: 无效

1: 绕过

(R/W)

**I2S\_TX\_STOP\_EN** 配置当 TX FIFO 为空时，发送单元是否停止输出 BCK 和 WS 信号。

0: 无效

1: 停止

(R/W)

**I2S\_TX\_LEFT\_ALIGN** 配置 I2S TX 对齐模式。

0: 右对齐模式

1: 左对齐模式

(R/W)

**I2S\_TX\_24\_FILL\_EN** 配置 24 位数据的发送格式。

0: 将 24 位数据以 24 位的格式发送出去

1: 将 24 位数据以 32 位的格式发送出去（不足的位用 0 填充）

(R/W)

**I2S\_TX\_WS\_IDLE\_POL** 配置 WS 与发送数据通道的关系。

0: WS 为 0 时，发送左通道数据；WS 为 1 时，发送右通道数据

1: WS 为 1 时，发送左通道数据；WS 为 0 时，发送右通道数据

(R/W)

[见下页...](#)

## Register 30.11. I2S\_TX\_CONF\_REG (0x0024)

[接上页...](#)**I2S\_TX\_BIT\_ORDER** 配置是否调换 I2S TX 待发送有效数据的位顺序。

0: 不调换

1: 调换

(R/W)

**I2S\_TX\_TDM\_EN** 配置是否使能 I2S TDM TX 模式。

0: 禁用

1: 使能

(R/W)

**I2S\_TX\_PDM\_EN** 配置是否使能 I2S PDM TX 模式。

0: 禁用

1: 使能

(R/W)

**I2S\_TX\_CHAN\_MOD** 配置 I2S 发送单元通道，更多信息见表 30.9-5。(R/W)**I2S\_SIG\_LOOPBACK** 配置是否使能发送单元和接收单元共享 WS 和 BCK 信号。

0: 禁用

1: 使能

(R/W)

## Register 30.12. I2S\_TX\_CONF1\_REG (0x002C)

(reserved)	I2S_TX_BCK_NO_DLY	I2S_TX_MSB_SHIFT	I2S_TX_TDM_CHAN_BITS	I2S_TX_HALF_SAMPLE_BITS	I2S_TX_BITS_MOD	I2S_TX_BCK_DIV_NUM	I2S_TX_TDM_WS_WIDTH	Reset
31	30	29	28	24 23	18 17	13 12	7 6	0
0	1	1	0xf	0xf	0xf	6	0x0	

**I2S\_TX\_TDM\_WS\_WIDTH** 配置在 TDM 模式下 tx\_ws\_out (WS 默认电平) 的时长。tx\_ws\_out (WS 默认电平) 时长 = (I2S\_TX\_TDM\_WS\_WIDTH[6:0] + 1) x T\_BCK。 (R/W)

**I2S\_TX\_BCK\_DIV\_NUM** 配置在 TX 模式下 BCK 时钟的分频系数。注意，不可配置为 1。 (R/W)

**I2S\_TX\_BITS\_MOD** 配置 TX 模式下发送通道的有效数据位长度。

- 7: 所有有效的通道数据均为 8 位模式
- 15: 所有有效的通道数据均为 16 位模式
- 23: 所有有效的通道数据均为 24 位模式
- 31: 所有有效的通道数据均为 32 位模式
- 其他值无效。

(R/W)

**I2S\_TX\_HALF\_SAMPLE\_BITS** 配置 TX 单次采样比特数。一个 WS 信号中 BCK 持续的周期长 = I2S\_TX\_HALF\_SAMPLE\_BITS x 2。 (R/W)

**I2S\_TX\_TDM\_CHAN\_BITS** 配置在 TDM TX 模式下每个通道的 TX 数据位。TX 数据位 = I2S\_TX\_TDM\_CHAN\_BITS + 1。 (R/W)

**I2S\_TX\_MSB\_SHIFT** 配置 WS 和数据的 MSB 位之间的时序关系。

- 0: 上升沿对齐
- 1: 相隔一个周期

(R/W)

**I2S\_TX\_BCK\_NO\_DLY** 配置在主机模式下，BCK 上升沿和下降沿是否有延迟。

- 0: 有延迟
- 1: 无延迟

(R/W)

## Register 30.13. I2S\_TX\_TDM\_CTRL\_REG (0x0054)

**I2S\_TX\_TDM\_CHAN $n$ \_EN ( $n$ : 0-15)** 配置是否使能 I2S TDM TX 通道  $n$  的有效输出数据。

O: 通道发送数据由 `I2S_TX_CHAN_EQUAL` 和 `I2S_SINGLE_DATA` 控制，参考章节 30.9.2.1

1: 使能

(R/W)

**I2S\_TX\_TDM\_TOT\_CHAN\_NUM** 配置在 I2S TDM TX 模式下使用的通道总数。通道总数 = I2S\_TX\_TDM\_TOT\_CHAN\_NUM + 1。(R/W)

**I2S\_TX\_TDM\_SKIP\_MSK\_EN** 配置 DMA TX buffer 的发送数据。

O: DMA TX buffer 中的数据都用于已启用的通道，未启用的通道发送时不会读取 DMA TX buffer 中的数据

1: DMA TX buffer 中的数据在所有通道发送时均会被读取，因此在未启用的通道发送时 DMA TX buffer 中的数据会被跳过

(R/W)

## Register 30.14. I2S\_RX\_TIMING\_REG (0x0058)

																I2S_RX_SD_IN_DM			
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	2	1	0
0	0	0x0	0	0	0	0	0	0	0x0	Reset									

**I2S\_RX\_SD\_IN\_DM** 配置 I2S RX SD 输入信号的延迟模式。

- 0: 旁路
  - 1: 上升沿延迟
  - 2: 下降沿延迟
  - 3: 不使用该功能
- (R/W)

**I2S\_RX\_WS\_OUT\_DM** 配置 I2S RX WS 输出信号的延迟模式。具体配置值请参考 [I2S\\_RX\\_SD\\_IN\\_DM](#)。(R/W)

**I2S\_RX\_BCK\_OUT\_DM** 配置 I2S RX BCK 输出信号的延迟模式。具体配置值请参考 [I2S\\_RX\\_SD\\_IN\\_DM](#)。(R/W)

**I2S\_RX\_WS\_IN\_DM** 配置 I2S RX WS 输入信号的延迟模式。具体配置值请参考 [I2S\\_RX\\_SD\\_IN\\_DM](#)。(R/W)

**I2S\_RX\_BCK\_IN\_DM** 配置 I2S RX BCK 输入信号的延迟模式。具体配置值请参考 [I2S\\_RX\\_SD\\_IN\\_DM](#)。(R/W)

## Register 30.15. I2S\_TX\_TIMING\_REG (0x005C)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	6	5	4	3	2	1	0
0	0	0x0	0	0	0	0	0	0x0	0	0	0x0	0	0	Reset									

**I2S\_TX\_SD\_OUT\_DM** 配置 I2S TX SD 输出信号的延迟模式。

- 0: 旁路
  - 1: 上升沿延迟
  - 2: 下降沿延迟
  - 3: 不使用该功能
- (R/W)

**I2S\_TX\_SD1\_OUT\_DM** 配置 I2S TX SD1 输出信号的延迟模式。具体配置值请参考 [I2S\\_TX\\_SD\\_OUT\\_DM](#)。(R/W)

**I2S\_TX\_WS\_OUT\_DM** 配置 I2S TX WS 输出信号的延迟模式。具体配置值请参考 [I2S\\_TX\\_SD\\_OUT\\_DM](#)。(R/W)

**I2S\_TX\_BCK\_OUT\_DM** 配置 I2S TX BCK 输出信号的延迟模式。具体配置值请参考 [I2S\\_TX\\_SD\\_OUT\\_DM](#)。(R/W)

**I2S\_TX\_WS\_IN\_DM** 配置 I2S TX WS 输入信号的延迟模式。具体配置值请参考 [I2S\\_TX\\_SD\\_OUT\\_DM](#)。(R/W)

**I2S\_TX\_BCK\_IN\_DM** 配置 I2S TX BCK 输入信号的延迟模式。具体配置值请参考 [I2S\\_TX\\_SD\\_OUT\\_DM](#)。(R/W)

## Register 30.16. I2S\_LC\_HUNG\_CONF\_REG (0x0060)

The diagram shows the bit field layout of Register 30.16. I2S\_LC\_HUNG\_CONF\_REG (0x0060). The register is 32 bits wide, with bit 31 reserved. Bits 12 to 0 are used for configuration. The fields are:

- I2S\_LC\_FIFO\_TIMEOUT\_ENA**: Bit 11. If set, it enables FIFO timeout.
- I2S\_LC\_FIFO\_TIMEOUT\_SHIFT**: Bits 10 to 8. These bits define the shift value for the FIFO timeout counter.
- I2S\_LC\_FIFO\_TIMEOUT**: Bits 7 to 0. This is the actual timeout value.
- Reset**: A write operation with the value 0x10 will reset the FIFO timeout counter.

31					12	11	10	8	7	0	
0	0	0	0	0	0	0	0	0	0	0	
					1	0				0x10	
											Reset

**I2S\_LC\_FIFO\_TIMEOUT** 配置 FIFO 的超时阈值。FIFO Hung 计数器等于该值时，将触发 [I2S\\_TX\\_HUNG\\_INT](#) 中断或 [I2S\\_RX\\_HUNG\\_INT](#) 中断。([R/W](#))

**I2S\_LC\_FIFO\_TIMEOUT\_SHIFT** 配置分频滴答计数器的阈值。计数器值大于等于  $88000/2^{I2S\_LC\_FIFO\_TIMEOUT\_SHIFT}$  时，复位滴答计数器。([R/W](#))

**I2S\_LC\_FIFO\_TIMEOUT\_ENA** 配置是否使能 FIFO 超时。

0: 禁用

1: 使能

([R/W](#))

## Register 30.17. I2S\_CONF\_SIGLE\_DATA\_REG (0x0068)

The diagram shows the bit field layout of Register 30.17. I2S\_CONF\_SIGLE\_DATA\_REG (0x0068). The register is 32 bits wide, with bit 31 reserved. Bits 0 to 0 are used for configuration. The field is:

- I2S\_SINGLE\_DATA**: Bits 0 to 0. This is the single data value to be sent.
- Reset**: A write operation with the value 0 will reset the single data register.

31					0
0					0
					Reset

**I2S\_SINGLE\_DATA** 配置用于发送的通道常量数据。([R/W](#))

## Register 30.18. I2S\_STATE\_REG (0x006C)

The diagram shows the bit field layout of Register 30.18. I2S\_STATE\_REG (0x006C). The register is 32 bits wide, with bit 31 reserved. Bits 0 to 0 are used for configuration. The field is:

- I2S\_TX\_IDLE**: Bits 0 to 0. This indicates the state of the I2S TX unit.
- Reset**: A write operation with the value 1 will reset the state register.

31					1	0	
0	0	0	0	0	0	0	
						1	Reset

**I2S\_TX\_IDLE** 表示 I2S TX 单元的工作状态。

0: I2S TX 单元处于工作状态

1: I2S TX 单元处于空闲状态

([RO](#))

## Register 30.19. I2S\_ETM\_CONF\_REG (0x0070)

The diagram shows the bit field layout of Register 30.19. I2S\_ETM\_CONF\_REG (0x0070). It consists of four columns of bits, each labeled with its bit number (31, 20, 19, 10, 9, 0 from left to right). A label '(reserved)' is placed above the first two columns. A label 'I2S\_ETM\_RX\_RECEIVE\_WORD\_NUM' is placed above the third column, and a label 'I2S\_ETM\_TX\_SEND\_WORD\_NUM' is placed above the fourth column. The bottom row shows the binary values: 0 0 0 0 0 0 0 0 0 0 | 0x40 | 0x40 | Reset.

31		20	19	10	9	0
0	0	0	0	0	0	0

0x40

0x40

Reset

**I2S\_ETM\_TX\_SEND\_WORD\_NUM** 配置触发 ETM I2S\_TX\_X\_WORDS\_SENT 事件的阈值。当发送字数为 I2S\_ETM\_TX\_SEND\_WORD\_NUM [9:0] 时，I2S 将触发对应的 ETM 事件。 (R/W)

**I2S\_ETM\_RX\_RECEIVE\_WORD\_NUM** 配置触发 ETM I2S\_RX\_X\_WORDS RECEIVED 事件的阈值。当接收字数为 I2S\_ETM\_RX\_RECEIVE\_WORD\_NUM [9:0] 时，I2S 将触发对应的 ETM 事件。 (R/W)

## Register 30.20. I2S\_DATE\_REG (0x0080)

The diagram shows the bit field layout of Register 30.20. I2S\_DATE\_REG (0x0080). It consists of three columns of bits, each labeled with its bit number (31, 28, 27 from left to right). A label '(reserved)' is placed above the first two columns. A label 'I2S\_DATE' is placed above the third column. The bottom row shows the binary values: 0 0 0 0 | 0x2007220 | Reset.

31	28	27		0
0	0	0	0	0x2007220

Reset

**I2S\_DATE** 版本控制寄存器。 (R/W)

# 第 31 章

## 脉冲计数控制器 (PCNT)

脉冲计数控制器 (Pulse Count Controller, PCNT) 用于对输入脉冲计数，通过记录输入脉冲信号的上升沿或下降沿进行递增或递减计数。PCNT 有四个称为“单元”的独立脉冲计数控制器，这些单元拥有自己的寄存器。PCNT 模块仅有一个时钟，为 APB\_CLK。下文描述中  $n$  表示单元编号 0 ~ 3。

每个单元有两个通道 (ch0 和 ch1)，可以独立配置为递增或递减计数。两个通道功能相同，下文以通道 0 (ch0) 为例进行介绍。

如图 31.0-1 所示，每个通道有两个输入信号：

1. 一个脉冲输入信号（如 `sig_ch0_un` 为单元  $n$  ch0 的脉冲输入信号）
2. 一个控制信号（如 `ctrl_ch0_un` 为单元  $n$  ch0 的控制信号）




图 31.0-1. PCNT 框图

### 31.1 主要特性

PCNT 有如下特性：

- 四个脉冲计数控制器（单元），各自独立工作，计数范围是 1 ~ 65535
- 每个单元有两个独立的通道，共用一个脉冲计数控制器
- 所有通道均有输入脉冲信号（如 `sig_ch0_un`）和相应的控制信号（如 `ctrl_ch0_un`）
- 滤波器独立工作，过滤每个单元输入脉冲信号 (`sig_ch0_un` 和 `sig_ch1_un`) 控制信号 (`ctrl_ch0_un` 和 `ctrl_ch1_un`) 的毛刺

- 每个通道参数如下：
  - 选择在输入脉冲信号的上升沿或下降沿计数
  - 在控制信号为高电平或低电平时可将计数模式配置为递增、递减或停止计数
- 最大脉冲频率:  $\frac{f_{APB\_CLK}}{2}$

## 31.2 功能描述




图 31.2-1. PCNT 单元基本架构图

图 31.2-1 为 PCNT 单元的基本架构图。如上所述, `ctrl_ch0_un` 为单元  $n$  ch0 的控制信号, 控制信号 `ctrl_ch0_un` 为高电平或低电平时可配置不同的计数模式, 在输入脉冲信号 `sig_ch0_un` 的上升沿和下降沿计数。可选计数模式如下:

- 递增模式: 通道检测到 `sig_ch0_un` 的有效边沿 (软件可配) 时, 计数器的值 `pulse_cnt` 加 1。`pulse_cnt` 的值达到 `PCNT_CNT_H_LIM_Un` 时被清零。如果在 `pulse_cnt` 达到 `PCNT_CNT_H_LIM_Un` 前, 该通道的计数模式改变或 `PCNT_CNT_PAUSE_Un` 置 1, 则 `pulse_cnt` 停止计数, 计数模式改变。
- 递减模式: 通道检测到 `sig_ch0_un` 的有效边沿 (软件可配) 时, 计数器的值 `pulse_cnt` 减 1。`pulse_cnt` 的值达到 `PCNT_CNT_L_LIM_Un` 时被清零。如果在 `pulse_cnt` 达到 `PCNT_CNT_L_LIM_Un` 前, 该通道的计数模式改变或 `PCNT_CNT_PAUSE_Un` 置 1, 则 `pulse_cnt` 停止计数, 计数模式改变。
- 停止计数: 计数停止, 计数器的值 `pulse_cnt` 保持不变。

表 31.2-1 至表 31.2-4 说明了如何配置通道 0 的计数模式。

表 31.2-1. 控制信号为低电平时输入脉冲信号上升沿的计数模式

PCNT_CHO_POS_MODE_Un	PCNT_CHO_LCTRL_MODE_Un	计数模式
1	0	递增模式
	1	递减模式
	其他	停止计数
2	0	递减模式
	1	递增模式
	其他	停止计数
其他	N/A	停止计数

表 31.2-2. 控制信号为高电平时输入脉冲信号上升沿的计数模式

PCNT_CHO_POS_MODE_Un	PCNT_CHO_HCTRL_MODE_Un	计数模式
1	0	递增模式
	1	递减模式
	其他	停止计数
2	0	递减模式
	1	递增模式
	其他	停止计数
其他	N/A	停止计数

表 31.2-3. 控制信号为低电平时输入脉冲信号下降沿的计数模式

PCNT_CHO_NEG_MODE_Un	PCNT_CHO_LCTRL_MODE_Un	计数模式
1	0	递增模式
	1	递减模式
	其他	停止计数
2	0	递减模式
	1	递增模式
	其他	停止计数
其他	N/A	停止计数

表 31.2-4. 控制信号为高电平时输入脉冲信号下降沿的计数模式

PCNT_CHO_NEG_MODE_Un	PCNT_CHO_HCTRL_MODE_Un	计数模式
1	0	递增模式
	1	递减模式
	其他	停止计数
2	0	递减模式
	1	递增模式
	其他	停止计数
其他	N/A	停止计数

每个单元均有一个滤波器，用于该单元的所有控制信号和输入脉冲信号。置位 `PCNT_FILTER_EN_Un` 位使能滤波器。滤波器监测信号，滤除脉冲宽度小于 `PCNT_FILTER_THRES_Un` 个 APB 时钟周期的线路毛刺。

如前文所述，每个单元有通道 0 和通道 1 两个通道，处理不同的输入脉冲信号，并通过各自的 inc\_dec 模块递增或递减计数值。之后，两个通道将计数值发送给加法器模块，该模块有一个带符号位的 16 位宽寄存器。软件可以通过置位 `PCNT_CNT_PAUSE_Un` 暂停加法器，也可以通过置位 `PCNT_PULSE_CNT_RST_Un` 清零加法器。

PCNT 可以设置五个观察点，五个观察点共用一个中断，可以通过每个观察点各自的中断使能信号开启或屏蔽中断。

- 最大计数值：当 `pulse_cnt` 大于等于 `PCNT_CNT_H_LIM_Un` 时，产生上限中断，同时 `PCNT_CNT_THR_H_LIM_LAT_Un` 为高。
- 最小计数值：当 `pulse_cnt` 小于等于 `PCNT_CNT_L_LIM_Un` 时，产生下限中断，同时 `PCNT_CNT_THR_L_LIM_LAT_Un` 为高。
- 两个中间阈值：当 `pulse_cnt` 等于 `PCNT_CNT_THRE0_Un` 或者 `PCNT_CNT_THRE1_Un` 时，产生中断，同时 `PCNT_CNT_THR_THRE0_LAT_Un` 或 `PCNT_CNT_THR_THRE1_LAT_Un` 为高。
- 零：当 `pulse_cnt` 等于 0 时，产生中断，同时 `PCNT_CNT_THR_ZERO_LAT_Un` 有效。

在 PCNT 模块工作过程中，软件如果重新配置 `PCNT_CNT_H_LIM_Un` 和/或 `PCNT_CNT_L_LIM_Un`，则新的配置值会在 `pulse_cnt` 达到上述五个观察点的任意一个后再生效；软件如果重新配置 `PCNT_CNT_THRE0_Un` 和/或 `PCNT_CNT_THRE1_Un`，则新的配置值会立即生效。

## 31.3 应用实例

每个单元的通道 0 和通道 1 可配置为独立工作或一起工作。下文详细说明了通道 0 独自递增计数、通道 0 独自递减计数和两个通道一起递增计数的应用实例。本节中未详述的通道工作模式（如通道 1 独自递减或递增、双通道一增一减），可参考这三种模式。

### 31.3.1 通道 0 独自递增计数




图 31.3-1. 通道 0 递增计数图

图 31.3-1 为通道 0 在 `sig_ch0_un` 上升沿独立递增计数的示意图，此时通道 1 关闭（请参阅 31.2 一节查看如何关闭通道 1）。通道 0 的配置如下所示。

- `PCNT_CHO_LCTRL_MODE_Un=0`: 当 `ctrl_ch0_un` 为低电平时，递增计数。
- `PCNT_CHO_HCTRL_MODE_Un=2`: 当 `ctrl_ch0_un` 为高电平时，停止计数。
- `PCNT_CHO_POS_MODE_Un=1`: 在 `sig_ch0_un` 的上升沿递增计数。

- PCNT\_CHO\_NEG\_MODE\_Un=0: 在 sig\_ch0\_un 的下降沿不计数。
- PCNT\_CNT\_H\_LIM\_Un=5: pulse\_cnt 的值递增至 PCNT\_CNT\_H\_LIM\_Un 时被清零。

### 31.3.2 通道 0 独立递减计数




图 31.3-2. 通道 0 递减计数图

图 31.3-2 为通道 0 在 sig\_ch0\_un 上升沿独立递减计数的示意图，此时通道 1 关闭。此时通道 0 的配置与图 31.3-1 相比有如下区别：

- PCNT\_CHO\_POS\_MODE\_Un=2: 即在 sig\_ch0\_un 的上升沿递减计数。
- PCNT\_CNT\_L\_LIM\_Un=-5: pulse\_cnt 的值递减到 PCNT\_CNT\_L\_LIM\_Un 时被清零。

### 31.3.3 通道 0 和通道 1 同时递增计数




图 31.3-3. 双通道递增计数图

图 31.3-3 为通道 0 和通道 1 分别在 sig\_ch0\_un 和 sig\_ch1\_un 上升沿同时递增计数的示意图。如图 31.3-3 所示，控制信号 ctrl\_ch0\_un 与 ctrl\_ch1\_un 的波形一致，输入脉冲信号 sig\_ch0\_un 和 sig\_ch1\_un 波形一致。具体配置如下：

- 通道 0：
  - PCNT\_CHO\_LCTRL\_MODE\_Un=0: 当 ctrl\_ch0\_un 为低电平时，递增计数。
  - PCNT\_CHO\_HCTRL\_MODE\_Un=2: 当 ctrl\_ch0\_un 为高电平时，停止计数。
  - PCNT\_CHO\_POS\_MODE\_Un=1: 在 sig\_ch0\_un 的上升沿递增计数。
  - PCNT\_CHO\_NEG\_MODE\_Un=0: 在 sig\_ch0\_un 的下降沿不计数。
- 通道 1:

- PCNT\_CH1\_LCTRL\_MODE\_Us=0: 当 ctrl\_ch1\_us 为低电平时, 递增计数。
  - PCNT\_CH1\_HCTRL\_MODE\_Us=2: 当 ctrl\_ch1\_us 为高电平时, 停止计数。
  - PCNT\_CH1\_POS\_MODE\_Us=1: 在 sig\_ch1\_us 的上升沿递增计数。
  - PCNT\_CH1\_NEG\_MODE\_Us=0: 在 sig\_ch1\_us 的下降沿不计数。
- PCNT\_CNT\_H\_LIM\_Us=10: pulse\_cnt 递增至 PCNT\_CNT\_H\_LIM\_Us 时被清零。

## 31.4 寄存器列表

本小节的所有地址均为相对于 **脉冲计数控制器** 基地址的地址偏移量（相对地址），具体基址请见章节 [5 系统和存储器](#) 中的表 [5.3-2](#)。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

名称	描述	地址	访问
<b>配置寄存器</b>			
PCNT_U0_CONF0_REG	单元 0 的配置寄存器 0	0x0000	R/W
PCNT_U0_CONF1_REG	单元 0 的配置寄存器 1	0x0004	R/W
PCNT_U0_CONF2_REG	单元 0 的配置寄存器 2	0x0008	R/W
PCNT_U1_CONF0_REG	单元 1 的配置寄存器 0	0x000C	R/W
PCNT_U1_CONF1_REG	单元 1 的配置寄存器 1	0x0010	R/W
PCNT_U1_CONF2_REG	单元 1 的配置寄存器 2	0x0014	R/W
PCNT_U2_CONF0_REG	单元 2 的配置寄存器 0	0x0018	R/W
PCNT_U2_CONF1_REG	单元 2 的配置寄存器 1	0x001C	R/W
PCNT_U2_CONF2_REG	单元 2 的配置寄存器 2	0x0020	R/W
PCNT_U3_CONF0_REG	单元 3 的配置寄存器 0	0x0024	R/W
PCNT_U3_CONF1_REG	单元 3 的配置寄存器 1	0x0028	R/W
PCNT_U3_CONF2_REG	单元 3 的配置寄存器 2	0x002C	R/W
PCNT_CTRL_REG	所有计数器的控制寄存器	0x0060	R/W
<b>状态寄存器</b>			
PCNT_U0_CNT_REG	单元 0 的计数器值	0x0030	RO
PCNT_U1_CNT_REG	单元 1 的计数器值	0x0034	RO
PCNT_U2_CNT_REG	单元 2 的计数器值	0x0038	RO
PCNT_U3_CNT_REG	单元 3 的计数器值	0x003C	RO
PCNT_U0_STATUS_REG	脉冲计数器单元 0 的状态寄存器	0x0050	RO
PCNT_U1_STATUS_REG	脉冲计数器单元 1 的状态寄存器	0x0054	RO
PCNT_U2_STATUS_REG	脉冲计数器单元 2 的状态寄存器	0x0058	RO
PCNT_U3_STATUS_REG	脉冲计数器单元 3 的状态寄存器	0x005C	RO
<b>中断寄存器</b>			
PCNT_INT_RAW_REG	原始中断状态寄存器	0x0040	RO
PCNT_INT_ST_REG	中断状态寄存器	0x0044	RO
PCNT_INT_ENA_REG	中断使能寄存器	0x0048	R/W
PCNT_INT_CLR_REG	中断清除寄存器	0x004C	WO
<b>版本寄存器</b>			
PCNT_DATE_REG	脉冲计数器的版本控制寄存器	0x00FC	R/W



## 31.5 寄存器

本小节的所有地址均为相对于 **脉冲计数控制器** 基地址的地址偏移量（相对地址），具体基地址请见章节 [5 系统和存储器](#) 中的表 [5.3-2](#)。

Register 31.1. PCNT\_U<sub>n</sub>\_CONFO\_REG (*n*: 0-3) (0x0000+0xC\**n*)

The diagram shows the bitfield layout of Register 31.1. PCNT\_U<sub>n</sub>\_CONFO\_REG. The bits are numbered from 31 down to 9. Above each bit number is its corresponding field name:

- 31: PCNT\_CH1\_LCTRL\_MODE\_UO
- 30: PCNT\_CH1\_HCTRL\_MODE\_UO
- 29: PCNT\_CH1\_POS\_MODE\_UO
- 28: PCNT\_CH1\_NEG\_MODE\_UO
- 27: PCNT\_CHO\_LCTRL\_MODE\_UO
- 26: PCNT\_CHO\_HCTRL\_MODE\_UO
- 25: PCNT\_CHO\_POS\_MODE\_UO
- 24: PCNT\_CHO\_NEG\_MODE\_UO
- 23: PCNT\_THR\_THRESH1\_EN\_UO
- 22: PCNT\_THR\_THRESH0\_EN\_UO
- 21: PCNT\_THR\_H\_LIM\_EN\_UO
- 20: PCNT\_THR\_L\_LIM\_EN\_UO
- 19: PCNT\_THR\_ZERO\_EN\_UO
- 18: PCNT\_FILTER\_EN\_UO
- 17: PCNT\_FILTER\_THRESH\_UO
- 16: PCNT\_FILTER\_THRES\_UO
- 15: PCNT\_FILTER\_RESET\_UO
- 14: PCNT\_FILTER\_MODE\_UO
- 13: PCNT\_FILTER\_NEG\_MODE\_UO
- 12: PCNT\_FILTER\_H\_LIM\_EN\_UO
- 11: PCNT\_FILTER\_L\_LIM\_EN\_UO
- 10: PCNT\_FILTER\_ZERO\_EN\_UO
- 9: PCNT\_FILTER\_RESET\_UO

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	0
0x0	0	0	1	1	1	1	1	1	1	1	0x10	Reset											

**PCNT\_FILTER\_THRESH\_Uo** 配置滤波器的最大阈值。滤波器启动时，任何小于该值的脉冲都会被过滤。

单位: APB\_CLK 时钟周期。

(R/W)

**PCNT\_FILTER\_EN\_Uo** 单元 *n* 输入滤波器的使能位。 (R/W)

**PCNT\_THR\_ZERO\_EN\_Uo** 单元 *n* 过零比较器的使能位。 (R/W)

**PCNT\_THR\_H\_LIM\_EN\_Uo** 单元 *n* 上限比较器的使能位，控制上限中断事件的产生。 (R/W)

**PCNT\_THR\_L\_LIM\_EN\_Uo** 单元 *n* 下限比较器的使能位，控制下限中断事件的产生。 (R/W)

**PCNT\_THR\_THRESH0\_EN\_Uo** 单元 *n* 阈值 0 比较器的使能位。 (R/W)

**PCNT\_THR\_THRESH1\_EN\_Uo** 单元 *n* 阈值 1 比较器的使能位。 (R/W)

**PCNT\_CHO\_NEG\_MODE\_Uo** 配置通道 O 输入信号检测下降沿的工作模式。

1: 计数器递增

2: 计数器递减

0、3: 对计数器无任何影响。

(R/W)

**PCNT\_CHO\_POS\_MODE\_Uo** 配置通道 O 输入信号检测上升沿的工作模式。

1: 计数器递增

2: 计数器递减

0、3: 对计数器无任何影响。

(R/W)

**PCNT\_CHO\_HCTRL\_MODE\_Uo** 控制信号为高电平时，用于改变 CH*n*\_POS\_MODE 和 CH*n*\_NEG\_MODE 的设置。

0: 不做修改

1: 反转（增加转为减少，减少转为增加）

2、3: 禁止计数器修改。

(R/W)

见下页...

Register 31.1. PCNT\_U<sub>n</sub>\_CONFO\_REG (<sub>n</sub>: 0-3) (0x0000+0xC\*n)[接上页...](#)

**PCNT\_CHO\_LCTRL\_MODE\_U<sub>n</sub>** 控制信号为低电平时，用于改变 CH<sub>n</sub>\_POS\_MODE 和 CH<sub>n</sub>\_NEG\_MODE 的设置。

- 0: 不做修改
  - 1: 反转（增加转为减少，减少转为增加）
  - 2、3: 禁止计数器修改。
- (R/W)

**PCNT\_CH1\_NEG\_MODE\_U<sub>n</sub>** 配置通道 1 输入信号检测下降沿的工作模式。

- 1: 计数器递增
  - 2: 计数器递减
  - 0、3: 对计数器无任何影响。
- (R/W)

**PCNT\_CH1\_POS\_MODE\_U<sub>n</sub>** 配置通道 1 输入信号检测上升沿的工作模式。

- 1: 计数器递增
  - 2: 计数器递减
  - 0、3: 对计数器无任何影响。
- (R/W)

**PCNT\_CH1\_HCTRL\_MODE\_U<sub>n</sub>** 控制信号为高电平时，用于改变 CH<sub>n</sub>\_POS\_MODE 和 CH<sub>n</sub>\_NEG\_MODE 的设置。

- 0: 不做修改
  - 1: 反转（增加转为减少，减少转为增加）
  - 2、3: 禁止计数器修改。
- (R/W)

**PCNT\_CH1\_LCTRL\_MODE\_U<sub>n</sub>** 控制信号为低电平时，用于改变 CH<sub>n</sub>\_POS\_MODE 和 CH<sub>n</sub>\_NEG\_MODE 的设置。

- 0: 不做修改
  - 1: 反转（增加转为减少，减少转为增加）
  - 2、3: 禁止计数器修改。
- (R/W)

Register 31.2. PCNT\_Un\_CONF1\_REG ( $n$ : 0-3) (0x0004+0xC\*n)

				PCNT_CNT_THRES1_U0	PCNT_CNT_THRES0_U0
31	16	15	0		
	0x00		0x00		Reset

**PCNT\_CNT\_THRES0\_U $n$**  配置单元  $n$  阈值 0 的值。 (R/W)

**PCNT\_CNT\_THRES1\_U $n$**  配置单元  $n$  阈值 1 的值。 (R/W)

Register 31.3. PCNT\_Un\_CONF2\_REG ( $n$ : 0-3) (0x0008+0xC\*n)

				PCNT_CNT_L_LIM_U0	PCNT_CNT_H_LIM_U0
31	16	15	0		
	0x00		0x00		Reset

**PCNT\_CNT\_H\_LIM\_U $n$**  配置单元  $n$  的计数上限阈值。当脉冲计数达到上限阈值，计数会被清零。 (R/W)

**PCNT\_CNT\_L\_LIM\_U $n$**  配置单元  $n$  的计数下限阈值。当脉冲计数达到下限阈值，计数会被清零。 (R/W)

## Register 31.4. PCNT\_CTRL\_REG (0x0060)

PCNT_CTRL_REG (0x0060)																
PCNT_CTRL_REG (0x0060)								PCNT_CTRL_REG (0x0060)								
(reserved)				PCNT_CLK_EN				(reserved)				PCNT_CTRL_REG (0x0060)				
31				17	16	15		8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	1
0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	1

**PCNT\_PULSE\_CNT\_RST\_0n** 写 1 清零单元  $n$  的计数器。

0: 无效

1: 清零

(R/W)

**PCNT\_CNT\_PAUSE\_0n** 写 1 暂停单元  $n$  的计数器。

0: 无效

1: 暂停

(R/W)

**PCNT\_CLK\_EN** 配置是否使能脉冲计数器模块寄存器时钟门控。

0: 寄存器时钟仅在有读写操作时开启

1: 寄存器时钟一直开启

(R/W)

Register 31.5. PCNT\_0n\_CNT\_REG ( $n: 0-3$ ) (0x0030+0x4\*n)

PCNT_0n_CNT_REG ( $n: 0-3$ ) (0x0030+0x4*n)																
PCNT_0n_CNT_REG ( $n: 0-3$ ) (0x0030+0x4*n)								PCNT_0n_CNT_REG ( $n: 0-3$ ) (0x0030+0x4*n)								
(reserved)				PCNT_PULSE_CNT_U0				(reserved)				PCNT_PULSE_CNT_U0				
31				17	16	15		8								0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

**PCNT\_PULSE\_CNT\_U0** 表示单元 0 脉冲计数器的当前值。 (RO)

Register 31.6. PCNT\_Un\_STATUS\_REG ( $n$ : 0-3) (0x0050+0x4\*n)

**PCNT\_CNT\_THR\_ZERO\_MODE\_Un** 表示 PCNT\_Un 为 0 时的脉冲计数器状态。

- 0: 脉冲计数器的值由正数减至 0
  - 1: 脉冲计数器的值由负数增至 0
  - 2: 脉冲计数器为负
  - 3: 脉冲计数器为正

**PCNT\_CNT\_THR\_THRESH1\_LAT\_Un** 表示阈值中断有效时，PCNT\_Un 阈值 1 的锁存值。

- 0: 其他  
1: 脉冲计数器的当前值与阈值 1 相等, 阈值 1 有效 (RO)

**PCNT\_CNT\_THR\_THRESH\_LAT\_Un** 表示阈值中断有效时，PCNT\_Un 阈值 0 的锁存值。

- 0: 其他
  - 1: 脉冲计数器的当前值与阈值 O 相等, 阈值 O 有效 (RO)

**PCNT\_CNT\_THR\_L\_LIM\_LAT\_Un** 表示下限中断有效时，PCNT\_Un下限的锁存值。

- 0: 其他  
1: 脉冲计数器的当前值与下限阈值相等, 下限有效 (RO)

PCNT CNT THR H LM LAT Un 表示上限中断有效时, PCNT Un 上限的锁存值。

- O: 其他  
1: 脉冲计数器的当前值与上限阈值相等，上限有效 (RO)

PCNT CNT THR ZERO LAT Un 表示阈值中断有效时，PCNT Un 阈值 0 的锁存值。

- 0: 其他  
1: 脉冲计数器的当前值为 0, 阈值 0 有效 (R0)

## Register 31.7. PCNT\_INT\_RAW\_REG (0x0040)

(reserved)																																	
31																																	
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

PCNT\_CNT\_THR\_EVENT\_U $n$ \_INT\_RAW 单元  $n$  事件中断的原始中断状态。 (RO)

## Register 31.8. PCNT\_INT\_ST\_REG (0x0044)

(reserved)																																
31																																
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

PCNT\_CNT\_THR\_EVENT\_U $n$ \_INT\_ST 单元  $n$  事件中断的屏蔽中断状态。 (RO)

## Register 31.9. PCNT\_INT\_ENA\_REG (0x0048)

(reserved)																																
31																																
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

PCNT\_CNT\_THR\_EVENT\_U $n$ \_INT\_ENA 写 1 使能单元  $n$  事件中断。 (R/W)

## Register 31.10. PCNT\_INT\_CLR\_REG (0x004C)

31	4	3	2	1	0
0 0	0	0	0	0	0

Reset

**PCNT\_CNT\_THR\_EVENT\_U $n$ \_INT\_CLR** 写 1 清除单元  $n$  事件中断。 (WO)

## Register 31.11. PCNT\_DATE\_REG (0x00FC)

31	0
0x19072601	Reset

**PCNT\_DATE** 版本控制寄存器。 (R/W)

## 第 32 章

# USB 串口/JTAG 控制器 (USB\_SERIAL\_JTAG)

ESP32-C6 中包含一个 USB 串口/JTAG 控制器，可用于烧录芯片的外部 flash、读取程序输出的数据以及将调试器连接到正在运行的程序中。任何带有 USB 主机（下文将简称为“主机”）的计算机都可以实现上述功能，无需其他外部组件辅助。

## 32.1 概述

使用串口通信和 JTAG 调试端口通信来编程和调试 ESP32-C6 项目都是可行的，但也有其限制。首先，串口通信和 JTAG 调试端口通信都占用 IO 管脚，减少了软件中可用于控制外部信号的管脚数量。此外，串口通信和 JTAG 调试端口通信都需借助外部芯片或适配器与主机连接，因此，如果需要整合这两个功能，则需额外使用外部芯片或调试适配器。

为解决上述问题，ESP32-C6 提供了一个 USB 串口/JTAG 控制器，同时集成 USB-串口转换器和 USB-JTAG 适配器功能。由于该模块仅使用 USB 2.0 所需的两条数据线直接连接外部 USB 主机，因此 ESP32-C6 仅需占用两个管脚用于调试。

## 32.2 特性

USB 串口/JTAG 控制器具有如下特性：

- 支持 USB 全速标准；集成 CDC-ACM（通信设备类抽象控制模型）和 JTAG 适配器固定功能
- CDC-ACM：
  - 配置虚拟串行功能，在大多数现代操作系统上可实现即插即用
  - 支持主机控制芯片复位和进入下载模式
- JTAG 适配器：
  - 支持使用紧凑的 JTAG 指令实现与 CPU 调试内核的快速通信
- 共配置两个 OUT 端点、三个 IN 端点和一个控制端点 EP\_0，可实现最大 64 字节的数据载荷
- 集成内部 PHY：基本无需其他外部组件连接主机计算机




图 32.2-1. USB 串口/JTAG 控制器高层框图

如图 32.2-1 所示，USB 串口/JTAG 控制器包含 USB PHY、USB 设备接口、JTAG 命令处理器、响应捕捉单元以及若干个 CDC-ACM 寄存器。PHY 和设备接口使用主 PLL (BBPLL) 时钟产生的 48 MHz 时钟作为时钟源，CDC-ACM 块中软件可访问的部分则使用 APB\_CLK 作为时钟源。JTAG 命令处理器与 ESP32-C6 主处理器中的 JTAG 调试单元相连；CDC-ACM 寄存器则连接至 APB 总线，主 CPU 上运行的软件可对其进行读写访问。

请注意，USB 串口/JTAG 控制器仅支持 USB 2.0 全速标准 (12 Mbps)，不支持 USB 2.0 标准的其他模式（如 480 Mbps 的高速模式）。

图 32.2-2 展示了 USB 串口/JTAG 控制器中 USB 部分的内部详细结构。USB 串口/JTAG 控制器由一个 USB 2.0 全速设备组成，包含一个控制端点、一个虚拟中断端点、两个批量输入端点和两个批量输出端点。这些端点共同组成该复合型 USB 设备，具体可分为 CDC-ACM USB 设备和实现 JTAG 接口功能的供应商特定设备。JTAG 接口直接与芯片的 RISC-V CPU 的调试接口相连，可对运行在该 CPU 上的程序进行调试。同时，CDC-ACM 中包含一组寄存器，CPU 上运行的程序可对其进行读写操作。此外，芯片上的 ROM 启动代码可允许用户通过使用该接口重新烧录 flash。




图 32.2-2. USB 串口/JTAG 控制器框图

## 32.3 功能描述

USB 串口/JTAG 控制器一边与 USB 主机处理器连接，另一边与 CPU 调试硬件以及通过 CDC-ACM 端口通信的软件连接。

### 32.3.1 CDC-ACM USB 接口描述

CDC-ACM 接口遵循标准 USB CDC-ACM 类别进行虚拟串口通信，包含一个虚拟中断端点（不会发送任何事件，无使用需求）以及一个批量输入端点 (Bulk IN) 和一个批量输出端点 (Bulk OUT) 进行数据接收和发送。这些端点一次可以处理最高 64 字节的数据包，实现高吞吐量。CDC-ACM 为标准的 USB 设备类型，主机一般无需任何特殊安装程序就能正常工作，也就是说，当 USB 调试设备正确连接至主机时，操作系统应能在片刻后显示新的串口信息。

CDC-ACM 接口可以接收以下标准 CDC-ACM 控制请求：

表 32.3-1. 标准 CDC-ACM 控制请求

命令	操作
SEND_BREAK	接收但忽略（虚拟命令）
SET_LINE_CODING	接收，发送值在软件中可读
GET_LINE_CODING	默认返回 9600 baud, 无奇偶校验, 8 个数据位, 1 个停止位（可通过软件更改）
SET_CONTROL_LINE_STATE	设置 RTC/DTR 线的状态，如表 32.3-2 所示

除了通用的通信之外，CDC-ACM 接口还可以复位 ESP32-C6 并选择使其进入下载模式，从而烧录新的固件。这一功能可通过设置虚拟串口的 RTS 和 DTR 线来实现。

表 32.3-2. CDC-ACM 中 RTS 和 DTR 的设置

RTS	DTR	操作
0	0	清除下载模式标志
0	1	置位下载模式标志
1	0	复位 ESP32-C6
1	1	无操作

请注意，当 ESP32-C6 复位时，如果下载模式标志已置位，则 ESP32-C6 重启时将直接进入下载模式；如果下载模式标志已清除，则 ESP32-C6 将从 flash 启动。具体操作流程，请参见章节 [32.4](#)。除此之外，也可以通过烧写相应 eFuse 来禁用上述功能，详细信息请参见章节 [6 eFuse 控制器 \(eFuse\)](#)。

### 32.3.2 CDC-ACM 固件接口描述

由于 USB 串口/JTAG 控制器与 ESP32-C6 的内部 APB 总线相连，因此 CPU 可直接与该模块交互，主要用于对连接主机上的虚拟串口进行读写操作。

CPU 向主机发送并从主机接收 0 ~ 64 字节大小的 USB CDC-ACM 串口数据包。主机已积累足够多的 CDC-ACM 数据时，将向 CDC-ACM 的接收端点发送一个数据包。如果 USB 串行/JTAG 控制器中有空闲缓冲区，该缓冲区将接收这一数据包。反之，主机会定期检查 USB 串口/JTAG 控制器内是否有待向主机发送的数据包，如果有，主机将接收这个数据包。

固件可通过以下两种方式之一获知是否有来自主机的新数据：第一，只要缓冲区中还有来自主机的未读数据，[USB\\_SERIAL\\_JTAG\\_SERIAL\\_OUT\\_EP\\_DATA\\_AVAIL](#) 位将保持为 1；第二，如果有新的未读数据，[USB\\_SERIAL\\_JTAG\\_SERIAL\\_OUT\\_RECV\\_PKT\\_INT](#) 中断将被触发。当新数据可用时，固件可通过重复从 [USB\\_SERIAL\\_JTAG\\_EP1\\_REG](#) 读取字节来获取该数据。读取每个字节后，可通过检查 [USB\\_SERIAL\\_JTAG\\_SERIAL\\_OUT\\_EP\\_DATA\\_AVAIL](#) 位来看是否还有其他可读取的数据，从而确定需要读取的总字节数。读取完所有数据后，USB 调试设备会自动做好准备，以接收来自主机的新数据包。

当固件需要发送数据时，可将待发送数据置于发送缓冲区并触发刷写，从而使主机以 USB 数据包的形式接收该数据。在此之前，需确保发送缓冲区有可用空间以存储待发送数据。固件可通过读取 [USB\\_REG\\_SERIAL\\_IN\\_EP\\_DATA\\_FREE](#) 位检查发送缓冲区是否有可用空间；当该值为 1 时，发送缓冲区有可用空间。此时，固件可通过向 [USB\\_SERIAL\\_JTAG\\_EP1\\_REG](#) 寄存器中写入字节，从而向缓冲区中写入数据。但是，数据写入后并不会立即触发向主机发送数据，需首先对缓冲区执行刷写操作。刷写操作后，整个缓冲区将准备好被 USB 主机立即接收。可通过两种方式触发刷写：1) 将第 64 个字节写入缓冲区后，USB 硬件会自动将缓冲区刷写到主机；2) 固件可通过向 [USB\\_REG\\_SERIAL\\_WR\\_DONE](#) 写入 1 来触发刷写。

不论以何种方式触发刷写操作，在此期间固件都无法向缓冲区写入数据，直到缓冲区中的所有数据都已被主机读取完成。主机读取完成后，将触发 [USB\\_SERIAL\\_JTAG\\_SERIAL\\_IN\\_EMPTY\\_INT](#) 中断，此时可向缓冲区内写入新的 64 字节数据。

在软件中可以处理一些带外串行请求，例如主机设置 DTR 和 RTS，以及改变线路状态。如果 CDC-ACM 接口收到 [SET\\_LINE\\_CODING](#) 请求，可将外设配置为触发 [USB\\_SERIAL\\_JTAG\\_SET\\_LINE\\_CODE\\_INT](#) 中断，此时可以从 [USB\\_SERIAL\\_JTAG\\_SET\\_LINE\\_CODE\\_WO\\_REG](#) 寄存器读取线路编码。类似的，如果 [SET\\_CONTROL\\_LINE\\_STATE](#) 请求导致线路状态改变，将触发 [USB\\_SERIAL\\_JTAG\\_RTS\\_CHG\\_INT](#) 和 [USB\\_SERIAL\\_JTAG\\_DTR\\_CHG\\_INT](#) 中断。此后，软件可以通过 [USB\\_SERIAL\\_JTAG\\_RTS](#) 和 [USB\\_SERIAL\\_JTAG\\_DTR](#) 位来读取具体状态。注意，如前所述，某些 RTS/DTR 序列会导致 ESP32-C6 硬件复位。软件可以通过设置 [USB\\_SERIAL\\_JTAG\\_USB\\_UART\\_CHIP\\_RST\\_DIS](#) 位来禁止硬件识别这些 DTR/RTS 序列，从而允许软件自由解读信号。

最后，主机可以通过 [GET\\_LINE\\_CODING](#) 读取当前线路状态。此事件将回送 [USB\\_SERIAL\\_JTAG\\_GET\\_LINE\\_CODE\\_WO\\_REG](#) 寄存器中的数据，并触发 [USB\\_SERIAL\\_JTAG\\_GET\\_LINE\\_CODE\\_INT](#) 中断。

### 32.3.3 USB-JTAG 接口：JTAG 命令处理器

USB-JTAG 接口使用一种供应商特定接口类型实现命令解析的功能。它由两个端点组成：一个用于接收命令，一个用于发送响应。此外，一些对时效性要求不高的命令也可以作为控制请求发出。

JTAG 命令处理器负责解析从主机到 JTAG 接口的命令。JTAG 命令处理器内部包含一个全四线 JTAG 总线，包括发送信号到 RISC-V CPU 的 TCK、TMS 和 TDI 输出线，以及从 CPU 返回信号至 JTAG 响应捕捉单元的 TDO 线。这些信号都符合 IEEE 1149.1 JTAG 标准。此外，还有一条 SRST 线用于复位 ESP32-C6。

另外，软件也可以置位 [USB\\_SERIAL\\_JTAG\\_USB\\_JTAG\\_BRIDGE\\_EN](#)，将这些信号通过 GPIO 交换矩阵连接至 ESP32-C6 的 IO 焊盘上，此操作也将允许通过 USB 串口/JTAG 控制器对外部设备进行调试。

JTAG 命令处理器会将每个接收到的半字节（4 位）解析为一条命令。由于 USB 以 8 位为一个字节接收数据，这就意味着每个字节中都包含两条命令。USB 命令处理器将先解析高 4 位字节，然后再解析低 4 位字节。这些命令用于控制内部 JTAG 总线的 TCK、TMS、TDI、SRST 线，以及向 JTAG 响应捕捉单元发出信号，说明需要捕捉 TDO 线（由 CPU 调试逻辑驱动）的状态。

JTAG 总线中，TCK、TMS、TDI 和 TDO 线直接与 RISC-V CPU 的 JTAG 调试逻辑相连。上文提到的 SRST 线则与 ESP32-C6 数字电路中的复位逻辑相连，该线电平拉高，芯片将进行芯片复位。请注意，SRST 线并不会对 USB

串口/JTAG 控制器模块产生影响。

1 个半字节中可包含以下命令：

表 32.3-3. 半字节中的命令

位	3	2	1	0
CMD_CLK	0	cap	tms	tdi
CMD_RST	1	0	0	srst
CMD_FLUSH	1	0	1	0
CMD_RSV	1	0	1	1
CMD REP	1	1	R1	R0

- CMD\_CLK：将 TDI 和 TMS 设置为指示值，并在 TCK 上发出一个时钟脉冲。如果 CAP 位为 1，将指示 JTAG 响应捕捉单元捕捉 TDO 线的状态。该指令构成了 JTAG 通信的基础。
- CMD\_RST：将 SRST 线的状态设置为指示值。该命令可用于复位 ESP32-C6。
- CMD\_FLUSH：指示 JTAG 响应捕捉单元对接收到的所有位的缓冲区进行刷写操作，以便主机读取这些位。请注意在某些情况下，一次 JTAG 通信会结束于第奇数个命令，即结束于第奇数个半字节。此时，可重复执行该命令直到获得偶数个半字节，使其组成整数个字节。
- CMD\_RSV：该版本中保留。ESP32-C6 在接收到该命令时会自动忽略。
- CMD REP：将上一条指令（非 CMD REP）重复一定次数，以压缩多次重复 CMD\_CLK 的命令流。因此，CMD\_CLK 命令后可能跟随着多个 CMD REP。一次 CMD REP 命令产生的重复次数可表示为  $repetition\_count = (R1 \times 2 + R0) \times (4^{cmd\_rep\_count})$ ，其中 cmd\_rep\_count 表示该命令之前的 CMD REP 数量。请注意，CMD REP 仅用于重复 CMD\_CLK 命令。也就是说，如果在 CMD\_FLUSH 后使用该命令，USB 设备将无法响应，需进行 USB 复位后才可恢复正常。

### 32.3.4 USB-JTAG 接口：CMD REP 使用示例

下列命令用于演示如何使用 CMD REP 命令。请注意，该示例中每个命令为半字节，命令流的每个字节为 0x0D 0x5E 0xCF。

1. 0x0 (CMD\_CLK: cap=0, tdi=0, tms=0)
2. 0xD (CMD REP: R1=0, R0=1)
3. 0x5 (CMD\_CLK: cap=1, tdi=0, tms=1)
4. 0xE (CMD REP: R1=1, R0=0)
5. 0xC (CMD REP: R1=0, R0=0)
6. 0xF (CMD REP: R1=1, R0=1)

每一步骤的具体操作为：

1. TCK 上发出一个时钟脉冲，TDI 和 TMS 设置为 0。未捕捉到任何数据。
2. TCK 上再次发出  $(0 \times 2 + 1) \times (4^0) = 1$  个时钟脉冲，其他设置与步骤 1 相同。
3. TCK 上发出一个时钟脉冲，TDI 设置为 0，TMS 设置为 1。捕捉到 TDO 线上的数据。
4. TCK 上再次发出  $(1 \times 2 + 0) \times (4^0) = 2$  个时钟脉冲，其他设置与步骤 3 相同。

5. 未发生任何动作:  $(0 \times 2 + 0) \times (4^1) = 0$ 。请注意, 该操作将增加下一步骤中的 cmd\_rep\_count 数值。
6. TCK 上再次发出  $(1 \times 2 + 1) \times (4^2) = 48$  个时钟脉冲, 其他设置与步骤 3 相同。

换言之, 该命令流示例的操作结果等同于执行两次命令 1, 然后执行 51 次命令 3 的效果。

### 32.3.5 USB-JTAG 接口: 响应捕捉单元

响应捕捉单元首先读取内部 JTAG 总线的 TDO 线, 并在命令处理器执行 CMD\_CLK (cap=1) 命令时捕捉 TDO 线的值, 然后将这个值放入内部移位寄存器中, 且在接收到 8 位时向 USB 缓冲区写入 1 个字节。这 8 位中的最低有效位即为最先从 TDO 线读取的值。

一旦接收到 64 字节 (512 位) 数据或执行 CMD\_FLUSH 命令后, 响应捕捉单元将使缓冲区可被主机接收。请注意, USB 逻辑的接口为双缓冲。因此, 只要 USB 的吞吐量充足, 响应捕捉单元就可以随时接收更多数据, 即当一个缓冲区等待发送给主机时, 另一个缓冲区可以继续接收数据。当主机从缓冲区成功接收数据且响应捕捉单元对缓冲区执行刷写操作后, 这两个缓冲区便可以交换位置。

同时, 这也意味着一个命令流可导致最多 128 字节 (若该命令流中有刷写命令, 则该数字会减小) 的捕捉数据生成, 而无需主机主动接收这些数据。如果还是生成了超过该阈值数量的捕捉数据, 则命令流将暂停, 且设备在这些数据被读取之前不会接收其他命令。

另需注意, 一般情况下, 响应捕捉单元会尽量不发送 0 字节响应。例如, 当发送一系列 CMD\_FLUSH 命令后, 并不会产生一系列 0 字节 USB 响应。但在当前版本中, 一些特殊情况下也可能产生 0 字节响应。建议直接忽略这些响应信息。

### 32.3.6 USB-JTAG 接口: 控制传输请求

除命令处理器和响应捕捉单元之外, USB-JTAG 接口也可接收一些控制请求, 具体如下表所示:

表 32.3-4. USB-JTAG 控制请求

bmRequestType	bRequest	wValue	wIndex	wLength	Data
01000000b	0 (VEND_JTAG_SETDIV)	[divider]	接口	0	None
01000000b	1 (VEND_JTAG_SETIO)	[iobits]	接口	0	None
11000000b	2 (VEND_JTAG_GETTDO)	0	接口	1	[iostate]
10000000b	6 (GET_DESCRIPTOR)	0x2000	0	256	[jtag cap desc]

- VEND\_JTAG\_SETDIV: 设置使用的分频器。该命令直接影响 TCK 时钟脉冲的持续时间。TCK 时钟脉冲来自于由内部分频器向下分频得到的 48 MHz 基准时钟。该控制请求允许主机设置此内部分频器。请注意, 该分频器在启动时的初始值为 2, 即 TCK 时钟速率一般为 40 MHz。
- VEND\_JTAG\_SETIO: 跳过 JTAG 命令处理器, 直接将内部 TDI、TDO、TMS 和 SRST 线设置为指定值。这些指定值在 wValue 字段中以 11'b0, srst, trst, tck, tms, tdi 的格式编码。
- VEND\_JTAG\_GETTDO: 跳过 JTAG 响应捕捉单元, 直接读取内部 TDO 信号。该请求返回 1 个字节, 其中的最低有效位代表 TDO 线的状态。
- GET\_DESCRIPTOR: 为标准 USB 请求, 该请求也可使用供应商专用的 0x2000 wValue 获取 JTAG 功能描述符。该请求返回一定字节, 具体字节数所代表的 USB-JTAG 适配器功能如表 32.3-5 所示。这一固定结构允许主机软件自动支持未来的硬件新版本, 无需再次更新。

ESP32-C6 包含的 JTAG 功能描述符如下表所示。请注意, 所有 16 位值都为小端序存储。

表 32.3-5. JTAG 功能描述符

字节	数值	描述
0	1	JTAG 协议功能结构的版本
1	10	JTAG 协议功能长度
2	1	结构类型：1 代表高速功能结构类型
3	8	该高速功能结构长度
4 ~ 5	4800	以 10 KHz 为增量的 JTAG 基准时钟速度，其最大速度为该值的一半
6 ~ 7	1	最小分频系数，可通过 VEND_JTAG_SETDIV 设置
8 ~ 9	255	最大分频系数，可通过 VEND_JTAG_SETDIV 设置

## 32.4 操作建议

使用 USB 串口/JTAG 控制器之前，几乎不需要多余的配置。除了主机操作系统已经完成的标准 USB 初始化之外，USB-JTAG 硬件本身不需要进行任何配置。此外，CDC-ACM 虚拟串口在主机端也支持即插即用。

固件方面也几乎不需要初始化。USB 硬件是自初始化的，在其启动后，如果固件连接了一台主机并在 CDC-ACM 接口上监听，除非固件设置了中断处理程序，否则无需任何特定设置就可以实现前文所述的数据交换。

需要注意的是，可能会出现主机未连接或 CDC-ACM 虚拟串口未打开的情况。在这种情况下，发送至主机的数据包永远无法被接收，发送缓冲区也永远不会为空。因而，必须对这种情况进行检测并执行超时操作，以便清楚地检测主机侧的端口是否关闭。

其次，需知 USB 设备依赖于产生 48 MHz USB PHY 时钟的 BBPLL。如果此 PLL 被禁用，USB 通信将停止。

上述情况可能发生在 Deep-sleep 期间。在 Deep-sleep 模式下，USB 串口/JTAG 控制器（及其连接的 RISC-V CPU）将完全断电。如果有设备需要在这两种模式下进行调试，最好使用外部 JTAG 调试器和串行接口。

CDC-ACM 接口还可用于复位芯片，使其进入或退出下载模式。产生正确的握手信号序列则有些复杂，因为大多数操作系统仅支持分别设置或重置 DTR 和 RTS，无法同时进行。此外，一些驱动程序（如 Windows 系统上的标准 CDC-ACM 驱动程序）须先设置 RTS 后才可设置 DTR，此时用户必须先明确设置 RTS，才能传播 DTR 的值。推荐遵循以下步骤进行设置。

复位芯片使其进入下载模式：

表 32.4-1. 复位芯片进入下载模式

操作	内部状态	备注
清除 DTR	RTS=?，DTR=0	初始化以获取数值
清除 RTS	RTS=0，DTR=0	-
设置 DTR	RTS=0，DTR=1	设置下载模式标志
清除 RTS	RTS=0，DTR=1	传播 DTR
设置 RTS	RTS=1，DTR=1	-
清除 DTR	RTS=1，DTR=0	复位芯片
设置 RTS	RTS=1，DTR=0	传播 DTR
清除 RTS	RTS=0，DTR=0	清除下载标志

复位 SoC 使其从 flash 启动:

表 32.4-2. 复位 SoC 从 flash 启动

操作	内部状态	备注
清除 DTR	RTS=? , DTR=0	-
清除 RTS	RTS=0, DTR=0	清除下载标志
设置 RTS	RTS=1, DTR=0	复位 SoC
清除 RTS	RTS=0, DTR=0	退出复位

## 32.5 中断

- USB\_SERIAL\_JTAG\_JTAG\_IN\_FLUSH\_INT: JTAG 输入端口 2 接收到刷写命令时触发。
- USB\_SERIAL\_JTAG\_SOF\_INT: 接收到 SOF 帧时触发。
- USB\_SERIAL\_JTAG\_SERIAL\_OUT\_RECV\_PKT\_INT: 串口输出端点接收到 1 个数据包时触发。
- USB\_SERIAL\_JTAG\_SERIAL\_IN\_EMPTY\_INT: 串口输入端点为空时触发。
- USB\_SERIAL\_JTAG\_PID\_ERR\_INT: 检测到 PID 错误时触发。
- USB\_SERIAL\_JTAG\_CRC5\_ERR\_INT: 检测到 CRC5 错误时触发。
- USB\_SERIAL\_JTAG\_CRC16\_ERR\_INT: 检测到 CRC16 错误时触发。
- USB\_SERIAL\_JTAG\_STUFF\_ERR\_INT: 检测到位填充错误时触发。
- USB\_SERIAL\_JTAG\_IN\_TOKEN\_REC\_IN\_EP1\_INT: 输入端点 1 接收到一个 IN 令牌时触发。
- USB\_SERIAL\_JTAG\_USB\_BUS\_RESET\_INT: 检测到 USB 总线复位时触发。
- USB\_SERIAL\_JTAG\_OUT\_EP1\_ZERO\_PAYLOAD\_INT: 输出端点 1 接收到有效载荷为 0 的数据包时触发。
- USB\_SERIAL\_JTAG\_OUT\_EP2\_ZERO\_PAYLOAD\_INT: 输出端点 2 接收到有效载荷为 0 的数据包时触发。
- USB\_SERIAL\_JTAG\_RTS\_CHG\_INT: USB 串行通道的 RTS 电平改变时触发。
- USB\_SERIAL\_JTAG\_DTR\_CHG\_INT: USB 串行通道的 DTR 电平改变时触发。
- USB\_SERIAL\_JTAG\_GET\_LINE\_CODE\_INT: 收到 GET LINE CODING 请求的电平时触发。
- USB\_SERIAL\_JTAG\_SET\_LINE\_CODE\_INT: 收到 SET LINE CODING 请求的电平时触发。

## 32.6 寄存器列表

本小节的所有地址均为相对于 USB 串口/JTAG 控制器基地址的地址偏移量（相对地址），具体基地址请见章节 5 系统和存储器 中的表 5.3-2。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

名称	描述	地址	访问
<b>配置寄存器</b>			
USB_SERIAL_JTAG_EP1_REG	CDC-ACM 输入/输出端点 FIFO 访问配置寄存器	0x0000	R/W
USB_SERIAL_JTAG_EP1_CONF_REG	CDC-ACM FIFO 配置寄存器	0x0004	varies
USB_SERIAL_JTAG_CONFO_REG	PHY 硬件配置寄存器	0x0018	R/W
USB_SERIAL_JTAG_TEST_REG	PHY 调试寄存器	0x001C	varies
USB_SERIAL_JTAG_MISC_CONF_REG	时钟使能控制寄存器	0x0044	R/W
USB_SERIAL_JTAG_MEM_CONF_REG	存储器配置寄存器	0x0048	R/W
USB_SERIAL_JTAG_CHIP_RST_REG	CDC-ACM 芯片重置寄存器	0x004C	varies
USB_SERIAL_JTAG_GET_LINE_CODE_W0_REG	GET_LINE_CODING 命令的 W0	0x0058	R/W
USB_SERIAL_JTAG_GET_LINE_CODE_W1_REG	GET_LINE_CODING 命令的 W1	0x005C	R/W
USB_SERIAL_JTAG_CONFIG_UPDATE_REG	配置寄存器更新寄存器	0x0060	WT
USB_SERIAL_JTAG_SER_AFIFO_CONFIG_REG	Serial AFIFO 配置寄存器	0x0064	varies
<b>中断寄存器</b>			
USB_SERIAL_JTAG_INT_RAW_REG	中断原始状态寄存器	0x0008	R/WTC/SS
USB_SERIAL_JTAG_INT_ST_REG	中断状态寄存器	0x000C	RO
USB_SERIAL_JTAG_INT_ENA_REG	中断使能状态寄存器	0x0010	R/W
USB_SERIAL_JTAG_INT_CLR_REG	中断清除状态寄存器	0x0014	WT
<b>状态寄存器</b>			
USB_SERIAL_JTAG_JFIFO_ST_REG	JTAG FIFO 状态与控制寄存器	0x0020	varies
USB_SERIAL_JTAG_FRAM_NUM_REG	接收 SOF 帧索引寄存器	0x0024	RO
USB_SERIAL_JTAG_IN_EPO_ST_REG	输入端点状态信息寄存器	0x0028	RO
USB_SERIAL_JTAG_IN_EP1_ST_REG	CDC-ACM 输入端点状态信息寄存器	0x002C	RO
USB_SERIAL_JTAG_IN_EP2_ST_REG	CDC-ACM 中断输入端点状态信息寄存器	0x0030	RO
USB_SERIAL_JTAG_IN_EP3_ST_REG	JTAG 输入端点状态信息寄存器	0x0034	RO
USB_SERIAL_JTAG_OUT_EPO_ST_REG	输出端点状态信息寄存器	0x0038	RO
USB_SERIAL_JTAG_OUT_EP1_ST_REG	CDC-ACM 输出端点状态信息寄存器	0x003C	RO
USB_SERIAL_JTAG_OUT_EP2_ST_REG	JTAG 输出端点状态信息寄存器	0x0040	RO
USB_SERIAL_JTAG_SET_LINE_CODE_W0_REG	SET_LINE_CODING 命令的 W0	0x0050	RO
USB_SERIAL_JTAG_SET_LINE_CODE_W1_REG	SET_LINE_CODING 命令的 W1	0x0054	RO
USB_SERIAL_JTAG_BUS_RESET_ST_REG	USB 总线重置状态寄存器	0x0068	RO
<b>版本寄存器</b>			
USB_SERIAL_JTAG_DATE_REG	版本寄存器	0x0080	R/W

## 32.7 寄存器

本小节的所有地址均为相对于 USB 串口/JTAG 控制器基地址的地址偏移量（相对地址），具体基地址请见章节 5 系统和存储器 中的表 5.3-2。

Register 32.1. USB\_SERIAL\_JTAG\_EP1\_REG (0x0000)

The diagram shows the bit field layout of the register:

31	(reserved)								8	7	0
0 0									0x0	Reset	

A diagonal label "USB\_SERIAL\_JTAG\_RDWR\_BYTE" is positioned above the bit 0 field.

**USB\_SERIAL\_JTAG\_RDWR\_BYTE** 向 UART TX FIFO 中写入数据或从 UART RX FIFO 中读取数据。

[USB\\_SERIAL\\_JTAG\\_SERIAL\\_IN\\_EMPTY\\_INT](#) 置位时，用户可向 UART TX FIFO 中写入数据（最大 64 字节）。

[USB\\_SERIAL\\_JTAG\\_SERIAL\\_OUT\\_RECV\\_PKT\\_INT](#) 置位时，用户可通过查看 [USB\\_SERIAL\\_JTAG\\_OUT\\_EP1\\_WR\\_ADDR](#) 的值获知接收到的数据量，然后从 UART RX FIFO 中读取这些数据。

(R/W)

## Register 32.2. USB\_SERIAL\_JTAG\_EP1\_CONF\_REG (0x0004)

The diagram shows the bit field layout of the register. It includes a header with bit names: **USB\_SERIAL\_JTAG\_SERIAL\_IN\_EP\_DATA\_FREE**, **USB\_SERIAL\_JTAG\_SERIAL\_OUT\_EP\_DATA\_AVAIL**, **USB\_SERIAL\_JTAG\_WR\_DONE**, and **Reset**. Below the header is a row of 32 zeros labeled **(reserved)**. The bit field itself consists of four columns labeled 3, 2, 1, and 0 from left to right.

31	3	2	1	0
0 0	0	1	0	<b>Reset</b>

**USB\_SERIAL\_JTAG\_WR\_DONE** 配置是否表明已完成向 UART TX FIFO 写入字节数据。

0: 无效

1: 表明已完成向 UART TX FIFO 写入字节数据

该位将保持为 0, 直到 USB 主机读取 UART TX FIFO 中的数据。

(WT)

**USB\_SERIAL\_JTAG\_SERIAL\_IN\_EP\_DATA\_FREE** 表示 UART TX FIFO 是否可以写入数据。

0: UART TX FIFO 已写满, 不可写入数据

1: UART TX FIFO 不为空且可以写入数据

写入 **USB\_SERIAL\_JTAG\_WR\_DONE** 后, 该位将置为 0, 直到其中的数据已发送至 USB 主机。

(RO)

**USB\_SERIAL\_JTAG\_SERIAL\_OUT\_EP\_DATA\_AVAIL** 表示 UART RX FIFO 中是否有数据。

0: UART RX FIFO 中没有数据

1: UART RX FIFO 中有数据

(RO)

## Register 32.3. USB\_SERIAL\_JTAG\_CONFO\_REG (0x0018)

The diagram shows the bitfield mapping for Register 32.3. USB\_SERIAL\_JTAG\_CONFO\_REG (0x0018). The register is 32 bits wide, with bit 31 reserved. Bits 16 to 0 are mapped to various JTAG and USB pins. The bit names are:

- Bit 31: (reserved)
- Bit 16: USB\_SERIAL\_JTAG\_USB\_JTAG\_BRIDGE\_EN
- Bit 15: USB\_SERIAL\_JTAG\_USB\_PAD\_ENABLE
- Bit 14: USB\_SERIAL\_JTAG\_DM\_PULLUP\_VALUE
- Bit 13: USB\_SERIAL\_JTAG\_DM\_PULLDOWN
- Bit 12: USB\_SERIAL\_JTAG\_DM\_PULLUP
- Bit 11: USB\_SERIAL\_JTAG\_DM\_PULLDOWN
- Bit 10: USB\_SERIAL\_JTAG\_DP\_PULLUP
- Bit 9: USB\_SERIAL\_JTAG\_DP\_PULLDOWN
- Bit 8: USB\_SERIAL\_JTAG\_VREF\_OVERRIDE
- Bit 7: USB\_SERIAL\_JTAG\_VREF\_OVERRIDE
- Bit 6: USB\_SERIAL\_JTAG\_VREFL\_OVERRIDE
- Bit 5: USB\_SERIAL\_JTAG\_VREFL\_OVERRIDE
- Bit 4: USB\_SERIAL\_JTAG\_EXCHG\_PINS
- Bit 3: USB\_SERIAL\_JTAG\_EXCHG\_PINS
- Bit 2: USB\_SERIAL\_JTAG\_PHY\_SEL
- Bit 1: USB\_SERIAL\_JTAG\_PHY\_SEL
- Bit 0: Reset

31	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0	1	0	0	0	0	1	0	0	0	0	0	0	0	0	0	Reset

**USB\_SERIAL\_JTAG\_PHY\_SEL** 配置选择使用内部 PHY 或外部 PHY。

- 0: 内部 PHY
  - 1: 外部 PHY
- (R/W)

**USB\_SERIAL\_JTAG\_EXCHG\_PINS\_OVERRIDE** 配置是否使能软件控制 USB D+ 和 D- 管脚交换。

- 0: 不使能
  - 1: 使能
- (R/W)

**USB\_SERIAL\_JTAG\_EXCHG\_PINS** 配置是否交换 USB D+ 和 D- 管脚。

- 0: 无效
  - 1: 交换
- (R/W)

**USB\_SERIAL\_JTAG\_VREFH** 配置单端输入高阈值。

- 0: 1.76 V
  - 1: 1.84 V
  - 2: 1.92 V
  - 3: 2.00 V
- (R/W)

**USB\_SERIAL\_JTAG\_VREFL** 配置单端输入低阈值。

- 0: 0.80 V
  - 1: 0.88 V
  - 2: 0.96 V
  - 3: 1.04 V
- (R/W)

**USB\_SERIAL\_JTAG\_VREF\_OVERRIDE** 配置是否使能软件控制输入阈值。

- 0: 不使能
  - 1: 使能
- (R/W)

见下页...

**Register 32.3. USB\_SERIAL\_JTAG\_CONFO\_REG (0x0018)**[接上页...](#)

**USB\_SERIAL\_JTAG\_PAD\_PULL\_OVERRIDE** 配置是否使能软件控制 USB D+ 和 D- 管脚的上下拉电阻。

- 0: 不使能
  - 1: 使能
- (R/W)

**USB\_SERIAL\_JTAG\_DP\_PULLUP** 配置当 USB\_SERIAL\_JTAG\_PAD\_PULL\_OVERRIDE 为 1 时，是否使能 USB D+ 管脚的上拉电阻。

- 0: 不使能
  - 1: 使能
- (R/W)

**USB\_SERIAL\_JTAG\_DP\_PULLDOWN** 配置当 USB\_SERIAL\_JTAG\_PAD\_PULL\_OVERRIDE 为 1 时，是否使能 USB D+ 管脚的下拉电阻。

- 0: 不使能
  - 1: 使能
- (R/W)

**USB\_SERIAL\_JTAG\_DM\_PULLDOWN** 配置当 USB\_SERIAL\_JTAG\_PAD\_PULL\_OVERRIDE 为 1 时，是否使能 USB D- 管脚的下拉电阻。

- 0: 不使能
  - 1: 使能
- (R/W)

**USB\_SERIAL\_JTAG\_PULLUP\_VALUE** 配置当 USB\_SERIAL\_JTAG\_PAD\_PULL\_OVERRIDE 为 1 时的上拉数值。

- 0: 2.2 K
  - 1: 1.1 K
- (R/W)


**USB\_SERIAL\_JTAG\_USB\_PAD\_ENABLE** 配置是否使能 USB 管脚。

- 0: 不使能
  - 1: 使能
- (R/W)

**USB\_SERIAL\_JTAG\_USB\_JTAG\_BRIDGE\_EN** 配置是否断开 usb\_jtag 和内部 JTAG 的连接。

- 0: usb\_jtag 连接到 CPU 的内部 JTAG 端口
  - 1: usb\_jtag 和内部 JTAG 之间断开连接，MTMS、MTDI 和 MTCK 为通过 GPIO 交换矩阵的输出，MTDO 为通过 GPIO 交换矩阵的输入
- (R/W)

#### Register 32.4. USB\_SERIAL\_JTAG\_TEST\_REG (0x001C)



**USB\_SERIAL\_JTAG\_TEST\_ENABLE** 配置是否使能 USB 管脚测试模式。

- 0: 不使能, 恢复正常模式  
1: 使能 USB 管脚测试模式

使能 USB 管脚测试模式将允许使用该寄存器的其他位来控制/读取 USB 管脚。  
(R/W)

USB SERIAL JTAG TEST USB OE 配置是否使能 USB 管脚输出。

- O: 将 D+ 和 D- 设为高阻抗  
1: 在 D+ 和 D- 管脚上输出 USB\_SERIAL\_JTAG\_TEST\_TX\_DP 和  
USB\_SERIAL\_JTAG\_TEST\_TX\_DM 中设置的值  
(R/W)

**USB\_SERIAL\_JTAG\_TEST\_TX\_DP** 当 USB\_SERIAL\_JTAG\_TEST\_USB\_OE 为 1 时，设置测试模式下 USB D+ 管脚的值。 (R/W)

**USB\_SERIAL\_JTAG\_TEST\_TX\_DM** 当 USB\_SERIAL\_JTAG\_TEST\_USB\_OE 为 1 时，设置测试模式下 USB D- 管脚的值。(R/W)

**USB\_SERIAL\_JTAG\_TEST\_RX\_RCV** 表示在测试模式下 USB D- 和 USB D+ 管脚之间电压差的当前逻辑水平。

- 0: USB D- 电压高于 USB D+  
1: USB D- 电压低于 USB D+  
(RO)

**USB\_SERIAL\_JTAG\_TEST\_RX\_DP** 表示在测试模式下 USB D+ 管脚的逻辑电平。(RO)

**USB\_SERIAL\_JTAG\_TEST\_RX\_DM** 表示在测试模式下 USB D- 管脚的逻辑电平。(RO)

## Register 32.5. USB\_SERIAL\_JTAG\_MISC\_CONF\_REG (0x0044)

31	(reserved)	1	0
0 0	0	0	Reset

**USB\_SERIAL\_JTAG\_CLK\_EN** 配置是否强制打开寄存器的时钟。

0: 支持仅当应用程序向寄存器写入数据时打开时钟

1: 强制打开寄存器的时钟

(R/W)

## Register 32.6. USB\_SERIAL\_JTAG\_MEM\_CONF\_REG (0x0048)

31	(reserved)	2	1	0
0 0	0	1	0	Reset

**USB\_SERIAL\_JTAG\_USB\_MEM\_PD** 配置是否关闭 USB 存储器。

0: 无效

1: 关闭

(R/W)

**USB\_SERIAL\_JTAG\_USB\_MEM\_CLK\_EN** 配置是否强制对 USB 存储器进行时钟分频。

0: 无效

1: 强制

(R/W)

## Register 32.7. USB\_SERIAL\_JTAG\_CHIP\_RST\_REG (0x004C)

31		3	2	1	0
0	0	0	0	0	0

**USB\_SERIAL\_JTAG\_RTS** 表示最近的 SET\_LINE\_CODING 命令所设定的 RTS 信号的状态。(RO)

**USB\_SERIAL\_JTAG\_DTR** 表示最近的 SET\_LINE\_CODING 命令所设定的 DTR 信号的状态。(RO)

**USB\_SERIAL\_JTAG\_USB\_UART\_CHIP\_RST\_DIS** 配置是否禁用来自 USB 串行通道的芯片复位。

0: 无效

1: 禁用

(R/W)

## Register 32.8. USB\_SERIAL\_JTAG\_GET\_LINE\_CODE\_WO\_REG (0x0058)

31		0
	0	Reset

**USB\_SERIAL\_JTAG\_GET\_DW\_DTE\_RATE** 配置软件设置的 dwDTERate 值，该值由 GET\_LINE\_CODING 命令请求。(R/W)

## Register 32.9. USB\_SERIAL\_JTAG\_GET\_LINE\_CODE\_W1\_REG (0x005C)

The diagram shows the bit field layout for Register 32.9. It includes labels for each bit position: bit 31 is labeled '(reserved)', bits 24 to 16 are labeled 'USB\_SERIAL\_JTAG\_GET\_BCHAR\_FORMAT', bits 8 to 7 are labeled 'USB\_SERIAL\_JTAG\_GET\_BPARITY\_TYPE', and bit 0 is labeled 'USB\_SERIAL\_JTAG\_GET\_BDATA\_BITS'. A 'Reset' label is positioned at the bottom right.

31	24	23	16   15	8   7	0
0 0 0 0 0 0 0 0	0	0	0	0	Reset

**USB\_SERIAL\_JTAG\_GET\_BDATA\_BITS** 配置软件设置的 bDataBits 值，该值由 GET\_LINE\_CODING 命令请求。 (R/W)

**USB\_SERIAL\_JTAG\_GET\_BPARITY\_TYPE** 配置软件设置的 bParityType 值，该值由 GET\_LINE\_CODING 命令请求。 (R/W)

**USB\_SERIAL\_JTAG\_GET\_BCHAR\_FORMAT** 配置软件设置的 bCharFormat 值，该值由 GET\_LINE\_CODING 命令请求。 (R/W)

## Register 32.10. USB\_SERIAL\_JTAG\_CONFIG\_UPDATE\_REG (0x0060)

The diagram shows the bit field layout for Register 32.10. It includes labels for each bit position: bit 31 is labeled '(reserved)', bit 1 is labeled 'USB\_SERIAL\_JTAG\_CONFIG\_UPDATE', and bit 0 is labeled 'Reset'. A 'Reset' label is positioned at the bottom right.

31	1	0
0 0	0	Reset

**USB\_SERIAL\_JTAG\_CONFIG\_UPDATE** 配置是否将配置寄存器的值从 APB 时钟域更新到 48 MHz 时钟域。

- 0: 无效
  - 1: 更新
- (WT)

## Register 32.11. USB\_SERIAL\_JTAG\_SER\_AFIFO\_CONFIG\_REG (0x0064)

The diagram shows the bit field layout of Register 32.11. The register is 32 bits wide, with bit 31 being the most significant. Bit 0 is the least significant. A label '(reset req)' is positioned above the bit 0 column. The bit fields are described as follows:

Bit	Description
31	USB_SERIAL_JTAG_SERIAL_IN_AFIFO_RESET_WR
6	USB_SERIAL_JTAG_SERIAL_IN_AFIFO_WFULL
5	USB_SERIAL_JTAG_SERIAL_OUT_AFIFO_REMPTY
4	USB_SERIAL_JTAG_SERIAL_OUT_AFIFO_RESET_RD
3	USB_SERIAL_JTAG_SERIAL_IN_AFIFO_RESET_WR
2	USB_SERIAL_JTAG_SERIAL_OUT_AFIFO_RESET_RD
1	USB_SERIAL_JTAG_SERIAL_IN_AFIFO_RESET_RD
0	USB_SERIAL_JTAG_SERIAL_IN_AFIFO_RESET_RD
0	Reset

**USB\_SERIAL\_JTAG\_SERIAL\_IN\_AFIFO\_RESET\_WR** 配置是否复位 CDC\_ACM IN 异步 FIFO 写入时钟域。

- 0: 无效
  - 1: 复位
- (R/W)

**USB\_SERIAL\_JTAG\_SERIAL\_IN\_AFIFO\_RESET\_RD** 配置是否复位 CDC\_ACM IN 异步 FIFO 读取时钟域。

- 0: 无效
  - 1: 复位
- (R/W)

**USB\_SERIAL\_JTAG\_SERIAL\_OUT\_AFIFO\_RESET\_WR** 配置是否复位 CDC\_ACM OUT 异步 FIFO 写入时钟域。

- 0: 无效
  - 1: 复位
- (R/W)

**USB\_SERIAL\_JTAG\_SERIAL\_OUT\_AFIFO\_RESET\_RD** 配置是否复位 CDC\_ACM OUT 异步 FIFO 读取时钟域。

- 0: 无效
  - 1: 复位
- (R/W)

**USB\_SERIAL\_JTAG\_SERIAL\_OUT\_AFIFO\_REMPTY** 表示 CDC\_ACM OUT 读取时钟域的异步 FIFO 空信号。 (RO)

**USB\_SERIAL\_JTAG\_SERIAL\_IN\_AFIFO\_WFULL** 表示 CDC\_ACM IN 写入时钟域的异步 FIFO 满信号。 (RO)

## Register 32.12. USB\_SERIAL\_JTAG\_INT\_RAW\_REG (0x0008)

(reserved)

31	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0

Reset

**USB\_SERIAL\_JTAG\_IN\_FLUSH\_INT\_RAW** [USB\\_SERIAL\\_JTAG\\_IN\\_FLUSH\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**USB\_SERIAL\_JTAG\_SOF\_INT\_RAW** [USB\\_SERIAL\\_JTAG\\_SOF\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**USB\_SERIAL\_JTAG\_SERIAL\_OUT\_RECV\_PKT\_INT\_RAW** [USB\\_SERIAL\\_JTAG\\_SERIAL\\_OUT\\_RECV\\_PKT\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**USB\_SERIAL\_JTAG\_SERIAL\_IN\_EMPTY\_INT\_RAW** [USB\\_SERIAL\\_JTAG\\_SERIAL\\_IN\\_EMPTY\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**USB\_SERIAL\_JTAG\_PID\_ERR\_INT\_RAW** [USB\\_SERIAL\\_JTAG\\_PID\\_ERR\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**USB\_SERIAL\_JTAG\_CRC5\_ERR\_INT\_RAW** [USB\\_SERIAL\\_JTAG\\_CRC5\\_ERR\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**USB\_SERIAL\_JTAG\_CRC16\_ERR\_INT\_RAW** [USB\\_SERIAL\\_JTAG\\_CRC16\\_ERR\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**USB\_SERIAL\_JTAG\_STUFF\_ERR\_INT\_RAW** [USB\\_SERIAL\\_JTAG\\_STUFF\\_ERR\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**USB\_SERIAL\_JTAG\_IN\_TOKEN\_REC\_IN\_EP1\_INT\_RAW** [USB\\_SERIAL\\_JTAG\\_IN\\_TOKEN\\_REC\\_IN\\_EP1\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**USB\_SERIAL\_JTAG\_USB\_BUS\_RESET\_INT\_RAW** [USB\\_SERIAL\\_JTAG\\_USB\\_BUS\\_RESET\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**USB\_SERIAL\_JTAG\_OUT\_EP1\_ZERO\_PAYLOAD\_INT\_RAW** [USB\\_SERIAL\\_JTAG\\_OUT\\_EP1\\_ZERO\\_PAYLOAD\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**USB\_SERIAL\_JTAG\_OUT\_EP2\_ZERO\_PAYLOAD\_INT\_RAW** [USB\\_SERIAL\\_JTAG\\_OUT\\_EP2\\_ZERO\\_PAYLOAD\\_INT](#) 的原始中断状态。 (R/WTC/SS)

见下页...

**Register 32.12. USB\_SERIAL\_JTAG\_INT\_RAW\_REG (0x0008)**[接上页...](#)

**USB\_SERIAL\_JTAG\_RTS\_CHG\_INT\_RAW** [USB\\_SERIAL\\_JTAG\\_RTS\\_CHG\\_INT](#) 的原始中断状态。(R/WTC/SS)

**USB\_SERIAL\_JTAG\_DTR\_CHG\_INT\_RAW** [USB\\_SERIAL\\_JTAG\\_DTR\\_CHG\\_INT](#) 的原始中断状态。(R/WTC/SS)

**USB\_SERIAL\_JTAG\_GET\_LINE\_CODE\_INT\_RAW** [USB\\_SERIAL\\_JTAG\\_GET\\_LINE\\_CODE\\_INT](#) 的原始中断状态。(R/WTC/SS)

**USB\_SERIAL\_JTAG\_SET\_LINE\_CODE\_INT\_RAW** [USB\\_SERIAL\\_JTAG\\_SET\\_LINE\\_CODE\\_INT](#) 的原始中断状态。(R/WTC/SS)

## Register 32.13. USB\_SERIAL\_JTAG\_INT\_ST\_REG (0x000C)

The diagram shows the bit field mapping for Register 32.13. USB\_SERIAL\_JTAG\_INT\_ST\_REG. The register is 32 bits wide, with bit 31 labeled '(reserved)'. Bits 16 through 0 are mapped to various JTAG and USB serial interrupt states. The bit names are rotated diagonally for readability.

31	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0 0	0 0																

Reset

**USB\_SERIAL\_JTAG\_JTAG\_IN\_FLUSH\_INT\_ST** [USB\\_SERIAL\\_JTAG\\_IN\\_FLUSH\\_INT](#) 的屏蔽中断状态。 (RO)

**USB\_SERIAL\_JTAG\_SOF\_INT\_ST** [USB\\_SERIAL\\_JTAG\\_SOF\\_INT](#) 的屏蔽中断状态。 (RO)

**USB\_SERIAL\_JTAG\_SERIAL\_OUT\_RECV\_PKT\_INT\_ST** [USB\\_SERIAL\\_JTAG\\_SERIAL\\_OUT\\_RECV\\_PKT\\_INT](#) 的屏蔽中断状态。 (RO)

**USB\_SERIAL\_JTAG\_SERIAL\_IN\_EMPTY\_INT\_ST** [USB\\_SERIAL\\_JTAG\\_SERIAL\\_IN\\_EMPTY\\_INT](#) 的屏蔽中断状态。 (RO)

**USB\_SERIAL\_JTAG\_PID\_ERR\_INT\_ST** [USB\\_SERIAL\\_JTAG\\_PID\\_ERR\\_INT](#) 的屏蔽中断状态。 (RO)

**USB\_SERIAL\_JTAG\_CRC5\_ERR\_INT\_ST** [USB\\_SERIAL\\_JTAG\\_CRC5\\_ERR\\_INT](#) 的屏蔽中断状态。 (RO)

**USB\_SERIAL\_JTAG\_CRC16\_ERR\_INT\_ST** [USB\\_SERIAL\\_JTAG\\_CRC16\\_ERR\\_INT](#) 的屏蔽中断状态。 (RO)

**USB\_SERIAL\_JTAG\_STUFF\_ERR\_INT\_ST** [USB\\_SERIAL\\_JTAG\\_STUFF\\_ERR\\_INT](#) 的屏蔽中断状态。 (RO)

**USB\_SERIAL\_JTAG\_IN\_TOKEN\_REC\_IN\_EP1\_INT\_ST** [USB\\_SERIAL\\_JTAG\\_IN\\_TOKEN\\_REC\\_IN\\_EP1\\_INT](#) 的屏蔽中断状态。 (RO)

**USB\_SERIAL\_JTAG\_USB\_BUS\_RESET\_INT\_ST** [USB\\_SERIAL\\_JTAG\\_USB\\_BUS\\_RESET\\_INT](#) 的屏蔽中断状态。 (RO)

**USB\_SERIAL\_JTAG\_OUT\_EP1\_ZERO\_PAYLOAD\_INT\_ST** [USB\\_SERIAL\\_JTAG\\_OUT\\_EP1\\_ZERO\\_PAYLOAD\\_INT](#) 的屏蔽中断状态。 (RO)

**USB\_SERIAL\_JTAG\_OUT\_EP2\_ZERO\_PAYLOAD\_INT\_ST** [USB\\_SERIAL\\_JTAG\\_OUT\\_EP2\\_ZERO\\_PAYLOAD\\_INT](#) 的屏蔽中断状态。 (RO)

见下页...

## Register 32.13. USB\_SERIAL\_JTAG\_INT\_ST\_REG (0x000C)

[接上页...](#)

**USB\_SERIAL\_JTAG\_RTS\_CHG\_INT\_ST** [USB\\_SERIAL\\_JTAG\\_RTS\\_CHG\\_INT](#) 的屏蔽中断状态。 (RO)

**USB\_SERIAL\_JTAG\_DTR\_CHG\_INT\_ST** [USB\\_SERIAL\\_JTAG\\_DTR\\_CHG\\_INT](#) 的屏蔽中断状态。 (RO)

**USB\_SERIAL\_JTAG\_GET\_LINE\_CODE\_INT\_ST** [USB\\_SERIAL\\_JTAG\\_GET\\_LINE\\_CODE\\_INT](#) 的屏蔽中断状态。 (RO)

**USB\_SERIAL\_JTAG\_SET\_LINE\_CODE\_INT\_ST** [USB\\_SERIAL\\_JTAG\\_SET\\_LINE\\_CODE\\_INT](#) 的屏蔽中断状态。 (RO)

## Register 32.14. USB\_SERIAL\_JTAG\_INT\_ENA\_REG (0x0010)

The diagram shows the bit field layout of the register. Bit 31 is labeled '(reserved)'. Bits 16 to 0 are labeled with their corresponding interrupt enable names. A 'Reset' label is at the bottom right.

31	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Reset

[USB\\_SERIAL\\_JTAG\\_IN\\_FLUSH\\_INT\\_ENA](#) 写1使能 [USB\\_SERIAL\\_JTAG\\_IN\\_FLUSH\\_INT](#) 中断。 (R/W)

[USB\\_SERIAL\\_JTAG\\_SOF\\_INT\\_ENA](#) 写1使能 [USB\\_SERIAL\\_JTAG\\_SOF\\_INT](#) 中断。 (R/W)

[USB\\_SERIAL\\_JTAG\\_SERIAL\\_OUT\\_RECV\\_PKT\\_INT\\_ENA](#) 写1使能 [USB\\_SERIAL\\_JTAG\\_SERIAL\\_OUT\\_RECV\\_PKT\\_INT](#) 中断。 (R/W)

[USB\\_SERIAL\\_JTAG\\_SERIAL\\_IN\\_EMPTY\\_INT\\_ENA](#) 写1使能 [USB\\_SERIAL\\_JTAG\\_SERIAL\\_IN\\_EMPTY\\_INT](#) 中断。 (R/W)

[USB\\_SERIAL\\_JTAG\\_PID\\_ERR\\_INT\\_ENA](#) 写1使能 [USB\\_SERIAL\\_JTAG\\_PID\\_ERR\\_INT](#) 中断。 (R/W)

[USB\\_SERIAL\\_JTAG\\_CRC5\\_ERR\\_INT\\_ENA](#) 写1使能 [USB\\_SERIAL\\_JTAG\\_CRC5\\_ERR\\_INT](#) 中断。 (R/W)

[USB\\_SERIAL\\_JTAG\\_CRC16\\_ERR\\_INT\\_ENA](#) 写1使能 [USB\\_SERIAL\\_JTAG\\_CRC16\\_ERR\\_INT](#) 中断。 (R/W)

[USB\\_SERIAL\\_JTAG\\_STUFF\\_ERR\\_INT\\_ENA](#) 写1使能 [USB\\_SERIAL\\_JTAG\\_STUFF\\_ERR\\_INT](#) 中断。 (R/W)

[USB\\_SERIAL\\_JTAG\\_IN\\_TOKEN\\_REC\\_IN\\_EP1\\_INT\\_ENA](#) 写1使能 [USB\\_SERIAL\\_JTAG\\_IN\\_TOKEN\\_REC\\_IN\\_EP1\\_INT](#) 中断。 (R/W)

[USB\\_SERIAL\\_JTAG\\_USB\\_BUS\\_RESET\\_INT\\_ENA](#) 写1使能 [USB\\_SERIAL\\_JTAG\\_USB\\_BUS\\_RESET\\_INT](#) 中断。 (R/W)

[USB\\_SERIAL\\_JTAG\\_OUT\\_EP1\\_ZERO\\_PAYLOAD\\_INT\\_ENA](#) 写1使能 [USB\\_SERIAL\\_JTAG\\_OUT\\_EP1\\_ZERO\\_PAYLOAD\\_INT](#) 中断。 (R/W)

[USB\\_SERIAL\\_JTAG\\_OUT\\_EP2\\_ZERO\\_PAYLOAD\\_INT\\_ENA](#) 写1使能 [USB\\_SERIAL\\_JTAG\\_OUT\\_EP2\\_ZERO\\_PAYLOAD\\_INT](#) 中断。 (R/W)

见下页...

## Register 32.14. USB\_SERIAL\_JTAG\_INT\_ENA\_REG (0x0010)

[接上页...](#)

**USB\_SERIAL\_JTAG\_RTS\_CHG\_INT\_ENA** 写1使能 [USB\\_SERIAL\\_JTAG\\_RTS\\_CHG\\_INT](#) 中断。(R/W)

**USB\_SERIAL\_JTAG\_DTR\_CHG\_INT\_ENA** 写1使能 [USB\\_SERIAL\\_JTAG\\_DTR\\_CHG\\_INT](#) 中断。(R/W)

**USB\_SERIAL\_JTAG\_GET\_LINE\_CODE\_INT\_ENA** 写1使能 [USB\\_SERIAL\\_JTAG\\_GET\\_LINE\\_CODE\\_INT](#) 中断。(R/W)

**USB\_SERIAL\_JTAG\_SET\_LINE\_CODE\_INT\_ENA** 写1使能 [USB\\_SERIAL\\_JTAG\\_SET\\_LINE\\_CODE\\_INT](#) 中断。(R/W)

## Register 32.15. USB\_SERIAL\_JTAG\_INT\_CLR\_REG (0x0014)

(reserved)

31	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

USB\_SERIAL\_JTAG\_SET\_LINE\_CODE\_INT\_CLR  
 USB\_SERIAL\_JTAG\_GET\_LINE\_CODE\_INT\_CLR  
 USB\_SERIAL\_JTAG\_DTR\_CHG\_INT\_CLR  
 USB\_SERIAL\_JTAG\_RTG\_CHG\_INT\_CLR  
 USB\_SERIAL\_JTAG\_EP2\_ZERO\_PAYLOAD\_INT\_CLR  
 USB\_SERIAL\_JTAG\_EP1\_ZERO\_PAYLOAD\_INT\_CLR  
 USB\_SERIAL\_JTAG\_RESET\_INT\_CLR  
 USB\_SERIAL\_JTAG\_EP1\_IN\_EP1\_INT\_CLR  
 USB\_SERIAL\_JTAG\_EP2\_IN\_EP1\_ZERO\_PAYLOAD\_INT\_CLR  
 USB\_SERIAL\_JTAG\_EP1\_ZERO\_PAYLOAD\_INT\_CLR  
 USB\_SERIAL\_JTAG\_EP1\_IN\_TOKEN\_REC\_IN\_EP1\_INT\_CLR  
 USB\_SERIAL\_JTAG\_EP1\_ZERO\_PAYLOAD\_INT\_CLR  
 USB\_SERIAL\_JTAG\_CRC16\_ERR\_INT\_CLR  
 USB\_SERIAL\_JTAG\_CRC5\_ERR\_INT\_CLR  
 USB\_SERIAL\_JTAG\_PID\_ERR\_INT\_CLR  
 USB\_SERIAL\_JTAG\_STUFF\_CRC5\_ERR\_INT\_CLR  
 USB\_SERIAL\_JTAG\_CRC16\_ERR\_INT\_CLR  
 USB\_SERIAL\_JTAG\_CRC5\_ERR\_INT\_CLR  
 USB\_SERIAL\_JTAG\_PID\_ERR\_INT\_CLR  
 USB\_SERIAL\_JTAG\_SERIAL\_IN\_EMPTY\_INT\_CLR  
 USB\_SERIAL\_JTAG\_SOFTWARE\_OUT\_RECV\_PKT\_INT\_CLR  
 USB\_SERIAL\_JTAG\_IN\_FLUSH\_INT\_CLR

**USB\_SERIAL\_JTAG\_IN\_FLUSH\_INT\_CLR** 写1清除 **USB\_SERIAL\_JTAG\_IN\_FLUSH\_INT** 中断。 (WT)

**USB\_SERIAL\_JTAG\_SOF\_INT\_CLR** 写1清除 **USB\_SERIAL\_JTAG\_SOF\_INT** 中断。 (WT)

**USB\_SERIAL\_JTAG\_SERIAL\_OUT\_RECV\_PKT\_INT\_CLR** 写1清除 **USB\_SERIAL\_JTAG\_SERIAL\_OUT\_RECV\_PKT\_INT** 中断。 (WT)

**USB\_SERIAL\_JTAG\_SERIAL\_IN\_EMPTY\_INT\_CLR** 写1清除 **USB\_SERIAL\_JTAG\_SERIAL\_IN\_EMPTY\_INT** 中断。 (WT)

**USB\_SERIAL\_JTAG\_PID\_ERR\_INT\_CLR** 写1清除 **USB\_SERIAL\_JTAG\_PID\_ERR\_INT** 中断。 (WT)

**USB\_SERIAL\_JTAG\_CRC5\_ERR\_INT\_CLR** 写1清除 **USB\_SERIAL\_JTAG\_CRC5\_ERR\_INT** 中断。 (WT)

**USB\_SERIAL\_JTAG\_CRC16\_ERR\_INT\_CLR** 写1清除 **USB\_SERIAL\_JTAG\_CRC16\_ERR\_INT** 中断。 (WT)

**USB\_SERIAL\_JTAG\_STUFF\_ERR\_INT\_CLR** 写1清除 **USB\_SERIAL\_JTAG\_STUFF\_ERR\_INT** 中断。 (WT)

**USB\_SERIAL\_JTAG\_IN\_TOKEN\_REC\_IN\_EP1\_INT\_CLR** 写1清除 **USB\_SERIAL\_JTAG\_IN\_TOKEN\_REC\_IN\_EP1\_INT** 中断。 (WT)

**USB\_SERIAL\_JTAG\_USB\_BUS\_RESET\_INT\_CLR** 写1清除 **USB\_SERIAL\_JTAG\_USB\_BUS\_RESET\_INT** 中断。 (WT)

**USB\_SERIAL\_JTAG\_OUT\_EP1\_ZERO\_PAYLOAD\_INT\_CLR** 写1清除 **USB\_SERIAL\_JTAG\_OUT\_EP1\_ZERO\_PAYLOAD\_INT** 中断。 (WT)

**USB\_SERIAL\_JTAG\_OUT\_EP2\_ZERO\_PAYLOAD\_INT\_CLR** 写1清除 **USB\_SERIAL\_JTAG\_OUT\_EP2\_ZERO\_PAYLOAD\_INT** 中断。 (WT)

见下页...

## Register 32.15. USB\_SERIAL\_JTAG\_INT\_CLR\_REG (0x0014)

[接上页...](#)


**USB\_SERIAL\_JTAG\_RTS\_CHG\_INT\_CLR** 写 1 清除 [USB\\_SERIAL\\_JTAG\\_RTS\\_CHG\\_INT](#) 中断。 (WT)

**USB\_SERIAL\_JTAG\_DTR\_CHG\_INT\_CLR** 写 1 清除 [USB\\_SERIAL\\_JTAG\\_DTR\\_CHG\\_INT](#) 中断。 (WT)

**USB\_SERIAL\_JTAG\_GET\_LINE\_CODE\_INT\_CLR** 写 1 清除 [USB\\_SERIAL\\_JTAG\\_GET\\_LINE\\_CODE\\_INT](#) 中断。 (WT)

**USB\_SERIAL\_JTAG\_SET\_LINE\_CODE\_INT\_CLR** 写 1 清除 [USB\\_SERIAL\\_JTAG\\_SET\\_LINE\\_CODE\\_INT](#) 中断。 (WT)

## Register 32.16. USB\_SERIAL\_JTAG\_JFIFO\_ST\_REG (0x0020)



**USB\_SERIAL\_JTAG\_IN\_FIFO\_CNT** 表示 JTAG IN FIFO 计数器。 (RO)

**USB\_SERIAL\_JTAG\_IN\_FIFO\_EMPTY** 表示 JTAG IN FIFO 是否为空。

- 0: JTAG IN FIFO 不为空  
1: JTAG IN FIFO 为空  
(RO)

**USB\_SERIAL\_JTAG\_IN\_FIFO\_FULL** 表示 JTAG IN FIFO 是否为满。

- O: JTAG IN FIFO 不为满  
1: JTAG IN FIFO 为满  
(RO)

**USB\_SERIAL\_JTAG\_OUT\_FIFO\_CNT** 表示 JTAG OUT FIFO 计数器。 (RO)

**USB\_SERIAL\_JTAG\_OUT\_FIFO\_EMPTY** 表示 JTAG OUT FIFO 是否为空。

- 0: JTAG OUT FIFO 不为空  
1: JTAG OUT FIFO 为空  
(RO)

**USB\_SERIAL\_JTAG\_OUT\_FIFO\_FULL** 表示 JTAG OUT FIFO 是否为满。

- O: JTAG OUT FIFO 不为满  
1: JTAG OUT FIFO 为满  
(RO)

**USB\_SERIAL\_JTAG\_IN\_FIFO\_RESET** 配置是否复位 JTAG IN FIFO。

- 0: 无效  
1: 复位  
(R/W)

**USB\_SERIAL\_JTAG\_OUT\_FIFO\_RESET** 配置是否复位 JTAG OUT FIFO。

- 0: 无效  
1: 复位  
(R/W)

## Register 32.17. USB\_SERIAL\_JTAG\_FRAM\_NUM\_REG (0x0024)

The diagram shows the bit field layout of Register 32.17. It consists of a 32-bit register divided into four main sections: bits 31 to 11, bit 10, bit 9, and bit 8. Bit 10 is labeled "Reset". A label "(reserved)" is placed above the bit 11 section. A large diagonal label "USB\_SERIAL\_JTAG\_SOF\_FRAME\_INDEX" spans from the bottom right towards the top left, covering the bit 10, 9, and 8 sections.

31											11	10	0
0	0 0										0	0	Reset

**USB\_SERIAL\_JTAG\_SOF\_FRAME\_INDEX** 接收 SOF 帧的帧索引。 (RO)

## Register 32.18. USB\_SERIAL\_JTAG\_IN\_EPO\_ST\_REG (0x0028)

The diagram shows the bit field layout of Register 32.18. It consists of a 32-bit register divided into four main sections: bits 31 to 16, bits 15 to 9, bit 8, and bits 2 to 0. Bit 0 is labeled "Reset". A label "(reserved)" is placed above the bit 16 section. Three diagonal labels are present: "USB\_SERIAL\_JTAG\_IN\_EPO\_RD\_ADDR" for bits 15 to 9, "USB\_SERIAL\_JTAG\_IN\_EPO\_WR\_ADDR" for bit 8, and "USB\_SERIAL\_JTAG\_IN\_EPO\_STATE" for bits 2 to 0.

31						16	15						9	8			
0	0 0					0	0						0	0	1	0	Reset

**USB\_SERIAL\_JTAG\_IN\_EPO\_STATE** 表示输入端点 0 的状态。 (RO)

**USB\_SERIAL\_JTAG\_IN\_EPO\_WR\_ADDR** 表示输入端点 0 的写入数据地址。 (RO)

**USB\_SERIAL\_JTAG\_IN\_EPO\_RD\_ADDR** 表示输入端点 0 的读取数据地址。 (RO)

## Register 32.19. USB\_SERIAL\_JTAG\_IN\_EP1\_ST\_REG (0x002C)

**USB\_SERIAL\_JTAG\_IN\_EP1\_STATE** 表示输入端点 1 的状态。 (RO)

**USB\_SERIAL\_JTAG\_IN\_EP1\_WR\_ADDR** 表示输入端点 1 的写入数据地址。 (RO)

**USB\_SERIAL\_JTAG\_IN\_EP1\_RD\_ADDR** 表示输入端点 1 的读取数据地址。(RO)

## Register 32.20. USB\_SERIAL\_JTAG\_IN\_EP2\_ST\_REG (0x0030)

**USB\_SERIAL\_JTAG\_IN\_EP2\_STATE** 表示输入端点 2 的状态。 (RO)

**USB\_SERIAL\_JTAG\_IN\_EP2\_WR\_ADDR** 表示输入端点 2 的写入数据地址。(RO)

**USB\_SERIAL\_JTAG\_IN\_EP2\_RD\_ADDR** 表示输入端点 2 的读取数据地址。(RO)

## Register 32.21. USB\_SERIAL\_JTAG\_IN\_EP3\_ST\_REG (0x0034)

The diagram shows the bit field layout of Register 32.21. The register is 32 bits wide, divided into four main sections: a 16-bit field at the top labeled '(reserved)', a 16-bit field below it labeled 'USB\_SERIAL\_JTAG\_IN\_EP3\_RD\_ADDR', and two 8-bit fields at the bottom labeled 'USB\_SERIAL\_JTAG\_IN\_EP3\_WR\_ADDR' and 'USB\_SERIAL\_JTAG\_IN\_EP3\_STATE'. The 'USB\_SERIAL\_JTAG\_IN\_EP3\_STATE' field is further subdivided into three bits: bit 2 is 'Reset' (labeled '1'), bit 1 is '0', and bit 0 is also '0'.

31	16	15	9	8	2	1	0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0		0		0	1	0	Reset

**USB\_SERIAL\_JTAG\_IN\_EP3\_STATE** 表示输入端点 3 的状态。 (RO)

**USB\_SERIAL\_JTAG\_IN\_EP3\_WR\_ADDR** 表示输入端点 3 的写入数据地址。 (RO)

**USB\_SERIAL\_JTAG\_IN\_EP3\_RD\_ADDR** 表示输入端点 3 的读取数据地址。 (RO)

## Register 32.22. USB\_SERIAL\_JTAG\_OUT\_EPO\_ST\_REG (0x0038)

The diagram shows the bit field layout of Register 32.22. The register is 32 bits wide, divided into four main sections: a 16-bit field at the top labeled '(reserved)', a 16-bit field below it labeled 'USB\_SERIAL\_JTAG\_OUT\_EPO\_RD\_ADDR', and two 8-bit fields at the bottom labeled 'USB\_SERIAL\_JTAG\_OUT\_EPO\_WR\_ADDR' and 'USB\_SERIAL\_JTAG\_OUT\_EPO\_STATE'. The 'USB\_SERIAL\_JTAG\_OUT\_EPO\_STATE' field is further subdivided into three bits: bit 2 is 'Reset' (labeled '0'), bit 1 is '0', and bit 0 is also '0'.

31	16	15	9	8	2	1	0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0		0		0	0	0	Reset

**USB\_SERIAL\_JTAG\_OUT\_EPO\_STATE** 表示输出端点 0 的状态。 (RO)

**USB\_SERIAL\_JTAG\_OUT\_EPO\_WR\_ADDR** 表示输出端点 0 的写入数据地址。

当检测到 **USB\_SERIAL\_JTAG\_SERIAL\_OUT\_RECV\_PKT\_INT** 中断时，输出端点 0 中有 (**USB\_SERIAL\_JTAG\_OUT\_EPO\_WR\_ADDR** – 2) 个字节数据。

(RO)

**USB\_SERIAL\_JTAG\_OUT\_EPO\_RD\_ADDR** 表示输出端点 0 的读取数据地址。 (RO)

## Register 32.23. USB\_SERIAL\_JTAG\_OUT\_EP1\_ST\_REG (0x003C)

The diagram shows the bit field layout of Register 32.23. The register is 32 bits wide, divided into four main sections: a 16-bit section from bit 23 to bit 8, and three 8-bit sections from bit 7 to bit 0. The sections are labeled as follows:

- Bit 31 to Bit 24: (reserved)
- Bit 23 to Bit 8: USB\_SERIAL\_JTAG\_OUT\_EP1\_REC\_DATA\_CNT
- Bit 7 to Bit 0: USB\_SERIAL\_JTAG\_OUT\_EP1\_RD\_ADDR
- Bit 7 to Bit 0: USB\_SERIAL\_JTAG\_OUT\_EP1\_WR\_ADDR
- Bit 7 to Bit 0: USB\_SERIAL\_JTAG\_OUT\_EP1\_STATE

31	23	22	16	15	9	8	2	1	0
0	0	0	0	0	0	0	0	0	Reset

**USB\_SERIAL\_JTAG\_OUT\_EP1\_STATE** 表示输出端点 1 的状态。 (RO)

**USB\_SERIAL\_JTAG\_OUT\_EP1\_WR\_ADDR** 表示输出端点 1 的写入数据地址。

当检测到 [USB\\_SERIAL\\_JTAG\\_SERIAL\\_OUT\\_RECV\\_PKT\\_INT](#) 中断时，输出端点 1 中有 (**USB\_SERIAL\_JTAG\_OUT\_EP1\_WR\_ADDR** – 2) 个字节数据。  
(RO)

**USB\_SERIAL\_JTAG\_OUT\_EP1\_RD\_ADDR** 表示输出端点 1 的读取数据地址。 (RO)

**USB\_SERIAL\_JTAG\_OUT\_EP1\_REC\_DATA\_CNT** 当接收到一个数据包时输出端点 1 中的数据计数器。 (RO)

## Register 32.24. USB\_SERIAL\_JTAG\_OUT\_EP2\_ST\_REG (0x0040)

The diagram shows the bit field layout of Register 32.24. The register is 32 bits wide, divided into four main sections: a 16-bit section from bit 23 to bit 8, and three 8-bit sections from bit 7 to bit 0. The sections are labeled as follows:

- Bit 31 to Bit 24: (reserved)
- Bit 23 to Bit 8: USB\_SERIAL\_JTAG\_OUT\_EP2\_RD\_ADDR
- Bit 7 to Bit 0: USB\_SERIAL\_JTAG\_OUT\_EP2\_WR\_ADDR
- Bit 7 to Bit 0: USB\_SERIAL\_JTAG\_OUT\_EP2\_STATE

31	16	15	9	8	2	1	0
0	0	0	0	0	0	0	0

**USB\_SERIAL\_JTAG\_OUT\_EP2\_STATE** 表示输出端点 2 的状态。 (RO)

**USB\_SERIAL\_JTAG\_OUT\_EP2\_WR\_ADDR** 表示输出端点 2 的写入数据地址。

当检测到 [USB\\_SERIAL\\_JTAG\\_SERIAL\\_OUT\\_RECV\\_PKT\\_INT](#) 中断时，输出端点 2 中有 (**USB\_SERIAL\_JTAG\_OUT\_EP2\_WR\_ADDR** – 2) 个字节数据。  
(RO)

**USB\_SERIAL\_JTAG\_OUT\_EP2\_RD\_ADDR** 表示输出端点 2 的读取数据地址。 (RO)

## Register 32.25. USB\_SERIAL\_JTAG\_SET\_LINE\_CODE\_W0\_REG (0x0050)

		USB_SERIAL_JTAG_DW_DTE_RATE							
		31	24	23	16	15	8	7	0
		0							Reset

**USB\_SERIAL\_JTAG\_DW\_DTE\_RATE** 表示主机通过 SET\_LINE\_CODING 命令设置的 dwDTERate 值。  
(RO)

## Register 32.26. USB\_SERIAL\_JTAG\_SET\_LINE\_CODE\_W1\_REG (0x0054)

		USB_SERIAL_JTAG_BCHAR_FORMAT							
		USB_SERIAL_JTAG_BPARITY_TYPE				USB_SERIAL_JTAG_BDATA_BITS			
31	24	23	16	15	8	7	0		
0	0	0	0	0	0	0	0		Reset

**USB\_SERIAL\_JTAG\_BCHAR\_FORMAT** 表示主机通过 SET\_LINE\_CODING 命令设置的 bCharFormat 值。 (RO)

**USB\_SERIAL\_JTAG\_BPARITY\_TYPE** 表示主机通过 SET\_LINE\_CODING 命令设置的 bParityType 值。  
(RO)

**USB\_SERIAL\_JTAG\_BDATA\_BITS** 表示主机通过 SET\_LINE\_CODING 命令设置的 bDataBits 值。 (RO)

## Register 32.27. USB\_SERIAL\_JTAG\_BUS\_RESET\_ST\_REG (0x0068)

31	0
0 1	Reset

(reserved)

USB\_SERIAL\_JTAG\_USB\_BUS\_RESET\_ST

**USB\_SERIAL\_JTAG\_USB\_BUS\_RESET\_ST** 表示 USB 总线复位是否被释放。

- 0: USB 串口/JTAG 控制器处于 USB 总线复位状态  
 1: USB 总线复位被释放  
 (RO)

## Register 32.28. USB\_SERIAL\_JTAG\_DATE\_REG (0x0080)

31	0
0x2109220	Reset

USB\_SERIAL\_JTAG\_DATE

**USB\_SERIAL\_JTAG\_DATE** 版本控制寄存器。 (R/W)

# 第 33 章

## 双线汽车接口 (TWAI)

双线车载串口 (Two-wire Automotive Interface, TWAI®) 协议是一种多主机、多播的通信协议，具有错误检测、发送错误信号以及内置报文优先仲裁等功能。TWAI 协议适用于汽车和工业应用（参见章节 33.2）。

ESP32-C6 包含两个 TWAI 控制器，即 TWAI 0 和 TWAI 1，任意控制器都可通过外部收发器连接到 TWAI 总线。TWAI 控制器包含一系列先进的功能，用途广泛，可用于如汽车产品、工业自动化控制、楼宇自动化等。

### 33.1 主要特性

ESP32-C6 单个 TWAI 控制器具有以下特性：

- 兼容 ISO 11898-1 协议 (CAN 规范 2.0)
- 支持标准格式 (11 位标识符) 和扩展格式 (29 位标识符) 两种帧格式
- 支持 1 Kbit/s ~ 1 Mbit/s 位速率
- 支持多种操作模式：
  - 正常模式
  - 只听模式 (不影响总线)
  - 自测模式 (发送数据时无需应答)
- 配置 64 字节接收 FIFO
- 支持特殊发送：
  - 单次发送 (发生错误时不会自动重新发送)
  - 自发自收 (TWAI 控制器同时发送和接收报文)
- 配置数据接收滤波器 (支持单滤波器和双滤波器模式)
- 支持错误检测与处理
  - 配置错误计数器
  - 可配置错误报警阈值
  - 内置错误代码记录
  - 内置仲裁丢失记录
  - 支持收发器自动待机功能

## 33.2 协议概述

### 33.2.1 TWAI 性能

TWAI 协议连接网络中的两个或多个节点，并允许各节点以确定性延迟的方式进行报文交互。TWAI 总线具有以下性能：

**单通道通信与不归零编码：** TWAI 总线只有一根传输线进行单通道通信，为半双工通信。同步调整也在单通道中进行，无需其他通道（如时钟通道和使能通道）。TWAI 上报文的位流采用不归零编码 (NRZ) 方式。

**位值：** 单通道可处于显性状态或隐性状态，显性状态的逻辑值为 0，隐性状态的逻辑值为 1。发送显性状态数据的节点优先级高于发送隐性状态数据的节点。总线上的其他物理功能（如差分电平、单线）由其各自应用实现。

**位填充：** TWAI 报文的某些域已经过位填充。发送器在发送连续五个位的相同值（如显性数值或隐性数值）后，会自动插入一个互补位。同理，在接收五个相同值的连续位后，接收器应将下一个位视为填充位。位填充应用于以下域：SOF、仲裁域、控制域、数据域和 CRC 序列（参见章节 33.2.2）。

**多播：** 当各节点连接到同个总线上时，这些节点都将接收到相同的位。如无总线错误（参见章节 33.2.3），各节点上的数据将保持一致。

**多主机：** 任意节点都可发起数据传输。如果当前已有正在进行的数据传输，则节点将在当前传输结束后再发起新的数据传输。

**报文优先级与仲裁：** 若两个或多个节点同时发起数据传输，TWAI 协议将确保其中一个节点获得总线的优先仲裁权。优先仲裁权由各节点所发送报文的仲裁域决定。

**错误检测：** 各节点将积极检测总线上的错误，并向 TWAI 总线发送错误帧来广播检测到的错误。

**故障限制：** 各节点都配置有错误计数器，计数器数量依据 TWAI 协议规则增加或减少。当错误计数超过一定阈值时，对应节点将自动关闭并退出网络。

**可配置位速率：** 单个 TWAI 总线的位速率是可配置的。但是，同一总线中的所有节点须以相同位速率工作。

**发送器与接收器：** 不论何时，任意 TWAI 节点都可作为发送器和接收器。

- 产生报文的节点即为发送器。在总线空闲或该节点失去仲裁之前，该节点将一直作为发送器。请注意，仲裁期间存在多个作为发送器的节点。
- 所有不是发送器的节点都可作为接收器。

### 33.2.2 TWAI 报文

TWAI 节点使用报文发送数据，并在监测到总线上存在错误时，向其他节点发送错误信号。报文有多种帧类型，不同的帧类型具有不同的帧格式。

TWAI 协议支持以下帧类型：

- 数据帧
- 远程帧
- 错误帧
- 过载帧

- 帧间距

TWAI 协议支持以下帧格式：

- 标准格式 (SFF)，由 11 位标识符组成
- 扩展格式 (EFF)，由 29 位标识符组成

### 33.2.2.1 数据帧和远程帧

节点使用数据帧向其他节点发送数据，可负载 0 ~ 8 字节数据。节点使用远程帧向其他节点请求具有相同标识符的数据帧，因此，远程帧中不包含任何数据字节。但是，数据帧和远程帧中包含许多相同域。下图 33.2-1 所示为不同帧类型和不同帧格式中包含的域和子域。




图 33.2-1. 数据帧和远程帧中的位域

#### 仲裁域

当两个或多个节点同时发送数据帧和远程帧时，将根据仲裁域的位信息来决定总线上获得优先仲裁的节点。在发送仲裁域位信息时，如果一个节点在发送隐性位的同时检测到了一个显性位，表示有其他节点优先于这个隐性位。那么，这个发送隐性位的节点将丢失总线仲裁，应立即转为接收器。

仲裁域主要由获得最高优先发送权的帧标识符的有效位组成。根据显性位代表的逻辑值为 0，隐性位代表的逻辑值为 1，有以下规律：

- ID 值最小的帧将总是获得仲裁（逻辑 0 是显性位值）。
- 如果 ID 数值相同，由于数据帧的 RTR 位为显性位，数据帧将优先于远程帧。
- 如果 ID 的前 11 位相同，由于扩展帧的 SRR 位为隐形位，标准格式帧将优先于扩展格式帧。

### 控制域

控制域主要由数据长度代码 (DLC) 组成。DLC 表示一个数据帧中负载的数据字节长度，或一个远程帧请求的数据字节长度。DLC 优先发送长度数值的最高有效位。

### 数据域

数据域中包含一个数据帧真实负载的数据字节。远程帧中不包含数据域。

### CRC 域

CRC 域主要由 CRC 序列组成。CRC 序列是一个 15 位的循环冗余校验编码，根据数据帧或远程帧中位填充前的内容（从 SOF 到数据域末尾的所有内容）计算而来。

### 确认域

确认 (ACK) 域由确认槽和确认分界符组成，主要功能在于接收器向发送器报告已正确接收到有效报文。

表 33.2-1. 不同帧类型、帧格式下的域及子域信息

数据/远程帧	描述
SOF	帧起始 (SOF) 是一个用于同步总线上节点的单个显性位。
Base ID	基标识符 (ID.28 ~ ID.18) 是 SFF 的 11 位标识符，或者是 EFF 中 29 位标识符的前 11 位。
RTR	远程发送请求位 (RTR) 显示当前报文是数据帧 (显性) 还是远程帧 (隐性)。这意味着，当某个数据帧和一个远程帧有相同标识符时，数据帧始终优先于远程帧仲裁。
SRR	在 EFF 中发送替代远程请求位 (SRR)，以替代 SFF 中相同位置的 RTR 位。
IDE	标识符扩展位 (IED) 显示当前报文是 SFF (显性) 还是 EFF (隐性)。这意味着，当某 SFF 帧和 EFF 帧有相同基标识符时，SFF 帧将始终优先于 EFF 帧仲裁。
Extd ID	扩展标识符 (ID.17 ~ ID.0) 是 EFF 中 29 位标识符的剩余 18 位。
r1	r1 (保留位 1) 始终是显性位。
r0	r0 (保留位 0) 始终是显性位。
DLC	数据长度代码 (DLC) 为 4 位，且为 0 ~ 8 中任一数值。数据帧使用 DLC 表示自身包含的数据字节长度。远程帧使用 DLC 表示从其他节点请求的数据字节长度。
数据字节	表示数据帧的数据负载量。该字节长度应与 DLC 的值匹配。首先发送数据字节的最高有效位 (MSB)。
CRC 序列	CRC 序列是一个 15 位的循环冗余校验编码。
CRC 分界符	CRC 分界符是紧随 CRC 序列的 1 位隐性位。
确认槽	确认槽用于接收器节点表示是否已成功接收数据帧或远程帧。发送器节点将在确认槽中发送一个隐性位，如果接收到的帧没有错误，则接收器节点将发送 1 位显性位替代隐性位。
确认分界符	确认分界符是紧随确认槽的 1 位隐性位。
EOF	帧结束 (EOF) 标志着数据帧或远程帧的结束，由 7 个隐性位组成。

## 33.2.2.2 错误帧和过载帧

### 错误帧

当某节点检测到总线错误时，将发送一个错误帧。错误帧由一个特殊的错误标志构成，该标志由某相同值的六个连续位组成，因而违反了位填充的规则。所以，当某节点检测到总线错误并发送错误帧时，其余节点也将相

应地检测到一个填充错误并各自发送错误帧。也就是说，当发生总线错误时，通过上述过程，可将该报文传递至总线上的所有节点。

当某节点检测到总线错误时，该节点将于下一个位发送错误帧。不过，当总线错误类型为 CRC 错误时，错误帧将从确认分界符的下一个位开始（参见章节 33.2.3）。下图 33.2-2 所示为一个错误帧所包含的不同域：



图 33.2-2. 错误帧中的位域

表 33.2-2. 错误帧中的位域信息

错误帧	描述
错误标志	错误标志包括两种形式：主动错误标志和被动错误标志，主动错误标志由 6 个显性位组成，被动错误标志由 6 个隐性位组成（被其他节点的显性位优先仲裁时除外）。处于主动错误状态的节点发送主动错误标志，处于被动错误状态的节点发送被动错误标志。
错误标志叠加	错误标志叠加域的主要目的是允许总线上的其他节点发送各自的主动错误标志。叠加域的范围是 0 ~ 6 位，结束标志是检测到第一个隐性位（如检测到分界符上的第一个位时）。
错误分界符	分界符域标志着错误/过载帧结束，由 8 个隐性位构成。

### 过载帧

过载帧与包含主动错误标志的错误帧有着相同的位信息。二者区别在于触发发送过载帧的条件。下图 33.2-3 所示为过载帧中包含的位域：



图 33.2-3. 过载帧中的位域

表 33.2-3. 过载帧中的位域信息

过载帧	描述
过载标志	由 6 个显性位构成，与主动错误标志相同。
过载标志叠加	允许其他节点发送过载标志的叠加，与错误标志叠加相似。
过载分界符	由 8 个隐性位构成，与错误分界符相同。

下列情况将触发发送过载帧：

- 接收器内部要求延迟发送下一个数据帧或远程帧。
- 在间歇域中的首个和第二个位上检测到显性位。
- 如果在错误分界符的第八个（最后一个）位上检测到显性位。请注意，在这种情况下，TEC 和 REC 的值不会增加（参见章节 33.2.3）。

由于上述情况发送过载帧时，须满足以下规定：

- 第 1 条情况下，发送的过载帧只能在间歇域的第一个位开始。
- 第 2、3 条情况下，发送的过载帧须从检测到显性位的后一个位开始。
- 针对第 1 条情况，最多可生成两个过载帧。

### 33.2.2.3 帧间距

帧间距充当各帧之间的分隔符。数据帧和远程帧必须与前一帧用一个帧间距分隔开，不论前面的帧是何类型（数据帧、远程帧、错误帧、过载帧）。错误帧和过载帧则无需与前一个帧分隔开。

下图 33.2-4 所示为帧间距中包含的域：




图 33.2-4. 帧间距中的域

表 33.2-4. 帧间距中的域信息

帧间距	描述
间歇域	间歇域由 3 个隐性位构成。
挂起传送	被动错误节点发送报文后，必须在帧间距中包含一个挂起传送域，由 8 个隐性位构成。 主动错误节点中不含这个域。
总线空闲	总线空闲域长度任意。发送 SOF 时，总线空闲结束。若节点中有挂起传送，则 SOF 应在间歇域后的第一位发送。

## 33.2.3 TWAI 错误

### 33.2.3.1 错误类型

TWAI 中的总线错误包括以下类型：

#### 位错误

当节点发送一个位值（显性位或隐性位）但检测到相反的位时（如发送显性位时检测到了隐性位），就会发生位错误。但是，如果发送的位是隐性位，且位于仲裁域、确认槽或被动错误标志中，那么此时检测到显性位则不会认定为位错误。

#### 填充错误

当检测到相同值的六个连续位时（违反位填充的编码规则），发生填充错误。

#### CRC 错误

接收器将根据接收到的数据帧和远程帧的有效位（无填充位流）计算 CRC 值。当接收器计算的值与接收到的数据帧和远程帧中的 CRC 序列不匹配时，会发生 CRC 错误。

#### 格式错误

当某个报文中的固定格式位中包含非法位时，可检测到格式错误。比如，r1 和 r0 域必须固定为显性。

### 确认错误

当发送器无法在确认槽中检测到显性位时，会发生确认错误。

### 33.2.3.2 错误状态

每个节点 TWAI 控制器通过维护两个错误计数器来实现故障界定，计数值决定错误状态。这两个错误计数器分别为：发送错误计数 (TEC) 和接收错误计数 (REC)。TWAI 包含以下错误状态：

#### 主动错误

处于主动错误状态的节点可参与到总线交互中，且在检测到错误时发送主动错误标志。

#### 被动错误

处于被动错误状态的节点可参与到总线交互中，且在检测到错误时发送被动错误标志。被动错误节点发送数据帧或远程帧后，需在后续的帧间距中增加挂起传送域。

#### 离线

禁止处于离线状态的节点以任意方式干扰总线（如不允许离线节点进行数据传输）。

### 33.2.3.3 错误计数

TEC 和 REC 根据以下规则递增/递减。请注意，一条报文传输中可应用多个规则。

1. 当接收器检测到错误时，REC 数值增加 1，检测到的错误为发送主动错误标志或过载标志期间的位错误除外。
2. 发送错误标志后，当接收器第一个检测到的位是显性位时，REC 数值增加 8。
3. 当发送器发送错误标志时，TEC 数值增加 8。但是，以下情况不适用于该规则：
  - 发送器处于被动错误状态，在检测到应答错误且发送被动错误标志时检测不到显性位时，TEC 数值不应增加。
  - 发送器在仲裁期间因填充错误而发送错误标志，且填充位本该是隐性位但是检测到显性位，TEC 数值不应增加。
4. 若发送器在发送主动错误标志和过载标志时检测到位错误，TEC 数值增加 8。
5. 若接收器在发送主动错误标志和过载标志时检测到位错误，REC 数值增加 8。
6. 任意节点在发送主动/被动错误标志或过载标志后，节点仅能承载最多 7 个连续显性位。在发送主动错误标志或过载标志时检测到第 14 个连续显性位，或在被动错误标志后检测到第 8 个连续显性位后，发送器的 TEC 数值增加 8，而接收器的 REC 数值增加 8。每一附加的 8 个连续显性位都会使发送器的 TEC 和接收器的 REC 数值增加 8。
7. 每当发送器成功发送报文后，即接收到 ACK，且直到 EOF 完成都未发生错误时，TEC 数值减小 1，除非 TEC 的数值已经为 0。
8. 当接收器成功接收报文后，即确认槽前未检测到错误，且已成功发送 ACK 时，REC 数值相应减小。
  - 若 REC 数值位于 1 ~ 127 之间，则其值减小 1。
  - 若 REC 数值大于 127，则其值减小到 127。
  - 若 REC 数值为 0，则仍保持为 0。

9. 当一个节点的 TEC 和/或 REC 数值大于等于 128 时，该节点变为被动错误节点。对于导致节点发生上述状态切换的错误，该节点仍发送主动错误标志。请注意，一旦 REC 数值到达 128，后续任何增加该值的动作都是无效的，直到 REC 数值返回到 128 以下。
10. 当某节点的 TEC 数值大于等于 256 时，该节点进入离线状态。
11. 当某被动错误节点的 TEC 和 REC 数值都小于等于 127 时，该节点变为主动错误节点。
12. 当离线节点在总线上检测到 128 次 11 个连续隐性位后，该节点可变为主动错误节点（TEC 和 REC 数值都重设为 0）。

## 33.2.4 TWAI 位时序

### 33.2.4.1 标称位

TWAI 协议允许 TWAI 总线以特定的位速率运行。但是，总线内的所有节点必须以统一速率运行。

- **标称位速率**为每秒发送比特数量。
- **标称位时间**为 1/标称位速率。

每个标称位时间中含多个段，每段由多个时间定额 (Time Quanta) 组成。**时间定额**为最短时间单位，作为一种预分频时钟信号应用于各个节点中。下图 33.2-5 所示为一个标称位时间内所包含的段。

TWAI 控制器将在以一个时间定额的步长内进行操作，每个时间定额中都会分析 TWAI 的总线状态。如果两个连续的时间定额中总线状态不同（隐性-显性，或反之），意味着有边沿产生。PBS1 和 PBS2 的交点将被视为采样点，采样的总线状态即为这个位的数值。




图 33.2-5. 标称位构成

表 33.2-5. 名义位时序中包含的段

段	描述
同步段 (SS)	SS (同步段) 的长度为 1 个时间定额。若所有节点都同步，则位边沿发生时应位于该段内。
缓冲时期段 1 (PBS1)	PBS1 的长度可为 1 ~ 16 个时间定额，用于补偿网络中的物理延迟时间。可通过增加 PBS1 的长度来实现同步。
缓冲时期段 2 (PBS2)	PBS2 的长度可为 1 ~ 8 个时间定额，用于补偿节点中的信息处理时间。可通过缩短 PBS2 的长度来实现同步。

### 33.2.4.2 硬同步与再同步

由于时钟偏移和抖动，同一总线上节点的位时序可能会脱离相位段。因而，位边沿可能会偏移到同步段的前后。针对上述位边沿偏移的问题，TWAI 提供多种同步方式。设发生相位错误时位边沿偏移的 TQ (时间定额) 数量

为“e”，该值与 SS 相关。

- 主动相位错误 ( $e > 0$ )：位边沿位于同步段之后采样点之前，即边沿向后偏移。
- 被动相位错误 ( $e < 0$ )：位边沿位于前个位的采样点之后同步段之前，即边沿向前偏移。

为解决相位错误，有两种同步方式，**硬同步与再同步**。硬同步与再同步遵守以下规则：

- 单个位时序中仅可执行一次同步。
- 同步仅可发生在隐性位到显性位的边沿上。

### 硬同步

总线空闲期间，硬同步发生在隐性位到显性位的变化边沿上（如总线空闲后的第一个 SOF 位）。此时，所有节点都将重启其内部位时序，从而使该变化边沿位于重启位时序的同步段内。

### 再同步

非总线空闲期间，再同步发生在隐性位到显性位的变化边沿上。如果边沿上有主动相位错误 ( $e > 0$ )，则增加 PBS1 段的长度。如果边沿上有被动相位错误 ( $e < 0$ )，则减小 PBS2 段的长度。

PBS1/PBS2 具体增加和减小的时间定额取决于相位错误的绝对值，同时也受可配置的同步跳宽 (SJW) 数值限制。

- 当相位错误的绝对值小于等于 SJW 数值时，PBS1/PBS2 将增加/减小  $e$  个时间定额。该过程与硬同步具有相同效果。
- 当相位错误的绝对值大于 SJW 数值时，PBS1/PBS2 将增加/减小与 SJW 相同数值的时间定额。这意味着，在完全解决相位错误之前，可能需要执行多次位的再同步。

## 33.3 结构概述




图 33.3-1. TWAI 概略图

TWAI 控制器的主要功能模块如图 33.3-1。

### 33.3.1 寄存器模块

ESP32-C6 的 CPU 使用 32 位字对齐地址访问外设。但对于 TWAI 控制器中的大部分寄存器，仅最低有效字节 (bits [7:0]) 数据有效。在这些寄存器中，bits [31:8] 数值在写入时被忽略，在读取时返回 0。

#### 配置寄存器

配置寄存器存储 TWAI 控制器的各配置项，如位速率、操作模式、接收滤波器等。只有在 TWAI 控制器处于复位模式时，才可修改配置寄存器（参见章节 [33.4.1](#)）。

#### 指令寄存器

CPU 通过指令寄存器驱动 TWAI 控制器执行任务，如发送报文或清除接收缓冲器。只有在 TWAI 控制器处于操作模式时，才可修改指令寄存器（参见章节 [33.4.1](#)）。

#### 中断 & 状态寄存器

中断寄存器显示 TWAI 控制器中发生的事件（每个事件由一个单独的位表示）。状态寄存器显示 TWAI 控制器的当前状态。

#### 错误管理寄存器

错误管理寄存器包括错误计数和捕捉寄存器。错误计数寄存器表示 TEC 和 REC 的数值。捕捉寄存器负责记录相关信息，如 TWAI 控制器在何处检测到总线错误或何时丢失仲裁。

#### 发送缓冲寄存器

发送缓冲器大小为 13 字节，用于存储 TWAI 的待发送报文。

#### 接收缓冲寄存器

接收缓冲器大小为 13 字节，用于存储单个报文。接收缓冲器是读取接收 FIFO 的窗口，接收 FIFO 中的第一个报文将被映射到接收缓冲器中。

请注意，发送缓冲寄存器、接收缓冲寄存器和接收滤波配置寄存器共享同一段地址偏移 0x0040 ~ 0x0070。

CPU 访问上述地址范围内寄存器遵循以下规则：

- 当 TWAI 控制器处于复位模式时，该地址范围被映射到接收滤波配置寄存器。
- TWAI 控制器处于操作模式时：
  - 对地址范围的所有读取都映射到接收缓冲寄存器中。
  - 对地址范围的所有写入都映射到发送缓冲寄存器中。

### 33.3.2 位流处理器

位流处理 (BSP) 模块负责对发送缓冲器的数据进行帧处理（如位填充和附加 CRC 域），并为位时序逻辑 (BTL) 模块生成位流。同时，BSP 模块还负责处理从 BTL 模块中接收的位流（如去填充和验证 CRC），并将处理后报文写入接收 FIFO。BSP 还负责检测 TWAI 总线上的错误并将此类错误报告给错误管理逻辑 (EML)。

### 33.3.3 错误管理逻辑

错误管理逻辑 (EML) 模块负责更新 TEC 和 REC 数值、记录错误信息（如错误类型和错误位置）、更新控制器的错误状态，确保 BSP 模块发送正确的错误标志。此外，该模块还负责记录 TWAI 控制器丢失仲裁时的 bit 位置。

### 33.3.4 位时序逻辑

位时序逻辑 (BTL) 模块负责以预先配置的位速率发送和接受报文。BTL 模块还负责同步位时序，确保数据传输的稳定性。位速率由多个可编程的段组成，且用户可设置每个段的 TQ（时间定额）长度，来调整传播延迟、控制器处理时间等因素。

### 33.3.5 接收滤波器

接收滤波器是一个可编程的报文过滤单元，允许 TWAI 控制器根据报文的标识符域接收或拒绝该报文。通过接收滤波器的报文才能被存储到接收 FIFO 中。用户可配置接收滤波器的模式：单滤波器、双滤波器。

### 33.3.6 接收 FIFO

接收 FIFO 位于 TWAI 控制器内部，是大小为 64 字节的缓冲器，负责存储通过接收滤波器的接收报文。接收 FIFO 中存储的报文大小可以不同（范围在 3 ~ 13 byte 之间）。当接收 FIFO 为满或剩余空间不足以完全存储下当前的接收报文时，将触发溢出中断，后续的接收报文将丢失，直到接收 FIFO 中清除出足够的存储空间。接收 FIFO 中的第一条报文将被映射到 13 字节的接收缓冲器中，直到该报文被清除（通过释放接收缓冲器指令）。清除后，接收 FIFO 将释放上一条已清除报文的空间，同时将窗口映射到接收 FIFO 中的下一条报文。

## 33.4 功能描述

### 33.4.1 模式

ESP32-C6 TWAI 控制器有两种工作模式：复位模式和操作模式。将 `TWAI_RESET_MODE` 位置 1，进入复位模式；置 0，进入操作模式。

#### 33.4.1.1 复位模式

要修改 TWAI 控制器的各种配置寄存器，需进入复位模式。进入复位模式时，TWAI 控制器彻底与 TWAI 总线断开连接。复位模式下，TWAI 控制器将无法发送任何报文（包括错误信号）。任何正在进行的报文传输将立即被终止。同样的，TWAI 控制器在该模式下也将无法接收任何报文。

#### 33.4.1.2 操作模式

进入操作模式后，TWAI 控制器与总线相连，并且写保护各配置寄存器，以确保控制器的配置在运行期间保持一致。操作模式下，TWAI 控制器可以发送和接收报文（包括错误信号），但具体取决于 TWAI 控制器配置于哪种运行子模式。TWAI 控制器支持以下三种子模式：

- 正常模式：** TWAI 控制器可以发送和接收包含错误信号在内的报文（如，错误帧和过载帧）。
- 自测模式：** 与正常模式相同，但在该模式下，TWAI 控制器发送报文时，即使在 CRC 域之后没有接收到应答信号，也不会产生应答错误。通常在单个 TWAI 控制器自测时使用该模式。
- 只听模式：** TWAI 控制器可以接收报文，但在 TWAI 总线上保持完全被动。因此，TWAI 控制器将无法发送任何报文、应答或错误信号。错误计数寄存器将保持冻结状态。该模式用于 TWAI 总线监控。

请注意，退出复位模式后（如，进入操作模式时），TWAI 控制器需等待 11 个连续隐性位出现，才能完全连接上 TWAI 总线（即，可以发送或接收报文）。

### 33.4.2 位时序

TWAI 控制器的工作位速率必须在控制器处于复位模式时进行配置。在寄存器

[TWAI\\_BUS\\_TIMING\\_O\\_REG](#) 和 [TWAI\\_BUS\\_TIMING\\_1\\_REG](#) 中配置位速率，这两个寄存器包含以下域：

下表 33.4-1 所示为 [TWAI\\_BUS\\_TIMING\\_O\\_REG](#) 包含的位域。TWAI 工作时钟有多个时钟源，用户可以根据需要进行配置，详细配置说明请参见章节 8 复位和时钟。

表 33.4-1. [TWAI\\_BUS\\_TIMING\\_O\\_REG](#) 的位信息 (0x18)

Bit 31-16	Bit 15	Bit 14	Bit 13	Bit 12	.....	Bit 1	Bit 0
保留	SJW.1	SJW.0	BRP.13	BRP.12	.....	BRP.1	BRP.0

说明：

- 预分频值 (BRP)：TWAI 时间定额时钟由 XTAL 时钟（数值可配，默认是 40 Mhz）分频得到。可通过以下公式计算分频数值，其中  $t_{Tq}$  为时间定额的时钟周期， $t_{CLK}$  为 TWAI 工作时钟周期：  

$$t_{Tq} = 2 \times t_{CLK} \times (2^{13} \times BRP.13 + 2^{12} \times BRP.12 + 2^{11} \times BRP.11 + \dots + 2^1 \times BRP.1 + 2^0 \times BRP.0 + 1)$$
- 同步跳宽 (SJW)：SJW 数值在 SJW.0 和 SJW.1 中配置，计算公式为： $SJW = (2 \times SJW.1 + SJW.0 + 1)$ 。

下表 33.4-2 所示为 [TWAI\\_BUS\\_TIMING\\_1\\_REG](#) 包含的位域。

表 33.4-2. [TWAI\\_BUS\\_TIMING\\_1\\_REG](#) 的位 (0x1c)

Bit 31-8	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
保留	SAM	PBS2.2	PBS2.1	PBS2.0	PBS1.3	PBS1.2	PBS1.1	PBS1.0

说明：

- PBS1: 根据以下公式计算缓冲时期段 1 中的时间定额数量： $(8 \times PBS1.3 + 4 \times PBS1.2 + 2 \times PBS1.1 + PBS1.0 + 1)$ 。
- PBS2: 根据以下公式计算缓冲时期段 2 中的时间定额数量： $(4 \times PBS2.2 + 2 \times PBS2.1 + PBS2.0 + 1)$ 。
- SAM: 该值置 1 启动三点采样。用于低/中速总线，有利于过滤总线上的尖峰信号。

### 33.4.3 中断管理

ESP32-C6 TWAI 控制器提供了八种中断，每种中断由寄存器 [TWAI\\_INT\\_ST\\_REG](#) 中的一个位表示。要触发某个特定的中断，须设置 [TWAI\\_INT\\_ENA\\_REG](#) 中相应的使能位。

TWAI 控制器提供了以下八种中断：

- 接收中断
- 发送中断
- 错误报警中断
- 数据溢出中断
- 被动错误中断
- 仲裁丢失中断
- 总线错误中断
- 总线空闲状态中断

只要在 [TWAI\\_INT\\_ST\\_REG](#) 一个或多个中断位为 1, TWAI 控制器中的中断信号即为有效, 当 [TWAI\\_INT\\_ST\\_REG](#) 中的所有位都被清除时, TWAI 控制器中的中断信号则失效。读操作访问寄存器 [TWAI\\_INT\\_ST\\_REG](#) 后, 其中的大多数中断位将自动清除。但是, 只有通过 [TWAI\\_RELEASE\\_BUF](#) 指令位清除所有接收报文后, 接收中断位才能被清除。

### 33.4.3.1 接收中断 (RXI)

当 TWAI 接收 FIFO 中有待读取报文时 ([TWAI\\_RX\\_MESSAGE\\_CNT\\_REG](#) > 0), 都会触发 RXI。[TWAI\\_RX\\_MESSAGE\\_CNT\\_REG](#) 中记录的报文数量包括接收 FIFO 中的有效报文和溢出报文。直到通过 [TWAI\\_RELEASE\\_BUF](#) 指令位清除所有挂起接收报文后, RXI 才会失效。

### 33.4.3.2 发送中断 (TXI)

当发送缓冲器由锁定状态变为为空闲状态, 将会触发 TXI。此时软件可以将其他报文加载到发送缓冲器中等待发送。以下几种情况都会触发该中断:

- 报文发送已成功完成 (如, 应答未发现错误)。任何发送失败将自动重发。
- 单次发送已完成 ([TWAI\\_TX\\_COMPLETE](#) 位指示发送成功与否)。
- 使用 [TWAI\\_ABORT\\_TX](#) 指令位终止报文发送。

### 33.4.3.3 错误报警中断 (EWI)

每当寄存器 [TWAI\\_STATUS\\_REG](#) 中 [TWAI\\_ERR\\_ST](#) 和 [TWAI\\_BUS\\_OFF\\_ST](#) 的位值改变时 (如, 从 0 变为 1 或反之), 都会触发 EWI。根据 EWI 触发时 [TWAI\\_ERR\\_ST](#) 和 [TWAI\\_BUS\\_OFF\\_ST](#) 的值分成以下几种情况:

- 如果 [TWAI\\_ERR\\_ST](#) = 0 且 [TWAI\\_BUS\\_OFF\\_ST](#) = 0:
  - 如果 TWAI 控制器处于主动错误状态, 则表示 TEC 和 REC 的值都返回到了 [TWAI\\_ERR\\_WARNING\\_LIMIT\\_REG](#) 所设的阈值之下。
  - 如果 TWAI 控制器此前正处于总线恢复状态, 则表示此时总线恢复已成功完成。
- 如果 [TWAI\\_ERR\\_ST](#) = 1 且 [TWAI\\_BUS\\_OFF\\_ST](#) = 0: 表示 TEC 或 REC 数值已超过 [TWAI\\_ERR\\_WARNING\\_LIMIT\\_REG](#) 所设的阈值。
- 如果 [TWAI\\_ERR\\_ST](#) = 1 且 [TWAI\\_BUS\\_OFF\\_ST](#) = 1: 表示 TWAI 控制器已进入 BUS\_OFF 状态 (因  $TEC \geq 256$ )。
- 如果 [TWAI\\_ERR\\_ST](#) = 0 且 [TWAI\\_BUS\\_OFF\\_ST](#) = 1: 表示 BUS\_OFF 恢复期间, TWAI 控制器的 TEC 数值已低于 [TWAI\\_ERR\\_WARNING\\_LIMIT\\_REG](#) 所设的阈值。

### 33.4.3.4 数据溢出中断 (DOI)

每当接收 FIFO 中有溢出发生时, 都会触发 DOI。DOI 表示接收 FIFO 已满且应立即进行读取, 以防出现更多溢出报文。

只有导致接收 FIFO 溢出的第一条报文可触发 DOI (如, 当接收 FIFO 从未满变为开始溢出时)。任意后续的溢出报文将不会再次重复触发 DOI。只有当所有接收的 (有效报文或溢出) 报文都被读取后, 才能再次触发 DOI。

### 33.4.3.5 被动错误中断 (Txi)

每当 TWAI 控制器从主动错误变为被动错误, 或反之时, 都会触发 EPI。

### 33.4.3.6 仲裁丢失中断 (ALI)

每当 TWAI 控制器尝试发送报文且丢失仲裁时，都会触发 ALI。TWAI 控制器丢失仲裁的 bit 位置将自动记录在仲裁丢失捕捉寄存器 ([TWAI\\_ARB\\_LOST\\_CAP\\_REG](#)) 中。仲裁丢失捕捉寄存器被清除（通过 CPU 读取该寄存器）之前，将不会再记录新发生的仲裁失败时的 bit 位置。

### 33.4.3.7 总线错误中断 (BEI)

每当 TWAI 控制器在 TWAI 总线上检测到错误时，都会触发 BEI。发生总线错误时，总线错误的类型和发生错误时的 bit 位置都将自动记录在错误捕捉寄存器 ([TWAI\\_ERR\\_CODE\\_CAP\\_REG](#)) 中。错误捕捉寄存器被清除（通过 CPU 的读取）之前，将不会再记录新的总线错误信息。

### 33.4.3.8 总线空闲状态中断 (BSI)

当 TWAI 控制器进入空闲状态的时钟周期数超过预先设配置的 [TWAI\\_IDLE\\_INTR\\_CNT\\_REG](#) 寄存器内的数值时，将产生总线空闲状态中断。用户可以通过配置该中断来获知 TWAI 控制器空闲状态，进一步决定是否关闭外部 TWAI 接收器来降低整体功耗（参见[33.4.10](#)）。

## 33.4.4 发送缓冲器与接收缓冲器

### 33.4.4.1 缓冲器概述

表 33.4-3. SFF 与 EFF 的缓冲器布局

标准格式 (SFF)		扩展格式 (EFF)	
偏移地址	内容	偏移地址	内容
0x40	TX/RX 帧信息	0x40	TX/RX 帧信息
0x44	TX/RX identifier 1	0x44	TX/RX identifier 1
0x48	TX/RX identifier 2	0x48	TX/RX identifier 2
0x4c	TX/RX data byte 1	0x4c	TX/RX identifier 3
0x50	TX/RX data byte 2	0x50	TX/RX identifier 4
0x54	TX/RX data byte 3	0x54	TX/RX data byte 1
0x58	TX/RX data byte 4	0x58	TX/RX data byte 2
0x5c	TX/RX data byte 5	0x5c	TX/RX data byte 3
0x60	TX/RX data byte 6	0x60	TX/RX data byte 4
0x64	TX/RX data byte 7	0x64	TX/RX data byte 5
0x68	TX/RX data byte 8	0x68	TX/RX data byte 6
0x6c	保留	0x6c	TX/RX data byte 7
0x70	保留	0x70	TX/RX data byte 8

表 [33.4-3](#) 所示为发送缓冲器和接收缓冲器的寄存器布局。发送和接收缓冲寄存器的访问地址范围相同，且只有当 TWAI 控制器处于操作模式时才可访问。CPU 的写入操作将访问发送缓冲寄存器，CPU 的读取操作将访问接收缓冲寄存器。发送缓冲器和接受缓冲器中存储报文（接收报文或待发送报文）的寄存器布局和域完全一致。

发送缓冲寄存器用于配置 TWAI 的待发送报文。CPU 可以在发送缓冲寄存器进行写入操作，指定报文的帧类型、帧格式、帧 ID 和帧数据（有效载荷）。一旦发送缓冲器配置完成后，CPU 可以将 [TWAI\\_CMD\\_REG](#) 中的 [TWAI\\_TX\\_REQ](#) 位置 1，以开始报文发送。

- 若是自发自收请求，变更为将 `TWAI_SELF_RX_REQ` 置 1。
- 若是单次发送，需要同时将 `TWAI_TX_REQ` 和 `TWAI_ABORT_TX` 置 1。

接收缓冲寄存器将映射接收 FIFO 中的第一条报文。CPU 可以对接收缓冲寄存器执行读取操作，获取第一条报文的帧类型、帧格式、帧 ID 和帧数据（有效载荷）。读取完接收缓冲寄存器中的报文后，CPU 通过将 `TWAI_CMD_REG` 中的 `TWAI_RELEASE_BUF` 位置 1 来清除接收缓冲寄存器，若接收 FIFO 中仍有待处理的报文，按照接收报文的先后次序依次将接收到下一个的报文映射到接收缓冲寄存器。

### 33.4.4.2 帧信息

帧信息的长度为 1-byte，主要用于明确报文的帧类型、帧格式以及数据长度。下表 33.4-4 所示为帧信息域。

表 33.4-4. TX/RX 帧信息 (SFF/EFF); TWAI 地址 0x40

Bit 31-8	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
保留	FF	RTR	X	X	DLC.3	DLC.2	DLC.1	DLC.0

说明：

- FF: 主要明确某报文属于 EFF 还是 SFF。当 FF 位为 1 时，该报文为 EFF，当 FF 位为 0 时，该报文为 SFF。
- RTR: 主要明确某报文是数据帧还是远程帧。当 RTR 位为 1 时，该报文为远程帧，当 RTR 位为 0 时，该报文为数据帧。
- X: 无关位，可以是任意值。
- DLC: 主要明确数据帧中的数据字节数量，或从远程帧中请求的数据字节数量。TWAI 数据帧的最大载荷为 8 个数据字节，因此 DLC 的数值范围应是 0 ~ 8。

### 33.4.4.3 帧标识符

若报文为 SFF，则对应的帧标识符域占据 2 字节（11 位）；若报文为 EFF，则对应的帧标识符域占据 4 字节（29 位）。

下表 Table 33.4-5 ~ 33.4-6 所示为 SFF（11 位）报文的帧标识符域。

表 33.4-5. TX/RX 标识符 1 (SFF); TWAI 地址 0x44

Bit 31-8	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
保留	ID.10	ID.9	ID.8	ID.7	ID.6	ID.5	ID.4	ID.3

表 33.4-6. TX/RX 标识符 2 (SFF); TWAI 地址 0x48

Bit 31-8	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
保留	ID.2	ID.1	ID.0	X <sup>1</sup>	X <sup>2</sup>	X <sup>2</sup>	X <sup>2</sup>	X <sup>2</sup>

说明：

- 无关项。建议设置为与接收缓冲器兼容（设为 RTR），以防需使用自接收功能（或与自接收功能一起使用）。
- 无关项。建议设置为与接收缓冲器兼容（设为 0），以防需使用自接收功能（或与自接收功能一起使用）。

下表 33.4-7 ~ 33.4-10 所示为 EFF（29 位）报文的帧标识符域。

表 33.4-7. TX/RX 标识符 1 (EFF); TWAI 地址 0x44

Bit 31-8	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
保留	ID.28	ID.27	ID.26	ID.25	ID.24	ID.23	ID.22	ID.21

表 33.4-8. TX/RX 标识符 2 (EFF); TWAI 地址 0x48

Bit 31-8	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
保留	ID.20	ID.19	ID.18	ID.17	ID.16	ID.15	ID.14	ID.13

表 33.4-9. TX/RX 标识符 3 (EFF); TWAI 地址 0x4C

Bit 31-8	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
保留	ID.12	ID.11	ID.10	ID.9	ID.8	ID.7	ID.6	ID.5

表 33.4-10. TX/RX 标识符 4 (EFF); TWAI 地址 0x50

Bit 31-8	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
保留	ID.4	ID.3	ID.2	ID.1	ID.0	X <sup>1</sup>	X <sup>2</sup>	X <sup>2</sup>

#### 说明:

- 无关项。建议设置为与接收缓冲器兼容（设为 RTR），以防需使用自接收功能（或与自接收功能一起使用）。
- 无关项。建议设置为与接收缓冲器兼容（设为 0），以防需使用自接收功能（或与自接收功能一起使用）。

#### 33.4.4.4 帧数据

帧数据域包含发送或接收的数据帧，范围为 0 ~ 8 bytes。其中的有效字节数应与 DLC 相同。但是，如果 DLC 数值大于 8，则帧数据域的有效字节数仍为 8。远程帧中不包含数据载荷，因此不存在帧数据域。

比如，当发送 5 个字节的数据帧时，CPU 应在 DLC 域中写入数值 5，并将数据写入数据域 1 ~ 5 字节对应的寄存器。同样，当接收 DLC 为 5 的数据帧时，只有 1 ~ 5 数据字节中包含 CPU 可以读取的有效载荷数据。

#### 33.4.5 接收 FIFO 和数据溢出

接收 FIFO 是一个 64-byte 的内部缓冲器，用于以先进先出的原则存储接收到的报文。一条接收报文可在接收 FIFO 中占 3 ~ 13 bytes 空间，且其中字节序与接收缓冲器的寄存器地址顺序相同。接收缓冲寄存器将被映射到接收 FIFO 中第一条报文。

当 TWAI 控制器接收到一条报文时，`TWAI_RX_MESSAGE_COUNTER` 的值将增加 1，最大值为 64。如果接收 FIFO 中有足够的剩余空间，报文内容将被写入到接收 FIFO 中。读取接收缓冲器中的消息后，通过将 `TWAI_RELEASE_BUF` 的位置 1，释放接收 FIFO 第一条报文所占的空间，`TWAI_RX_MESSAGE_COUNTER` 的值也将减小 1。然后，接收缓冲器将映射接收 FIFO 中的下一条报文。

当 TWAI 控制器接收到一条报文，但接收 FIFO 没有足够空间完整地存储这条接收报文时（不论是因为报文内容大小大于接收 FIFO 中的空闲空间，还是因为接收 FIFO 已满），便会发生数据溢出。

数据溢出发生时：

- 接收 FIFO 中剩余的空间将填满溢出报文的内容。如果接收 FIFO 已满，则无法存储溢出报文的任何内容。

- 接收 FIFO 首次发生数据溢出时，将触发数据溢出中断。
- 溢出报文仍将增加 `TWAI_RX_MESSAGE_COUNTER` 的值到最大值 64。
- 接收 FIFO 将在内部将溢出报文标记为无效。可使用 `TWAI_MISS_ST` 位，确认目前接收缓冲器映射的报文是有效报文还是溢出报文。

为了清除接收 FIFO 中的溢出报文，应重复调用 `TWAI_RELEASE_BUF`，直到 `TWAI_RX_MESSAGE_COUNTER` 为 0。这就要求用户读取接收 FIFO 中的所有有效报文，并清除所有溢出报文。

### 33.4.6 接收滤波器

接收滤波器允许 TWAI 控制器根据报文 ID 过滤接收报文（甚至可以过滤报文的第一个数据字节和帧类型）。只有通过过滤的报文才能存储到接收 FIFO 中。接收滤波器的使用可以一定程度地减轻 TWAI 控制器的运行负荷（如，可减少使用接收 FIFO 和发生接收中断的次数），因为 TWAI 控制器将只需要操作过滤后的一小部分报文。

接收滤波的配置寄存器和发送/接收缓冲寄存器使用相同的访问地址空间，只有当 TWAI 控制器处于复位模式时，该地址段才被映射到接收滤波器的配置寄存器。

接收滤波器的配置寄存器由 32 位的 Code 值和 32 位的 Mask 值组成。Code 值将指定一种位排列模式，每条过滤报文中的位都必须匹配该模式，才能使该报文通过过滤。Mask 值可屏蔽 Code 值中的某些位（屏蔽位将被设置为“不相关”位）。如图 33.4-1 所示，为了使报文通过过滤，每条过滤报文的 ID 位都必须匹配 Code 值所设模式或者被 Mask 值屏蔽。




图 33.4-1. 接收滤波器

TWAI 控制器的接收滤波器允许 32 位的 Code 值和 Mask 值定义单个滤波器（单滤波模式），或两个滤波器（双滤波模式）。接收滤波器如何解析 32 位的 Code 值和 Mask 值，取决于滤波模式以及接收报文的格式（如，SFF 还是 EFF）。

#### 33.4.6.1 单滤波模式

将 `TWAI_RX_FILTER_MODE` 的位置 1，可启动单滤波模式。此后，32 位 Code/Mask 的值将定义单个滤波器。

单个滤波器可过滤数据帧和远程帧中的以下位：

- SFF
  - 11 位 ID 整体
  - RTR 位
  - 数据字节 1 和数据字节 2

- SFF
  - 29 位 ID 整体
  - RTR 位

下图 33.4-2 所示为单滤波模式下如何解析 32 位 Code/Mask 的值。




图 33.4-2. 单滤波模式

### 33.4.6.2 双滤波模式

将 `TWAI_RX_FILTER_MODE` 的位置 0，可启动双滤波模式。此后，32 位 Code/Mask 的值将定义两个滤波器之一，即滤波器 1 或滤波器 2。双滤波模式下，如果报文通过这两个滤波器中的至少一个，则表示该报文已成功通过过滤。

这两个滤波器可以过滤数据帧和远程帧中的以下位：

- SFF
  - 11 位 ID 整体
  - RTR 位
  - 数据字节 1 (仅适用于滤波器 1)
- EFF
  - 29 位 ID 的前 16 位

下图 33.4-3 所示为双滤波模式下如何解析 32 位 Code/Mask 的值。




图 33.4-3. 双滤波模式

### 33.4.7 错误管理

TWAI 协议要求每个 TWAI 节点中都包含发送错误计数器 (TEC) 和接收错误计数器 (REC)。这两个错误计数的数值决定了 TWAI 控制器当前的错误状态（如，主动错误、被动错误、离线）。TWAI 控制器将 TEC 和 REC 的数值分别存储在 `TWAI_TX_ERR_CNT_REG` 和 `TWAI_RX_ERR_CNT_REG` 中，CPU 可随时进行读取。除了错误状态之外，TWAI 控制器还提供错误报警限制 (EWL) 的功能，这个功能可在 TWAI 控制器进入被动错误状态之前，提醒用户当前发生的严重总线错误。

TWAI 控制器的当前错误状态通过以下各数值和状态位体现，即：TEC、REC、[TWAI\\_ERR\\_ST](#) 和 [TWAI\\_BUS\\_OFF\\_ST](#)。这些数值和状态位的变化也将触发中断，从而提醒用户当前的错误状态变化（可参见第 33.4.3 章）。下图 33.4-4 所示为错误状态、上述数值和状态位以及错误状态相关中断之间的关系。




图 33.4-4. 错误状态变化

#### 33.4.7.1 错误报警限制

错误报警限制 (EWL) 为 TEC 和 REC 的可配置阈值，若错误计数数值超过该阈值，将触发 EWI 中断。EWL 将作为一个报警功能提示当前发生的严重 TWAI 总线错误，且在 TWAI 控制器进入被动错误状态之前被触发。EWL 数值应在寄存器 [TWAI\\_ERR\\_WARNING\\_LIMIT\\_REG](#) 中进行配置，配置同时 TWAI 控制器必须处于复位模式下。[TWAI\\_ERR\\_WARNING\\_LIMIT\\_REG](#) 默认数值为 96。

当 TEC 和/或 REC 数值大于等于 EWL 数值时, TWAI\_ERR\_ST 位将立即被置 1。同理, 当 TEC 和 REC 数值都小于 EWL 数值时, TWAI\_ERR\_ST 位将立即复位为 0。只要 TWAI\_ERR\_ST (或 TWAI\_BUS\_OFF\_ST) 位值发生变化, 便会触发错误报警中断。

### 33.4.7.2 被动错误

当 TEC 或 REC 数值大于 127 时，TWAI 控制器处于被动错误状态。同理，当 TEC 和 REC 数值都小于等于 127 时，TWAI 控制器进入主动错误状态。每当 TWAI 控制器从主动错误状态变为被动错误状态，或反之，都将触发被动错误中断。

### 33.4.7.3 离线状态与离线恢复

当 TEC 数值大于 255 时，TWAI 控制器将进入离线状态。进入离线状态后，TWAI 控制器将自动进行以下动作：

- REC 数值置为 0

- TEC 数值置为 127
- TWAI\_BUS\_OFF\_ST 位置 1
- 进入复位模式

每当 TWAI\_BUS\_OFF\_ST 位（或 TWAI\_ERR\_ST 位）数值发生变化时，都将触发错误报警中断。

为了返回主动错误状态，TWAI 控制器必须进行离线恢复。要启动离线恢复，首先需要退出复位模式，进入操作模式。然后要求 TWAI 控制器在总线上检测到 128 次 11 个连续隐性位。

每一次 TWAI 控制器检测到 11 个连续隐性位时，TEC 数值都将减小，以追踪离线恢复进程。当离线恢复完成后（TEC 数值从 127 减小到 0），TWAI\_BUS\_OFF\_ST 位将自动复位为 0，从而触发错误报警中断。

### 33.4.8 错误捕捉

错误捕捉 (ECC) 功能允许 TWAI 控制器以错误代码的形式记录 TWAI 总线错误的错误类型和 bit 位置。当检测到一个 TWAI 总线错误时，总线错误中断将被触发，相应的错误代码将记录在 TWAI\_ERR\_CODE\_CAP\_REG 中。寄存器 TWAI\_ERR\_CODE\_CAP\_REG 中存储的当前错误代码被读取之前，后续的总线错误中断触发时，将不会再记录错误代码。

下表 33.4-11 所示为寄存器 TWAI\_ERR\_CODE\_CAP\_REG 中的域：

表 33.4-11. TWAI\_ERR\_CODE\_CAP\_REG 中的位信息 (0x30)

Bit 31-8	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
保留	ERRC.1	ERRC.0	DIR	SEG.4	SEG.3	SEG.2	SEG.1	SEG.0

说明：

- 错误代码 (ERRC)：表示总线错误的类型。00 代表位错误，01 代表格式错误，10 代表填充错误，11 代表其他错误类型。
- 传输方向 (DIR)：表示总线错误发生时，TWAI 控制器处于发送器状态还是接收器状态。0 代表发送器，1 代表接收器。
- 错误段 (SEG)：表示总线错误发生在 TWAI 报文的哪个段。

下表 33.4-12 所示为 SEG.0 ~ SEG.4 的位信息。

表 33.4-12. SEG.4 - SEG.0 的位信息

Bit SEG.4	Bit SEG.3	Bit SEG.2	Bit SEG.1	Bit SEG.0	描述
0	0	0	1	1	帧起始
0	0	0	1	0	ID.28 ~ ID.21
0	0	1	1	0	ID.20 ~ ID.18
0	0	1	0	0	bit SRTR
0	0	1	0	1	bit IDE
0	0	1	1	1	ID.17 ~ ID.13
0	1	1	1	1	ID.12 ~ ID.5
0	1	1	1	0	ID.4 ~ ID.0
0	1	1	0	0	bit RTR
0	1	1	0	1	保留位 1

见下页

表 33.4-12 – 接上页

Bit SEG.4	Bit SEG.3	Bit SEG.2	Bit SEG.1	Bit SEG.0	描述
0	1	0	0	1	保留位 0
0	1	0	1	1	数据长度代码
0	1	0	1	0	数据域
0	1	0	0	0	CRC 序列
1	1	0	0	0	CRC 分界符
1	1	0	0	1	确认槽
1	1	0	1	1	确认分界符
1	1	0	1	0	帧结束
1	0	0	1	0	间歇域
1	0	0	0	1	主动错误标志
1	0	1	1	0	被动错误标志
1	0	0	1	1	兼容显性位
1	0	1	1	1	错误分界符
1	1	1	0	0	过载标志

说明：

- Bit SRTR: 标准格式 RTR bit。
- Bit IDE: 标识符扩展位。0 表示标准格式。

### 33.4.9 仲裁丢失捕捉

仲裁丢失捕捉 (ALC) 功能允许 TWAI 控制器记录丢失仲裁的 bit 位置。当 TWAI 控制器丢失仲裁时，bit 位置将被记录在寄存器 [TWAI\\_ARB\\_LOST\\_CAP\\_REG](#) 中，同时触发仲裁丢失中断。

后续的仲裁丢失中断触发时，bit 位置将不会被记录在 [TWAI\\_ARB\\_LOST\\_CAP\\_REG](#) 中，直到 [TWAI\\_ERR\\_CODE\\_CAP\\_REG](#) 中的当前仲裁丢失捕捉被读取。

下表 33.4-13 所示为 [TWAI\\_ERR\\_CODE\\_CAP\\_REG](#) 中的位域；下图 33.4-5 所示为一条 TWAI 报文的 bit 位置。

表 33.4-13. [TWAI\\_ARB\\_LOST\\_CAP\\_REG](#) 中的位信息 (0x2c)

Bit 31-5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
保留	BITNO.4	BITNO.3	BITNO.2	BITNO.1	BITNO.0

说明：

- 位号 (BITNO): 表示丢失仲裁的 TWAI 报文的第 n 个位。




图 33.4-5. 丢失仲裁的 bit 位置

### 33.4.10 收发器自动待机

为降低功耗, TWAI 收发器通常支持自动待机模式。TWAI 控制器可以在适当的时候(例如,当总线将长时间空闲时)产生待机信号, 将收发器置于待机状态。如果控制器停止发出待机信号, 或在收发器检测到总线活动(也称为唤醒功能)时, 收发器将退出待机模式。

ESP32-C6 的 TWAI 控制器支持通过硬件(自动)和软件(手动)两种方式输出待机信号, 来控制芯片外部连接的 TWAI 收发器的开关。在硬件控制下, 当总线保持空闲的时间超过可配置的时间时, TWAI 控制器将自动输出待机信号。在软件控制下, 待机信号可由软件直接手动产生/关闭。

- 硬件方式:

1. 通过将 `TWAI_HW_CFG_REG` 寄存器中的 `TWAI_HW_STANDBY_EN` 域置位, 使能硬件待机功能。
2. 配置 `TWAI_HW_STANDB_CNT_REG` 寄存器。该寄存器表明 TWAI 控制器进入空闲状态后多久会产生待机信号, 数值为 TWAI 控制器工作时钟(默认为 40 MHz)的周期数。

- 软件方式:

1. 直接置位 `TWAI_SW_STANDBY_CFG_REG` 寄存器中的 `TWAI_SW_STANDBY_EN` 域, 便可使 TWAI 控制器产生待机信号。

上述两种方式产生的待机信号, 在满足以下任一条件后, 会被拉低(清零)。

1. TWAI 控制器退出空闲状态时, 待机信号将被自动清零。
2. 用户通过置位 `TWAI_SW_STANDBY_CFG_REG` 寄存器中的 `TWAI_SW_STANDBY_CLR` 域, 也可以将待机信号拉低。

## 33.5 寄存器列表

请注意，“访问权限”一栏中，“|”用于区分第 33.4.1 中描述的工作模式，其中左侧为操作模式下的访问权限，右侧标红字体为复位模式下的访问权限。本小节的所有地址均为相对于双线汽车接口基地址的地址偏移量（相对地址），具体基址请见章节 5 系统和存储器 中的表 5.3-2。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

名称	描述	地址	访问
<b>配置寄存器</b>			
TWAI_MODE_REG	模式寄存器	0x0000	R/W
TWAI_BUS_TIMING_0_REG	时序配置寄存器 0	0x0018	RO   R/W
TWAI_BUS_TIMING_1_REG	时序配置寄存器 1	0x001C	RO   R/W
TWAI_ERR_WARNING_LIMIT_REG	错误寄存器	0x0034	RO   R/W
TWAI_DATA_0_REG	数据寄存器 0	0x0040	WO   R/W
TWAI_DATA_1_REG	数据寄存器 1	0x0044	WO   R/W
TWAI_DATA_2_REG	数据寄存器 2	0x0048	WO   R/W
TWAI_DATA_3_REG	数据寄存器 3	0x004C	WO   R/W
TWAI_DATA_4_REG	数据寄存器 4	0x0050	WO   R/W
TWAI_DATA_5_REG	数据寄存器 5	0x0054	WO   R/W
TWAI_DATA_6_REG	数据寄存器 6	0x0058	WO   R/W
TWAI_DATA_7_REG	数据寄存器 7	0x005C	WO   R/W
TWAI_DATA_8_REG	数据寄存器 8	0x0060	WO   RO
TWAI_DATA_9_REG	数据寄存器 9	0x0064	WO   RO
TWAI_DATA_10_REG	数据寄存器 10	0x0068	WO   RO
TWAI_DATA_11_REG	数据寄存器 11	0x006C	WO   RO
TWAI_DATA_12_REG	数据寄存器 12	0x0070	WO   RO
TWAI_CLOCK_DIVIDER_REG	时钟分频寄存器	0x007C	varies
TWAI_SW_STANDBY_CFG_REG	软件 standby 寄存器	0x0080	R/W   R/W
TWAI_HW_CFG_REG	硬件 standby 寄存器	0x0084	R/W   R/W
TWAI_HW_STANDBY_CNT_REG	standby 计数长度寄存器	0x0088	R/W   R/W
TWAI_IDLE_INTR_CNT_REG	空闲状态时长寄存器	0x008C	R/W   R/W
<b>控制寄存器</b>			
TWAI_CMD_REG	指令寄存器	0x0004	WO
<b>状态寄存器</b>			
TWAI_STATUS_REG	状态寄存器	0x0008	RO
TWAI_ARB_LOST_CAP_REG	仲裁丢失寄存器	0x002C	RO
TWAI_ERR_CODE_CAP_REG	错误捕获寄存器	0x0030	RO
TWAI_RX_ERR_CNT_REG	接收错误寄存器	0x0038	RO   R/W
TWAI_TX_ERR_CNT_REG	发送错误寄存器	0x003C	RO   R/W
TWAI_RX_MESSAGE_CNT_REG	接收数据寄存器	0x0074	RO
<b>中断寄存器</b>			
TWAI_INT_ST_REG	中断寄存器	0x000C	RO
TWAI_INT_ENA_REG	中断使能寄存器	0x0010	R/W

## 33.6 寄存器

请注意“访问权限”一栏中，“|”左侧为操作模式下的访问权限，右侧标红字体为复位模式下的访问权限。本小节的所有地址均为相对于双线汽车接口基地址的地址偏移量（相对地址）。其中，TWAI 0 和 TWAI 1 都具有各自的基地址。具体基地址请见章节 [5 系统和存储器](#) 中的表 [5.3-2](#)。

## Register 33.1. TWAI\_MODE\_REG (0x0000)

**TWAI\_RESET\_MODE** 配置 TWAI 控制器操作模式。

- 0: 操作模式
  - 1: 复位模式  
(R/W)

**TWAI\_LISTEN\_ONLY\_MODE** 配置只听模式。

- 0: 无效  
1: 只听模式。在该模式下，节点只接收总线上数据，不产生应答信号，也不更新接收错误计数。  
(R/W)

**TWAI\_SELF\_TEST\_MODE** 配置自测模式。

- 0: 无效  
1: 自测模式。在该模式下，发送节点发送完数据后无需应答信号反馈。该模式常配合自接自收指令测试某个节点。  
(R/W)

**TWAI\_RX\_FILTER\_MODE** 配置濾波模式。

- 0: 双滤波模式  
1: 单滤波模式  
(R/W)

## Register 33.2. TWAI\_BUS\_TIMING\_0\_REG (0x0018)

31	16	15	14	13	0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0x0			0x00	Reset

**TWAI\_BAUD\_PRESC** 配置预分频值，决定分频比例。

0: 低比例

1: 高比例

(RO | R/W)

**TWAI\_SYNC\_JUMP\_WIDTH** 配置同步跳宽，范围为 1 ~ 4 个时间定额。 (RO | R/W)

## Register 33.3. TWAI\_BUS\_TIMING\_1\_REG (0x001C)

31	8	7	6	4	3	0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0		0x0		0x0	Reset

**TWAI\_TIME\_SEG1** 配置缓冲时期段 1 的宽度。 (RO | R/W)

**TWAI\_TIME\_SEG2** 配置缓冲时期段 2 的宽度。 (RO | R/W)

**TWAI\_TIME\_SAMP** 配置采样点数目。

0: 采样一次

1: 采样三次

(RO | R/W)

## Register 33.4. TWAI\_ERR\_WARNING\_LIMIT\_REG (0x0034)

The diagram shows the register structure with two main sections: '(reserved)' and 'TWAI\_ERR\_WARNING\_LIMIT'.

31								8	7	0
0 0								0x60	Reset	

**TWAI\_ERR\_WARNING\_LIMIT** 配置错误报警阈值。当任一错误计数数值超过该阈值或者所有错误计数数值都小于该阈值时，将触发错误报警中断。仅在使能信号为 1 时有效。(RO | R/W)

## Register 33.5. TWAI\_DATA\_0\_REG (0x0040)

The diagram shows the register structure with two main sections: '(reserved)' and 'TWAI\_TX\_BYTE\_0 / TWAI\_ACCEPTANCE\_CODE\_0'.

31								8	7	0
0 0								0x0	Reset	

**TWAI\_TX\_BYTE\_0** 操作模式下，配置待发送数据的第 0 个字节内容。(WO)

**TWAI\_ACCEPTANCE\_CODE\_0** 复位模式下，配置滤波编码的第 0 个字节。(R/W)

## Register 33.6. TWAI\_DATA\_1\_REG (0x0044)

TWAI\_TX\_BYTE\_1 | TWAI\_ACCEPTANCE\_CODE\_1

(reserved)								TWAI_TX_BYTE_1   TWAI_ACCEPTANCE_CODE_1							
31								8   7							
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0								0x0							

**TWAI\_TX\_BYTE\_1** 操作模式下，配置待发送数据的第 1 个字节内容。(WO)

**TWAI\_ACCEPTANCE\_CODE\_1** 复位模式下，配置滤波编码的第 1 个字节。(R/W)

## Register 33.7. TWAI\_DATA\_2\_REG (0x0048)

TWAI\_TX\_BYTE\_2 | TWAI\_ACCEPTANCE\_CODE\_2

(reserved)								TWAI_TX_BYTE_2   TWAI_ACCEPTANCE_CODE_2							
31								8   7							
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0								0x0							

**TWAI\_TX\_BYTE\_2** 操作模式下，配置待发送数据的第 2 个字节内容。(WO)

**TWAI\_ACCEPTANCE\_CODE\_2** 复位模式下，配置滤波编码的第 2 个字节。(R/W)

## Register 33.8. TWAI\_DATA\_3\_REG (0x004C)

TWAI\_TX\_BYTE\_3 | TWAI\_ACCEPTANCE\_CODE\_3

(reserved)	8	7	0
0 0	0x0	Reset	

**TWAI\_TX\_BYTE\_3** 操作模式下，配置待发送数据的第 3 个字节内容。(WO)

**TWAI\_ACCEPTANCE\_CODE\_3** 复位模式下，配置滤波编码的第 3 个字节。(R/W)

## Register 33.9. TWAI\_DATA\_4\_REG (0x0050)

TWAI\_TX\_BYTE\_4 | TWAI\_ACCEPTANCE\_MASK\_0

(reserved)	8	7	0
0 0	0x0	Reset	

**TWAI\_TX\_BYTE\_4** 操作模式下，配置待发送数据的第 4 个字节内容。(WO)

**TWAI\_ACCEPTANCE\_MASK\_0** 复位模式下，配置滤波编码的第 0 个字节。

- 1: nihao
  - 2: world
  - 3: success
- (R/W)

## Register 33.10. TWAI\_DATA\_5\_REG (0x0054)

TWAI\_TX\_BYTE\_5 | TWAI\_ACCEPTANCE\_MASK\_1

(reserved)							
31						8   7	0
0 0						0x0	Reset

**TWAI\_TX\_BYTE\_5** 操作模式下，配置待发送数据的第 5 个字节内容。(WO)

**TWAI\_ACCEPTANCE\_MASK\_1** 复位模式下，配置滤波编码的第 1 个字节。(R/W)

## Register 33.11. TWAI\_DATA\_6\_REG (0x0058)

TWAI\_TX\_BYTE\_6 | TWAI\_ACCEPTANCE\_MASK\_2

(reserved)							
31						8   7	0
0 0						0x0	Reset

**TWAI\_TX\_BYTE\_6** 操作模式下，配置待发送数据的第 6 个字节内容。(WO)

**TWAI\_ACCEPTANCE\_MASK\_2** 复位模式下，配置滤波编码的第 2 个字节。(R/W)

## Register 33.12. TWAI\_DATA\_7\_REG (0x005C)

TWAI\_TX\_BYTE\_7 / TWAI\_ACCEPTANCE\_MASK\_3

(reserved)										
31								8	7	0
0	0	0	0	0	0	0	0	0	0	0x0

Reset

**TWAI\_TX\_BYTE\_7** 操作模式下，配置待发送数据的第 7 个字节内容。(WO)

**TWAI\_ACCEPTANCE\_MASK\_3** 复位模式下，配置滤波编码的第 3 个字节。(R/W)

## Register 33.13. TWAI\_DATA\_8\_REG (0x0060)

TWAI\_TX\_BYTE\_8

(reserved)										
31								8	7	0
0	0	0	0	0	0	0	0	0	0	0x0

Reset

**TWAI\_TX\_BYTE\_8** 操作模式下，配置待发送数据的第 8 个字节内容。(WO)

## Register 33.14. TWAI\_DATA\_9\_REG (0x0064)

TWAI\_TX\_BYTE\_9

(reserved)										
31								8	7	0
0	0	0	0	0	0	0	0	0	0	0x0

Reset

**TWAI\_TX\_BYTE\_9** 操作模式下，配置待发送数据的第 9 个字节内容。(WO)

## Register 33.15. TWAI\_DATA\_10\_REG (0x0068)

The diagram shows the bit field layout of Register 33.15. TWAI\_DATA\_10\_REG (0x0068). It consists of two bytes. The first byte (bits 31 to 0) is labeled '(reserved)' and contains all zeros. The second byte (bits 7 to 0) is labeled 'TWAI\_TX\_BYTE\_10' and contains a value '0x0'. A 'Reset' label is located at the bottom right.

31	0 0	8	7	0
0x0				Reset

**TWAI\_TX\_BYTE\_10** 操作模式下，配置待发送数据的第 10 个字节内容。 (WO)

## Register 33.16. TWAI\_DATA\_11\_REG (0x006C)

The diagram shows the bit field layout of Register 33.16. TWAI\_DATA\_11\_REG (0x006C). It consists of two bytes. The first byte (bits 31 to 0) is labeled '(reserved)' and contains all zeros. The second byte (bits 7 to 0) is labeled 'TWAI\_TX\_BYTE\_11' and contains a value '0x0'. A 'Reset' label is located at the bottom right.

31	0 0	8	7	0
0x0				Reset

**TWAI\_TX\_BYTE\_11** 操作模式下，配置待发送数据的第 11 个字节内容。 (WO)

## Register 33.17. TWAI\_DATA\_12\_REG (0x0070)

The diagram shows the bit field layout of Register 33.17. TWAI\_DATA\_12\_REG (0x0070). It consists of two bytes. The first byte (bits 31 to 0) is labeled '(reserved)' and contains all zeros. The second byte (bits 7 to 0) is labeled 'TWAI\_TX\_BYTE\_12' and contains a value '0x0'. A 'Reset' label is located at the bottom right.

31	0 0	8	7	0
0x0				Reset

**TWAI\_TX\_BYTE\_12** 操作模式下，配置待发送数据的第 12 个字节内容。 (WO)

## Register 33.18. TWAI\_CLOCK\_DIVIDER\_REG (0x007C)

(reserved)	TWAI_CLOCK_OFF	TWAI_CD	Reset
31	9   8   7	0	0x0
0 0			Reset

**TWAI\_CD** 配置输出时钟 CLKOUT 的分频系数。 (R/W)

**TWAI\_CLOCK\_OFF** 复位模式下，配置是否打开 CLKOUT 时钟。

0: 打开 CLKOUT 时钟

1: 关闭 CLKOUT 时钟

(RO | R/W)

## Register 33.19. TWAI\_SW\_STANDBY\_CFG\_REG (0x0080)

(reserved)	TWAI_SW_STANDBY_CLR	TWAI_SW_STANDBY_EN	Reset
31	2   1   0	0   0	Reset
0x0			Reset

**TWAI\_SW\_STANDBY\_CLR** 用于软件清除待机信号。

0: 无效

1: 清除待机信号

(R/W | R/W)

**TWAI\_SW\_STANDBY\_EN** 用于软件置位待机信号。

0: 无效

1: 置位待机信号

(R/W | R/W)

## Register 33.20. TWAI\_HW\_CFG\_REG (0x0084)

(reserved)		TWAI_HW_STANDBY_EN	
31	0	1	0
0x0	Reset	0	Reset

**TWAI\_HW\_STANDBY\_EN** 用于使能硬件待机功能。

0: 无效

1: 使能硬件待机功能

(R/W | R/W)

## Register 33.21. TWAI\_HW\_STANDBY\_CNT\_REG (0x0070)

TWAI_STANDBY_WAIT_CNT			
31	0	0	0
0x0	Reset	0	Reset

**TWAI\_STANDBY\_WAIT\_CNT** 用于配置空闲状态下硬件触发待机信号的时间。 (R/W | R/W)

单位: TWAI 控制器时钟周期数。

## Register 33.22. TWAI\_IDLE\_INTR\_CNT\_REG (0x0070)

TWAI_IDLE_INTR_CNT			
31	0	0	0
0x0	Reset	0	Reset

**TWAI\_IDLE\_INTR\_CNT** 用于配置空闲状态下硬件产生总线空闲中断信号的时间。 (R/W | R/W)

单位: TWAI 控制器时钟周期数。

## Register 33.23. TWAI\_CMD\_REG (0x0004)

(reserved)																TWAI_SELF_RX_REQ	TWAI_CLR_OVERRUN	TWAI_RELEASE_BUF	TWAI_ABORT_TX	TWAI_TX_REQ		
31	5	4	3	2	1	0																
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**TWAI\_TX\_REQ** 配置是否驱动节点开始发送数据任务。

- 0: 无效
- 1: 驱动节点开始发送数据任务  
(WO)

**TWAI\_ABORT\_TX** 配置是否取消当前还未开始的发送任务。

- 0: 无效
- 1: 取消当前还未开始的发送任务  
(WO)

**TWAI\_RELEASE\_BUF** 配置是否释放接收缓冲器。

- 0: 无效
- 1: 释放接收缓冲器  
(WO)

**TWAI\_CLR\_OVERRUN** 配置是否清除数据溢出状态。

- 0: 无效
- 1: 清除数据溢出状态  
(WO)

**TWAI\_SELF\_RX\_REQ** 配置是否允许发送节点发送数据的同时接收总线上的数据。

- 0: 无效
- 1: 允许发送节点发送数据的同时接收总线上的数据  
(WO)

## Register 33.24. TWAI\_STATUS\_REG (0x0008)

(reserved)										9	8	7	6	5	4	3	2	1	0		
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	0	0	Reset

**TWAI\_RX\_BUF\_ST** 表示接收缓冲器中数据是否为空。

0: 为空

1: 不为空, 至少有一个已经接收到的数据包。

(RO)

**TWAI\_OVERRUN\_ST** 表示接收 FIFO 中存储的数据是否已满。

0: 未满

1: 已满, 产生了溢出。

(RO)

**TWAI\_TX\_BUF\_ST** 表示发送缓冲器是否为空。

0: 不为空

1: 为空, 允许写入待发送数据。

(RO)

**TWAI\_TX\_COMPLETE** 表示是否从总线上接收到一个数据包。

0: 未接收

1: 成功接收

(RO)

**TWAI\_RX\_ST** 表示节点是否正从总线上接收数据。

0: 未接收

1: 正在接收

(RO)

**TWAI\_TX\_ST** 表示节点是否正在往总线上发送数据。

0: 未接收

1: 正在接收

(RO)

**TWAI\_ERR\_ST** 表示接收错误计数和发送错误计数中至少有一个数值大于等于寄存器

**TWAI\_ERR\_WARNING\_LIMIT\_REG** 中配置的数值。 (RO)

**TWAI\_BUS\_OFF\_ST** 表示节点是否处于离线状态。

0: 非离线状态

1: 离线状态, 不再响应总线上的数据传输。

(RO)

**TWAI\_MISS\_ST** 表示从接收 FIFO 中取出数据包的完整状态。

0: 当前数据包是完整的。

1: 当前数据包是缺失的。

(RO)

## Register 33.25. TWAI\_ARB\_LOST\_CAP\_REG (0x002C)

The diagram shows the register structure with bit fields labeled from 31 to 0. A label '(reserved)' is placed above bits 31 to 5. A label 'TWAI\_ARB\_LOST\_CAP' is placed above bits 4 to 0. The bit 0 is labeled 'Reset'.

31						5	4	0
0	0	0	0	0	0	0	0	0

TWAI\_ARB\_LOST\_CAP

(reserved)

Reset

**TWAI\_ARB\_LOST\_CAP** 表示发送节点仲裁丢失的 bit 位置。 (RO)

## Register 33.26. TWAI\_ERR\_CODE\_CAP\_REG (0x0030)

The diagram shows the register structure with bit fields labeled from 31 to 0. A label '(reserved)' is placed above bits 31 to 8. Three labels are placed above bits 7 to 0: 'TWAI\_ECC\_TYPE', 'TWAI\_ECC\_DIRECTION', and 'TWAI\_ECC\_SEGMENT'. The bit 0 is labeled 'Reset'.

31						8	7	6	5	4	0
0	0	0	0	0	0	0	0	0	0	0	0

TWAI\_ECC\_TYPE  
TWAI\_ECC\_DIRECTION  
TWAI\_ECC\_SEGMENT

(reserved)

Reset

**TWAI\_ECC\_SEGMENT** 表示错误发生的位置，详见表 33.4-11。 (RO)

**TWAI\_ECC\_DIRECTION** 表示错误时节点的数据传输方向。

- 0: 发送数据时发生错误。
  - 1: 接收数据时发生错误。
- (RO)

**TWAI\_ECC\_TYPE** 表示错误类别。

- 0: 位错误
  - 1: 格式错误
  - 2: 填充错误
  - 3: 其他错误
- (RO)

## Register 33.27. TWAI\_RX\_ERR\_CNT\_REG (0x0038)

The diagram shows the register structure with bit fields labeled from 31 to 0. A label '(reserved)' is placed above bits 31 to 8. A label 'TWAI\_RX\_ERR\_CNT' is placed above bits 7 to 0. The bit 0 is labeled 'Reset'.

31						8	7	0
0	0	0	0	0	0	0	0	0

TWAI\_RX\_ERR\_CNT

(reserved)

Reset

**TWAI\_RX\_ERR\_CNT** 接收错误计数，数值变化发生在接收状态下。 (RO | R/W)

## Register 33.28. TWAI\_TX\_ERR\_CNT\_REG (0x003C)

The diagram shows a 32-bit register layout for TWAI\_TX\_ERR\_CNT\_REG. The register is divided into two main sections: a 24-bit field for error counts and an 8-bit field for a reset value. The 24-bit field is labeled '(reserved)' and contains binary zeros. The 8-bit field is labeled 'TWAI\_TX\_ERR\_CNT' and contains binary zeros. A 'Reset' button is located at the bottom right of the register area.

31		8	7	0
0	0	0	0	0

TWAI\_TX\_ERR\_CNT  
Reset

**TWAI\_TX\_ERR\_CNT** 发送错误计数，数值变化发生在发送状态下。 (RO | R/W)

## Register 33.29. TWAI\_RX\_MESSAGE\_CNT\_REG (0x0074)

The diagram shows a 32-bit register layout for TWAI\_RX\_MESSAGE\_CNT\_REG. The register is divided into two main sections: a 24-bit field for message counts and an 8-bit field for a reset value. The 24-bit field is labeled '(reserved)' and contains binary zeros. The 8-bit field is labeled 'TWAI\_RX\_MESSAGE\_COUNTER' and contains binary zeros. A 'Reset' button is located at the bottom right of the register area.

31		7	6	0
0	0	0	0	0

TWAI\_RX\_MESSAGE\_COUNTER  
Reset

**TWAI\_RX\_MESSAGE\_COUNTER** 表示接收 FIFO 中数据包的个数。 (RO)

## Register 33.30. TWAI\_INT\_ST\_REG (0x000C)

										TWAI_BUS_STATE_INT_ST	TWAI_BUS_ERR_INT_ST	TWAI_ARB_LOST_INT_ST	TWAI_ERR_PASSIVE_INT_ST	TWAI_OVERRUN_INT_ST	TWAI_ERR_WARN_INT_ST	TWAI_TX_INT_ST	TWAI_RX_INT_ST
										(reserved)	TWAI_ARB_LOST_INT_ST	TWAI_ERR_PASSIVE_INT_ST	TWAI_OVERRUN_INT_ST	TWAI_ERR_WARN_INT_ST	TWAI_TX_INT_ST	TWAI_RX_INT_ST	
31	9	8	7	6	5	4	3	2	1	0	0	0	0	0	0	0	Reset
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

TWAI\_RX\_INT\_ST TWAI\_RX\_INT 的屏蔽中断状态。 (RO)

TWAI\_TX\_INT\_ST TWAI\_TX\_INT 的屏蔽中断状态。 (RO)

TWAI\_ERR\_WARN\_INT\_ST TWAI\_ERR\_WARN\_INT 的屏蔽中断状态。 (RO)

TWAI\_ERR\_PASSIVE\_INT\_ST TWAI\_ERR\_PASSIVE\_INT 的屏蔽中断状态。 (RO)

TWAI\_ARB\_LOST\_INT\_ST TWAI\_ARB\_LOST\_INT 的屏蔽中断状态。 (RO)

TWAI\_BUS\_ERR\_INT\_ST TWAI\_BUS\_ERR\_INT 的屏蔽中断状态。 (RO)

TWAI\_BUS\_STATE\_INT\_ST TWAI\_BUS\_STATE\_INT 的屏蔽中断状态。 (RO)

## Register 33.31. TWAI\_INT\_ENA\_REG (0x0010)

										TWAI_BUS_STATE_INT_ENA	TWAI_BUS_ERR_INT_ENA	TWAI_ARB_LOST_INT_ENA	TWAI_ERR_PASSIVE_INT_ENA	TWAI_OVERRUN_INT_ENA	TWAI_ERR_WARN_INT_ENA	TWAI_TX_INT_ENA	TWAI_RX_INT_ENA
										(reserved)	TWAI_ARB_LOST_INT_ENA	TWAI_ERR_PASSIVE_INT_ENA	TWAI_OVERRUN_INT_ENA	TWAI_ERR_WARN_INT_ENA	TWAI_TX_INT_ENA	TWAI_RX_INT_ENA	
31	9	8	7	6	5	4	3	2	1	0	0	0	0	0	0	0	Reset
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	

TWAI\_RX\_INT\_ENA 置 1 使能接收中断。 (R/W)

TWAI\_TX\_INT\_ENA 置 1 使能发送中断。 (R/W)

TWAI\_ERR\_WARN\_INT\_ENA 置 1 使能错误报警中断。 (R/W)

TWAI\_OVERRUN\_INT\_ENA 置 1 使能数据溢出中断。 (R/W)

TWAI\_ERR\_PASSIVE\_INT\_ENA 置 1 使能被动错误中断。 (R/W)

TWAI\_ARB\_LOST\_INT\_ENA 置 1 使能仲裁丢失中断。 (R/W)

TWAI\_BUS\_ERR\_INT\_ENA 置 1 使能总线错误中断。 (R/W)

TWAI\_BUS\_STATE\_INT\_ENA 置 1 使能总线状态中断。 (R/W)

## 第 34 章

# SDIO 从机控制器 (SDIO)

## 34.1 概述

ESP32-C6 支持安全数字输入输出 (SDIO) 设备接口，符合 SDIO 规范 V2.00。主机 (host) 可以通过 SDIO 总线协议访问 ESP32-C6。

主机可以直接访问 ESP32-C6 SDIO 接口寄存器，或通过使用直接存储访问 (DMA) 引擎访问设备上的共享存储器，在保证性能的同时减少了处理器开销。

## 34.2 主要特性

SDIO 从机控制器具有以下特性：

- 符合 SDIO 物理层规范 V2.00 和 SDIO 规范 V2.00
- 支持 2 个 IO functions (除 function 0 外)
- 支持 SPI、1-bit SDIO 和 4-bit SDIO 传输模式
- 0 ~ 50 MHz 时钟范围
- 采样时钟沿或驱动时钟沿可配置
- 为信息交互设定的特定寄存器
- 支持 SDIO 中断机制
- 支持自动填充 SDIO 总线上的发送数据，同样支持自动丢弃 SDIO 总线上的填充数据
- 高达 512 字节的块大小
- 主机与从机 (slave) 间有中断向量可以相互中断对方
- 带有数据传输的 DMA
- 支持在保持连接的状态下进行休眠唤醒

## 34.3 结构描述

SDIO 从机的功能结构图如图 34.3-1 所示。




图 34.3-1. SDIO 从机功能结构图

上图中, Host (主机) 代表任一符合 SDIO 规范 V2.00 的主机设备。主机通过标准 SDIO 总线与作为 SDIO 从机的 ESP32-C6 互动。SDIO 设备接口模块通过直接提供 SDIO 接口寄存器并使能 DMA 操作来与主机通信, 实现高级性能总线 (AHB) 上的高速数据传输, 并且不需要 CPU 的参与。

## 34.4 协议标准

ESP32-C6 SDIO 从机控制器符合以下协议标准:

- 《SD 卡规范第一部分: 物理层规范, 版本 2.00》(SD Specifications Part1 Physical Layer Specification Version 2.00, 本章中简称为“物理层规范 V2.00”)
- 《SD 卡规范 E1 部分: SDIO 规范, 版本 2.00》(SD Specifications Part E1 SDIO Specification Version 2.00, January 30, 2007, 本章中简称为“SDIO 规范 V2.00”)

## 34.5 功能描述

### 34.5.1 物理总线

- 总线模式: 支持 SPI、1-bit SDIO 和 4-bit SDIO 传输模式。
- 总线信号: 标准 SDIO 规范 V2.00 的物理总线信号。SPI 传输模式主要包括 CS/DI/SCLK/DO/IRQ 信号; 1-bit SDIO 传输模式主要包括 CMD/CLK/DATA/IRQ 信号; 4-bit SDIO 传输模式主要包括 CMD/CLK/DAT[3:0]。
- 总线速度模式: 全速卡模式 0 ~ 50 MHz 时钟范围; 低速卡模式 0 ~ 400 kHz 时钟范围。
- IO functions: 除 function 0 外, 还支持 2 个 IO function。其中, function 0 只用于 CCCR/FBR/CIS 操作; function 1/2 可同时用于应用数据传输 (如 Wi-Fi 包和蓝牙包) 和访问 SLC Host 寄存器。

详见“物理层规范 V2.00”和“SDIO 规范 V2.00”。

### 34.5.2 支持命令

SDIO 从机控制器支持的主要数据传输命令为 IO\_RW\_DIRECT (CMD52) 和 IO\_RW\_EXTENDED (CMD53)。

命令 IO\_RW\_DIRECT (CMD52) 可以用来访问寄存器和传输数据，但通常只会用来访问寄存器。其组成如图 34.5-1 所示，各部分具体含义请查看 SDIO 规范 V2.00。

S	D	Command Index 110100b	R/W flag	Function Number	RAW flag	Stuff	Register Address	R/W flag	Write Data or Stuff Bits	CRC7	E
1	1	6	1	3	1	1	17	1	8	7	1

图 34.5-1. CMD52 内容

命令 IO\_RW\_EXTENDED (CMD53) 用来发起任意长度的包传输。其组成如图 34.5-2 所示，各部分具体含义请查看 SDIO 规范 V2.00。

S	D	Command Index 110101b	R/W flag	Function Number	Block Mode 1b	OP Code	Register Address	Byte/Block Count Roundup (Packet_length/Block_size)	9	CRC7	E
1	1	6	1	3	1	1	17	9	7	1	

图 34.5-2. CMD53 内容

### 34.5.3 I/O function 0 地址空间

I/O function 0 只用于卡通用控制寄存器 (CCCR)、功能基本寄存器 (FBR)、卡信息结构寄存器 (CIS) 的操作，它的地址空间如图 34.5-3 所示。I/O function 0 的地址空间是 SDIO 规范规定的，各部分具体含义请查看 SDIO 规范。




图 34.5-3. function 0 地址空间

CCCR、FBR、CIS 分别是 SDIO 协议规定的通用控制寄存器、各 function 的控制配置寄存器、以及有关版本、功耗、制造商等卡信息的状态寄存器。这些控制或配置寄存器对应的功能是可选的，其含义详见 SDIO 规范。ESP32-C6 SDIO 从机的 CCCR 设置如表 34.5-1 所示，FBR 设置如表 34.5-2 所示。

表 34.5-1. SDIO 从机的 CCCR 设置

地址	寄存器名称	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0			
0x00	CCCR/ SDIO Revision	通过 <a href="#">HINF_CFG_DATA1_REG</a> 中的 HINF_SDIO_VER[7:4] 设置读取值 (SDIO bit[3:0])				通过 <a href="#">HINF_CFG_DATA1_REG</a> 中的 HINF_SDIO_VER[3:0] 设置读取值 (CCCR bit[3:0])						
0x01	SD Specification Revision	0 (RFU)				通过 <a href="#">HINF_CFG_DATA1_REG</a> 中的 HINF_SDIO_VER[11:8] 设置读取值 (SD bit[3:0])						
0x02	I/O Enable	0 (IOE[7:3])				读/写 (IOE[2:1])		0 (RFU)				
0x03	I/O Ready	0 (IOR[7:3])				读 (IOR[2:1])		0 (RFU)				
0x04	Int Enable	0 (IEN[7:3])				读/写 (IEN[2:1])		读/写 (IENM)				
0x05	Int Pending	0 (INT[7:3])				读 (INT[2:1])		0 (RFU)				
0x06	I/O Abort	0 (RFU)			写 (RES)	写 (AS[2:0])						
0x07	Bus Interface Control	读/写 (CD Disable)	1 (SCSI)	读/写 (ECSI)	0 (RFU)			读/写 (Bus Width[1:0])				
0x08	Card Capability	0 (4BLS)	0 (LSC)	读/写 (E4MI)	1 (S4MI)	0 (SBS)	1 (SRW)	1 (SMB)	1 (SDC)			
0x09-0x0B	Common CIS Pointer	Address 0x09: 0x0; Address 0x0A: 0x10; Address 0x0B: 0x0 (Pointer to card's common CIS)										
0x0C	Bus Suspend	0 (RFU)				0 (BR)		0 (BS)				
0x0D	Function Select	0 (DF)	0 (RFU)			0 (FS[3:0])						
0x0E	Exec Flags	0 (EX[7:1])						0 (EXM)				
0x0F	Ready Flags	0 (RF[7:1])						0 (RFM)				
0x10-0x11	FNO Block Size	读/写 (支持范围 0 - 512) (I/O block size for Function 0)										
0x12	Power Control	0 (RFU)				读/写 (EMPC)		1 (SMPC)				
0x13	High-Speed	0 (RFU)				读/写 (EHS)		Note <sup>a</sup> (SHS)				

<sup>a</sup> 通过 [HINF\\_CFG\\_DATA1\\_REG](#) 中的 HINF\_HIGHSPEED\_ENABLE 设置读取值。

表 34.5-2. SDIO 从机的 FBR 设置

地址	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0x100	0 (Function 1 CSA enable)	0 (Function 1 supports CSA)		0 (RFU)				0 (Function 1 Standard SDIO Function interface code)
0x101					0			(Function 1 Extended standard SDIO Function interface code)
0x102					0 (RFU)		读/写 (EPS)	0 (SPS)
0x109-0x10B								Address 0x109: 0x0; Address 0x10A: 0x11; Address 0x10B: 0x0 (Pointer to Function 1 CIS)
0x110-0x111						读/写 (支持范围 0 - 512) (I/O block size for Function 1)		
0x200	0 (Function 2 CSA enable)	0 (Function 2 supports CSA)		0 (RFU)				0x2 (Function 2 Standard SDIO Function interface code)
0x201					0			(Function 2 Extended standard SDIO Function interface code)
0x202					0 (RFU)		读/写 (EPS)	0 (SPS)
0x209-0x20B								Address 0x209: 0x0; Address 0x20A: 0x12; Address 0x20B: 0x0 (Pointer to Function 2 CIS)
0x210-0x211						读/写 (支持范围 0 - 512) (I/O block size for Function 2)		

### 34.5.4 I/O function 1/2 地址空间

I/O function 1 和 2 的功能与权限完全相同，二者可同时或独立传输应用数据（例如 Wi-Fi 包和蓝牙包），都可以传输固定地址包和递增地址包。function 1 和 2 还可以访问同一组 SLC Host 寄存器，它们的地址空间如图 34.5-4 所示。主机可通过 I/O function 1 和 2 访问图中的所有地址段。




图 34.5-4. function 1/2 地址空间

#### 34.5.4.1 访问 SLC HOST 寄存器空间

为了方便主机与从机之间的信息交互，主机可以通过 I/O function 1/2 访问从机中的特定寄存器。这些寄存器在 0x40 – 0x3FF 的连续地址段内，主机访问时只需将 CMD52 或 CMD53 中的寄存器地址设置为对应寄存器地址的低 10 位。主机可以使用 CMD53 同时访问多个寄存器，提高了数据传输的速率。

SLCHOST\_CONF\_W0\_REG 到 SLCHOST\_CONF\_W15\_REG 共有 52 个字节的区域可供主机和从机任意访问和修改，方便了主机与从机之间的信息交互。

主机与从机侧的软件可以同时访问 SLC Host 寄存器空间，因此需要用户设计上层机制保证主机与从机侧的软件不会同时访问相同的寄存器地址，避免两侧同时访问同一寄存器字段而造成的错误。

#### 34.5.4.2 使用递增地址传输包

主机使用地址 0x400 - 0x1F7FF 连续传输多个应用数据包（如 Wi-Fi 包）时，CMD53 中的地址字段应设置为递增模式，OP Code 字段应固定为 1。

例如：主机希望使用 CMD53，从起始地址 0x500 开始，传输 3 个数据块。那么主机应该将 CMD53 中的字段 Block Mode 设为 1，表示以数据块为单位进行数据传输；将字段 OP Code 设为 1，表示递增地址模式；将 Register Address 字段设为 0x500，表示起始地址为 0x500；将字段 Byte/Block Count 设为 0x3，表示传输 3 个数据块；其余字段依据 SDIO 规范设置。

主机与从机间通过 CMD53 传输数据包时，从机会判定当前数据包的有效数据是否结束，从而进行无效数据的填充与丢弃。数据填充与丢弃机制详见 [34.5.5.3](#) 所述。

#### 34.5.4.3 使用固定地址传输包

主机使用地址 0x0 传输应用数据包（如蓝牙包）时，CMD53 中的地址字段和 OP Code 字段应固定为 0。

例如：主机希望使用 CMD53，从固定地址 0x0，传输 3 个数据块。那么主机应该将 CMD53 中的字段 Block Mode 设为 1，表示以数据块为单位进行数据传输；将字段 OP Code 设为 0，表示固定地址模式；将 Register Address 字段设为 0x0，表示固定地址为 0x0；将字段 Byte/Block Count 设为 0x3，表示传输 3 个数据块；其余字段依据 SDIO 规范设置。

主机与从机间通过 CMD53 传输数据包时，从机会判定当前数据包的有效数据是否结束，从而进行无效数据的填充与丢弃。数据填充与丢弃机制详见 [34.5.5.3](#) 所述。

### 34.5.5 DMA

SDIO 从机有一个专门的 DMA 用于从系统存储 (RAM) 空间获取或存储传输数据，如图 [34.3-1](#) 所示，DMA 通过 AHB 访问 RAM。SDIO 从机控制器有权限访问的 RAM 空间详见章节 [5 系统和存储器](#)。SDIO 从机控制器一次传

输出可以访问的存储地址范围，可以通过配置 SCL 寄存器中的 \*SHAREMEM\*\_REG 相关字段控制，详见 34.8 节所述。

DMA 有 2 个通道，SLC0 和 SLC1，传输固定地址包时，会通过 DMA 的 SLC1 通道完成；传输递增地址包时，会通过 DMA 的 SLC0 通道完成。为了用户使用上的方便，SDIO 从机提供了 function 1/2 用于数据传输，I/O function 1/2 的地址范围详见 34.5.4 节所述。建议通过 function 1 传输递增地址包，使用 DMA 的 SLC0 通道；通过 function 2 传输固定地址包，使用 DMA 的 SLC1 通道。

DMA 通过 AHB 访问 RAM，可以通过配置 SDIO\_SLCCONFO\_REG 和 SDIO\_SLC\_BURST\_LEN\_REG 中的相关字段，设置 AHB 接口是否可以使用 Burst 操作，以及可以使用的 Burst 操作类型，详见 34.8 节所述。

### 34.5.5.1 链表

从机软件可以通过挂载链表的方式来使用 DMA 引擎。DMA 根据 RX（从机到主机）链表中的内容将相应 RAM 中的数据发送出去，也可根据 TX（主机到从机）链表中的内容将接收的数据存入指定 RAM 地址空间。每张链表由若干个描述符组成。




图 34.5-5. SDIO 从机 DMA 链表描述符结构

TX 链表描述符与 RX 链表描述符结构相同，图 34.5-5 所示为描述符的结构图，一个描述符由 3 个字组成。每一字段的意义如下：

- owner (DW0)[31]: 表示当前描述符对应的 buffer 允许的操作者。
  - 0: 允许的操作者为 CPU；
  - 1: 允许的操作者为 DMA 引擎。
 从机软件创建描述符时应将该字段置为 1；使能 DMA 回写权限并且 DMA 使用完对应 buffer 后，会将该字段清 0。
- eof (DW0)[30]: 表示数据包结束标志。
  - 0: 当前描述符不是数据包的最后一个描述符；
  - 1: 当前描述符为数据包的最后一个描述符。
 主机向从机发送包，从机软件创建描述符时应将该字段置为 0，DMA 会在一个包结束时将对应描述符的该字段置 1；主机从从机接收包，从机软件创建描述符时根据包结束情况进行设置。
- reserved (DW0)[29:28]: reserved。
 

从机软件需将该字段设置为 0x0。
- length (DW0)[27:14]: 表示当前描述符对应的 buffer 中的有效字节数。DMA 引擎从 buffer 中读取数据时表示能够读取的字节数；DMA 引擎向 buffer 中存储数据时表示已存数据的字节数。
 

主机向从机发送包，从机软件创建描述符时应将该字段置为 0x0，DMA 会在对应 buffer 使用完后回写该字段；主机从从机接收包，从机软件创建描述符时应将该字段置为对应 buffer 中能够读取的字节数。
- size (DW0)[13:0]: 表示当前描述符对应的 buffer 的大小，单位为字节。
 

从机软件创建描述符时设置。

**注意：**大小必须字对齐。

- buffer address pointer (DW1): buffer 地址指针。  
从机软件创建描述符时设置。  
**注意：**地址必须字对齐。
- next descriptor address (DW2): 下一个描述符的地址。下一个描述符不存在时，该值为 0。  
从机软件创建描述符时设置。

DMA 回写链表描述符字段详见 34.5.5.2 所述。

从机软件可以将多个描述符通过 next descriptor address (DW2) 字段组成链表，SDIO 从机 DMA 链表如图 34.5-6 所示：




图 34.5-6. SDIO 从机 DMA 链表

为了更清晰的理解链表和 eof 位，举例如下：假设从机侧软件构造了链表，包含 3 个描述符。描述符 0 指向的数据大小为 500 字节，eof 位为 0；描述符 1 指向的数据大小为 200 字节，eof 位为 1；描述符 2 指向的数据大小为 200 字节，eof 位为 1。若第 1 个 CMD53 命令要求读取 400 字节的数据，则 DMA 会将描述符 0 指向的前 400 字节数据发送给主机。若第 2 个 CMD53 命令要求读取 400 字节的数据，则 DMA 会先将描述符 0 指向的后 100 字节剩余数据发送给主机；之后再将描述符 1 指向的 200 字节数据发送给主机；之后由于描述符 1 的 eof 位为 1，DMA 判定当前命令的有效数据结束，从而向主机发送 100 字节的无效数据 0x0。若第 3 个 CMD53 命令要求读取 400 字节的数据，则 DMA 会先将描述符 2 指向的 200 字节数据发送给主机；之后由于描述符 2 的 eof 位为 1，DMA 判定当前命令的有效数据结束，从而向主机发送 200 字节的无效数据 0x0。

### 34.5.5.2 链表回写

主机向从机发送包的过程中，当一个链表描述符指定的 buffer 被写满，或者一个包传输结束时，DMA 引擎需要跳到下一个描述符来存储后续的数据。在跳转之前，DMA 会对当前的描述符进行回写。DMA 可以回写描述符的 DWO，将 eof 和 length 位写入最新的值，owner 位的值由 [SDIO\\_SLCCONFO\\_REG](#) 中的 SDIO\_SLC0/1\_TX\_LOOP\_TEST 决定。

主机从从机接收包的过程中，当一个链表描述符指定的 buffer 被读空时，DMA 引擎需要跳到下一个描述符来读取后续的数据。在此之前，从机侧软件可将 [SDIO\\_SLCCONFO\\_REG](#) 中的 SDIO\_SLC0/1\_RX\_AUTO\_WRBACK 置 1，DMA 会对当前的描述符进行回写。可以回写描述符的 DWO，将 owner 位写入最新的值，owner 位的值由 [SDIO\\_SLCCONFO\\_REG](#) 中的 SDIO\_SLC0/1\_RX\_LOOP\_TEST 决定，而其他位的值保持不变。

相关寄存器字段详见 34.8 节所述。

### 34.5.3 数据填充与丢弃

为了实现块传输，主机和从机都需要将 SDIO 总线上发送的数据填充为整个块。从机在发包时会自动填充数据，在收包时自动丢弃填充数据。

- 主机向从机通过 CMD53 发送数据包时，当数据量达到数据包长度时，SDIO 从机判定当前数据包有效数据结束。此时 DMA 会回写当前链表描述符，将当前描述符的 eof 位置 1，并产生 [SLCO/1\\_TX\\_SUC\\_EOF\\_INT](#) 中断。判定有效数据结束后，当前数据包的剩余数据会被认为是无效数据，不再经 DMA 收入 buffer。直至下一个 CMD53，从机才会重新开始将数据接收进入下一个 buffer。
  - 对于递增地址包，从机判断有效数据是由地址决定的，当数据地址大于等于 0x1F800 后会被判定为无效数据从而丢弃。因此，主机应将 CMD53 起始地址字段设为 0x1F800 - Packet\_length (Packet\_length 的单位是字节)。递增地址包在 SDIO 总线上的数据流如图 34.5-7 所示。




图 34.5-7. 主机向从机发送递增地址包的数据流

- 对于固定地址包，从机使用数据包的前 3 个字节作为包长度（包长度包括前 3 个字节，并且前 3 个字节也会被存入链表指定的 buffer 中），当收到的数据长度达到包长度后，之后的数据会被认为是无效数据而丢弃。
- 主机从从机通过 CMD53 获取数据包（包括递增地址包和固定地址包）时，当 DMA 读取到某个 buffer 的最后一个字节，且 DMA 链表描述符的 eof 位为 1 时，SDIO 从机会认为当前包的有效数据结束。此时 DMA 会回写当前描述符，并产生 [SLCO/1\\_RX\\_EOF\\_INT](#) 中断。判定有效数据结束后，当前数据包的剩余数据会被无效数据 0x0 填充，不再经 DMA 从 buffer 读取。直至下一个 CMD53，从机才会重新开始经 DMA 从 buffer 读取数据。

**注意：** 主机从从机获取数据包时，无论递增地址包和固定地址包都使用 DMA 链表描述符的 eof 位作为数据结束的判断依据，而不是地址 0x1F800。因此，主机下发多个 CMD53 获取多个数据包，只要 DMA 没有遇到描述符 eof 位为 1，就会按照链表对应的 buffer 顺序依次获取数据，依次传输给主机；当 DMA 遇到描述符 eof 位为 1 时，会从对应的 buffer 中取完数据，然后添加无效数据完成当前 CMD53 命令，下一个 CMD53 命令将会使用下一个描述符指向的 buffer 数据。

### 34.5.6 SDIO 总线时序

主机与从机间是通过 PCB 走线连接，所以延迟大。为了保证总线上时序正确，从机支持调整 SDIO 总线输入的采样时钟沿和输出的驱动时钟沿。

当从主机来的数据变化的时刻靠近时钟的上升沿时，从机会选择时钟的下降沿进行采样。采样时序图如图 34.5-8 所示：




图 34.5-8. 采样时序图

从机管脚采样沿默认由 MTMS (GPIO4) strapping 值决定，但通过配置 [SLCHOST\\_CONF\\_REG](#) 寄存器可以强制决定模式（优先级从高到低）：(1) 置位 SLCHOST\_FRC\_POS\_SAMP，对应管脚强制上升沿采样；(2) 置位 SLCHOST\_FRC\_NEG\_SAMP，对应管脚强制下降沿采样。

SLCHOST\_FRC\_POS\_SAMP 和 SLCHOST\_FRC\_NEG\_SAMP 的位宽均为 5 bit，5 个 bit 分别对应 CMD 线和 4 个 DATA 线 (0-3)。置位这两个域使得从机对相应的线在时钟上升沿或下降沿上进行采样。

从机还可以选择时钟的上升沿还是下降沿对数据输出线进行驱动，以适应不同的延迟。时序图如图 34.5-9 所示：




图 34.5-9. 输出时序图

从机管脚输出沿默认由 MTDI (GPIO5) strapping 值决定，但通过配置以下寄存器可以强制决定模式（优先级从高到低）：(1) 置位 [SLCHOST\\_CONF\\_REG](#) 中的 SLCHOST\_FRC\_SDIO11，对应管脚强制下降沿输出；(2) 置位 [SLCHOST\\_CONF\\_REG](#) 中的 SLCHOST\_FRC\_SDIO22，对应管脚强制上升沿输出；(3) 置位 [HINF\\_CFG\\_DATA1\\_REG](#) 中的 HINF\_HIGHSPEED\_ENABLE 和 [SLCHOST\\_CONF\\_REG](#) 中的 SLCHOST\_HSPEED\_CON\_EN 后，主机通过配置 CCCR 中的 EHS (Enable High-Speed) 为 1 强制上升沿输出。

SLCHOST\_FRC\_SDIO11 和 SLCHOST\_FRC\_SDIO22 的位宽均为 5 bit，5 个 bit 分别对应 CMD 线和 4 个 DATA 线 (0-3)。置位这两个域使得从机在时钟下降沿或上升沿上对相应的线进行驱动。

**关于优先级的说明：**无论输入还是输出，strapping 管脚的配置也被包含在优先级范围内（优先级最低）。每一级有效的前提是比它高的优先级都不生效。例如 MTMS (GPIO4) strapping 的配置决定对应管脚的采样沿，生效的前提是 SLCHOST\_FRC\_POS\_SAMP 没有置 1，SLCHOST\_FRC\_NEG\_SAMP 也没有置 1。

## 34.6 中断

主机和从机间可以通过配置中断向量灵活地中断对方。主机和从机 DMA 每个 SLC 通道之间各有 8 个中断向量可用于中断对方。在配置中断向量寄存器后就会向对方发送中断（配置相应的中断使能寄存器）。

### 34.6.1 主机侧中断

- `SLCHOST_SLC0/1_RX_NEW_PACKET_INT`：SDIO Slave 有数据包需要向主机发送。以下任意一种情况可触发该中断：
  - 软件配置 `SDIO_SLC0RX_LINK_REG` 或 `SDIO_SLC1RX_LINK_REG` 中的 `SDIO_SLC0/1_RXLINK_START` 字段启动 DMA 时
  - DMA 处理完 `eof` 字段为 1 的 RX 链表描述符，之后又有新的 RX 链表描述符时
  - 数据包需要重传时
- `SLCHOST_SLC0/1_TX_OVF_INT`：从机 TX buffer 溢出中断
- `SLCHOST_SLC0/1_RX_UDF_INT`：从机 RX buffer 下溢中断
- `SLCHOST_SLC0/1_TOHOST_BITn_INT` (*n*: 0 ~ 7)：从机中断主机

### 34.6.2 从机侧中断

- `SLCO/1_RX_DSCR_ERR_INT`：从机 RX 链表描述符错误中断
- `SLCO/1_TX_DSCR_ERR_INT`：从机 TX 链表描述符错误中断
- `SLCO/1_RX_EOF_INT`：从机 RX 操作完成中断
- `SLCO/1_RX_DONE_INT`：单个 buffer 由从机 RX 完成的中断
- `SLCO/1_TX_SUC_EOF_INT`：从机 TX 操作完成中断
- `SLCO/1_TX_DONE_INT`：单个 buffer 在从机 TX 操作时填满了的中断
- `SLCO/1_TX_OVF_INT`：从机 TX buffer 溢出中断
- `SLCO/1_RX_UDF_INT`：从机 RX buffer 下溢中断
- `SLCO/1_TX_START_INT`：从机 TX 操作开始中断
- `SLCO/1_RX_START_INT`：从机 RX 操作开始中断
- `SLC_FRHOST_BITn_INT` (*n*: 0 ~ 15)：主机中断从机，其中中断向量 Bit[7:0] 通过 DMA SLC0 通道处理中断，中断向量 Bit[15:8] 通过 DMA SLC1 通道处理中断

## 34.7 包的发送和接收流程

SDIO 主机与从机间的包传输需要两者按照特定的流程配合完成。在基于 SDIO 规范协议的基础上，ESP32-C6 针对 Wi-Fi/蓝牙等更高抽象层次的数据传输应用场景，需要额外遵循如下特定的数据传输过程。

### 34.7.1 从机向主机发送包

包的发送是由从机发起，通过中断来通知主机（中断实现方式参看 SDIO 协议）。主机从从机读取相关信息后发起 SDIO 总线传输。整个流程如图 34.7-1 所示：




图 34.7-1. 从机向主机发送包的流程

1. 从机 CPU 根据传输数据包的具体情况，构建链表。更多关于构建链表的信息请参考 [34.5.5.1 小节](#)。
2. 从机 CPU 通过寄存器 [SDIO\\_SLC0\\_LEN\\_CONF\\_REG](#) 向主机更新要发送的数据长度信息。
3. 从机 CPU 启动 DMA。需要先将链表第一个描述符的 32 位地址写到寄存器 [SDIO\\_SLC0X\\_LINK\\_ADDR\\_REG](#) 或 [SDIO\\_SLC1RX\\_LINK\\_ADDR\\_REG](#) 中，再配置 [SDIO\\_SLC0X\\_LINK\\_REG](#) 或 [SDIO\\_SLC1RX\\_LINK\\_REG](#) 的 [SDIO\\_SLC0/1\\_RXLINK\\_START](#) 字段来启动 DMA。更多关于 DMA 的信请参考 [34.5.5 小节](#)。
4. 从机 DMA 向主机发送中断。
5. 主机收到中断后，通过访问 [SLCHOST\\_SLC0HOST\\_INT\\_ST\\_REG](#)、[SLCHOST\\_SLC1HOST\\_INT\\_ST\\_REG](#) 和 [SLCHOST\\_PKT\\_LEN\\_REG](#) 这 3 个寄存器从从机读取相关信息。
  - [SLCHOST\\_SLC0/1HOST\\_INT\\_ST\\_REG](#): 中断状态寄存器，其中 bit [SLCHOST\\_SLC0/1\\_RX\\_NEW\\_PACKET\\_INT\\_ST](#) 为 1 表明中断的原因是从机发包。
  - [SLCHOST\\_PKT\\_LEN\\_REG](#): 从机发送包长度累加寄存器，主机用本次读取值减去上次读取值就可以得到本次发送包的长度。
6. 主机通过 CMD52 命令清除中断。

7. 主机通过 CMD53 命令从从机处获取数据包。数据传输过程中，当从机判定当前包的有效数据结束时，之后的数据会使用无效数据 0x0 填充。关于从机如何判定有效数据结束的信息，请参考 34.5.5.3 小节。
8. 数据包发送完成后，从机 DMA 会向 CPU 发送中断，这时 CPU 可以回收 buffer。

**注意：**

- 不建议链表中 eof 位全设置为 0。如果链表中没有设置 eof 位为 1，DMA 可能会将下一个包的数据发送给当前命令，造成错误。若链表不含 eof 位为 1 的描述符，Slave 侧软件应该负责填充数据，将每个数据包的长度对齐到数据块的大小，避免 DMA 将下一个包的数据发送给当前命令。Host 发送 CMD53 读取数据时应该准确控制每个包的数据块个数，避免多取或少取数据，同时 Host 应该有识别填充数据的能力。
- 建议用户一个 CMD53 命令只传输一个数据包，每个数据包只使用一个链表，避免复杂传输造成未知异常。
- 不建议通过一个链表发送多个数据包，Host 及软件可能很难对数据包进行分割。如果软件希望通过一个链表发送多个数据包，应该在构造链表时通过 eof 字段对数据包进行分割，方便 DMA 根据链表对不同的数据包做数据填充（建议每个数据包的长度都要对齐到数据块的大小，可以避免 DMA 填充数据），同时 Host 应该有识别填充数据的能力。

### 34.7.2 从机从主机接收包

包的接收是由主机发起，从机通过 DMA 接收数据并存储到 RAM 中，传输完成后通过中断通知 CPU 进行数据处理。整个流程如图 34.7-2 所示：




图 34.7-2. 从机从主机接收包的流程

主机通过访问寄存器 `SLCHOST_SLC0HOST_TOKEN_RDATA_REG` 或 `SLCHOST_SLC1HOST_TOKEN_RDATA_REG` 获取从机侧可用于接收包的 buffer 数。从机侧的 CPU 要在准备好用于接收包的 DMA 链表后更新这个值。

`SLCHOST_HOSTSLHOST_SLC0_TOKEN1` 或 `SLCHOST_HOSTSLHOST_SLC1_TOKEN1` 存放可用 buffer 的累计值。主机通过该字段的值减去已用掉的 buffer 数就得到了当前可用的 buffer 数。当 buffer 不够用时，主机需要通过不停地访问该寄存器直到 buffer 够用为止。

主机通过 CMD53 命令向从机发送数据包的过程中，当一个 DMA 链表描述符指定的区域被写满，或者一个包传输结束时，DMA 便会跳到下一个描述符来存储后续的数据。从机判定当前数据包有效数据结束时，会丢弃当前包的无效填充数据，DMA 会将当前的描述符 eof 位回写为 1，并产生 `SLC0/1_TX_SUC_EOF_INT` 中断。

DMA 功能、链表、以及数据丢弃详见 [34.5.5 小节所述](#)。

为了保证有充足的 buffer 来接收包，从机的 CPU 必须不停地在接收链表上挂载 buffer。挂载的流程如图 34.7-3 所示。




图 34.7-3. 从机 CPU 挂载 buffer 的流程

CPU 首先需要将新的 buffer 组成链表并且挂载在 DMA 正在使用的链表结尾。

然后，CPU 需要通知 DMA 链表已更新，可以通过置位 `SDIO_SLC0_TXLINK_RESTART` 或 `SDIO_SLC1_TXLINK_RESTART` 字段来实现。注意，CPU 在首次启动 DMA 用于收包时需置位 `SDIO_SLC0_TXLINK_START` 或 `SDIO_SLC1_TXLINK_START` 字段。

**RESTART 字段说明：** DMA RESTART 只适用于 2 种情况：

- 配置相关寄存器中的 \*\_STOP 字段暂停了 DMA 的工作，之后可以通过配置 \*\_RESTART 字段使 DMA 继续工作
- 因为缺乏链表描述符导致 DMA 暂停工作，补充描述符后可以通过配置 \*\_RESTART 字段使 DMA 继续工作。

最后，CPU 通过配置 `SDIO_SLC0TOKEN1_REG` 或 `SDIO_SLC1TOKEN1_REG` 寄存器更新可用的 buffer。

## 34.8 寄存器列表

本小节的所有地址均为相对于 SDIO 从机控制器基地址的地址偏移量（相对地址），具体基址请见章节 5 系统和存储器 中的表 5.3-2。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

### 34.8.1 HINF 寄存器列表

名称	描述	地址偏移	访问
<b>配置寄存器</b>			
HINF_CFG_DATA0_REG	SDIO CIS 配置	0x0000	R/W
HINF_CFG_DATA1_REG	SDIO 配置	0x0004	R/W
HINF_CFG_DATA7_REG	SDIO 配置	0x001C	varies
HINF_CIS_CONF_W $n$ _REG( $n$ : 0-7)	SDIO CIS 配置	0x0020+0x4* $n$	R/W
HINF_CFG_DATA16_REG	SDIO CIS 配置	0x0040	R/W
<b>Status registers</b>			
HINF_CONF_STATUS_REG	SDIO CIS function 0 config0 状态	0x0054	RO

### 34.8.2 SLC 寄存器列表

名称	描述	地址	访问
<b>配置寄存器</b>			
SDIO_SLCCONFO_REG	DMA 配置	0x0000	R/W
SDIO_SLCORX_LINK_REG	SCLO RX 链表配置	0x003C	varies
SDIO_SLCORX_LINK_ADDR_REG	SCLO RX 链表地址	0x0040	R/W
SDIO_SLCOTX_LINK_REG	SCLO TX 链表配置	0x0044	varies
SDIO_SLCOTX_LINK_ADDR_REG	SCLO RX 链表地址	0x0048	R/W
SDIO_SLC1RX_LINK_REG	SCL1 RX 链表配置	0x004C	varies
SDIO_SLC1RX_LINK_ADDR_REG	SCL1 RX 链表地址	0x0050	R/W
SDIO_SLC1TX_LINK_REG	SCL1 TX 链表配置	0x0054	varies
SDIO_SLC1TX_LINK_ADDR_REG	SCL1 TX 链表地址	0x0058	R/W
SDIO_SLCOTOKEN1_REG	SLCO 接收 buffer 配置	0x0064	varies
SDIO_SLC1TOKEN1_REG	SLC1 接收 buffer 配置	0x006C	varies
SDIO_SLCCONF1_REG	DMA 配置	0x0070	R/W
SDIO_SLC_RX_DSCR_CONF_REG	DMA slave 到主机配置寄存器	0x00A8	R/W
SDIO_SLCO_LEN_CONF_REG	传输包长度控制	0x00F4	varies
SDIO_SLCO_TX_SHAREMEM_START_REG	SLCO AHB TX 地址范围起始边界	0x0154	R/W
SDIO_SLCO_TX_SHAREMEM_END_REG	SLCO AHB TX 地址范围结束边界	0x0158	R/W
SDIO_SLCO_RX_SHAREMEM_START_REG	SLCO AHB RX 地址范围起始边界	0x015C	R/W
SDIO_SLCO_RX_SHAREMEM_END_REG	SLCO AHB RX 地址范围结束边界	0x0160	R/W
SDIO_SLC1_TX_SHAREMEM_START_REG	SLC1 AHB TX 地址范围起始边界	0x0164	R/W
SDIO_SLC1_TX_SHAREMEM_END_REG	SLC1 AHB TX 地址范围结束边界	0x0168	R/W

名称	描述	地址	访问
SDIO_SLC1_RX_SHAREMEM_START_REG	SLC1 AHB RX 地址范围起始边界	0x016C	R/W
SDIO_SLC1_RX_SHAREMEM_END_REG	SLC1 AHB RX 地址范围结束边界	0x0170	R/W
SDIO_SLC_BURST_LEN_REG	DMA AHB burst type 配置	0x017C	R/W
<b>中断寄存器</b>			
SDIO_SLCOINT_RAW_REG	SLCO 到从机原始中断状态	0x0004	varies
SDIO_SLCOINT_ST_REG	SLCO 到从机屏蔽中断状态	0x0008	RO
SDIO_SLCOINT_ENA_REG	SLCO 到从机中断使能	0x000C	R/W
SDIO_SLCOINT_CLR_REG	SLCO 到从机中断清除	0x0010	WT
SDIO_SLC1INT_RAW_REG	SLC1 到从机原始中断状态	0x0014	varies
SDIO_SLC1INT_CLR_REG	SLC1 到从机中断清除	0x0020	WT
SDIO_SLCINTVEC_TOHOST_REG	从机到主机中断向量设置	0x005C	WT
SDIO_SLC1INT_ST1_REG	SLC1 到从机屏蔽中断状态	0x014C	RO
SDIO_SLC1INT_ENA1_REG	SLC1 到从机中断使能	0x0150	R/W
<b>状态寄存器</b>			
SDIO_SLC0_LENGTH_REG	传输包长度	0x00F8	RO

### 34.8.3 SLC Host 寄存器列表

名称	描述	地址	访问
<b>配置寄存器</b>			
SLCHOST_CONF_REG	沿配置	0x01F0	R/W
<b>中断寄存器</b>			
SLCHOST_SLC0HOST_INT_RAW_REG	SLCO 中断主机的原始中断状态	0x0050	varies
SLCHOST_SLC1HOST_INT_RAW_REG	SLC1 中断主机的原始中断状态	0x0054	varies
SLCHOST_SLC0HOST_INT_ST_REG	SLCO 中断主机的屏蔽中断状态	0x0058	RO
SLCHOST_SLC1HOST_INT_ST_REG	SLC1 中断主机的屏蔽中断状态	0x005C	RO
SLCHOST_CONF_W7_REG	主机中断从机的中断向量集	0x008C	R/W
SLCHOST_SLC0HOST_INT_CLR_REG	SLCO 中断主机的中断清除	0x00D4	WT
SLCHOST_SLC1HOST_INT_CLR_REG	SLC1 中断主机的中断清除	0x00D8	WT
SLCHOST_SLC0HOST_FUNC1_INT_ENA_REG	SLCO 中断主机的中断使能	0x00DC	R/W
SLCHOST_SLC1HOST_FUNC1_INT_ENA_REG	SLC1 中断主机的中断清除	0x00E0	R/W
<b>状态寄存器</b>			
SLCHOST_SLC0HOST_TOKEN_RDATA_REG	SLCO 接收 buffer 的累计值	0x0044	RO
SLCHOST_PKT_LEN_REG	传输数据包的长度	0x0060	RO
SLCHOST_SLC1HOST_TOKEN_RDATA_REG	SCL1 接收 buffer 的累计值	0x00C4	RO
<b>通信寄存器</b>			
SLCHOST_CONF_Wn_REG( <i>n</i> : 0-2)	主机从机通信寄存器	0x006C+0x4* <i>n</i>	R/W
SLCHOST_CONF_W3_REG	主机从机通信寄存器	0x0078	R/W
SLCHOST_CONF_W4_REG	主机从机通信寄存器	0x007C	R/W
SLCHOST_CONF_W6_REG	主机从机通信寄存器	0x0088	R/W
SLCHOST_CONF_Wn_REG( <i>n</i> : 8-15)	主机从机通信寄存器	0x009C+0x4*( <i>n</i> -8)	R/W

## 34.9 寄存器

本小节的所有地址均为相对于 SDIO 从机控制器基地址的地址偏移量（相对地址），具体基址请见章节 5 系统和存储器 中的表 5.3-2。

### 34.9.1 HINF 寄存器

Register 34.1. HINF\_CFG\_DATA0\_REG (0x0000)

The diagram shows the bit field layout of the HINF\_CFG\_DATA0\_REG register. It consists of two main sections: 'HINF\_USER\_ID\_FN1' (labeled at the top left) and 'HINF\_DEVICE\_ID\_FN1' (labeled at the top right). The register is 32 bits wide, divided into four bytes. The first byte (bits 31-16) is labeled 'HINF\_USER\_ID\_FN1'. The second byte (bits 15-0) is labeled 'HINF\_DEVICE\_ID\_FN1'. The third byte contains the value '0x6666'. The fourth byte contains the label 'Reset'.

31	16	15	0
0x92		0x6666	Reset

**HINF\_DEVICE\_ID\_FN1** 配置 function 1 在 SDIO CIS 寄存器中 device ID 字段的值。 (R/W)

**HINF\_USER\_ID\_FN1** 配置 function 1 在 SDIO CIS 寄存器中 user ID 字段的值。 (R/W)

## Register 34.2. HINF\_CFG\_DATA1\_REG (0x0004)

31	25	24	23													12	11	10	9	8	7	6	5	4	3	2	1	0
0	0			0x232												0	0	0	0	0	0	0	1	0	0	0	1	

Reset

**HINF\_SDIO\_IOREADY1** 配置 SDIO CCCR 寄存器中 IOR1 字段，以及 CIS 寄存器中 function 1 ready 字段的值。

0: function 1 未准备就绪

1: function 1 已准备就绪

详情请参考 SDIO 规范。

(R/W)

**HINF\_HIGHSPEED\_ENABLE** 配置是否支持 SDIO CCCR 寄存器中 SHS 字段的值。

0: 不支持高速模式

1: 支持高速模式

详情请参考 SDIO 规范。

(R/W)

**HINF\_HIGHSPEED\_MODE** 表示 SDIO CCCR 寄存器中 EHS 字段的值。

0: 未使能

1: 使能

详情请参考 SDIO 规范。

(RO)

**HINF\_SDIO\_CD\_ENABLE** 配置是否使能 SDIO 卡检测。

0: 不使能

1: 使能

(R/W)

**HINF\_SDIO\_IOREADY2** 配置 CCCR 寄存器中的 IOR2 字段，以及 CIS 寄存器中的 function 2 ready 字段的值。

0: function 2 未准备就绪

1: function 2 已准备就绪

详情请参考 SDIO 规范。

(R/W)

**HINF\_IOENABLE2** 表示 SDIO CCCR 寄存器中的 IOE2 是否使能。

0: function 2 未使能

1: function 2 已使能

详情请参考 SDIO 规范。

(RO)

见下页……

## Register 34.2. HINF\_CFG\_DATA1\_REG (0x0004)

[接上页……](#)**HINF\_CD\_DISABLE** 表示 SDIO CCCR 寄存器中的 CD 是否禁用。

0: 未禁用

1: 禁用

详情请参考 SDIO 规范。

(RO)

**HINF\_FUNC1\_EPS** 表示 SDIO FBR 寄存器中 function 1 的 EPS 字段的值。

0: function 1 运行在高电流模式下

1: function 1 运行在低电流模式下

详情请参考 SDIO 规范。

(RO)

**HINF\_EMP** 表示 SDIO CCCR 寄存器中 EMPC 字段的值。

0: 主机功耗控制未使能

1: 主机功耗控制已使能

详情请参考 SDIO 规范。

(RO)

**HINF\_IOENABLE1** 表示 SDIO CCCR 寄存器中 IOE1 字段的值。

0: function 1 未使能

1: function 1 已使能

详情请参考 SDIO 规范。

(RO)

**HINF\_SDIO\_VER** 配置 SDIO CCCR 中 SD bit[3:0]、SDIO bit[3:0]、CCCR bit[3:0] 的值。

HINF\_SDIO\_VER[11:8] 映射至 SD bit[3:0]

HINF\_SDIO\_VER[7:4] 映射至 SDIO bit[3:0]

HINF\_SDIO\_VER[3:0] 映射至 CCCR bit[3:0]

详情请参考 SDIO 规范。

(R/W)

**HINF\_FUNC2\_EPS** 表示 SDIO FBR 寄存器中 function 2 的 EPS 字段的值。

0: function 2 运行在高电流模式下

1: function 2 运行在低电流模式下

详情请参考 SDIO 规范。

(RO)

## Register 34.3. HINF\_CFG\_DATA7\_REG (0x001C)

Register 34.3. HINF_CFG_DATA7_REG (0x001C)									
(reserved)	HINF_SDIO_WAKEUP_CLR	(reserved)	HINF_ESDIO_DATA1_INT_EN	(reserved)	HINF_SDIO_RST	HINF_CHIP_STATE	HINF_PIN_STATE		
31	30	29	20	19	18	17	16	15	8
0	0	0x238	0	0x1	0	0	0x0	0	0

Reset

**HINF\_PIN\_STATE** 配置 SDIO CIS 寄存器地址 318 和 574 的值，详情请参考 SDIO 规范。 (R/W)

**HINF\_CHIP\_STATE** 配置 SDIO CIS 寄存器地址 312、315、568、571 的值，详情请参考 SDIO 规范。  
(R/W)

**HINF\_SDIO\_RST** 配置是否重置 SDIO 从机模块。

- 0: 没有作用
  - 1: 重置
- (R/W)

**HINF\_ESDIO\_DATA1\_INT\_EN** 配置是否使能在 data1 线上的 SDIO 中断。

- 0: 不使能
  - 1: 使能
- (R/W)

**HINF\_SDIO\_WAKEUP\_CLR** 配置是否在 SDIO 从机模块唤醒芯片系统后清除唤醒信号。

- 0: 没有作用
  - 1: 清除
- (WT)

Register 34.4. HINF\_CIS\_CONF\_Wn\_REG( $n$ : 0-7) (0x0020+0x4\*n)

Register 34.4. HINF_CIS_CONF_Wn_REG( $n$ : 0-7) (0x0020+0x4*n)	
31	0
0xffffffff	Reset

**HINF\_CIS\_CONF\_Wn** 配置 SDIO CIS 寄存器地址  $(39+4*n) \sim (36+4*n)$  的值，详情请参考 SDIO 规范。 (R/W)

## Register 34.5. HINF\_CFG\_DATA16\_REG (0x0040)

				HINF_DEVICE_ID_FN2
				HINF_USER_ID_FN2
31	16	15	0	
0x92			0x7777	Reset

**HINF\_DEVICE\_ID\_FN2** 配置 function 2 在 SDIO CIS 寄存器中 device ID 字段的值。 (R/W)

**HINF\_USER\_ID\_FN2** 配置 function 2 在 SDIO CIS 寄存器中 user ID 字段的值。 (R/W)

## Register 34.6. HINF\_CONF\_STATUS\_REG (0x0054)

				HINF_FUNC0_CONFIG0
				(reserved)
31	8	7	0	
0x0			0x0	Reset

**HINF\_FUNC0\_CONFIG0** 表示 SDIO CIS 寄存器 function 0 config0 (addr: 0x20f0) 字段状态，详情请参考 SDIO 规范。 (RO)

### 34.9.2 SLC 寄存器

## Register 34.7. SDIO\_SLCCONFO\_REG (0x0000)

(reserved)	SDIO_SLC1_TOKEN_AUTO_CLR	SDIO_SLC1_RXDATA_BURST_EN	SDIO_SLC1_RXDSCR_BURST_EN	(reserved)	SDIO_SLC1_RXDATA_BURST_EN	SDIO_SLC1_RXNOBURST_EN	SDIO_SLC1_RXNORESTART_EN	SDIO_SLC1_RXAUTOWRBACK	SDIO_SLC1_RXLOOPTEST	(reserved)	SDIO_SLC1_RX_RST	SDIO_SLC1_RX_RST	SDIO_SLC0_TOKEN_AUTO_CLR	SDIO_SLC0_RXDATA_BURST_EN	SDIO_SLC0_RXDSCR_BURST_EN	(reserved)	SDIO_SLC0_RXDATA_BURST_EN	SDIO_SLC0_RXNOBURST_EN	SDIO_SLC0_RXNORESTART_EN	SDIO_SLC0_RXAUTOWRBACK	SDIO_SLC0_RXLOOPTEST	(reserved)	SDIO_SLC0_RX_RST	SDIO_SLC0_RX_RST							
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	1	1	0x3	1	1	0	0	1	1	0x3	0	0	1	1	1	1	0x3	1	1	0	0	0	0	0x0	0	0	Reset		

**SDIO\_SLCO\_TX\_RST** 配置是否重置 SLCO TX（主机至从机）有限状态机 (FSM)。

0: 没有作用

1: 重置

(R/W)

**SDIO\_SLC0\_RX\_RST** 配置是否重置 SLC0 RX (从机至主机) FSM。

0: 没有作用

1: 重置

(R/W)

**SDIO\_SLCO\_TX\_LOOP\_TEST** 配置当从机 buffer 从主机接收完数据包时，SLCO 是否进行循环。

0: 不循环

1: 循环, 且硬件不改变链表中的 owner 位

(R/W)

**SDIO\_SLCO\_RX\_LOOP\_TEST** 配置当从机 buffer 向主机发送完数据包时，SLCO 是否进行循环。

0: 不循环

1: 循环, 且硬件不改变链表中的 owner 位

(R/W)

**SDIO\_SLCO\_RX\_AUTO\_WRBACK** 配置 SCLO 是否回写 RX 链表的 owner 位。

0: 不回写

### 1: 回写

(R/W)

**SDIO\_SLC0\_RX\_NO\_RESTART\_CLR** 请初始化为 1, 且不要修改。(R/W)

**SDIO\_SLCO\_RXDSCR\_BURST\_EN** 配置从存储器读取 RX 链表时，SLCO 是否允许使用 AHB burst 操作。

0: 仅使用单次 (single) 操作

1: 允许使用突发 (burst) 操作

(R/W)

见下页……

## Register 34.7. SDIO\_SLCCONFO\_REG (0x0000)

[接上页……](#)**SDIO\_SLC0\_RXDATA\_BURST\_EN** 配置从存储器读取数据时，SLC0 是否允许使用 AHB burst 操作。

- 0: 仅使用单次 (single) 操作
  - 1: 允许使用突发 (burst) 操作
- (R/W)

**SDIO\_SLC0\_TXDSCR\_BURST\_EN** 配置从存储器读取 TX 链表时，SLC0 是否允许使用 AHB burst 操作。

- 0: 仅使用单次 (single) 操作
  - 1: 允许使用突发 (burst) 操作
- (R/W)

**SDIO\_SLC0\_TXDATA\_BURST\_EN** 配置向存储器发送数据时，SLC0 是否允许使用 AHB burst 操作。

- 0: 仅使用单次 (single) 操作
  - 1: 允许使用突发 (burst) 操作
- (R/W)

**SDIO\_SLC0\_TOKEN\_AUTO\_CLR** 请初始化为 0，且不要修改。 (R/W)**SDIO\_SLC1\_TX\_RST** 配置是否重置 SCL1 TX FSM。

- 0: 没有作用
  - 1: 重置
- (R/W)

**SDIO\_SLC1\_RX\_RST** 配置是否重置 SCL1 RX FSM。

- 0: 没有作用
  - 1: 重置
- (R/W)

**SDIO\_SLC1\_TX\_LOOP\_TEST** 配置当从机 buffer 从主机接收完数据包时，SLC1 是否进行循环。

- 0: 不循环
  - 1: 循环，且硬件不改变链表中的 owner 位
- (R/W)

**SDIO\_SLC1\_RX\_LOOP\_TEST** 配置当从机 buffer 向主机发送完数据包时，SLC1 是否进行循环。

- 0: 不循环
  - 1: 循环，且硬件不改变链表中的 owner 位
- (R/W)

[见下页……](#)

## Register 34.7. SDIO\_SLC1\_RX\_AUTO\_WRBACK (0x0000)

[接上页……](#)**SDIO\_SLC1\_RX\_AUTO\_WRBACK** 配置 SCL1 是否回写 RX 链表的 owner 位。

0: 不回写

1: 回写

(R/W)

**SDIO\_SLC1\_RX\_NO\_RESTART\_CLR** 请初始化为 1, 且不要修改。 (R/W)**SDIO\_SLC1\_RXDSCR\_BURST\_EN** 配置从存储器读取 RX 链表时, SLC1 是否允许使用 AHB burst 操作。

0: 仅使用单次 (single) 操作

1: 允许使用突发 (burst) 操作

(R/W)

**SDIO\_SLC1\_RXDATA\_BURST\_EN** 配置从存储器读取数据时, SLC1 是否允许使用 AHB burst 操作。

0: 仅使用单次 (single) 操作

1: 允许使用突发 (burst) 操作

(R/W)

**SDIO\_SLC1\_TXDSCR\_BURST\_EN** 配置从存储器读取 TX 链表时, SLC1 是否允许使用 AHB burst 操作。

0: 仅使用单次 (single) 操作

1: 允许使用突发 (burst) 操作

(R/W)

**SDIO\_SLC1\_TXDATA\_BURST\_EN** 配置向存储器发送数据时, SLC1 是否允许使用 AHB burst 操作。

0: 仅使用单次 (single) 操作

1: 允许使用突发 (burst) 操作

(R/W)

**SDIO\_SLC1\_TOKEN\_AUTO\_CLR** 请初始化为 0, 且不要修改。 (R/W)

## Register 34.8. SDIO\_SLCORX\_LINK\_REG (0x003C)

31	30	29	28	27	(reserved)	0	Reset
1	0	0	0		0x0		

**SDIO\_SLCO\_RXLINK\_STOP** 配置是否停止 SLCO RX 链表操作。

- 0: 没有作用
- 1: 停止操作  
(R/W/SC)

**SDIO\_SLCO\_RXLINK\_START** 配置是否从 SDIO\_SLCO\_RXLINK\_ADDR 指定的地址开始 SLCO RX 链表操作。

- 0: 没有作用
- 1: 开始操作  
(R/W/SC)

**SDIO\_SLCO\_RXLINK\_RESTART** 配置是否重新启动并继续执行 SLCO RX 链表操作。

- 0: 没有作用
- 1: 重新启动操作  
(R/W/SC)

**SDIO\_SLCO\_RXLINK\_PARK** 表示 SLCO RX 链表 FSM 状态。

- 0: FSM 不处于空闲状态
- 1: FSM 处于空闲状态  
(RO)

## Register 34.9. SDIO\_SLCORX\_LINK\_ADDR\_REG (0x0040)

31	0	SDIO_SLCO_RXLINK_ADDR	Reset
	0x0		

**SDIO\_SLCO\_RXLINK\_ADDR** 表示 SLCO RX 链表初始地址。

(R/W)

## Register 34.10. SDIO\_SLCOTX\_LINK\_REG (0x0044)

The diagram shows the bit field layout of Register 34.10. SDIO\_SLCOTX\_LINK\_REG (0x0044). The register is 32 bits wide, with bit 31 being the most significant bit. The bit fields are:

- SDIO\_SLC0\_TXLINK\_STOP**: Bit 30. Configuration for stopping SLC0 TX chain table operations.
- SDIO\_SLC0\_TXLINK\_START**: Bit 29. Configuration for starting SLC0 TX chain table operations from the address specified in SDIO\_SLCOTX\_LINK\_ADDR.
- SDIO\_SLC0\_TXLINK\_RESTART**: Bit 28. Configuration for restarting SLC0 TX chain table operations.
- SDIO\_SLC0\_TXLINK\_PARK**: Bit 27. FSM status for SLC0 TX chain table.
- (reserved)**: Bits 26-0. Reserved.

31	30	29	28	27		0
1	0	0	0		0x0	Reset

**SDIO\_SLC0\_TXLINK\_STOP** 配置是否停止 SLC0 TX 链表操作。

- 0: 没有作用
  - 1: 停止操作
- (R/W/SC)

**SDIO\_SLC0\_TXLINK\_START** 配置是否从 SDIO\_SLC0\_TXLINK\_ADDR 指定的地址开始 SLC0 TX 链表操作。

- 0: 没有作用
  - 1: 开始操作
- (R/W/SC)

**SDIO\_SLC0\_TXLINK\_RESTART** 配置是否重新启动并继续执行 SLC0 TX 链表操作。

- 0: 没有作用
  - 1: 重新启动操作
- (R/W/SC)

**SDIO\_SLC0\_TXLINK\_PARK** 表示 SLC0 TX 链表 FSM 状态。

- 0: FSM 不处于空闲状态
  - 1: FSM 处于空闲状态
- (RO)

## Register 34.11. SDIO\_SLCOTX\_LINK\_ADDR\_REG (0x0048)

The diagram shows the bit field layout of Register 34.11. SDIO\_SLCOTX\_LINK\_ADDR\_REG (0x0048). The register is 32 bits wide, with bit 31 being the most significant bit. The bit field is:

- SDIO\_SLC0\_TXLINK\_ADDR**: Bits 31-0. SLC0 TX chain table initial address.

31		0
	0x0	Reset

**SDIO\_SLC0\_TXLINK\_ADDR** 表示 SLC0 TX 链表初始地址。

(R/W)

## Register 34.12. SDIO\_SLC1RX\_LINK\_REG (0x004C)

				SDIO_SLC1_RXLINK_PARK	SDIO_SLC1_RXLINK_RESTART	SDIO_SLC1_RXLINK_START	SDIO_SLC1_RXLINK_STOP	(reserved)	
31	30	29	28	27	26	25	24	23	0
1	0	0	0					0x100000	Reset

**SDIO\_SLC1\_RXLINK\_STOP** 配置是否停止 SLC1 RX 链表操作。

- 0: 没有作用
- 1: 停止操作  
(R/W/SC)

**SDIO\_SLC1\_RXLINK\_START** 配置是否从 SDIO\_SLC1\_RXLINK\_ADDR 指定的地址开始 SLC1 RX 链表操作。

- 0: 没有作用
- 1: 开始操作  
(R/W/SC)

**SDIO\_SLC1\_RXLINK\_RESTART** 配置是否重新启动并继续执行 SLC1 RX 链表操作。

- 0: 没有作用
- 1: 重新启动操作  
(R/W/SC)

**SDIO\_SLC1\_RXLINK\_PARK** 表示 SLC1 RX 链表 FSM 状态。

- 0: FSM 不处于空闲状态
- 1: FSM 处于空闲状态  
(RO)

## Register 34.13. SDIO\_SLC1RX\_LINK\_ADDR\_REG (0x0050)

				SDIO_SLC1_RXLINK_ADDR					
31	30	29	28	27	26	25	24	23	0
								0x0	Reset

**SDIO\_SLC1\_RXLINK\_ADDR** 表示 SLC1 RX 链表初始地址。

- (R/W)

## Register 34.14. SDIO\_SLC1TX\_LINK\_REG (0x0054)

31	30	29	28	27	(reserved)	0	Reset
1	0	0	0		0x0		

**SDIO\_SLC1\_TXLINK\_STOP** 配置是否停止 SLC1 TX 链表操作。

0: 没有作用

1: 停止操作

(R/W/SC)

**SDIO\_SLC1\_TXLINK\_START** 配置是否从 SDIO\_SLC1\_TXLINK\_ADDR 指定的地址开始 SLC1 TX 链表操作。

0: 没有作用

1: 开始操作

(R/W/SC)

**SDIO\_SLC1\_TXLINK\_RESTART** 配置是否重新启动并继续执行 SLC1 TX 链表操作。

0: 没有作用

1: 重新启动操作

(R/W/SC)

**SDIO\_SLC1\_TXLINK\_PARK** 表示 SLC1 TX 链表 FSM 状态。

0: FSM 不处于空闲状态

1: FSM 处于空闲状态

(RO)

## Register 34.15. SDIO\_SLC1TX\_LINK\_ADDR\_REG (0x0058)

31	0	Reset
	0x0	

**SDIO\_SLC1\_TXLINK\_ADDR** 表示 SLC1 TX 链表初始地址。 (R/W)

## Register 34.16. SDIO\_SLCOTOKEN1\_REG (0x0064)

The diagram shows the bit field layout of the SDIO\_SLCOTOKEN1\_REG register. It consists of a 32-bit register with the following bit descriptions:

- SDIO\_SLCO\_TOKEN1\_WDATA**: Configuration of SLC0 token1 value. (WT)
- SDIO\_SLCO\_TOKEN1\_WR**: Set this bit to 1 after writing to SDIO\_SLCO\_TOKEN1\_WDATA. The value will be written to SDIO\_SLCO\_TOKEN1. (WT)
- SDIO\_SLCO\_TOKEN1\_INC**: Set this bit to 1 after writing to SDIO\_SLCO\_TOKEN1\_WDATA. The value will be incremented by 1. (WT)
- SDIO\_SLCO\_TOKEN1\_INC\_MORE**: Set this bit to 1 after writing to SDIO\_SLCO\_TOKEN1\_WDATA. The value will be added to SDIO\_SLCO\_TOKEN1. (WT)
- SDIO\_SLCO\_TOKEN1\_INC\_N**: (reserved)
- SDIO\_SLCO\_TOKEN1\_INC\_WR**: (reserved)
- SDIO\_SLCO\_TOKEN1\_N**: (reserved)
- SDIO\_SLCO\_TOKEN1\_WDATA**: Configuration of SLC0 token1 value. (RO)

31	28	27						16	15	14	13	12	11	0	
0x0	0x0					0	0	0	0	0x0					Reset

**SDIO\_SLCO\_TOKEN1\_WDATA** 配置 SLC0 token1 的值。 (WT)

**SDIO\_SLCO\_TOKEN1\_WR** 设置该位为 1 后, SDIO\_SLCO\_TOKEN1\_WDATA 的值将写入 SDIO\_SLCO\_TOKEN1。 (WT)

**SDIO\_SLCO\_TOKEN1\_INC** 设置该位为 1 后, SDIO\_SLCO\_TOKEN1 的值将加 1。 (WT)

**SDIO\_SLCO\_TOKEN1\_INC\_MORE** 设置该位为 1 后, SDIO\_SLCO\_TOKEN1\_WDATA 的值将与 SDIO\_SLCO\_TOKEN1 的值相加。 (WT)

**SDIO\_SLCO\_TOKEN1** 表示可用于通过 SLC0 通道接收数据包的 buffer 的累计值。 (RO)

## Register 34.17. SDIO\_SLC1TOKEN1\_REG (0x006C)

The diagram shows the bit field layout of the SDIO\_SLC1TOKEN1\_REG register. It consists of a 32-bit register with the following bit descriptions:

- SDIO\_SLC1\_TOKEN1\_WDATA**: Configuration of SLC1 token1 value. (WT)
- SDIO\_SLC1\_TOKEN1\_WR**: Set this bit to 1 after writing to SDIO\_SLC1\_TOKEN1\_WDATA. The value will be written to SDIO\_SLC1\_TOKEN1. (WT)
- SDIO\_SLC1\_TOKEN1\_INC**: Set this bit to 1 after writing to SDIO\_SLC1\_TOKEN1\_WDATA. The value will be incremented by 1. (WT)
- SDIO\_SLC1\_TOKEN1\_INC\_MORE**: Set this bit to 1 after writing to SDIO\_SLC1\_TOKEN1\_WDATA. The value will be added to SDIO\_SLC1\_TOKEN1. (WT)
- SDIO\_SLC1\_TOKEN1\_INC\_N**: (reserved)
- SDIO\_SLC1\_TOKEN1\_INC\_WR**: (reserved)
- SDIO\_SLC1\_TOKEN1\_N**: (reserved)
- SDIO\_SLC1\_TOKEN1\_WDATA**: Configuration of SLC1 token1 value. (RO)

31	28	27						16	15	14	13	12	11	0	
0x0	0x0					0	0	0	0	0x0					Reset

**SDIO\_SLC1\_TOKEN1\_WDATA** 配置 SLC1 token1 的值。 (WT)

**SDIO\_SLC1\_TOKEN1\_WR** 设置该位为 1 后, SDIO\_SLC1\_TOKEN1\_WDATA 的值将写入 SDIO\_SLC1\_TOKEN1。 (WT)

**SDIO\_SLC1\_TOKEN1\_INC** 设置该位为 1 后, SDIO\_SLC1\_TOKEN1 的值将加 1。 (WT)

**SDIO\_SLC1\_TOKEN1\_INC\_MORE** 设置该位为 1 后, SDIO\_SLC1\_TOKEN1\_WDATA 的值将与 SDIO\_SLC1\_TOKEN1 的值相加。 (WT)

**SDIO\_SLC1\_TOKEN1** 表示可用于通过 SLC1 通道接收数据包的 buffer 的累计值。 (RO)

## Register 34.18. SDIO\_SLCCONF1\_REG (0x0070)

The diagram shows the bit field layout of Register 34.18. SDIO\_SLCCONF1\_REG (0x0070). The register is 32 bits wide, with bit 31 being the most significant bit and bit 0 being the least significant bit. The bit fields are as follows:

- Bit 31:** (reserved)
- Bit 22:** SDIO\_SLC1\_RX\_STITCH\_EN
- Bit 21:** SDIO\_SLC1\_TX\_STITCH\_EN
- Bit 20:** SDIO\_HOST\_INT\_LEVEL\_SEL
- Bit 19:** (reserved)
- Bit 18:** (reserved)
- Bit 7:** SDIO\_SLC0\_RX\_STITCH\_EN
- Bit 6:** SDIO\_SLC0\_TX\_STITCH\_EN
- Bit 5:** SDIO\_SLC0\_LEN\_AUTO\_CLR
- Bit 4:** SDIO\_SLC0\_CMD\_HOLD\_EN
- Bit 3:** (reserved)
- Bit 2:** (reserved)
- Bit 1:** (reserved)
- Bit 0:** Reset

31	22	21	20	19	18	7	6	5	4	3	2	0
0x0		1	1	0		0x0		1	1	1	1	0x0

**SDIO\_SDIO\_CMD\_HOLD\_EN** 请初始化为 0，且不要修改。 (R/W)

**SDIO\_SLC0\_LEN\_AUTO\_CLR** 请初始化为 0，且不要修改。 (R/W)

**SDIO\_SLC0\_TX\_STITCH\_EN** 请初始化为 0，且不要修改。 (R/W)

**SDIO\_SLC0\_RX\_STITCH\_EN** 请初始化为 0，且不要修改。 (R/W)

**SDIO\_HOST\_INT\_LEVEL\_SEL** 配置发送至主机的中断的极性。

0: 低电平中断有效

1: 高电平中断有效

(R/W)

**SDIO\_SLC1\_TX\_STITCH\_EN** 请初始化为 0，且不要修改。 (R/W)

**SDIO\_SLC1\_RX\_STITCH\_EN** 请初始化为 0，且不要修改。 (R/W)

## Register 34.19. SDIO\_SLC\_RX\_DSCR\_CONF\_REG (0x00A8)

The diagram shows the bit field layout of Register 34.19. SDIO\_SLC\_RX\_DSCR\_CONF\_REG (0x00A8). The register is 32 bits wide, with bit 31 being the most significant bit and bit 0 being the least significant bit. The bit fields are as follows:

- Bit 31:** (reserved)
- Bit 1:** SDIO\_SLC0\_TOKEN\_NO\_REPLACE
- Bit 0:** Reset

31		1	0
0x101b80d		0	Reset

**SDIO\_SLC0\_TOKEN\_NO\_REPLACE** 请初始化为 1，且不要修改。 (R/W)

## Register 34.20. SDIO\_SLC0\_LEN\_CONF\_REG (0x00F4)

The diagram shows the bit field layout of Register 34.20. SDIO\_SLC0\_LEN\_CONF\_REG. The register is 32 bits wide, with bit 31 being the most significant bit and bit 0 being the least significant bit. Bit 31 is labeled '(reserved)'. Bits 23 to 20 are labeled 'SDIO\_SLC0\_LEN\_INC\_MORE'. Bits 21 to 19 are labeled 'SDIO\_SLC0\_LEN\_INC'. Bit 19 is labeled 'SDIO\_SLC0\_LEN\_WR'. Bits 0 to 18 are labeled 'SDIO\_SLC0\_LEN\_WDATA'. A 'Reset' button is located at the bottom right.

31	23	22	21	20	19	0
0x20	0	0	0		0x0	Reset

**SDIO\_SLC0\_LEN\_WDATA** 配置从机想要发送的数据的长度。 (WT)

**SDIO\_SLC0\_LEN\_WR** 设置该位为 1 后, SDIO\_SLC0\_LEN\_WDATA 的值将写入 SDIO\_SLC0\_LEN 和 SLCHOST\_HOSTSLCHOST\_SLC0\_LEN。 (WT)

**SDIO\_SLC0\_LEN\_INC** 设置该位为 1 后, SDIO\_SLC0\_LEN 和 SLCHOST\_HOSTSLCHOST\_SLC0\_LEN 的值将分别加 1。 (WT)

**SDIO\_SLC0\_LEN\_INC\_MORE** 设置该位为 1 后, SDIO\_SLC0\_LEN 和 SLCHOST\_HOSTSLCHOST\_SLC0\_LEN 的值将分别加上 SDIO\_SLC0\_LEN\_WDATA 的值。 (WT)

## Register 34.21. SDIO\_SLC0\_TX\_SHAREMEM\_START\_REG (0x0154)

The diagram shows the bit field layout of Register 34.21. SDIO\_SLC0\_TX\_SHAREMEM\_START\_REG. The register is 32 bits wide, with bit 31 being the most significant bit and bit 0 being the least significant bit. Bit 31 is labeled 'SDIO\_SLC0\_TX\_SHAREMEM\_START\_ADDR'. A 'Reset' button is located at the bottom right.

31	0
0x0	Reset

**SDIO\_SLC0\_TX\_SHAREMEM\_START\_ADDR** 配置 SLCO 主机至从机通道 AHB 起始地址边界。  
(R/W)

## Register 34.22. SDIO\_SLC0\_TX\_SHAREMEM\_END\_REG (0x0158)

SDIO_SLC0_TX_SHAREMEM_END_ADDR	
31	0
0xffffffff	Reset

**SDIO\_SLC0\_TX\_SHAREMEM\_END\_ADDR** 配置 SLC0 主机至从机通道 AHB 结束地址边界。  
(R/W)

## Register 34.23. SDIO\_SLC0\_RX\_SHAREMEM\_START\_REG (0x015C)

SDIO_SLC0_RX_SHAREMEM_START_ADDR	
31	0
0x0	Reset

**SDIO\_SLC0\_RX\_SHAREMEM\_START\_ADDR** 配置 SLC0 从机至主机通道 AHB 起始地址边界。  
(R/W)

## Register 34.24. SDIO\_SLC0\_RX\_SHAREMEM\_END\_REG (0x0160)

The diagram shows the bit fields of the SDIO\_SLC0\_RX\_SHAREMEM\_END\_REG register. It consists of two horizontal rows. The top row has a '31' at the left end and a '0' at the right end. The bottom row has a '0xffffffff' at the left end and a 'Reset' button at the right end. A diagonal label 'SDIO\_SLC0\_RX\_SHAREMEM\_END\_ADDR' is positioned above the bottom row.

31	0
0xffffffff	Reset

**SDIO\_SLC0\_RX\_SHAREMEM\_END\_ADDR** 配置 SLC0 从机至主机通道 AHB 结束地址边界。  
(R/W)

## Register 34.25. SDIO\_SLC1\_TX\_SHAREMEM\_START\_REG (0x0164)

The diagram shows the bit fields of the SDIO\_SLC1\_TX\_SHAREMEM\_START\_REG register. It consists of two horizontal rows. The top row has a '31' at the left end and a '0' at the right end. The bottom row has a '0x0' at the left end and a 'Reset' button at the right end. A diagonal label 'SDIO\_SLC1\_TX\_SHAREMEM\_START\_ADDR' is positioned above the bottom row.

31	0
0x0	Reset

**SDIO\_SLC1\_TX\_SHAREMEM\_START\_ADDR** 配置 SLC1 主机至从机通道 AHB 起始地址边界。  
(R/W)

## Register 34.26. SDIO\_SLC1\_TX\_SHAREMEM\_END\_REG (0x0168)

SDIO_SLC1_TX_SHAREMEM_END_ADDR	
31	0
0xffffffff	Reset

**SDIO\_SDIO\_SLC1\_TX\_SHAREMEM\_END\_ADDR** 配置 SLC1 主机至从机通道 AHB 结束地址边界。(R/W)

## Register 34.27. SDIO\_SLC1\_RX\_SHAREMEM\_START\_REG (0x016C)

SDIO_SLC1_RX_SHAREMEM_START_ADDR	
31	0
0x0	Reset

**SDIO\_SDIO\_SLC1\_RX\_SHAREMEM\_START\_ADDR** 配置 SLC1 从机至主机通道 AHB 起始地址边界。(R/W)

## Register 34.28. SDIO\_SLC1\_RX\_SHAREMEM\_END\_REG (0x0170)

SDIO_SLC1_RX_SHAREMEM_END_ADDR	
31	0
0xffffffff	Reset

**SDIO\_SLC1\_RX\_SHAREMEM\_END\_ADDR** 配置 SLC1 从机至主机通道 AHB 结束地址边界。(R/W)

## Register 34.29. SDIO\_SLC\_BURST\_LEN\_REG (0x017C)

SDIO_SLC1_RXDATA_BURST_LEN				
SDIO_SLC1_TXDATA_BURST_LEN				
SDIO_SLC0_RXDATA_BURST_LEN				
SDIO_SLC0_TXDATA_BURST_LEN				
(reserved)	4 3 2 1 0			
31	0x0	1	1	1 1 Reset

**SDIO\_SLC0\_TXDATA\_BURST\_LEN** 配置 SLCO 主机至从机通道 AHB burst 类型。

0: 可以使用 incr4

1: 可以使用 incr8

(R/W)

**SDIO\_SLC0\_RXDATA\_BURST\_LEN** 配置 SLCO 从机至主机通道 AHB burst 类型。

0: 可以使用 incr 和 incr4

1: 可以使用 incr 和 incr8

(R/W)

**SDIO\_SLC1\_TXDATA\_BURST\_LEN** 配置 SLC1 主机至从机通道 AHB burst 类型。

0: 可以使用 incr4

1: 可以使用 incr8

(R/W)

**SDIO\_SLC1\_RXDATA\_BURST\_LEN** 配置 SLC1 从机至主机通道 AHB burst 类型。

0: 可以使用 incr 和 incr4

1: 可以使用 incr 和 incr8

(R/W)

## Register 34.30. SDIO\_SLCINT\_RAW\_REG (0x0004)

31	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0x0	0	0	0	0	0	0	0	0x0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**SDIO\_SLC\_FRHOST\_BIT $n$ \_INT\_RAW** ( $n$ : 0-7) [SLC\\_FRHOST\\_BIT \$n\$ \\_INT](#) ( $n$ : 0-7) 的原始中断状态。

(R/WTC/SS)

**SDIO\_SLC0\_RX\_START\_INT\_RAW** [SLCO\\_RX\\_START\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**SDIO\_SLC0\_TX\_START\_INT\_RAW** [SLCO\\_TX\\_START\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**SDIO\_SLC0\_RX\_UDF\_INT\_RAW** [SLCO\\_RX\\_UDF\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**SDIO\_SLC0\_TX\_OVF\_INT\_RAW** [SLCO\\_TX\\_OVF\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**SDIO\_SLC0\_TX\_DONE\_INT\_RAW** [SLCO\\_TX\\_DONE\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**SDIO\_SLC0\_TX\_SUC\_EOF\_INT\_RAW** [SLCO\\_TX\\_SUC\\_EOF\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**SDIO\_SLC0\_RX\_DONE\_INT\_RAW** [SLCO\\_RX\\_DONE\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**SDIO\_SLC0\_RX\_EOF\_INT\_RAW** [SLCO\\_RX\\_EOF\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**SDIO\_SLC0\_TX\_DSCR\_ERR\_INT\_RAW** [SLCO\\_TX\\_DSCR\\_ERR\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**SDIO\_SLC0\_RX\_DSCR\_ERR\_INT\_RAW** [SLCO\\_RX\\_DSCR\\_ERR\\_INT](#) 的原始中断状态。 (R/WTC/SS)

## Register 34.31. SDIO\_SLCINT\_ST\_REG (0x0008)

31	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	Reset
0x0	0	0	0	0	0	0	0	0x0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	

(reserved)      SDIO\_SLC\_RX\_DSCR\_ERR\_INT\_ST      SDIO\_SLC\_RX\_DSCR\_ERR\_INT\_ST  
 (reserved)      SDIO\_SLC\_RX\_EOF\_INT\_ST      SDIO\_SLC\_RX\_DONE\_INT\_ST      SDIO\_SLC\_RX\_SUC\_EOF\_INT\_ST  
 (reserved)      SDIO\_SLC\_RX\_OVF\_INT\_ST      SDIO\_SLC\_RX\_UDF\_INT\_ST      SDIO\_SLC\_RX\_START\_INT\_ST  
 (reserved)      SDIO\_SLC\_RX\_FRHOST\_BIT7\_INT\_ST      SDIO\_SLC\_RX\_FRHOST\_BIT6\_INT\_ST  
 (reserved)      SDIO\_SLC\_RX\_FRHOST\_BIT5\_INT\_ST      SDIO\_SLC\_RX\_FRHOST\_BIT4\_INT\_ST  
 (reserved)      SDIO\_SLC\_RX\_FRHOST\_BIT3\_INT\_ST      SDIO\_SLC\_RX\_FRHOST\_BIT2\_INT\_ST  
 (reserved)      SDIO\_SLC\_RX\_FRHOST\_BIT1\_INT\_ST      SDIO\_SLC\_RX\_FRHOST\_BIT0\_INT\_ST

SDIO\_SLC\_FRHOST\_BIT $n$ \_INT\_ST ( $n$ : 0-7) SLC\_FRHOST\_BIT $n$ \_INT ( $n$ : 0-7) 的屏蔽中断状态。(RO)

SDIO\_SLC\_RX\_START\_INT\_ST SLC\_RX\_START\_INT 的屏蔽中断状态。(RO)

SDIO\_SLC\_RX\_START\_INT\_ST SLC\_RX\_START\_INT 的屏蔽中断状态。(RO)

SDIO\_SLC\_RX\_UDF\_INT\_ST SLC\_RX\_UDF\_INT 的屏蔽中断状态。(RO)

SDIO\_SLC\_RX\_OVF\_INT\_ST SLC\_RX\_OVF\_INT 的屏蔽中断状态。(RO)

SDIO\_SLC\_RX\_DONE\_INT\_ST SLC\_RX\_DONE\_INT 的屏蔽中断状态。(RO)

SDIO\_SLC\_RX\_SUC\_EOF\_INT\_ST SLC\_RX\_SUC\_EOF\_INT 的屏蔽中断状态。(RO)

SDIO\_SLC\_RX\_EOF\_INT\_ST SLC\_RX\_EOF\_INT 的屏蔽中断状态。(RO)

SDIO\_SLC\_TX\_DSCR\_ERR\_INT\_ST SLC\_TX\_DSCR\_ERR\_INT 的屏蔽中断状态。(RO)

SDIO\_SLC\_RX\_DSCR\_ERR\_INT\_ST SLC\_RX\_DSCR\_ERR\_INT 的屏蔽中断状态。(RO)

## Register 34.32. SDIO\_SLCINT\_ENA\_REG (0x000C)

(reserved)	SDIO_SLC0_RX_DSCR_ERR_INT_ENA	SDIO_SLC0_RX_DSCR_ERR_INT_ENA	SDIO_SLC0_RX_EOF_INT_ENA	SDIO_SLC0_RX_DONE_INT_ENA	SDIO_SLC0_RX_SUC_EOF_INT_ENA	SDIO_SLC0_RX_DONE_INT_ENA	SDIO_SLC0_TX_OVF_INT_ENA	SDIO_SLC0_RX_START_INT_ENA	SDIO_SLC0_RX_FRHOST_BT7_INT_ENA	SDIO_SLC0_RX_FRHOST_BT6_INT_ENA	SDIO_SLC0_RX_FRHOST_BT5_INT_ENA	SDIO_SLC0_RX_FRHOST_BT4_INT_ENA	SDIO_SLC0_RX_FRHOST_BT3_INT_ENA	SDIO_SLC0_RX_FRHOST_BT2_INT_ENA	SDIO_SLC0_RX_FRHOST_BT1_INT_ENA	SDIO_SLC0_RX_FRHOST_BT0_INT_ENA	SDIO_SLC0_RX_FRHOST_BT0_INT_ENA	SDIO_SLC0_RX_FRHOST_BT1_INT_ENA	SDIO_SLC0_RX_FRHOST_BT2_INT_ENA	SDIO_SLC0_RX_FRHOST_BT3_INT_ENA	SDIO_SLC0_RX_FRHOST_BT4_INT_ENA	SDIO_SLC0_RX_FRHOST_BT5_INT_ENA	SDIO_SLC0_RX_FRHOST_BT6_INT_ENA	SDIO_SLC0_RX_FRHOST_BT7_INT_ENA
31	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
Ox0	0	0	0	0	0	0	0	0x0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset	

**SDIO\_SLC\_FRHOST\_BIT $n$ \_INT\_ENA ( $n$ : 0-7)** 写 1 使能 **SLC\_FRHOST\_BIT $n$ \_INT** ( $n$ : 0-7) 中断。 (R/W)

**SDIO\_SLC0\_RX\_START\_INT\_ENA** 写 1 使能 **SLCO\_RX\_START\_INT** 中断。 (R/W)

**SDIO\_SLC0\_TX\_START\_INT\_ENA** 写 1 使能 **SLCO\_TX\_START\_INT** 中断。 (R/W)

**SDIO\_SLC0\_RX\_UDF\_INT\_ENA** 写 1 使能 **SLCO\_RX\_UDF\_INT** 中断。 (R/W)

**SDIO\_SLC0\_TX\_OVF\_INT\_ENA** 写 1 使能 **SLCO\_TX\_OVF\_INT** 中断。 (R/W)

**SDIO\_SLC0\_TX\_DONE\_INT\_ENA** 写 1 使能 **SLCO\_TX\_DONE\_INT** 中断。 (R/W)

**SDIO\_SLC0\_TX\_SUC\_EOF\_INT\_ENA** 写 1 使能 **SLCO\_TX\_SUC\_EOF\_INT** 中断。 (R/W)

**SDIO\_SLC0\_RX\_DONE\_INT\_ENA** 写 1 使能 **SLCO\_RX\_DONE\_INT** 中断。 (R/W)

**SDIO\_SLC0\_RX\_EOF\_INT\_ENA** 写 1 使能 **SLCO\_RX\_EOF\_INT** 中断。 (R/W)

**SDIO\_SLC0\_TX\_DSCR\_ERR\_INT\_ENA** 写 1 使能 **SLCO\_TX\_DSCR\_ERR\_INT** 中断。 (R/W)

**SDIO\_SLC0\_RX\_DSCR\_ERR\_INT\_ENA** 写 1 使能 **SLCO\_RX\_DSCR\_ERR\_INT** 中断。 (R/W)

## Register 34.33. SDIO\_SLCOUNT\_CLR\_REG (0x0010)

**SDIO\_SLC\_FRHOST\_BIT $n$ \_INT\_CLR ( $n$ : 0-7)** 写 1 清除中断 SLC\_FRHOST\_BIT $n$ \_INT ( $n$ : 0-7)。(WT)

**SDIO\_SLCO\_RX\_START\_INT\_CLR** 写 1 清除中断 SLCO\_RX\_START\_INT。(WT)

**SDIO\_SLCO\_TX\_START\_INT\_CLR** 写1清除中断 **SLCO\_TX\_START\_INT**。(WT)

**SDIO\_SLCO\_RX\_UDF\_INT\_CLR** 写 1 清除中断 SLCO\_RX\_UDF\_INT。(WT)

**SDIO\_SLC0\_TX\_OVF\_INT\_CLR** 写1清除中断 **SLC0\_TX\_OVF\_INT**。(WT)

**SDIO\_SLCO\_TX\_DONE\_INT\_CLR** 写1清除中断 **SLCO\_TX\_DONE\_INT**。(WT)

**SDIO\_SLCO\_TX\_SUC\_EOF\_INT\_CLR** 写1清除中断 [SLCO\\_TX\\_SUC\\_EOF\\_INT](#)。(WT)

**SDIO\_SLCO\_RX\_DONE\_INT\_CLR** 写1清除中断 [SLCO\\_RX\\_DONE\\_INT](#)。(WT)

**SDIO\_SLCO\_RX\_EOF\_INT\_CLR** 写1清除中断 SLCO\_RX\_EOF\_INT。(WT)

**SDIO\_SLCO\_TX\_DSCR\_ERR\_INT\_CLR** 写 1 清除中断 [SLCO\\_TX\\_DSCR\\_ERR\\_INT](#)。(WT)

SDIO\_SLCO\_RX\_DSCR\_ERR\_INT\_CLR 写1清除中断 SLCO\_RX\_DSCR\_ERR\_

## Register 34.34. SDIO\_SLC1INT\_RAW\_REG (0x0014)

(reserved)	SDIO_SLC1_RX_DSCR_ERR_INT_RAW	SDIO_SLC1_RX_EOF_INT_RAW	SDIO_SLC1_RX_DONE_INT_RAW	SDIO_SLC1_RX_SUC_EOF_INT_RAW	SDIO_SLC1_RX_DONE_INT_RAW	SDIO_SLC1_RX_OVF_INT_RAW	SDIO_SLC1_RX_START_INT_RAW	SDIO_SLC1_RX_BT15_INT_RAW	SDIO_SLC1_RX_BT14_INT_RAW	SDIO_SLC1_RX_BT13_INT_RAW	SDIO_SLC1_RX_BT12_INT_RAW	SDIO_SLC1_RX_BT11_INT_RAW	SDIO_SLC1_RX_BT10_INT_RAW	SDIO_SLC1_RX_BT9_INT_RAW	SDIO_SLC1_RX_BT8_INT_RAW	SDIO_SLC1_RX_BT7_INT_RAW	SDIO_SLC1_RX_BT6_INT_RAW	SDIO_SLC1_RX_BT5_INT_RAW	SDIO_SLC1_RX_BT4_INT_RAW	SDIO_SLC1_RX_BT3_INT_RAW	SDIO_SLC1_RX_BT2_INT_RAW	SDIO_SLC1_RX_BT1_INT_RAW	(reserved)
31	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	Reset
0x0	0	0	0	0	0	0	0	0x0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	

**SDIO\_SLC\_FRHOST\_BIT $n$ \_INT\_RAW** ( $n$ : 8-15) **SLC\_FRHOST\_BIT $n$ \_INT** ( $n$ : 8-15) 的原始中断状态。

(R/WTC/SS)

**SDIO\_SLC1\_RX\_START\_INT\_RAW** **SLC1\_RX\_START\_INT** 的原始中断状态。 (R/WTC/SS)

**SDIO\_SLC1\_TX\_START\_INT\_RAW** **SLC1\_TX\_START\_INT** 的原始中断状态。 (R/WTC/SS)

**SDIO\_SLC1\_RX\_UDF\_INT\_RAW** **SLC1\_RX\_UDF\_INT** 的原始中断状态。 (R/WTC/SS)

**SDIO\_SLC1\_TX\_OVF\_INT\_RAW** **SLC1\_TX\_OVF\_INT** 的原始中断状态。 (R/WTC/SS)

**SDIO\_SLC1\_TX\_DONE\_INT\_RAW** **SLC1\_TX\_DONE\_INT** 的原始中断状态。 (R/WTC/SS)

**SDIO\_SLC1\_TX\_SUC\_EOF\_INT\_RAW** **SLC1\_TX\_SUC\_EOF\_INT** 的原始中断状态。 (R/WTC/SS)

**SDIO\_SLC1\_RX\_DONE\_INT\_RAW** **SLC1\_RX\_DONE\_INT** 的原始中断状态。 (R/WTC/SS)

**SDIO\_SLC1\_RX\_EOF\_INT\_RAW** **SLC1\_RX\_EOF\_INT** 的原始中断状态。 (R/WTC/SS)

**SDIO\_SLC1\_TX\_DSCR\_ERR\_INT\_RAW** **SLC1\_TX\_DSCR\_ERR\_INT** 的原始中断状态。 (R/WTC/SS)

**SDIO\_SLC1\_RX\_DSCR\_ERR\_INT\_RAW** **SLC1\_RX\_DSCR\_ERR\_INT** 的原始中断状态。 (R/WTC/SS)

## Register 34.35. SDIO\_SLC1INT\_CLR\_REG (0x0020)

(reserved)	SDIO_SLC1_RX_DSCR_ERR_INT_CLR	SDIO_SLC1_RX_DSCR_ERR_INT_CLR	SDIO_SLC1_RX_EOF_INT_CLR	SDIO_SLC1_RX_EOF_INT_CLR	SDIO_SLC1_RX_DONE_INT_CLR	SDIO_SLC1_RX_DONE_INT_CLR	SDIO_SLC1_RX_SUC_EOF_INT_CLR	SDIO_SLC1_RX_SUC_EOF_INT_CLR	SDIO_SLC1_RX_OVF_INT_CLR	SDIO_SLC1_RX_UDF_INT_CLR	SDIO_SLC1_RX_START_INT_CLR	SDIO_SLC1_RX_START_INT_CLR	SDIO_SLC1_RX_FRHOST_BIT15_INT_CLR	SDIO_SLC1_RX_FRHOST_BIT14_INT_CLR	SDIO_SLC1_RX_FRHOST_BIT13_INT_CLR	SDIO_SLC1_RX_FRHOST_BIT12_INT_CLR	SDIO_SLC1_RX_FRHOST_BIT11_INT_CLR	SDIO_SLC1_RX_FRHOST_BIT10_INT_CLR	SDIO_SLC1_RX_FRHOST_BIT9_INT_CLR	SDIO_SLC1_RX_FRHOST_BIT8_INT_CLR		
31	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0x0	0	0	0	0	0	0	0	0x0	0	0	0	0	0	0	0	0	0	0	0	0	Reset	

**SDIO\_SLC\_FRHOST\_BIT $n$ \_INT\_CLR (n: 8-15)** 写 1 清除中断 **SLC\_FRHOST\_BIT $n$ \_INT (n: 8-15)**。

(WT)

**SDIO\_SLC1\_RX\_START\_INT\_CLR** 写 1 清除中断 **SLC1\_RX\_START\_INT**。 (WT)

**SDIO\_SLC1\_TX\_START\_INT\_CLR** 写 1 清除中断 **SLC1\_TX\_START\_INT**。 (WT)

**SDIO\_SLC1\_RX\_UDF\_INT\_CLR** 写 1 清除中断 **SLC1\_RX\_UDF\_INT**。 (WT)

**SDIO\_SLC1\_TX\_OVF\_INT\_CLR** 写 1 清除中断 **SLC1\_TX\_OVF\_INT**。 (WT)

**SDIO\_SLC1\_TX\_DONE\_INT\_CLR** 写 1 清除中断 **SLC1\_TX\_DONE\_INT**。 (WT)

**SDIO\_SLC1\_TX\_SUC\_EOF\_INT\_CLR** 写 1 清除中断 **SLC1\_TX\_SUC\_EOF\_INT**。 (WT)

**SDIO\_SLC1\_RX\_DONE\_INT\_CLR** 写 1 清除中断 **SLC1\_RX\_DONE\_INT**。 (WT)

**SDIO\_SLC1\_RX\_EOF\_INT\_CLR** 写 1 清除中断 **SLC1\_RX\_EOF\_INT**。 (WT)

**SDIO\_SLC1\_TX\_DSCR\_ERR\_INT\_CLR** 写 1 清除中断 **SLC1\_TX\_DSCR\_ERR\_INT**。 (WT)

**SDIO\_SLC1\_RX\_DSCR\_ERR\_INT\_CLR** 写 1 清除中断 **SLC1\_RX\_DSCR\_ERR\_INT**。 (WT)

## Register 34.36. SDIO\_SLCINTVEC\_TOHOST\_REG (0x005C)

(reserved)	SDIO_SLC1_TOHOST_INTVEC	(reserved)	SDIO_SLC0_TOHOST_INTVEC
31	24	23	15
0x0	0x0	0x0	0x0

**SDIO\_SLC0\_TOHOST\_INTVEC** **SLCHOST\_SLC0\_TOHOST\_BIT $n$ \_INT (n: 0-7)** 中断设置位。这些位不会被自动清除。 (WT)

**SDIO\_SLC1\_TOHOST\_INTVEC** **SLCHOST\_SLC1\_TOHOST\_BIT $n$ \_INT (n: 0-7)** 中断设置位。这些位不会被自动清除。 (WT)

## Register 34.37. SDIO\_SLC1INT\_ST1\_REG (0x014C)

(reserved)	SDIO_SLC1_RX_DSCR_ERR_INT_ST1	SDIO_SLC1_TX_DSCR_ERR_INT_ST1	(reserved)	SDIO_SLC1_RX_EOF_INT_ST1	SDIO_SLC1_RX_DONE_INT_ST1	SDIO_SLC1_RX_SUC_EOF_INT_ST1	SDIO_SLC1_RX_DONE_INT_ST1	(reserved)	SDIO_SLC1_RX_OVF_INT_ST1	SDIO_SLC1_RX_UDF_INT_ST1	SDIO_SLC1_RX_START_INT_ST1	SDIO_SLC1_RX_FRHOST_BIT15_INT_ST1	SDIO_SLC1_RX_FRHOST_BIT14_INT_ST1	SDIO_SLC1_RX_FRHOST_BIT13_INT_ST1	SDIO_SLC1_RX_FRHOST_BIT12_INT_ST1	SDIO_SLC1_RX_FRHOST_BIT11_INT_ST1	SDIO_SLC1_RX_FRHOST_BIT10_INT_ST1	SDIO_SLC1_RX_FRHOST_BIT9_INT_ST1	SDIO_SLC1_RX_FRHOST_BIT8_INT_ST1			
31	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0x0	0	0	0	0	0	0	0	0	0x0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

SDIO\_SLC\_FRHOST\_BIT $n$ \_INT\_ST1 ( $n$ : 8-15) SLC\_FRHOST\_BIT $n$ \_INT ( $n$ : 8-15) 的屏蔽中断状态。

(RO)

SDIO\_SLC1\_RX\_START\_INT\_ST1 SLC1\_RX\_START\_INT 的屏蔽中断状态。 (RO)

SDIO\_SLC1\_TX\_START\_INT\_ST1 SLC1\_TX\_START\_INT 的屏蔽中断状态。 (RO)

SDIO\_SLC1\_RX\_UDF\_INT\_ST1 SLC1\_RX\_UDF\_INT 的屏蔽中断状态。 (RO)

SDIO\_SLC1\_TX\_OVF\_INT\_ST1 SLC1\_TX\_OVF\_INT 的屏蔽中断状态。 (RO)

SDIO\_SLC1\_TX\_DONE\_INT\_ST1 SLC1\_TX\_DONE\_INT 的屏蔽中断状态。 (RO)

SDIO\_SLC1\_TX\_SUC\_EOF\_INT\_ST1 SLC1\_TX\_SUC\_EOF\_INT 的屏蔽中断状态。 (RO)

SDIO\_SLC1\_RX\_DONE\_INT\_ST1 SLC1\_RX\_DONE\_INT 的屏蔽中断状态。 (RO)

SDIO\_SLC1\_RX\_EOF\_INT\_ST1 SLC1\_RX\_EOF\_INT 的屏蔽中断状态。 (RO)

SDIO\_SLC1\_TX\_DSCR\_ERR\_INT\_ST1 SLC1\_TX\_DSCR\_ERR\_INT 的屏蔽中断状态。 (RO)

SDIO\_SLC1\_RX\_DSCR\_ERR\_INT\_ST1 SLC1\_RX\_DSCR\_ERR\_INT 的屏蔽中断状态。 (RO)

### Register 34.38. SDIO\_SLC1INT\_ENA1\_REG (0x0150)

**SDIO\_SLC\_FRHOST\_BIT $n$ \_INT\_ENA1** ( $n$ : 8-15) 写 1 使能 SLC\_FRHOST\_BIT $n$ \_INT ( $n$ : 8-15) 中断。  
(R/W)

**SDIO\_SLC1\_RX\_START\_INT\_ENA1** 写 1 使能 [SLC1\\_RX\\_START\\_INT](#) 中断。 (R/W)

**SDIO\_SLC1\_TX\_START\_INT\_ENA1** 写1使能 **SLC1\_TX\_START\_INT** 中断。(R/W)

**SDIO\_SLC1\_RX\_UDF\_INT\_ENA1** 写1使能 [SLC1\\_RX\\_UDF\\_INT](#) 中断。(R/W)

**SDIO\_SLC1\_TX\_OVF\_INT\_ENA1** 写 1 使能 [SLC1\\_TX\\_OVF\\_INT](#) 中断。 (R/W)

**SDIO\_SLC1\_TX\_DONE\_INT\_ENA1** 写1使能 [SLC1\\_TX\\_DONE\\_INT](#) 中断。(R/W)

**SDIO\_SLC1\_TX\_SUC\_EOF\_INT\_ENA1** 写1使能 [SLC1\\_TX\\_SUC\\_EOF\\_INT](#) 中断。 (R/W)

**SDIO\_SLC1\_RX\_DONE\_INT\_ENA1** 写 1 使能 [SLC1\\_RX\\_DONE\\_INT](#) 中断。 (R/W)

**SDIO\_SLC1\_RX\_EOF\_INT\_ENA1** 写 1 使能 SLC1\_RX\_EOF\_INT 中断。 (R/W)

**SDIO\_SLC1\_TX\_DSCR\_ERR\_INT\_ENA1** 写 1 使能 SLC1\_TX\_DSCR\_ERR\_INT 中断。 (R/W)

**SDIO\_SLC1\_RX\_DSCR\_ERR\_INT\_ENA1** 写1使能 [SLC1\\_RX\\_DSCR\\_ERR\\_INT](#) 中断。 (R/W)

## Register 34.39. SDIO\_SLCO\_LENGTH\_REG (0x00F8)

31	20	19	0
0x0		0x0	Reset

**SDIO\_SLCO\_LEN** 表示从机希望发送的数据总长度。(RO)

### 34.9.3 SLC Host 寄存器

Register 34.40. SLCHOST\_CONF\_REG (0x01FO)

31	28	27	26	20	19	15	14	10	9	5	4	0	Reset
0x0	0		0x0		0x0		0x0		0x0		0x0		

位场名称：(reserved), SLCHOST\_HSPEED\_CON\_EN, (reserved), SLCHOST\_FRC\_POS\_SAMP, SLCHOST\_FRC\_NEG\_SAMP, SLCHOST\_FRC\_SDIO20, SLCHOST\_FRC\_SDIO11

**SLCHOST\_FRC\_SDIO11** 将 bit[4] 设置为 1，以此强制在时钟下降沿驱动 CMD 信号。将 bit[3:0] 对应 bit 设置为 1，以此强制在时钟下降沿驱动 DAT[3:0] 信号对应 bit。(R/W)

**SLCHOST\_FRC\_SDIO20** 将 bit[4] 设置为 1，以此强制在时钟上升沿驱动 CMD 信号。将 bit[3:0] 对应 bit 设置为 1，以此强制在时钟上升沿驱动 DAT[3:0] 信号对应 bit。(R/W)

**SLCHOST\_FRC\_NEG\_SAMP** 将 bit[4] 设置为 1，以此强制在时钟下降沿采样 CMD 信号。将 bit[3:0] 对应 bit 设置为 1，以此强制在时钟下降沿采样 DAT[3:0] 信号对应 bit。(R/W)

**SLCHOST\_FRC\_POS\_SAMP** 将 bit[4] 设置为 1，以此强制在时钟上升沿采样 CMD 信号。将 bit[3:0] 对应 bit 设置为 1，以此强制在时钟上升沿采样 DAT[3:0] 信号对应 bit。(R/W)

**SLCHOST\_HSPEED\_CON\_EN** 将该位和 [HINF\\_HIGHSPEED\\_ENABLE](#) 设置为 1，然后主机将 CCCR 寄存器中的 EHS 置为 1，以此强制在时钟上升沿驱动 CMD 和 DAT 信号。(R/W)

## Register 34.41. SLCHOST\_SLC0HOST\_INT\_RAW\_REG (0x0050)

The diagram shows the bit field layout of the register. It consists of two rows of 32-bit boxes. The top row contains labels for bits 31 down to 0. The bottom row contains the bit values and a 'Reset' button.

31	24	23	22	18	17	16	15	8	7	6	5	4	3	2	1	0
SLCHOST_SLC0_TOHOST_BITn_INT_RAW	(reserved)	SLCHOST_SLC0_RX_NEW_PACKET_INT_RAW	(reserved)	SLCHOST_SLC0_TX_OVF_INT_RAW	SLCHOST_SLC0_RX_UDF_INT_RAW	(reserved)	SLCHOST_SLC0_TOHOST_BIT7_INT_RAW	SLCHOST_SLC0_TOHOST_BIT6_INT_RAW	SLCHOST_SLC0_TOHOST_BIT5_INT_RAW	SLCHOST_SLC0_TOHOST_BIT4_INT_RAW	SLCHOST_SLC0_TOHOST_BIT3_INT_RAW	SLCHOST_SLC0_TOHOST_BIT2_INT_RAW	SLCHOST_SLC0_TOHOST_BIT1_INT_RAW	SLCHOST_SLC0_TOHOST_BIT0_INT_RAW	Reset	
0x0	0	0x0	0 0	0x0	0 0 0 0 0 0 0 0	0 0 0 0 0 0 0 0	0 0 0 0 0 0 0 0	0 0 0 0 0 0 0 0	0 0 0 0 0 0 0 0	0 0 0 0 0 0 0 0	0 0 0 0 0 0 0 0	0 0 0 0 0 0 0 0	0 0 0 0 0 0 0 0	0 0 0 0 0 0 0 0	0 0 0 0 0 0 0 0	

**SLCHOST\_SLC0\_TOHOST\_BIT<sub>n</sub>\_INT\_RAW** (*n*: 0-7) [SLCHOST\\_SLC0\\_TOHOST\\_BIT<sub>n</sub>\\_INT](#) (*n*: 0-7)  
的原始中断状态。(R/WTC/SS)

**SLCHOST\_SLC0\_RX\_UDF\_INT\_RAW** [SLCHOST\\_SLC0\\_RX\\_UDF\\_INT](#) 的原始中断状态。(R/WTC/SS)

**SLCHOST\_SLC0\_TX\_OVF\_INT\_RAW** [SLCHOST\\_SLC0\\_TX\\_OVF\\_INT](#) 的原始中断状态。(R/WTC/SS)

**SLCHOST\_SLC0\_RX\_NEW\_PACKET\_INT\_RAW** [SLCHOST\\_SLC0\\_RX\\_NEW\\_PACKET\\_INT](#) 的原始中断状态。(R/WTC/SS)

## Register 34.42. SLCHOST\_SLC1HOST\_INT\_RAW\_REG (0x0054)

SLCHOST_SLC1_RX_NEW_PACKET_INT_RAW								SLCHOST_SLC1_TX_OVF_INT_RAW								SLCHOST_SLC1_RX_UDF_INT_RAW							
(reserved)				(reserved)				(reserved)				(reserved)				(reserved)				(reserved)			
31	26	25	24	18	17	16	15	8	7	6	5	4	3	2	1	0	0	0	0	0	0	0	0
0x0	0	0	0x0	0	0	0	0x0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

**SLCHOST\_SLC1\_TOHOST\_BIT $n$ \_INT\_RAW** ( $n$ : 0-7) [SLCHOST\\_SLC1\\_TOHOST\\_BIT \$n\$ \\_INT](#) ( $n$ : 0-7) 的原始中断状态。 (R/WTC/SS)

**SLCHOST\_SLC1\_RX\_UDF\_INT\_RAW** [SLCHOST\\_SLC1\\_RX\\_UDF\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**SLCHOST\_SLC1\_TX\_OVF\_INT\_RAW** [SLCHOST\\_SLC1\\_TX\\_OVF\\_INT](#) 的原始中断状态。 (R/WTC/SS)

**SLCHOST\_SLC1\_RX\_NEW\_PACKET\_INT\_RAW** [SLCHOST\\_SLC1\\_RX\\_NEW\\_PACKET\\_INT](#) 的原始中断状态。 (R/WTC/SS)

## Register 34.43. SLCHOST\_SLC0HOST\_INT\_ST\_REG (0x0058)

SLCHOST_SLC0_RX_NEW_PACKET_INT_ST								SLCHOST_SLC0_TX_OVF_INT_ST								SLCHOST_SLC0_RX_UDF_INT_ST							
(reserved)				(reserved)				(reserved)				(reserved)				(reserved)				(reserved)			
31	24	23	22	18	17	16	15	8	7	6	5	4	3	2	1	0	0	0	0	0	0	0	0
0x0	0	0	0x0	0	0	0	0x0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

**SLCHOST\_SLC0\_TOHOST\_BIT $n$ \_INT\_ST** ( $n$ : 0-7) [SLCHOST\\_SLC0\\_TOHOST\\_BIT \$n\$ \\_INT](#) ( $n$ : 0-7) 的屏蔽中断状态。 (RO)

**SLCHOST\_SLC0\_RX\_UDF\_INT\_ST** [SLCHOST\\_SLC0\\_RX\\_UDF\\_INT](#) 的屏蔽中断状态。 (RO)

**SLCHOST\_SLC0\_TX\_OVF\_INT\_ST** [SLCHOST\\_SLC0\\_TX\\_OVF\\_INT](#) 的屏蔽中断状态。 (RO)

**SLCHOST\_SLC0\_RX\_NEW\_PACKET\_INT\_ST** [SLCHOST\\_SLC0\\_RX\\_NEW\\_PACKET\\_INT](#) 的屏蔽中断状态。 (RO)

## Register 34.44. SLCHOST\_SLC1HOST\_INT\_ST\_REG (0x005C)

31	26	25	24	18	17	16	15	8	7	6	5	4	3	2	1	0	Reset
0x0	0		0x0	0	0		0x0	0	0	0	0	0	0	0	0	0	

SLCHOST\_SLC1\_TOHOST\_BIT<sub>n</sub>\_INT\_ST (n: 0-7) SLCHOST\_SLC1\_TOHOST\_BIT<sub>n</sub>\_INT (n: 0-7) 的屏蔽中断状态。 (RO)

SLCHOST\_SLC1\_RX\_UDF\_INT\_ST SLCHOST\_SLC1\_RX\_UDF\_INT 的屏蔽中断状态。 (RO)

SLCHOST\_SLC1\_TX\_OVF\_INT\_ST SLCHOST\_SLC1\_TX\_OVF\_INT 的屏蔽中断状态。 (RO)

SLCHOST\_SLC1\_RX\_NEW\_PACKET\_INT\_ST SLCHOST\_SLC1\_RX\_NEW\_PACKET\_INT 的屏蔽中断状态。 (RO)

## Register 34.45. SLCHOST\_CONF\_W7\_REG (0x008C)

31	24	23	16	15	8	7	0	Reset
0x0		0x0		0x0		0x0		0

SLCHOST\_SLCHOST\_CONF29 SLCINT\_SLC\_FRHOST\_BIT<sub>n</sub>\_INT (n: 0-7) 的中断设置位，这些位不会自动清除。 (R/W)

SLCHOST\_SLCHOST\_CONF31 SLCINT\_SLC\_FRHOST\_BIT<sub>n</sub>\_INT (n: 8-15) 的中断设置位，这些位不会自动清除。 (R/W)

## Register 34.46. SLCHOST\_SLCOHOST\_INT\_CLR\_REG (0x00D4)

**SLCHOST\_SLCO\_TOHOST\_BIT $n$ \_INT\_CLR** ( $n$ : 0-7) 写 1 清除 **SLCHOST\_SLCO\_TOHOST\_BIT $n$ \_INT** ( $n$ : 0-7)。(WT)

**SLCHOST\_SLCO\_RX\_UDF\_INT\_CLR** 写1清除 **SLCHOST\_SLCO\_RX\_UDF\_INT**。(WT)

**SLCHOST\_SLCO\_TX\_OVF\_INT\_CLR** 写1清除 **SLCHOST\_SLCO\_TX\_OVF\_INT**。(WT)

**SLCHOST\_SLCO\_RX\_NEW\_PACKET\_INT\_CLR** 写 1 清除 **SLCHOST\_SLCO\_RX\_NEW\_PACKET\_INT**。  
(WT)

#### Register 34.47. SLCHOST\_SLC1HOST\_INT\_CLR\_REG (0x00D8)

**SLCHOST\_SLC1\_TOHOST\_BIT $n$ \_INT\_CLR** ( $n$ : 0-7) 写 1 清除 SLCHOST\_SLC1\_TOHOST\_BIT $n$ \_INT  
( $n$ : 0-7)。(WT)

**SLCHOST\_SLC1\_RX\_UDF\_INT\_CLR** 写1清除 **SLCHOST\_SLC1\_RX\_UDF\_INT**。(WT)

**SLCHOST\_SLC1\_TX\_OVF\_INT\_CLR** 写1清除 **SLCHOST\_SLC1\_TX\_OVF\_INT**。(WT)

SLCHOST\_SLC1\_RX\_NEW\_PACKET\_INT\_CLR 写 1 清除 SLCHOST\_SLC1\_RX\_NEW\_PACKET\_INT。  
(WT)

## Register 34.48. SLCHOST\_SLCOHOST\_FUNC1\_INT\_ENA\_REG (0x00DC)

The diagram illustrates the bit field layout of Register 34.48. It shows a 32-bit register with various fields labeled from left to right:

- Bit 31: (reserved)
- Bit 24: SLCHOST\_FN1\_SLC0\_RX\_NEW\_PACKET\_INT\_ENA
- Bit 23: (reserved)
- Bit 22: SLCHOST\_FN1\_SLC0\_RX\_UDF\_INT\_ENA
- Bit 18: SLCHOST\_FN1\_SLC0\_TX\_OVF\_INT\_ENA
- Bit 17: (reserved)
- Bit 16: SLCHOST\_FN1\_SLC0\_RX\_UDF\_INT\_ENA
- Bit 15: (reserved)
- Bit 8: SLCHOST\_FN1\_SLC0\_TOHOST\_BIT7\_INT\_ENA
- Bit 7: SLCHOST\_FN1\_SLC0\_TOHOST\_BIT6\_INT\_ENA
- Bit 6: SLCHOST\_FN1\_SLC0\_TOHOST\_BIT5\_INT\_ENA
- Bit 5: SLCHOST\_FN1\_SLC0\_TOHOST\_BIT4\_INT\_ENA
- Bit 4: SLCHOST\_FN1\_SLC0\_TOHOST\_BIT3\_INT\_ENA
- Bit 3: SLCHOST\_FN1\_SLC0\_TOHOST\_BIT2\_INT\_ENA
- Bit 2: SLCHOST\_FN1\_SLC0\_TOHOST\_BIT1\_INT\_ENA
- Bit 1: SLCHOST\_FN1\_SLC0\_TOHOST\_BIT0\_INT\_ENA
- Bit 0: Reset

31	24	23	22	18	17	16	15	8	7	6	5	4	3	2	1	0
0x0	0	0x0	0	0			0x0	0	0	0	0	0	0	0	0	Reset

**SLCHOST\_FN1\_SLC0\_TOHOST\_BIT $n$ \_INT\_ENA (n: 0-7)** 写 1 使能 SLCHOST\_SLC0\_TOHOST\_BIT $n$ \_INT (n: 0-7)。 (R/W)

**SLCHOST\_FN1\_SLC0\_RX\_UDF\_INT\_ENA** 写 1 使能 SLCHOST\_SLC0\_RX\_UDF\_INT。 (R/W)

**SLCHOST\_FN1\_SLC0\_TX\_OVF\_INT\_ENA** 写 1 使能 SLCHOST\_SLC0\_TX\_OVF\_INT。 (R/W)

**SLCHOST\_FN1\_SLC0\_RX\_NEW\_PACKET\_INT\_ENA** 写 1 使能 SLCHOST\_SLC0\_RX\_NEW\_PACKET\_INT。 (R/W)

## Register 34.49. SLCHOST\_SLC1HOST\_FUNC1\_INT\_ENA\_REG (0x00EO)

The diagram shows the bit field layout of Register 34.49. It includes labels for reserved fields and specific interrupt enable controls:

- Bit 31: (reserved)
- Bit 26: SLCHOST\_FN1\_SLC1\_RX\_NEW\_PACKET\_INT\_ENA
- Bit 25: (reserved)
- Bit 24: SLCHOST\_FN1\_SLC1\_TOHOST\_BITn\_INT\_ENA (n: 0-7)
- Bit 18: SLCHOST\_FN1\_SLC1\_RX\_UDF\_INT\_ENA
- Bit 17: SLCHOST\_FN1\_SLC1\_TX\_OVF\_INT\_ENA
- Bit 16: SLCHOST\_FN1\_SLC1\_RX\_OVF\_INT\_ENA
- Bit 15: SLCHOST\_FN1\_SLC1\_TOHOST\_BITn\_INT\_ENA (n: 0-7)
- Bit 8: (reserved)
- Bit 7: SLCHOST\_FN1\_SLC1\_TOHOST\_BIT7\_INT\_ENA
- Bit 6: SLCHOST\_FN1\_SLC1\_TOHOST\_BIT6\_INT\_ENA
- Bit 5: SLCHOST\_FN1\_SLC1\_TOHOST\_BIT5\_INT\_ENA
- Bit 4: SLCHOST\_FN1\_SLC1\_TOHOST\_BIT4\_INT\_ENA
- Bit 3: SLCHOST\_FN1\_SLC1\_TOHOST\_BIT3\_INT\_ENA
- Bit 2: SLCHOST\_FN1\_SLC1\_TOHOST\_BIT2\_INT\_ENA
- Bit 1: SLCHOST\_FN1\_SLC1\_TOHOST\_BIT1\_INT\_ENA
- Bit 0: SLCHOST\_FN1\_SLC1\_TOHOST\_BIT0\_INT\_ENA

31	26	25	24	18	17	16	15	8	7	6	5	4	3	2	1	0
0x0	0		0x0	0	0		0x0	0	0	0	0	0	0	0	0	Reset

SLCHOST\_FN1\_SLC1\_TOHOST\_BIT $n$ \_INT\_ENA (n: 0-7) 写 1 使能 SLCHOST\_SLC1\_TOHOST\_BIT $n$ \_INT (n: 0-7)。 (R/W)

SLCHOST\_FN1\_SLC1\_RX\_UDF\_INT\_ENA 写 1 使能 SLCHOST\_SLC1\_RX\_UDF\_INT。 (R/W)

SLCHOST\_FN1\_SLC1\_TX\_OVF\_INT\_ENA 写 1 使能 SLCHOST\_SLC1\_TX\_OVF\_INT。 (R/W)

SLCHOST\_FN1\_SLC1\_RX\_NEW\_PACKET\_INT\_ENA 写 1 使能 SLCHOST\_SLC1\_RX\_NEW\_PACKET\_INT。 (R/W)

## Register 34.50. SLCHOST\_SLCOHOST\_TOKEN\_RDATA\_REG (0x0044)

The diagram shows the bit field layout of Register 34.50. It includes labels for reserved fields and the SLCOHOST\_TOKEN1 value:

- Bit 31: (reserved)
- Bit 28: SLCHOST\_HOSTSLCOHOST\_SLCO\_TOKEN1
- Bit 27: (reserved)
- Bit 16: SLCHOST\_HOSTSLCOHOST\_SLCO\_TOKEN1
- Bit 15: (reserved)

31	28	27	16	15	0
0x0		0x0		0x0	Reset

SLCHOST\_HOSTSLCOHOST\_SLCO\_TOKEN1 表示可用于通过 SLCO 通道接收数据的 buffer 的累计值。  
(RO)

## Register 34.51. SLCHOST\_PKT\_LEN\_REG (0x0060)

SLCHOST_HOSTSLHOST_SLC0_LEN_CHECK		SLCHOST_HOSTSLHOST_SLC0_LEN	
31	20	19	0
0x0		0x0	Reset

**SLCHOST\_HOSTSLHOST\_SLC0\_LEN** 表示从机总共希望发送的数据量，该字段的值只在被主机读取时更新。 (RO)

**SLCHOST\_HOSTSLHOST\_SLC0\_LEN\_CHECK** 校验 SLCHOST\_HOSTSLHOST\_SLC0\_LEN 字段的值，该字段的值等于 SLCHOST\_HOSTSLHOST\_SLC0\_LEN bit[9:0] 加上 bit[19:10]。 (RO)

## Register 34.52. SLCHOST\_SLC1HOST\_TOKEN\_RDATA\_REG (0x00C4)

(reserved)		SLCHOST_HOSTSLHOST_SLC1_TOKEN1		(reserved)	
31	28	27	16	15	0
0x0		0x0		0x0	Reset

**SLCHOST\_HOSTSLHOST\_SLC1\_TOKEN1** 表示可用于通过 SLC1 通道接收数据的 buffer 的累计值。 (RO)

Register 34.53. SLCHOST\_CONF\_Wn\_REG( $n$ : 0-2) (0x006C+0x4\*n)

SLCHOST_CONF $n$		Reset
31	0	0x0

SLCHOST\_SLCHOST\_CONF $n$  主机与从机之间的信息交互寄存器。 (R/W)

## Register 34.54. SLCHOST\_CONF\_W3\_REG (0x0078)

SLCHOST_CONF3		(reserved)	Reset
31	16   15	0xc0	0

SLCHOST\_SLCHOST\_CONF3 主机与从机之间的信息交互寄存器。 (R/W)

## Register 34.55. SLCHOST\_CONF\_W4\_REG (0x007C)

SLCHOST_CONF4		(reserved)	Reset
31	16   15	0x1ff	0

SLCHOST\_SLCHOST\_CONF4 主机与从机之间的信息交互寄存器。 (R/W)

## Register 34.56. SLCHOST\_CONF\_W6\_REG (0x0088)

SLCHOST_CONF6	
31	0
0x0	Reset

**SLCHOST\_CONF6** 主机与从机之间的信息交互寄存器。 (R/W)

Register 34.57. SLCHOST\_CONF\_Wn\_REG(*n*: 8-15) (0x009C+0x4\*(*n*-8))

SLCHOST_CONFn	
31	0
0x0	Reset

**SLCHOST\_CONF*n*** 主机与从机之间的信息交互寄存器。 (R/W)

# 第 35 章

## LED PWM 控制器 (LEDC)

### 35.1 概述

LED PWM 控制器用于生成控制 LED 的脉冲宽度调制信号 (PWM)，具有占空比自动渐变等专门功能。该外设也可生成 PWM 信号用作其他用途。

### 35.2 特性

LED PWM 控制器具有如下特性：

- 六个独立的 PWM 生成器（即六个通道）
- PWM 占空比最大精度为 20 位
- 四个独立定时器，可实现小数分频
- PWM 输出信号相位可调节
- PWM 占空比微调
- 占空比自动渐变—即 PWM 信号占空比可逐渐增加或减小，无须处理器干预，渐变完成时产生中断
- 每个 PWM 生成器包含 16 个占空比渐变区间，用于生成占空比伽玛曲线渐变的信号。每个区间都可以独立配置占空比变化方向（增加或减少）、变化步长、变化次数以及变化频率
- 低功耗模式 (Light-sleep mode) 下可输出 PWM 信号
- 可以生成 ETM（事件任务矩阵）外设相关的事件，可以接收 ETM 外设相关的任务

由于四个定时器具有相同的功能和运行方式，下文将四个定时器统称为定时器 $x$  ( $x$  的范围是 0 到 3)。同样的，六个 PWM 生成器的功能和运行方式也相同，因此下文将统称为 PWM  $n$  ( $n$  的范围是 0 到 5)。




图 35.2-1. LED PWM 控制器架构

### 35.3 功能描述

### 35.3.1 架构

图 35.2-1 为 LED PWM 控制器的架构。

四个定时器每个内部都有一个时基计数器（即基于基准时钟周期计数的计数器），因此每个定时器都可以独立配置（可配置时钟分频器和计数器最大值）。每个 PWM 生成器通过配置 `LEDC_TIMER_SEL_CHn` 可以在四个定时器中择一，并以该定时器的计数值 `timerx_cnt` 为基准生成 PWM 信号。

图 35.3-1 为定时器和 PWM 生成器的主要功能块。




图 35.3-1. 定时器和 PWM 生成器功能框图

### 35.3.2 定时器

LED PWM 控制器的每个定时器内部都有一个时基计数器。图 35.3-1 中时基计数器使用的时钟信号称为 `ref_pulseX`。所有定时器使用同一个时钟源信号 `LEDC_CLKX`，该时钟源信号经分频器分频后产生 `ref_pulseX` 供

计数器使用。

### 35.3.2.1 时钟源

软件可配置的 LED PWM 寄存器由 APB\_CLK 时钟驱动。要使用 LED PWM 控制器，需使能 LED PWM 的 APB\_CLK 时钟信号，该时钟信号可通过置位 PCR\_LEDC\_CONF\_REG 寄存器的 PCR\_LEDC\_CLK\_EN 字段使能，通过软件置位 PCR\_LEDC\_CONF\_REG 寄存器的 PCR\_LEDC\_RST\_EN 字段复位。

LED PWM 控制器的定时器从下述时钟信号中选择一个作为其时钟源信号：PLL\_F80M\_CLK、RC\_FAST\_CLK 和 XTAL\_CLK。为 LEDC\_CLK<sub>X</sub> 选择时钟源信号的配置如下：

- PLL\_F80M\_CLK：将 LEDC\_SCLK\_SEL[1:0] 置 1
- RC\_FAST\_CLK：将 LEDC\_SCLK\_SEL[1:0] 置 2
- XTAL\_CLK：将 LEDC\_SCLK\_SEL[1:0] 置 3

之后，LEDC\_CLK<sub>X</sub> 信号会进入时钟分频器。

更多信息，请参阅章节 8 复位和时钟。

### 35.3.2.2 时钟分频器配置

LEDC\_CLK<sub>X</sub> 信号传输到时钟分频器，产生 ref\_pulse<sub>X</sub> 信号供计数器使用。ref\_pulse<sub>X</sub> 的频率等于 LEDC\_CLK<sub>X</sub> 的频率经分频系数 LEDC\_CLK\_DIV 分频后的结果（见图 35.3-1）。

分频系数 LEDC\_CLK\_DIV 为小数分频，因此其值可为非整数。分频系数 LEDC\_CLK\_DIV 可根据下列等式配置：

$$\text{LEDC\_CLK\_DIV} = A + \frac{B}{256}$$

- 整数部分 A 为 LEDC\_CLK\_DIV\_TIMER<sub>X</sub> 字段的高 10 位（即 LEDC\_TIMER<sub>X</sub>\_CONF\_REG[22:13]）
- 小数部分 B 为 LEDC\_CLK\_DIV\_TIMER<sub>X</sub> 字段的低 8 位（即 LEDC\_TIMER<sub>X</sub>\_CONF\_REG[12:5]）

小数部分 B 为 0 时，LEDC\_CLK\_DIV 的值为整数（整数分频）。也就是说，每 A 个 LEDC\_CLK<sub>X</sub> 时钟周期产生一个 ref\_pulse<sub>X</sub> 时钟脉冲。

小数部分 B 不为 0 时，LEDC\_CLK\_DIV 的值非整数。时钟分频器按照 A 个 LEDC\_CLK<sub>X</sub> 时钟周期和 (A+1) 个 LEDC\_CLK<sub>X</sub> 时钟周期轮流产生 ref\_pulse<sub>X</sub> 时钟脉冲，实现非整数分频。这样一来，ref\_pulse<sub>X</sub> 时钟脉冲的平均频率便会是理想值（非整数分频的频率）。每 256 个 ref\_pulse<sub>X</sub> 时钟脉冲中：

- 有 B 个 ref\_pulse<sub>X</sub> 时钟脉冲以 (A+1) 个 LEDC\_CLK<sub>X</sub> 时钟周期分频
- 有 (256-B) 个 ref\_pulse<sub>X</sub> 时钟脉冲以 A 个 LEDC\_CLK<sub>X</sub> 时钟周期分频
- 以 (A+1) 个 LEDC\_CLK<sub>X</sub> 时钟周期分频的 ref\_pulse<sub>X</sub> 时钟脉冲均匀分布在以 A 个 LEDC\_CLK<sub>X</sub> 时钟周期分频的 ref\_pulse<sub>X</sub> 时钟脉冲中

图 35.3-2 展示了分频系数 LEDC\_CLK\_DIV 非整数时，LEDC\_CLK<sub>X</sub> 时钟脉冲和 ref\_pulse<sub>X</sub> 时钟脉冲的关系。




图 35.3-2. LEDC\_CLK\_DIV 非整数时的分频

在运行时改变定时器时钟的分频系数，需先配置 `LEDC_CLK_DIV_TIMERx` 字段，然后置位 `LEDC_TIMERx_PARA_UP` 字段应用新配置。新配置会在计数器下次溢出时生效。`LEDC_TIMERx_PARA_UP` 字段由硬件自动清除。

### 35.3.2.3 20 位计数器

每个定时器有一个以 `ref_pulsex` 为基准时钟的 20 位时基计数器（见图 35.3-1）。`LEDC_TIMERx_DUTY_RES` 字段用于配置 20 位计数器的最大值。因此，PWM 信号的最大精度为 20 位。计数器最大可计数至  $2^{\text{LEDC_TIMERx_DUTY_RES}} - 1$ ，然后溢出并重新从 0 开始计数。软件可以读取、复位、暂停计数器。计数器和 PWM 信号精度的关系如图 35.3-3 所示。




图 35.3-3. 计数器和 PWM 信号精度关系

计数器可在每次溢出时触发 `LEDC_TIMERx_OVF_INT` 中断（这个中断为硬件自动产生，不需要配置）。计数器也可配置为在溢出 `LEDC_OVF_NUM_CHn` + 1 次时触发 `LEDC_OVF_CNT_CHn_INT` 中断，该中断配置步骤如下：

1. 配置 `LEDC_TIMER_SEL_CHn` 为 PWM 生成器选择该定时器
2. 置位 `LEDC_OVF_CNT_EN_CHn` 使能溢出次数计数器
3. 把 `LEDC_OVF_NUM_CHn` 的值设为触发中断的计数器溢出次数减 1
4. 置位 `LEDC_OVF_CNT_CHn_INT_ENA` 使能溢出中断
5. 置位 `LEDC_TIMERx_DUTY_RES` 使能定时器，等待 `LEDC_OVF_CNT_CHn_INT` 中断产生

在运行时改变计数器的最大值，需先配置 `LEDC_TIMERx_DUTY_RES` 字段，然后置位 `LEDC_TIMERx_PARA_UP` 字段。新的配置在计数器下一次溢出时生效。如果重新配置 `LEDC_OVF_CNT_EN_CHn` 字段，需置位 `LEDC_PARA_UP_CHn` 应用新配置。总之，更改配置时需置位 `LEDC_TIMERx_PARA_UP` 或 `LEDC_PARA_UP_CHn` 应用新配置。

`LEDC_TIMERx_PARA_UP` 和 `LEDC_PARA_UP_CHn` 字段由硬件自动清除。

如图 35.3-1 所示，PWM 生成器输出信号 `sig_outn` 的频率取决于定时器时钟源 `LEDC_CLKx` 的频率、时钟分频系数 `LEDC_CLK_DIV` 以及占空比精度（计数器位宽）`LEDC_TIMERx_DUTY_RES`：

$$f_{\text{PWM}} = \frac{f_{\text{LEDC\_CLK}x}}{\text{LEDC\_CLK\_DIV} \cdot 2^{\text{LEDC\_TIMER}x\text{\_DUTY\_RES}}}$$

上述公式变形后，可得到以下公式计算预期的占空比精度：

$$\text{LEDC\_TIMER}x\text{\_DUTY\_RES} = \log_2 \left( \frac{f_{\text{LEDC\_CLK}x}}{f_{\text{PWM}} \cdot \text{LEDC\_CLK\_DIV}} \right)$$

表 35.3-1 列出了常用配置频率及其对应精度。

表 35.3-1. 常用配置频率及精度

LEDC_CLK <sub>x</sub>	PWM 频率	最高精度 (位) <sup>1</sup>	最低精度 (位) <sup>2</sup>
PLL_F80M_CLK (80 MHz)	1 kHz	16	7
PLL_F80M_CLK (80 MHz)	5 kHz	13	4
PLL_F80M_CLK (80 MHz)	10 kHz	12	3
XTAL_CLK (40 MHz)	1 kHz	15	6
XTAL_CLK (40 MHz)	4 kHz	13	4
RC_FAST_CLK (17.5 MHz)	1 kHz	14	5
RC_FAST_CLK (17.5 MHz)	2 kHz	13	4

<sup>1</sup> 最高精度指时钟分频系数 LEDC\_CLK\_DIV 为 1 时的精度，向下取整。如果经公式计算出的最高精度超过了计数器位宽 20 位，则最高精度为 20。

<sup>2</sup> 最低精度指时钟分频系数 LEDC\_CLK\_DIV 为  $1023 + \frac{255}{256}$  时的精度，向上取整。如果经公式计算出的最低精度小于 0，则最低精度为 1。

### 35.3.3 PWM 生成器

要生成 PWM 信号，PWM 生成器 (PWM<sub>n</sub>) 需选择一个定时器 (Timer<sub>x</sub>)。每个 PWM 生成器均可通过置位 LEDC\_TIMER\_SEL\_CH<sub>n</sub> 单独配置，在四个定时器中选择一个用于生成 PWM 信号。

如图 35.3-1 所示，每个 PWM 生成器主要包括一个高低电平比较器和两个选择器。PWM 生成器将定时器的 20 位计数值 (Timer<sub>x</sub>\_cnt) 与高低电平比较器的值 Hpoint<sub>n</sub> 和 Lpoint<sub>n</sub> 比较。如果定时器的计数值等于 Hpoint<sub>n</sub> 或 Lpoint<sub>n</sub>，PWM 信号可以输出高低电平：

- 如果 Timer<sub>x</sub>\_cnt == Hpoint<sub>n</sub>，则 sig\_out<sub>n</sub> 为 1。
- 如果 Timer<sub>x</sub>\_cnt == Lpoint<sub>n</sub>，则 sig\_out<sub>n</sub> 为 0。

图 35.3-4 展示了如何使用 Hpoint<sub>n</sub> 和 Lpoint<sub>n</sub> 生成占空比固定的 PWM 信号。




图 35.3-4. LED PWM 输出信号图

每当所选定时器的计数器溢出时，PWM 生成器 (PWM<sub>n</sub>) 的 Hpoint<sub>n</sub> 值更新为 LEDC\_HPOINT\_CH<sub>n</sub>。Lpoint<sub>n</sub> 的值同样在计数器每次溢出时更新，为 LEDC\_DUTY\_CH<sub>n</sub>[24:4] 和 LEDC\_HPOINT\_CH<sub>n</sub> 的和。通过配置 LEDC\_DUTY\_CH<sub>n</sub>[24:4] 和 LEDC\_HPOINT\_CH<sub>n</sub> 两个字段，可设置 PWM 输出信号的相对相位和占空比。

置位 `LEDC_SIG_OUT_EN_CHn`, 开启 PWM 信号 (`sig_outn`) 输出; 清除 `LEDC_SIG_OUT_EN_CHn`, 关闭 PWM 信号输出, 输出信号 (`sig_outn`) 输出恒定电平, 电平值为 `LEDC_IDLE_LV_CHn`。

`LEDC_DUTY_CHn[3:0]` 通过周期性改变 PWM 输出信号 `sig_outn` 的占空比实现微调。如 `LEDC_DUTY_CHn[3:0]` 不为 0, 那么 `sig_outn` 每 16 个周期中, 有 `LEDC_DUTY_CHn[3:0]` 个周期的 PWM 脉冲占空比要比  $(16 - \text{LEDC\_DUTY\_CHn}[3:0])$  个周期的脉冲占空比多一个定时器的计数周期。比如, 如果 `LEDC_DUTY_CHn[24:4]` 设为 10, `LEDC_DUTY_CHn[3:0]` 设为 5, 则 16 个周期中, 有 5 个周期的 PWM 脉冲占空比为 11, 剩余 11 个周期的 PWM 脉冲占空比为 10。16 个周期的平均占空比为 10.3125。

如果重新配置 `LEDC_TIMER_SEL_CHn`、`LEDC_HPOINT_CHn`、`LEDC_DUTY_CHn[24:4]` 和 `LEDC_SIG_OUT_EN_CHn` 字段, 需置位 `LEDC_PARA_UP_CHn` 应用新配置。新配置在计数器下次溢出时生效。`LEDC_TIMERx_PARA_UP` 字段由硬件自动清除。

### 35.3.4 占空比渐变

PWM 生成器可以渐变 PWM 输出信号的占空比 (即由一种占空比逐渐变为另一种占空比)。每个 PWM 生成器最多可以包含 16 个占空比渐变区间, 每个区间可以独立配置占空比渐变方向 (增加或减少)、渐变步长、渐变次数和渐变频率。如果开启占空比渐变功能, 每个区间的 `Lpointn` 的值会根据该区间的渐变配置进行变化。

#### 35.3.4.1 线性占空比渐变

通过配置第一个占空比渐变区间的渐变方向、渐变步长、渐变次数和渐变频率, 可以产生线性占空比渐变 PWM 信号。

线性占空比渐变 PWM 信号通过以下步骤配置产生:

1. 配置寄存器字段 `LEDC_DUTY_CHn`。该字段用来设置 `Lpointn` 的初始值。
2. 置位寄存器字段 `LEDC_DUTY_START_CHn`。当该字段置位/清除, 占空比渐变会使能/关闭。
3. 配置寄存器 `LEDC_CHn_GAMMA_WR_REG` 的 `LEDC_CHn_GAMMA_DUTY_INC` 字段。当该字段配置为 1/0 时, 当前所配置的占空比渐变区间的 `Lpointn` 会增加/减少。
4. 配置寄存器 `LEDC_CHn_GAMMA_WR_REG` 的 `LEDC_CHn_GAMMA_DUTY_CYCLE` 字段。该字段用来设置当前所配置的占空比渐变区间的 `Lpointn` 每增加/减少一次, 计数器溢出的次数。即当计数器溢出 `LEDC_CHn_GAMMA_DUTY_CYCLE` 次, `Lpointn` 将会增加/减少一次。
5. 配置寄存器 `LEDC_CHn_GAMMA_WR_REG` 的 `LEDC_CHn_GAMMA_SCALE` 字段。该字段用来设置当前所配置的占空比渐变区间的 `Lpointn` 每次增加/减少的量。
6. 配置寄存器 `LEDC_CHn_GAMMA_WR_REG` 的 `LEDC_CHn_GAMMA_DUTY_NUM` 字段。该字段用来设置当前所配置的占空比渐变区间的渐变次数。
7. 配置寄存器 `LEDC_CHn_GAMMA_WR_ADDR_REG` 的 `LEDC_CHn_GAMMA_WR_ADDR` 字段。该字段用来指定步骤 3、4、5、6 所配置的属性属于哪个占空比渐变区间 (区间号为 0 到 15)。由于线性占空比渐变只需要配置第一个占空比渐变区间即可, 所以 `LEDC_CHn_GAMMA_WR_ADDR` 在这里配置为 0。
8. 将寄存器 `LEDC_CHn_GAMMA_CONF_REG` 的 `LEDC_CHn_GAMMA_ENTRY_NUM` 字段配置为 1。该字段用来指定一次渐变过程中有效的占空比渐变区间的个数 (当指定数目的区间都渐变完成后, PWM 信号会停止占空比渐变, PWM 生成器会触发 `LEDC_DUTY_CHNG_END_CHn_INT` 中断)。由于线性占空比渐变只包含一个渐变区间 (第一个占空比渐变区间), 所以 `LEDC_CHn_GAMMA_ENTRY_NUM` 字段配置为 1。
9. 置位寄存器字段 `LEDC_PARA_UP_CHn` 应用上述步骤的配置。当该字段被置位后, 上述的占空比渐变配置会在下一次计数器溢出时生效, PWM 生成器会输出指定配置的线性占空比渐变 PWM 信号

(`LEDC PARA_UP_CHn` 字段会被硬件自动清除)。

当上述配置步骤完成后，每当计数器溢出 `LEDC_CHn_GAMMA_DUTY_CYCLE` 次后，PWM 生成器将 PWM 信号的占空比渐变一次。PWM 信号每次渐变时，其 `Lpointn` 会增加/减少 (由 `LEDC_CHn_GAMMA_DUTY_INC` 字段配置) `LEDC_CHn_GAMMA_SCALE`，相应地占空比会增加 / 减少 (由 `LEDC_CHn_GAMMA_DUTY_INC` 字段配置)

$$\frac{\text{LEDC\_CH}_n\text{\_GAMMA\_SCALE}}{\text{LEDC\_TIMER}_x\text{\_DUTY\_RES}}$$

PWM 信号的占空比会渐变 `LEDC_CHn_GAMMA_DUTY_NUM` 次。完成该次数的渐变后，PWM 信号的占空比停止变化并保持以该占空比输出。由于每次渐变时占空比增加/减少的值都相同，所以产生的 PWM 信号为线性占空比渐变信号。

图35.3-5展示了 PWM 信号占空比线性渐变的例子。




图 35.3-5. 输出信号占空比线性渐变图

### 35.3.4.2 伽马曲线渐变

通过配置多个占空比渐变区间的占空比渐变方向，渐变步长，渐变次数和渐变频率，PWM 生成器可以产生伽玛曲线渐变的 PWM 信号。

伽玛曲线渐变可以通过下述步骤配置：

1. 和章节 35.3.4.1 的步骤 1 相同。
2. 和章节 35.3.4.1 的步骤 2 相同。
3. 配置多个占空比渐变区间：
  - (a) 为当前所配置的占空比渐变区间配置 `LEDC_CHn_GAMMA_WR_REG` 寄存器的 `LEDC_CHn_GAMMA_DUTY_INC` 字段。

- (b) 为当前所配置的占空比渐变区间配置 `LEDC_CHn_GAMMA_WR_REG` 寄存器的 `LEDC_CHn_GAMMA_DUTY_CYCLE` 字段。
  - (c) 为当前所配置的占空比渐变区间配置 `LEDC_CHn_GAMMA_WR_REG` 寄存器的 `LEDC_CHn_GAMMA_SCALE` 字段。
  - (d) 为当前所配置的占空比渐变区间配置 `LEDC_CHn_GAMMA_WR_REG` 寄存器的 `LEDC_CHn_GAMMA_DUTY_NUM` 字段。
  - (e) 配置 `LEDC_CHn_GAMMA_WR_ADDR_REG` 寄存器的 `LEDC_CHn_GAMMA_WR_ADDR` 字段，指定上述步骤的配置所属的占空比渐变区间的序号（区间序号为 0 到 15）。所配置的占空比渐变区间的序号必须从 0 开始，每配置完一个占空比渐变区间，下一个要配置的占空比渐变区间的序号需要加 1。
  - (f) 上述步骤配置完毕后，一个占空比渐变区间的配置视为完成，然后可以重复上述的步骤配置其他的占空比渐变区间的参数。每个占空比渐变区间的配置都是独立的，拥有有效配置的区间个数可以是任意的（不能大于 16 个区间）。
4. 当所需的占空比渐变区间都配置完毕后，将 `LEDC_CHn_GAMMA_CONF_REG` 寄存器的 `LEDC_CHn_GAMMA_ENTRY_NUM` 字段配置为步骤 3 中配置过的占空比渐变区间的总个数。
5. 置位寄存器的 `LEDC PARA UP CHn` 字段，应用以上步骤的配置。当该字段被置位后，上述步骤的占空比渐变配置会在下一次计数器溢出时生效，PWM 生成器会按照配置输出伽玛曲线渐变的 PWM 信号 (`LEDC PARA UP CHn` 字段会自动被硬件清除)。

经过上述所有的配置步骤，PWM 生成器会产生包含 `LEDC_CHn_GAMMA_ENTRY_NUM` 个占空比渐变区间的 PWM 信号。首先，PWM 信号会根据序号为 0 的占空比渐变区间的配置进行占空比渐变，渐变完成后，按照序号为 1 的占空比渐变区间的配置进行占空比渐变，直到序号为 (`LEDC_CHn_GAMMA_ENTRY_NUM` - 1) 的占空比渐变区间（即最后一个区间）完成渐变。在每个区间中，PWM 信号都是独立变化的。对于每个由 `LEDC_CHn_GAMMA_WR_ADDR` 字段指定序号的占空比渐变区间，PWM 信号会在计数器每溢出 `LEDC_CHn_GAMMA_DUTY_CYCLE` 次后，进行一次占空比渐变，对于每次渐变，其 Lpoint<sub>n</sub> 会增加/减少（由 `LEDC_CHn_GAMMA_DUTY_INC` 字段配置）`LEDC_CHn_GAMMA_SCALE`，相对的，占空比会增加 / 减少（由 `LEDC_CHn_GAMMA_DUTY_INC` 字段配置）

$$\frac{\text{LEDC\_CH}_n\text{\_GAMMA\_SCALE}}{\text{LEDC\_TIMER}_x\text{\_DUTY\_RES}}$$

在该区间内，占空比会渐变 `LEDC_CHn_GAMMA_DUTY_NUM` 次，当指定次数的占空比渐变完成后，视为当前区间的占空比渐变完成。

当 `LEDC_CHn_GAMMA_ENTRY_NUM` 个区间的占空比渐变都完成后，PWM 信号会停止占空比渐变，其占空比会保持最后一次渐变的占空比。由于每个占空比渐变区间的渐变过程都是独立不同的线性渐变，因此多个区间的线性占空比渐变就可以拟合成一个特定的伽玛曲线占空比渐变。

图35.3-6展示了伽玛曲线渐变 PWM 信号。




图 35.3-6. 输出信号占空比伽玛曲线渐变图

### 35.3.4.3 占空比渐变暂停和恢复

向 `LEDC_CHn_GAMMA_CONF_REG` 寄存器的 `LEDC_CHn_GAMMA_PAUSE` 字段写 1 可以暂停已经开始的占空比渐变过程。一旦将 `LEDC_CHn_GAMMA_PAUSE` 字段置 1，PWM 信号将会保持最近一次渐变后的占空比。

向 `LEDC_CHn_GAMMA_CONF_REG` 寄存器的 `LEDC_CHn_GAMMA_RESUME` 字段写 1 可以恢复被暂停的占空比渐变过程。一旦将 `LEDC_CHn_GAMMA_RESUME` 字段置 1，PWM 信号将会按照暂停时所在的占空比渐变区间的配置，从暂停时的占空比继续进行占空比渐变，直到所有有效的区间都完成指定的占空比渐变（`LEDC_CHn_GAMMA_RESUME` 字段置 1 后，硬件会自动清除 `LEDC_CHn_GAMMA_PAUSE` 字段）。

## 35.3.5 事件任务矩阵功能

在 ESP32-C6 中，LEDC 支持 ETM 功能，即可以通过任意外设的 ETM 事件触发 LEDC 的 ETM 任务，或者通过 LEDC 的 ETM 事件触发任意外设的 ETM 任务。关于 ETM 更多详细信息，请参考章节 [11 事件任务矩阵 \(SOC\\_ETM\)](#)。这里仅介绍与 LEDC 相关的 ETM 任务和 ETM 事件。

ETM 外设相关的事件和任务的使能由寄存器 `LEDC_EVT_TASK_ENO_REG`、`LEDC_EVT_TASK_EN1_REG` 和 `LEDC_EVT_TASK_EN2_REG` 的相关字段所配置。事件和任务与寄存器 `LEDC_EVT_TASK_ENO_REG`、`LEDC_EVT_TASK_EN1_REG`、`LEDC_EVT_TASK_EN2_REG` 的每个字段的对应关系参照章节 [35.5](#)。

LEDC 可接收的 ETM 任务有：

- `LEDC_TASK_DUTY_SCALE_UPDATE_CHn`: 如果 `LEDC_TASK_DUTY_SCALE_UPDATE_CHn_EN` 字段使能，当接收到 `LEDC_TASK_DUTY_SCALE_UPDATE_CHn` 任务后，相应的 LEDC 通道（`PWMn`）将会根据最新配置的 `LEDC_CHn_GAMMA_SCALE` 字段的值，重新开始生成占空比渐变 PWM 信号。
- `LEDC_TASK_TIMERx_RES_UPDATE`: 如果 `LEDC_TASK_TIMERx_RES_UPDATE_EN` 字段使能，当接收到 `LEDC_TASK_TIMERx_RES_UPDATE` 任务后，相应的定时器（`Timerx`）将会根据最新配置的 `LEDC_TIMERx_DUTY_RES` 字段的值，在下一次计数器溢出时，更新计数器的最大计数值为该值。
- `LEDC_TASK_TIMERx_CAP`: 如果 `LEDC_TASK_TIMERx_CAP_EN` 字段使能，当接收到 `LEDC_TASK_TIMERx_CAP` 任务时，相应的定时器（`Timerx`）将会抓取当前计数器的计数值。该计数值将

会存储在寄存器 `LEDC_TIMERx_CNT_CAP_REG` 的 `LEDC_TIMERx_CNT_CAP` 字段。

- `LEDC_TASK_SIG_OUT_DIS_CHn`: 如果 `LEDC_TASK_SIG_OUT_DIS_CHn_EN` 字段使能, 当接收到 `LEDC_TASK_SIG_OUT_DIS_CHn` 任务时, 相应的 LEDC 通道 (PWM $n$ ) 的 PWM 信号将停止输出, 该通道的输出信号 (`sig_out $n$` ) 将会变为 `LEDC_IDLE_LV_CHn` 字段所配置电平的固定电平信号, 如图 35.3-1 所示。
- `LEDC_TASK_OVF_CNT_RST_CHn`: 如果 `LEDC_TASK_OVF_CNT_RST_CHn_EN` 字段使能, 当接收到 `LEDC_TASK_OVF_CNT_RST_CHn` 任务时, 相应的 LEDC 通道 (PWM $n$ ) 定时器的计数器溢出次数的计数器值将会被复位为 0。
- `LEDC_TASK_TIMERx_RST`: 如果 `LEDC_TASK_TIMERx_RST_EN` 字段使能, 当接收到 `LEDC_TASK_TIMERx_RST` 任务时, 相应的定时器 (Timer $x$ ) 的计数器值将会被复位为 0。
- `LEDC_TASK_TIMERx_PAUSE` 和 `LEDC_TASK_TIMERx_RESUME`: 如果 `LEDC_TASK_TIMERx_PAUSE_EN` 字段使能, 当接收到 `LEDC_TASK_TIMERx_RESUME` 和 `LEDC_TASK_TIMERx_PAUSE` 任务时, 相应的定时器 (Timer $x$ ) 将会被交替暂停或恢复。即, 当该任务被接收一次时, 定时器 (Timer $x$ ) 将会暂停, 当该任务再被接收一次时, 定时器 (Timer $x$ ) 将会恢复。
- `LEDC_TASK_GAMMA_RESTART_CHn`: 如果 `LEDC_TASK_GAMMA_RESTART_CHn_EN` 字段使能, 当接收到 `LEDC_TASK_GAMMA_RESTART_CHn` 任务时, 相应的 LEDC 通道 (PWM $n$ ) 将会重新开始产生占空比渐变 PWM 信号。
- `LEDC_TASK_GAMMA_PAUSE_CHn`: 如果 `LEDC_TASK_GAMMA_PAUSE_CHn_EN` 字段使能, 当接收到 `LEDC_TASK_GAMMA_PAUSE_CHn` 任务时, 相应的 LEDC 通道 (PWM $n$ ) 将会在计数器下一次溢出时停止占空比的渐变。即, 当该任务被接收后, 相应的 LEDC 通道 (PWM $n$ ) 的 PWM 信号的占空比将不会再进行渐变。
- `LEDC_TASK_GAMMA_RESUME_CHn`: 如果 `LEDC_TASK_GAMMA_RESUME_CHn_EN` 字段使能, 当接收到 `LEDC_TASK_GAMMA_RESUME_CHn` 任务时, 相应的 LEDC 通道 (PWM $n$ ) 将会在计数器下一次溢出时恢复占空比的渐变。即, 当该任务被接收后, 相应的 LEDC 通道 (PWM $n$ ) 的 PWM 信号将会按照暂停时的占空比渐变配置继续进行占空比的渐变。

LEDC 可产生的 ETM 事件有:

- `LEDC_EVT_DUTY_CHNG_END_CHn`: 如果 `LEDC_EVT_DUTY_CHNG_END_CHn_EN` 字段使能, 当相应的 LEDC 通道 (PWM $n$ ) 占空比渐变完成后, 将会产生 `LEDC_EVT_DUTY_CHNG_END_CHn` 事件。
- `LEDC_EVT_OVF_CNT_PLS_CHn`: 如果 `LEDC_EVT_OVF_CNT_PLS_CHn_EN` 字段使能, 当相应的 LEDC 通道 (PWM $n$ ) 的定时器的计数器溢出 `LEDC_OVF_NUM_CHn` + 1 次后, 将会产生 `LEDC_EVT_OVF_CNT_PLS_CHn` 事件。
- `LEDC_EVT_TIME_OVF_TIMERx`: 如果 `LEDC_EVT_TIME_OVF_TIMERx_EN` 字段使能, 当相应的定时器 (Timer $x$ ) 的计数器溢出时, 将会产生 `LEDC_EVT_TIME_OVF_TIMERx` 事件。
- `LEDC_EVT_TIMERx_CMP`: 如果 `LEDC_EVT_TIMERx_CMP_EN` 字段使能, 当相应的定时器 (Timer $x$ ) 的计数器值等于寄存器 `LEDC_TIMERx_CMP_REG` 的 `LEDC_TIMERx_CMP` 字段的值时, 将会产生 `LEDC_EVT_TIMERx_CMP` 事件。

在具体应用中, LEDC 的 ETM 事件可以用来触发 LEDC 的 ETM 任务, 例如, `LEDC_EVT_DUTY_CHNG_END_CHn` 事件可以触发 `LEDC_TASK_GAMMA_RESTART_CHn` 任务, 从而在一次渐变完成后直接开始下一次渐变。

### 35.3.6 中断

- LEDC\_OVF\_CNT\_CH $n$ \_INT: 定时器计数器溢出 `LEDC_OVF_NUM_CHn` + 1 次且寄存器 `LEDC_OVF_CNT_EN_CHn` 置 1 时触发中断。当寄存器 `LEDC_INT_ENA_REG` 的 `LEDC_OVF_CNT_CHn_INT_ENA` 字段置位后，才能触发该中断。
- LEDC\_DUTY\_CHNG\_END\_CH $n$ \_INT: PWM 生成器渐变完成后触发中断。当寄存器 `LEDC_INT_ENA_REG` 的 `LEDC_DUTY_CHNG_END_CHn_INT_ENA` 字段置位后，才能触发该中断。
- LEDC\_TIMER $x$ \_OVF\_INT: 定时器达到最大计数值时触发中断。当寄存器 `LEDC_INT_ENA_REG` 的 `LEDC_TIMERx_OVF_INT_ENA` 字段置位后，才能触发该中断。

## 35.4 寄存器列表

本小节的所有地址均为相对于 LED PWM 控制器基地址的地址偏移量（相对地址），具体基址请见章节 5 系统和存储器 中的表 5.3-2。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

名称	描述	地址	访问
<b>配置寄存器</b>			
LEDC_CHO_CONF0_REG	通道 0 的配置寄存器 0	0x0000	varies
LEDC_CHO_CONF1_REG	通道 0 的配置寄存器 1	0x000C	R/ W/ SC
LEDC_CH1_CONF0_REG	通道 1 的配置寄存器 0	0x0014	varies
LEDC_CH1_CONF1_REG	通道 1 的配置寄存器 1	0x0020	R/ W/ SC
LEDC_CH2_CONF0_REG	通道 2 的配置寄存器 0	0x0028	varies
LEDC_CH2_CONF1_REG	通道 2 的配置寄存器 1	0x0034	R/ W/ SC
LEDC_CH3_CONF0_REG	通道 3 的配置寄存器 0	0x003C	varies
LEDC_CH3_CONF1_REG	通道 3 的配置寄存器 1	0x0048	R/ W/ SC
LEDC_CH4_CONF0_REG	通道 4 的配置寄存器 0	0x0050	varies
LEDC_CH4_CONF1_REG	通道 4 的配置寄存器 1	0x005C	R/ W/ SC
LEDC_CH5_CONF0_REG	通道 5 的配置寄存器 0	0x0064	varies
LEDC_CH5_CONF1_REG	通道 5 的配置寄存器 1	0x0070	R/ W/ SC
LEDC_EVT_TASK_EN0_REG	LEDC 事件任务使能寄存器 0	0x01A0	R/W
LEDC_EVT_TASK_EN1_REG	LEDC 事件任务使能寄存器 1	0x01A4	R/W
LEDC_EVT_TASK_EN2_REG	LEDC 事件任务使能寄存器 2	0x01A8	R/W
LEDC_TIMER0_CMP_REG	LEDC 定时器 0 的比较值	0x01B0	R/W
LEDC_TIMER1_CMP_REG	LEDC 定时器 1 的比较值	0x01B4	R/W
LEDC_TIMER2_CMP_REG	LEDC 定时器 2 的比较值	0x01B8	R/W
LEDC_TIMER3_CMP_REG	LEDC 定时器 3 的比较值	0x01BC	R/W
LEDC_TIMER0_CNT_CAP_REG	LEDC 定时器 0 计数值抓取寄存器	0x01C0	RO
LEDC_TIMER1_CNT_CAP_REG	LEDC 定时器 1 计数值抓取寄存器	0x01C4	RO
LEDC_TIMER2_CNT_CAP_REG	LEDC 定时器 2 计数值抓取寄存器	0x01C8	RO
LEDC_TIMER3_CNT_CAP_REG	LEDC 定时器 3 计数值抓取寄存器	0x01CC	RO
LEDC_CONF_REG	LEDC 全局配置寄存器	0x01F0	R/W
<b>Hpoint 寄存器</b>			
LEDC_CHO_HPOINT_REG	通道 0 的 Hpoint 寄存器	0x0004	R/W
LEDC_CH1_HPOINT_REG	通道 1 的 Hpoint 寄存器	0x0018	R/W
LEDC_CH2_HPOINT_REG	通道 2 的 Hpoint 寄存器	0x002C	R/W
LEDC_CH3_HPOINT_REG	通道 3 的 Hpoint 寄存器	0x0040	R/W
LEDC_CH4_HPOINT_REG	通道 4 的 Hpoint 寄存器	0x0054	R/W

名称	描述	地址	访问
LEDC_CH5_HPOINT_REG	通道 5 的 Hpoint 寄存器	0x0068	R/W
<b>占空比寄存器</b>			
LEDC_CHO_DUTY_REG	通道 0 的初始占空比	0x0008	R/W
LEDC_CHO_DUTY_R_REG	通道 0 的当前占空比	0x0010	RO
LEDC_CH1_DUTY_REG	通道 1 的初始占空比	0x001C	R/W
LEDC_CH1_DUTY_R_REG	通道 1 的当前占空比	0x0024	RO
LEDC_CH2_DUTY_REG	通道 2 的初始占空比	0x0030	R/W
LEDC_CH2_DUTY_R_REG	通道 2 的当前占空比	0x0038	RO
LEDC_CH3_DUTY_REG	通道 3 的初始占空比	0x0044	R/W
LEDC_CH3_DUTY_R_REG	通道 3 的当前占空比	0x004C	RO
LEDC_CH4_DUTY_REG	通道 4 的初始占空比	0x0058	R/W
LEDC_CH4_DUTY_R_REG	通道 4 的当前占空比	0x0060	RO
LEDC_CH5_DUTY_REG	通道 5 的初始占空比	0x006C	R/W
LEDC_CH5_DUTY_R_REG	通道 5 的当前占空比	0x0074	RO
<b>定时器寄存器</b>			
LEDC_TIMERO_CONF_REG	配置定时器 0	0x00A0	varies
LEDC_TIMERO_VALUE_REG	配置定时器 0 的当前计数器数值	0x00A4	RO
LEDC_TIMER1_CONF_REG	配置定时器 1	0x00A8	varies
LEDC_TIMER1_VALUE_REG	配置定时器 1 的当前计数器数值	0x00AC	RO
LEDC_TIMER2_CONF_REG	配置定时器 2	0x00B0	varies
LEDC_TIMER2_VALUE_REG	配置定时器 2 的当前计数器数值	0x00B4	RO
LEDC_TIMER3_CONF_REG	配置定时器 3	0x00B8	varies
LEDC_TIMER3_VALUE_REG	配置定时器 3 的当前计数器数值	0x00BC	RO
<b>中断寄存器</b>			
LEDC_INT_RAW_REG	原始中断寄存器	0x00C0	R/ WTC/ SS
LEDC_INT_ST_REG	屏蔽中断寄存器	0x00C4	RO
LEDC_INT_ENA_REG	中断使能寄存器	0x00C8	R/W
LEDC_INT_CLR_REG	中断清除寄存器	0x00CC	WT
<b>伽马 RAM 寄存器</b>			
LEDC_CHO_GAMMA_WR_REG	LEDC 通道 0 写伽马 RAM 寄存器	0x0100	R/W
LEDC_CHO_GAMMA_WR_ADDR_REG	LEDC 通道 0 伽马 RAM 写地址寄存器	0x0104	R/W
LEDC_CHO_GAMMA_RD_ADDR_REG	LEDC 通道 0 伽马 RAM 读地址寄存器	0x0108	R/W
LEDC_CHO_GAMMA_RD_DATA_REG	LEDC 通道 0 读伽马 RAM 寄存器	0x010C	RO
LEDC_CH1_GAMMA_WR_REG	LEDC 通道 1 写伽马 RAM 寄存器	0x0110	R/W
LEDC_CH1_GAMMA_WR_ADDR_REG	LEDC 通道 1 伽马 RAM 写地址寄存器	0x0114	R/W
LEDC_CH1_GAMMA_RD_ADDR_REG	LEDC 通道 1 伽马 RAM 读地址寄存器	0x0118	R/W
LEDC_CH1_GAMMA_RD_DATA_REG	LEDC 通道 1 读伽马 RAM 寄存器	0x011C	RO
LEDC_CH2_GAMMA_WR_REG	LEDC 通道 2 写伽马 RAM 寄存器	0x0120	R/W
LEDC_CH2_GAMMA_WR_ADDR_REG	LEDC 通道 2 伽马 RAM 写地址寄存器	0x0124	R/W
LEDC_CH2_GAMMA_RD_ADDR_REG	LEDC 通道 2 伽马 RAM 读地址寄存器	0x0128	R/W
LEDC_CH2_GAMMA_RD_DATA_REG	LEDC 通道 2 读伽马 RAM 寄存器	0x012C	RO

名称	描述	地址	访问
LEDC_CH3_GAMMA_WR_REG	LEDC 通道 3 写伽马 RAM 寄存器	0x0130	R/W
LEDC_CH3_GAMMA_WR_ADDR_REG	LEDC 通道 3 伽马 RAM 写地址寄存器	0x0134	R/W
LEDC_CH3_GAMMA_RD_ADDR_REG	LEDC 通道 3 伽马 RAM 读地址寄存器	0x0138	R/W
LEDC_CH3_GAMMA_RD_DATA_REG	LEDC 通道 3 读伽马 RAM 寄存器	0x013C	RO
LEDC_CH4_GAMMA_WR_REG	LEDC 通道 4 写伽马 RAM 寄存器	0x0140	R/W
LEDC_CH4_GAMMA_WR_ADDR_REG	LEDC 通道 4 伽马 RAM 写地址寄存器	0x0144	R/W
LEDC_CH4_GAMMA_RD_ADDR_REG	LEDC 通道 4 伽马 RAM 读地址寄存器	0x0148	R/W
LEDC_CH4_GAMMA_RD_DATA_REG	LEDC 通道 4 读伽马 RAM 寄存器	0x014C	RO
LEDC_CH5_GAMMA_WR_REG	LEDC 通道 5 写伽马 RAM 寄存器	0x0150	R/W
LEDC_CH5_GAMMA_WR_ADDR_REG	LEDC 通道 5 伽马 RAM 写地址寄存器	0x0154	R/W
LEDC_CH5_GAMMA_RD_ADDR_REG	LEDC 通道 5 伽马 RAM 读地址寄存器	0x0158	R/W
LEDC_CH5_GAMMA_RD_DATA_REG	LEDC 通道 5 读伽马 RAM 寄存器	0x015C	RO
<b>伽马曲线配置寄存器</b>			
LEDC_CHO_GAMMA_CONF_REG	LEDC 通道 0 伽马曲线配置寄存器	0x0180	varies
LEDC_CH1_GAMMA_CONF_REG	LEDC 通道 1 伽马曲线配置寄存器	0x0184	varies
LEDC_CH2_GAMMA_CONF_REG	LEDC 通道 2 伽马曲线配置寄存器	0x0188	varies
LEDC_CH3_GAMMA_CONF_REG	LEDC 通道 3 伽马曲线配置寄存器	0x018C	varies
LEDC_CH4_GAMMA_CONF_REG	LEDC 通道 4 伽马曲线配置寄存器	0x0190	varies
LEDC_CH5_GAMMA_CONF_REG	LEDC 通道 5 伽马曲线配置寄存器	0x0194	varies
<b>版本寄存器</b>			
LEDC_DATE_REG	版本控制寄存器	0x01FC	R/W

## 35.5 寄存器

本小节的所有地址均为相对于 LED PWM 控制器基地址的地址偏移量（相对地址），具体基地址请见章节 5 系统和存储器 中的表 5.3-2。

Register 35.1. LEDC\_CH $n$ \_CONF0\_REG ( $n$ : 0-5) (0x0000+0x14\* $n$ )

31				17	16	15	14					5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

**LEDC\_TIMER\_SEL\_CH $n$**  配置通道  $n$  选取的定时器。

- 0: 定时器 0
  - 1: 定时器 1
  - 2: 定时器 2
  - 3: 定时器 3
- (R/W)

**LEDC\_SIG\_OUT\_EN\_CH $n$**  配置是否开启通道  $n$  的信号输出。

- 0: 关闭
  - 1: 开启
- (R/W)

**LEDC\_IDLE\_LV\_CH $n$**  配置通道  $n$  关闭（即 **LEDC\_SIG\_OUT\_EN\_CH $n$**  为 0）时的输出电平值。 (R/W)

**LEDC PARA\_UP\_CH $n$**  配置是否更新以下字段: **LEDC\_HPOINT\_CH $n$** 、**LEDC\_DUTY\_START\_CH $n$** 、**LEDC\_SIG\_OUT\_EN\_CH $n$** 、**LEDC\_TIMER\_SEL\_CH $n$** 、**LEDC\_OVF\_CNT\_EN\_CH $n$**

- 0: 无效值，没有作用
  - 1: 更新
- 该字段由硬件自清。
- (WT)

**LEDC\_OVF\_NUM\_CH $n$**  配置定时器的最大溢出次数减 1。

通道  $n$  的定时器溢出次数达到 **LEDC\_OVF\_NUM\_CH $n$**  + 1 次时，触发 **LEDC\_OVF\_CNT\_CH $n$ \_INT** 中断。 (R/W)

**LEDC\_OVF\_CNT\_EN\_CH $n$**  配置是否开启通道  $n$  的溢出次数计数器。

- 0: 关闭
  - 1: 开启
- (R/W)

见下页...

Register 35.1. LEDC\_CH $n$ \_CONF0\_REG ( $n$ : 0-5) (0x0000+0x14\* $n$ )

接上页...

**LEDC\_OVF\_CNT\_RESET\_CHn** 配置是否复位通道  $n$  的溢出次数计数器。

- 0: 无效值, 没有作用  
1: 复位  
(WT)

## Register 35.2. LEDC\_CHn\_CONF1\_REG ( $n$ : 0-5) (0x000C+0x14\*n)

**LEDC\_DUTY\_START\_CHn** 配置是否开启占空比渐变。

- 0: 关闭  
1: 开启  
(R/W/SC)

## Register 35.3. LEDC\_EVT\_TASK\_ENO\_REG (0x01AO)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**LEDC\_EVT\_DUTY\_CHNG\_END\_CH $n$ \_EN ( $n$ : 0-5)** 配置是否使能 LEDC\_EVT\_DUTY\_CHNG\_END\_CH $n$  事件。

- 0: 关闭
  - 1: 使能
- (R/W)

**LEDC\_EVT\_OVF\_CNT\_PLS\_CH $n$ \_EN ( $n$ : 0-5)** 配置是否使能 LEDC\_EVT\_OVF\_CNT\_PLS\_CH $n$  事件。

- 0: 关闭
  - 1: 使能
- (R/W)

**LEDC\_EVT\_TIME\_OVF\_TIMER $x$ \_EN ( $x$ : 0-3)** 配置是否使能 LEDC\_EVT\_TIME\_OVF\_TIMER $x$  事件。

- 0: 关闭
  - 1: 使能
- (R/W)

**LEDC\_EVT\_TIMER $x$ \_CMP\_EN ( $x$ : 0-3)** 配置是否使能 LEDC\_EVT\_TIMER $x$ \_CMP 事件。

- 0: 关闭
  - 1: 使能
- (R/W)

**LEDC\_TASK\_DUTY\_SCALE\_UPDATE\_CH $n$ \_EN ( $n$ : 0-5)** 配置是否使能 LEDC\_TASK\_DUTY\_SCALE\_UPDATE\_CH $n$  任务。

- 0: 关闭
  - 1: 使能
- (R/W)

## Register 35.4. LEDC\_EVT\_TASK\_EN1\_REG (0x01A4)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset	

**LEDC\_TASK\_TIMER $x$ \_RES\_UPDATE\_EN ( $x: 0-3$ )** 配置是否使能 LEDC\_TASK\_TIMER $x$ \_RES\_UPDATE 任务。

0: 关闭  
1: 使能  
(R/W)

**LEDC\_TASK\_TIMER $x$ \_CAP\_EN ( $x: 0-3$ )** 配置是否使能 LEDC\_TASK\_TIMER $x$ \_CAP 任务。

0: 关闭  
1: 使能  
(R/W)

**LEDC\_TASK\_SIG\_OUT\_DIS\_CH $n$ \_EN ( $n: 0-5$ )** 配置是否使能 LEDC\_TASK\_SIG\_OUT\_DIS\_CH $n$  任务。

0: 关闭  
1: 使能  
(R/W)

**LEDC\_TASK\_OVF\_CNT\_RST\_CH $n$ \_EN ( $n: 0-5$ )** 配置是否使能 LEDC\_TASK\_OVF\_CNT\_RST\_CH $n$  任务。

0: 关闭  
1: 使能  
(R/W)

**LEDC\_TASK\_TIMER $x$ \_RST\_EN ( $x: 0-3$ )** 配置是否使能 LEDC\_TASK\_TIMER $x$ \_RST 任务。

0: 关闭  
1: 使能  
(R/W)

**LEDC\_TASK\_TIMER $x$ \_PAUSE\_RESUME\_EN ( $x: 0-3$ )** 配置是否使能 LEDC\_TASK\_TIMER $x$ \_RESUME 和 LEDC\_TASK\_TIMER $x$ \_PAUSE 任务。

0: 关闭  
1: 使能  
(R/W)

## Register 35.5. LEDC\_EVT\_TASK\_EN2\_REG (0x01A8)

(reserved)																						LEDC_TASK_GAMMA_RESTART_CHn_EN										
(reserved)																						LEDC_TASK_GAMMA_PAUSE_CHn_EN										
31	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	LEDC_TASK_GAMMA_RESTART_CH5_EN								
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset	

**LEDC\_TASK\_GAMMA\_RESTART\_CHn\_EN (n: 0-5)** 配置是否使能 LEDC\_TASK\_GAMMA\_RESTART\_CHn 任务。

0: 关闭  
1: 使能  
(R/W)

**LEDC\_TASK\_GAMMA\_PAUSE\_CHn\_EN (n: 0-5)** 配置是否使能 LEDC\_TASK\_GAMMA\_PAUSE\_CHn 任务。

0: 关闭  
1: 使能  
(R/W)

**LEDC\_TASK\_GAMMA\_RESUME\_CHn\_EN (n: 0-5)** 配置是否使能 LEDC\_TASK\_GAMMA\_RESUME\_CHn 任务。

0: 关闭  
1: 使能  
(R/W)

## Register 35.6. LEDC\_TIMERx\_CMP\_REG (x: 0-3) (0x01B0+0x4\*x)

(reserved)																						LEDC_TIMER0_CMP								
31	20	19	0	LEDC_TIMER0_CMP																										
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**LEDC\_TIMERx\_CMP** 配置 LEDC 定时器 x 的比较值。 (R/W)

Register 35.7. LEDC\_TIMER<sub>X</sub>\_CNT\_CAP\_REG (<sub>X</sub>: 0-3) (0x01C0+0x4\*<sub>X</sub>)

31	20	19	0
0	0	0	0

0x000      Reset

**LEDC\_TIMER<sub>X</sub>\_CNT\_CAP** 表示捕捉到的 LEDC 定时器 <sub>X</sub> 的计数器值。 (RO)

## Register 35.8. LEDC\_CONF\_REG (0x01F0)

31	30	(reserved)	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0

Reset

**LEDC\_SCLK\_SEL** 配置四个定时器的时钟源。

- 0: PLL\_F80M\_CLK
- 1: RC\_FAST\_CLK
- 2: XTAL\_CLK
- 3: 无效值，没有作用  
(R/W)

**LEDC\_GAMMA\_RAM\_CLK\_EN\_CH<sub>n</sub>** (<sub>n</sub>: 0-5) 配置伽马 RAM 时钟开启的时间。

- 0: 仅在应用读或写伽马 RAM 时开启时钟
- 1: 强制为伽马 RAM 开启时钟  
(R/W)

**LEDC\_CLK\_EN** 配置寄存器时钟开启的时间。

- 0: 仅在应用写寄存器时开启时钟
- 1: 强制为寄存器开启时钟  
(R/W)

Register 35.9. LEDC\_CH $n$ \_HPOINT\_REG ( $n$ : 0-5) (0x0004+0x14\* $n$ )

31	20	19	0
0	0	0	0x000 Reset

LEDC\_HPOINT\_CH $n$  配置 Hpoint 的值。 (R/W)

Register 35.10. LEDC\_CH $n$ \_DUTY\_REG ( $n$ : 0-5) (0x0008+0x14\* $n$ )

31	25	24	0
0	0	0	0x00000 Reset

LEDC\_DUTY\_CH $n$  配置 Lpoint 的初始值。 (R/W)

Register 35.11. LEDC\_CH $n$ \_DUTY\_R\_REG ( $n$ : 0-5) (0x0010+0x14\* $n$ )

31	25	24	0
0	0	0	0x00000 Reset

LEDC\_DUTY\_CH $n$ \_R 表示通道  $n$  输出信号的当前占空比。 (RO)

Register 35.12. LEDC\_TIMER<sub>X</sub>\_CONF\_REG ( $X: 0-3$ ) (0x00A0+0x8\*x)

31	27	26	25	24	23	22		5	4	0
0	0	0	0	0	0	1	0	0x000	0x0	Reset

**LEDC\_TIMER<sub>X</sub>\_DUTY\_RES** 配置占空比精度（定时器  $X$  计数器的位宽）。(R/W)

**LEDC\_CLK\_DIV\_TIMER<sub>X</sub>** 配置定时器  $X$  中分频器的分频系数。

低 8 位为小数部分，高 10 位为整数部分。(R/W)

**LEDC\_TIMER<sub>X</sub>\_PAUSE** 配置是否暂停定时器  $X$  的计数器。

0: 不暂停

1: 暂停

(R/W)

**LEDC\_TIMER<sub>X</sub>\_RST** 配置是否复位定时器  $X$  的计数器（复位后，计数器的值为 0。）。

0: 不复位

1: 复位

(R/W)

**LEDC\_TIMER<sub>X</sub>\_PARA\_UP** 配置是否更新 LEDC\_CLK\_DIV\_TIMER<sub>X</sub> 和 LEDC\_TIMER<sub>X</sub>\_DUTY\_RES 字段。

0: 无效值，没有作用

1: 更新

(WT)

Register 35.13. LEDC\_TIMER<sub>X</sub>\_VALUE\_REG ( $X: 0-3$ ) (0x00A4+0x8\*x)

31	20	19		0
0	0	0	0	0

**LEDC\_TIMER<sub>X</sub>\_CNT** 表示定时器  $X$  计数器的当前值。(RO)

## Register 35.14. LEDC\_INT\_RAW\_REG (0x00C0)

31	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	(reserved)											
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	(reserved)											

**LEDC\_TIMER $x$ \_OVF\_INT\_RAW (x: 0-3)** LEDC\_TIMER $x$ \_OVF\_INT 的原始中断状态。 (R/WTC/SS)

**LEDC\_DUTY\_CHNG\_END\_CH $n$ \_INT\_RAW (n: 0-5)** LEDC\_DUTY\_CHNG\_END\_CH $n$ \_INT 的原始中断状态。 (R/WTC/SS)

**LEDC\_OVF\_CNT\_CH $n$ \_INT\_RAW (n: 0-5)** LEDC\_OVF\_CNT\_CH $n$ \_INT 的原始中断状态。 (R/WTC/SS)

## Register 35.15. LEDC\_INT\_ST\_REG (0x00C4)

31	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	(reserved)											
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	(reserved)											

**LEDC\_TIMER $x$ \_OVF\_INT\_ST (x: 0-3)** LEDC\_TIMER $x$ \_OVF\_INT 的屏蔽中断状态。

仅在 LEDC\_TIMER $x$ \_OVF\_INT\_ENA 为 1 时有效。 (RO)

**LEDC\_DUTY\_CHNG\_END\_CH $n$ \_INT\_ST (n: 0-5)** LEDC\_DUTY\_CHNG\_END\_CH $n$ \_INT 的屏蔽中断状态。

仅在 LEDC\_DUTY\_CHNG\_END\_CH $n$ \_INT\_ENA 为 1 时有效。 (RO)

**LEDC\_OVF\_CNT\_CH $n$ \_INT\_ST (n: 0-5)** LEDC\_OVF\_CNT\_CH $n$ \_INT 的屏蔽中断状态。

仅在 LEDC\_OVF\_CNT\_CH $n$ \_INT\_ENA 为 1 时有效。 (RO)

## Register 35.16. LEDC\_INT\_ENA\_REG (0x00C8)

31	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	(reserved)													
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**LEDC\_TIMER $x$ \_OVF\_INT\_ENA** ( $x$ : 0-3) 写 1 使能 LEDC\_TIMER $x$ \_OVF\_INT。 (R/W)

**LEDC\_DUTY\_CHNG\_END\_CH $n$ \_INT\_ENA** ( $n$ : 0-5) 写 1 使能 LEDC\_DUTY\_CHNG\_END\_CH $n$ \_INT。 (R/W)

**LEDC\_OVF\_CNT\_CH $n$ \_INT\_ENA** ( $n$ : 0-5) 写 1 使能 LEDC\_OVF\_CNT\_CH $n$ \_INT。 (R/W)

## Register 35.17. LEDC\_INT\_CLR\_REG (0x00CC)

31	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	(reserved)												
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**LEDC\_TIMER $x$ \_OVF\_INT\_CLR** ( $x$ : 0-3) 写 1 清除 LEDC\_TIMER $x$ \_OVF\_INT。 (WT)

**LEDC\_DUTY\_CHNG\_END\_CH $n$ \_INT\_CLR** ( $n$ : 0-5) 写 1 清除 LEDC\_DUTY\_CHNG\_END\_CH $n$ \_INT。 (WT)

**LEDC\_OVF\_CNT\_CH $n$ \_INT\_CLR** ( $n$ : 0-5) 写 1 清除 LEDC\_OVF\_CNT\_CH $n$ \_INT。 (WT)

Register 35.18. LEDC\_CH $n$ \_GAMMA\_WR\_REG ( $n$ : 0-5) (0x0100+0x10\* $n$ )

(reserved)		LEDC_CHO_GAMMA_DUTY_NUM		LEDC_CHO_GAMMA_SCALE		LEDC_CHO_GAMMA_DUTY_CYCLE		LEDC_CHO_GAMMA_DUTY_INC	
31	30	21	20	11	10	1	0		
0	0x0			0x0		0x0	0	Reset	

LEDC\_CH $n$ \_GAMMA\_DUTY\_INC 配置通道  $n$  上 PWM 信号的占空比渐变的方向。

- 0: 减少
- 1: 增加
- (R/W)

LEDC\_CH $n$ \_GAMMA\_DUTY\_CYCLE 配置触发一次占空比变化所需的计数器溢出次数。 (R/W)

LEDC\_CH $n$ \_GAMMA\_SCALE 配置 Lpoint $n$  每次增加/减少的量。 (R/W)

LEDC\_CH $n$ \_GAMMA\_DUTY\_NUM 配置渐变区间内的渐变次数。 (R/W)

Register 35.19. LEDC\_CH $n$ \_GAMMA\_WR\_ADDR\_REG ( $n$ : 0-5) (0x0104+0x10\* $n$ )

(reserved)								LEDC_CHO_GAMMA_WR_ADDR		
31								4	3	0
0	0	0	0	0	0	0	0	0	0	Reset

LEDC\_CH $n$ \_GAMMA\_WR\_ADDR 配置通道  $n$  伽马 RAM 的写地址。 (R/W)

Register 35.20. LEDC\_CH $n$ \_GAMMA\_RD\_ADDR\_REG ( $n$ : 0-5) (0x0108+0x10\* $n$ )

(reserved)								LEDC_CHO_GAMMA_RD_ADDR		
31								4	3	0
0	0	0	0	0	0	0	0	0	0	Reset

LEDC\_CH $n$ \_GAMMA\_RD\_ADDR 配置通道  $n$  伽马 RAM 的读地址。 (R/W)

Register 35.21. LEDC\_CH $n$ \_GAMMA\_RD\_DATA\_REG ( $n$ : 0-5) (0x010C+0x10\* $n$ )

The diagram shows the bit field layout for Register 35.21. It includes a label '(reserved)' for bits 31-30 and a label 'LEDC\_CH $n$ \_GAMMA\_RD\_DATA' for bit 0. A 'Reset' button is located at the bottom right.

31	30	0	LEDC_CH $n$ _GAMMA_RD_DATA	0
0		0x000000		Reset

LEDC\_CH $n$ \_GAMMA\_RD\_DATA 表示从通道  $n$  伽马 RAM 读取的数据。 (RO)

Register 35.22. LEDC\_CH $n$ \_GAMMA\_CONF\_REG ( $n$ : 0-5) (0x0180+0x4\* $n$ )

The diagram shows the bit field layout for Register 35.22. It includes a label '(reserved)' for bits 31-0 and labels for bit fields: LEDC\_CH $n$ \_GAMMA\_RESUME, LEDC\_CH $n$ \_GAMMA\_PAUSE, and LEDC\_CH $n$ \_GAMMA\_ENTRY\_NUM. A 'Reset' button is located at the bottom right.

31	7	6	5	4	0
0 0	0	0	0	0	0x0

LEDC\_CH $n$ \_GAMMA\_ENTRY\_NUM 配置占空比渐变区间的数量，最大值为 16。 (R/W)

LEDC\_CH $n$ \_GAMMA\_PAUSE 配置是否暂停占空比渐变。

0: 无效值，没有作用

1: 暂停

(WT)

LEDC\_CH $n$ \_GAMMA\_RESUME 配置是否恢复已暂停的占空比渐变。

0: 无效值，没有作用

1: 恢复

(WT)

## Register 35.23. LEDC\_DATE\_REG (0x01FC)

The diagram shows the bit field layout for Register 35.23. It includes a label '(reserved)' for bits 31-28 and a label 'LEDC\_DATE' for bit 27. A 'Reset' button is located at the bottom right.

31	28	27	0
0 0 0 0		0x2111150	Reset

LEDC\_DATE 版本控制寄存器。 (R/W)

# 第 36 章

## 电机控制脉宽调制器 (MCPWM)

### 36.1 概述

电机控制脉宽调制器 (MCPWM) 外设用于电机和电源控制。该外设提供了 6 个 PWM 输出，可在几种拓扑结构中运行。常见的拓扑结构之一是用一对 PWM 输出来驱动 H 桥以控制电机旋转速度和旋转方向。

MCPWM 外设主要分为五个子模块：PWM 定时器、PWM 操作器、捕获模块、事件矩阵 (Event Task Matrix, ETM) 模块、故障检测模块。PWM 定时器提供参考时序，可以自由运行，或同步到其他定时器或外部源。PWM 操作器包含为一个 PWM 通道生成波形对的所有控制资源。捕获模块用于需要精确定时外部事件的系统。ETM 模块对输入到 MCPWM 的任务做出相应的响应动作，根据不同的运动状态产生相应的事件。故障检测模块用于捕获外部故障，使得系统可以选择做出响应。

ESP32-C6 有一个 MCPWM 外设，为 MCPWMO。

### 36.2 主要特性

MCPWM 外设有一个时钟分频器（预分频器）、三个 PWM 定时器、三个 PWM 操作器、一个捕获模块、一个 ETM 模块和一个故障检测模块。MCPWM 的主时钟可以从三个时钟源中任选其一，分别为：PLL\_F160M\_CLK, XTAL\_CLK 和 RC\_FAST\_CLK（通过 PCR 寄存器的 PWM\_CLKM\_SEL 字段配置）。图 36.2-1 描述了 MCPWM 内的模块和接口上的信号。PWM 定时器用于生成定时参考，PWM 操作器将根据生成的定时参考生成所需的波形。通过配置，任一 PWM 操作器可以使用任一 PWM 定时器的定时参考。不同的 PWM 操作器可以使用相同的 PWM 定时器的定时参考产生 PWM 信号，也可以使用不同的 PWM 定时器的值来生成单独的 PWM 信号。不同的 PWM 定时器可以进行同步。




图 36.2-1. MCPWM 外设概览

以下是图 36.2-1 中模块的功能概述：

- PWM 定时器 0、1 和 2：
  - 每个 PWM 定时器都有一个专用的 8 位时钟预分频器。
  - PWM 定时器中的 16 位计数器的工作模式包括：递增计数模式，递减计数模式，递增递减循环计数模式。
  - 硬件/软件同步可以触发 PWM 定时器重载，重载值位于相位寄存器中；同时触发预分频的重启，从而同步定时器的时钟。硬件同步源可以来自任何 GPIO 或任何其他 PWM 定时器的 sync\_out 信号。软件同步源通过向 `MCPWM_TIMERx_SYNC_SW` 位写入取反值获取。
- PWM 操作器 0、1 和 2：
  - 每个 PWM 操作器有两个 PWM 输出（`PWMx`A 和 `PWMx`B），可以在对称和非对称配置中独立工作。
  - 可以通过异步方式更新对 PWM 信号的控制。
  - 死区时间在上升沿和下降沿可配置，并可分别设置。
  - 所有事件都可触发 CPU 中断。
  - 通过高频载波信号调制 PWM 输出，在使用变压器隔离栅极驱动器时可发挥巨大作用。
  - 周期、时间戳寄存器和其他主要的控制寄存器有影子寄存器，具有灵活的更新方式。
- 故障检测模块：
  - 出现故障时，可选择在逐周期模式或一次性模式下处理。
  - 故障条件可强制 PWM 输出高或低电平。
- 捕获模块：
  - 捕获模块的时钟为 MCPWM 的主时钟。

- 旋转电机的速度测量。
  - 位置传感器脉冲之间的间隔时间测量。
  - 脉冲序列信号的周期和占空比测量。
  - 从电流/电压传感器的占空比编码信号导出的解码电流或电压振幅。
  - 3 个独立的捕获通道，各具备一个 32 位的时间戳寄存器。
  - 输入捕获信号可以预分频，边沿极性可选。
  - 捕获定时器可以与 PWM 定时器或外部信号同步。
  - 3 个捕获通道上都可以产生中断。
- ETM 模块：
    - 根据每个定时器和操作器不同的运行状态，产生不同的事件。
    - 每个定时器和操作器响应其对应的任务，自动进行相应的操作。
    - 每个事件和任务都可以独立使能。某个事件不使能时，不产生对应的事件；某个任务不使能时，不响应对应的任务。

## 36.3 模块

### 36.3.1 概述

本节提供 MCPWM 关键模块的主要配置参数。调整特定参数，例如 PWM 定时器的同步源，请参考章节 36.3.2。

#### 36.3.1.1 预分频器模块



图 36.3-1. 预分频器模块

配置参数：

- 对 PWM\_CORE\_CLK 进行分频。

#### 36.3.1.2 定时器模块




图 36.3-2. 定时器模块

配置参数：

- 配置 PWM 定时器的频率或周期。
- 配置定时器的工作模式：
  - 递增计数模式：用于非对称 PWM 输出
  - 递减计数模式：用于非对称 PWM 输出
  - 递增递减循环计数模式：用于对称 PWM 输出
- 配置软件或硬件同步发生时的重载相位，包括值和方向。
- 通过硬件或软件同步使 PWM 定时器彼此同步。
- 配置 PWM 定时器的同步输入源，共 7 个可选输入源：
  - 3 个 PWM 定时器的同步输出
  - 来自 GPIO 交换矩阵的 3 个同步信号：PWMn\_SYNC0\_IN、PWMn\_SYNC1\_IN、PWMn\_SYNC2\_IN
  - 未选择同步输入信号

- 配置 PWM 定时器的同步输出源，共 4 个可选输出源：
  - 同步输入信号
  - PWM 定时器的值为 0 时生成的事件
  - PMW 定时器的值与时钟周期的值相同时生成的事件
  - 向 `MCPWM_TIMERx_SYNC_SW` 位写入取反值时生成的事件
- 配置周期更新方式。

### 36.3.1.3 操作器模块




图 36.3-3. 操作器模块

表 36.3-1 列举操作器模块的主要配置参数。

表 36.3-1. 操作器模块的配置参数

模块	配置参数/选项
PWM 生成器	<ul style="list-style-type: none"> <li>配置 <code>PWMxA</code> 和/或 <code>PWMxB</code> 输出的 PWM 占空比</li> <li>配置定时事件发生的时间</li> <li>配置发生定时事件时采取的行动：           <ul style="list-style-type: none"> <li>改变 <code>PWMxA</code> 和/或 <code>PWMxB</code> 输出为高或低</li> <li>将 <code>PWMxA</code> 和/或 <code>PWMxB</code> 取反</li> <li>不对输出执行任何操作</li> </ul> </li> <li>通过直接软件控制强制 PWM 输出的状态</li> <li>在 PWM 输出的上升和/或下降边沿上增加死区</li> <li>配置该模块的更新方式</li> </ul>
死区生成器	<ul style="list-style-type: none"> <li>控制高侧和低侧开关之间的互补死区关系</li> <li>指定上升沿死区</li> <li>指定下降沿死区</li> <li>绕过死区发生器模块，PWM 波形不插入死区</li> <li>可根据 <code>PWMxA</code> 输出进行 <code>PWMxB</code> 相移</li> <li>配置该模块的更新方式</li> </ul>

模块	配置参数/选项
PWM 载波	<ul style="list-style-type: none"> <li>使能载波，设置载波频率</li> <li>配置载波波形中第一个脉冲的持续时间</li> <li>配置第二个以及之后的脉冲的占空比</li> <li>绕过 PWM 载波模块，PWM 波形无变动</li> </ul>
故障处理器	<ul style="list-style-type: none"> <li>配置 PWM 模块是否以及如何响应故障事件信号</li> <li>指定发生故障事件时采取的操作：             <ul style="list-style-type: none"> <li>强制 PWM<sub>X</sub>A 和/或 PWM<sub>X</sub>B 为高电平</li> <li>强制 PWM<sub>X</sub>A 和/或 PWM<sub>X</sub>B 为低电平</li> <li>配置 PWM<sub>X</sub>A 和/或 PWM<sub>X</sub>B 忽略任何故障事件</li> </ul> </li> <li>配置 PWM 应对故障事件的间隔模式：             <ul style="list-style-type: none"> <li>一次性模式</li> <li>逐周期模式</li> </ul> </li> <li>生成中断</li> <li>绕过故障处理器模块</li> <li>配置逐周期操作清除的方式</li> <li>当时基计数器采取向上和向下时，可采取不同操作</li> </ul>

### 36.3.1.4 故障检测模块




图 36.3-4. 故障检测模块

配置参数：

- 启用生成故障事件，并为每个故障信号配置故障事件生成的极性
- 中断生成故障事件

### 36.3.1.5 捕获模块




图 36.3-5. 捕获模块

配置参数：

- 选择捕获模块输入的边沿极性和预分频
- 配置软件触发捕获
- 配置捕获定时器同步触发和同步相位
- 软件同步捕获定时器

### 36.3.1.6 ETM 模块




图 36.3-6. ETM 模块

配置参数：

- 独立配置每个事件和任务的使能。某个事件不使能时，不产生对应的事件；某个任务不使能时，不响应对应的任务。

### 36.3.2 PWM 定时器模块

MCPWM 外设有三个 PWM 定时器模块。它们中的任何一个都可以决定三个 PWM 操作器模块中任意一个的必要事件时序。通过使用 GPIO 交换矩阵的同步信号，内置同步逻辑允许一个或多个 MCPWM 外设中的多个 PWM 定时器模块作为一个系统协同工作。

#### 36.3.2.1 PWM 定时器模块的配置

用户可配置 PWM 定时器模块的以下功能：

- 通过指定 PWM 定时器频率或周期来控制事件发生的频率
- 配置某个 PWM 定时器与其他 PWM 定时器或模块同步
- 使 PWM 定时器与其他 PWM 定时器或模块同相
- 配置定时器计数模式：递增，递减，或递增递减循环计数模式
- 使用预分频器更改 PWM 定时器时钟 (PT\_clk) 的速率。每个定时器都有自己的预分频器，通过寄存器 `MCPWM_TIMERO_CFG0_REG` 的 `MCPWM_TIMERx_PRESCALE` 配置。PWM 定时器根据该寄存器的设置以较慢的速度递增或递减。当定时器停止后并再次开始计数时，新的 `MCPWM_TIMERx_PRESCALE` 配置值才会生效。

#### 36.3.2.2 PWM 定时器工作模式和定时事件生成

PWM 定时器有三种工作模式，由 `PWMx` 定时器模式字段配置：

- 递增计数模式：  
定时器从零增加到周期字段中配置的值。达到周期值后，PWM 定时器清零，并再次开始递增。PWM 周期 = 周期寄存器中的周期值 + 1。  
说明：周期寄存器为 `MCPWM_TIMERx_PERIOD` ( $x = 0, 1, 2$ )，对应

`MCPWM_TIMER0_PERIOD`、`MCPWM_TIMER1_PERIOD`、`MCPWM_TIMER2_PERIOD`。

- 递减计数模式：

PWM 定时器从周期寄存器中的值开始递减到零。达到零后，将恢复为周期值，并再次开始递减。在这种情况下，PWM 周期 = 周期寄存器中的周期值 + 1。

- 递增-递减循环模式：

此模式结合了上述两种模式。PWM 定时器从零开始递增，直到达到周期值，再次递减为零。PWM 定时器按照此模式循环递增递减。PWM 周期 = 周期寄存器的周期值 × 2。

图 36.3-7 至 36.3-10 显示不同模式下的 PWM 定时器波形，包括同步事件期间的定时器行为。递增计数模式中，同步后永远保持递增计数；递减计数模式中，同步后永远保持递减计数；递增-递减循环模式中，同步后由

`MCPWM_TIMERx_PHASE_DIRECTION` 配置计数方向。




图 36.3-7. 递增计数模式波形




图 36.3-8. 递减计数模式波形




图 36.3-9. 递增递减循环模式波形，同步事件后递减




图 36.3-10. 递增递减循环模式波形，同步事件后递增

PWM 定时器运行时，定期自动生成以下定时事件：

- UTEP：当 PWM 定时器等于周期字段的值 (`MCPWM_TIMERx_PERIOD`) 且 PWM 定时器递增计数时，生成的定时事件。
- UTEZ：当 PWM 定时器等于零且 PWM 定时器递增计数时，生成的定时事件。
- DTEP：当 PWM 定时器等于周期字段的值 (`MCPWM_TIMERx_PERIOD`) 且 PWM 定时器递减时，生成的定时事件。
- DTEZ：当 PWM 定时器等于零且 PWM 定时器递减时，生成的定时事件。

图 36.3-11 至 36.3-13 为 U/DTEP 和 U/DTEZ 定时事件的时序波形。




图 36.3-11. 递增模式中生成的 UTEP 和 UTEZ




图 36.3-12. 递减模式中生成的 DTEP 和 DTEZ




图 36.3-13. 递增递减模式中生成的 DTEP 和 UTEZ

需注意，在递增递减模式下，当定时器递增计数时，定时器范围为 [0, 周期值 - 1]；递减计数时，定时器范围为 [周期值, 1]。也就是说，在该模式下，将定时器同步为 0 时，则不支持递减计数，即

`MCPWM_TIMERn_PHASE_DIRECTION` 不能为 1；定时器同步为周期值时，也不支持递增计数，即

`MCPWM_TIMERn_PHASE_DIRECTION` 不能为 0。所以，当定时器同步为 0 时，计数方向只能为递增，即将 `MCPWM_TIMERn_PHASE_DIRECTION` 配置为 0；定时器同步为周期值时，计数方向只能为递减，即将 `MCPWM_TIMERn_PHASE_DIRECTION` 配置为 1。

### 36.3.2.3 PWM 定时器影子寄存器

PWM 定时器周期寄存器和 PWM 定时器时钟预分频器寄存器配有影子寄存器。影子寄存器能够备份即将写入有效寄存器的值，并在硬件同步的特定时刻写入有效寄存器。有效寄存器和影子寄存器的功能如下：

- 有效寄存器：直接控制硬件执行的所有操作。
- 影子寄存器：作为临时缓冲区，存储即将写入有效寄存器的值。在用户配置的某个时间点，影子寄存器中的值被写入有效寄存器。在此之前，影子寄存器的内容对受控硬件没有任何直接影响。这有助于防止寄存器由软件异步修改时可能发生的错误硬件操作。影子寄存器和有效寄存器具有相同的存储器地址。软件写入或读取影子寄存器。

当定时器开始工作时，时钟预分频器的有效寄存器更新。当 `MCPWM_GLOBAL_UP_EN` 置 1 时，可通过以下方式选择更新有效寄存器的时间点：

- 将 `MCPWM_TIMERx_PERIOD_UPMETHOD` 置 0，立即更新。
- 将 `MCPWM_TIMERx_PERIOD_UPMETHOD` 置 1，当 PWM 定时器值为 0 时，开始更新。
- 将 `MCPWM_TIMERx_PERIOD_UPMETHOD` 置 2，当 PWM 定时器同步时，开始更新。

- 将 `MCPWM_TIMERx_PERIOD_UPMETHOD` 置 3，当 PWM 定时器值为 0 时或同步时，开始更新。
- 软件也可以触发全局强制更新位 `MCPWM_GLOBAL_FORCE_UP`，该位将触发模块中的所有寄存器根据影子寄存器进行更新。

### 36.3.2.4 PWM 定时器同步和锁相

PWM 模块采用灵活的同步方法。每个 PWM 定时器都有一个同步输入和一个同步输出。同步输入可以从 GPIO 矩阵的三个同步输出和三个同步信号中选择。同步输出可以在 PWM 定时器等于周期、PWM 定时器等于零或软件同步时，根据同步输入信号生成。因此，PWM 定时器可以通过相位锁定而相连。在同步期间，PWM 定时器时钟预分频器将复位其计数器，以同步 PWM 定时器时钟。

### 36.3.3 PWM 操作器模块

PWM 操作器模块具备以下功能：

- 根据相应 PWM 定时器的定时参考生成 PWM 信号对。
- PWM 信号对的每个信号都可以独立设置特定的死区时间。
- 可通过配置将载波叠加到 PWM 信号上。
- 故障条件下处理响应。

图 36.3-14 为 PWM 操作器的框图。




图 36.3-14. PWM 操作器的子模块

#### 36.3.3.1 PWM 生成器模块

##### PWM 生成器模块的作用

此模块可以生成或导入重要的时序事件，转化为特定操作后，在 `PWMxA` 和 `PWMxB` 输出处生成所需的波形。

PWM 生成器模块执行以下操作：

- 基于使用寄存器 A 和 B 配置的时间戳生成定时事件。满足以下条件时发生定时事件：

- UTEA: PWM 定时器递增计数并且其值等于寄存器 A。
- UTEB: PWM 定时器递增计数并且其值等于寄存器 B。
- DTEA: PWM 定时器递减计数并且其值等于寄存器 A。
- DTEB: PWM 定时器递减计数并且其值等于寄存器 B。
- 基于故障或同步事件生成 U/DT1、U/DT2 定时事件。
  - UTO: 定时器递增计数并且检测到 FAULT0 事件（字段 `MCPWM_GENx_TO_SEL` 置 0）或检测到 FAULT1 事件（字段 `MCPWM_GENx_TO_SEL` 置 1）或检测到 FAULT2 事件（字段 `MCPWM_GENx_TO_SEL` 置 2）或同步（字段 `MCPWM_GENx_TO_SEL` 置 3）。
  - UT1: 定时器递增计数并且检测到 FAULT0 事件（字段 `MCPWM_GENx_T1_SEL` 置 0）或检测到 FAULT1 事件（字段 `MCPWM_GENx_T1_SEL` 置 1）或检测到 FAULT2 事件（字段 `MCPWM_GENx_T1_SEL` 置 2）或同步（字段 `MCPWM_GENx_T1_SEL` 置 3）。
  - DTO: 定时器递减计数并且检测到 FAULT0 事件（字段 `MCPWM_GENx_TO_SEL` 置 0）或检测到 FAULT1 事件（字段 `MCPWM_GENx_TO_SEL` 置 1）或检测到 FAULT2 事件（字段 `MCPWM_GENx_TO_SEL` 置 2）或同步（字段 `MCPWM_GENx_TO_SEL` 置 3）。
  - DT1: 定时器递减计数并且检测到 FAULT0 事件（字段 `MCPWM_GENx_T1_SEL` 置 0）或检测到 FAULT1 事件（字段 `MCPWM_GENx_T1_SEL` 置 1）或检测到 FAULT2 事件（字段 `MCPWM_GENx_T1_SEL` 置 2）或同步（字段 `MCPWM_GENx_T1_SEL` 置 3）。
- 当这些定时事件同时发生时管理优先级。
- 基于定时事件产生置 1、置 0 和取反操作。
- 根据 PWM 生成器模块的配置来控制 PWM 占空比。
- 使用影子寄存器处理新的时间戳值，以防止 PWM 波形中的毛刺干扰。

## PWM 操作器影子寄存器

时间戳寄存器 A 和 B，以及操作配置寄存器 `MCPWM_GENx_A_REG` 和 `MCPWM_GENx_B_REG` 都有影子寄存器。影子寄存器提供了一种与硬件同步更新寄存器的方法。

当 `MCPWM_GLOBAL_UP_EN` 置 1 时，影子寄存器中的值可在某个特定时间写入有效寄存器中。  
`MCPWM_GENx_A_REG` 和 `MCPWM_GENx_B_REG` 的更新方式字段为 `MCPWM_GENx_CFG_UPMETHOD`。软件也可以触发全局强制更新位 `MCPWM_GLOBAL_FORCE_UP`，该位将触发模块中的所有寄存器根据影子寄存器进行更新。更多关于影子寄存器的描述，请参考章节 36.3.2.3。

## 定时事件

表 36.3-2 概括了所有定时信号和事件。

表 36.3-2. PWM 生成器中的所有定时事件

信号	事件描述	PWM 定时器操作
DTEP	PWM 定时器的值等于周期寄存器的值	PWM 定时器递减计数
DTEZ	PWM 定时器的值等于 0	
DTEA	PWM 定时器的值等于寄存器 A	
DTEB	PWM 定时器的值等于寄存器 B	

信号	事件描述	PWM 定时器操作
DTO 事件	基于故障或同步事件	
DT1 事件	基于故障或同步事件	
UTEP	PWM 定时器的值等于周期寄存器的值	
UTEZ	定时器的值等于 0	
UTEA	PWM 定时器的值等于寄存器 A	
UTEB	PWM 定时器的值等于寄存器 B	
UTO 事件	基于故障或同步事件	
UT1 事件	基于故障或同步事件	
软件强制事件	软件触发的异步事件	-

软件强制事件用于在 PWM<sub>X</sub>A 和 PWM<sub>X</sub>B 的输出上施加非连续或连续的强制电平。此更改是异步完成的。软件强制由寄存器 `MCPWM_GENx_FORCE_REG` 控制。

PWM 生成器模块中 TO/T1 的选择和配置独立于故障处理模块中的故障事件的配置。跳闸事件可以不被配置为在故障处理器模块中引起跳闸动作，但相同的事件可以由 PWM 生成器用于触发 TO/T1 以控制 PWM 波形。

需要注意的是，当 PWM 定时器处于递增递减循环计数模式时，它将在 TEP 事件后递减，在 TEZ 事件后递增。因此，在此模式下，将出现 DTEP 和 UTEZ，但不会出现 UTEP 和 DTEZ。

PWM 生成器可以同时处理多个事件。事件优先级由硬件决定，详见表 36.3-3 和表 36.3-4。优先级从 1 (最高) 到 7 (最低) 排列。需要注意的是，TEP 和 TEZ 事件的优先级取决于 PWM 定时器的计数模式。

如果 A 或 B 的值设置为大于周期，则 U/DTEA 和 U/DTEB 将永远不会发生。

表 36.3-3. PWM 定时器递增计数时，定时事件的优先级

优先级	事件
1 (最高)	软件强制事件
2	UTEP
3	UTO
4	UT1
5	UTEB
6	UTEA
7 (最低)	UTEZ

表 36.3-4. PWM 定时器递减计数时，定时事件的优先级

优先级	事件
1 (最高)	软件强制事件
2	DTEZ
3	DTO
4	DT1
5	DTEB
6	DTEA
7 (最低)	DTEP

说明：

1. UTEP 和 UTEZ 不同时发生。当 PWM 定时器处于递增计数模式，UTEP 将始终比 UTEZ 提前一个周期发生，如图 36.3-11 所示。因此，它们对 PWM 信号的作用不会彼此干扰。当 PWM 定时器处于递增递减循环模式时，UTEP 不会发生。
2. DTEP 和 DTEZ 不同时发生。当 PWM 定时器处于递减计数模式时，DTEZ 始终比 DTEP 早一个周期发生，如图 36.3-12 所示。因此，它们对 PWM 信号的作用不会彼此干扰。当 PWM 定时器处于递增递减循环模式时，DTEZ 不会发生。

## PWM 信号生成

当某个定时事件发生时，PWM 生成器控制输出  $\text{PWM}_{\text{x}}\text{A}$  和  $\text{PWM}_{\text{x}}\text{B}$  的电平。定时事件通过 PWM 定时器计数模式（递增或递减）进一步限定。根据定时器计数方向，模块可以对 PWM 定时器递增或递减计数的阶段执行不同的操作。

可以在  $\text{PWM}_{\text{x}}\text{A}$  和  $\text{PWM}_{\text{x}}\text{B}$  输出上配置以下操作：

- 置为高电平：将  $\text{PWM}_{\text{x}}\text{A}$  或  $\text{PWM}_{\text{x}}\text{B}$  的输出配置为高电平。
- 置为低电平：通过将  $\text{PWM}_{\text{x}}\text{A}$  或  $\text{PWM}_{\text{x}}\text{B}$  的输出配置为低电平，来清除  $\text{PWM}_{\text{x}}\text{A}$  或  $\text{PWM}_{\text{x}}\text{B}$  的输出。
- 取反：将  $\text{PWM}_{\text{x}}\text{A}$  或  $\text{PWM}_{\text{x}}\text{B}$  的当前输出电平配置为相反的值。如果它当前被拉高，则拉低，或反之。
- 不进行操作：保持  $\text{PWM}_{\text{x}}\text{A}$  和  $\text{PWM}_{\text{x}}\text{B}$  输出电平不变。在这种状态下，仍然可以触发中断。

输出上的操作通过寄存器 `MCPWM_GENx_A_REG` 和 `MCPWM_GENx_B_REG` 配置。每一次输出的操作都独立配置。此外，根据事件在某个输出上，灵活地执行不同的操作。表 36.3-2 中列举的任何事件都可以作用于  $\text{PWM}_{\text{x}}\text{A}$  或  $\text{PWM}_{\text{x}}\text{B}$  输出上。关于生成器 0, 1 或 2 的寄存器信息，请参考第 36.4 章。

## 常见配置的波形

图 36.3-15 为 PWM 定时器在递增递减循环计数时生成的对称 PWM 波形。该模式下的直流 0%-100% 调制可由以下公式获得：

$$\text{Duty} = (\text{Period} - A) \div \text{Period}$$

如果 A 的值等于 PWM 定时器的值，并且 PWM 定时器递增，则 PWM 输出被拉高。如果 A 的值等于 PWM 定时器的值，并且 PWM 定时器递减，则 PWM 输出被拉低。




图 36.3-15. 递增递减模式下的对称波形

图 36.3-16 至图 36.3-19 的 PWM 波形描述了常见的 PWM 操作器配置。图中数据说明如下：

- Period A 和 B 分别表示写入周期寄存器 A 和 B 的值。
- PWM<sub>x</sub>A 和 PWM<sub>x</sub>B 是 PWM 操作器 x 的输出信号。




图 36.3-16. 递增计数模式，单边不对称波形，PWM<sub>x</sub>A 和 PWM<sub>x</sub>B 独立调制-高电平

PWM<sub>x</sub>A 的占空比调制由 B 设置，高电平有效，与 B 成正比。

PWM<sub>x</sub>B 的占空比调制由 A 设置，高电平有效，与 A 成正比。

$$\text{Period} = (\text{MCPWM_TIMER}_x\text{_PERIOD} + 1) \times T_{PT\_clk}$$




图 36.3-17. 递增计数模式，脉冲位置不对称波形，PWMxA 独立调制

脉冲可以在 PWM 波形内（零至周期值之间）的任何地方生成。

PWMxA 占空比与  $(B - A)$  成正比。

$$\text{Period} = (\text{MCPWM\_TIMER}_x\text{\_PERIOD} + 1) \times T_{PT\_clk}$$




图 36.3-18. 递增递减循环计数模式，双沿对称波形，在 PWMxA 和 PWMxB 上独立调制-高电平有效

PWMxA 的占空比调制由 A 设置，高电平有效，与 A 成正比。

PWMxB 的占空比调制由 B 设置，高电平有效，与 B 成正比。

输出 PWMxA 和 PWMxB 可驱动不同开关。

$$\text{Period} = (2 \times \text{MCPWM\_TIMER}_X\_\text{PERIOD}) \times T_{PT\_clk}$$




图 36.3-19. 递增递减循环计数模式，双沿对称波形，在 PWMxA 和 PWMxB 上独立调制-互补

PWMxA 的占空比调制由 A 设置，高电平有效，与 A 成正比。

PWMxB 的占空比调制由 B 设置，高电平有效，与 B 成正比。

PWMxA/B 输出可驱动上/下（互补）开关。

死区 = B - A，边沿位置完全可由软件配置。必要时，可使用死区生成器模块设置其他边沿延迟方式。

$$\text{Period} = (2 \times \text{MCPWM\_TIMER}_X\_\text{PERIOD}) \times T_{PT\_clk}$$

图 36.3-20 为当 UTO/1 和 DTO/1 事件产生时的波形。在本例中，TO 选择 FAULT0，T1 选择 FAULT1。TO 和 T1 所选择的事件可以独立配置，这些事件可以是 FAULT0，FAULT1，FAULT2 或同步事件。具体配置方法




图 36.3-20. 递增递减循环计数模式，错误或同步事件，在 PWMxA 和 PWMxB 上相同调制

见[36.3.3.1](#)。

### 软件强制事件

在 PWM 生成器内有 2 种软件强制事件：

- 非连续即时 (NCI) 软件强制事件：当由软件触发时，这类事件在 PWM 输出上立即生效。强制是不连续的，意味着下一个激活的定时事件能够改变 PWM 输出。
- 连续 (CNTU) 软件强制事件：这类事件是连续的。强制 PWM 将持续输出，直到通过软件释放。事件触发器可配置。这类事件可配置为定时或即时发生。

图 [36.3-21](#) 为 NCI 软件强制事件的一种波形。NCI 用于单独强制 PWMxA 输出为低电平，PWMxB 不受强制。




图 36.3-21. NCI 在 PWMxA 输出上软件强制事件示例

图 36.3-22 为 CNTU 软件强制事件的波形。UTEZ 事件被选为 CNTU 软件强制事件的触发器。CNTU 用于单独强制 PWM<sub>XB</sub> 输出为低电平，但 PWM<sub>XA</sub> 不受强制。




图 36.3-22. CNTU 在 PWM<sub>XB</sub> 输出上软件强制事件示例

### 36.3.3.2 死区生成器模块

#### 死区生成器模块作用

章节 36.3.1 介绍了在 PWM $\times$ A 和 PWM $\times$ B 输出上生成信号的几种方式/事件，包括信号边沿的特定位置。通过改变信号之间的边沿位置以及设置信号的占空比，可获得所需的死区。此外，也可以使用专门的死区生成器模块控制死区。

死区生成器模块的主要功能如下：

- 根据单个 PWM $\times$ A 输入的死区生成信号对 (PWM $\times$ A 和 PWM $\times$ B)
- 通过在信号边沿增加延迟来生成死区：
  - 上升沿延迟 (RED)
  - 下降沿延迟 (FED)
- 配置信号对为：
  - 高电平有效互补 (AHC)
  - 低电平有效互补 (ALC)
  - 高电平有效 (AH)
  - 低电平有效 (AL)
- 如果死区已经在生成器中配置，死区发生器也可以不进行配置。

#### 死区模块生成器影子寄存器

延迟寄存器 RED 和 FED 的影子寄存器为 `MCPWM_DTx_RED_CFG_REG` 和 `MCPWM_DTx_FED_CFG_REG`。

`MCPWM_GLOBAL_UP_EN` 置 1 时，影子寄存器中的值可在某个特定时间写入有效寄存器中。

`MCPWM_DTx_RED_CFG_REG` 的更新方式寄存器为 `MCPWM_DTx_RED_UPMETHOD`；

`MCPWM_DTx_FED_CFG_REG` 的更新方式寄存器为 `MCPWM_DTx_FED_UPMETHOD`。软件也可以触发全局强制更新位 `MCPWM_GLOBAL_FORCE_UP`，该位将触发模块中的所有寄存器根据影子寄存器进行更新。寄存器描述详见 36.3.2.3。

## 死区生成器模块的操作要点

图 36.3-23 描述了创建死区模块的开关拓扑。




图 36.3-23. 死区模块的开关拓扑

上图中的 S0 - S8 开关由 MCPWM\_DT<sub>x</sub>\_CFG\_REG 寄存器中的字段控制，详细信息见表 36.3-5。

表 36.3-5. 控制死区时间生成器开关的字段

开关	字段
S0	MCPWM_DT <sub>x</sub> _B_OUTBYPASS
S1	MCPWM_DT <sub>x</sub> _A_OUTBYPASS
S2	MCPWM_DT <sub>x</sub> _RED_OUTINVERT
S3	MCPWM_DT <sub>x</sub> _FED_OUTINVERT
S4	MCPWM_DT <sub>x</sub> _RED_INSEL
S5	MCPWM_DT <sub>x</sub> _FED_INSEL
S6	MCPWM_DT <sub>x</sub> _A_OUTSWAP
S7	MCPWM_DT <sub>x</sub> _B_OUTSWAP
S8	MCPWM_DT <sub>x</sub> _DEB_MODE

所有开关组合皆受支持，但不是所有的开关模式都是典型的使用模式。表 36.3-6 列举了一些典型的死区配置。在这些配置中，S4 和 S5 的开关位置将 PWMxA 设置为下降沿和上升沿延迟的公共源。表 36.3-6 中的模式可分为以下几类：

- **模式 1：绕过下降沿 (FED) 和上升沿 (RED) 的延迟**

该模式下，死区模块被关闭。PWMxA 和 PWMxB 信号的波形无变化。

- **模式 2-5：经典死区极性设置**

这些模式为典型极性配置，涵盖工业电源栅极驱动器中的高 / 低电平有效模式。图 36.3-24 至 36.3-27 为典型波形。

- **模式 6 和 7：绕过上升沿 (RED) 或下降沿 (FED) 的延迟**

这两种模式下，绕过上升沿延迟 (RED) 或下降沿延迟 (FED)。因此，无需使用对应延迟。

表 36.3-6. 死区生成器的典型操作模式

模式	描述	S0	S1	S2	S3
1	PWMxA 和 PWMxB 波形无变化	1	1	X	X
2	高电平有效互补 (AHC)，参见图 36.3-24	0	0	0	1
3	低电平有效互补 (ALC)，参见图 36.3-25	0	0	1	0
4	高电平有效 (AH)，参见图 36.3-26	0	0	0	0
5	低电平有效 (AL)，参见图 36.3-27	0	0	1	1
6	PWMxA 输出 = PWMxA 输入（无延迟） PWMxB 输出 = PWMxA 输入，下降沿延迟	0	1	0 或 1	0 或 1
7	PWMxA 输出 = PWMxA 输入，上升沿延迟 PWMxB 输出 = PWMxB 输入（无延迟）	1	0	0 或 1	0 或 1

## 说明：

以上所有模式中，S4 - S8 的开关位置都置 0。




图 36.3-24. 高电平有效互补 (AHC) 死区波形




图 36.3-25. 低电平有效互补 (ALC) 死区波形




图 36.3-26. 高电平有效 (AH) 死区波形




图 36.3-27. 低电平有效 (AL) 死区波形

上升沿延迟 (RED) 和下降沿延迟 (FED) 可分别设置。延迟的值通过 16 位寄存器 `MCPWM_DTx_RED` 和 `MCPWM_DTx_FED` 配置。寄存器值表示一个信号边沿可以延迟的 `DT_clk` 时钟周期值。`DT_clk` 可通过寄存器 `MCPWM_DTx_CLK_SEL` 从 `PWM_clk` 或 `PT_clk` 中选择。

通过以下公式计算下降沿延迟 (FED) 和上升沿延迟 (RED) 的值：

$$FED = MCPWM\_DT\textcolor{red}{x}\_FED \times T_{DT\_clk}$$

$$RED = MCPWM\_DT\textcolor{red}{x}\_RED \times T_{DT\_clk}$$

### 36.3.3.3 PWM 载波模块

将 PWM 输出耦合到电机驱动器可能需要使用变压器隔离。变压器只提供交流信号，而 PWM 信号的占空比可能在 0% 到 100% 之间变化。PWM 载波模块可以通过使用高频载波对其进行调制，将该信号传递给变压器。

#### 功能概述

此模块的以下关键功能可配置：

- 载波频率
- 第一个脉冲的脉宽
- 第二个以及之后的脉冲的占空比
- 开启/关闭载波

#### 操作要点

PWM 载波时钟 (`PC_clk`) 来自于 `PWM_clk`。通过寄存器 `MCPWM_CARRIERx_CFG_REG` 的 `MCPWM_CARRIERx_PRESCALE` 和 `MCPWM_CARRIERx_DUTY` 位配置频率和占空比。一次性脉冲的功能在于提供高能量脉冲以接通电源开关。随后的脉冲用于保持上电的状态。一次性脉冲宽度可通过 `MCPWM_CARRIERx_OSHTWTH` 位进行配置。通过 `MCPWM_CARRIERx_EN` 位来使能/禁用载波模块。

## 载波示例

图 36.3-28 描述了载波叠加在原始 PWM 脉冲上的示例波形。图中未显示第一个脉冲和占空比控制，相关详细信息将在后两节中介绍。




图 36.3-28. PWM 载波操作的波形示例

## 第一个脉冲

第一个脉冲的宽度可配置，其值有 16 种可能，可通过下公式计算：

$$T_{1stpulse} =$$

$$T_{PWM\_clk} \times 8 \times (MCPWM\_CARRIERx\_PRESCALE + 1) \times (MCPWM\_CARRIERx\_OSHTWTH + 1)$$

其中：

- $T_{PWM\_clk}$  为 PWM 时钟周期 (PWM\_clk)
- $(MCPWM\_CARRIERx\_OSHTWTH + 1)$  为一次性脉冲宽度值 (取值范围：1-16)
- $(MCPWM\_CARRIERx\_PRESCALE + 1)$  PWM 载波时钟 (PC\_clk) 预分频值

图 36.3-29 展示了第一个脉冲和之后持续的脉冲。




图 36.3-29. 载波模块的第一个脉冲和之后持续的脉冲示例

### 占空比控制

在发出第一个一次性脉冲之后，根据载波频率调制剩余的 PWM 信号。用户可配置该信号的占空比。在一定情况下，调整占空比可使信号通过隔离变压器后仍然可以开启或关闭电动机驱动器，改变电机旋转速度和方向。

占空比通过 `MCPWM_CARRIERx_DUTY` 或寄存器 `MCPWM_CARRIERx_CFG_REG` 的 [7:5] 位设置，其值有 7 种可能性。

占空比的值可通过以下方式计算：

$$Duty = MCPWM\_CARRIERx\_DUTY \div 8$$

图 36.3-30 为所有 7 种占空比设置。




图 36.3-30. PWM 载波模块中持续脉冲的 7 种占空比设置

### 36.3.3.4 故障检测模块

每个 MCPWM 外设都连接来自 GPIO 矩阵的 3 个故障信号 (FAULT0、FAULT1 和 FAULT2)。这些信号用于指示外部故障状况，并且可由故障检测模块预处理后生成故障事件。故障事件通过执行用户代码，针对特定故障调整 MCPWM 输出。

#### 故障检测模块功能

故障检测模块的主要功能为：

- 在检测到故障时强制 PWM<sub>X</sub>A 和 PWM<sub>X</sub>B 输出信号进入以下状态之一：
  - 高
  - 低
  - 取反
  - 无
- 在检测到过电流/短路时执行一次性跳闸 (OST)。
- 逐周期跳闸 (CBC) 以提供限流操作。
- 每个故障信号单独分配一次性或逐周期操作。
- 每个故障输入都生成中断。
- 支持软件强制跳闸。
- 根据需要开启或关闭模块功能。

## 操作与配置要点

本节介绍故障处理模块的操作要点和配置选项。

来自管脚的故障信号在 GPIO 矩阵中采样和同步。为了保证故障脉冲成功采样，每个脉冲持续时间必须至少为 2 个 APB 时钟周期。故障检测模块使用 PWM\_clk 对故障信号进行采样，因此，来自 GPIO 矩阵的故障脉冲持续时间必须至少为 1 个 PWM\_clk 周期。换句话说，无论 APB 时钟周期和 PWM\_clk 周期的大小关系如何，管脚上的故障信号脉冲的宽度必须至少等于两个 APB 时钟周期与一个 PWM\_clk 周期的和。

故障处理器模块可以使用故障信号 FAULT0 至 FAULT2 中的高电平或低电平来生成故障事件 fault\_event0 至 fault\_event2。每个故障事件可以单独配置为进行 CBC 操作、OST 操作或无操作。

- **逐周期 (CBC) 操作：**

触发 CBC 操作时，PWMxA 和 PWMxB 的状态立即根据字段 `MCPWM_FHx_A_CBC_U/D` 和 `MCPWM_FHx_B_CBC_U/D` 改变。PWM 定时器递增或递减计数时，可配置不同的操作。不同的故障事件可触发不同的 CBC 操作中断。通过状态字段 `MCPWM_FHx_CBC_ON` 开启或关闭 CBC 操作。在没有故障事件时，将在指定时间点，即发生 D/UTEP 或 D/UTEZ 事件时，清除 PWMxA/B 上的 CBC 操作。由字段 `MCPWM_FHx_CBCPULSE` 决定 PWMxA 和 PWMxB 恢复正常的事件。因此，在此模式下，每个 PWM 循环后，CBC 操作都将清除或刷新。

- **一次性 (OST) 操作：**

触发 OST 操作时，PWMxA 和 PWMxB 的状态立即根据字段 `MCPWM_FHx_A_OST_U/D` 和 `MCPWM_FHx_B_OST_U/D` 改变。PWM 定时器递增或递减计数时，可配置不同的操作。不同的故障事件可触发不同的 OST 操作中断。通过状态字段 `MCPWM_FHx_OST_ON` 开启或关闭 OST 操作。在没有故障事件时，PWMxA/B 上的 OST 操作无法自动清除。须通过将 `MCPWM_FHx_CLR_OST` 位置 1 来清除一次性操作。

## 36.3.4 捕获模块

### 36.3.4.1 介绍

捕获模块包含 3 个完整的捕获通道。通道输入信号 CAPO、CAP1 和 CAP2 来自于 GPIO 矩阵。由于 GPIO 矩阵的灵活性，CAPO、CAP1 和 CAP2 可以通过任一管脚输入配置。多个捕获通道可以来自同一管脚输入，每个通道的预分频可以分别设置。同时，每个捕获通道也可以来自不同的管脚输入。因此，可以通过后台硬件用多种方式处理捕获信号，而不直接由 CPU 处理。

捕捉模块有以下独立资源：

- 一个 32 位定时器（计数器），可与 PWM 定时器、另一个模块或软件同步。
- 三个捕获通道，每个通道配有一个 32 位时间戳和一个捕获预分频器。
- 任何捕获通道的边沿极性（上升/下降沿）可独立选择。
- 输入捕获信号预分频（分频取值范围：1 ~ 256）。
- 三个捕获事件都有中断功能。

### 36.3.4.2 捕获定时器

捕获定时器是一个 32 位计数器，使能时不断递增计数。将 `MCPWM_CAP_TIMER_EN` 置 1 使能捕获寄存器。其操作时钟源为 MCPWM 模块的主时钟。配置 `MCPWM_CAP_SYNCI_EN` 后，发生同步事件时，存储在

MCPWM\_CAP\_TIMER\_PHASE\_REG 寄存器中的相位将被加载至计数器中。同步事件可来自 PWM 定时器同步输出或 PWM 模块同步输入，通过 MCPWM\_CAP\_SYNC\_SEL 进行配置。也可将 MCPWM\_CAP\_SYNC\_SW 置 1 生成同步事件。捕获定时器为所有三个捕获通道提供定时参考。

### 36.3.4.3 捕获通道

必要时，到达捕获通道的捕获信号可先被反相，然后预分频。每个捕获通道都有一个预分频寄存器 MCPWM\_CAPx\_PRESCALE。最后，预处理后的捕获信号的指定边沿将触发捕获事件。将 MCPWM\_CAPx\_EN 置 1 使能捕获通道。捕获事件将在 MCPWM\_CAPx\_MODE 配置的时间发生。在捕获事件发生时，捕获定时器的值存储在时间戳寄存器 MCPWM\_CAP\_CHx\_REG 中。捕获事件中的不同捕获通道可生成不同的中断。触发捕获事件的边沿储存在寄存器 MCPWM\_CAPx\_EDGE 中。捕获事件可通过将 MCPWM\_CAPx\_SW 置 1 由软件强制发生。

## 36.3.5 ETM 模块

### 36.3.5.1 介绍

在 ESP32-C6 中，MCPWM 支持 ETM 功能，即可以通过任意外设的 ETM 事件触发 MCPWM 的 ETM 任务，或者通过 MCPWM 的 ETM 事件触发任意外设的 ETM 任务。MCPWM 的捕获模块、故障检测模块、三个定时器以及三个操作器都可以独立产生事件或响应任务。关于 ETM 更多详细信息，请参考章节 11 事件任务矩阵 (SOC\_ETM)。这里仅介绍与 MCPWM 相关的 ETM 任务和 ETM 事件。

### 36.3.5.2 MCPWM 可产生的 ETM 事件

将使能字段置 1 后，满足对应生成条件时，将产生对应 ETM 事件，详见表 36.3-7：

表 36.3-7. MCPWM 可产生的 ETM 事件

使能字段	生成条件	产生事件
MCPWM_EVT_CAPx_EN	发生 CAPx 捕获事件	MCPWM_EVT_CAPx
MCPWM_EVT_TZx_OST_EN	PWM 操作器 x 执行一次性跳闸 (OST) 操作	MCPWM_EVT_TZx_OST
MCPWM_EVT_TZx_CBC_EN	PWM 操作器 x 执行逐周期跳闸 (CBC) 操作	MCPWM_EVT_TZx_CBC
MCPWM_EVT_Fx_CLR_EN	清除故障事件 fault_eventx	MCPWM_EVT_Fx_CLR
MCPWM_EVT_Fx_EN	产生故障事件 fault_eventx	MCPWM_EVT_Fx
MCPWM_EVT_OPx_TEB_EN	PWM 操作器 x 选择的定时器计数值等于时间戳 B 的值	MCPWM_EVT_OPx_TEB
MCPWM_EVT_OPx_TEA_EN	PWM 操作器 x 选择的定时器计数值等于时间戳 A 的值 <sup>1</sup>	MCPWM_EVT_OPx_TEA
MCPWM_EVT_TIMERx_TEP_EN	定时器 x 的计数值等于周期值 MCPWM_TIMERx_PERIOD	MCPWM_EVT_TIMERx_TEP
MCPWM_EVT_TIMERx_TEZ_EN	定时器 x 的计数值等于 0	MCPWM_EVT_TIMERx_TEZ
MCPWM_EVT_TIMERx_STOP_EN	定时器 x 停止计数	MCPWM_EVT_OPx_TEA

<sup>1</sup> 有关时间戳 A 和时间戳 B 的描述，详见章节 36.3.3.1。

### 36.3.5.3 MCPWM 可接收的 ETM 任务

将使能字段置 1 后，接收对应有效任务后，将产生对应的响应操作，详见表 36.3-8：

表 36.3-8. MCPWM 可接收的 ETM 任务

使能字段	接收的有效任务	响应操作
MCPWM_TASK_CAPx_EN	MCPWM_TASK_CAPx	CAPx 通道进行捕获操作
MCPWM_TASK_CLRx_OST_EN	MCPWM_TASK_CLRx_OST	清除 PWM 操作器x 的一次性跳闸 (OST) 操作
MCPWM_TASK_TZx_OST_EN	MCPWM_TASK_TZx_OST	PWM 操作器x 执行一次性跳闸 (OST) 操作
MCPWM_TASK_TIMERx_PERIOD_UP_EN	MCPWM_TASK_TIMERx_PERIOD_UP	定时器 x 的周期更新为周期寄存器 MCPWM_TIMERx_PERIOD 配置的值
MCPWM_TASK_TIMERx_SYNC_EN	MCPWM_TASK_TIMERx_SYN	定时器 x 执行一次同步操作
MCPWM_TASK_GEN_STOP_EN	MCPWM_TASK_GEN_STOP	所有定时器停止计数，所有的 PWM 操作器输出的 PWM 信号保持不变
MCPWM_TASK_CMPrx_B_UP_EN	MCPWM_TASK_CMPrx_B_UP	将 PWM 操作器 x 的时间戳 B 更新为时间戳 B 影子寄存器 MCPWM_GENx_B 的值
MCPWM_TASK_CMPrx_A_UP_EN	MCPWM_TASK_CMPrx_A_UP	将 PWM 操作器x 的时间戳 A 更新为时间戳 A 影子寄存器 MCPWM_GENx_A 的值。

## 36.4 寄存器列表

本小节的所有地址均为相对于电机控制器基地址的地址偏移量（相对地址），具体基地址请见章节 5 系统和存储器 中的表 5.3-2。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

名称	描述	地址	访问
<b>预分频器配置</b>			
MCPWM_CLK_CFG_REG	配置预分频器	0x0000	R/W
<b>MCPWM 定时器 0 配置与状态</b>			
MCPWM_TIMER0_CFG0_REG	定时器周期与更新方法	0x0004	R/W
MCPWM_TIMER0_CFG1_REG	工作模式与开始/停止控制	0x0008	varies
MCPWM_TIMER0_SYNC_REG	PWM 定时器 0 同步功能配置寄存器	0x000C	R/W
MCPWM_TIMER0_STATUS_REG	PWM 定时器 0 状态	0x0010	RO
<b>MCPWM 定时器 1 配置与状态</b>			
MCPWM_TIMER1_CFG0_REG	定时器更新方式与周期	0x0014	R/W
MCPWM_TIMER1_CFG1_REG	工作模式与开始/停止控制	0x0018	varies
MCPWM_TIMER1_SYNC_REG	同步设置	0x001C	R/W
MCPWM_TIMER1_STATUS_REG	PWM 定时器 1 状态	0x0020	RO
<b>MCPWM 定时器 2 配置与状态</b>			
MCPWM_TIMER2_CFG0_REG	定时器方式与周期	0x0024	R/W
MCPWM_TIMER2_CFG1_REG	工作模式与开始/停止控制	0x0028	varies
MCPWM_TIMER2_SYNC_REG	同步设置	0x002C	R/W
MCPWM_TIMER2_STATUS_REG	PWM 定时器 2 状态	0x0030	RO
<b>MCPWM 定时器常见配置</b>			
MCPWM_TIMER_SYNCI_CFG_REG	定时器同步输入选择	0x0034	R/W
MCPWM_OPERATOR_TIMERSEL_REG	为 PWM 操作器选择特定的计时器	0x0038	R/W
<b>MCPWM 操作器 0 配置与状态</b>			
MCPWM_GEN0_STMP_CFG_REG	时间戳寄存器 A 和 B 的传输状态和更新方式	0x003C	varies
MCPWM_GEN0_TSTMP_A_REG	寄存器 A 的影子寄存器	0x0040	R/W
MCPWM_GEN0_TSTMP_B_REG	寄存器 B 的影子寄存器	0x0044	R/W
MCPWM_GEN0_CFG0_REG	故障事件 T0 和 T1 处理	0x0048	R/W
MCPWM_GEN0_FORCE_REG	软件强制 PWMOA 和 PWMOB 输出	0x004C	R/W
MCPWM_GEN0_A_REG	PWMOA 输出上事件触发的操作	0x0050	R/W
MCPWM_GEN0_B_REG	PWMOB 输出上事件触发的操作	0x0054	R/W
MCPWM_DTO_CFG_REG	死区与类型的选择与配置	0x0058	R/W
MCPWM_DTO_FED_CFG_REG	FED 的影子寄存器	0x005C	R/W
MCPWM_DTO_RED_CFG_REG	RED 的影子寄存器	0x0060	R/W
MCPWM_CARRIER0_CFG_REG	载波使能与配置	0x0064	R/W
MCPWM_FHO_CFG0_REG	故障事件中 PWMOA 和 PWMOB 上的操作	0x0068	R/W
MCPWM_FHO_CFG1_REG	故障处理的软件触发	0x006C	R/W
MCPWM_FHO_STATUS_REG	故障事件状态	0x0070	RO
<b>MCPWM 操作器 1 配置与状态</b>			
MCPWM_GEN1_STMP_CFG_REG	时间戳寄存器 A 和 B 的传输状态和更新方式	0x0074	varies

名称	描述	地址	访问
MCPWM_GEN1_TSTMP_A_REG	寄存器 A 的影子寄存器	0x0078	R/W
MCPWM_GEN1_TSTMP_B_REG	寄存器 B 的影子寄存器	0x007C	R/W
MCPWM_GEN1_CFGO_REG	故障事件 T0 和 T1 处理	0x0080	R/W
MCPWM_GEN1_FORCE_REG	软件强制 PWM1A 和 PWM1B 输出	0x0084	R/W
MCPWM_GEN1_A_REG	PWM1A 输出上的事件触发的操作	0x0088	R/W
MCPWM_GEN1_B_REG	PWM1B 输出上的事件触发的操作	0x008C	R/W
MCPWM_DT1_CFG_REG	死区类型的选择与配置	0x0090	R/W
MCPWM_DT1_FED_CFG_REG	FED 的影子寄存器	0x0094	R/W
MCPWM_DT1_RED_CFG_REG	RED 的影子寄存器	0x0098	R/W
MCPWM_CARRIER1_CFG_REG	使能与配置载波	0x009C	R/W
MCPWM_FH1_CFGO_REG	故障事件中 PWM1A 和 PWM1B 输出上的操作	0x00A0	R/W
MCPWM_FH1_CFG1_REG	故障处理的软件触发	0x00A4	R/W
MCPWM_FH1_STATUS_REG	故障事件状态	0x00A8	RO
<b>MCPWM 操作器 2 的配置与状态</b>			
MCPWM_GEN2_STMP_CFG_REG	时间戳寄存器 A 和 B 的传输状态和更新方式	0x00AC	varies
MCPWM_GEN2_TSTMP_A_REG	寄存器 A 的影子寄存器	0x00B0	R/W
MCPWM_GEN2_TSTMP_B_REG	寄存器 B 的影子寄存器	0x00B4	R/W
MCPWM_GEN2_CFGO_REG	故障事件 T0 和 T1 处理	0x00B8	R/W
MCPWM_GEN2_FORCE_REG	软件强制 PWM2A 和 PWM2B 输出	0x00BC	R/W
MCPWM_GEN2_A_REG	PWM2A 输出上的事件触发的操作	0x00C0	R/W
MCPWM_GEN2_B_REG	PWM2B 输出上的事件触发的操作	0x00C4	R/W
MCPWM_DT2_CFG_REG	死区类型的选择与配置	0x00C8	R/W
MCPWM_DT2_FED_CFG_REG	FED 影子寄存器	0x00CC	R/W
MCPWM_DT2_RED_CFG_REG	RED 影子寄存器	0x00D0	R/W
MCPWM_CARRIER2_CFG_REG	使能与配置载波	0x00D4	R/W
MCPWM_FH2_CFGO_REG	故障事件中 PWM2A 和 PWM2B 输出上的操作	0x00D8	R/W
MCPWM_FH2_CFG1_REG	故障处理的软件触发	0x00DC	R/W
MCPWM_FH2_STATUS_REG	故障事件状态	0x00E0	RO
<b>故障检测与配置</b>			
MCPWM_FAULT_DETECT_REG	故障检测与配置	0x00E4	varies
<b>捕获配置与状态</b>			
MCPWM_CAP_TIMER_CFG_REG	配置捕获定时器	0x00E8	varies
MCPWM_CAP_TIMER_PHASE_REG	捕获定时器同步相位	0x00EC	R/W
MCPWM_CAP_CHO_CFG_REG	捕获通道 0 的配置与使能	0x00F0	varies
MCPWM_CAP_CH1_CFG_REG	捕获通道 1 的配置与使能	0x00F4	varies
MCPWM_CAP_CH2_CFG_REG	捕获通道 2 的配置与使能	0x00F8	varies
MCPWM_CAP_CHO_REG	捕获通道 0 值的状态	0x00FC	RO
MCPWM_CAP_CH1_REG	捕获通道 1 值的状态	0x0100	RO
MCPWM_CAP_CH2_REG	捕获通道 2 值的状态	0x0104	RO
MCPWM_CAP_STATUS_REG	上一次捕获触发器的边沿	0x0108	RO
<b>使能有效寄存器的更新</b>			
MCPWM_UPDATE_CFG_REG	使能更新	0x010C	R/W
<b>管理中断</b>			

名称	描述	地址	访问
MCPWM_INT_ENA_REG	中断使能位	0x0110	R/W
MCPWM_INT_RAW_REG	原始中断状态	0x0114	R/ WTC / SS
MCPWM_INT_ST_REG	屏蔽中断状态	0x0118	RO
MCPWM_INT_CLR_REG	中断清除位	0x011C	WT
<b>使能 MCPWM 事件</b>			
MCPWM_EVT_EN_REG	使能 MCPWM 事件	0x0120	R/W
<b>使能 MCPWM 任务</b>			
MCPWM_TASK_EN_REG	使能 MCPWM 任务	0x0124	R/W
<b>MCPWM APB 配置</b>			
MCPWM_CLK_REG	MCPWM APB 配置	0x0128	R/W
<b>版本寄存器</b>			
MCPWM_VERSION_REG	版本控制寄存器	0x012C	R/W

## 36.5 寄存器

本小节的所有地址均为相对于电机控制器基址的地址偏移量（相对地址），具体基址请见章节 5 系统和存储器 中的表 5.3-2。

### Register 36.1. MCPWM\_CLK\_CFG\_REG (0x0000)

**MCPWM\_CLK\_PRESCALE** 配置时钟预分频系数，使得 PWM\_CLK 的周期为 6.25ns \* (PWM\_CLK\_PRESCALE + 1)。(R/W)

## Register 36.2. MCPWM\_TIMERO\_CFG0\_REG (0x0004)

MCPWM_TIMER0_CONFIG							
MCPWM_TIMER0_CONFIG							
31	26	25	24	23		8	7
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0
(reserved)				MCPWM_TIMER0_PERIOD_UPMETHOD			
MCPWM_TIMER0_PERIOD				MCPWM_TIMER0_PRESCALE			
0xffff				0x0			
				Reset			

**MCPWM\_TIMERO\_PRESCALE** 配置定时器 0 的预分频系数，使得 PTO\_CLK 的周期 = PWM\_CLK 的周期 \* (PWM\_TIMERO\_PRESCALE + 1)。(R/W)

**MCPWM\_TIMERO\_PERIOD** 配置定时器 0 的影子周期。(R/W)

MCPWM\_TIMERO\_PERIOD\_UPMETHOD 配置 PWM 定时器〇周期有效寄存器的更新方式。

- 0: 立即更新
  - 1: 发生 TEZ 事件时更新
  - 2: 同步时更新
  - 3: 发生 TEZ 事件或同步时更新

本文档中, TEZ 指定时器为 0 时

本文档中，TEZ 指定时器为 0 时的事件。  
(R/W)

## Register 36.3. MCPWM\_TIMERO\_CFG1\_REG (0x0008)

The diagram shows the bit field layout of the register. It consists of a 32-bit wide register with the most significant bit at index 31. The bits are labeled from 31 down to 0. A bracket labeled '(reserved)' covers bits 30 to 0. To the right of the register, three bit fields are defined:

- MCPWM\_TIMERO\_MOD**: Bits 5 to 4.
- MCPWM\_TIMERO\_START**: Bit 3.
- Reset**: Bits 2 to 0.

31					5	4	3	2	0
0	0	0	0	0	0	0	0	0	0
									0x0
									0x0 Reset

**MCPWM\_TIMERO\_START** 控制 PWM 定时器的开启与关闭。

- 0: 如果开启, 在 TEZ 事件发生时停止
- 1: 如果开启, 在 TEP 事件发生时停止
- 2: 开启
- 3: 开启, 并在下一个 TEZ 事件发生时停止
- 4: 开启, 并在下一个 TEP 事件发生时停止
- 其他值: 无效值, 不产生影响

本文档中, TEP 指定时器为周期值时发生的事件。

(R/W/SC)

**MCPWM\_TIMERO\_MOD** 配置 PWM 定时器 0 的工作模式。

- 0: 暂停
- 1: 递增模式
- 2: 递减模式
- 3: 递增递减循环模式

(R/W)

## Register 36.4. MCPWM\_TIMERO\_SYNC\_REG (0x000C)

MCPWM_TIMERO_PHASE_DIRECTION										MCPWM_TIMERO_SYNC_SEL				
MCPWM_TIMERO_PHASE										MCPWM_TIMERO_SYNC_SW				
(reserved)										MCPWM_TIMERO_SYNCI_EN				
31		21	20	19						4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**MCPWM\_TIMERO\_SYNCI\_EN** 置 1 时，使能在同步输入事件发生时的定时器相位重载。 (R/W)

**MCPWM\_TIMERO\_SYNC\_SW** 此位取反，触发软件同步。 (R/W)

**MCPWM\_TIMERO\_SYNCO\_SEL** 选择 PWM 定时器 O 的同步输出来源。

0: 同步。取反 **MCPWM\_TIMERO\_SYNC\_SW** 位时始终生成同步输出。

1: TEZ

2: TEP

3: 无效

(R/W)

**MCPWM\_TIMERO\_PHASE** 同步事件中定时器重载的相位。 (R/W)

**MCPWM\_TIMERO\_PHASE\_DIRECTION** 当定时器 O 为递增-递减循环模式时，配置该定时器方向。

0: 递增

1: 递减

(R/W)

## Register 36.5. MCPWM\_TIMERO\_STATUS\_REG (0x0010)

MCPWM_TIMERO_DIRECTION										MCPWM_TIMERO_VALUE				
(reserved)														
31			17	16	15					0				
0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**MCPWM\_TIMERO\_VALUE** 表示当前 PWM 定时器 O 计数器的值。 (RO)

**MCPWM\_TIMERO\_DIRECTION** 配置当前 PWM 定时器 O 的计数器模式。

0: 递增模式

1: 递减模式

(RO)

## Register 36.6. MCPWM\_TIMER1\_CFG0\_REG (0x0014)

(reserved)	MCPWM_TIMER1_PERIOD_UPMETHOD	MCPWM_TIMER1_PERIOD	MCPWM_TIMER1_PRESCALE
31 0 0 0 0 0 0	26 0	25 24 23 0xff	8 7 0 0x0 Reset

**MCPWM\_TIMER1\_PRESCALE** 配置 timer1 预分频系数，使得 PTO\_CLK 周期 = PWM\_CLK 周期 \* (PWM\_timer1\_PRESCALE + 1)。 (R/W)

**MCPWM\_TIMER1\_PERIOD** 定时器 1 的影子周期寄存器。 (R/W)

**MCPWM\_TIMER1\_PERIOD\_UPMETHOD** 配置 PWM 定时器 1 周期有效寄存器的更新方式。

0: 立即更新

1: 发生 TEZ 事件时更新

2: 同步时更新

3: 发生 TEZ 事件或同步时更新

本文档中，TEZ 指定时器为 0 时的事件。

(R/W)

## Register 36.7. MCPWM\_TIMER1\_CFG1\_REG (0x0018)

**MCPWM\_TIMER1\_START** PWM 控制定时器 1 的开启与停止。

- 0: 如果开启, 在发生 TEZ 事件时停止
  - 1: 如果开启, 在发生 TEP 事件时停止
  - 2: 开启
  - 3: 开启并在下一次 TEZ 事件中停止
  - 4: 开启并在下一次 TEP 事件中停止
  - 其他值: 无效值, 不产生影响。

本文档中，TEP 指定时器为周期数时的事件。

(R/W/SC)

**MCPWM\_TIMER1\_MOD** PWM 定时器 1 的工作模式。

- 0: 暂停
  - 1: 递增模式
  - 2: 递减模式
  - 3: 递增-递减循环模式  
(R/W)

## Register 36.8. MCPWM\_TIMER1\_SYNC\_REG (0x001C)

31	20   19	4   3   2   1   0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0   0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0	0 0 0 Reset

**MCPWM\_TIMER1\_SYNCI\_EN** 置 1 时，使能在同步输入事件时的定时器相位重载。 (R/W)

**MCPWM\_TIMER1\_SYNC\_SW** 此位取反，触发软件同步事件。 (R/W)

**MCPWM\_TIMER1\_SYNCO\_SEL** 选择 PWM 定时器 1 的同步输出来源。

0: 同步

1: TEZ

2: TEP。取反 reg\_timer1\_sw 位时始终生成同步输出

3: 无效

(R/W)

**MCPWM\_TIMER1\_PHASE** 同步时间中定时器重载的相位。 (R/W)

**MCPWM\_TIMER1\_PHASE\_DIRECTION** 当定时器 1 为递增-递减循环模式时，配置该定时器方向。

0: 递增

1: 递减

(R/W)

## Register 36.9. MCPWM\_TIMER1\_STATUS\_REG (0x0020)

31	17   16   15	0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0   0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0	0 Reset

**MCPWM\_TIMER1\_VALUE** 配置当前 PWM 定时器 1 的计数器值。 (RO)

**MCPWM\_TIMER1\_DIRECTION** 配置当前 PWM 定时器 1 的计数器模式。

0: 递增

1: 递减

(RO)

## Register 36.10. MCPWM\_TIMER2\_CFG0\_REG (0x0024)

(reserved)	MCPWM_TIMER2_PERIOD_UPMETHOD	MCPWM_TIMER2_PERIOD	MCPWM_TIMER2_PRESCALE
31 0 0 0 0 0 0	26 0	25 24 23 0xff	8 7 0 0x0 Reset

**MCPWM\_TIMER2\_PRESCALE** 配置定时器 2 的预分频系数，使得 PTO\_CLK 周期 = PWM\_CLK 周期 \* (PWM\_timer2\_PRESCALE + 1)。 (R/W)

**MCPWM\_TIMER2\_PERIOD** PWM 定时器 2 的影子周期寄存器。 (R/W)

**MCPWM\_TIMER2\_PERIOD\_UPMETHOD** 配置 PWM 定时器 2 周期有效寄存器的更新方式。

0: 立即更新

1: 发生 TEZ 事件时更新

2: 同步时更新

3: 发生 TEZ 事件或同步时更新

本文档中，TEZ 指定时器为 0 时的事件。

(R/W)

## Register 36.11. MCPWM\_TIMER2\_CFG1\_REG (0x0028)

**MCPWM\_TIMER2\_START** 配置 PWM 控制定时器 2 的开启与停止。

- 0: 如果开启, 在发生 TEZ 事件时停止
  - 1: 如果开启, 在发生 TEP 事件时停止
  - 2: 开启
  - 3: 开启并在下一次 TEZ 事件中停止
  - 4: 开启并在下一次 TEP 事件中停止
  - 其他值: 无效值, 不产生影响

本文档中, TEP 指定时器为周期数时的  
(R/W/SC)

#### MCPWM TIMER2 MOD 配置 PWM 定时器 1 的工作模式

- 0: 暂停
  - 1: 递增模式
  - 2: 递减模式
  - 3: 递增-递减循环模式  
(R/W)

## Register 36.12. MCPWM\_TIMER2\_SYNC\_REG (0x002C)

			MCPWM_TIMER2_PHASE_DIRECTION				MCPWM_TIMER2_PHASE				MCPWM_TIMER2_SYNC_SEL					
31	21	20	19									4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**MCPWM\_TIMER2\_SYNCI\_EN** 置 1 时使能在同步输入事件时的定时器相位重载。 (R/W)

**MCPWM\_TIMER2\_SYNC\_SW** 此位取反，触发软件同步事件。 (R/W)

**MCPWM\_TIMER2\_SYNCO\_SEL** 选择 PWM 定时器 2 的同步输出来源。

- 0: 同步
  - 1: TEZ
  - 2: TEP。取反 reg\_timer2\_sw 位时始终生成同步输出
  - 3: 无效
- (R/W)

**MCPWM\_TIMER2\_PHASE** 同步事件中定时器重载相位。 (R/W)

**MCPWM\_TIMER2\_PHASE\_DIRECTION** 当定时器 2 为递增-递减循环模式时，配置该定时器方向。

- 0: 递增
  - 1: 递减
- (R/W)

## Register 36.13. MCPWM\_TIMER2\_STATUS\_REG (0x0030)

			MCPWM_TIMER2_DIRECTION				MCPWM_TIMER2_VALUE									
31	17	16	15									0				
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**MCPWM\_TIMER2\_VALUE** 表示当前 PWM 定时器 2 计数器的值。 (RO)

**MCPWM\_TIMER2\_DIRECTION** 表示当前 PWM 定时器 2 的计数器模式。

- 0: 递增
  - 1: 递减
- (RO)

## Register 36.14. MCPWM\_TIMER\_SYNCI\_CFG\_REG (0x0034)

31	12	11	10	9	8	6	5	3	2	0	Reset
0 0 0 0 0 0 0 0 0 0 0 0	0	0	0	0	0	0	0	0	0	0	

(reserved)

MCPWM\_EXTERNAL\_SYNCIO\_INVERT  
 MCPWM\_EXTERNAL\_SYNCI1\_INVERT  
 MCPWM\_EXTERNAL\_SYNCI2\_INVERT  
 MCPWM\_TIMER2\_SYNCISEL  
 MCPWM\_TIMER1\_SYNCISEL  
 MCPWM\_TIMER0\_SYNCISEL

**MCPWM\_TIMER0\_SYNCISEL** 选择 PWM 定时器 0 的同步输入来源。

- 1: PWM 定时器 0 同步输出
- 2: PWM 定时器 1 同步输出
- 3: PWM 定时器 2 同步输出
- 4: 来自 GPIO 矩阵的 SYNC0
- 5: 来自 GPIO 矩阵的 SYNC1
- 6: 来自 GPIO 矩阵的 SYNC2
- 其他值: 未选择任何同步输入

(R/W)

**MCPWM\_TIMER1\_SYNCISEL** 选择 PWM 定时器 1 的同步输入来源。

- 1: PWM 定时器 0 同步输出
- 2: PWM 定时器 1 同步输出
- 3: PWM 定时器 2 同步输出
- 4: 来自 GPIO 矩阵的 SYNC0
- 5: 来自 GPIO 矩阵的 SYNC1
- 6: 来自 GPIO 矩阵的 SYNC2
- 其他值: 未选择任何同步输入

(R/W)

**MCPWM\_TIMER2\_SYNCISEL** 选择 PWM 定时器 2 的同步输入来源。

- 1: PWM 定时器 0 同步输出
- 2: PWM 定时器 1 同步输出
- 3: PWM 定时器 2 同步输出
- 4: 来自 GPIO 矩阵的 SYNC0
- 5: 来自 GPIO 矩阵的 SYNC1
- 6: 来自 GPIO 矩阵的 SYNC2
- 其他值: 未选择任何同步输入

(R/W)

**MCPWM\_EXTERNAL\_SYNCIO\_INVERT** 将来自 GPIO 矩阵的 SYNC0 反相。 (R/W)

**MCPWM\_EXTERNAL\_SYNCI1\_INVERT** 将来自 GPIO 矩阵的 SYNC1 反相。 (R/W)

**MCPWM\_EXTERNAL\_SYNCI2\_INVERT** 将来自 GPIO 矩阵的 SYNC2 反相。 (R/W)

## Register 36.15. MCPWM\_OPERATOR\_TIMERSEL\_REG (0x0038)

							MCPWM_OPERATOR2_TIMERSEL	MCPWM_OPERATOR1_TIMERSEL	MCPWM_OPERATOR0_TIMERSEL				
							6	5	4	3	2	1	0
31	(reserved)	0	0	0	0	0	0	0	0	0	0	0	Reset
0	0	0	0	0	0	0	0	0	0	0	0	0	0

**MCPWM\_OPERATOR0\_TIMERSEL** 选择 PWM 操作器 0 的定时参考来源。

- 0: 定时器 0
  - 1: 定时器 1
  - 2: 定时器 2
  - 3: 无效
- (R/W)

**MCPWM\_OPERATOR1\_TIMERSEL** 选择 PWM 操作器 1 的定时参考来源。

- 0: 定时器 0
  - 1: 定时器 1
  - 2: 定时器 2
  - 3: 无效
- (R/W)

**MCPWM\_OPERATOR2\_TIMERSEL** 选择 PWM 操作器 2 的定时参考来源。

- 0: 定时器 0
  - 1: 定时器 1
  - 2: 定时器 2
  - 3: 无效
- (R/W)

## Register 36.16. MCPWM\_GENO\_STMP\_CFG\_REG (0x003C)

The diagram shows the bit field layout of Register 36.16. MCPWM\_GENO\_STMP\_CFG\_REG (0x003C). The register is 32 bits wide, with bit 31 reserved. Bits 10 to 0 are grouped into four 4-bit fields, each labeled with its bit number (10, 9, 8, 7, 4, 3, 0). The first three fields correspond to MCPWM\_GENO\_A\_UPMETHOD, MCPWM\_GENO\_B\_UPMETHOD, and MCPWM\_GENO\_B\_SHDW\_FULL respectively. The fourth field corresponds to MCPWM\_GENO\_A\_SHDW\_FULL. A 'Reset' label is positioned at the bottom right.

31							
0 0	10	9	8	7	4	3	0
Reset							

**MCPWM\_GENO\_A\_UPMETHOD** 配置 PWM 生成器 O 时间戳寄存器 A 的有效寄存器的更新方式。

所有位值为 0: 立即更新

bit0 为 1: 发生 TEZ 事件时更新

bit1 为 1: 发生 TEP 事件时更新

bit2 为 1: 发生同步时间时更新

bit3 为 1: 关闭更新

(R/W)

**MCPWM\_GENO\_B\_UPMETHOD** 配置 PWM 生成器 O 时间戳寄存器 B 有效寄存器的更新方式。

所有位值为 0: 立即更新

bit0 为 1: 发生 TEZ 事件时更新

bit1 为 1: 发生 TEP 事件时更新

bit2 为 1: 发生同步时间时更新

bit3 为 1: 关闭更新

(R/W)

**MCPWM\_GENO\_A\_SHDW\_FULL** 硬件置 1 或复位。置 1 时，PWM 生成器 O 时间戳寄存器 A 的影子寄存器被写入，写入的值等待传输给有效寄存器 A。清零时，有效寄存器 A 中写入其影子寄存器最新的值。 (R/SC/WTC)

**MCPWM\_GENO\_B\_SHDW\_FULL** 由硬件置 1 和清零。置 1 时，PWM 生成器 O 时间戳寄存器 B 的影子寄存器被写入，写入的值将传输给有效寄存器 B。清零时，有效寄存器 B 中写入其影子寄存器最新的值。 (R/SC/WTC)

## Register 36.17. MCPWM\_GENO\_TSTMP\_A\_REG (0x0040)

The diagram shows the bit field layout of Register 36.17. MCPWM\_GENO\_TSTMP\_A\_REG (0x0040). The register is 32 bits wide, with bit 31 reserved. Bits 16 to 0 are grouped into two 8-bit fields, each labeled with its bit number (16, 15, 0). The first field corresponds to MCPWM\_GENO\_A. A 'Reset' label is positioned at the bottom right.

31							
0 0	16	15	0				
Reset							

**MCPWM\_GENO\_A** PWM 生成器 O 时间戳寄存器 A 的影子寄存器。 (R/W)

## Register 36.18. MCPWM\_GENO\_TSTMP\_B\_REG (0x0044)

The diagram shows the bit field layout of Register 36.18. The register is 32 bits wide, with bit 31 at the top and bit 0 at the bottom. Bit 16 is labeled '15' and bit 0 is labeled '0'. A label '(reserved)' is positioned above bits 31 to 17. A label 'MCPWM\_GENO\_B' is positioned diagonally above bits 15 to 0. A 'Reset' button is located at the bottom right.

31	16   15	0	Reset
0 0	0	0	

**MCPWM\_GENO\_B** PWM 生成器 0 时间戳寄存器 B 的影子寄存器。 (R/W)

## Register 36.19. MCPWM\_GENO\_CFG0\_REG (0x0048)

The diagram shows the bit field layout of Register 36.19. The register is 32 bits wide, with bit 31 at the top and bit 0 at the bottom. Bits 10 to 9 are labeled '10 | 9', bits 7 to 6 are labeled '7 | 6', and bits 4 to 3 are labeled '4 | 3'. Bits 0, 1, and 2 are labeled '0'. A label '(reserved)' is positioned above bits 31 to 10. Three labels are positioned diagonally above bits 9 to 6: 'MCPWM\_GENO\_T1\_SEL', 'MCPWM\_GENO\_TO\_SEL', and 'MCPWM\_GENO\_CFG\_UPMETHOD'. A 'Reset' button is located at the bottom right.

31	10   9	7   6	4   3	0	Reset
0 0	0	0	0	0	

**MCPWM\_GENO\_CFG\_UPMETHOD** PWM 生成器 0 有效配置寄存器的更新方式。

所有 bit 值为 0: 立即更新

bit0 为 1: 发生 TEZ 事件时更新

bit1 为 1: 发生 TEP 事件时更新

bit2 为 1: 发生同步时间时更新

bit3 为 1: 关闭更新

(R/W)

**MCPWM\_GENO\_TO\_SEL** 选择 PWM 生成器 0 event\_t0 的信号源，立即生效。

0: fault\_event0

1: fault\_event1

2: fault\_event2

3: sync\_taken

4: 无

(R/W)

**MCPWM\_GENO\_T1\_SEL** 选择 PWM 生成器 0 event\_t1 的信号源，立即生效。

0: fault\_event0

1: fault\_event1

2: fault\_event2

3: sync\_taken

4: 无

(R/W)

## Register 36.20. MCPWM\_GENO\_FORCE\_REG (0x004C)

The diagram shows the bit field layout of Register 36.20. MCPWM\_GENO\_FORCE\_REG (0x004C). The register is 32 bits wide, with bit 31 reserved. Bits 15 to 0 are used for software forced events. Bit 0 is labeled 'Reset'. Above the register, bit fields are mapped to specific modes:

- Bit 15: MCPWM\_GENO\_B\_NCIFORCE\_MODE
- Bit 14: MCPWM\_GENO\_B\_NCIFORCE
- Bit 13: MCPWM\_GENO\_A\_NCIFORCE\_MODE
- Bit 12: MCPWM\_GENO\_A\_NCIFORCE
- Bit 11: MCPWM\_GENO\_B\_CNTUFORCE\_MODE
- Bit 10: MCPWM\_GENO\_A\_CNTUFORCE
- Bit 9: MCPWM\_GENO\_A\_CNTUFORCE\_MODE
- Bit 8: MCPWM\_GENO\_CNTUFORCE\_UPMETHOD
- Bit 7: MCPWM\_GENO\_CNTUFORCE
- Bit 6: MCPWM\_GENO\_CNTUFORCE\_MODE
- Bit 5: MCPWM\_GENO\_A\_CNTUFORCE\_MODE
- Bit 0: Reset

31	15	14	13	12	11	10	9	8	7	6	5	0
0 0	0	0	0	0	0	0	0	0	0	0	0	0x20

**MCPWM\_GENO\_CNTUFORCE\_UPMETHOD** 生成器 O 的连续软件强制事件更新方式。

所有 bit 为 0 时：立即更新

bit0 为 1：发生 TEZ 事件时更新

bit1 为 1：发生 TEP 事件时更新

bit2 为 1：发生 TEA 事件时更新

bit3 为 1：发生 TEB 事件时更新

bit4 为 1：发生同步事件时更新

bit5 为 1：关闭更新

本文档中，TEA/B 指定时器值为寄存器 A/B 的值时生成的事件。

(R/W)

**MCPWM\_GENO\_A\_CNTUFORCE\_MODE** 设置 PWMOA 的连续软件强制模式。

0：关闭

1：低电平

2：高电平

3：关闭

(R/W)

**MCPWM\_GENO\_B\_CNTUFORCE\_MODE** 设置 PWMOB 的连续软件强制模式。

0：关闭

1：低电平

2：高电平

3：关闭

(R/W)

**MCPWM\_GENO\_A\_NCIFORCE** 该位的值取反时将触发 PWMOA 上的非连续即时软件强制事件。 (R/W)

**MCPWM\_GENO\_A\_NCIFORCE\_MODE** 设置用于 PWMOA 的非连续即时软件强制模式。

0：关闭

1：低电平

2：高电平

3：关闭

(R/W)

见下页...

## Register 36.20. MCPWM\_GENO\_FORCE\_REG (0x0034)

[... 接上页](#)

**MCPWM\_GENO\_B\_NCIFORCE** 该位的值取反时将触发 PWMOB 上的非连续即时软件强制事件。 (R/W)

**MCPWM\_GENO\_B\_NCIFORCE\_MODE** 设置用于 PWMOB 的非连续即时软件强制模式。

- 0: 关闭
- 1: 低电平
- 2: 高电平
- 3: 关闭  
(R/W)

## Register 36.21. MCPWM\_GENO\_A\_REG (0x0050)

(reserved)	MCPWM_GENO_A_DT1	MCPWM_GENO_A.DTO	MCPWM_GENO_A_DTEB	MCPWM_GENO_A_DTEA	MCPWM_GENO_A_DTEP	MCPWM_GENO_A_DTEZ	MCPWM_GENO_A_UT1	MCPWM_GENO_A_UT0	MCPWM_GENO_A_UTB	MCPWM_GENO_A_UTEA	MCPWM_GENO_A_UTEP	MCPWM_GENO_A_UTEZ													
31	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**MCPWM\_GENO\_A\_UTEZ** 定时器递增时，TEZ 事件在 PWMOA 上触发的操作。

- 0: 波形无改变
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

**MCPWM\_GENO\_A\_UTEP** 定时器递增时，TEP 事件在 PWMOA 上触发的操作。具体配置值请参考 [MCPWM\\_GENO\\_A\\_UTEZ](#)。(R/W)

**MCPWM\_GENO\_A\_UTEA** 定时器递增时，TEA 事件在 PWMOA 上触发的操作。具体配置值请参考 [MCPWM\\_GENO\\_A\\_UTEZ](#)。(R/W)

**MCPWM\_GENO\_A\_UTEB** 定时器递增时，TEB 事件在 PWMOA 上触发的操作。具体配置值请参考 [MCPWM\\_GENO\\_A\\_UTEZ](#)。(R/W)

**MCPWM\_GENO\_A\_UT0** 定时器递增时，event\_t0 在 PWMOA 上触发的操作。具体配置值请参考 [MCPWM\\_GENO\\_A\\_UTEZ](#)。(R/W)

**MCPWM\_GENO\_A\_UT1** 定时器递增时，event\_t1 在 PWMOA 上触发的操作。具体配置值请参考 [MCPWM\\_GENO\\_A\\_UTEZ](#)。(R/W)

**MCPWM\_GENO\_A\_DTEZ** 定时器递减时，TEZ 事件在 PWMOA 上触发的操作。具体配置值请参考 [MCPWM\\_GENO\\_A\\_UTEZ](#)。(R/W)

**MCPWM\_GENO\_A\_DTEP** 定时器递减时，TEP 事件在 PWMOA 上触发的操作。具体配置值请参考 [MCPWM\\_GENO\\_A\\_UTEZ](#)。(R/W)

**MCPWM\_GENO\_A\_DTEA** 定时器递减时，TEA 事件在 PWMOA 上触发的操作。具体配置值请参考 [MCPWM\\_GENO\\_A\\_UTEZ](#)。(R/W)

**MCPWM\_GENO\_A\_DTEB** 定时器递减时，TEB 事件在 PWMOA 上触发的操作。具体配置值请参考 [MCPWM\\_GENO\\_A\\_UTEZ](#)。(R/W)

**MCPWM\_GENO\_A.DTO** 定时器递减时，event\_t0 在 PWMOA 上触发的操作。具体配置值请参考 [MCPWM\\_GENO\\_A\\_UTEZ](#)。(R/W)

**MCPWM\_GENO\_A\_DT1** 定时器递减时，event\_t1 在 PWMOA 上触发的操作。具体配置值请参考 [MCPWM\\_GENO\\_A\\_UTEZ](#)。(R/W)

## Register 36.22. MCPWM\_GENO\_B\_REG (0x0054)

(reserved)	MCPWM_GENO_B_DT1	MCPWM_GENO_B.DTO	MCPWM_GENO_B_DTEB	MCPWM_GENO_B_DTEA	MCPWM_GENO_B_DTEP	MCPWM_GENO_B_DTEZ	MCPWM_GENO_B_UT1	MCPWM_GENO_B_UT0	MCPWM_GENO_B_UTB	MCPWM_GENO_B_UAE	MCPWM_GENO_B_UTEP	MCPWM_GENO_B_UTEZ													
31	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**MCPWM\_GENO\_B\_UTEZ** 定时器递增时, TEZ 在 PWMOB 上触发的操作。

- 0: 波形无改变
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

**MCPWM\_GENO\_B\_UTEP** 定时器递增时, TEP 在 PWMOB 上触发的操作。具体配置值请参考 [MCPWM\\_GENO\\_B\\_UTEZ](#)。(R/W)

**MCPWM\_GENO\_B\_UTEA** 定时器递增时, TEA 在 PWMOB 上触发的操作。具体配置值请参考 [MCPWM\\_GENO\\_B\\_UTEZ](#)。(R/W)

**MCPWM\_GENO\_B\_UTEB** 定时器递增时, TEB 在 PWMOB 上触发的操作。具体配置值请参考 [MCPWM\\_GENO\\_B\\_UTEZ](#)。(R/W)

**MCPWM\_GENO\_B\_UT0** 定时器递增时, event\_t0 在 PWMOB 上触发的操作。具体配置值请参考 [MCPWM\\_GENO\\_B\\_UTEZ](#)。(R/W)

**MCPWM\_GENO\_B\_UT1** 定时器递增时, event\_t1 在 PWMOB 上触发的操作。具体配置值请参考 [MCPWM\\_GENO\\_B\\_UTEZ](#)。(R/W)

**MCPWM\_GENO\_B\_DTEZ** 定时器递减时, TEZ 事件在 PWMOB 上触发的操作。具体配置值请参考 [MCPWM\\_GENO\\_B\\_UTEZ](#)。(R/W)

**MCPWM\_GENO\_B\_DTEP** 定时器递减时, TEP 事件在 PWMOB 上触发的操作。具体配置值请参考 [MCPWM\\_GENO\\_B\\_UTEZ](#)。(R/W)

**MCPWM\_GENO\_B\_DTEA** 定时器递减时, TEA 事件在 PWMOB 上触发的操作。具体配置值请参考 [MCPWM\\_GENO\\_B\\_UTEZ](#)。(R/W)

**MCPWM\_GENO\_B\_DTEB** 定时器递减时, TEB 事件在 PWMOB 上触发的操作。具体配置值请参考 [MCPWM\\_GENO\\_B\\_UTEZ](#)。(R/W)

**MCPWM\_GENO\_B.DTO** 定时器递减时, event\_t0 事件在 PWMOB 上触发的操作。具体配置值请参考 [MCPWM\\_GENO\\_B\\_UTEZ](#)。(R/W)

**MCPWM\_GENO\_B\_DT1** 定时器递减时, event\_t1 在 PWMOB 上触发的操作。具体配置值请参考 [MCPWM\\_GENO\\_B\\_UTEZ](#)。(R/W)

## Register 36.23. MCPWM.DTO.CFG\_REG (0x0058)

The diagram shows the bit field layout of Register 36.23. MCPWM.DTO.CFG\_REG (0x0058). The register is 32 bits wide, with bit 31 reserved. Bits 18 to 0 are mapped to various configuration fields:

Bit	Description
31	(reserved)
18	MCPWM.DTO.CLK_SEL
17	MCPWM.DTO.B_OUTBYPASS
16	MCPWM.DTO.A_OUTBYPASS
15	MCPWM.DTO.FED_OUTINVERT
14	MCPWM.DTO.RED_OUTINVERT
13	MCPWM.DTO.FED_INSEL
12	MCPWM.DTO.RED_INSEL
11	MCPWM.DTO.B_OUTSWAP
10	MCPWM.DTO.A_OUTSWAP
9	MCPWM.DTO.DEB_MODE
8	MCPWM.DTO.RED_UPMETHOD
7	MCPWM.DTO.FED_UPMETHOD
4	MCPWM.DTO.RED_UPMETHOD
3	MCPWM.DTO.FED_UPMETHOD
0	Reset

**MCPWM.DTO.FED\_UPMETHOD** 下降沿延迟有效寄存器的更新方式。

所有 bit 值为 0: 立即更新

bit0 为 1: 发生 TEZ 事件时更新

bit1 为 1: 发生 TEP 事件时更新

bit2 为 1: 发生同步时间时更新

bit3 为 1: 关闭更新

(R/W)

**MCPWM.DTO.RED\_UPMETHOD** 上升沿延迟有效寄存器的更新方式。具体配置值请参考

[MCPWM.DTO.FED\\_UPMETHOD](#)。(R/W)

**MCPWM.DTO.DEB\_MODE** 表 36.3-5 中的 S8, B 路双边沿模式。

0: 下降沿延迟/下降沿延迟分别在不同的路径中生效

1: 下降沿延迟/下降沿延迟在路径 B 上生效, A 输出绕过或为 dulpB 模式

(R/W)

**MCPWM.DTO.A\_OUTSWAP** 表 36.3-5 中的 S6。(R/W)

**MCPWM.DTO.B\_OUTSWAP** 表 36.3-5 中的 S7。(R/W)

**MCPWM.DTO.RED\_INSEL** 表 36.3-5 中的 S4。(R/W)

**MCPWM.DTO.FED\_INSEL** 表 36.3-5 中的 S5。(R/W)

**MCPWM.DTO.RED\_OUTINVERT** 表 36.3-5 中的 S2。(R/W)

**MCPWM.DTO.FED\_OUTINVERT** 表 36.3-5 中的 S3。(R/W)

**MCPWM.DTO.A\_OUTBYPASS** 表 36.3-5 中的 S1。(R/W)

**MCPWM.DTO.B\_OUTBYPASS** 表 36.3-5 中的 S0。(R/W)

**MCPWM.DTO.CLK\_SEL** 选择死区时间生成器 0 的时钟。

0: PWM\_CLK

1: PT\_CLK

(R/W)

## Register 36.24. MCPWM.DTO.FED.CFG\_REG (0x005C)

The diagram shows the bit field layout for Register 36.24. The register is 32 bits wide, with bit 31 at the top and bit 0 at the bottom. Bit 16 is labeled '15' and bit 0 is labeled '0'. A label '(reserved)' is positioned above bits 31 to 17. A label 'MCPWM.DTO.FED' is positioned diagonally across the top right of the register area.

31	16	15	0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0		0	Reset

MCPWM.DTO.FED FED 的影子寄存器。 (R/W)

## Register 36.25. MCPWM.DTO.RED.CFG\_REG (0x0060)

The diagram shows the bit field layout for Register 36.25. The register is 32 bits wide, with bit 31 at the top and bit 0 at the bottom. Bit 16 is labeled '15' and bit 0 is labeled '0'. A label '(reserved)' is positioned above bits 31 to 17. A label 'MCPWM.DTO.RED' is positioned diagonally across the top right of the register area.

31	16	15	0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0		0	Reset

MCPWM.DTO.RED RED 的影子寄存器。 (R/W)

## Register 36.26. MCPWM.CARRIERO.CFG\_REG (0x0064)

The diagram shows the bit field layout for Register 36.26. The register is 32 bits wide, with bit 31 at the top and bit 0 at the bottom. Bits 14 to 11 are labeled '14', '13', '12', '11'. Bits 8 to 5 are labeled '8', '7', '6', '5'. Bits 4 to 0 are labeled '4', '3', '2', '1', '0'. A label '(reserved)' is positioned above bits 31 to 17. A series of labels are positioned diagonally across the top right of the register area: MCPWM\_CARRIERO\_IN\_INVERT, MCPWM\_CARRIERO\_OUT\_INVERT, MCPWM\_CARRIERO\_OSHTWTH, MCPWM\_CARRIERO\_DUTY, MCPWM\_CARRIERO\_PRESCALE, and MCPWM\_CARRIERO\_EN.

31	14	13	12	11	8	7	6	5	4	3	2	1	0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0	0	0	0	0	0	0	0	0	0	0	0	0

MCPWM.CARRIERO.EN 置 1 时，使能载波 0 的功能。清零时，载波 0 被绕过。 (R/W)

MCPWM.CARRIERO.PRESCALE PWM 载波 0 时钟 (PC\_CLK) 的预分频值。PC\_CLK 周期 = PWM\_CLK 周期 \* (PWM\_CARRIERO\_PRESCALE + 1)。 (R/W)

MCPWM.CARRIERO.DUTY 选择载波占空比。占空比 = PWM\_CARRIERO\_DUTY/8。 (R/W)

MCPWM.CARRIERO.OSHTWTH 载波第一个脉冲的宽度，单位为载波周期。 (R/W)

MCPWM.CARRIERO.OUT\_INVERT 置 1 时，将此模块的 PWMOA 和 PWMOB 输出反相。 (R/W)

MCPWM.CARRIERO.IN\_INVERT 置 1 时，将此模块的 PWMOA 和 PWMOB 输入反相。 (R/W)

## Register 36.27. MCPWM\_FHO\_CFG0\_REG (0x0068)

(reserved)	MCPWM_FHO_B_OST_U	MCPWM_FHO_B_OST_D	MCPWM_FHO_B_CBC_U	MCPWM_FHO_B_CBC_D	MCPWM_FHO_A_OST_U	MCPWM_FHO_A_OST_D	MCPWM_FHO_A_CBC_U	MCPWM_FHO_A_CBC_D	MCPWM_FHO_FO_OST	MCPWM_FHO_F1_OST	MCPWM_FHO_SW_OST	MCPWM_FHO_F1_CBC	MCPWM_FHO_F2_CBC	MCPWM_FHO_SW_CBC											
31	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**MCPWM\_FHO\_SW\_CBC** 使能软件强制逐周期模式操作。

0: 关闭

1: 使能

(R/W)

**MCPWM\_FHO\_F2\_CBC** 设置 fault\_event2 是否触发逐周期模式操作。

0: 关闭

1: 使能

(R/W)

**MCPWM\_FHO\_F1\_CBC** 设置 fault\_event1 是否触发逐周期模式操作。

0: 关闭

1: 使能

(R/W)

**MCPWM\_FHO\_FO\_CBC** 设置 fault\_event0 是否触发逐周期模式操作。

0: 关闭

1: 使能

(R/W)

**MCPWM\_FHO\_SW\_OST** 软件强制一次性模式操作的使能寄存器。

0: 关闭

1: 使能

(R/W)

**MCPWM\_FHO\_F2\_OST** 设置 fault\_event2 是否触发一次性模式操作。

0: 关闭

1: 使能

(R/W)

**MCPWM\_FHO\_F1\_OST** 设置 fault\_event1 是否触发一次性模式操作。

0: 关闭

1: 使能

(R/W)

**MCPWM\_FHO\_F0\_OST** 设置 fault\_event0 是否触发一次性模式操作。

0: 关闭

1: 使能

(R/W)

见下页...

**Register 36.27. MCPWM\_FHO\_CFG0\_REG (0x0034)**[... 接上页](#)

**MCPWM\_FHO\_A\_CBC\_D** 定时器递减计数并且发生故障事件时，PWMOA 上的逐周期模式操作。

- 0: 无
  - 1: 强制拉低
  - 2: 强制拉高
  - 3: 取反
- (R/W)

**MCPWM\_FHO\_A\_CBC\_U** 定时器递增计数并且发生故障事件时，PWMOA 上的逐周期模式操作。具体配置值请参考 [MCPWM\\_FHO\\_A\\_CBC\\_D](#)。(R/W)

**MCPWM\_FHO\_A\_OST\_D** 定时器递减计数并且发生故障事件时，PWMOA 上的一次性模式操作。具体配置值请参考 [MCPWM\\_FHO\\_A\\_CBC\\_D](#)。(R/W)

**MCPWM\_FHO\_A\_OST\_U** 定时器递增计数并且发生故障事件时，PWMOA 上的一次性模式操作。具体配置值请参考 [MCPWM\\_FHO\\_A\\_CBC\\_D](#)。(R/W)

**MCPWM\_FHO\_B\_CBC\_D** 定时器递减计数并且发生故障事件时，PWMOB 上的逐周期模式操作。具体配置值请参考 [MCPWM\\_FHO\\_A\\_CBC\\_D](#)。(R/W)

**MCPWM\_FHO\_B\_CBC\_U** 定时器递增计数并且发生故障事件时，PWMOB 上的逐周期模式操作。具体配置值请参考 [MCPWM\\_FHO\\_A\\_CBC\\_D](#)。(R/W)

**MCPWM\_FHO\_B\_OST\_D** 定时器递减计数并且发生故障事件时，PWMOB 上的一次性模式操作。具体配置值请参考 [MCPWM\\_FHO\\_A\\_CBC\\_D](#)。(R/W)

**MCPWM\_FHO\_B\_OST\_U** 定时器递增计数并且发生故障事件时，PWMOB 上的一次性模式操作。具体配置值请参考 [MCPWM\\_FHO\\_A\\_CBC\\_D](#)。(R/W)

## Register 36.28. MCPWM\_FHO\_CFG1\_REG (0x006C)

						MCPWM_FHO_FORCE_OST	MCPWM_FHO_FORCE_CBC	MCPWM_FHO_CBCPULSE	MCPWM_FHO_CLR_OST			
						5	4	3	2	1	0	Reset
31	(reserved)	0	0	0	0	0	0	0	0	0	0	Reset
0	0	0	0	0	0	0	0	0	0	0	0	

**MCPWM\_FHO\_CLR\_OST** 上升沿时将清除持续一次性模式操作。 (R/W)

**MCPWM\_FHO\_CBCPULSE** 设置逐周期模式操作更新的时间点。

bit0 为 1: 发生 TEZ 事件时

bit1 为 1: 发生 TEP 事件时

(R/W)

**MCPWM\_FHO\_FORCE\_CBC** 通过软件将此位的值取反, 可触发逐周期模式的操作。 (R/W)

**MCPWM\_FHO\_FORCE\_OST** 通过软件将此位的值取反, 可触发一次性模式的操作。 (R/W)

## Register 36.29. MCPWM\_FHO\_STATUS\_REG (0x0070)

						MCPWM_FHO_OST_ON	MCPWM_FHO_CBC_ON		
						2	1	0	Reset
31	(reserved)	0	0	0	0	0	0	0	Reset
0	0	0	0	0	0	0	0	0	

**MCPWM\_FHO\_CBC\_ON** 由硬件置 1 和清零。置 1 时, 逐周期模式的操作正在进行进行。 (RO)

**MCPWM\_FHO\_OST\_ON** 由硬件置 1 和清零。置 1 时, 一次性模式的操作正在进行进行。 (RO)

### Register 36.30. MCPWM\_GEN1\_STMP\_CFG\_REG (0x0074)

**MCPWM\_GEN1\_A\_UPMETHOD** PWM 生成器 1 时间戳寄存器 A 有效寄存器的更新方式。

所有 bit 值为 0: 立即更新

bit0 为 1：发生 TEZ 事件时更新

bit1 为 1：发生 TEP 事件时更新

bit2 为 1：发生同步时间时更新

bit3 为 1: 关闭更新

(R/W)

**MCPWM\_GEN1\_B\_UPMETHOD** PWM 生成器 1 时间戳寄存器 B 有效寄存器的更新方式。具体配置值请参考 [MCPWM\\_GEN1\\_A\\_UPMETHOD](#)。(R/W)

**MCPWM\_GEN1\_A\_SHDW\_FULL** 由硬件置 1 和清零。置 1 时，PWM 生成器 1 时间戳寄存器 A 的影子寄存器被写入，写入的值将传输给有效寄存器 A。清零时，有效寄存器 A 中写入其影子寄存器最新的值。(R/SC/WTC)

**MCPWM\_GEN1\_B\_SHDW\_FULL** 由硬件置 1 和清零。置 1 时，PWM 生成器 1 时间戳寄存器 B 的影子寄存器被写入，写入的值将传输给有效寄存器 B。清零时，有效寄存器 B 中写入其影子寄存器最新的值。(R/SC/WTC)

## Register 36.31. MCPWM\_GEN1\_TSTMP\_A\_REG (0x0078)

**MCPWM\_GEN1\_A** PWM 生成器 1 时间戳寄存器 A 的影子寄存器。 (R/W)

## Register 36.32. MCPWM\_GEN1\_TSTMP\_B\_REG (0x007C)

The diagram shows the bit field layout of Register 36.32. MCPWM\_GEN1\_TSTMP\_B\_REG (0x007C). The register is 32 bits wide, with bit 31 at the left and bit 0 at the right. Bit 16 is labeled '16' and bit 15 is labeled '15'. A label '(reserved)' is positioned above bits 31 to 16. A label 'MCPWM\_GEN1\_B' is positioned above bit 0. The bit range from 31 to 15 is filled with zeros. Bit 0 contains the value '0'. To the right of bit 0 is the label 'Reset'.

31	16	15	0	Reset
0 0			0	Reset

**MCPWM\_GEN1\_B** PWM 生成器 1 时间戳寄存器 B 的影子寄存器。 (R/W)

## Register 36.33. MCPWM\_GEN1\_CFG0\_REG (0x0080)

The diagram shows the bit field layout of Register 36.33. MCPWM\_GEN1\_CFG0\_REG (0x0080). The register is 32 bits wide, with bit 31 at the left and bit 0 at the right. Bit 10 is labeled '10' and bit 9 is labeled '9'. Bit 7 is labeled '7' and bit 6 is labeled '6'. Bit 4 is labeled '4' and bit 3 is labeled '3'. A label '(reserved)' is positioned above bits 31 to 10. Labels for configuration fields are placed above bits 9 to 6: 'MCPWM\_GEN1\_T1\_SEL', 'MCPWM\_GEN1\_TO\_SEL', and 'MCPWM\_GEN1\_CFG\_UPMETHOD'. The bit range from 31 to 9 is filled with zeros. Bits 8 to 6 contain the value '0'. Bits 5 to 3 contain the value '0'. To the right of bit 3 is the label 'Reset'.

31	10	9	7	6	4	3	0	Reset
0 0	0	0	0	0	0	0	0	Reset

**MCPWM\_GEN1\_CFG\_UPMETHOD** 配置 PWM 生成器 1 有效寄存器的更新方式。

所有 bit 值为 0: 立即更新

bit0 为 1: 发生 TEZ 事件时更新

bit1 为 1: 发生 TEP 事件时更新

bit2 为 1: 发生同步时间时更新

bit3 为 1: 关闭更新

(R/W)

**MCPWM\_GEN1\_TO\_SEL** 配置 PWM 生成器 1 event\_t0 的信号源，立即生效

0: fault\_event0

1: fault\_event1

2: fault\_event2

3: sync\_taken

4: 无

(R/W)

**MCPWM\_GEN1\_T1\_SEL** 配置 PWM 生成器 1 event\_t1 的信号源，立即生效。

0: fault\_event0

1: fault\_event1

2: fault\_event2

3: sync\_taken

4: 无

(R/W)

## Register 36.34. MCPWM\_GEN1\_FORCE\_REG (0x0084)

The diagram shows the bit field layout of the MCPWM\_GEN1\_FORCE\_REG register. It consists of 32 bits, numbered 31 down to 0. Bit 31 is labeled '(reserved)'. Bits 16 through 0 are grouped into four pairs, each pair consisting of two adjacent bits. The pairs are labeled from left to right as: MCPWM\_GEN1\_B\_NCIFORCE\_MODE, MCPWM\_GEN1\_B\_NCIFORCE, MCPWM\_GEN1\_A\_NCIFORCE\_MODE, MCPWM\_GEN1\_A\_NCIFORCE, MCPWM\_GEN1\_B\_CNTUFORCE\_MODE, MCPWM\_GEN1\_A\_CNTUFORCE\_MODE, and MCPWM\_GEN1\_CNTUFORCE\_UPMETHOD. The value of the register is shown as 0x20, and the Reset value is also indicated as 0x20.

31		16	15	14	13	12	11	10	9	8	7	6	5	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0x20

**MCPWM\_GEN1\_CNTUFORCE\_UPMETHOD** PWM 生成器 1 持续软件强制的更新方式。

0: 立即更新

bit0 为 1: 发生 TEZ 事件时更新

bit1 为 1: 发生 TEP 事件时更新

bit2 为 1: 发生 TEA 事件时更新

bit3 为 1: 发生 TEB 事件时更新

bit4 为 1: 发生同步时间时更新

bit5 为 1: 关闭更新

本文档中的 TEA/B 表示定时器值等于寄存器 A/B 生成的事件。

(R/W)

**MCPWM\_GEN1\_A\_CNTUFORCE\_MODE** 用于 PWM1A 的连续软件强制事件。

0: 关闭

1: 拉低

2: 拉高

3: 关闭

(R/W)

**MCPWM\_GEN1\_B\_CNTUFORCE\_MODE** 用于 PWM1B 的连续软件强制事件。

0: 关闭

1: 拉低

2: 拉高

3: 关闭

(R/W)

**MCPWM\_GEN1\_A\_NCIFORCE** 该位的值取反时将触发 PWM1A 上的非连续即时软件强制事件。 (R/W)

**MCPWM\_GEN1\_A\_NCIFORCE\_MODE** 用于 PWM1A 的非持续性即时软件强制事件。

0: 关闭

1: 拉低

2: 拉高

3: 关闭

(R/W)

见下页...

## Register 36.34. MCPWM\_GEN1\_FORCE\_REG (0x0034)

[... 接上页](#)

**MCPWM\_GEN1\_B\_NCIFORCE** 该位的值取反时将触发 PWM1B 上的非连续即时软件强制事件。 (R/W)

**MCPWM\_GEN1\_B\_NCIFORCE\_MODE** 用于 PWM1B 的非持续性即时软件强制事件。

- 0: 关闭
- 1: 拉低
- 2: 拉高
- 3: 关闭  
(R/W)

## Register 36.35. MCPWM\_GEN1\_A\_REG (0x0088)

(reserved)	MCPWM_GEN1_A_D71	MCPWM_GEN1_A.DTO	MCPWM_GEN1_A.DTEB	MCPWM_GEN1_A.DTEA	MCPWM_GEN1_A.DTEP	MCPWM_GEN1_A.DTEZ	MCPWM_GEN1_A_UT1	MCPWM_GEN1_A_UT0	MCPWM_GEN1_A_UTB	MCPWM_GEN1_A_UTEA	MCPWM_GEN1_A_UTEP	MCPWM_GEN1_A_UTEZ													
31	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**MCPWM\_GEN1\_A\_UTEZ** 定时器递增计数时, TEZ 在 PWM1A 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

**MCPWM\_GEN1\_A\_UTEP** 定时器递增计数时, TEP 在 PWM1A 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

**MCPWM\_GEN1\_A\_UTEA** 定时器递增计数时, TEA 在 PWM1A 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

**MCPWM\_GEN1\_A\_UTEB** 定时器递增计数时, TEB 在 PWM1A 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

**MCPWM\_GEN1\_A\_UT0** 定时器递增计数时, event\_t0 在 PWM1A 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

见下页...

## Register 36.35. MCPWM\_GEN1\_A\_REG (0x0034)

[... 接上页](#)**MCPWM\_GEN1\_A\_UT1** 定时器递增计数时, event\_t1 在 PWM1A 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

**MCPWM\_GEN1\_A\_DTEZ** 定时器递减计数时, TEZ 在 PWM1A 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

**MCPWM\_GEN1\_A\_DTEP** 定时器递减计数时, TEP 在 PWM1A 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

**MCPWM\_GEN1\_A\_DTEA** 定时器递减计数时, TEA 在 PWM1A 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

**MCPWM\_GEN1\_A\_DTEB** 定时器递减计数时, TEB 在 PWM1A 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

**MCPWM\_GEN1\_A.DTO** 定时器递减计数时, event\_t0 在 PWM1A 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

**MCPWM\_GEN1\_A.DT1** 定时器递减计数时, event\_t1 在 PWM1A 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
- 乐鑫信息科技取反  
(R/W)

## Register 36.36. MCPWM\_GEN1\_B\_REG (0x008C)

(reserved)	MCPWM_GEN1_B_D7	MCPWM_GEN1_B.DTO	MCPWM_GEN1_B.DTEB	MCPWM_GEN1_B.DTEA	MCPWM_GEN1_B.DTEP	MCPWM_GEN1_B.DTEZ	MCPWM_GEN1_B_UT1	MCPWM_GEN1_B_UT0	MCPWM_GEN1_B_UTB	MCPWM_GEN1_B.UTEA	MCPWM_GEN1_B_UTEP	MCPWM_GEN1_B_UTEZ													
31	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**MCPWM\_GEN1\_B\_UTEZ** 定时器递增计数时, TEZ 在 PWM1B 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

**MCPWM\_GEN1\_B\_UTEP** 定时器递增计数时, TEP 在 PWM1B 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

**MCPWM\_GEN1\_B\_UTEA** 定时器递增计数时, TEA 在 PWM1B 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

**MCPWM\_GEN1\_B\_UTEB** 定时器递增计数时, TEB 在 PWM1B 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

**MCPWM\_GEN1\_B\_UT0** 定时器递增计数时, event\_t0 在 PWM1B 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

见下页...

## Register 36.36. MCPWM\_GEN1\_B\_REG (0x0034)

[... 接上页](#)**MCPWM\_GEN1\_B\_UT1** 定时器递增计数时, event\_t1 在 PWM1B 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

**MCPWM\_GEN1\_B\_DTEZ** 定时器递减计数时, TEZ 在 PWM1B 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

**MCPWM\_GEN1\_B\_DTEP** 定时器递减计数时, TEP 在 PWM1B 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

**MCPWM\_GEN1\_B\_DTEA** 定时器递减计数时, TEA 在 PWM1B 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

**MCPWM\_GEN1\_B\_DTEB** 定时器递减计数时, TEB 在 PWM1B 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

**MCPWM\_GEN1\_B.DTO** 定时器递减计数时, event\_t0 在 PWM1B 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

**MCPWM\_GEN1\_B.DT1** 定时器递减计数时, event\_t1 在 PWM1B 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
- 乐鑫信息科技取反  
(R/W)

## Register 36.37. MCPWM\_DT1\_CFG\_REG (0x0090)

(reserved)	31	18	17	16	15	14	13	12	11	10	9	8	7	4	3	0
	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

MCPWM\_DT1\_CLK\_SEL  
MCPWM\_DT1\_B\_OUTBYPASS  
MCPWM\_DT1\_A\_OUTBYPASS  
MCPWM\_DT1\_FED\_OUTINVERT  
MCPWM\_DT1\_RED\_OUTINVERT  
MCPWM\_DT1\_FED\_INSEL  
MCPWM\_DT1\_RED\_INSEL  
MCPWM\_DT1\_FED\_OUTSWAP  
MCPWM\_DT1\_RED\_OUTSWAP  
MCPWM\_DT1\_B\_OUTSWAP  
MCPWM\_DT1\_A\_OUTSWAP  
MCPWM\_DT1\_DEB\_MODE  
MCPWM\_DT1\_RED\_UPMETHOD  
MCPWM\_DT1\_FED\_UPMETHOD

**MCPWM\_DT1\_FED\_UPMETHOD** FED(下降沿延迟) 有效寄存器的更新方式。

0: 立即更新

bit0 为 1: 发生 TEZ 事件时更新

bit1 为 1: 发生 TEP 事件时更新

bit2 为 1: 发生同步事件时更新

bit3 为 1: 关闭更新

(R/W)

**MCPWM\_DT1\_RED\_UPMETHOD** RED(上升沿延迟) 有效寄存器的更新方式。

0: 立即更新

bit0 为 1: 发生 TEZ 事件时更新

bit1 为 1: 发生 TEP 事件时更新

bit2 为 1: 发生同步事件时更新

bit3 为 1: 关闭更新

(R/W)

**MCPWM\_DT1\_DEB\_MODE** 表 36.3-5 中的 S8, B 路双边沿模式。

0: 下降沿延迟/下降沿延迟分别在不同的路径中生效

1: 下降沿延迟/下降沿延迟在路径 B 上生效, A 输出绕过或为 dulpB 模式

(R/W)

**MCPWM\_DT1\_A\_OUTSWAP** 表 36.3-5 中的 S6。 (R/W)

**MCPWM\_DT1\_B\_OUTSWAP** 表 36.3-5 中的 S7。 (R/W)

**MCPWM\_DT1\_RED\_INSEL** 表 36.3-5 中的 S4。 (R/W)

**MCPWM\_DT1\_FED\_INSEL** 表 36.3-5 中的 S5。 (R/W)

**MCPWM\_DT1\_RED\_OUTINVERT** 表 36.3-5 中的 S2。 (R/W)

**MCPWM\_DT1\_FED\_OUTINVERT** 表 36.3-5 中的 S3。 (R/W)

**MCPWM\_DT1\_A\_OUTBYPASS** 表 36.3-5 中的 S1。 (R/W)

**MCPWM\_DT1\_B\_OUTBYPASS** 表 36.3-5 中的 S0。 (R/W)

**MCPWM\_DT1\_CLK\_SEL** 设置死区时间生成器时钟。

0: PWM\_CLK

1: PT\_CLK

(R/W)

## Register 36.38. MCPWM\_DT1\_FED\_CFG\_REG (0x0094)

The diagram shows the bit field layout for Register 36.38. The register is 32 bits wide, with bit 31 at the top and bit 0 at the bottom. Bit 16 is labeled '15' and bit 0 is labeled '0'. A label '(reserved)' is positioned above bits 31 to 16. A label 'MCPWM\_DT1\_FED' is positioned above bit 0. A 'Reset' button is located at the bottom right.

31	16	0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0	Reset

**MCPWM\_DT1\_FED** FED 影子寄存器。 (R/W)

## Register 36.39. MCPWM\_DT1\_RED\_CFG\_REG (0x0098)

The diagram shows the bit field layout for Register 36.39. The register is 32 bits wide, with bit 31 at the top and bit 0 at the bottom. Bit 16 is labeled '15' and bit 0 is labeled '0'. A label '(reserved)' is positioned above bits 31 to 16. A label 'MCPWM\_DT1\_RED' is positioned above bit 0. A 'Reset' button is located at the bottom right.

31	16	0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0	Reset

**MCPWM\_DT1\_RED** RED 影子寄存器。 (R/W)

## Register 36.40. MCPWM\_CARRIER1\_CFG\_REG (0x009C)

The diagram shows the bit field layout for Register 36.40. The register is 32 bits wide, with bit 31 at the top and bit 0 at the bottom. Bits 14 to 0 are labeled from right to left: '14', '13', '12', '11', '8', '7', '5', '4', '1', '0'. A label '(reserved)' is positioned above bits 31 to 14. Labels for bits 11 to 0 are: MCPWM\_CARRIER1\_IN\_INVERT, MCPWM\_CARRIER1\_OUT\_INVERT, MCPWM\_CARRIER1\_OSHTWTH, MCPWM\_CARRIER1\_DUTY, MCPWM\_CARRIER1\_PRESCALE, and MCPWM\_CARRIER1\_EN. A 'Reset' button is located at the bottom right.

31	14	13	12	11	8	7	5	4	1	0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0	0	0	0	0	0	0	0	0	0

**MCPWM\_CARRIER1\_EN** 置 1 时，使能载波 1 功能。此位清零时，绕过载波 1。 (R/W)

**MCPWM\_CARRIER1\_PRESCALE** 配置 PWM 载波 1 时钟 (PC\_CLK) 预分频值。PC\_CLK 周期 = PWM\_CLK 周期 \* (PWM\_CARRIER0\_PRESCALE + 1)。 (R/W)

**MCPWM\_CARRIER1\_DUTY** 设置载波占空比。占空比 = PWM\_CARRIER0\_DUTY / 8。 (R/W)

**MCPWM\_CARRIER1\_OSHTWTH** 配置载波第一个脉冲的宽度，单位为载波周期。 (R/W)

**MCPWM\_CARRIER1\_OUT\_INVERT** 置 1 时，将此模块的 PWM1A 和 PWM1B 输出反相。 (R/W)

**MCPWM\_CARRIER1\_IN\_INVERT** 置 1 时，将此模块的 PWM1A 和 PWM1B 输入反相。 (R/W)

## Register 36.41. MCPWM\_FH1\_CFG0\_REG (0x00AO)

(reserved)	MCPWM_FH1_B_OST_U	MCPWM_FH1_B_OST_D	MCPWM_FH1_B_CBC_U	MCPWM_FH1_B_CBC_D	MCPWM_FH1_A_OST_U	MCPWM_FH1_A_OST_D	MCPWM_FH1_A_CBC_U	MCPWM_FH1_A_CBC_D	MCPWM_FH1_F0_OST	MCPWM_FH1_F1_OST	MCPWM_FH1_F2_OST	MCPWM_FH1_F0_CBC	MCPWM_FH1_F1_CBC	MCPWM_FH1_F2_CBC	MCPWM_FH1_SW_CBC										
31	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**MCPWM\_FH1\_SW\_CBC** 软件强制逐周期模式操作的使能寄存器。

0: 关闭

1: 使能

(R/W)

**MCPWM\_FH1\_F2\_CBC** 设置 fault\_event2 触发逐周期模式操作。

0: 关闭

1: 使能

(R/W)

**MCPWM\_FH1\_F1\_CBC** 设置 fault\_event1 触发逐周期模式操作。

0: 关闭

1: 使能

(R/W)

**MCPWM\_FH1\_F0\_CBC** 设置 fault\_event0 触发逐周期模式操作。

0: 关闭

1: 使能

(R/W)

**MCPWM\_FH1\_SW\_OST** 软件强制一次性模式操作的使能寄存器。

0: 关闭

1: 使能

(R/W)

**MCPWM\_FH1\_F2\_OST** 设置 fault\_event2 触发一次性模式操作。

0: 关闭

1: 使能

(R/W)

**MCPWM\_FH1\_F1\_OST** 设置 fault\_event1 触发一次性模式操作。

0: 关闭

1: 使能

(R/W)

**MCPWM\_FH1\_F0\_OST** 设置 fault\_event0 触发一次性模式操作。

0: 关闭

1: 使能

(R/W)

见下页...

**Register 36.41. MCPWM\_FH1\_CFG0\_REG (0x0034)**[... 接上页](#)**MCPWM\_FH1\_A\_CBC\_D** 定时器递减计数并且发生故障事件时，PWM1A 上的逐周期模式操作。

- 0: 无
  - 1: 强制拉低
  - 2: 强制拉高
  - 3: 取反
- (R/W)

**MCPWM\_FH1\_A\_CBC\_U** 定时器递增计数并且发生故障事件时，PWM1A 上的逐周期模式操作。

- 0: 无
  - 1: 强制拉低
  - 2: 强制拉高
  - 3: 取反
- (R/W)

**MCPWM\_FH1\_A\_OST\_D** 定时器递减计数并且发生故障事件时，PWM1A 上的一次性模式操作。

- 0: 无
  - 1: 强制拉低
  - 2: 强制拉高
  - 3: 取反
- (R/W)

**MCPWM\_FH1\_A\_OST\_U** 定时器递增计数并且发生故障事件时，PWM1A 上的一次性模式操作。

- 0: 无
  - 1: 强制拉低
  - 2: 强制拉高
  - 3: 取反
- (R/W)

**MCPWM\_FH1\_B\_CBC\_D** 定时器递减计数并且发生故障事件时，PWM1B 上的逐周期模式操作。

- 0: 无
  - 1: 强制拉低
  - 2: 强制拉高
  - 3: 取反
- (R/W)

**MCPWM\_FH1\_B\_CBC\_U** 定时器递增计数并且发生故障事件时，PWM1B 上的逐周期模式操作。

- 0: 无
  - 1: 强制拉低
  - 2: 强制拉高
  - 3: 取反
- (R/W)

[见下页...](#)

## Register 36.41. MCPWM\_FH1\_CFG0\_REG (0x0034)

...接上页

**MCPWM\_FH1\_B\_OST\_D** 定时器递减计数并且发生故障事件时，PWM1B 上的一次性模式操作。

- 0: 无
  - 1: 强制拉低
  - 2: 强制拉高
  - 3: 取反  
(R/W)

**MCPWM\_FH1\_B\_OST\_U** 定时器递增计数并且发生故障事件时，PWM1B 上的一次性模式操作。

- 0: 无
  - 1: 强制拉低
  - 2: 强制拉高
  - 3: 取反  
(R/W)

#### Register 36.42. MCPWM\_FH1\_CFG1\_REG (0x00A4)

**MCPWM\_FH1\_CLR\_OST** 置1清除正在进行的一次性模式操作。(R/W)

**MCPWM\_FH1\_CBCPULSE** 设置逐周期模式操作的更新方式。

- bit0 为 1: 发生 TEZ 事件时更新  
bit1 为 1: 发生 TEP 事件时更新  
(R/W)

**MCPWM FH1 FORCE CBC** 通过软件将该位取反时，触发逐周期模式操作。(R/W)

**MCPWM FH1 FORCE OST** 通过软件将该位取反时，触发一次性模式操作。(R/W)

## Register 36.43. MCPWM\_FH1\_STATUS\_REG (0x00A8)

(reserved)																																	
31																																	
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0		

**MCPWM\_FH1\_CBC\_ON** 通过硬件置位或清零。置 1 时，逐周期模式操作正在进行。(RO)

**MCPWM\_FH1\_OST\_ON** 通过硬件置位或清零。置 1 时，一次性模式操作正在进行。(RO)

## Register 36.44. MCPWM\_FH2\_STATUS\_REG (0x00E0)

(reserved)																																	
31																																	
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0		

**MCPWM\_FH2\_CBC\_ON** 通过硬件置位或清零。置 1 时，逐周期模式操作正在进行。(RO)

**MCPWM\_FH2\_OST\_ON** 通过硬件置位或清零。置 1 时，一次性模式操作正在进行。(RO)

#### Register 36.45. MCPWM\_GEN2\_STMP\_CFG\_REG (0x00AC)

**MCPWM\_GEN2\_A\_UPMETHOD** 生成器 2 时间戳寄存器 A 有效寄存器的更新方式。

所有 bit 值为 0：立即更新

bit0 为 1: 发生 TEZ 事件时更新

bit1 为 1：发生 TEP 事件时更新

bit2 为 1：发生同步时间时更新

bit3 为 1: 关闭更新

(R/W)

**MCPWM\_GEN2\_B\_UPMETHOD** 生成器 2 时间戳寄存器 B 有效寄存器的更新方式。

所有 bit 值为 0：立即更新

bit0 为 1: 发生 TEZ 事件时更新

bit1 为 1：发生 TEP 事件时更新

bit2 为 1: 发生同步

bit3 为

PWM\_GEN2\_A\_SHDW\_FULL 由硬件置 1 和清零

0: 有效寄存器 A 中写入其影子寄存器最新的值。

## 1: PWM 生成

PWM\_GEN2\_B\_SHDW\_FULL 由硬件置 1 和清零

0: 有效寄存器 B 中写入其影子寄存器最新的值。

## 1: PWM 生成

#### Register 36.46. MCPWM GEN2 STMP A REG (0x00B0)

MCPWM\_GEN2\_A PWM 生成器 2 时间戳 A 的影子寄存器。(R/W)

## Register 36.47. MCPWM\_GEN2\_STMP\_B\_REG (0x00B4)

The diagram shows the bit field layout of the register. It consists of two rows of four bits each. The top row has labels 31, 16, 15, and 0 at the far right. The bottom row has a label 'Reset' at the far right. A diagonal label '(reserved)' spans from bit 31 down to bit 0. Another diagonal label 'MCPWM\_GEN2\_B' spans from bit 15 down to bit 0.

31		16	15	0			
0	0	0	0	0	0	0	0

Reset

**MCPWM\_GEN2\_B** PWM 生成器 2 时间戳 B 的影子寄存器。 (R/W)

## Register 36.48. MCPWM\_GEN2\_CFG0\_REG (0x00B8)

The diagram shows the bit field layout of the register. It consists of two rows of eight bits each. The top row has labels 10, 9, 7, 6, 4, 3, and 0 at the far right. The bottom row has a label 'Reset' at the far right. A diagonal label '(reserved)' spans from bit 10 down to bit 0. Three diagonal labels are positioned above the top row: 'MCPWM\_GEN2\_T1\_SEL' (bit 9), 'MCPWM\_GEN2\_TO\_SEL' (bit 7), and 'MCPWM\_GEN2\_CFG\_UPMETHOD' (bit 4).

31		10	9	7	6	4	3	0
0	0	0	0	0	0	0	0	0

Reset

**MCPWM\_GEN2\_CFG\_UPMETHOD** PWM 生成器 2 有效配置寄存器的更新方式。

所有 bit 值为 0: 立即更新

bit0 为 1: 发生 TEZ 事件时更新

bit1 为 1: 发生 TEP 事件时更新

bit2 为 1: 发生同步时间时更新

bit3 为 1: 关闭更新

(R/W)

**MCPWM\_GEN2\_TO\_SEL** 设置 PWM 操作器 2 event\_t0 信号源, 立即生效。

0: fault\_event0

1: fault\_event1

2: fault\_event2

3: sync\_taken

4: 无

(R/W)

**MCPWM\_GEN2\_T1\_SEL** 设置 PWM 操作器 2 event\_t1 信号源, 立即生效。

0: fault\_event0

1: fault\_event1

2: fault\_event2

3: sync\_taken

4: 无

(R/W)

## Register 36.49. MCPWM\_GEN2\_FORCE\_REG (0x00BC)

The diagram shows the bit field layout of the MCPWM\_GEN2\_FORCE\_REG register. It includes a label '(reserved)' pointing to bits 31 to 16, and bit descriptions for bits 15 down to 5. The bit descriptions are: MCPWM\_GEN2\_B\_NCIFORCE\_MODE, MCPWM\_GEN2\_B\_NCIFORCE, MCPWM\_GEN2\_A\_NCIFORCE\_MODE, MCPWM\_GEN2\_A\_NCIFORCE, MCPWM\_GEN2\_B\_CNTUFORCE\_MODE, MCPWM\_GEN2\_A\_CNTUFORCE\_MODE, and MCPWM\_GEN2\_CNTUFORCE\_UPMETHOD. The register value is shown as 0x20, and the Reset value is also 0x20.

31	15	14	13	12	11	10	9	8	7	6	5	0
0	0	0	0	0	0	0	0	0	0	0	0	0x20

**MCPWM\_GEN2\_CNTUFORCE\_UPMETHOD** 配置 PWM 生成器 2 的持续性软件强制事件的更新方式。

0: 立即更新

bit0 为 1: 发生 TEZ 事件时更新

bit1 为 1: 发生 TEP 事件时更新

bit2 为 1: 发生 TEA 事件时更新

bit3 为 1: 发生 TEB 事件时更新

bit4 为 1: 发生同步时间时更新

bit5 为 1: 关闭更新

本文档中的 TEA/B 表示定时器值等于寄存器 A/B 生成的事件

(R/W)

**MCPWM\_GEN2\_A\_CNTUFORCE\_MODE** 配置 PWM2A 的持续性即时软件强制事件。

0: 关闭

1: 拉低

2: 拉高

3: 关闭

(R/W)

**MCPWM\_GEN2\_B\_CNTUFORCE\_MODE** 配置 PWM2B 的持续性即时软件强制事件。

0: 关闭

1: 拉低

2: 拉高

3: 关闭

(R/W)

**MCPWM\_GEN2\_A\_NCIFORCE** 配置是否触发 PWM2A 上的非连续即时软件强制事件。

0: 无效

1: 触发 PWM2A 上的非连续即时软件强制事件

(R/W)

见下页...

## Register 36.49. MCPWM\_GEN2\_FORCE\_REG (0x0034)

[... 接上页](#)**MCPWM\_GEN2\_A\_NCIFORCE\_MODE** 配置 PWM2A 的非持续性即时软件强制事件。

- 0: 关闭
  - 1: 拉低
  - 2: 拉高
  - 3: 关闭
- (R/W)

**MCPWM\_GEN2\_B\_NCIFORCE** 配置是否触发 PWM2B 上的非连续即时软件强制事件。

- 0: 无效
  - 1: 触发 PWM2B 上的非连续即时软件强制事件
- (R/W)

**MCPWM\_GEN2\_B\_NCIFORCE\_MODE** 配置 PWM2B 的非持续性即时软件强制模式。

- 0: 关闭
  - 1: 拉低
  - 2: 拉高
  - 3: 关闭
- (R/W)

## Register 36.50. MCPWM\_GEN2\_A\_REG (0x00C0)

(reserved)	MCPWM_GEN2_A_DTI	MCPWM_GEN2_A.DTO	MCPWM_GEN2_A.DTEB	MCPWM_GEN2_A.DTEA	MCPWM_GEN2_A.DTEP	MCPWM_GEN2_A.DTEZ	MCPWM_GEN2_A_UTI	MCPWM_GEN2_A_UTO	MCPWM_GEN2_A.UTEB	MCPWM_GEN2_A.UTEA	MCPWM_GEN2_A.UTEP	MCPWM_GEN2_A.UTEZ													
31	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**MCPWM\_GEN2\_A\_UTEZ** 配置定时器递增时，TEZ 在 PWM2A 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

**MCPWM\_GEN2\_A\_UTEP** 配置定时器递增时，TEP 在 PWM2A 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

**MCPWM\_GEN2\_A\_UTEA** 配置定时器递增时，TEA 在 PWM2A 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

**MCPWM\_GEN2\_A\_UTEB** 配置定时器递增时，TEB 在 PWM2A 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

**MCPWM\_GEN2\_A\_UTO** 配置定时器递增时，event\_t0 在 PWM2A 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

见下页...

## Register 36.50. MCPWM\_GEN2\_A\_REG (0x0034)

[... 接上页](#)**MCPWM\_GEN2\_A\_UT1** 配置定时器递增时, event\_t1 在 PWM2A 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

**MCPWM\_GEN2\_A\_DTEZ** 配置定时器递减时, TEZ 在 PWM2A 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

**MCPWM\_GEN2\_A\_DTEP** 配置定时器递减时, TEP 在 PWM2A 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

**MCPWM\_GEN2\_A\_DTEA** 配置定时器递减时, TEA 在 PWM2A 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

**MCPWM\_GEN2\_A\_DTEB** 配置定时器递减时, TEB 在 PWM2A 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

**MCPWM\_GEN2\_A.DTO** 配置定时器递减时, event\_t0 在 PWM2A 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

**MCPWM\_GEN2\_A.DT1** 配置定时器递减时, event\_t1 在 PWM2A 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
- 乐鑫信息科技取反  
(R/W)

## Register 36.51. MCPWM\_GEN2\_B\_REG (0x00C4)

(reserved)	MCPWM_GEN2_B_DTI	MCPWM_GEN2_B.DTO	MCPWM_GEN2_B.DTEB	MCPWM_GEN2_B.DTEA	MCPWM_GEN2_B.DTEP	MCPWM_GEN2_B.DTEZ	MCPWM_GEN2_B_UT1	MCPWM_GEN2_B_UT0	MCPWM_GEN2_B.UTEB	MCPWM_GEN2_B.UTEA	MCPWM_GEN2_B.UTEP	MCPWM_GEN2_B.UTEZ													
31	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**MCPWM\_GEN2\_B\_UTEZ** 配置定时器递增时，TEZ 在 PWM2B 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

**MCPWM\_GEN2\_B\_UTEP** 配置定时器递增时，TEP 在 PWM2B 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

**MCPWM\_GEN2\_B\_UTEA** 配置定时器递增时，TEA 在 PWM2B 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

**MCPWM\_GEN2\_B\_UTEB** 配置定时器递增时，TEB 在 PWM2B 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

**MCPWM\_GEN2\_B\_UT0** 配置定时器递增时，event\_t0 在 PWM2B 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

**MCPWM\_GEN2\_B\_UT1** 配置定时器递增时，event\_t1 在 PWM2B 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

## Register 36.51. MCPWM\_GEN2\_B\_REG (0x0034)

[... 接上页](#)**MCPWM\_GEN2\_B\_DTEZ** 配置定时器递减时，TEZ 在 PWM2B 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

**MCPWM\_GEN2\_B\_DTEP** 配置定时器递减时，TEP 在 PWM2B 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

**MCPWM\_GEN2\_B\_DTEA** 配置定时器递减时，TEA 在 PWM2B 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

**MCPWM\_GEN2\_B\_DTEB** 配置定时器递减时，TEB 在 PWM2B 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

**MCPWM\_GEN2\_B.DTO** 配置定时器递减时，event\_t0 在 PWM2B 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

**MCPWM\_GEN2\_B.DT1** 配置定时器递减时，event\_t1 在 PWM2B 上触发的操作。

- 0: 无
  - 1: 拉低
  - 2: 拉高
  - 3: 取反
- (R/W)

## Register 36.52. MCPWM\_DT2\_CFG\_REG (0x00C8)

31	18	17	16	15	14	13	12	11	10	9	8	7	4	3	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**MCPWM\_DT2\_FED\_UPMETHOD** FED(下降沿延迟) 有效寄存器的更新方式。

0: 立即更新

bit0 为 1: 发生 TEZ 事件时更新

bit1 为 1: 发生 TEP 事件时更新

bit2 为 1: 发生同步事件时更新

bit3 为 1: 关闭更新

(R/W)

**MCPWM\_DT2\_RED\_UPMETHOD** RED(上升沿延迟) 有效寄存器的更新方式。

0: 立即更新

bit0 为 1: 发生 TEZ 事件时更新

bit1 为 1: 发生 TEP 事件时更新

bit2 为 1: 发生同步事件时更新

bit3 为 1: 关闭更新

(R/W)

**MCPWM\_DT2\_DEB\_MODE** 表 36.3-5 中的 S8, B 路双边沿模式。

0: 下降沿延迟/下降沿延迟分别在不同的路径中生效

1: 下降沿延迟/下降沿延迟在路径 B 上生效, A 输出绕过或为 dulpB 模式

(R/W)

**MCPWM\_DT2\_A\_OUTSWAP** 表 36.3-5 中的 S6。 (R/W)

**MCPWM\_DT2\_B\_OUTSWAP** 表 36.3-5 中的 S7。 (R/W)

**MCPWM\_DT2\_RED\_INSEL** 表 36.3-5 中的 S4。 (R/W)

**MCPWM\_DT2\_FED\_INSEL** 表 36.3-5 中的 S5。 (R/W)

**MCPWM\_DT2\_RED\_OUTINVERT** 表 36.3-5 中的 S2。 (R/W)

**MCPWM\_DT2\_FED\_OUTINVERT** 表 36.3-5 中的 S3。 (R/W)

**MCPWM\_DT2\_A\_OUTBYPASS** 表 36.3-5 中的 S1。 (R/W)

**MCPWM\_DT2\_B\_OUTBYPASS** 表 36.3-5 中的 S0。 (R/W)

**MCPWM\_DT2\_CLK\_SEL** 配置死区时间生成器时钟。

0: PWM\_CLK

1: PT\_CLK

(R/W)

## Register 36.53. MCPWM\_DT2\_FED\_CFG\_REG (0x00CC)

(reserved)																MCPWM_DT2_FED	
31																15	0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0																0	Reset

MCPWM\_DT2\_FED FED 影子寄存器。 (R/W)

## Register 36.54. MCPWM\_DT2\_RED\_CFG\_REG (0x00DD)

(reserved)																MCPWM_DT2_RED	
31																15	0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0																0	Reset

MCPWM\_DT2\_RED RED 影子寄存器。 (R/W)

## Register 36.55. MCPWM\_CARRIER2\_CFG\_REG (0x00D4)

(reserved)	31	14	13	12	11	8	7	5	4	1	0	Reset
	0 0	0	0	0	0	0	0	0	0	0	0	

MCPWM\_CARRIER2\_IN\_INVERT  
 MCPWM\_CARRIER2\_OUT\_INVERT  
 MCPWM\_CARRIER2\_OSHTWTH  
 MCPWM\_CARRIER2\_DUTY  
 MCPWM\_CARRIER2\_PRESCALE  
 MCPWM\_CARRIER2\_EN

**MCPWM\_CARRIER2\_EN** 配置是否使能载波 2 功能。

- 0: 绕过载波 2
  - 1: 使能载波 2 功能
- (R/W)

**MCPWM\_CARRIER2\_PRESCALE** 配置 PWM 载波 2 时钟 (PC\_CLK) 的预分频值。PC\_CLK 周期 = PWM\_CLK 周期 \* (PWM\_CARRIER0\_PRESCALE + 1)。(R/W)

**MCPWM\_CARRIER2\_DUTY** 配置载波占空比。占空比 = PWM\_CARRIER0\_DUTY / 8。(R/W)

**MCPWM\_CARRIER2\_OSHTWTH** 配置载波第一个脉冲的宽度，单位为载波周期。(R/W)

**MCPWM\_CARRIER2\_OUT\_INVERT** 配置是否将此模块的 PWM2A 和 PWM2B 输出反相。

- 0: 无效
  - 1: 反相
- (R/W)

**MCPWM\_CARRIER2\_IN\_INVERT** 配置是否将此模块的 PWM2A 和 PWM2B 输入反相。

- 0: 无效
  - 1: 反相
- (R/W)

## Register 36.56. MCPWM\_FH2\_CFG0\_REG (0x00D8)

(reserved)	MCPWM_FH2_B_OST_U	MCPWM_FH2_B_OST_D	MCPWM_FH2_B_CBC_U	MCPWM_FH2_B_CBC_D	MCPWM_FH2_A_OST_U	MCPWM_FH2_A_OST_D	MCPWM_FH2_A_CBC_U	MCPWM_FH2_A_CBC_D	MCPWM_FH2_FO_OST	MCPWM_FH2_F1_OST	MCPWM_FH2_SW_OST	MCPWM_FH2_F1_CBC	MCPWM_FH2_F2_CBC	MCPWM_FH2_SW_CBC											
31	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**MCPWM\_FH2\_SW\_CBC** 软件强制逐周期模式操作的使能寄存器。0: 关闭。1: 使能。 (R/W)

**MCPWM\_FH2\_F2\_CBC** 设置 fault\_event2 触发逐周期模式操作。0: 关闭。1: 使能。 (R/W)

**MCPWM\_FH2\_F1\_CBC** 设置 fault\_event1 触发逐周期模式操作。0: 关闭。1: 使能。 (R/W)

**MCPWM\_FH2\_F0\_CBC** 设置 fault\_event0 触发逐周期模式操作。0: 关闭。1: 使能。 (R/W)

**MCPWM\_FH2\_SW\_OST** 软件强制一次性模式操作的使能寄存器。0: 关闭。1: 使能。 (R/W)

**MCPWM\_FH2\_F2\_OST** 设置 fault\_event2 触发一次性模式操作。0: 关闭。1: 使能。 (R/W)

**MCPWM\_FH2\_F1\_OST** 设置 fault\_event1 触发一次性模式操作。0: 关闭。1: 使能。 (R/W)

**MCPWM\_FH2\_F0\_OST** 设置 fault\_event0 触发一次性模式操作。0: 关闭。1: 使能。 (R/W)

**MCPWM\_FH2\_A\_CBC\_D** 发生故障事件并且定时器递减时, PWM2A 上的逐周期模式操作。0: 无。

1: 强制拉低。2: 强制拉高。3: 取反。 (R/W)

**MCPWM\_FH2\_A\_CBC\_U** 发生故障事件并且定时器递增时, PWM2A 上的逐周期模式操作。0: 无。

1: 强制拉低。2: 强制拉高。3: 取反。 (R/W)

**MCPWM\_FH2\_A\_OST\_D** 发生故障事件并且定时器递减时, PWM2A 上的一次性模式操作。0: 无。

1: 强制拉低。2: 强制拉高。3: 取反。 (R/W)

**MCPWM\_FH2\_A\_OST\_U** 发生故障事件并且定时器递增时, PWM2A 上的一次性模式操作。0: 无。

1: 强制拉低。2: 强制拉高。3: 取反。 (R/W)

**MCPWM\_FH2\_B\_CBC\_D** 发生故障事件并且定时器递减时, PWM2B 上的逐周期模式操作。0: 无。

1: 强制拉低。2: 强制拉高。3: 取反。 (R/W)

**MCPWM\_FH2\_B\_CBC\_U** 发生故障事件并且定时器递增时, PWM2B 上的逐周期模式操作。0: 无。

1: 强制拉低。2: 强制拉高。3: 取反。 (R/W)

**MCPWM\_FH2\_B\_OST\_D** 发生故障事件并且定时器递减时, PWM2B 上的一次性模式操作。0: 无。

1: 强制拉低。2: 强制拉高。3: 取反。 (R/W)

**MCPWM\_FH2\_B\_OST\_U** 发生故障事件并且定时器递增时, PWM2B 上的一次性模式操作。0: 无。

1: 强制拉低。2: 强制拉高。3: 取反。 (R/W)

## Register 36.57. MCPWM\_FH2\_CFG1\_REG (0x00DC)

						MCPWM_TZ2_FORCE_OST	MCPWM_TZ2_FORCE_CBC	MCPWM_TZ2_CBCPULSE	MCPWM_FH2_CLR_OST			
						5	4	3	2	1	0	Reset
31	0	0	0	0	0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0	0	0	0	0	0

**MCPWM\_FH2\_CLR\_OST** 配置是否使上升沿清除正在进行的一次性模式的操作。

0: 不清除

1: 清除

(R/W)

**MCPWM\_TZ2\_CBCPULSE** 配置逐周期模式的更新方式。

bit0 为 1: 发生 TEZ 事件时

bit1 为 1: 发生 TEP 事件时

(R/W)

**MCPWM\_TZ2\_FORCE\_CBC** 配置是否触发逐周期模式操作。

0: 无效

1: 触发逐周期模式操作

(R/W)

**MCPWM\_TZ2\_FORCE\_OST** 配置是否触发一次性模式操作。

0: 无效

1: 触发一次性模式操作

(R/W)

## Register 36.58. MCPWM\_FAULT\_DETECT\_REG (0x00E4)

										MCPWM_EVENT_F2	MCPWM_EVENT_F1	MCPWM_F2_FO	MCPWM_F1_FO	MCPWM_F2_POLE	MCPWM_F1_POLE	MCPWM_F2_EN	MCPWM_F1_EN	MCPWM_FO_EN	
										(reserved)									
31										9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**MCPWM\_FO\_EN** 配置是否使能生成 fault\_event0。

- 0: 无效
  - 1: 使能
- (R/W)

**MCPWM\_F1\_EN** 配置是否使能生成 fault\_event1。

- 0: 无效
  - 1: 使能
- (R/W)

**MCPWM\_F2\_EN** 配置是否使能生成 fault\_event2。

- 0: 无效
  - 1: 使能
- (R/W)

**MCPWM\_FO\_POLE** 配置来自 GPIO 矩阵的 FAULT0 信号源触发 fault\_event0 时极性。

- 0: 低电平触发
  - 1: 高电平触发
- (R/W)

**MCPWM\_F1\_POLE** 配置来自 GPIO 矩阵的 FAULT1 信号源触发 fault\_event1 时极性。

- 0: 低电平触发
  - 1: 高电平触发
- (R/W)

**MCPWM\_F2\_POLE** 配置来自 GPIO 矩阵的 FAULT2 信号源触发 fault\_event2 时极性。

- 0: 低电平触发
  - 1: 高电平触发
- (R/W)

**MCPWM\_EVENT\_F0** 表示由硬件置 1 和清零。置 1 时, fault\_event0 事件持续。(RO)

**MCPWM\_EVENT\_F1** 表示由硬件置 1 和清零。置 1 时, fault\_event1 事件持续。(RO)

**MCPWM\_EVENT\_F2** 表示由硬件置 1 和清零。置 1 时, fault\_event2 事件持续。(RO)

## Register 36.59. MCPWM\_CAP\_TIMER\_CFG\_REG (0x00E8)

								MCPWM_CAP_SYNC_SW	MCPWM_CAP_SYNCI_SEL	MCPWM_CAP_SYNCI_EN	MCPWM_CAP_TIMER_EN		
								6	5	4	2	1	0
31	(reserved)	0	0	0	0	0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0

**MCPWM\_CAP\_TIMER\_EN** 配置是否使能捕获定时器在 APB\_CLK 下的递增。

0: 无效

1: 使能捕获定时器在 APB\_CLK 下的递增

(R/W)

**MCPWM\_CAP\_SYNCI\_EN** 配置是否使能捕获定时器同步。

0: 无效

1: 使能捕获定时器同步

(R/W)

**MCPWM\_CAP\_SYNCI\_SEL** 配置捕获模块的同步输入。

0: 无

1: 定时器 0 的同步输出

2: 定时器 1 的同步输出

3: 定时器 2 的同步输出

4: 来自 GPIO 矩阵的 SYNC0

5: 来自 GPIO 矩阵的 SYNC1

6: 来自 GPIO 矩阵的 SYNC2

(R/W)

**MCPWM\_CAP\_SYNC\_SW** 当 [MCPWM\\_CAP\\_SYNCI\\_EN](#) 置位时，配置是否同步捕获定时器，在捕获定时器中写入相位寄存器的值。

0: 无效

1: 同步捕获定时器

(WT)

## Register 36.60. MCPWM\_CAP\_TIMER\_PHASE\_REG (0x00EC)

MCPWM_CAP_TIMER_PHASE		
31	0	0
		Reset

**MCPWM\_CAP\_TIMER\_PHASE** 捕获定时器同步操作的相位值。 (R/W)

## Register 36.61. MCPWM\_CAP\_CHO\_CFG\_REG (0x00F0)

(reserved)												
MCPWM_CAPO_SW MCPWM_CAPO_IN_INVERT												
MCPWM_CAPO_PRESCALE												
31	13	12	11	10					3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0
	0	0			0			0	0	0	0	Reset

**MCPWM\_CAPO\_EN** 配置是否使能信道 0 上的捕获事件。

- 0: 不使能
  - 1: 使能
- (R/W)

**MCPWM\_CAPO\_MODE** 配置预分频后信道 0 上的捕获沿。

- bit0 为 1: 使能下降沿捕获。
  - bit1 为 1: 使能上升沿捕获。
- (R/W)

**MCPWM\_CAPO\_PRESCALE** 配置 CAPO 上升沿的预分频值。预分频值 = PWM\_CAPO\_PRESCALE + 1。 (R/W)

**MCPWM\_CAPO\_IN\_INVERT** 配置是否在预分频前反相来自 GPIO 矩阵的 CAPO。

- 0: 无效
  - 1: 在预分频前反相来自 GPIO 矩阵的 CAPO
- (R/W)

**MCPWM\_CAPO\_SW** 配置是否触发信道 0 上的软件强制捕获事件。

- 0: 不触发
  - 1: 触发
- (WT)

## Register 36.62. MCPWM\_CAP\_CH1\_CFG\_REG (0x00F4)

The diagram shows the bit field layout of the register. Bits 31 to 12 are reserved. Bits 11 and 10 are labeled MCPWM\_CAP1\_SW and MCPWM\_CAP1\_IN\_INVERT respectively. Bits 3, 2, and 1 are labeled MCPWM\_CAP1\_PRESCALE. Bit 0 is labeled MCPWM\_CAP1\_MODE and MCPWM\_CAP1\_EN. A 'Reset' field is also present.

31	12	11	10	3	2	1	0
0 0	0	0		0		0	0

**MCPWM\_CAP1\_EN** 配置是否使能信道 1 上的捕获事件。

0: 不使能

1: 使能

(R/W)

**MCPWM\_CAP1\_MODE** 配置预分频后信道 1 上的捕获沿。

bit0 为 1: 使能下降沿捕获。

bit1 为 1: 使能上升沿捕获。

(R/W)

**MCPWM\_CAP1\_PRESCALE** 配置 CAP1 上升沿的预分频值。预分频值 = PWM\_CAP1\_PRESCALE + 1。

(R/W)

**MCPWM\_CAP1\_IN\_INVERT** 配置是否在预分频前反相来自 GPIO 矩阵的 CAP1。

0: 无效

1: 在预分频前反相来自 GPIO 矩阵的 CAP1

(R/W)

**MCPWM\_CAP1\_SW** 配置是否触发信道 1 上的软件强制捕获事件。

0: 不触发

1: 触发

(WT)

## Register 36.63. MCPWM\_CAP\_CH2\_CFG\_REG (0x00F8)

31	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**MCPWM\_CAP2\_EN** 配置是否使能信道 2 上的捕获事件。

0: 不使能

1: 使能

(R/W)

**MCPWM\_CAP2\_MODE** 配置预分频后信道 2 上的捕获沿。

bit0 为 1: 使能下降沿捕获。

bit1 为 1: 使能上升沿捕获。

(R/W)

**MCPWM\_CAP2\_PRESCALE** 配置 CAP2 上升沿的预分频值。该预分频值 = PWM\_CAP2\_PRESCALE + 1. (R/W)

**MCPWM\_CAP2\_IN\_INVERT** 配置是否在预分频前反相来自 GPIO 矩阵的 CAP2。

0: 无效

1: 在预分频前反相来自 GPIO 矩阵的 CAP2

(R/W)

**MCPWM\_CAP2\_SW** 配置是否触发信道 2 上的软件强制捕获事件。

0: 不触发

1: 触发

(WT)

## Register 36.64. MCPWM\_CAP\_CHO\_REG (0x00FC)

31	0
0	Reset

**MCPWM\_CAPO\_VALUE** 表示信道 0 上一次捕获的值。 (RO)

## Register 36.65. MCPWM\_CAP\_CH1\_REG (0x0100)

MCPWM_CAP1_VALUE	
31	0
0	<input type="button" value="Reset"/>

**MCPWM\_CAP1\_VALUE** 表示信道 1 上一次捕获的值。 (RO)

## Register 36.66. MCPWM\_CAP\_CH2\_REG (0x0104)

MCPWM_CAP2_VALUE	
31	0
0	Reset

**MCPWM CAP2 VALUE** 表示信道 2 上一次捕获的值。(RO)

## Register 36.67. MCPWM CAP STATUS REG (0x0108)

**MCPWM\_CAP0\_EDGE** 信道 0 上一次捕获触发事件的边沿。

0: 上升沿。

1: 下降沿。

(RO)

**MCPWM\_CAP1\_EDGE** 信道1上一次捕获触发事件的边沿。

0: 上升沿。

1: 下降沿。

(RO)

**MCPWM\_CAP2\_EDGE** 信道 2 上一次捕获触发事件的边沿。

0: 上升沿。

1: 下降沿。

(RO)

## Register 36.68. MCPWM\_UPDATE\_CFG\_REG (0x010C)

**MCPWM\_GLOBAL\_UP\_EN** 配置是否更新 MCPWM 模块的所有有效寄存器。

0: 无效 1: 更新 MCPWM 模块的所有有效寄存器

(R/W)

**MCPWM\_GLOBAL\_FORCE\_UP** 配置是否强制更新 MCPWM 模块的所有有效寄存器。

0: 无效 1: 强制更新 MCPWM 模块的所有有效寄存器

(R/W)

**MCPWM\_OPO\_UP\_EN** 当 [MCPWM\\_GLOBAL\\_UP\\_EN](#) 置 1 时，配置是否更新 PWM 操作器 O 中的有效寄存器。

0: 无效 1: 更新 PWM 操作器 0 中的有效寄存器

(R/W)

**MCPWM\_OPO\_FORCE\_UP** 配置是否强制更新 PWM 操作器 0 中的有效寄存器。

0: 无效 1: 强制更新

(R/W)

**MCPWM\_OP1\_UP\_EN** 当 [MCPWM\\_GLOBAL\\_UP\\_EN](#) 置 1 时，配置是否更新 PWM 操作器 1 中的有效寄存器。

0: 无效 1: 更新 PWM 操作器 1 中的有效寄存器

(R/W)

**MCPWM\_OP1\_FORCE\_UP** 配置是否强制更新 PWM 操作器 1 中的有效寄存器。

0: 无效 1: 强制更新

(R/W)

**MCPWM\_OP2\_UP\_EN** 当 [MCPWM\\_GLOBAL\\_UP\\_EN](#) 置 1 时，配置是否更新 PWM 操作器 2 中的有效寄存器。

0: 无效 1: 更新 PWM 操作器 2 中的有效寄存器

(R/W)

**MCPWM\_OP2\_FORCE\_UP** 配置是否强制更新 PWM 操作器 2 中的有效寄存器。

0: 无效 1: 强制更新

(R/W)

## Register 36.69. MCPWM\_INT\_ENA\_REG (0x0110)

(Reserved)	MCPWM_CAP2_INT_ENA	MCPWM_CAP1_INT_ENA	MCPWM_CAPO_INT_ENA	MCPWM_TZ2_OST_INT_ENA	MCPWM_TZ1_OST_INT_ENA	MCPWM_TZ0_OST_INT_ENA	MCPWM_TZ2_CBC_INT_ENA	MCPWM_TZ1_CBC_INT_ENA	MCPWM_TZ0_CBC_INT_ENA	MCPWM_CMPR2_TEB_INT_ENA	MCPWM_CMPR1_TEB_INT_ENA	MCPWM_CMPR2_TEZ_INT_ENA	MCPWM_CMPR1_TEZ_INT_ENA	MCPWM_FAULT2_CLR_INT_ENA	MCPWM_FAULT1_CLR_INT_ENA	MCPWM_FAULT0_CLR_INT_ENA	MCPWM_TIMER2_TEP_INT_ENA	MCPWM_TIMER1_TEP_INT_ENA	MCPWM_TIMER0_TEP_INT_ENA	MCPWM_TIMER2_TEZ_INT_ENA	MCPWM_TIMER1_TEZ_INT_ENA	MCPWM_TIMER0_TEZ_INT_ENA	MCPWM_TIMER2_STOP_INT_ENA	MCPWM_TIMER1_STOP_INT_ENA	MCPWM_TIMER0_STOP_INT_ENA
31	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Reset

**MCPWM\_TIMER0\_STOP\_INT\_ENA** 该位用于使能定时器 0 停止时触发的中断。 (R/W)

**MCPWM\_TIMER1\_STOP\_INT\_ENA** 该位用于使能定时器 1 停止时触发的中断。 (R/W)

**MCPWM\_TIMER2\_STOP\_INT\_ENA** 该位用于使能定时器 2 停止时触发的中断。 (R/W)

**MCPWM\_TIMER0\_TEZ\_INT\_ENA** 该位用于使能 PWM 定时器 0 TEZ 事件触发的中断。 (R/W)

**MCPWM\_TIMER1\_TEZ\_INT\_ENA** 该位用于使能 PWM 定时器 1 TEZ 事件触发的中断。 (R/W)

**MCPWM\_TIMER2\_TEZ\_INT\_ENA** 该位用于使能 PWM 定时器 2 TEZ 事件触发的中断。 (R/W)

**MCPWM\_TIMER0\_TEP\_INT\_ENA** 该位用于使能 PWM 定时器 0 TEP 事件触发的中断。 (R/W)

**MCPWM\_TIMER1\_TEP\_INT\_ENA** 该位用于使能 PWM 定时器 1 TEP 事件触发的中断。 (R/W)

**MCPWM\_TIMER2\_TEP\_INT\_ENA** 该位用于使能 PWM 定时器 2 TEP 事件触发的中断。 (R/W)

**MCPWM\_FAULT0\_INT\_ENA** 该位用于使能 fault\_event0 开始时触发的中断。 (R/W)

**MCPWM\_FAULT1\_INT\_ENA** 该位用于使能 fault\_event1 开始时触发的中断。 (R/W)

**MCPWM\_FAULT2\_INT\_ENA** 该位用于使能 fault\_event2 开始时触发的中断。 (R/W)

**MCPWM\_FAULT0\_CLR\_INT\_ENA** 该位用于使能 fault\_event0 结束时触发的中断。 (R/W)

**MCPWM\_FAULT1\_CLR\_INT\_ENA** 该位用于使能 fault\_event1 结束时触发的中断。 (R/W)

**MCPWM\_FAULT2\_CLR\_INT\_ENA** 该位用于使能 fault\_event2 结束时触发的中断。 (R/W)

**MCPWM\_CMPRO\_TEA\_INT\_ENA** 该位用于使能由 PWM 操作器 0 TEA 事件触发的中断。 (R/W)

**MCPWM\_CMPR1\_TEA\_INT\_ENA** 该位用于使能由 PWM 操作器 1 TEA 事件触发的中断。 (R/W)

**MCPWM\_CMPR2\_TEA\_INT\_ENA** 该位用于使能由 PWM 操作器 2 TEA 事件触发的中断。 (R/W)

见下页...

## Register 36.69. MCPWM\_INT\_ENA\_REG (0x0110)

[... 接上页](#)

**MCPWM\_CMPRO\_TEB\_INT\_ENA** 该位用于使能由 PWM 操作器 0 TEB 事件触发的中断。 (R/W)

**MCPWM\_CMPPR1\_TEB\_INT\_ENA** 该位用于使能由 PWM 操作器 1 TEB 事件触发的中断。 (R/W)

**MCPWM\_CMPPR2\_TEB\_INT\_ENA** 该位用于使能由 PWM 操作器 2 TEB 事件触发的中断。 (R/W)

**MCPWM\_TZ0\_CBC\_INT\_ENA** 该位用于使能由 PWMO 上的逐周期模式操作触发的中断。 (R/W)

**MCPWM\_TZ1\_CBC\_INT\_ENA** 该位用于使能由 PWM1 上的逐周期模式操作触发的中断。 (R/W)

**MCPWM\_TZ2\_CBC\_INT\_ENA** 该位用于使能由 PWM2 上的逐周期模式操作触发的中断。 (R/W)

**MCPWM\_TZ0\_OST\_INT\_ENA** 该位用于使能由 PWMO 上的一次性模式操作触发的中断。 (R/W)

**MCPWM\_TZ1\_OST\_INT\_ENA** 该位用于使能由 PWM1 上的一次性模式操作触发的中断。 (R/W)

**MCPWM\_TZ2\_OST\_INT\_ENA** 该位用于使能由 PWM2 上的一次性模式操作触发的中断。 (R/W)

**MCPWM\_CAP0\_INT\_ENA** 该位用于使能由信道 0 上的捕获事件触发的中断。 (R/W)

**MCPWM\_CAP1\_INT\_ENA** 该位用于使能由信道 1 上的捕获事件触发的中断。 (R/W)

**MCPWM\_CAP2\_INT\_ENA** 该位用于使能由信道 2 上的捕获事件触发的中断。 (R/W)

## Register 36.70. MCPWM\_INT\_RAW\_REG (0x0114)

**MCPWM\_TIMERO\_STOP\_INT\_RAW** 定时器 O 停止后触发的中断的原始状态位。 (R/WTC/SS)

**MCPWM\_TIMER1\_STOP\_INT\_RAW** 定时器 1 停止后触发的中断的原始状态位。 (R/WTC/SS)

**MCPWM\_TIMER2\_STOP\_INT\_RAW** 定时器 2 停止后触发的中断的原始状态位。(R/WTC/SS)

**MCPWM\_TIMERO\_TEZ\_INT\_RAW** PWM 定时器 O TEP 事件触发的中断的原始状态位。 (R/WTC/SS)

**MCPWM\_TIMER1\_TEZ\_INT\_RAW** PWM 定时器 1 TEP 事件触发的中断的原始状态位。(R/W/TC/SW)

**MCPWM\_TIMER2\_TEZ\_INT\_RAW** PWM 定时器 2 TEP 事件触发的中断的原始状态位。(R/W/TC/S)

**MCPWM\_TIMERO\_TEP\_INT\_RAW** PWM 定时器 O TEP 事件触发的中断的原始状态位。(R/WTC/SS)

**MCPWM\_TIMER1\_TEP\_INT\_RAW** PWM 定时器 1 TEP 事件触发的中断的原始状态位。(R/WTC/SS)

**MCPWM\_TIMER2\_TEP\_INT\_RAW** PWM 定时器 2 TEP 事件触发的中断的原始状态位。(R/WTC/SS)

**MCPWM\_FAULT0\_INT\_RAW** fault\_event0 开始后触发的中断的原始状态位。 (R/WTC/SS)

**MCPWM\_FAULT1\_INT\_RAW** fault\_event1 开始后触发的中断的原始状态位。 (R/WTC/SS)

**MCPWM\_FAULT2\_INT\_RAW** fault\_event2 开始后触发的中断的原始状态位。(R/WTC/SS)

**MCPWM\_FAULTO\_CLR\_INT\_RAW** fault\_event0 结束后触发的中断的原始状态位。(R/WTC/SS)

**MCPWM\_FAULT1\_CLR\_INT\_RAW** fault\_event1 结束后触发的中断的原始状态位。 (R/WTC/SS)

**MCPWM\_FAULT2\_CLR\_INT\_RAW** fault\_event2 结束后触发的中断的原始状态位。 (R/WTC/SS)

见下页...

## Register 36.70. MCPWM\_INT\_RAW\_REG (0x0114)

[... 接上页](#)

**MCPWM\_CMPRO\_TEA\_INT\_RAW** PWM 操作器 0 TEA 事件触发的中断的原始状态位。 (R/WTC/SS)

**MCPWM\_CMPPR1\_TEA\_INT\_RAW** PWM 操作器 1 TEA 事件触发的中断的原始状态位。 (R/WTC/SS)

**MCPWM\_CMPPR2\_TEA\_INT\_RAW** PWM 操作器 2 TEA 事件触发的中断的原始状态位。 (R/WTC/SS)

**MCPWM\_CMPRO\_TEB\_INT\_RAW** PWM 操作器 0 TEB 事件触发的中断的原始状态位。 (R/WTC/SS)

**MCPWM\_CMPPR1\_TEB\_INT\_RAW** PWM 操作器 1 TEB 事件触发的中断的原始状态位。 (R/WTC/SS)

**MCPWM\_CMPPR2\_TEB\_INT\_RAW** PWM 操作器 2 TEB 事件触发的中断的原始状态位。 (R/WTC/SS)

**MCPWM\_TZ0\_CBC\_INT\_RAW** 由 PWMO 逐周期操作触发的中断的原始状态位。 (R/WTC/SS)

**MCPWM\_TZ1\_CBC\_INT\_RAW** 由 PWM1 逐周期操作触发的中断的原始状态位。 (R/WTC/SS)

**MCPWM\_TZ2\_CBC\_INT\_RAW** 由 PWM2 逐周期操作触发的中断的原始状态位。 (R/WTC/SS)

**MCPWM\_TZ0\_OST\_INT\_RAW** 由 PWMO 一次性操作触发的中断的原始状态位。 (R/WTC/SS)

**MCPWM\_TZ1\_OST\_INT\_RAW** 由 PWM1 一次性操作触发的中断的原始状态位。 (R/WTC/SS)

**MCPWM\_TZ2\_OST\_INT\_RAW** 由 PWM2 一次性操作触发的中断的原始状态位。 (R/WTC/SS)

**MCPWM\_CAP0\_INT\_RAW** 由信道 0 上捕获事件触发的中断的原始状态位。 (R/WTC/SS)

**MCPWM\_CAP1\_INT\_RAW** 由信道 1 上捕获事件触发的中断的原始状态位。 (R/WTC/SS)

**MCPWM\_CAP2\_INT\_RAW** 由信道 2 上捕获事件触发的中断的原始状态位。 (R/WTC/SS)

## Register 36.71. MCPWM\_INT\_ST\_REG (0x0118)

(reserved)	MCPWM_CAP2_INT_ST	MCPWM_CAP1_INT_ST	MCPWM_CAPO_INT_ST	MCPWM_CAPI_INT_ST	MCPWM_TZ2_OST_INT_ST	MCPWM_TZ1_OST_INT_ST	MCPWM_TZ0_OST_INT_ST	MCPWM_TZ1_CBC_INT_ST	MCPWM_TZ2_CBC_INT_ST	MCPWM_TZ0_CBC_INT_ST	MCPWM_CMPP2_TEB_INT_ST	MCPWM_CMPP1_TEB_INT_ST	MCPWM_CMPP0_TEB_INT_ST	MCPWM_CMPP2_TEAL_INT_ST	MCPWM_CMPP1_TEAL_INT_ST	MCPWM_CMPP0_TEAL_INT_ST	MCPWM_CMPP2_CLR_INT_ST	MCPWM_CMPP1_CLR_INT_ST	MCPWM_CMPP0_CLR_INT_ST	MCPWM_CMPP2_TEP_INT_ST	MCPWM_CMPP1_TEP_INT_ST	MCPWM_CMPP0_TEP_INT_ST	MCPWM_CMPP2_TEZ_INT_ST	MCPWM_CMPP1_TEZ_INT_ST	MCPWM_CMPP0_TEZ_INT_ST	MCPWM_CMPP2_STOP_INT_ST	MCPWM_CMPP1_STOP_INT_ST	MCPWM_CMPP0_STOP_INT_ST			
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset	

MCPWM\_TIMERO\_STOP\_INT\_ST 定时器 0 停止后触发的中断的屏蔽状态位。 (RO)

MCPWM\_TIMER1\_STOP\_INT\_ST 定时器 1 停止后触发的中断的屏蔽状态位。 (RO)

MCPWM\_TIMER2\_STOP\_INT\_ST 定时器 2 停止后触发的中断的屏蔽状态位。 (RO)

MCPWM\_TIMERO\_TEZ\_INT\_ST PWM 定时器 0 TEZ 事件触发的中断的屏蔽状态位。 (RO)

MCPWM\_TIMER1\_TEZ\_INT\_ST PWM 定时器 1 TEZ 事件触发的中断的屏蔽状态位。 (RO)

MCPWM\_TIMER2\_TEZ\_INT\_ST PWM 定时器 2 TEZ 事件触发的中断的屏蔽状态位。 (RO)

MCPWM\_TIMERO\_TEP\_INT\_ST PWM 定时器 0 TEP 事件触发的中断的屏蔽状态位。 (RO)

MCPWM\_TIMER1\_TEP\_INT\_ST PWM 定时器 1 TEP 事件触发的中断的屏蔽状态位。 (RO)

MCPWM\_FAULT0\_INT\_ST fault\_event0 开始时触发的中断的屏蔽状态位。 (RO)

MCPWM\_FAULT1\_INT\_ST fault\_event1 开始时触发的中断的屏蔽状态位。 (RO)

MCPWM\_FAULT2\_INT\_ST fault\_event2 开始时触发的中断的屏蔽状态位。 (RO)

MCPWM\_FAULT0\_CLR\_INT\_ST fault\_event0 结束时触发的中断的屏蔽状态位。 (RO)

MCPWM\_FAULT1\_CLR\_INT\_ST fault\_event1 结束时触发的中断的屏蔽状态位。 (RO)

MCPWM\_FAULT2\_CLR\_INT\_ST fault\_event2 结束时触发的中断的屏蔽状态位。 (RO)

MCPWM\_CMPRO\_TEAL\_INT\_ST PWM 操作器 0 TEA 事件触发的中断的屏蔽状态位。 (RO)

MCPWM\_CMPPR1\_TEAL\_INT\_ST PWM 操作器 1 TEA 事件触发的中断的屏蔽状态位。 (RO)

MCPWM\_CMPPR2\_TEAL\_INT\_ST PWM 操作器 2 TEA 事件触发的中断的屏蔽状态位。 (RO)

见下页...

## Register 36.71. MCPWM\_INT\_ST\_REG (0x0118)

[... 接上页](#)**MCPWM\_CMPRO\_TEB\_INT\_ST** PWM 操作器 0 TEB 事件触发的中断的屏蔽状态位。 (RO)**MCPWM\_CMPR1\_TEB\_INT\_ST** PWM 操作器 1 TEB 事件触发的中断的屏蔽状态位。 (RO)**MCPWM\_CMPR2\_TEB\_INT\_ST** PWM 操作器 2 TEB 事件触发的中断的屏蔽状态位。 (RO)**MCPWM\_TZ0\_CBC\_INT\_ST** PWMO 逐周期操作触发的中断的屏蔽状态位。 (RO)**MCPWM\_TZ1\_CBC\_INT\_ST** PWM1 逐周期操作触发的中断的屏蔽状态位。 (RO)**MCPWM\_TZ2\_CBC\_INT\_ST** PWM2 逐周期操作触发的中断的屏蔽状态位。 (RO)**MCPWM\_TZ0\_OST\_INT\_ST** PWMO 一次性操作触发的中断的屏蔽状态位。 (RO)**MCPWM\_TZ1\_OST\_INT\_ST** PWM1 一次性操作触发的中断的屏蔽状态位。 (RO)**MCPWM\_TZ2\_OST\_INT\_ST** PWM2 一次性操作触发的中断的屏蔽状态位。 (RO)**MCPWM\_CAP0\_INT\_ST** 信道 0 上捕获事件触发的中断的屏蔽状态位。 (RO)**MCPWM\_CAP1\_INT\_ST** 信道 1 上捕获事件触发的中断的屏蔽状态位。 (RO)**MCPWM\_CAP2\_INT\_ST** 信道 2 上捕获事件触发的中断的屏蔽状态位。 (RO)

## Register 36.72. MCPWM\_INT\_CLR\_REG (0x011C)

(reserved)	MCPWM_CAP2_INT_CLR	MCPWM_CAP1_INT_CLR	MCPWM_CAPO_INT_CLR	MCPWM_TZ2_OST_INT_CLR	MCPWM_TZ1_OST_INT_CLR	MCPWM_TZ0_OST_INT_CLR	MCPWM_TZ2_CBC_INT_CLR	MCPWM_TZ1_CBC_INT_CLR	MCPWM_TZ0_CBC_INT_CLR	MCPWM_CMPR2_TEB_INT_CLR	MCPWM_CMPR1_TEB_INT_CLR	MCPWM_CMPR2_TEAI_INT_CLR	MCPWM_CMPR1_TEAI_INT_CLR	MCPWM_FAULT2_CLR_INT_CLR	MCPWM_FAULT1_CLR_INT_CLR	MCPWM_FAULT0_CLR_INT_CLR	MCPWM_FAULT2_INT_CLR	MCPWM_FAULT1_INT_CLR	MCPWM_FAULT0_INT_CLR	MCPWM_TIMER2_TEP_INT_CLR	MCPWM_TIMER1_TEP_INT_CLR	MCPWM_TIMER0_TEP_INT_CLR	MCPWM_TIMER2_TEZ_INT_CLR	MCPWM_TIMER1_TEZ_INT_CLR	MCPWM_TIMER0_TEZ_INT_CLR	MCPWM_TIMER2_STOP_INT_CLR	MCPWM_TIMER1_STOP_INT_CLR	MCPWM_TIMER0_STOP_INT_CLR
31	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
30	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
29	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
28	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
27	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
26	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
25	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
24	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
23	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
22	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
21	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
20	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
19	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
18	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
17	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
16	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
15	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
14	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
13	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
12	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
11	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
10	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
9	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
8	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
7	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
6	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
5	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
4	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
3	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
2	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Reset

MCPWM\_TIMER0\_STOP\_INT\_CLR 置 1 时清除定时器 0 停止后触发的中断。 (WT)

MCPWM\_TIMER1\_STOP\_INT\_CLR 置 1 时清除定时器 1 停止后触发的中断。 (WT)

MCPWM\_TIMER2\_STOP\_INT\_CLR 置 1 时清除定时器 2 停止后触发的中断。 (WT)

MCPWM\_TIMER0\_TEZ\_INT\_CLR 置 1 时清除 PWM 定时器 0 TEZ 事件触发的中断。 (WT)

MCPWM\_TIMER1\_TEZ\_INT\_CLR 置 1 时清除 PWM 定时器 1 TEZ 事件触发的中断。 (WT)

MCPWM\_TIMER2\_TEZ\_INT\_CLR 置 1 时清除 PWM 定时器 2 TEZ 事件触发的中断。 (WT)

MCPWM\_TIMER0\_TEP\_INT\_CLR 置 1 时清除 PWM 定时器 0 TEP 事件触发的中断。 (WT)

MCPWM\_TIMER1\_TEP\_INT\_CLR 置 1 时清除 PWM 定时器 1 TEP 事件触发的中断。 (WT)

MCPWM\_FAULT0\_CLR\_INT\_CLR 置位清除 fault\_event0 结束时触发的中断。 (WT)

MCPWM\_FAULT1\_CLR\_INT\_CLR 置位清除 fault\_event1 结束时触发的中断。 (WT)

MCPWM\_FAULT2\_CLR\_INT\_CLR 置位清除 fault\_event2 结束时触发的中断。 (WT)

见下页...

## Register 36.72. MCPWM\_INT\_CLR\_REG (0x011C)

[... 接上页](#)

MCPWM\_CMPRO\_TEA\_INT\_CLR 置 1 时清除 PWM 操作器 0 TEA 事件触发的中断。 (WT)

MCPWM\_CMPPR1\_TEA\_INT\_CLR 置 1 时清除 PWM 操作器 1 TEA 事件触发的中断。 (WT)

MCPWM\_CMPPR2\_TEA\_INT\_CLR 置 1 时清除 PWM 操作器 2 TEA 事件触发的中断。 (WT)

MCPWM\_CMPRO\_TEB\_INT\_CLR 置 1 时清除 PWM 操作器 0 TEB 事件触发的中断。 (WT)

MCPWM\_CMPPR1\_TEB\_INT\_CLR 置 1 时清除 PWM 操作器 1 TEB 事件触发的中断。 (WT)

MCPWM\_CMPPR2\_TEB\_INT\_CLR 置 1 时清除 PWM 操作器 2 TEB 事件触发的中断。 (WT)

MCPWM\_TZ0\_CBC\_INT\_CLR 置 1 时清除 PWMO 逐周期操作触发的中断。 (WT)

MCPWM\_TZ1\_CBC\_INT\_CLR 置 1 时清除 PWM1 逐周期操作触发的中断。 (WT)

MCPWM\_TZ2\_CBC\_INT\_CLR 置 1 时清除 PWM2 逐周期操作触发的中断。 (WT)

MCPWM\_TZ0\_OST\_INT\_CLR 置 1 时清除 PWMO 一次性操作触发的中断。 (WT)

MCPWM\_TZ1\_OST\_INT\_CLR 置 1 时清除 PWM1 一次性操作触发的中断。 (WT)

MCPWM\_TZ2\_OST\_INT\_CLR 置 1 时清除 PWM2 一次性操作触发的中断。 (WT)

MCPWM\_CAP0\_INT\_CLR 置 1 时清除信道 0 上捕获事件触发的中断。 (WT)

MCPWM\_CAP1\_INT\_CLR 置 1 时清除信道 1 上捕获事件触发的中断。 (WT)

MCPWM\_CAP2\_INT\_CLR 置 1 时清除信道 2 上捕获事件触发的中断。 (WT)

## Register 36.73. MCPWM\_EVT\_EN\_REG (0x0120)

(reserved)	MCPWM_EVT_CAP2_EN	MCPWM_EVT_CAP1_EN	MCPWM_EVT_OST_EN	MCPWM_EVT_TZ2_OST_EN	MCPWM_EVT_TZ1_OST_EN	MCPWM_EVT_TZ0_OST_EN	MCPWM_EVT_CBC_EN	MCPWM_EVT_TZ2_CBC_EN	MCPWM_EVT_TZ1_CBC_EN	MCPWM_EVT_TZ0_CBC_EN	MCPWM_EVT_F2_CLR_EN	MCPWM_EVT_F1_CLR_EN	MCPWM_EVT_TB8_EN	MCPWM_EVT_OP2_TEB_EN	MCPWM_EVT_OP1_TEB_EN	MCPWM_EVT_TEA_EN	MCPWM_EVT_TEP_EN	MCPWM_EVT_TIMER2_TEZ_EN	MCPWM_EVT_TIMER1_TEZ_EN	MCPWM_EVT_TIMER0_TEZ_EN	MCPWM_EVT_TIMER2_STOP_EN	MCPWM_EVT_TIMER1_STOP_EN	MCPWM_EVT_TIMER0_STOP_EN								
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset	

**MCPWM\_EVT\_TIMER0\_STOP\_EN** 配置是否使能当定时器 0 停止时的事件生成。

- 0: 关闭
  - 1: 使能
- (R/W)

**MCPWM\_EVT\_TIMER1\_STOP\_EN** 配置是否使能当定时器 1 停止时的事件生成。

- 0: 关闭
  - 1: 使能
- (R/W)

**MCPWM\_EVT\_TIMER2\_STOP\_EN** 配置是否使能当定时器 2 停止时的事件生成。

- 0: 关闭
  - 1: 使能
- (R/W)

**MCPWM\_EVT\_TIMER0\_TEZ\_EN** 配置是否使能当定时器 0 等于零时的事件生成。

- 0: 关闭
  - 1: 使能
- (R/W)

**MCPWM\_EVT\_TIMER1\_TEZ\_EN** 配置是否使能当定时器 1 等于零时的事件生成。

- 0: 关闭
  - 1: 使能
- (R/W)

**MCPWM\_EVT\_TIMER2\_TEZ\_EN** 配置是否使能当定时器 2 等于零时的事件生成。

- 0: 关闭
  - 1: 使能
- (R/W)

**MCPWM\_EVT\_TIMER0\_TEP\_EN** 配置是否使能当定时器 0 等于周期时的事件生成。

- 0: 关闭
  - 1: 使能
- (R/W)

**MCPWM\_EVT\_TIMER1\_TEP\_EN** 配置是否使能当定时器 1 等于周期时的事件生成。

- 0: 关闭
  - 1: 使能
- (R/W)

## Register 36.73. MCPWM\_EVT\_EN\_REG (0x0120)

[... 接上页](#)**MCPWM\_EVT\_TIMER2\_TEP\_EN** 配置是否使能当定时器 2 等于周期时的事件生成。

- 0: 关闭
  - 1: 使能
- (R/W)

**MCPWM\_EVT\_OPO\_TEA\_EN** 配置是否使能当生成器 O 等于时间截 A 时的事件生成。

- 0: 关闭
  - 1: 使能
- (R/W)

**MCPWM\_EVT\_OP1\_TEA\_EN** 配置是否使能当生成器 1 等于时间截 A 时的事件生成。

- 0: 关闭
  - 1: 使能
- (R/W)

**MCPWM\_EVT\_OP2\_TEA\_EN** 配置是否使能当生成器 2 等于时间截 A 时的事件生成。

- 0: 关闭
  - 1: 使能
- (R/W)

**MCPWM\_EVT\_OPO\_TEB\_EN** 配置是否使能当生成器 O 等于时间截 B 时的事件生成。

- 0: 关闭
  - 1: 使能
- (R/W)

**MCPWM\_EVT\_OP1\_TEB\_EN** 配置是否使能当生成器 1 等于时间截 B 时的事件生成。

- 0: 关闭
  - 1: 使能
- (R/W)

**MCPWM\_EVT\_OP2\_TEB\_EN** 配置是否使能当生成器 2 等于时间截 B 时的事件生成。

- 0: 关闭
  - 1: 使能
- (R/W)

**MCPWM\_EVT\_F0\_EN** 配置是否使能 FAULT0 事件生成。

- 0: 关闭
  - 1: 使能
- (R/W)

**MCPWM\_EVT\_F1\_EN** 配置是否使能 FAULT1 事件生成。

- 0: 关闭
  - 1: 使能
- (R/W)

[见下页...](#)

## Register 36.73. MCPWM\_EVT\_EN\_REG (0x0120)

[... 接上页](#)**MCPWM\_EVT\_F2\_EN** 配置是否使能 FAULT2 事件生成。

- 0: 关闭
  - 1: 使能
- (R/W)

**MCPWM\_EVT\_F0\_CLR\_EN** 配置是否使能 FAULT0 清除事件生成。

- 0: 关闭
  - 1: 使能
- (R/W)

**MCPWM\_EVT\_F1\_CLR\_EN** 配置是否使能 FAULT0 清除事件生成。

- 0: 关闭
  - 1: 使能
- (R/W)

**MCPWM\_EVT\_F2\_CLR\_EN** 配置是否使能 FAULT0 清除事件生成。

- 0: 关闭
  - 1: 使能
- (R/W)

**MCPWM\_EVT\_TZ0\_CBC\_EN** 配置是否使能 CBC0 事件生成。

- 0: 关闭
  - 1: 使能
- (R/W)

**MCPWM\_EVT\_TZ1\_CBC\_EN** 配置是否使能 CBC1 事件生成。

- 0: 关闭
  - 1: 使能
- (R/W)

**MCPWM\_EVT\_TZ2\_CBC\_EN** 配置是否使能 CBC2 事件生成。

- 0: 关闭
  - 1: 使能
- (R/W)

**MCPWM\_EVT\_TZ0\_OST\_EN** 配置是否使能 OST0 事件生成。

- 0: 关闭
  - 1: 使能
- (R/W)

**MCPWM\_EVT\_TZ1\_OST\_EN** 配置是否使能 OST1 事件生成。

- 0: 关闭
  - 1: 使能
- (R/W)

[见下页...](#)

## Register 36.73. MCPWM\_EVT\_EN\_REG (0x0120)

[... 接上页](#)**MCPWM\_EVT\_TZ2\_OST\_EN** 配置是否使能 OST2 事件生成。

- 0: 关闭
  - 1: 使能
- (R/W)

**MCPWM\_EVT\_CAP0\_EN** 配置是否使能 capture0 事件生成。

- 0: 关闭
  - 1: 使能
- (R/W)

**MCPWM\_EVT\_CAP1\_EN** 配置是否使能 capture1 事件生成。

- 0: 关闭
  - 1: 使能
- (R/W)

**MCPWM\_EVT\_CAP2\_EN** 配置是否使能 capture2 事件生成。

- 0: 关闭
  - 1: 使能
- (R/W)

## Register 36.74. MCPWM\_TASK\_EN\_REG (0x0124)

(reserved)	MCPWM_TASK_CAP2_EN	MCPWM_TASK_CAP1_EN	MCPWM_TASK_CAPO_EN	MCPWM_TASK_CLR2_OST_EN	MCPWM_TASK_CLR1_OST_EN	MCPWM_TASK_CLRO_EN	MCPWM_TASK_TZ1_OST_EN	MCPWM_TASK_TZ0_OST_EN	MCPWM_TASK_TZ2_OST_EN	MCPWM_TASK_TZ1_OST_EN	MCPWM_TASK_TZ0_OST_EN	MCPWM_TASK_TIMER2_PERIOD_UP_EN	MCPWM_TASK_TIMER2_PERIOD_UP_EN	MCPWM_TASK_TIMER2_PERIOD_UP_EN	MCPWM_TASK_TIMER2_SYNC_EN	MCPWM_TASK_TIMER2_SYNC_EN	MCPWM_TASK_TIMER2_SYNC_EN	MCPWM_TASK_TIMER2_STOP_EN	MCPWM_TASK_CMPPR2_B_UP_EN	MCPWM_TASK_CMPPR2_B_UP_EN	MCPWM_TASK_CMPPR2_A_UP_EN	MCPWM_TASK_CMPPR1_A_UP_EN	MCPWM_TASK_CMPPR1_B_UP_EN	MCPWM_TASK_CMPPR1_B_UP_EN	MCPWM_TASK_CMPPR1_A_UP_EN
31	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
22	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
21	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
20	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
19	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
18	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
17	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
16	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
15	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
14	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
13	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
12	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
11	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
10	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
9	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
8	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
7	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
6	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
5	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
4	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
3	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
2	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

**MCPWM\_TASK\_CMPPR\_A\_UP\_EN** 配置是否接收 PWM 生成器 0 时间戳 A 的影子寄存器的更新任务。

0: 无效  
1: 接收  
(R/W)

**MCPWM\_TASK\_CMPPR1\_A\_UP\_EN** 配置是否接收 PWM 生成器 1 时间戳 A 的影子寄存器的更新任务。

0: 无效  
1: 接收  
(R/W)

**MCPWM\_TASK\_CMPPR2\_A\_UP\_EN** 配置是否接收 PWM 生成器 2 时间戳 A 的影子寄存器的更新任务。

0: 无效  
1: 接收  
(R/W)

**MCPWM\_TASK\_CMPPR\_B\_UP\_EN** 配置是否接收 PWM 生成器 0 时间戳 B 的影子寄存器的更新任务。

0: 无效  
1: 接收  
(R/W)

**MCPWM\_TASK\_CMPPR1\_B\_UP\_EN** 配置是否接收 PWM 生成器 1 时间戳 B 的影子寄存器的更新任务。

0: 无效  
1: 接收  
(R/W)

**MCPWM\_TASK\_CMPPR2\_B\_UP\_EN** 配置是否接收 PWM 生成器 2 时间戳 B 的影子寄存器的更新任务。

0: 无效  
1: 接收  
(R/W)

见下页...

## Register 36.74. MCPWM\_TASK\_EN\_REG (0x0124)

[... 接上页](#)**MCPWM\_TASK\_GEN\_STOP\_EN** 配置是否接收所有 PWM 生成器的停止任务。

- 0: 无效
  - 1: 接收
- (R/W)

**MCPWM\_TASK\_TIMERO\_SYNC\_EN** 配置是否接收定时器 0 的同步任务。

- 0: 无效
  - 1: 接收
- (R/W)

**MCPWM\_TASK\_TIMER1\_SYNC\_EN** 配置是否接收定时器 1 的同步任务。

- 0: 无效
  - 1: 接收
- (R/W)

**MCPWM\_TASK\_TIMER2\_SYNC\_EN** 配置是否接收定时器 2 的同步任务。

- 0: 无效
  - 1: 接收
- (R/W)

**MCPWM\_TASK\_TIMERO\_PERIOD\_UP\_EN** 配置是否接收定时器 0 的周期更新任务。

- 0: 无效
  - 1: 接收
- (R/W)

**MCPWM\_TASK\_TIMER1\_PERIOD\_UP\_EN** 配置是否接收定时器 1 的周期更新任务。

- 0: 无效
  - 1: 接收
- (R/W)

**MCPWM\_TASK\_TIMER2\_PERIOD\_UP\_EN** 配置是否接收定时器 2 的周期更新任务。

- 0: 无效
  - 1: 接收
- (R/W)

**MCPWM\_TASK\_TZ0\_OST\_EN** 配置是否接收 OST0 任务。

- 0: 无效
  - 1: 接收
- (R/W)

**MCPWM\_TASK\_TZ1\_OST\_EN** 配置是否接收 OST1 任务。

- 0: 无效
  - 1: 接收
- (R/W)

[见下页...](#)

## Register 36.74. MCPWM\_TASK\_EN\_REG (0x0124)

[... 接上页](#)**MCPWM\_TASK\_TZ2\_OST\_EN** 配置是否接收 OST2 任务。

- 0: 无效
  - 1: 接收
- (R/W)

**MCPWM\_TASK\_CLR0\_OST\_EN** 配置是否接收 OST0 清除任务。

- 0: 无效
  - 1: 接收
- (R/W)

**MCPWM\_TASK\_CLR1\_OST\_EN** 配置是否接收 OST1 清除任务。

- 0: 无效
  - 1: 接收
- (R/W)

**MCPWM\_TASK\_CLR2\_OST\_EN** 配置是否接收 OST2 清除任务。

- 0: 无效
  - 1: 接收
- (R/W)

**MCPWM\_TASK\_CAP0\_EN** 配置是否接收 capture0 任务。

- 0: 无效
  - 1: 接收
- (R/W)

**MCPWM\_TASK\_CAP1\_EN** 配置是否接收 capture1 任务。

- 0: 无效
  - 1: 接收
- (R/W)

**MCPWM\_TASK\_CAP2\_EN** 配置是否接收 capture2 任务。

- 0: 无效
  - 1: 接收
- (R/W)

## Register 36.75. MCPWM\_CLK\_REG (0x0128)

(reserved)																														
0 0																														
0 0																														

**MCPWM\_CLK\_EN** 配置是否强制使能时钟。

- 0: 无效
  - 1: 强制使能时钟
- (R/W)

## Register 36.76. MCPWM\_VERSION\_REG (0x012C)

(reserved)																														
0 0																														
0 0																														

**MCPWM\_DATE** 版本控制寄存器。 (R/W)

# 第 37 章

## 红外遥控 (RMT)

### 37.1 概述

RMT（红外遥控）是一个红外发送和接收控制器，可通过软件编解码多种红外协议。RMT 模块可以实现将模块内置 RAM 中的脉冲编码转换为信号输出，或将模块的输入信号转换为脉冲编码存入 RAM 中。此外，RMT 模块也支持对输出信号进行载波调制或对输入信号进行解调和去噪处理。

RMT 共有四个通道，编码为 0 ~ 3，各通道可独立用于发送或接收信号：

- 0 ~ 1 通道专门用于信号发送；
- 2 ~ 3 通道专门用于信号接收。

每个发送通道和接收通道分别有一组功能相同的寄存器。为了方便叙述，以 *n* 表示各个发送通道，以 *m* 表示各个接收通道。

### 37.2 主要特性

RMT 控制器具有如下特性：

- 共配置四个通道：
  - 两个通道支持发送
  - 两个通道支持接收
  - 四个通道共享  $192 \times 32$  位的 RAM
- 发射器支持以下模式：
  - 普通发送模式
  - 乒乓发送模式
  - 持续发送模式
  - 载波调制
  - 多通道同时发送
- 接收器支持以下模式：
  - 普通接收模式
  - 乒乓接收模式
  - 接收滤波
  - 载波解调

## 37.3 功能描述

### 37.3.1 RMT 架构




图 37.3-1. RMT 结构框图

如图 37.3-1 所示，每个发送通道内部各有：

- 一个时钟分频计数器 (Div Counter)
- 一个状态机 (FSM)
- 一个发射器 (Transmitter)

每个接收通道内部也各有：

- 一个时钟分频计数器 (Div Counter)
- 一个状态机 (FSM)
- 一个接收器 (Receiver)

四个通道共享一块 192 × 32 位的 RAM。

### 37.3.2 RMT RAM

### 37.3.2.1 RAM 结构

RAM 中脉冲编码结构如图 37.3-2 所示。每个脉冲编码为 16 位，由 level 与 period 两部分组成。其中 level 表示输入或输出信号的逻辑电平值（0 或 1），period 表示该电平信号持续的时钟（见图 37.3-1 中的 clk\_div）周期数。




图 37.3-2. RAM 中脉冲编码结构

period 的最小值为 0，period 为 0 是一次传输的结束标志。对于非 0 的 period，即非结束标志的 period，其值需要满足与 APB 时钟和 RMT 时钟相关的限制条件，具体请参考以下公式：

$$3 \times T_{apb\_clk} + 5 \times T_{rmt\_sclk} < period \times T_{clk\_div} \quad (1)$$

### 37.3.2.2 RAM 使用说明

RAM 按照  $48 \times 32$  位分成四个 block。默认情况下，每个通道只能使用一个 block（固定为通道 0 使用 block 0，通道 1 使用 block 1，以此类推）。

当发送通道  $n$  或接收通道  $m$  单次传输的脉冲编码数大于一个 block 时，可以：

- 置位 `RMT_MEM_TX/RX_WRAP_EN_CHn/m` 使能乒乓操作；
- 或通过配置 `RMT_MEM_SIZE_CHn/m` 寄存器，允许该通道占用多个 block。

当设置 `RMT_MEM_SIZE_CHn/m > 1` 时，通道  $n/m$  将占用 block  $(n/m) \sim block(n/m + RMT\_MEM\_SIZE\_CHn/m - 1)$  的存储空间，此时通道  $n/m + 1 \sim n/m + RMT\_MEM\_SIZE\_CHn/m - 1$  因为对应的 RAM block 被占用而无法使用。例如，如果通道 0 配置使用了 block 0 和 block 1，则通道 1 无法使用，通道 2 和通道 3 不受影响。

注意，每个通道使用 RAM 的空间是根据地址从低到高进行映射的，因此通道 0 可以通过配置 `RMT_MEM_SIZE_CHO` 寄存器来使用通道 1、2、3 的 RAM 空间，但是通道 3 不能使用通道 0、1 或 2 的 RAM 空间。因此 `RMT_MEM_SIZE_CHn` 的最大值不应超过  $(4 - n)$ ，`RMT_MEM_SIZE_CHm` 的最大值不应超过  $(2 - m)$ 。

RAM 可被 APB 总线及通道的发射器或接收器访问。为了防止接收通道访问 RAM 和 APB 访问时发生冲突（例如 APB 读 RAM 时，通道向 RAM 发起写操作），可以通过配置 `RMT_MEM_OWNER_CHm` 来决定当前 RAM 的使用权。当接收通道发生越权访问时会产生 `RMT_MEM_OWNER_ERR_CHm` 标志信号。

当 RMT 模块不工作时，可以通过配置 `RMT_MEM_FORCE_PD` 寄存器使 RAM 工作于低功耗模式。

### 37.3.2.3 RAM 访问方式

APB 总线访问 RAM 有 FIFO 和 NONFIFO（直接地址）两种模式：

- RMT\_APB\_FIFO\_MASK 置 0 时，选择 FIFO 模式；
- RMT\_APB\_FIFO\_MASK 置 1 时，选择 NONFIFO 模式。

### FIFO 模式

在 FIFO 模式下，APB 通过固定地址 RMT\_CHn/mDATA\_REG 向 RAM 写数据或从 RAM 读数据。

### NONFIFO 模式

在 NONFIFO 模式下，APB 向连续地址段写入数据，或从连续地址段读出数据：

- 发送通道  $n$  对应的写地址段的首地址是：RMT 基地址 + 0x400 +  $(n - 1) \times 48$ ，第 2 个数据的访问地址是 RMT 基地址 + 0x400 +  $(n - 1) \times 48 + 0x4$ ，以此类推，后面的地址依次加上 0x4。
- 接收通道  $m$  对应的读地址段的首地址是：RMT 基地址 + 0x460 +  $(m - 1) \times 48$ ，第 2 个数据的访问地址是 RMT 基地址 + 0x460 +  $(m - 1) \times 48 + 0x4$ ，以此类推，后面的地址依次加上 0x4。

## 37.3.3 时钟

用户可以通过配置 PCR\_RMT\_SCLK\_SEL 选择 RMT 的时钟源：PLL\_F80M\_CLK、RC\_FAST\_CLK 或 XTAL\_CLK，配置 PCR\_RMT\_SCLK\_EN 为高电平来打开 RMT 的时钟。选择后的时钟经过小数分频得到 RMT 的工作时钟（见图 37.3-1 中的 rmt\_sclk），分频系数为：

$$PCR_RMT_SCLK_DIV_NUM + 1 + PCR_RMT_SCLK_DIV_A/PCR_RMT_SCLK_DIV_B$$

更多信息，请参考章节 8 复位和时钟。RMT\_DIV\_CNT\_CHn/m 用于配置 RMT 通道内部的时钟分频器的分频系数，除 0 表示 256 分频外，其他分频数等同于寄存器 RMT\_DIV\_CNT\_CHn/m 的值。时钟分频器可以通过配置 RMT\_REF\_CNT\_RST\_CHn/m 进行复位。时钟分频器的分频时钟可供计数器使用，见图 37.3-1。

## 37.3.4 发射器

### 说明：

本小节以及后续小节所述的配置，均需要通过置位 RMT\_CONF\_UPDATE\_CHn/m 的方式进行更新，详情见第 37.3.6 小节。

### 37.3.4.1 普通发送模式

当 RMT\_TX\_START\_CHn 置为 1 时，通道  $n$  的发射器开始从通道对应 RAM block 的起始地址，按照地址从低到高依次读取脉冲编码进行发送。当遇到结束标志（period 等于 0）时，发射器将结束发送返回空闲状态，并产生 RMT\_CHn\_TX\_END\_INT 中断。配置 RMT\_TX\_STOP\_CHn 可以使发射器立刻停止发送并进入空闲状态。发射器空闲状态发送的电平由结束标志中的 level 段或者是 RMT\_IDLE\_OUT\_LV\_CHn 决定。用户可以配置 RMT\_IDLE\_OUT\_EN\_CHn 来选择这两种方式：

- RMT\_IDLE\_OUT\_EN\_CHn 置 0 时，发射器空闲状态发送的电平由结束标志中的 level 段决定；
- RMT\_IDLE\_OUT\_EN\_CHn 置 1 时，发射器空闲状态发送的电平由 RMT\_IDLE\_OUT\_LV\_CHn 决定。

### 37.3.4.2 乒乓发送模式

当发送的脉冲编码较多时，可通过置位 `RMT_MEM_TX_WRAP_EN_CHn` 使能通道  $n$  的乒乓模式。在乒乓操作模式下，发射器会循环从通道对应的 RAM 区域取出脉冲编码进行发送，直至遇到结束标识为止。例如，当 `RMT_MEM_SIZE_CHn` = 1 时，发射器将从  $48 * n$  地址开始发送，然后对应 RAM 的地址递增。发完  $(48 * (n + 1) - 1)$  地址的数据后，下次继续从  $48 * n$  地址开始递增发送数据，依此类推，遇到结束标识时停止发送。`RMT_MEM_SIZE_CHn` > 1 的情形下，乒乓操作同样适用。

每当发射器发送的脉冲编码数大于等于 `RMT_TX_LIM_CHn` 时，会产生 `RMT_CHn_TX_THR_EVENT_INT` 中断。在乒乓模式下，可以设置 `RMT_TX_LIM_CHn` 为每个通道对应 RAM 空间的一半或几分之一。软件在检测到 `RMT_CHn_TX_THR_EVENT_INT` 中断之后，可以回收已使用过的 RAM 区域的脉冲编码，从而实现乒乓操作。

### 37.3.4.3 发送加载波

此外，发射器还可以对输出信号进行载波调制，置位 `RMT_CARRIER_EN_CHn` 可以使能该功能。载波的波形可配置。一个载波周期中高电平持续时间为  $(RMT_CARRIER_HIGH_CHn + 1)$  个 `rmt_sclk` 时钟周期，低电平持续的时间为  $(RMT_CARRIER_LOW_CHn + 1)$  个 `rmt_sclk` 时钟周期。置位 `RMT_CARRIER_OUT_LV_CHn` 时在输出信号高电平上加载波信号，清零 `RMT_CARRIER_OUT_LV_CHn` 时在输出信号低电平上加载波信号。同时，在进行载波调制时，载波可以一直加载在输出信号上，也可以仅加载在有效的脉冲编码（RAM 中的数据）上。通过配置 `RMT_CARRIER_EFF_EN_CHn` 寄存器，可以选择这两种模式：

- `RMT_CARRIER_EFF_EN_CHn` 置 0 时，在所有信号上加载波。
- `RMT_CARRIER_EFF_EN_CHn` 置 1 时，在有效信号上加载波。

### 37.3.4.4 持续发送模式

置位 `RMT_TX_CONTI_MODE_CHn` 可以使能发射器的持续发送功能。置位后，发射器会循环发送 RAM 中的脉冲编码。持续发送模式下：

- 如果遇到结束标志，则重新从该通道 RAM 中的第一个数据开始发送；
- 如果发送到 RAM 中的最后一个数都没有结束标志，存在两种情况。普通发送模式下 (`RMT_MEM_TX_WRAP_EN_CHn` = 0)，会因为 RAM 被读空没有可以继续发送的数而产生错误中断；乒乓发送模式下 (`RMT_MEM_TX_WRAP_EN_CHn` = 1)，会在发送到最后一个数据处回卷，重新开始发送第一个数据。

配置 `RMT_TX_LOOP_CNT_EN_CHn` 后，发射器每遇到一次结束标志，循环发送的次数会加 1。当该次数达到 `RMT_TX_LOOP_NUM_CHn` 设定的值时，会产生 `RMT_CHn_TX_LOOP_INT` 中断。如果置位 `RMT_LOOP_STOP_EN_CHn`，则发送会在产生 `RMT_CHn_TX_LOOP_INT` 中断后立即停止，否则会继续发送。持续发送模式下，如果遇到的结束标志类型是 `period[14:0]` 为 0，那么这个结束标志前一个数据的 `period` 需要满足：

$$6 \times T_{apb\_clk} + 12 \times T_{rmt\_sclk} < period \times T_{clk\_div} \quad (2)$$

其他数据的 `period`，满足 [关系式 \(1\)](#) 即可。

### 37.3.4.5 多通道同时发送

RMT 模块支持多通道同时发送，具体配置步骤如下所示：

1. 首先配置 `RMT_TX_SIM_CHn`，选择同步发送的通道；
2. 然后置位 `RMT_TX_SIM_EN`，使能发射器多个通道同步发送的功能；

3. 最后将所选同步发送通道的 `RMT_TX_START_CHn` 置为 1。

最后一个通道完成配置时，多个通道会同时启动发送。由于硬件条件的限制，两条通道不能保证完全同时开始发送，两条通道发送的时间间隔在  $3 \times T_{clk\_div}$  以内。

## 37.3.5 接收器

### 37.3.5.1 普通接收模式

`RMT_RX_EN_CHm` 置为 1 时接收器开始工作，置为 0 时会停止接收。接收器会从信号的第一个跳变沿开始计数，并检测信号电平及其持续的时钟周期数，将其按照脉冲编码的格式存入 RAM 中。当信号在一个电平下持续的时钟周期数超过 `RMT_IDLE_THRES_CHm` 时，接收器结束接收过程，返回空闲状态，并产生 `RMT_CHm_RX_END_INT` 中断。`RMT_IDLE_THRES_CHm` 的值需要大于输入信号的高电平或低电平的最大时钟周期数，否则接收器会将该信号误判为空闲信号而进入空闲状态。当接收数据存满了接收通道设置的 RAM 空间时，会停止接收，在非乒乓模式下会产生 `RMT_CHm_ERR_INT` 中断（由 RAM 满事件触发）。

### 37.3.5.2 乒乓接收模式

当接收的脉冲编码较多时，可通过置位 `RMT_MEM_RX_WRAP_EN_CHm` 使能通道  $m$  的乒乓模式。在乒乓操作模式下，接收器会将接收到的脉冲编码循环存入通道对应的 RAM 区域，当信号在一个电平下持续的时钟周期数超过 `RMT_IDLE_THRES_CHm` 时，接收器结束接收过程，返回空闲状态，并产生 `RMT_CHm_RX_END_INT` 中断。例如，当 `RMT_MEM_SIZE_CHm = 1` 时，接收器将从  $48 * m$  地址开始接收，然后对应 RAM 的地址递增。收完  $(48 * (m + 1) - 1)$  地址的数据后，下次继续从  $48 * m$  地址开始递增接收数据，以此类推，遇到信号在一个电平下持续的时钟周期数超过 `RMT_IDLE_THRES_CHm` 时停止接收。`RMT_MEM_SIZE_CHm > 1` 的情形下，乒乓操作同样适用。

每当接收器接收的脉冲编码数大于或等于 `RMT_CHm_RX_LIM_REG` 时，会产生 `RMT_CHm_RX_THR_EVENT_INT` 中断。在乒乓模式下，可以设置 `RMT_CHm_RX_LIM_REG` 为每个通道对应 RAM 空间的一半或几分之一。软件在检测到 `RMT_CHm_RX_THR_EVENT_INT` 中断之后，可以回收已使用过的 RAM 区域的脉冲编码，从而实现乒乓操作。

### 37.3.5.3 接收滤波

置位 `RMT_RX_FILTER_EN_CHm` 可使能通道  $m$  的接收器对输入信号进行滤波。滤波器的功能为连续采样输入信号，如果输入信号在连续 `RMT_RX_FILTER_THRES_CHm` 个 `rmt_sclk` 时钟周期内保持不变，则输入信号有效，否则输入信号无效。只有有效的输入信号才能通过滤波器。因此，滤波器会滤除脉冲宽度小于 `RMT_RX_FILTER_THRES_CHm` 个 `rmt_sclk` 时钟周期的线路毛刺。

### 37.3.5.4 接收去载波

此外，接收器还可以对输入信号或滤波后的信号进行去载波调制，置位 `RMT_CARRIER_EN_CHm` 可以使能该功能。去载波可以对高电平调制或低电平调制的载波进行滤除：

- `RMT_CARRIER_OUT_LV_CHm` 置 0 时，配置滤除低电平载波；
- `RMT_CARRIER_OUT_LV_CHm` 置 1 时，配置滤除高电平载波。

配置 `RMT_CARRIER_HIGH_THRES_CHm` 和 `RMT_CARRIER_LOW_THRES_CHm` 可设置去载波的高电平阈值和低电平阈值。当信号的高电平持续时间小于 `RMT_CARRIER_HIGH_THRES_CHm` 个 `clk_div` 分频时钟周期，或者信号的低电平持续时间小于 `RMT_CARRIER_LOW_THRES_CHm` 个 `clk_div` 分频时钟周期，则信号会被认为是载波而被滤除。

### 37.3.6 配置参数更新

RMT 的配置寄存器均需要配置各自通道的 `RMT_CONF_UPDATE_CHn/m` 位来更新进入各自通道，更新方法是向 `RMT_CONF_UPDATE_CHn/m` 写入高电平。发送通道和接收通道需要通过这种方法更新的配置参数见表 37.3-1。

表 37.3-1. 更新配置参数

配置寄存器	配置参数
<b>发送通道</b>	
RMT_CHnCONFO_REG	RMT_CARRIER_OUT_LV_CHn
	RMT_CARRIER_EN_CHn
	RMT_CARRIER_EFF_EN_CHn
	RMT_DIV_CNT_CHn
	RMT_IDLE_OUT_EN_CHn
	RMT_IDLE_OUT_LV_CHn
	RMT_TX_CONTI_MODE_CHn
RMT_CHnCARRIER_DUTY_REG	RMT_CARRIER_HIGH_CHn
	RMT_CARRIER_LOW_CHn
RMT_CHn_TX_LIM_REG	RMT_TX_LOOP_CNT_EN_CHn
	RMT_TX_LOOP_NUM_CHn
	RMT_TX_LIM_CHn
RMT_TX_SIM_REG	RMT_TX_SIM_EN
<b>接收通道</b>	
RMT_CHmCONFO_REG	RMT_CARRIER_OUT_LV_CHm
	RMT_CARRIER_EN_CHm
	RMT_IDLE_THRES_CHm
	RMT_DIV_CNT_CHm
RMT_CHmCONF1_REG	RMT_RX_FILTER_THRES_CHm
	RMT_RX_EN_CHm
RMT_CHm_RX_CARRIER_RM_REG	RMT_CARRIER_HIGH_THRES_CHm
	RMT_CARRIER_LOW_THRES_CHm
RMT_CHm_RX_LIM_REG	RMT_RX_LIM_CHm
RMT_REF_CNT_RST_REG	RMT_REF_CNT_RST_CHm

### 37.3.7 中断

- RMT\_CHn/m\_ERR\_INT：当通道  $n/m$  发生读写数据不正确，或内存空满错误时，即触发此中断。
- RMT\_CHn\_TX\_THR\_EVENT\_INT：发射器每发送 `RMT_CHn_TX_LIM_REG` 的数据，即触发一次此中断。
- RMT\_CHm\_RX\_THR\_EVENT\_INT：接收器每接收 `RMT_CHm_RX_LIM_REG` 的数据，即触发一次此中断。
- RMT\_CHn\_TX\_END\_INT：当发射器停止发送信号时，即触发此中断。
- RMT\_CHm\_RX\_END\_INT：当接收器停止接收信号时，即触发此中断。
- RMT\_CHn\_TX\_LOOP\_INT：发射器处于循环发送模式时，当循环次数达到 `RMT_TX_LOOP_NUM_CHn` 的值后，会产生此中断。

## 37.4 寄存器列表

本小节的所有地址均为相对于红外遥控基地址的地址偏移量（相对地址），具体基地址请见章节 5 系统和存储器 中的表 5.3-2。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。


名称	描述	地址	访问
<b>FIFO 读/写寄存器</b>			
RMT_CH0DATA_REG	通道 0 通过 APB FIFO 进行读写操作时用到的数据寄存器	0x0000	HRO
RMT_CH1DATA_REG	通道 1 通过 APB FIFO 进行读写操作时用到的数据寄存器	0x0004	HRO
RMT_CH2DATA_REG	通道 2 通过 APB FIFO 进行读写操作时用到的数据寄存器	0x0008	HRO
RMT_CH3DATA_REG	通道 3 通过 APB FIFO 进行读写操作时用到的数据寄存器	0x000C	HRO
<b>配置寄存器</b>			
RMT_CHOCONF0_REG	通道 0 的配置寄存器 0	0x0010	varies
RMT_CH1CONF0_REG	通道 1 的配置寄存器 0	0x0014	varies
RMT_CH2CONF0_REG	通道 2 的配置寄存器 0	0x0018	R/W
RMT_CH2CONF1_REG	通道 2 的配置寄存器 1	0x001C	varies
RMT_CH3CONF0_REG	通道 3 的配置寄存器 0	0x0020	R/W
RMT_CH3CONF1_REG	通道 3 的配置寄存器 1	0x0024	varies
RMT_SYS_CONF_REG	RMT APB 配置寄存器	0x0068	R/W
RMT_REF_CNT_RST_REG	RMT 时钟分频器复位寄存器	0x0070	WT
<b>状态寄存器</b>			
RMT_CH0STATUS_REG	通道 0 的状态寄存器	0x0028	RO
RMT_CH1STATUS_REG	通道 1 的状态寄存器	0x002C	RO
RMT_CH2STATUS_REG	通道 2 的状态寄存器	0x0030	RO
RMT_CH3STATUS_REG	通道 3 的状态寄存器	0x0034	RO
<b>中断寄存器</b>			
RMT_INT_RAW_REG	原始中断状态寄存器	0x0038	R/ WTC/ SS
RMT_INT_ST_REG	屏蔽中断状态寄存器	0x003C	RO
RMT_INT_ENA_REG	中断使能寄存器	0x0040	R/W
RMT_INT_CLR_REG	中断清零寄存器	0x0044	WT
<b>载波占空比寄存器</b>			
RMT_CHOCARRIER_DUTY_REG	通道 0 的占空比配置寄存器	0x0048	R/W
RMT_CH1CARRIER_DUTY_REG	通道 1 的占空比配置寄存器	0x004C	R/W
RMT_CH2_RX_CARRIER_RM_REG	通道 2 的去载波寄存器	0x0050	R/W
RMT_CH3_RX_CARRIER_RM_REG	通道 3 的去载波寄存器	0x0054	R/W
<b>TX 事件配置寄存器</b>			
RMT_CHO_TX_LIM_REG	通道 0 的 TX 事件配置寄存器	0x0058	varies
RMT_CH1_TX_LIM_REG	通道 1 的 TX 事件配置寄存器	0x005C	varies

名称	描述	地址	访问
RMT_TX_SIM_REG	RMT TX 同步发送寄存器	0x006C	R/W
<b>RX 事件配置寄存器</b>			
RMT_CH2_RX_LIM_REG	通道 2 RX 事件配置寄存器	0x0060	R/W
RMT_CH3_RX_LIM_REG	通道 3 RX 事件配置寄存器	0x0064	R/W
<b>版本寄存器</b>			
RMT_DATE_REG	版本控制寄存器	0x00CC	R/W

## 37.5 寄存器

本小节的所有地址均为相对于红外遥控基地址的地址偏移量（相对地址），具体基地址请见章节 5 系统和存储器 中的表 5.3-2。

Register 37.1. RMT\_CH $n$ DATA\_REG ( $n$ : 0-3) (0x0000+0x4\* $n$ )



RMT\_CH $n$ DATA 通道  $n$  通过 APB FIFO 进行读写操作时用到的数据寄存器。(HRO)

Register 37.2. RMT\_CH $n$ CONF0\_REG ( $n$ : 0-1) (0x0010+0x4\* $n$ )

31	25	24	23	22	21	20	19	18	16	15	8	7	6	5	4	3	2	1	0	
0	0	0	0	0	0	0	0	1	1	1	0	0x2	0	0	0	0	0	0	0	Reset

**RMT\_TX\_START\_CH $n$**  配置是否使能通道  $n$  开始发送数据。

- 0: 无效
- 1: 使能
- (WT)

**RMT\_MEM\_RD\_RST\_CH $n$**  配置是否复位通道  $n$  通过发射器访问的 RAM 读地址。

- 0: 无效
- 1: 复位
- (WT)

**RMT\_APB\_MEM\_RST\_CH $n$**  配置是否复位通道  $n$  通过 APB FIFO 访问的读/写 RAM 地址。

- 0: 无效
- 1: 复位
- (WT)

**RMT\_TX\_CONTI\_MODE\_CH $n$**  配置是否使能通道  $n$  的持续发送模式。

- 0: 无效
- 1: 使能
- 在这种模式下，发射器从第一个数据开始发送，如果遇到结束标志，则再次发送第一个数据；如果没有遇到结束标志，发送完最后一个数据后，回卷到第一个数据再次继续发送。
- (R/W)

**RMT\_MEM\_TX\_WRAP\_EN\_CH $n$**  配置是否使能通道  $n$  的乒乓发送模式。

- 0: 无效
- 1: 使能
- 在这种模式下，如果待发送的数据长度大于该通道的 RAM Block 长度，则发射器将继续从第一个数据开始循环发送。
- (R/W)

**RMT\_IDLE\_OUT\_LV\_CH $n$**  配置通道  $n$  在空闲模式下的输出信号电平。 (R/W)

**RMT\_IDLE\_OUT\_EN\_CH $n$**  配置是否使能通道  $n$  在空闲状态下的输出模式。

- 0: 无效
- 1: 使能
- (R/W)

见下页...

Register 37.2. RMT\_CH $n$ CONF0\_REG ( $n$ : 0-1) (0x0010+0x4\* $n$ )[接上页...](#)**RMT\_TX\_STOP\_CH $n$**  配置通道  $n$  的发射器是否停止发送数据。

0: 无效

1: 停止

(R/W/SC)

**RMT\_DIV\_CNT\_CH $n$**  配置通道  $n$  的时钟分频系数。

测量单位: rmt\_sclk

(R/W)

**RMT\_MEM\_SIZE\_CH $n$**  配置通道  $n$  可用的最大 RAM Block 数量。 (R/W)**RMT\_CARRIER\_EFF\_EN\_CH $n$**  配置是否仅在发送数据状态下对输出信号载波调制。0: 配置通道  $n$  对发送数据状态和空闲状态均加载载波1: 配置通道  $n$  仅在发送数据状态下对输出信号载波调制仅在 RMT\_CARRIER\_EN\_CH $n$  为 1 时有效。

(R/W)

**RMT\_CARRIER\_EN\_CH $n$**  配置是否使能通道  $n$  对输出信号进行载波调制。

0: 不使能

1: 使能

(R/W)

**RMT\_CARRIER\_OUT\_LV\_CH $n$**  配置通道  $n$  的载波调制方式。

0: 载波加载在低电平上

1: 载波加载在高电平上

(R/W)

**RMT\_CONF\_UPDATE\_CH $n$**  通道  $n$  的同步位。 (WT)

Register 37.3. RMT\_CH $m$ CONFO\_REG ( $m$ : 2-3) (0x0008+0x8\* $m$ )

31	30	29	28	27	26	25	23	22	8	7	0
0	0	1	1	0	0	0x1		0x7fff		0x2	Reset

**RMT\_DIV\_CNT\_CH $m$**  配置通道  $m$  的时钟分频时钟。

测量单位: rmt\_sclk

(R/W)

**RMT\_IDLE\_THRES\_CH $m$**  配置接收阈值。

接收器长时间检测不到信号变化，且持续的时间大于 RMT\_IDLE\_THRES\_CH $m$  的值，则接收器停止接收过程。

测量单位: clk\_div

(R/W)

**RMT\_MEM\_SIZE\_CH $m$**  配置通道  $m$  可用的最大 RAM Block 数量。 (R/W)

**RMT\_CARRIER\_EN\_CH $m$**  配置是否使能通道  $m$  对输出信号进行载波调制和解调。

0: 不使能

1: 使能

(R/W)

**RMT\_CARRIER\_OUT\_LV\_CH $m$**  配置通道  $m$  的载波调制方式。

0: 载波加载在低电平上

1: 载波加载在高电平上

(R/W)

Register 37.4. RMT\_CH $m$ CONF1\_REG ( $m$ : 2-3) (0x000C+0x8\* $m$ )

31	(reserved)	16	15	14	13	12	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0
0xf												
0 1 0 0 0 Reset												

**RMT\_RX\_EN\_CH $m$**  配置是否使能通道  $m$  的接收器，使接收器开始接收数据。

0: 不使能

1: 使能

(R/W)

**RMT\_MEM\_WR\_RST\_CH $m$**  配置是否复位通道  $m$  通过接收器访问的 RAM 写地址。

0: 无效

1: 复位

(WT)

**RMT\_APB\_MEM\_RST\_CH $m$**  配置是否复位通道  $m$  通过 APB FIFO 访问的读/写 RAM 地址。

0: 无效

1: 复位

(WT)

**RMT\_MEM\_OWNER\_CH $m$**  配置通道  $m$  的 RAM 使用权。

0: APB 总线有权使用该通道的 RAM

1: 接收器有权使用该通道的 RAM

(R/W/SC)

**RMT\_RX\_FILTER\_EN\_CH $m$**  配置是否使能通道  $m$  的接收器滤波功能。

0: 不使能

1: 使能

(R/W)

**RMT\_RX\_FILTER\_THRES\_CH $m$**  配置是否在接收模式下，忽略宽度小于

RMT\_RX\_FILTER\_THRES\_CH $m$  个 rmt\_sclk 周期的输入脉冲。

0: 无效

1: 忽略

(R/W)

**RMT\_MEM\_RX\_WRAP\_EN\_CH $m$**  配置是否使能通道  $m$  的乒乓接收模式。

0: 不使能

1: 使能

在这种模式下，如果待接收的数据长度大于该通道的 RAM Block 长度，则接收器将继续把接收数据存入 RAM 的第一个地址，依次循环。

(R/W)

**RMT\_CONF\_UPDATE\_CH $m$**  通道  $m$  的同步位。(WT)

## Register 37.5. RMT\_SYS\_CONF\_REG (0x0068)

RMT_CLK_EN	(reserved)	RMT_APB_FIFO_MASK	RMT_MEM_FORCE_PU	RMT_MEM_FORCE_PD	RMT_CLK_FORCE_ON										
31 0	30 0	27 0	26 1	25 0x1	24 0x0	23 0x0	18 0x0	17 0x0	12 0x1	11 0x0	4 0	3 0	2 0	1 0	0 Reset

**RMT\_APB\_FIFO\_MASK** 配置 RAM 的访问模式。

0: 通过 FIFO 访问 RAM

1: 直接访问 RAM

(R/W)

**RMT\_MEM\_CLK\_FORCE\_ON** 配置是否使能 RMT 的 RAM 时钟。

0: 不使能

1: 使能

(R/W)

**RMT\_MEM\_FORCE\_PD** 配置是否关闭 RMT RAM。

0: 无效

1: 关闭

(R/W)

**RMT\_MEM\_FORCE\_PU** 配置是否禁用 RMT RAM 的 Light-sleep 低功耗模式。

0: RMT 处于 Light-sleep 模式时, 关闭 RMT RAM

1: 禁用 RMT RAM 的 Light-sleep 低功耗模式

(R/W)

**RMT\_CLK\_EN** 配置是否使能 RMT 寄存器的时钟门控。

0: 关闭寄存器的驱动时钟

1: 打开寄存器的驱动时钟

(R/W)

## Register 37.6. RMT\_REF\_CNT\_RST\_REG (0x0070)

					RMT_REF_CNT_RST_CH0	RMT_REF_CNT_RST_CH1	RMT_REF_CNT_RST_CH2	RMT_REF_CNT_RST_CH3		
					4	3	2	1	0	Reset
31	0	0	0	0	0	0	0	0	0	0

(reserved)

**RMT\_REF\_CNT\_RST\_CH $n$**  配置是否复位通道  $n$  的时钟分频器。

0: 无效

1: 复位

(WT)

**RMT\_REF\_CNT\_RST\_CH $m$**  配置是否复位通道  $m$  的时钟分频器。

0: 无效

1: 复位

(WT)

Register 37.7. RMT\_CH $n$ STATUS\_REG ( $n$ : 0-1) (0x0028+0x4\* $n$ )

The diagram shows the bit field layout of the register. The register is 32 bits wide, with bit 31 being the most significant and bit 0 being the least significant. The bit fields are:

- RMT\_APB\_MEM\_RADDR\_CH $n$** : Bits 24 to 21.
- RMT\_APB\_MEM\_WR\_ERR\_CH $n$** : Bit 20.
- RMT\_APB\_MEM\_EMPTY\_CH $n$** : Bit 19.
- RMT\_APB\_MEM\_RD\_ERR\_CH $n$** : Bit 18.
- RMT\_APB\_MEM\_WADDR\_CH $n$** : Bits 12 to 11.
- RMT\_STATE\_CH $n$** : Bit 9.
- RMT\_MEM\_RADDR\_EX\_CH $n$** : Bit 8.
- Reset**: Bit 0.

31	24	23	22	21	20	12	11	9	8	0
0x0	0	0	0		0		0		0	Reset

**RMT\_MEM\_RADDR\_EX\_CH $n$**  表示通道  $n$  发射器使用 RAM 时的地址偏移量。 (RO)

**RMT\_STATE\_CH $n$**  表示通道  $n$  的 FSM 状态。 (RO)

**RMT\_APB\_MEM\_WADDR\_CH $n$**  表示 RMT 使用 APB 总线访问 RAM 时的地址偏移量。 (RO)

**RMT\_APB\_MEM\_RD\_ERR\_CH $n$**  表示 RMT 使用 APB 总线进行读 RAM 操作时，偏移地址是否溢出 RAM Block。

0: 未溢出

1: 溢出

(RO)

**RMT\_MEM\_EMPTY\_CH $n$**  表示是否发送的数据长度是否溢出 RAM Block，且乒乓模式未启用。

0: 未溢出

1: 溢出

(RO)

**RMT\_APB\_MEM\_WR\_ERR\_CH $n$**  表示 RMT 使用 APB 总线进行写 RAM 操作时，偏移地址是否溢出 RAM Block。

0: 未溢出

1: 溢出

(RO)

**RMT\_APB\_MEM\_RADDR\_CH $n$**  表示 RMT 使用 APB 总线读 RAM 时的地址偏移量。 (RO)

Register 37.8. RMT\_CH $m$ STATUS\_REG ( $m$ : 2-3) (0x0028+0x4\* $m$ )

31	28	27	26	25	24	22	21	20		12	11	9	8	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

RMT\_MEM\_WADDR\_EX\_CH $m$  表示通道  $m$  接收器使用 RAM 时的地址偏移量。 (RO)

RMT\_APB\_MEM\_RADDR\_CH $m$  表示 RMT 使用 APB 总线访问 RAM 时的地址偏移量。 (RO)

RMT\_STATE\_CH $m$  表示通道  $m$  的 FSM 状态。 (RO)

RMT\_MEM\_OWNER\_ERR\_CH $m$  表示 RAM Block 使用权是否发生错误。

0: 无错误

1: 发生错误

(RO)

RMT\_MEM\_FULL\_CH $m$  表示接收器接收的数据长度是否溢出 RAM Block。

0: 未溢出

1: 溢出

(RO)

RMT\_APB\_MEM\_RD\_ERR\_CH $m$  表示 RMT 使用 APB 总线执行 RAM 读操作时，偏移地址是否溢出 RAM Block。

0: 未溢出

1: 溢出

(RO)

## Register 37.9. RMT\_INT\_RAW\_REG (0x0038)

(reserved)	31	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	Reset
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	RMT_CH1_RX_LOOP_INT_RAW RMT_CH0_RX_LOOP_INT_RAW RMT_CH3_RX_THR_EVENT_INT_RAW RMT_CH2_RX_THR_EVENT_INT_RAW RMT_CH1_RX_THR_EVENT_INT_RAW RMT_CH0_RX_THR_EVENT_INT_RAW RMT_CH3_ERR_INT_RAW RMT_CH2_ERR_INT_RAW RMT_CH1_ERR_INT_RAW RMT_CH3_RX_END_INT_RAW RMT_CH2_RX_END_INT_RAW RMT_CH1_RX_END_INT_RAW RMT_CH0_RX_END_INT_RAW																

**RMT\_CH $n$ \_TX\_END\_INT\_RAW** RMT\_CH $n$ \_TX\_END\_INT 的原始中断状态。发送完成时触发。(R/WTC/SS)

**RMT\_CH $m$ \_RX\_END\_INT\_RAW** RMT\_CH $m$ \_RX\_END\_INT 的原始中断状态。接收完成时触发。(R/WTC/SS)

**RMT\_CH $n/m$ \_ERR\_INT\_RAW** RMT\_CH $n/m$ \_ERR\_INT 的原始中断状态。发生错误时触发。(R/WTC/SS)

**RMT\_CH $n$ \_TX THR\_EVENT\_INT\_RAW** RMT\_CH $n$ \_TX\_THR\_EVENT\_INT 的原始中断状态。发送器发送多于配置值时触发。(R/WTC/SS)

**RMT\_CH $m$ \_RX\_THR\_EVENT\_INT\_RAW** RMT\_CH $m$ \_RX\_THR\_EVENT\_INT 的原始中断状态。接收器接收多于配置值时触发。(R/WTC/SS)

**RMT\_CH $n$ \_TX\_LOOP\_INT\_RAW** RMT\_CH $n$ \_TX\_LOOP\_INT 的原始中断状态。循环计数次数到达配置阈值时触发。(R/WTC/SS)

## Register 37.10. RMT\_INT\_ST\_REG (0x003C)

(reserved)															Reset	
31	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

RMT\_CH $n$ \_TX-END\_INT\_ST RMT\_CH $n$ \_TX-END\_INT 的屏蔽中断状态。 (RO)

RMT\_CH $m$ \_RX-END\_INT\_ST RMT\_CH $m$ \_RX-END\_INT 的屏蔽中断状态。 (RO)

RMT\_CH $n/m$ \_ERR\_INT\_ST RMT\_CH $n/m$ \_ERR\_INT 的屏蔽中断状态。 (RO)

RMT\_CH $n$ \_TX\_THR\_EVENT\_INT\_ST RMT\_CH $n$ \_TX\_THR\_EVENT\_INT 的屏蔽中断状态。 (RO)

RMT\_CH $m$ \_RX\_THR\_EVENT\_INT\_ST RMT\_CH $m$ \_RX\_THR\_EVENT\_INT 的屏蔽中断状态。 (RO)

RMT\_CH $n$ \_TX\_LOOP\_INT\_ST RMT\_CH $n$ \_TX\_LOOP\_INT 的屏蔽中断状态。 (RO)

## Register 37.11. RMT\_INT\_ENA\_REG (0x0040)

(reserved)															Reset	
31	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

RMT\_CH $n$ \_TX-END\_INT\_ENA 写 1 使能 RMT\_CH $n$ \_TX-END\_INT。 (R/W)

RMT\_CH $m$ \_RX-END\_INT\_ENA 写 1 使能 RMT\_CH $m$ \_RX-END\_INT。 (R/W)

RMT\_CH $n/m$ \_ERR\_INT\_ENA 写 1 使能 RMT\_CH $n/m$ \_ERR\_INT。 (R/W)

RMT\_CH $n$ \_TX\_THR\_EVENT\_INT\_ENA 写 1 使能 RMT\_CH $n$ \_TX\_THR\_EVENT\_INT。 (R/W)

RMT\_CH $m$ \_RX\_THR\_EVENT\_INT\_ENA 写 1 使能 RMT\_CH $m$ \_RX\_THR\_EVENT\_INT。 (R/W)

RMT\_CH $n$ \_TX\_LOOP\_INT\_ENA 写 1 使能 RMT\_CH $n$ \_TX\_LOOP\_INT。 (R/W)

## Register 37.12. RMT\_INT\_CLR\_REG (0x0044)

The diagram shows the bit field mapping for Register 37.12. RMT\_INT\_CLR\_REG. The bits are numbered from 31 down to 0. Bit 31 is labeled '(reserved)'. Bits 14 to 0 are labeled with interrupt clearing functions: RMT\_CH1\_TX\_LOOP\_INT\_CLR, RMT\_CHO\_TX\_LOOP\_INT\_CLR, RMT\_CH3\_RX\_THR\_EVENT\_INT\_CLR, RMT\_CH2\_RX\_THR\_EVENT\_INT\_CLR, RMT\_CH1\_RX\_THR\_EVENT\_INT\_CLR, RMT\_CHO\_RX\_THR\_EVENT\_INT\_CLR, RMT\_CH3\_ERR\_INT\_CLR, RMT\_CH2\_ERR\_INT\_CLR, RMT\_CH1\_ERR\_INT\_CLR, RMT\_CH3\_RX\_END\_INT\_CLR, RMT\_CH2\_RX\_END\_INT\_CLR, RMT\_CH1\_RX\_END\_INT\_CLR, and RMT\_CHO\_RX\_END\_INT\_CLR. Bit 0 is labeled 'Reset'.

31	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	

RMT\_CH $n$ \_TX-END\_INT\_CLR 写 1 清除 RMT\_CH $n$ \_TX-END\_INT。 (WT)

RMT\_CH $m$ \_RX-END\_INT\_CLR 写 1 清除 RMT\_CH $m$ \_RX-END\_INT。 (WT)

RMT\_CH $n/m$ \_ERR\_INT\_CLR 写 1 清除 RMT\_CH $n/m$ \_ERR\_INT。 (WT)

RMT\_CH $n$ \_TX\_THR\_EVENT\_INT\_CLR 写 1 清除 RMT\_CH $n$ \_TX\_THR\_EVENT\_INT。 (WT)

RMT\_CH $m$ \_RX\_THR\_EVENT\_INT\_CLR 写 1 清除 RMT\_CH $m$ \_RX\_THR\_EVENT\_INT。 (WT)

RMT\_CH $n$ \_TX\_LOOP\_INT\_CLR 写 1 清除 RMT\_CH $n$ \_TX\_LOOP\_INT。 (WT)

Register 37.13. RMT\_CH $n$ CARRIER\_DUTY\_REG ( $n$ : 0-1) (0x0048+0x4\* $n$ )

The diagram shows the bit field mapping for Register 37.13. RMT\_CH $n$ CARRIER\_DUTY\_REG. The bits are numbered from 16 down to 0. Bit 16 is labeled 'RMT\_CARRIER\_HIGH\_CH $n$ '. Bits 15 to 0 are labeled 'RMT\_CARRIER\_LOW\_CH $n$ '. Bit 0 is labeled 'Reset'.

31	16	15	0
0x40		0x40	0

RMT\_CARRIER\_LOW\_CH $n$  配置通道  $n$  载波的低电平时钟周期。

测量单位: rmt\_sclk

(R/W)

RMT\_CARRIER\_HIGH\_CH $n$  配置通道  $n$  载波的高电平时钟周期。

测量单位: rmt\_sclk

(R/W)

Register 3714. RMT\_CH $m$ \_RX\_CARRIER\_RM\_REG ( $m$ : 2-3) (0x0048+0x4\* $m$ )

		RMT_CARRIER_HIGH_THRES_CH $m$		RMT_CARRIER_LOW_THRES_CH $m$	
31		16	15	0	
0x00				0x00	Reset

**RMT\_CARRIER\_LOW\_THRES\_CH $m$**  配置载波调制模式下通道  $m$  的低电平周期。

载波调制模式下，通道  $m$  低电平周期为  $\text{RMT\_CARRIER\_LOW\_THRES\_CH}_m + 1$ 。

测量单位: clk\_div  
(R/W)

**RMT\_CARRIER\_HIGH\_THRES\_CH $m$**  配置载波调制模式下通道  $m$  的高电平周期。

载波调制模式下，通道  $m$  高电平周期为  $\text{RMT\_CARRIER\_HIGH\_THRES\_CH}_m + 1$ 。

测量单位: clk\_div  
(R/W)

Register 37.15. RMT\_CH $n$ \_TX\_LIM\_REG ( $n$ : 0-1) (0x0058+0x4\* $n$ )

31	22	21	20	19	18	9	8	0
0	0	0	0	0	0	0	0	0x80

Reset

**RMT\_TX\_LIM\_CH $n$**  配置通道  $n$  发送脉冲编码数量的上限值。 (R/W)

**RMT\_TX\_LOOP\_NUM\_CH $n$**  配置持续发送模式下最大循环发送次数。 (R/W)

**RMT\_TX\_LOOP\_CNT\_EN\_CH $n$**  配置是否使能循环次数计数。

- 0: 无效
  - 1: 使能
- (R/W)

**RMT\_LOOP\_COUNT\_RESET\_CH $n$**  配置是否重置持续发送模式下的循环计数器。

- 0: 无效
  - 1: 重置
- (WT)

**RMT\_LOOP\_STOP\_EN\_CH $n$**  配置是否在通道  $n$  的循环计数器记到循环数后使能循环发送停止功能。

- 0: 无效
  - 1: 使能
- (R/W)

## Register 37.16. RMT\_TX\_SIM\_REG (0x006C)

31	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0x00

Reset

**RMT\_TX\_SIM\_CH $n$**  配置是否使能通道  $n$  与其它启用的通道同步开始发送数据。

- 0: 不使能
  - 1: 使能
- (R/W)

**RMT\_TX\_SIM\_EN** 配置是否使能多个通道开始同步发送数据。

- 0: 不使能
  - 1: 使能
- (R/W)

Register 37.17. RMT\_CH $m$ \_RX\_LIM\_REG ( $m$ : 2-3) (0x0058+0x4\* $m$ )

(reserved)																RMT_CH $m$ _RX_LIM_REG			
31																9	8	0	
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0																0x80	Reset		

RMT\_CH $m$ \_RX\_LIM\_REG 配置通道  $m$  最大可接收的脉冲编码数量。 (R/W)

## Register 37.18. RMT\_DATE\_REG (0x00CC)

(reserved)																RMT_DATE			
31																28	27	0	
0 0 0 0																0x2006231	Reset		

RMT\_DATE 版本控制寄存器。 (R/W)

# 第 38 章

## 并行 IO 控制器 (PARL\_IO)

### 38.1 概况

ESP32-C6 包含一个并行 IO 控制器 (PARLIO)，支持通过 GDMA 在并行总线上实现外部设备和内部存储器之间的数据通信。它由 TX 和 RX 两个子模块组成，分别作为发送器和接收器。PARLIO 支持全双工通信。

鉴于 IO 数据的灵活性，PARLIO 可用作通用接口，连接各种外围设备。例如可以把 SPI 作为主机，PARLIO 作为从机，实现点对点传输。详细的应用实例，请参考小节 38.7。

### 38.2 术语

为了更好地说明 PARLIO 的功能，本章使用了以下术语。

<b>RX 模块</b>	PARLIO 子模块，从外部并行总线接收数据并将其存储在内部存储器中。
<b>TX 模块</b>	PARLIO 子模块，将数据从内部存储器传输到外部并行总线上。
<b>RXD</b>	从 RX 模块的 IO 接口接收的并行数据。
<b>TXD</b>	从 TX 模块 IO 接口发送的并行数据。
<b>帧</b>	传输数据的单位，从设置 START 信号时起，到收到 EOF 信号止。
<b>自由运行时钟</b>	持续翻转的时钟。若非自由运行时钟，则时钟只在收到有效数据的期间翻转，其余时间停止翻转。
<b>GDMA SUC EOF</b>	GDMA 帧传输成功结束的信号。GDMA 接收到此信号时，触发一个 GDMA 中断，表明当前帧正确，且数据接收结束。
<b>GDMA ERR EOF</b>	GDMA 帧传输错误结束的信号。GDMA 接收到此信号时，触发一个 GDMA 中断，表明当前帧错误，且数据接收结束。
<b>CDC</b>	跨时钟域处理 (Clock Domain Crossing)。

### 38.3 特性

PARLIO 模块具备以下特性：

- 支持多种时钟源可选：
  - 包括外部 IO 时钟 PAD\_CLK、内部系统时钟 XTAL\_CLK、PLL\_F240M\_CLK 和 RC\_FAST\_CLK
  - 支持最大时钟频率 40 MHz
  - 支持对时钟频率进行整数分频
- 支持传输数据总线位宽配置为 1/2/4/8/16 位
- 支持 16 位半双工传输和 8 位全双工传输

- 在 1/2/4 位模式下，支持在一个字节范围内对比特数据重新排序
- 包含用于接收 IO 并行数据的 RX 子模块：
  - 支持 RX 子模块输入时钟取反
  - 支持多种接收模式
  - 支持 GDMA SUC EOF 信号生成模式可配置
  - 支持外部使能信号的 IO 管脚可配置
- 包含用于发送 IO 并行数据的 TX 子模块：
  - 支持 TX 子模块输出时钟取反
  - 支持有效信号输出
  - 支持总线空闲时数值可配置

## 38.4 系统架构




图 38.4-1. PARLIO 系统框图

图 38.4-1 展示了 PARLIO 的系统内部架构。除了 RX 模块和 TX 模块外，PARLIO 还包括一组状态配置寄存器。

RX 模块将 RxD 转换为异步 FIFO 接口，异步 FIFO 将 RxD 同步到 AHB 时钟域，最后 RxD 被转换为标准的 GDMA 接口，并被传输到内部存储器。

TX 模块通过 GDMA 从内部存储器获取数据，并将 GDMA 接口转换为异步 FIFO 接口。异步 FIFO 将数据同步到 TX Core 时钟域，最后将其转换为 TXD，用于并行 IO 总线输出。

## 38.5 功能描述

### 38.5.1 时钟生成器

PARLIO 模块有四个输入时钟域，即 RX Core、TX Core、AHB 和 APB。

状态配置寄存器组位于 APB 时钟域内。

GDMA 接口逻辑位于 AHB 时钟域内。

RX Core 和 TX Core 时钟域各有四个时钟源可供选择，分别为内部系统时钟源 XTAL\_CLK、RC\_FAST\_CLK、PLL\_F240M\_CLK 和外部时钟源 (PAD\_CLK\_RX/TX)，如图 38.5-1 所示。配置 PCR\_PARL\_CLK\_RX\_SEL 和 PCR\_PARL\_CLK\_TX\_SEL 选择时钟源，配置 PCR\_PARL\_CLK\_RX\_DIV\_NUM 和 PCR\_PARL\_CLK\_TX\_DIV\_NUM 对时钟进行分频，分频系数最大可配置为  $(2^{16} - 1)$ 。

RX 模块支持对输入时钟进行取反。TX 模块的工作时钟可以输出到 IO，并在输出前支持对输出时钟进行取反。




图 38.5-1. PARLIO 时钟生成

### 38.5.2 时钟复位使用限制

由于 PARLIO 模块的通用性，其 PAD 时钟可能来自不同的主机（外部设备或内部时钟源），这些时钟可能是自由运行时钟，也可能不是。如果外部运行时钟不是自由运行时钟，PARLIO 内部的一些控制信号将无法进行跨时钟域处理，因此对操作过程会有一定限制。

1. 异步 FIFO 复位时，需要两个时钟周期才能从 AHB 时钟域同步到 Core 时钟域。因此如果需要在使用非自由运行的时钟时复位 AHB 时钟域，需保证提前两个时钟周期进行复位同步。具体的操作步骤为：
  - **场景一：**当前帧传输基于自由运行时钟，下一帧传输不是基于自由运行时钟。  
**具体操作：**用户可以在切换到非自由运行时钟之前复位下一帧传输，并在复位完成后配置时钟切换。

- **场景二：**当前帧传输不是基于自由运行时钟，下一帧传输基于自由运行时钟。

**具体操作：**此时只需确保在复位和正式开始传输期间有两个时钟周期的间隔。

- **场景三：**当前帧传输不是基于自由运行时钟，下一帧传输也不是基于自由运行时钟。

**具体操作：**如需复位下一帧传输，用户需要先切换到内部的自由运行时钟，复位完成后再切换回实际时钟。

2. 由于非自由运行时钟造成的限制，`PARL_IO_RX_START` 和 `PARL_IO_TX_START` 无法进行跨时钟域处理，所以在操作时必须等到 `PARL_IO_RX_START` 和 `PARL_IO_TX_START` 稳定后再开始数据传输，否则可能会发生亚稳态的问题。

RX 模块中的具体操作步骤为：

- 清除 `PCR_PARL_CLK_RX_EN` 关闭 RX Core 时钟域；
- 向 `PARL_IO_RX_START` 写 1；
- 置位 `PCR_PARL_CLK_RX_EN` 打开 RX Core 时钟域；
- 操作外部设备，使其开始发送数据；
- 清除 `PCR_PARL_CLK_RX_EN` 关闭 RX Core 时钟域；
- 向 `PARL_IO_TX_START` 写 0。

TX 模块中的具体操作步骤为：

- 清除 `PCR_PARL_CLK_TX_EN` 关闭 TX Core 时钟域；
- 向 `PARL_IO_TX_START` 写 1；
- 置位 `PCR_PARL_CLK_TX_EN` 打开 TX Core 时钟域；
- 操作外部设备，使其开始接收数据；
- 清除 `PCR_PARL_CLK_TX_EN` 关闭 TX Core 时钟域；
- 向 `PARL_IO_TX_START` 写 0。

3. 复位需遵循以下要求：

- 芯片启动时，时钟复位应遵循以下顺序：
  - 首先复位 APB 时钟域；
  - 其次复位 AHB 时钟域；
  - 最后复位 Core 时钟域。
- 帧间传输需要复位 Core 时钟域和异步 FIFO。

### 38.5.3 主从机模式

TX 模块支持主从机模式，而 RX 模块只支持从机模式。

当 TX 模块作为主机时，必须将时钟源设置为内部自由运行时钟。TX 模块在时钟的上升沿驱动 TXD。

当 TX 模块作为从机时，有以下三种情况：

- **场景一：**主机发送的时钟为自由运行时钟。

**要求：**此时对主机的驱动时钟采集边沿没有要求。

- **场景二：** 主机发送的时钟非自由运行时钟，且其时钟波形如图 38.5-2 所示。

**要求：** 此时主机需要在下降沿时采集。




图 38.5-2. 主机时钟正向波形

- **场景三：** 主机发送的时钟非自由运行时钟，且其时钟波形如图 38.5-3 所示。

**要求：** 此时主机在输出前需要对原时钟进行取反，将其转换成图 38.5-2 所示的波形。




图 38.5-3. 主机时钟负向波形

RX 模块只能作为从机，可能出现以下三种情况：

- **场景一：** 主机发送的时钟是自由运行时钟。

**要求：** 此时对主机的驱动时钟采集边沿没有要求，采集的有效数据以外部使能信号为准。

- **场景二：** 主机发送的时钟非自由运行时钟，且其时钟波形如图 38.5-2 所示。

**要求：** 此时，主机需在上升沿驱动数据，而 RX 模块需在下降沿采集数据（即对主时钟进行翻转）。

- **场景三：** 主机发送的时钟非自由运行时钟，且其时钟波形如图 38.5-3 所示。

**要求：** 此时，主机需在下降沿驱动数据，而 RX 模块需在上升沿采集数据（即使用原始主时钟）。

## 38.5.4 RX 模块接收模式

PARLIO 的 RX 模块有 15 种接收模式，可根据使能信号规格分为三大类：

- 电平使能模式：接收的数据由外部信号电平使能；
- 脉冲使能模式：接收的数据由外部信号脉冲使能；
- 软件使能模式：数据接收的使能信号可由用户直接配置。

### 38.5.4.1 电平使能模式

根据外部使能信号的有效电平，电平使能模式可分为两种子模式，如图 38.5-4 所示。

在这两种子模式下，外部使能信号的有效电平必须与有效数据对齐。由于外部电平使能信号需要占用一个 IO 管脚，RXD 可用的 IO 管脚最多为 15 个。



Mode	Sub-mode	Description
<i>LEVEL_ENABLE</i>	sub-mode 1	<i>signal level high</i>
		
	sub-mode 2	<i>signal level low</i>
		

图 38.5-4. RX 模块电平使能子模式

### 38.5.4.2 脉冲使能模式

根据脉冲有效电平及其与有效数据的对应性，脉冲使能模式可分为 12 种子模式，详细分类可参见图 38.5-5。

子模式 1 ~ 8 都包含起始脉冲和结束脉冲，不同之处在于起始脉冲和结束脉冲是否与有效数据对齐。

子模式 9 ~ 12 只包含起始脉冲，通过配置 `PARL_IO_RX_DATA_BYTELEN` 可表示有效数据传输结束。

由于外部脉冲使能信号需要占用一个 IO 管脚，RXD 可用的 IO 管脚最多为 15 个。但在子模式 4、8、10、12 下，数据在脉冲的第一个边沿前和最后一个边沿后被认为有效，可以实现使能信号的 IO 管脚与数据 IO 管脚的复用，此时 RXD 可使用 16 个 IO 管脚。













Mode	Sub-mode	Description
PULSE_ENABLE	sub-mode 1	<i>pulse start(data bit include) &amp; pulse end(data bit include)</i> 
	sub-mode 2	<i>pulse start(data bit include) &amp; pulse end(data bit exclude)</i> 
	sub-mode 3	<i>pulse start(data bit exclude) &amp; pulse end(data bit include)</i> 
	sub-mode 4	<i>pulse start(data bit exclude) &amp; pulse end(data bit exclude)</i> 
	sub-mode 5	<i>pulse start(data bit include) &amp; pulse end(data bit include)</i> 
	sub-mode 6	<i>pulse start(data bit include) &amp; pulse end(data bit exclude)</i> 
	sub-mode 7	<i>pulse start(data bit exclude) &amp; pulse end(data bit include)</i> 
	sub-mode 8	<i>pulse start(data bit exclude) &amp; pulse end(data bit exclude)</i> 
	sub-mode 9	<i>pulse start(data bit include) &amp; length end</i> 
	sub-mode 10	<i>pulse start(data bit exclude) &amp; length end</i> 
	sub-mode 11	<i>pulse start(data bit include) &amp; length end</i> 
	sub-mode 12	<i>pulse start(data bit exclude) &amp; length end</i> 

图 38.5-5. RX 模块脉冲使能子模式

### 38.5.4.3 软件使能模式

软件使能模式下的使能信号由内部配置寄存器决定。用户切换到此模式时，只有同时写 1 到 `PARL_IO_RX_SW_EN` 和 `PARL_IO_RX_START`，才能开始接收数据。

由于使能信号不占用接口 IO 管脚，RXD 在接口上的最大可用 IO 管脚数量为 16。由于时钟域不同，使能信号无法与有效数据对齐，因此只能通过有效时钟沿来判定有效数据。此时，RX Core 时钟需要与有效数据一一对应。


Mode	Sub-mode	Description
<b>SW_ENABLE</b>	/	/
		

图 38.5-6. RX 模块软件使能子模式

### 38.5.5 RX 模块 GDMA SUC EOF 信号生成

RX 模块产生一个 GDMA SUC EOF 信号，表示当前帧传输结束，并将其发送到 GDMA 接口。GDMA SUC EOF 信号可由外部使能信号或内部配置字节长度产生。

- 当 GDMA SUC EOF 信号由内部配置的字节长度生成时，接收模式的选择不受限制。但在这种情况下必须配置 `PARL_IO_RX_DATA_BYTELEN`。如果 `PARL_IO_RX_DATA_BYTELEN` 的配置值小于实际接收的数据，将提前触发 GDMA SUC EOF。此时 RX 模块停止从 FIFO 读取数据，但 FIFO 会继续接收外部数据，直到 `RX_FIFO_WFULL_INTR` 中断被触发。
- 当 GDMA SUC EOF 信号由外部使能信号产生时，只可选择脉冲使能模式的子模式 1、3、5 和 7。在这种模式下，传输不受 `PARL_IO_RX_DATA_BYTELEN` 值的影响，并且传输帧的数据长度不受限制。

### 38.5.6 RX 模块超时

RX 模块支持接收超时功能。当超时被触发时，产生一个 GDMA ERR EOF 信号，并发送至 GDMA 接口以表示结束数据接收。配置 `PARL_IO_RX_TIMEOUT_THRESHOLD` 可设置超时阈值。

默认情况下启用超时功能，用户也可以选择禁用该功能。超时阈值的配置上限为 AHB 时钟域的  $(2^{16} - 1)$  周期，下限取决于 AHB 时钟域和 RX Core 时钟域之间的相对频率关系。建议将 `PARL_IO_RX_TIMEOUT_THRESHOLD` 设置为较大的数值，以避免生成非期望的 GDMA ERR EOF 信号。

### 38.5.7 TX 模块有效信号输出

TX 模块可生成与 TXD 对齐的有效信号，可通过配置 `PARL_IO_TX_HW_VALID_EN` 选择是否将其输出到 TXD。有效信号的极性固定为高电平有效。

默认情况下禁用有效输出功能。若启用该功能，输出的有效信号将占据 TXD 的最高有效位，即无论原始值为多少，TXD 的第 15 位将维持在高电平，并作为有效信号输出。然而，有效信号管脚并不影响总线宽度的配置。例如，如果用户将数据总线宽度配置为 1 位，即数据管脚为 TXD[0]，此时用户仍然可以启用有效输出功能，将 TXD[15] 固定为有效信号输出管脚。

### 38.5.8 TX 模块总线空闲值

TX 模块不传输数据时被认为保持在空闲状态。TX 模块支持总线空闲值可配置。

总线空闲值默认为 0x0，最大可配置值为 0xFFFF。注意，应避免配置的空闲值与其他已开启的功能产生冲突，例如当使用 TXD 的最高有效位作为有效信号时，应避免将空闲值的最高有效位配置为 1。

### 38.5.9 单帧数据传输

RX/TX 模块以字节为单位进行传输，即单帧至少传输 1 个字节的数据。

当 RX 模块通过字节长度生成 GDMA EOF 信号时，单帧传输的最大长度是  $(2^{16} - 1)$  字节。当 RX 模块通过外部设备的使能信号产生 GDMA EOF 信号时，单帧传输的字节数没有限制。

TX 模块仅通过字节长度生成 GDMA EOF 信号，因此单帧传输的最大长度为  $(2^{16} - 1)$  字节。

当配置的数据总线宽度为 16 位时，字节长度必须配置为 2 字节的倍数。

通常情况下，PARLIO 可以进行全双工传输，但如果处于 16 位总线宽度模式，由于 IO 数量限制，PARAIO 只能进行半双工传输。

### 38.5.10 字节范围内数据重排

一个字节范围内的数据顺序可以重新排序。以 RX 模块为例，当配置总线位宽为 2 比特时，数据在被写入 RX FIFO 之前需要被打包成一个字节。

假设原始的比特数据排列顺序为：

`{ { b_0, b_1 }, { b_2, b_3 }, { b_4, b_5 }, { b_6, b_7 } }`

则启用该功能后，数据顺序将更改为：

`{ { b_6, b_7 }, { b_4, b_5 }, { b_2, b_3 }, { b_0, b_1 } }`

## 38.6 配置流程

### 38.6.1 数据接收操作流程

本节介绍 RX 模块接收数据的配置流程。参照以下流程，从连接到外部设备的 IO 管脚接收并行数据，并存储在内部存储器中。关于 RX 模块时钟和复位的详细操作限制，请参考小节 38.5.2。

1. 复位 RX 模块。具体复位方法与顺序，请参考小节 38.5.2。
2. 置位 `PARL_IO_RX_FIFO_WFULL_INT_CLR` 和 `PARL_IO_RX_FIFO_WFULL_INT_ENA`。
3. 选择 RXD IO 管脚。如果用户使用 PAD 时钟，则也需配置时钟 IO 管脚。
4. 配置 PCR 寄存器，选择时钟源并对时钟进行分频。
5. 关闭 RX 模块 Core 时钟域的时钟。
6. 按照小节 38.3 和 38.5 中的描述，选择所需接收模式并启用相关功能。
7. 配置 GDMA 接收链表。
8. 置位 `PARL_IO_RX_REG_UPDATE`，同步寄存器信号。
9. 置位 `PARL_IO_RX_START`。
10. 打开 RX 模块 Core 时钟域的时钟。
11. 操作外部设备，使其发送数据。
12. 轮询 GDMA SUC EOF 中断信号。
13. 清除 GDMA SUC EOF 中断信号。
14. 关闭 RX 模块 Core 时钟域的时钟。
15. 清除 `PARL_IO_RX_START`。

## 38.6.2 数据发送操作流程

本节介绍 TX 模块发送数据的编程流程。参照以下流程，将内部存储器中的并行数据传输到与外部设备相连的 IO 管脚。关于 TX 模块时钟和复位的详细操作限制，请参考小节 38.5.2。

1. 复位 TX 模块。具体复位方法与顺序，请参考小节 38.5.2。
2. 依次置位 `PARL_IO_TX_FIFO_REMPTY_INT_CLR`、`PARL_IO_TX_EOF_INT_CLR`、  
`PARL_IO_TX_FIFO_REMPTY_INT_ENA` 和 `PARL_IO_TX_EOF_INT_ENA`。
3. 选择 TXD IO 管脚。如果用户使用 PAD 时钟，则也需配置时钟 IO 管脚。
4. 配置 PCR 寄存器，选择时钟源并对时钟进行分频。
5. 关闭 TX 模块 Core 时钟域的时钟。
6. 按照小节 38.5 中的描述，选择开启所需功能。
7. 配置 GDMA 发送链表。
8. 轮询 `PARL_IO_TX_READY`。
9. 置位 `PARL_IO_TX_START`。
10. 打开 TX 模块 Core 时钟域的时钟。
11. 操作外部设备，使其接收数据。
12. 轮询 `PARL_IO_TX_EOF_INT_ST` 中断信号。
13. 置位 `PARL_IO_TX_EOF_INT_CLR` 中断信号。
14. 关闭 TX 模块 Core 时钟域的时钟。
15. 清除 `PARL_IO_TX_START`。

## 38.7 应用示例

本节介绍 PARLIO 模块的应用示例及其具体操作过程。示例中使用的外围设备都来自 ESP 系列芯片，这些外设均可以和 PARLIO 模块组成完整的数据通路。

### 说明:

示例中所构建的数据通路可能不是最佳方案，例如，在实际应用中，用户可使用两颗相同 ESP 芯片上的 SPI 外设来完成点对点传输，而无需使用 PARLIO。但本小节中的示例在一定程度上证明了 PARLIO 接口的灵活性。

## 38.7.1 与 SPI 进行数据传输

在本示例中，外部 SPI 作为主机发送数据，PARLIO RX 模块作为从机接收数据，与此同时，PARLIO TX 模块作为主机发送数据，外部 SPI 作为从机接收数据，从而实现点对点串行数据传输。

- 实现 SPI 发送、PARLIO 接收，请参考以下操作过程：
  - 配置 SPI 时钟。
  - 将 SPI 配置为主机。

- 配置信号管脚，将 FSPICLK 管脚连接至 PAD\_CLK\_RX，FSPICSO 管脚连接至 RXD[16]，FSPID 管脚连接至 RXD[0]。
  - 将发送的数据写入 SPI 缓冲器中，并配置发送数据的位长。
  - 置位 SPI\_UPDATE，更新配置的寄存器值。
  - 复位 PARLIO RX 模块。
  - 配置 PARLIO RX 模块时钟。
  - 关闭 PARLIO RX 模块 Core 时钟域。
  - 将 PARLIO 接收模式配置为电平使能模式的子模式 1，配置 RX 模块数据总线宽度为 1 位，然后根据 SPI 的发送数据长度配置 PARL\_IO\_RX\_DATA\_BYTELEN，最后置位 PARL\_IO\_RX\_REG\_UPDATE。
  - 配置 PARLIO GDMA 接收链表。
  - 置位 PARL\_IO\_RX\_START。
  - 打开 PARLIO RX 模块 Core 时钟域。
  - 置位 SPI\_USR，开始传输 SPI 的数据。
  - 轮询 GDMA SUC EOF 中断信号。
  - 清除 PARL\_IO\_RX\_START。
- 实现 PARLIO 发送、SPI 接收，请参考以下操作过程：
    - 配置 SPI 时钟。
    - 将 SPI 配置为从机。
    - 配置信号管脚，将 FSPICLK 管脚连接至 PAD\_CLK\_TX，FSPICSO 管脚连接至 TXD[16]，FSPID 管脚连接至 TXD[0]。
    - 置位 SPI\_RD\_BIT\_ORDER，翻转比特数据顺序。
    - 置位 SPI\_UPDATE，更新配置的寄存器值。
    - 复位 PARLIO TX 模块。
    - 置位 PARL\_IO\_TX\_EOF\_INT\_CLR 和 PARL\_IO\_TX\_EOF\_INT\_ENA。
    - 配置 PARLIO TX 模块时钟。
    - 关闭 PARLIO TX 模块 Core 时钟域。
    - 配置数据总线宽度为 1 位，写 1 至 PARL\_IO\_TX\_HW\_VALID\_EN，然后配置 PARL\_IO\_TX\_BYTELEN。
    - 配置 PARLIO GDMA 发送链表。
    - 轮询 PARL\_IO\_TX\_READY。
    - 写 1 至 PARL\_IO\_TX\_START。
    - 打开 PARLIO TX 模块 Core 时钟域。
    - 开始数据传输。
    - 轮询 PARL\_IO\_TX\_EOF\_INT\_ST。
    - 置位 PARL\_IO\_TX\_EOF\_INT\_CLR。

- 关闭 PARLIO TX 模块 Core 时钟域。
- 清除 PARL\_IO\_TX\_START。

### 38.7.2 与 I2S 进行数据传输

在本示例中，外部 I2S 作为主机发送数据，PARLIO RX 模块作为从机接收数据。PARLIO 支持 I2S TDM MSB 对齐标准模式和 TDM PCM 标准模式下的传输。当 I2S 传输协议为 TDM MSB 对齐标准模式时，需将 PARLIO 的接收模式配置为电平使能模式。当 I2S 传输协议为 TDM PCM 标准模式时，需将 PARLIO 的接收模式配置为脉冲使能模式的子模式 10。

本节以 TDM PCM 标准模式为例，具体操作过程如下：

1. 配置 I2S 时钟。
2. 配置信号管脚，将 I2SO\_BCK\_out 连接至 PAD\_CLK\_RX，I2SO\_WS\_out 连接至 RXD[16]，I2SO\_Data\_out 管脚连接至 RXD[0]。
3. 将 I2S 配置为主机。
4. 配置所需 I2S TX 数据和通道模式，并置位 I2S\_TX\_UPDATE。
5. 复位 I2S TX 模块和 TX FIFO。
6. 使能 I2S\_TX\_DONE\_INT。
7. 配置 I2S GDMA 发送链表。
8. 置位 I2S\_TX\_STOP\_EN。
9. 复位 PARLIO RX 模块。
10. 配置 PARLIO RX 模块时钟。
11. 关闭 PARLIO RX 模块 Core 时钟域。
12. 将 PARLIO 接收模式配置为脉冲使能模式的子模式 10，配置 RX 模块数据总线宽度为 1 位，然后根据 I2S 的发送数据长度配置 PARL\_IO\_RX\_DATA\_BYTELEN，最后置位 PARL\_IO\_RX\_REG\_UPDATE。
13. 配置 PARLIO GDMA 接收链表。
14. 置位 PARL\_IO\_RX\_START。
15. 打开 PARLIO RX 模块 Core 时钟域。
16. 置位 I2S\_TX\_START，开始发送数据。
17. 轮询 I2S\_TX\_DONE\_INT。
18. 轮询 GDMA SUC EOF 中断信号。
19. 清除 I2S\_TX\_START。
20. 清除 PARL\_IO\_RX\_START。

### 38.7.3 与 LCD 进行数据传输

**说明:**

ESP32-C6 不支持 LCD 接口。下文中 LCD 模块寄存器字段的详细描述，请参考相应 ESP 系列芯片的文档。

在本示例中，PPARLIO TX 模块作为主机向外部 LCD 发送数据（使用 I8080/MOTO6800 格式），设备间传输 8 位并行数据。具体操作过程如下：

1. 配置信号管脚。将 CLK\_TX\_out 连接至 LCD 的像素时钟 PCLK，TXD[7:0] 连接至 LCD 数据输入脚，TXD[8] 连接至 LCD 的 CS 脚，TXD[9] 连接至 LCD 的 CD 脚。
2. 复位 PARLIO TX 模块。
3. 依次置位 `PARL_IO_TX_FIFO_REMPTY_INT_CLR`、`PARL_IO_TX_EOF_INT_CLR`、`PARL_IO_TX_FIFO_REMPTY_INT_ENA` 和 `PARL_IO_TX_EOF_INT_ENA`。
4. 配置 PARLIO TX 模块时钟。
5. 关闭 PARLIO TX 模块 Core 时钟域。
6. 配置数据总线宽度为 16 位，然后配置 `PARL_IO_TX_BYTELEN`。
7. 配置 GDMA 发送链表。注意，在链表中发送的数据应符合 I8080/MOTO6800 格式。低 8 位是有效的并行数据，第 9、10 位分别是 CS 和 CD，最高有效位是常数 1，其余位为任意值。
8. 轮询 `PARL_IO_TX_READY`。
9. 写 1 至 `PARL_IO_TX_START`。
10. 打开 PARLIO TX 模块 Core 时钟域。
11. 开始数据传输。
12. 轮询 `PARL_IO_TX_EOF_INT_ST`。
13. 置位 `PARL_IO_TX_EOF_INT_CLR`。
14. 关闭 PARLIO TX 模块 Core 时钟域。
15. 清除 `PARL_IO_TX_START`。

## 38.8 中断

- `TX_FIFO_REMPTY_INT`: TX 模块 FIFO 空时触发该中断，此时 TX 发送的数据可能出现错误。
- `RX_FIFO_WFULL_INT`: RX 模块 FIFO 满时触发该中断，此时 RX 接收的数据可能出现错误。
- `TX_EOF_INT`: TX 模块发送完成完整的一帧数据时触发该中断。

## 38.9 寄存器列表

本小节的所有地址均为相对于并行 IO 控制器基地址的地址偏移量（相对地址），具体基地址请见章节 5 系统和存储器 中的表 5.3-2。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

名称	描述	地址	访问
<b>PARLIO RX 配置寄存器</b>			
PARL_IO_RX_CFG0_REG	PARLIO RX 模块配置寄存器 0	0x0000	R/W
PARL_IO_RX_CFG1_REG	PARLIO RX 模块配置寄存器 1	0x0004	varies
<b>PARLIO TX 配置寄存器</b>			
PARL_IO_TX_CFG0_REG	PARLIO TX 模块配置寄存器 0	0x0008	R/W
PARL_IO_TX_CFG1_REG	PARLIO TX 模块配置寄存器 1	0x000C	R/W
<b>PARLIO TX 状态寄存器</b>			
PARL_IO_ST_REG	PARLIO 模块状态寄存器 0	0x0010	RO
<b>PARLIO 中断配置与状态寄存器</b>			
PARL_IO_INT_ENA_REG	PARLIO 中断使能寄存器	0x0014	R/W
PARL_IO_INT_RAW_REG	PARLIO 原始中断寄存器	0x0018	R/SS/WTC
PARL_IO_INT_ST_REG	PARLIO 中断状态寄存器	0x001C	RO
PARL_IO_INT_CLR_REG	PARLIO 中断清除寄存器	0x0020	WT
<b>PARLIO 时钟门控配置寄存器</b>			
PARL_IO_CLK_REG	PARLIO 时钟配置寄存器	0x0120	R/W
<b>PARLIO 版本寄存器</b>			
PARL_IO_VERSION_REG	版本控制寄存器	0x03FC	R/W

## 38.10 寄存器

本小节的所有地址均为相对于并行 IO 控制器基址的地址偏移量（相对地址），具体基址请见章节 5 系统和存储器 中的表 5.3-2。

## Register 38.1. PARM\_IO\_RX\_CFGO\_REG (0x0000)

PARL_IO_RX_FIFO_SRST	PARL_IO_RX_BUS_WID_SEL	PARL_IO_RX_BT_PACK_ORDER	PARL_IO_RX_CLK_EDGE_SEL	PARL_IO_RX_SMP_MODE_SEL	PARL_IO_RX_LEVEL_SUBMODE_SEL	PARL_IO_RX_PULSE_SUBMODE_SEL	PARL_IO_RX_SW_EN	PARL_IO_RX_DATA_BYTELEN	PARL_IO_RX_START	PARL_IO_RX_EOF_GEN_SEL				
31	30	28	27	26	25	24	23	22	19	18	17	2	1	0
0	0	0	0	0x0	0	0	0	0	0x00	0	0	0	0	Reset

**PARL\_IO\_RX\_EOF\_GEN\_SEL** 配置 GDMA SUC EOF 的生成模式。

- 0: 通过配置的数据字节长度生成 GDMA SUC EOF
  - 1: 通过外部使能信号生成 GDMA SUC EOF
- (R/W)

**PARL\_IO\_RX\_START** 配置是否开始 RX 全局数据采集。

- 0: 无效
  - 1: 开始
- (R/W)

**PARL\_IO\_RX\_DATA\_BYTELEN** 配置 RX 接收的数据字节长度。 (R/W)

**PARL\_IO\_RX\_SW\_EN** 配置是否开始软件数据采集。

- 0: 无效
  - 1: 开始
- (R/W)

**PARL\_IO\_RX\_PULSE\_SUBMODE\_SEL** 配置脉冲使能子模式。

- 0: 正脉冲起始（包括数据位）& 正脉冲结束（包括数据位）
  - 1: 正脉冲起始（包括数据位）& 正脉冲结束（不包括数据位）
  - 2: 正脉冲起始（不包括数据位）& 正脉冲结束（包括数据位）
  - 3: 正脉冲起始（不包括数据位）& 正脉冲结束（不包括数据位）
  - 4: 正脉冲起始（包括数据位）& 字节长度结束
  - 5: 正脉冲起始（不包括数据位）& 字节长度结束
  - 6: 负脉冲起始（包括数据位）& 负脉冲结束（包括数据位）
  - 7: 负脉冲起始（包括数据位）& 负脉冲结束（不包括数据位）
  - 8: 负脉冲起始（不包括数据位）& 负脉冲结束（包括数据位）
  - 9: 负脉冲起始（不包括数据位）& 负脉冲结束（不包括数据位）
  - 10: 负脉冲起始（包括数据位）& 字节长度结束
  - 11: 负脉冲起始（不包括数据位）& 字节长度结束
- (R/W)

**PARL\_IO\_RX\_LEVEL\_SUBMODE\_SEL** 配置电平使能子模式。

- 0: 高电平时采集
  - 1: 低电平时采集
- (R/W)

见下页...

## Register 38.1. PARM\_IO\_RX\_CFG0\_REG (0x0000)

[接上页...](#)**PARL\_IO\_RX\_SMP\_MODE\_SEL** 配置 RX 数据采集模式。

- 0: 外部电平使能模式
  - 1: 外部脉冲使能模式
  - 2: 内部软件使能模式
- (R/W)

**PARL\_IO\_RX\_CLK\_EDGE\_SEL** 配置是否翻转 RX 输入时钟信号。

- 0: 不翻转
  - 1: 翻转
- (R/W)

**PARL\_IO\_RX\_BIT\_PACK\_ORDER** 配置数据总线宽度为 4/2/1 比特时将比特打包成 1 个字节的打包顺序。

- 0: 从最高有效位开始打包
  - 1: 从最低有效位开始打包
- (R/W)

**PARL\_IO\_RX\_BUS\_WID\_SEL** 配置 RX 数据总线宽度。

- 0: 16 位
  - 1: 8 位
  - 2: 4 位
  - 3: 2 位
  - 4: 1 位
- (R/W)

**PARL\_IO\_RX\_FIFO\_SRST** 配置是否使能 RX 模块中异步 FIFO 的软复位。

- 0: 不使能
  - 1: 使能
- (R/W)

## Register 38.2. PARM\_IO\_RX\_CFG1\_REG (0x0004)

PARL_IO_RX_TIMEOUT_THRESHOLD																PARL_IO_RX_EXT_EN_SEL					PARL_IO_RX_TIMEOUT_EN					
																(reserved)					(reserved)					
31																16	15	12	11		4	3	2	1	0	
Oxffff																Oxf	0	0	0	0	0	0	1	0	0	0

**PARL\_IO\_RX\_REG\_UPDATE** 配置是否更新 RX 寄存器配置信号。

- 0: 无效
- 1: 更新  
(WT)

**PARL\_IO\_RX\_TIMEOUT\_EN** 配置是否使能超时计数器来生成 GDMA ERR EOF。

- 0: 不使能
- 1: 使能  
(R/W)

**PARL\_IO\_RX\_EXT\_EN\_SEL** 配置 RX 外部使能信号的 IO 管脚。 (R/W)

**PARL\_IO\_RX\_TIMEOUT\_THRESHOLD** 配置 RX 超时计数器的阈值。

- 测量单位: AHB 时钟周期
- (R/W)

## Register 38.3. PARM\_IO\_TX\_CFG0\_REG (0x0008)

(reserved)	PARL_IO_TX_FIFO_SRST	PARL_IO_TX_BUS_WID_SEL	PARL_IO_TX_BIT_UNPACK_ORDER	(reserved)	PARL_IO_TX_SMP_EDGE_SEL	PARL_IO_TX_HW_VALID_EN	PARL_IO_TX_BYTELEN	(reserved)						
31	30	29	27	26	25	24	21	20	19	18	17	2	1	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**PARL\_IO\_TX\_BYTELEN** 配置 TX 发送的数据字节长度。 (R/W)

**PARL\_IO\_TX\_START** 配置是否开始 TX 全局数据输出。

0: 无效

1: 开始

(R/W)

**PARL\_IO\_TX\_HW\_VALID\_EN** 配置是否输出 TX 硬件数据有效信号。

0: 不输出

1: 输出

(R/W)

**PARL\_IO\_TX\_SMP\_EDGE\_SEL** 配置是否翻转 TX 输出时钟信号。

0: 不翻转

1: 翻转

(R/W)

**PARL\_IO\_TX\_BIT\_UNPACK\_ORDER** 配置数据总线宽度为 4/2/1 比特时将 1 个字节解包成比特的解包顺序。

0: 从最高有效位开始解包

1: 从最低有效位开始解包

(R/W)

**PARL\_IO\_TX\_BUS\_WID\_SEL** 配置 TX 数据总线宽度。

0: 16 位

1: 8 位

2: 4 位

3: 2 位

4: 1 位

(R/W)

**PARL\_IO\_TX\_FIFO\_SRST** 配置是否使能 TX 模块中异步 FIFO 的软复位。

0: 不使能

1: 使能

(R/W)

## Register 38.4. PARM\_IO\_TX\_CFG1\_REG (0x000C)

PARL_IO_TX_IDLE_VALUE																(reserved)
31	16	15	0													
0x00			0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**PARL\_IO\_TX\_IDLE\_VALUE** 配置 TX 总线上在未发送状态下的数据值。 (R/W)

## Register 38.5. PARM\_IO\_ST\_REG (0x0010)

PARL_IO_TX_READY																(reserved)	
31	30	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

**PARL\_IO\_TX\_READY** 代表 TX 模块的状态。

0: 未准备好

1: 已准备好

(RO)

## Register 38.6. PARM\_IO\_INT\_ENA\_REG (0x0014)

(reserved)																PARL_IO_RX_FIFO_WFULL_INT_ENA	PARL_IO_TX_EOF_INT_ENA	PARL_IO_TX_FIFO_REMPTY_INT_ENA
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15		
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	Reset

**PARL\_IO\_TX\_FIFO\_REMPTY\_INT\_ENA** 写 1 使能 TX\_FIFO\_REMPTY\_INT。 (R/W)

**PARL\_IO\_RX\_FIFO\_WFULL\_INT\_ENA** 写 1 使能 RX\_FIFO\_WFULL\_INT。 (R/W)

**PARL\_IO\_TX\_EOF\_INT\_ENA** 写 1 使能 TX\_EOF\_INT。 (R/W)

### Register 38.7. PARL\_IO\_INT\_RAW\_REG (0x0018)

**PARL\_IO\_TX\_FIFO\_REMPTY\_INT\_RAW** **TX\_FIFO\_REMPTY\_INT** 的原始中断状态。(R/SS/WTC)

**PARL\_IO\_RX\_FIFO\_WFULL\_INT\_RAW** **RX\_FIFO\_WFULL\_INT** 的原始中断状态。(R/SS/WTC)

**PARL\_IO\_TX\_EOF\_INT\_RAW** [TX\\_EOF\\_INT](#) 的原始中断状态。(R/SS/WTC)

## Register 38.8. PARL\_IO\_INT\_ST\_REG (0x001C)

**PARL\_IO\_TX\_FIFO\_REMPTY\_INT\_ST** [TX\\_FIFO\\_REMPTY\\_INT](#) 的屏蔽中断状态。 (RO)

**PARL\_IO\_RX\_FIFO\_WFULL\_INT\_ST** RX\_FIFO\_WFULL\_INT 的屏蔽中断状态。(RO)

PARL\_IO\_TX\_EOF\_INT\_ST TX\_EOF\_INT 的屏蔽中断状态。(RO)

## Register 38.9. PARM\_IO\_INT\_CLR\_REG (0x0020)

(reserved)	31	3	2	1	0
0 0	0 0	Reset			

PARL\_IO\_TX\_FIFO\_REMPTY\_INT\_CLR 写 1 清除 TX\_FIFO\_REMPTY\_INT。 (WT)

PARL\_IO\_RX\_FIFO\_WFULL\_INT\_CLR 写 1 清除 RX\_FIFO\_WFULL\_INT。 (WT)

PARL\_IO\_TX\_EOF\_INT\_CLR 写 1 清除 TX\_EOF\_INT。 (WT)

## Register 38.10. PARM\_IO\_CLK\_REG (0x0120)

(reserved)	31	1	0
0 0	0 0	0	Reset

PARL\_IO\_CLK\_EN 配置是否为此寄存器文件强制开启时钟。

0: 无效

1: 强制开启

(R/W)

## Register 38.11. PARM\_IO\_VERSION\_REG (0x03FC)

(reserved)	31	28	27	0
0 0 0 0	0x2202240	Reset		

PARL\_IO\_DATE 版本控制寄存器。 (R/W)

# 第 VI 卷

## 模拟信号处理

该部分描述了与模数转换、片上传感器以及温度感应等功能相关的模块，展示了系统在处理模拟信号方面的性能。

# 第 39 章

## 片上传感器与模拟信号处理

### 39.1 概述

ESP32-C6 搭载了以下片上传感器和模拟信号处理设备：

- 一个 12 位逐次逼近型模拟数字转换器 (SAR ADC)，支持七个通道的模拟信号检测；
- 温度传感器：用于测量 ESP32-C6 芯片内部温度。

### 39.2 SAR ADC

#### 39.2.1 概述

ESP32-C6 内置一个 12 位的 SAR ADC，可测量最多来自七个管脚的模拟信号。SAR ADC 由 DIG ADC 控制器控制，该控制器可驱动 [Digital\\_reader](#) 对通道电压进行采样。DIG ADC 控制器支持高性能多通道扫描和 DMA 连续转换。

#### 39.2.2 特性

- 支持 12 位采样分辨率
- 支持采集最多七个管脚上的模拟电压
- 内置 DIG ADC 控制器：
  - 配有单次采样和多通道扫描控制模块，分别支持单次采样模式和多通道扫描模式
  - 在多通道扫描模式下，支持自定义扫描通道顺序
  - 提供两个滤波器，滤波系数可配
  - 支持阈值监控，采样值大于设置的高阈值或小于设置的低阈值将产生中断
  - 支持 DMA

#### 39.2.3 功能描述

SAR ADC 的主要子模块与连接情况见图 39.2-1。




图 39.2-1. SAR ADC 的功能概况

如图 39.2-1 所示，SAR ADC 模块主要包括以下功能或子模块：

- 可对七个通道进行电压检测；
- 时钟管理：对时钟源进行选择和分频：
  - 时钟源：可选择 XTAL\_CLK, RC\_FAST\_CLK 或 PLL\_F80M\_CLK；
  - 分频时钟：
    - \* SAR\_CLK：SAR ADC 和 Digital\_reader 的工作时钟（模拟电路的控制信号发生器）；其中控制 SAR\_CLK 分频的分频寄存器 (sar\_div) 至少配置为 15；
    - \* ADC\_CTRL\_CLK：DIG ADC FSM 和其他逻辑电路的工作时钟（APB 接口和 Digital\_reader 除外）。
- Digital\_reader：由 DIG ADC FSM 驱动，读取 SAR ADC 的数值；
- DIG ADC FSM：生成整个 ADC 采样过程中所需的各种信号，下文简称 FSM；
- Threshold Monitor<sup>X</sup>：阈值监控器 1 和阈值监控器 2。可在采样值大于设定的高阈值，或小于设定的低阈值时触发中断。

以下小节将详细介绍各个子模块。

### 39.2.3.1 输入信号

SAR ADC 需首先通过内部多路器选择待测量的模拟管脚，然后才能采样模拟信号。表 39.2-1 列出了所有可能需要经过 SAR ADC 处理的模拟信号。

表 39.2-1. SAR ADC 的信号输入

信号名称	通道编号	ADC 选择
X32K_P (GPIO0)	0	SAR ADC
X32K_N (GPIO1)	1	
GPIO2	2	
GPIO3	3	
MTMS (GPIO4)	4	
MTDI (GPIO5)	5	
MTCK (GPIO6)	6	

### 39.2.3.2 ADC 转换和衰减

SAR ADC 转换模拟信号时，转换分辨率（12 位）电压范围为  $0 \text{ mV} \sim V_{ref}$ 。其中， $V_{ref}$  为 SAR ADC 内部参考电压，出厂设定为 1100 mV。因此，转换结果 (data) 可以使用以下公式转换成模拟电压输出  $V_{data}$ ：

$$V_{data} = \frac{V_{ref}}{4095} \times data$$

如需转换大于  $V_{ref}$  的电压，信号输入 SAR ADC 前可进行衰减。衰减可配置为 0 dB、2.5 dB、6 dB 和 12 dB。

### 39.2.3.3 DIG ADC 控制器

DIG ADC 控制器使用快速时钟，实现了采样速率大幅提升。该控制器支持：

- 最高 12 位采样分辨率；
- 软件触发的单次采样；
- 专用定时器触发的多通道扫描。

软件驱动的单次采样的具体配置如下：

- 置位 APB\_SARADC\_ONETIME\_SAMPLE，选择对 SAR ADC 进行单次采样；
- 配置 APB\_SARADC\_ONETIME\_CHANNEL 选择采样通道；
- 配置 APB\_SARADC\_ONETIME\_ATTEN 选择衰减；
- 配置 APB\_SARADC\_ONETIME\_START 启动单次采样；
- 采样结束即触发 APB\_SARADC\_ADC\_DONE\_INT\_RAW 中断。软件检测该中断后，可启用从 APB\_SARADC\_ADC\_DATA 中读取样本值。

如果选择专用定时器驱动的多通道扫描，可采用如下配置。注意在多通道扫描模式下，扫描序列可根据样式表的描述进行。

- 配置 APB\_SARADC\_TIMER\_TARGET 设置 DIG ADC 定时器的触发周期。当计数器计数到配置周期数的 2 倍时，触发采样；

- 配置 APB\_SARADC\_TIMER\_EN 使能定时器；
- 定时器超时则将驱动 DIG ADC FSM 根据样式表进行采样；
- 数据通过 DMA 自动存储到内存空间中，扫描完成将产生中断。

**说明：**

单次采样不能和多通道扫描同时使用。

### 39.2.3.4 DMA 支持

DIG ADC 控制器允许通过外设 DMA 实现直接内存访问，由 DIG ADC 专用定时器产生触发信号。用户可通过软件配置 APB\_SARADC\_APB\_ADC\_TRANS 将 DMA 的数据通路切换到 DIG ADC。关于 DMA 的具体配置，请参考章节 4 通用 DMA 控制器 (GDMA)。

### 39.2.3.5 DIG ADC FSM

#### 概述

图 39.2-2 展示了 DIG ADC FSM 的工作原理。




图 39.2-2. DIG ADC FSM 概况

其中，

- Timer：表示 DIG ADC 的专用定时器，可产生 sample\_start 信号；
- pr：样式表指针，FSM 将根据该指针指向的样式配置，发送相应信号。

相关执行过程如下：

- 置位 APB\_SARADC\_TIMER\_EN 使能 DIG ADC 的专用定时器。定时器超时将触发 sample\_start 信号驱动 FSM 模块开始采样；
- FSM 模块收到 sample\_start 信号后，执行以下操作：
  - 开启 SAR ADC 电源；
  - 根据当前 pr 指向的样式，配置 ADC 通道以及衰减；
  - 根据配置信息，输出相应的 en\_pad（使能管脚）以及 atten（衰减）信号到模拟端；
  - 发起 sar\_start 信号，开启采样。
- FSM 收到 ADC Reader (Digital\_reader) 返回的 reader\_done 信号后，执行以下操作：
  - 结束采样；
  - 将数据传输给滤波器 (filter)，然后阈值监控器 (threshold monitor) 通过 DMA 将数据传输给内存（见图 39.2-1）；
  - 更新样式表指针 pr，等待下一次采样。注意，如果指针 pr 小于 APB\_SARADC\_SAR\_PATT\_LEN (table\_length)，则 pr = pr + 1；否则 pr 将被清零。

### 样式表结构

FSM 包含一个样式表，由 APB\_SARADC\_SAR\_PATT\_TAB1\_REG 和 APB\_SARADC\_SAR\_PATT\_TAB2\_REG 两个寄存器组成，如图 39.2-3 和图 39.2-4 所示：

(reserved)	cmd0	cmd1	cmd2	cmd3
31 24 23 18 17 12 11 6 5 0 0 0 0 0 0 0 0 0   0x0000   0x0000   0x0000   0x0000				

cmd x 表示样式表中的样式，即样式 0 ~ 样式 3。

图 39.2-3. APB\_SARADC\_SAR\_PATT\_TAB1\_REG 与样式 0 - 3

(reserved)	cmd4	cmd5	cmd6	cmd7
31 24 23 18 17 12 11 6 5 0 0 0 0 0 0 0 0 0   0x0000   0x0000   0x0000   0x0000				

cmd x 表示样式表中的样式，即样式 4 ~ 样式 7。

图 39.2-4. APB\_SARADC\_SAR\_PATT\_TAB2\_REG 与样式 4 - 7

每个寄存器包含四个样式，每个样式长度为六位，共包括三个字段，分别存储了选择的工作 ADC、通道和衰减信息，具体见表 39.2-5。

(reserved)	ch_sel	atten
5 4 2 1 0 0 xx x x		

图 39.2-5. 样式表中的样式结构

**atten** 衰减配置信息：

- 0: 0 dB
- 1: 2.5 dB
- 2: 6 dB
- 3: 12 dB

**ch\_sel** 扫描通道选择信息，更多信息见表 39.2-1。

### 多通道扫描配置示例

例如，希望实现如下所示的多通道扫描方式：

- 扫描 SAR ADC 的通道 0，且衰减配置为 2.5 dB；
- 扫描 SAR ADC 的通道 2，且衰减配置为 12 dB。

则具体的配置如下：

- 配置第一个样式 cmd0，如下图所示：




图 39.2-6. cmd1 配置示例

**atten** 配置该字段的值为 1，即衰减配置为 2.5 dB。

**ch\_sel** 配置该字段的值为 0，即选择通道 0（见表 39.2-1）。

- 配置第二个样式 cmd1，如下图所示：




图 39.2-7. cmd0 配置示例

**atten** 配置该字段的值为 3，即衰减配置为 12 dB。

**ch\_sel** 配置该字段的值为 2，即选择通道 2（见表 39.2-1）。

- 配置 APB\_SARADC\_SAR\_PATT\_LEN 为 1，即选择使用上述配置好的样式表 0 和样式表 1；
- 使能定时器，则 DIG ADC 控制器将根据上述样式配置周期性采两个通道。

### DMA 数据格式

ADC 最终向 DMA 传递 32 位数据，如下图所示：

31	(reserved)	17	16	15	13	12	11	(reserved)	ch_sel	(reserved)	data	0
xx		x		xxx	x	x					x	

图 39.2-8. DMA 数据格式

**data** ADC 转换结果，12 位

**ch\_sel** 通道信息，3 位

### 39.2.3.6 ADC 滤波器

DIG ADC 控制器支持滤波功能，提供两个滤波器。两个滤波器均可配置给 SAR ADC 的任一通道，然后对目标通道的采样数据进行滤波。滤波公式如下所示：

$$data_{cur} = \frac{(k - 1)data_{prev}}{k} + \frac{data_{in}}{k} + 0.5$$

- $data_{cur}$ : 滤波后数据
- $data_{in}$ : ADC 采样值
- $data_{prev}$ : 上次滤波数据
- $k$ : 滤波系数

配置滤波器如下：

- 配置 `APB_SARADC_FILTER_CHANNELX` 设置滤波器  $X$  作用的 ADC 通道；
- 配置 `APB_SARADC_FILTER_FACTORX` 设置滤波器  $X$  的滤波系数。

注意，这里的  $X$  为滤波器编号： $X$  为 0 表示滤波器 0；为 1 表示滤波器 1。

### 39.2.3.7 阈值监控

DIG ADC 包含两个阈值监控器，可配置到 SAR ADC 的任意通道上。当 ADC 采样值大于设定的高阈值，则触发高阈值中断；若采样值小于设定的低阈值，则触发低阈值中断。

阈值监控配置如下：

- 置位 `APB_SARADC_THRESX_EN` 使能阈值监控  $X$  的功能；
- 配置 `APB_SARADC_THRESX_LOW` 设置低阈值；
- 配置 `APB_SARADC_THRESX_HIGH` 设置高阈值；
- 配置 `APB_SARADC_THRESX_CHANNEL` 设置监控的通道。

注意，这里的  $X$  为阈值监控器编号： $X$  为 0 表示阈值监控器 0；为 1 表示阈值监控器 1。

## 39.3 温度传感器

### 39.3.1 概述

ESP32-C6 搭载了温度传感器，可以实时监测芯片内部温度，其内部结构见图 39.3-1 所示。




图 39.3-1. 温度传感器结构框图

### 39.3.2 特性

温度传感器的主要特性包括：

- 支持软件触发，且一旦触发后，可持续读取数据
- 支持硬件自动触发和温度监测
- 支持根据使用环境配置温度偏移，提高测试精度
- 支持测量范围可调节

### 39.3.3 功能描述

温度传感器可由软件启动，具体配置如下：

- 置位 `APB_SARADC_TSENS_PU` 启用 XPD\_SAR，温度传感器上电，置位 `PCR_TSENS_CLK_EN` 使能温度传感器时钟；
- 等待 `APB_SARADC_TSENS_XPD_WAIT` 个时钟周期后，温度传感器的复位释放，开始测量环境温度；
- 等待一段时间后（输出值会随着测量时间的增加而逐渐线性逼近真实的温度值），直接从 `APB_SARADC_TSENS_OUT` 中即可持续获取温度值。

也可自动触发温度传感器并使其持续监测温度，具体配置如下：

- 置位 `APB_SARADC_TSENS_PU` 启用 XPD\_SAR，温度传感器上电，置位 `PCR_TSENS_CLK_EN` 使能温度传感器时钟；
- 等待 `APB_SARADC_TSENS_XPD_WAIT` 个时钟周期后，温度传感器的复位释放，开始测量环境温度；
- 配置 `APB_SARADC_TSENS_SAMPLE_RATE`，设置采样率；

- 置位 APB\_SARADC\_WAKEUP\_MODE，使能温度监测模式；
- 置位 APB\_SARADC\_WAKEUP\_EN，启用温度监测；
- 置位 APB\_SARADC\_TSENS\_SAMPLE\_EN，自动触发持续温度监测。

温度传感器自动监测唤醒模式分为如下两种：

- 绝对值模式：
  - 用于监测当前温度的绝对值。配置 APB\_SARADC\_WAKEUP\_TH\_LOW 和 APB\_SARADC\_WAKEUP\_TH\_HIGH 来决定温度阈值，温度超过高阈值或小于低阈值时将触发唤醒；
- 变化量模式：
  - 用于监测温度的变化量。若连续两次采样的温度值增量超过 APB\_SARADC\_WAKEUP\_TH\_HIGH 的配置值或减少量超过 APB\_SARADC\_WAKEUP\_TH\_LOW 的配置值，将触发唤醒，例如当 APB\_SARADC\_WAKEUP\_TH\_LOW 的值为 8 时，若连续两次温度采样分别为 28 和 19，即温度减少量为 9，将触发唤醒。

温度传感器的输出值需要使用转换公式转换成实际的温度值 (°C)。转换公式如下：

$$T(\text{°C}) = 0.4386 * \text{VALUE} - 27.88 * \text{offset} - 20.52$$

其中 VALUE 即温度传感器的输出值，offset 由温度偏移决定。温度传感器在不同的实际使用环境（测量温度范围）下，温度偏移不同，见表 39.3-1。

表 39.3-1. 温度传感器的温度偏移

测量范围 (°C)	温度偏移 (°C)
50 ~ 125	-2
20 ~ 100	-1
-10 ~ 80	0
-30 ~ 50	1
-40 ~ 20	2

## 39.4 事件任务矩阵功能

在 ESP32-C6 中，SAR ADC 及温度传感器支持 ETM 功能，即可以通过任意外设的 ETM 事件触发 SAR ADC/温度传感器的 ETM 任务，或者通过 SAR ADC/温度传感器的 ETM 事件触发任意外设的 ETM 任务。关于 ETM 更多详细信息，请参考章节 11 事件任务矩阵 (SOC\_ETM)。这里仅介绍与 SAR ADC/温度传感器相关的 ETM 任务和 ETM 事件。

### 39.4.1 SAR ADC 的 ETM 功能

SAR ADC 可接收的 ETM 任务有：

- ADC\_TASK\_SAMPLEO：该任务被触发时，ADC 开始进行单次采样。
- ADC\_TASK\_STARTO：该任务被触发时，ADC 开始进行连续采样。
- ADC\_TASK\_STOPO：该任务被触发时，ADC 停止采样。

SAR ADC 可产生的 ETM 事件有：

- ADC\_EVT\_CONV\_CMPLTO: ADC 完成一次采样时产生。
- ADC\_EVT\_EQ\_ABOVE\_THRESH $n$  ( $n: 0 \sim 1$ ): ADC 数据高于阈值时生成。
- ADC\_EVT\_EQ\_BELOW\_THRESH $n$  ( $n: 0 \sim 1$ ): ADC 数据低于阈值时生成。
- ADC\_EVT\_STARTEDO: ADC 开始采样时生成，单次采样不会触发该事件。
- ADC\_EVT\_STOPPEDO: ADC 停止采样时生成，单次采样不会触发该事件。

在具体应用中，SAR ADC 的 ETM 事件可以用来触发 SAR ADC 的 ETM 任务，例如，ADC\_EVT\_EQ\_ABOVE\_THRESH $n$  事件可以触发 ADC\_TASK\_STOPO 任务。

### 39.4.2 温度传感器的 ETM 功能

温度传感器可接收的 ETM 任务有：

- TMPSNSR\_TASK\_START\_SAMPLE: 该任务被触发时，温度传感器开始采样。
- TMPSNSR\_TASK\_STOP\_SAMPLE: 该任务被触发时，温度传感器停止采样。

温度传感器可产生的 ETM 事件有：

- TMPSNSR\_EVT\_OVER\_LIMIT: 温度传感器发现温度超过阈值时生成。

## 39.5 中断

- APB\_SARADC\_ADC\_DONE\_INT: SAR ADC 完成一次转换，即触发此中断；
- APB\_SARADC\_THRESH $x$ \_HIGH\_INT: 超过阈值监控器  $x$  的高阈值，即触发此中断；
- APB\_SARADC\_THRESH $x$ \_LOW\_INT: 低于阈值监控器  $x$  的低阈值，即触发此中断；
- APB\_SARADC\_TSENS\_INT: 温度采样值超过阈值，即触发此中断。

## 39.6 寄存器列表

本小节的所有地址均为相对于片上传感器与模拟信号处理基地址的地址偏移量（相对地址），具体基地址请见章节 5 系统和存储器 中的表 5.3-2。

请查看章节 [寄存器的访问类型](#)，了解“访问”列缩写的含义。

名称	描述	地址	访问
<b>配置寄存器</b>			
APB_SARADC_CTRL_REG	SAR ADC 控制寄存器 1	0x0000	R/W
APB_SARADC_CTRL2_REG	SAR ADC 控制寄存器 2	0x0004	R/W
APB_SARADC_FILTER_CTRL1_REG	滤波控制寄存器 1	0x0008	R/W
APB_SARADC_SAR_PATT_TAB1_REG	样式表寄存器 1	0x0018	R/W
APB_SARADC_SAR_PATT_TAB2_REG	样式表寄存器 2	0x001C	R/W
APB_SARADC_ONETIME_SAMPLE_REG	单次采样配置寄存器	0x0020	R/W
APB_SARADC_FILTER_CTRLO_REG	滤波控制寄存器 0	0x0028	R/W
APB_SARADC_SAR1DATA_STATUS_REG	SAR ADC 采样数据寄存器	0x002C	RO
APB_SARADC_THRESO_CTRL_REG	采样阈值控制寄存器 0	0x0034	R/W
APB_SARADC_THRES1_CTRL_REG	采样阈值控制寄存器 1	0x0038	R/W
APB_SARADC_THRES_CTRL_REG	采样阈值控制寄存器	0x003C	R/W
APB_SARADC_INT_ENA_REG	SAR ADC 中断使能寄存器	0x0040	R/W
APB_SARADC_INT_RAW_REG	SAR ADC 原始中断寄存器	0x0044	RO
APB_SARADC_INT_ST_REG	SAR ADC 中断状态寄存器	0x0048	RO
APB_SARADC_INT_CLR_REG	SAR ADC 中断清除寄存器	0x004C	WO
APB_SARADC_DMA_CONF_REG	SAR ADC DMA 配置寄存器	0x0050	R/W
APB_SARADC_APB_TSENS_CTRL_REG	温度传感器控制寄存器 1	0x0058	varies
APB_SARADC_TSENS_CTRL2_REG	温度传感器控制寄存器 2	0x005C	R/W
APB_SARADC_CALI_REG	SAR ADC 校准寄存器	0x0060	R/W
APB_TSENS_WAKE_REG	温度传感器配置寄存器	0x0064	varies
APB_TSENS_SAMPLE_REG	温度传感器配置寄存器	0x0068	R/W
APB_SARADC_APB_CTRL_DATE_REG	版本控制寄存器	0x03FC	R/W

## 39.7 寄存器

本小节的所有地址均为相对于片上传感器与模拟信号处理基地址的地址偏移量（相对地址），具体基址请见章节 5 系统和存储器 中的表 5.3-2。

## Register 39.1. APB\_SARADC\_CTRL\_REG (0x0000)

31	30	29	28	27	26	24	23	22	18	17	15	14	7	6	5	2	1	0
1	0	0	0	0	0	0	0	0	0	0	0	0	7	4	1	0	0	0

Reset

**APB\_SARADC\_START\_FORCE** 配置是否使用软件启动 SAR ADC 采样。

- 0: 选择使用 FSM 启动 SAR ADC 采样
- 1: 选择使用软件启动 SAR ADC 采样  
(R/W)

**APB\_SARADC\_START** 配置是否使用软件启动 SAR ADC。

- 0: 无效
- 1: 使用软件启动 SAR ADC  
仅当 [APB\\_SARADC\\_START\\_FORCE = 1](#) 时有效。  
(R/W)

**APB\_SARADC\_SAR\_CLK\_GATED** 配置是否使能 SAR ADC 时钟门控。

- 0: 不使能
- 1: 使能  
(R/W)

**APB\_SARADC\_SAR\_CLK\_DIV** 配置 SAR ADC 的时钟分频系数。该系数不能小于 2。 (R/W)

**APB\_SARADC\_SAR\_PATT\_LEN** 配置需要使用的样式数量。

- 0: 仅使用 cmd3
- 1: 使用样式表中的 cmd0 和 cmd1  
(R/W)

**APB\_SARADC\_SAR\_PATT\_P\_CLEAR** 配置是否清除 DIG ADC 控制器样式表指针。

- 0: 无效
- 1: 清除  
(R/W)

**APB\_SARADC\_XPD\_SAR\_FORCE** 配置是否强制选择 XPD SAR。

- 0: 无效
- 1: 强制选择 XPD SAR  
(R/W)

**APB\_SARADC\_WAIT\_ARB\_CYCLE** 配置 SAR\_DONE 信号发出后至仲裁信号稳定需等待的时钟周期。

- (R/W)

## Register 39.2. APB\_SARADC\_CTRL2\_REG (0x0004)

**APB\_SARADC\_MEAS\_NUM\_LIMIT** 配置是否使能 SAR ADC 最大转换次数限制。

0: 不使能

1: 使能

(R/W)

**APB\_SARADC\_MAX\_MEAS\_NUM** 配置 SAR ADC 的最大转换次数。(R/W)

**APB\_SARADC\_SAR1\_INV** 配置是否反转 SAR ADC 数据。

0: 无效

## 1: 反转 SAR ADC 数据

(R/W)

**APB\_SARADC\_TIMER\_TARGET** 设置 SAR ADC 定时器目标，即定时器的触发周期。(R/W)

**APB\_SARADC\_TIMER\_EN** 配置是否使能 SAR ADC 定时器触发。

0: 不使能

1: 使能

(R/W)

### Register 39.3. APB\_SARADC\_FILTER\_CTRL1\_REG (0x0008)

**APB\_SARADC\_FILTER\_FACTOR1** 设置 SAR ADC 滤波器 1 的滤波系数。(R/W)

**APB\_SARADC\_FILTER\_FACTOR0** 设置 SAR ADC 滤波器 0 的滤波系数。(R/W)

## Register 39.4. APB\_SARADC\_SAR\_PATT\_TAB1\_REG (0x0018)

31	24	23	0
0 0 0 0 0 0 0 0		0xffffffff	Reset

APB\_SARADC\_SAR\_PATT\_TAB1 配置样式表的第 0 ~ 3 个样式。每个样式占六位。 (R/W)

## Register 39.5. APB\_SARADC\_SAR\_PATT\_TAB2\_REG (0x001C)

31	24	23	0
0 0 0 0 0 0 0 0		0xffffffff	Reset

APB\_SARADC\_SAR\_PATT\_TAB2 配置样式表的第 4 ~ 7 个样式，每个样式占六位。 (R/W)

## Register 39.6. APB\_SARADC\_ONETIME\_SAMPLE\_REG (0x0020)

31	30	29	28	25	24	23	22	(reserved)	0	Reset
0	0	0	13	0	0	0	0	0	0	0

**APB\_SARADC\_ONETIME\_ATTEN** 配置单次采样的衰减。 (R/W)

**APB\_SARADC\_ONETIME\_CHANNEL** 配置单次采样的通道。 (R/W)

**APB\_SARADC\_ONETIME\_START** 配置是否启动 SAR ADC 单次采样。

- 0: 无效
  - 1: 启动
- (R/W)

**APB\_SARADC\_ONETIME\_SAMPLE** 配置是否使能 SAR ADC 单次采样。

- 0: 不使能
  - 1: 使能
- (R/W)

## Register 39.7. APB\_SARADC\_FILTER\_CTRLO\_REG (0x0028)

31	30	26	25	22	21	18	17	(reserved)	0	Reset
0	0	0	0	0	0	13	13	0	0	0

**APB\_SARADC\_FILTER\_CHANNEL1** 配置 SAR ADC 滤波通道 1。 (R/W)

**APB\_SARADC\_FILTER\_CHANNEL0** 配置 SAR ADC 滤波通道 0。 (R/W)

**APB\_SARADC\_FILTER\_RESET** 配置是否复位 SAR ADC 滤波器。

- 0: 无效
  - 1: 复位
- (R/W)

## Register 39.8. APB\_SARADC\_1\_DATA\_STATUS\_REG (0x002C)

The diagram shows the bit field layout of Register 39.8. APB\_SARADC\_1\_DATA\_STATUS\_REG. It consists of two main sections: a 16-bit section labeled 'APB\_SARADC\_DATA' and a 1-bit section labeled 'Reset'. The 'APB\_SARADC\_DATA' section is aligned at bit 16. The 'Reset' section is aligned at bit 0.

31	17	16	0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0		0	Reset

**APB\_SARADC\_DATA** 表示 SAR ADC 的转换数据。 (RO)

## Register 39.9. APB\_SARADC\_THRES0\_CTRL\_REG (0x0034)

The diagram shows the bit field layout of Register 39.9. APB\_SARADC\_THRES0\_CTRL\_REG. It includes four main sections: 'APB\_SARADC\_THRES0\_LOW' (bits 18-17), 'APB\_SARADC\_THRES0\_HIGH' (bits 5-4), 'APB\_SARADC\_THRES0\_CHANNEL' (bit 3), and a 'Reset' bit (bit 0). The 'APB\_SARADC\_THRES0\_LOW' section is aligned at bit 18. The 'APB\_SARADC\_THRES0\_HIGH' section is aligned at bit 5. The 'APB\_SARADC\_THRES0\_CHANNEL' section is aligned at bit 3. The 'Reset' bit is aligned at bit 0.

31	30	18	17	5	4	3	0
0	0	0xffff		0	13		Reset

**APB\_SARADC\_THRES0\_CHANNEL** 配置 SAR ADC 阈值监控器 0 需要监控的通道。 (R/W)

**APB\_SARADC\_THRES0\_HIGH** 配置 SAR ADC 阈值监控器 0 的高阈值。 (R/W)

**APB\_SARADC\_THRES0\_LOW** 配置 SAR ADC 阈值监控器 0 的低阈值。 (R/W)

## Register 39.10. APB\_SARADC\_THRES1\_CTRL\_REG (0x0038)

The diagram shows the bit field layout of Register 39.10. APB\_SARADC\_THRES1\_CTRL\_REG. It includes four main sections: 'APB\_SARADC\_THRES1\_LOW' (bits 18-17), 'APB\_SARADC\_THRES1\_HIGH' (bits 5-4), 'APB\_SARADC\_THRES1\_CHANNEL' (bit 3), and a 'Reset' bit (bit 0). The 'APB\_SARADC\_THRES1\_LOW' section is aligned at bit 18. The 'APB\_SARADC\_THRES1\_HIGH' section is aligned at bit 5. The 'APB\_SARADC\_THRES1\_CHANNEL' section is aligned at bit 3. The 'Reset' bit is aligned at bit 0.

31	30	18	17	5	4	3	0
0	0	0xffff		0	13		Reset

**APB\_SARADC\_THRES1\_CHANNEL** 配置 SAR ADC 阈值监控器 1 需要监控的通道。 (R/W)

**APB\_SARADC\_THRES1\_HIGH** 配置 SAR ADC 阈值监控器 1 的高阈值。 (R/W)

**APB\_SARADC\_THRES1\_LOW** 配置 SAR ADC 阈值监控器 1 的低阈值。 (R/W)

## Register 39.11. APB\_SARADC\_THRES\_CTRL\_REG (0x003C)

**APB\_SARADC\_THRES\_ALL\_EN** 配置是否使能所有已配置通道的阈值监控。

- 0: 不使能  
1: 使能  
(R/W)

**APB\_SARADC\_THRES1\_EN** 配置是否使能阈值监控器 1。

- 0: 不使能  
1: 使能  
(R/W)

**APB\_SARADC\_THRESO\_EN** 配置是否使能阈值监控器 0。

- 0: 不使能  
1: 使能  
(R/W)

## Register 39.12. APB\_SARADC\_INT\_ENA\_REG (0x0040)

**APB\_SARADC\_TSENS\_INT\_ENA** 写 1 使能 APB\_SARADC\_TSENS\_INT。(R/W)

**APB\_SARADC\_THRES1\_LOW\_INT\_ENA** 写 1 使能 APB\_SARADC\_THRES1\_LOW\_INT。 (R/W)

**APB\_SARADC\_THRESO\_LOW\_INT\_ENA** 写 1 使能 APB\_SARADC\_THRESO\_LOW\_INT。 (R/W)

**APB\_SARADC\_THRES1\_HIGH\_INT\_ENA** 写 1 使能 APB\_SARADC\_THRES1\_HIGH\_INT。 (R/W)

**APB\_SARADC\_THRESH\_HIGH\_INT\_ENA** 写 1 使能 APB\_SARADC\_THRESH\_HIGH\_INT。 (R/W)

APB SARADC ADC DONE INT ENA 写1使能 APB SARADC ADC DONE INT。(R/W)

## Register 39.13. APB\_SARADC\_INT\_RAW\_REG (0x0044)

31	30	29	28	27	26	25	24	(reserved)	0
0	0	0	0	0	0	0	0	0	Reset

APB\_SARADC\_ADC\_DONE\_INT\_RAW  
 (reserved)  
 APB\_SARADC\_THRESO\_HIGH\_INT\_RAW  
 APB\_SARADC\_THRES1\_HIGH\_INT\_RAW  
 APB\_SARADC\_THRESO\_LOW\_INT\_RAW  
 APB\_SARADC\_THRES1\_LOW\_INT\_RAW  
 APB\_SARADC\_TSNS\_INT\_RAW

APB\_SARADC\_TSNS\_INT\_RAW APB\_SARADC\_TSNS\_INT 的原始中断状态。 (R/WTC/SS)

APB\_SARADC\_THRES1\_LOW\_INT\_RAW APB\_SARADC\_THRES1\_LOW\_INT 的原始中断状态。 (RO)

APB\_SARADC\_THRESO\_LOW\_INT\_RAW APB\_SARADC\_THRESO\_LOW\_INT 的原始中断状态。 (RO)

APB\_SARADC\_THRES1\_HIGH\_INT\_RAW APB\_SARADC\_THRES1\_HIGH\_INT 的原始中断状态。 (RO)

APB\_SARADC\_THRESO\_HIGH\_INT\_RAW APB\_SARADC\_THRESO\_HIGH\_INT 的原始中断状态。 (RO)

APB\_SARADC\_ADC\_DONE\_INT\_RAW APB\_SARADC\_ADC\_DONE\_INT 的原始中断状态。 (RO)

## Register 39.14. APB\_SARADC\_INT\_ST\_REG (0x0048)

31	30	29	28	27	26	25	24	(reserved)	0
0	0	0	0	0	0	0	0	0	Reset

APB\_SARADC\_ADC\_DONE\_INT\_ST  
 (reserved)  
 APB\_SARADC\_THRESO\_HIGH\_INT\_ST  
 APB\_SARADC\_THRES1\_HIGH\_INT\_ST  
 APB\_SARADC\_THRESO\_LOW\_INT\_ST  
 APB\_SARADC\_THRES1\_LOW\_INT\_ST  
 APB\_SARADC\_TSNS\_INT\_ST

APB\_SARADC\_TSNS\_INT\_ST APB\_SARADC\_TSNS\_INT 的屏蔽中断状态。 (RO)

APB\_SARADC\_THRES1\_LOW\_INT\_ST APB\_SARADC\_THRES1\_LOW\_INT 的屏蔽中断状态。 (RO)

APB\_SARADC\_THRESO\_LOW\_INT\_ST APB\_SARADC\_THRESO\_LOW\_INT 的屏蔽中断状态。 (RO)

APB\_SARADC\_THRES1\_HIGH\_INT\_ST APB\_SARADC\_THRES1\_HIGH\_INT 的屏蔽中断状态。 (RO)

APB\_SARADC\_THRESO\_HIGH\_INT\_ST APB\_SARADC\_THRESO\_HIGH\_INT 的屏蔽中断状态。 (RO)

APB\_SARADC\_ADC\_DONE\_INT\_ST APB\_SARADC\_ADC\_DONE\_INT 的屏蔽中断状态。 (RO)

## Register 39.15. APB\_SARADC\_INT\_CLR\_REG (0x004C)

APB_SARADC_ADC_DONE_INT_CLR	(reserved)	APB_SARADC_THRES0_HIGH_INT_CLR	APB_SARADC_THRES1_HIGH_INT_CLR	APB_SARADC_THRES0_LOW_INT_CLR	APB_SARADC_THRES1_LOW_INT_CLR	APB_SARADC_TSENS_INT_CLR	(reserved)	0
31	30	29	28	27	26	25	24	0
0	0	0	0	0	0	0	0	Reset

APB\_SARADC\_TSSENS\_INT\_CLR 写 1 清除 APB\_SARADC\_TSSENS\_INT。 (WT)

APB\_SARADC\_THRES1\_LOW\_INT\_CLR 写 1 清除 APB\_SARADC\_THRES1\_LOW\_INT。 (WO)

APB\_SARADC\_THRES0\_LOW\_INT\_CLR 写 1 清除 APB\_SARADC\_THRES0\_LOW\_INT。 (WO)

APB\_SARADC\_THRES1\_HIGH\_INT\_CLR 写 1 清除 APB\_SARADC\_THRES1\_HIGH\_INT。 (WO)

APB\_SARADC\_THRES0\_HIGH\_INT\_CLR 写 1 清除 APB\_SARADC\_THRES0\_HIGH\_INT。 (WO)

APB\_SARADC\_ADC\_DONE\_INT\_CLR 写 1 清除 APB\_SARADC\_ADC\_DONE\_INT。 (WO)

## Register 39.16. APB\_SARADC\_DMA\_CONF\_REG (0x0050)

The diagram illustrates the bit field layout of Register 39.16. APB\_SARADC\_DMA\_CONF\_REG (0x0050). The register is 32 bits wide, with bit 31 being the most significant bit and bit 0 being the least significant bit. Bit 30 is labeled '29' and bit 15 is labeled '15'. Bit 0 is labeled '0'. A bracket labeled '(reserved)' covers bits 29 to 16. A bracket labeled 'APB\_SARADC\_APB\_ADC\_TRANS' covers bits 15 to 0. A bracket labeled 'APB\_SARADC\_APB\_ADC\_RESET\_FSM' covers bit 30. A bracket labeled 'APB\_SARADC\_APB\_ADC\_EOF\_NUM' covers bit 0. A 'Reset' label is positioned next to bit 0.

31	30	29	(reserved)								15	0		
0	0	0	0	0	0	0	0	0	0	0	0	0	255	Reset

**APB\_SARADC\_APB\_ADC\_EOF\_NUM** 配置是否使能在采样次数等于 spi\_eof\_num 时生成 dma\_in\_suc\_eof。

0: 无效

1: 使能

(R/W)

**APB\_SARADC\_APB\_ADC\_RESET\_FSM** 配置是否复位 DIG ADC 控制器状态。

0: 无效

1: 复位

(R/W)

**APB\_SARADC\_APB\_ADC\_TRANS** 配置 DIG ADC 控制器是否使用 DMA。

0: 无效

1: DIG ADC 控制器使用 DMA

(R/W)

## Register 39.17. APB\_SARADC\_APB\_TSENS\_CTRL\_REG (0x0058)

(reserved)	APB_SARADC_TSENS_PU	APB_SARADC_TSENS_CLK_DIV	APB_SARADC_TSENS_IN_INV	(reserved)	APB_SARADC_TSENS_OUT
31 0 0 0 0 0 0 0 0   23 0   22   21   6   14   13   12   0   0 0 0 0 0   8   7   0   0x80   Reset					

**APB\_SARADC\_TSENS\_OUT** 表示温度传感器的输出值。 (RO)

**APB\_SARADC\_TSENS\_IN\_INV** 配置是否反转温度传感器的输入值。

- 0: 无效
  - 1: 反转
- (R/W)

**APB\_SARADC\_TSENS\_CLK\_DIV** 表示温度传感器的时钟分频系数。 (R/W)

**APB\_SARADC\_TSENS\_PU** 配置是否使能温度传感器上电。

- 0: 无效
  - 1: 使能
- (R/W)

## Register 39.18. APB\_SARADC\_TSENS\_CTRL2\_REG (0x005C)

The diagram shows the bit field layout of Register 39.18. APB\_SARADC\_TSENS\_CTRL2\_REG. The register is 32 bits wide, with bit 31 being reserved. Bits 16 to 11 are labeled from right to left: APB\_SARADC\_TSENS\_XPD\_WAIT, APB\_SARADC\_TSENS\_XPD\_FORCE, APB\_SARADC\_TSENS\_CLK\_INV, APB\_SARADC\_TSENS\_CLK\_SEL, and APB\_SARADC\_TSENS\_CLK\_SEL. Bit 0 is labeled 'Reset'.

31	16	15	14	13	12	11	0
0 0	0	0x0	0x0			0x2	Reset

**APB\_SARADC\_TSENS\_CLK\_SEL** 配置温度传感器时钟。

0: RC\_FAST\_CLK

1: XTAL\_CLK

(R/W)

**APB\_SARADC\_TSENS\_CLK\_INV** 配置传感器采样时钟的相位。 (R/W)

**APB\_SARADC\_TSENS\_XPD\_FORCE** 配置是否使能强制上电/断电温度传感器。

0/1: 禁用强制上电/断电功能

2: 强制上电温度传感器

3: 强制断电温度传感器

(R/W)

**APB\_SARADC\_TSENS\_XPD\_WAIT** 配置温度传感器的复位释放前需要等待的时间。 (R/W)

## Register 39.19. APB\_SARADC\_CALI\_REG (0x0060)

The diagram shows the bit field layout of Register 39.19. APB\_SARADC\_CALI\_REG. The register is 32 bits wide, with bit 31 being reserved. Bit 17 is labeled '(reserved)'. Bit 16 is labeled APB\_SARADC\_CALI\_CFG. Bit 0 is labeled 'Reset'.

31	17	16	0
0 0		0x8000	Reset

**APB\_SARADC\_CALI\_CFG** 配置 SAR ADC 校准系数。 (R/W)

## Register 39.20. APB\_TSSENS\_WAKE\_REG (0x0064)

The diagram illustrates the bit field layout of Register 39.20. APB\_TSSENS\_WAKE\_REG (0x0064). The register is 32 bits wide, with bit 31 reserved. Bits 19 to 16 are labeled APB\_SARADC\_WAKEUP\_EN, APB\_SARADC\_WAKEUP\_MODE, and APB\_SARADC\_WAKEUP\_OVER\_UPPER\_TH respectively. Bits 8 to 7 are labeled APB\_SARADC\_WAKEUP\_TH\_HIGH and APB\_SARADC\_WAKEUP\_TH\_LOW. Bit 0 is labeled Reset.

31	19	18	17	16	15	8	7	0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0   0 0 0   0xff   0x0   Reset								

**APB\_SARADC\_WAKEUP\_TH\_LOW** 配置温度传感器唤醒功能的低阈值。 (R/W)

**APB\_SARADC\_WAKEUP\_TH\_HIGH** 配置温度传感器唤醒功能的高阈值。 (R/W)

**APB\_SARADC\_WAKEUP\_OVER\_UPPER\_TH** 表示温度值是否超过阈值。

0: 温度值低于低阈值

1: 温度值高于高阈值

(RO)

**APB\_SARADC\_WAKEUP\_MODE** 配置温度传感器的唤醒模式。

0: 绝对值模式

1: 变化量模式

(R/W)

**APB\_SARADC\_WAKEUP\_EN** 配置是否启用唤醒功能。

0: 禁用

1: 启用

(R/W)

## Register 39.21. APB\_TSENS\_SAMPLE\_REG (0x0068)

		APB_SARADC_TSNS_SAMPLE_EN		APB_SARADC_TSNS_SAMPLE_RATE	
31	17	16	15	0	Reset
0	0	0	0	0	0

**APB\_SARADC\_TSNS\_SAMPLE\_RATE** 配置硬件采样率。 (R/W)

**APB\_SARADC\_TSNS\_SAMPLE\_EN** 配置是否使能硬件采样。

0: 不使能

1: 使能

(R/W)

## Register 39.22. APB\_SARADC\_CTRL\_DATE\_REG (0x03FC)

APB_SARADC_DATE	
31	0
0x2206240	Reset

**APB\_SARADC\_DATE** 版本控制寄存器。 (R/W)

# 第 VII 卷

## 附录

附录部分包括以下内容：

- 相关文档和资源
- 词汇列表
- 如何配置寄存器的保留域
- 中断配置寄存器
- 修订历史

# 相关文档和资源

## 相关文档

- [《ESP32-C6 技术规格书》](#) – 提供 ESP32-C6 芯片的硬件技术规格。
- [《ESP32-C6 硬件设计指南》](#) – 提供基于 ESP32-C6 芯片的产品设计规范。
- 证书  
<https://espressif.com/zh-hans/support/documents/certificates>
- ESP32-C6 产品/工艺变更通知 (PCN)  
<https://espressif.com/zh-hans/support/documents/pcns?keys=ESP32-C6>
- 文档更新和订阅通知  
<https://espressif.com/zh-hans/support/download/documents>

## 开发者社区

- [《ESP32-C6 ESP-IDF 编程指南》](#) – ESP-IDF 开发框架的文档中心。
- ESP-IDF 及 GitHub 上的其它开发框架  
<https://github.com/espressif>
- ESP32 论坛 – 工程师对工程师 (E2E) 的社区，您可以在这里提出问题、解决问题、分享知识、探索观点。  
<https://esp32.com/>
- *The ESP Journal* – 分享乐鑫工程师的最佳实践、技术文章和工作随笔。  
<https://blog.espressif.com/>
- SDK 和演示、App、工具、AT 等下载资源  
<https://espressif.com/zh-hans/support/download/sdks-demos>

## 产品

- ESP32-C6 系列芯片 – ESP32-C6 全系列芯片。  
<https://espressif.com/zh-hans/products/socs?id=ESP32-C6>
- ESP32-C6 系列模组 – ESP32-C6 全系列模组。  
<https://espressif.com/zh-hans/products/modules?id=ESP32-C6>
- ESP32-C6 系列开发板 – ESP32-C6 全系列开发板。  
<https://espressif.com/zh-hans/products/devkits?id=ESP32-C6>
- ESP Product Selector (乐鑫产品选型工具) – 通过筛选性能参数、进行产品对比快速定位您所需要的产品。  
<https://products.espressif.com/#/product-selector?language=zh>

## 联系我们

- 商务问题、技术支持、电路原理图 & PCB 设计审阅、购买样品（线上商店）、成为供应商、意见与建议  
<https://espressif.com/zh-hans/contact-us/sales-questions>

# 词汇列表

## 外设相关词汇

AES	AES 加速器
DS	数字签名
DMA	DMA 控制器
ECC	ECC 加速器
eFuse	eFuse 控制器
ETM	事件任务矩阵
HMAC	HMAC 加速器
HP CPU	高性能处理器
I2C	I2C 控制器
I2S	I2S 控制器
LEDC	LED PWM 控制器
LP CPU	低功耗处理器
MCPWM	电机控制脉宽调制器
PARLIO	并行 IO 控制器
PCNT	脉冲计数器控制器
RMT	红外遥控
RNG	随机数生成器
RSA	RSA 加速器
SDIO	SDIO 2.0 从机控制器
SHA	SHA 加速器
SPI	SPI 控制器
SYSTIMER	系统定时器
TIMG	定时器组
TWAI	双线汽车接口
UART	UART 控制器
WDT	看门狗定时器

## 寄存器相关缩写

REG	寄存器。
SYSREG	系统寄存器是一组控制系统复位、存储器、时钟、软件中断、电源管理、时钟门控等的寄存器。
ISO	隔离。如果外设或其他芯片组件断电，其输出信号的管脚（若有）将会浮空。ISO 寄存器会隔离上述引脚并令其保持在某个确定值，以使连接到这些引脚的其他非断电外设/设备免受影响。
NMI	非屏蔽中断是一种 CPU 指令无法禁用或忽略的硬件中断。出现此类中断说明发生严重错误。
W1TS	添加到寄存器/字段名称中的缩写，表示此类寄存器/字段用于置位名称相似寄存器中的相应字段。例如，寄存器 GPIO_ENABLE_W1TS_REG 用于置位寄存器 GPIO_ENABLE_REG 中的相应字段。

W1TC 与 W1TS 相同，但用于清除相应寄存器中的字段。

## 寄存器的访问类型

TRM 章节 寄存器列表 和 寄存器 详述了寄存器及其字段的访问类型。

常用访问类型及组合如下：

- |          |              |               |
|----------|--------------|---------------|
| • RO     | • R/W/SS     | • R/WS/SS/SC  |
| • WO     | • R/W/SS/SC  | • R/SS/WTC    |
| • WT     | • R/WC/SS    | • R/SC/WTC    |
| • R/W    | • R/WC/SC    | • R/SS/SC/WTC |
| • R/W1   | • R/WC/SS/SC | • RF/WF       |
| • WL     | • R/WS/SC    | • R/SS/RC     |
| • R/W/SC | • R/WS/SS    | • varies      |

下文提供了所有访问类型的具体描述。

- R **软件可读**。用户软件可以读取此寄存器/字段；通常与其他访问类型结合使用。
- RO **软件只读**。用户软件只可读取此寄存器/字段。
- HRO **硬件只读**。仅硬件可以读取此寄存器/字段；用于存储变量参数的默认设置。
- W **软件可写**。用户软件可以写入此寄存器/字段；通常与其他访问类型结合使用。
- WO **软件只写**。用户软件只可写入此寄存器/字段。
- W1 **软件只写一次**。用户软件只可写入一次此寄存器/字段；只允许写入 1，写入 0 无效。
- SS **硬件置位**。在指定事件中，硬件自动将 1 写入此寄存器/字段；与一位字段一同使用。
- SC **硬件清零**。在指定事件中，硬件自动将 0 写入此寄存器/字段；与一位和多位字段一同使用。
- SM **硬件修改**。在指定事件中，硬件自动将指定值写入此寄存器/字段；与多位字段一同使用。
- SU **硬件更新**。在指定事件中，硬件自动更新此寄存器/字段；与多位字段一同使用。
- RS **软件读置位**。如果用户软件读取此寄存器/字段，硬件会自动写 1。
- RC **软件读清零**。如果用户软件读取此寄存器/字段，硬件会自动写 0。
- RF **软件读 FIFO**。如果用户软件将新数据写入 FIFO，寄存器/字段会自动读取。
- WF **软件写 FIFO**。如果用户软件将新数据写入此寄存器/字段，寄存器/字段会自动通过 APB 总线将数据传递到 FIFO。
- WS **软件写置位**。如果用户软件写入此寄存器/字段，硬件会自动置位此寄存器/字段。
- W1S **软件写 1 置位**。如果用户软件将 1 写入此寄存器/字段，硬件会自动置位此寄存器/字段。
- WOS **软件写 0 置位**。如果用户软件将 0 写入此寄存器/字段，硬件会自动置位此寄存器/字段。
- WC **软件写清零**。如果用户软件写入此寄存器/字段，硬件会自动清零此寄存器/字段。
- W1C **软件写 1 清零**。如果用户软件将 1 写入此寄存器/字段，硬件会自动清零此寄存器/字段。
- WOC **软件写 0 清零**。如果用户软件将 0 写入此寄存器/字段，硬件会自动清零此寄存器/字段。
- WT **软件写产生边沿触发信号**。如果用户软件将 1 写入此字段，将会产生边沿触发信号（APB 总线中的脉冲）或清除相应的 WTC 字段（详见 WTC）。

- WTC 软件写其他寄存器位清零本寄存器位。如果用户软件将 1 写入相应的 WT 字段，硬件会自动清除此字段（详见 WT）。
- W1T 软件写 1 取反。如果用户软件将 1 写入此字段，硬件会自动取反相应字段，否则不会取反。
- WOT 软件写 0 取反。如果用户软件将 0 写入此字段，硬件会自动取反相应字段，否则不会取反。
- WL 软件仅在锁禁用时写。如果锁被禁用，用户软件可以写入此寄存器/字段。
- varies 访问类型不定。此寄存器中的不同字段访问类型可能不同。

# 如何配置寄存器的保留域

## 概述

寄存器的保留域指的是寄存器中不对用户开放、或者配置为非默认值时会导致不可预测的结果的域。

## 如何配置保留域

保留域的值不能修改。由于写寄存器时必须整体写，不能只写部分域，因此，在写带有保留域的寄存器时需要特别注意，只能采用以下两种方式：

1. 读取寄存器的值，仅修改需要配置的域，然后将修改后的值以及其他未修改的值一起写回寄存器，这样保留域的值就会保持不变。

或者
  2. 仅修改需要配置的域，然后将保留域的默认值写回寄存器。默认值即寄存器图表中的“Reset”值。例如，[寄存器 X](#) 中 Field\_A 的默认值为 1。

### Register 39.23. 寄存器 X (地址)

假设您要将 寄存器 X 的 Field\_A、Field\_B 和 Field\_C 设置为 0x0、0x1 和 0x2，您可以：

- 使用第 1 种方式，修改这三个域的值，然后把读到的值写回寄存器。假设寄存器读取的值为 0x0000\_0003，修改三个域的值后，将值 0x0002\_0002 写入寄存器。
  - 使用第 2 种方式，修改这三个域的值，然后把保留域的默认值写回寄存器，即把 0x0002\_0002 写入寄存器。

## 中断配置寄存器

大部分外设的内部中断源都有以下配置寄存器：

- **RAW**（原始状态）寄存器：该寄存器指示原始中断状态，每个位对应一个内部中断源。当中断源触发时，其 RAW 位为 1。

- **ENA**（使能）寄存器：该寄存器用于启用或禁用内部中断源，每个位对应一个内部中断源。

通过操作 ENA 寄存器，可以根据需要屏蔽或取消屏蔽某个内部中断源。当中断源被屏蔽（禁用）时，它不会生成中断信号，但仍可以从 RAW 寄存器中读取其值。

- **ST**（状态）寄存器：该寄存器指示中断源的屏蔽状态，每个位对应一个内部中断源。ST 位为 1 代表 RAW 位和 ENA 位都为 1，即中断源已生成且未被屏蔽。RAW 位和 ENA 位的值为其他组合时，ST 位为 0。

ENA/RAW/ST 寄存器的配置见表 39.7-4。

- **CLR**（清除）寄存器：CLR 寄存器负责清除内部中断源。写 1 将清除该位对应的中断源。

表 39.7-4. ENA/RAW/ST 寄存器的配置

ENA 位的值	RAW 位的值	ST 位的值
0	忽略	0
1	0	0
	1	1

## 修订历史

日期	版本	发布说明
2025-06-18	v1.1	<p>更新以下章节：</p> <ul style="list-style-type: none"><li>章节 4 通用 DMA 控制器 (GDMA)：新增 GDMA_OUTFIFO_OVF_CH<math>n</math>_INT、GDMA_OUTFIFO_UDF_CH<math>n</math>_INT、GDMA_INFIFO_OVF_CH<math>n</math>_INT 和 GDMA_INFIFO_UDF_CH<math>n</math>_INT 中断的描述</li><li>章节 8 复位和时钟：根据 AR2024-011 关于 ESP32-C6 芯片删除 RC32K 时钟的说明，移除 RC32K_CLK；更新关于 RC_SLOW_CLK 时钟的描述</li><li>章节 10 中断矩阵 (INTMTX)：移除 CACHE_INTR 中断源</li><li>章节 12 低功耗管理：修正表 12.4-1，LP CPU 也可作为 Deep-sleep 的唤醒源；根据 AR2024-011 关于 ESP32-C6 芯片删除 RC32K 时钟的说明，移除 RC32K_CLK；增加 RTC_EVT_TICK 的事件描述；增加寄存器 PMU_LP_CPU_SLP_STALL_WAIT、LP_AON_FORCE_DOWNLOAD_BOOT、LP_AON_GPIO_MUX_REG、LP_AON_GPIO_HOLD_REG、LP_AON_LPBUS_REG、PMU_IMM_PAD_HOLD_ALL_REG 的描述</li><li>章节 20 ECC 加速器 (ECC)：将寄存器字段前缀从 ECC 更新为 ECC_MULT</li><li>章节 27 UART 控制器 (UART, LP_UART, UHCI)：更新 FIFO 相关描述，澄清发送块和接收块的 RAM 存储空间以及 FIFO 使用方式；新增写 UART_RXFIFO_RD_BYTE 的说明</li><li>章节 39 片上传感器与模拟信号处理：将 ADC 滤波公式中的“-0.5”更正为“+0.5”；新增温度传感器的 ETM 任务描述</li></ul>
2024-06-24	v1.0	<p>新增以下章节：</p> <ul style="list-style-type: none"><li>章节 12 低功耗管理</li></ul> <p>更新以下章节：</p> <ul style="list-style-type: none"><li>章节 3 低功耗处理器：更新 mie 和 mip 寄存器描述</li><li>章节 8 复位和时钟：新增 PMU 控制的时钟门控信息</li><li>章节 28 SPI 控制器 (SPI)：更新 GP-SPI2 用作从机时支持的输入时钟频率</li><li>将“LP Timer”全局更新为“RTC Timer”</li></ul>

见下页

接上页

日期	版本	发布说明
2024-05-10	v0.4	<p>更新以下章节:</p> <ul style="list-style-type: none"> <li>• 章节 3 低功耗处理器: 更新若干 PMU 寄存器名称</li> <li>• 章节 4 通用 DMA 控制器 (GDMA): 更新 suc_eof 和 EOF 标志的相关描述</li> <li>• 章节 5 系统和存储器: 在表 5.3-2 中新增片外存储器加密与解密的地址; 更新小节 5.3.2 中的措辞</li> <li>• 章节 6 eFuse 控制器 (eFuse): 更新 EFUSE_CRYPT_DPA_ENABLE 域的位置</li> <li>• 章节 7 IO MUX 和 GPIO 交换矩阵 (GPIO, IO MUX): 更新 7.9 中的描述, 删除 GPIO_PCPU_NMI_INT_REG 寄存器及相关信息</li> <li>• 章节 8 复位和时钟: 在 8.3.3 小节下方新增一条说明; 更新对 LP_CLKRST_SLOW_CLK_SEL 的描述; 新增 PCR_FOSC_TICK_NUM 字段的描述</li> <li>• 章节 9 芯片 Boot 控制: 新增 EFUSE_DIS_FORCE_DOWNLOAD 和 EFUSE_DIS_DOWNLOAD_MODE 对芯片 Boot 控制的细节描述</li> <li>• 章节 10 中断矩阵 (INTMTX): 移除 TGO_T1_INTR 和 TG1_T1_INTR 中断源, 这两个中断源不存在; 删除 INTMTX_COREO_GPIO_INTERRUPT_PRO_NMI_MAP_REG 寄存器及相关信息; 移除 PAU_INTR 中断源</li> <li>• 章节 11 事件任务矩阵 (SOC_ETM): 将支持事件任务矩阵的外设由 RTC 看门狗定时器改为 RTC 定时器</li> <li>• 章节 27 UART 控制器 (UART, LP_UART, UHCI): 更新 RAM 大小相关描述和产生 wake_up 所需的上升沿个数, 更新表 27.2-1 中 LP_UART 的时钟源</li> <li>• 章节 35 LED PWM 控制器 (LEDC): 更新表 35.3-1 中的 RC_FAST_CLK 的频率和最低精度</li> <li>• 章节 38 并行 IO 控制器 (PARL_IO): 修改小节 38.7.3 与 LCD 进行数据传输 中的示例</li> </ul> <p>新增章节 <a href="#">中断配置寄存器</a></p>
2023-06-07	v0.3	<p>新增以下章节:</p> <ul style="list-style-type: none"> <li>• 章节 3 低功耗处理器</li> </ul> <p>更新以下章节:</p> <ul style="list-style-type: none"> <li>• 章节 1 高性能处理器: 更正中断 ID</li> <li>• 章节 6 eFuse 控制器 (eFuse): 更新 EFUSE_SEC_DPA_LEVEL 寄存器的描述</li> <li>• 章节 8 复位和时钟: 更新寄存器部分对复位字段的描述</li> <li>• 章节 10 中断矩阵 (INTMTX): 添加 LP_PERI_TIMEOUT_INTR 中断源</li> <li>• 章节 16 权限控制: 添加 16.1-1, 并更新相关描述</li> <li>• 章节 28 SPI 控制器 (SPI): 更新时钟相关信息</li> <li>• 章节 39 片上传感器与模拟信号处理: 更新 39.4 事件任务矩阵功能 小节</li> </ul> <p>新增章节 <a href="#">如何配置寄存器的保留域</a></p>

见下页

[接上页](#)

日期	版本	发布说明
2023-04-20	v0.2	<p>新增以下章节:</p> <ul style="list-style-type: none"> <li>• 章节 1 高性能处理器</li> <li>• 章节 2 RISC-V 追踪编码器 (TRACE)</li> <li>• 章节 34 SDIO 从机控制器 (SDIO)</li> <li>• 章节 38 并行 IO 控制器 (PARL_IO)</li> </ul> <p>更新以下章节:</p> <ul style="list-style-type: none"> <li>• 章节 4 通用 DMA 控制器 (GDMA): 更新 GDMA_IN_SUC_EOF_CHn_INT 中断和 GDMA_INLINK_DSCR_ADDR_CHn 字段的描述</li> <li>• 章节 6 eFuse 控制器 (eFuse): 增加烧写 XTS-AES 密钥时需要注意的事项</li> <li>• 章节 8 复位和时钟: RC_FAST_CLK 更新为 17.5 MHz, RC_SLOW_CLK 更新为 136 kHz.</li> <li>• 章节 10 中断矩阵 (INTMTX): 更新几个寄存器的名称</li> <li>• 章节 11 事件任务矩阵 (SOC_ETM): 更新 ETM 通道的完整配置过程</li> <li>• 章节 18 辅助调试 (ASSIST_DEBUG): 增加 ASSIST_DEBUG_CLOCK_GATE_REG 和 MEM_MONITOR_CLOCK_GATE_REG 两个寄存器的描述; 更新表 18.4-5</li> <li>• 章节 22 RSA 加速器 (RSA)、23 SHA 加速器 (SHA) 和 19 AES 加速器 (AES): 更新使能各加速器的寄存器</li> <li>• 章节 27 UART 控制器 (UART, LP_UART, UHCI): 更新停止位最大位数和相关描述</li> <li>• 章节 39 片上传感器与模拟信号处理: 更新图 39.2-3 和图 39.2-4 的样式表编号</li> </ul> <p>更新 <a href="#">术语</a> 小节中的外设相关词汇并新增寄存器访问类型 “varies”</p>
2023-01-13	v0.1	首次发布



## 免责声明和版权公告

本文档中的信息，包括供参考的 URL 地址，如有变更，恕不另行通知。

本文档可能引用了第三方的信息，所有引用的信息均为“按现状”提供，乐鑫不对信息的准确性、真实性做任何保证。

乐鑫不对本文档的内容做任何保证，包括内容的适销性、是否适用于特定用途，也不提供任何其他乐鑫提案、规格书或样品在他处提到的任何保证。

乐鑫不对本文档是否侵犯第三方权利做任何保证，也不对使用本文档内信息导致的任何侵犯知识产权的行为负责。本文档在此未以禁止反言或其他方式授予任何知识产权许可，不管是明示许可还是暗示许可。

Wi-Fi 联盟成员标志归 Wi-Fi 联盟所有。蓝牙标志是 Bluetooth SIG 的注册商标。

文档中提到的所有商标名称、商标和注册商标均属其各自所有者的财产，特此声明。

版权归 © 2025 乐鑫信息科技（上海）股份有限公司。保留所有权利。

[www.espressif.com](http://www.espressif.com)