




Optimización de Trayectorias de Orden Superior Informadas por el Rendimiento de la Oblea para Sistemas *Step-and-Scan*

Seminario I

Roberto Treviño Cervantes | 4 de junio de 2026



Índice



1. Introducción a la Fabricación de Circuitos Integrados

2. Modelo

3. Metodología

4. Trabajo posterior

Introducción a la Fabricación de Circuitos Integrados
ooooo

Modelo
oo

Metodología
ooooo

Trabajo posterior
o

Fabricación de Circuitos Integrados




Ley de Moore

↓ tamaño exponencial

CD

18 nm EUV

38 nm DUV ←



Introducción a la Fabricación de Circuitos Integrados

●○○○○

Modelo

○○


Metodología

○○○○○

Trabajo posterior

○

El Proceso *Step-and-Scan*



— scan

→ step

$$v_r = 4 v_w$$

sentidos opuestos

Fuente: Wikipedia, *Stepper* (dominio público)

Introducción a la Fabricación de Circuitos Integrados

●○○○

Modelo

○○

Metodología

○○○○○

Trabajo posterior

○

Overlay y productividad


Overlay (nm)

Desviación entre las múltiples capas de un IC; debe minimizarse para asegurar la interconexión (Schmidt 2012).


Productividad (obleas por hora)

Producción continua de alto volumen (Butler 2011).

Overlay correcto




Error de overlay



Antecedentes



PRISMA 2020–2025 · 1 180 artículos filtrados · póster IEEE LARS/LARC 2025 (Treviño Cervantes 2025).



Brecha


Métricas **servo-mecánicas** (MSE) que no consideran el impacto **morfológico** en el rendimiento (*yield*); existe el proceso inverso en Lam et al. 2015 pero no ofrece un enfoque predictivo.

Hipótesis y objetivos




Hipótesis

Una CNN entrenada sobre datos industriales, usada como función de costo, permite seleccionar parámetros cinemáticos de trayectorias de cuarto orden que **minimicen la probabilidad de defecto** sujeto a una **restricción de productividad** (Kim, Ahn et al. 2017; Kim, Jang et al. 2019).



Sistema multicuerpo



Arquitectura *dual-stage*: LS = etapa larga (cm), SS = etapa corta (nm) Al-Rawashdeh, Janaideh et al. 2022.

Dinámica



$$\underbrace{1_{\mathcal{F}_0} + \sum_{j=1}^3 (N_j - 1)}_{= 16 \text{ cuerpos}} \mid N_1=7 \text{ retícula, } N_2=4 \text{ óptica, } N_3=7 \text{ oblea} \mid 6 \text{ estados/cuerpo} \Rightarrow \mathbf{x} \in \mathbb{R}^{96}$$

$$\mathbf{x} = \left[\underbrace{x_1, \dots, x_6}_{\text{base } \mathcal{F}_1}, \underbrace{x_7, \dots, x_{42}}_{\text{retícula}}, \underbrace{x_{43}, \dots, x_{60}}_{\text{óptica}}, \underbrace{x_{61}, \dots, x_{96}}_{\text{oblea}} \right]^T$$

$$\text{Por cuerpo global } p: (f_x, f_y, \theta_z, \dot{f}_x, \dot{f}_y, \dot{\theta}_z) \mapsto (x_{6p-5}, \dots, x_{6p})$$

Cuerpo intermedio ($2 < i < N_j$):

$$\begin{aligned} \ddot{\mathbf{x}}_{2p-1} = & \frac{1}{\bar{m}_{ij}} \left[u_{ij}^0 - {}^0\bar{C}_{ij} \dot{\mathbf{x}}_{2p-1} - {}^0\bar{K}_{ij} \mathbf{x}_{2p-1} + {}^0\hat{C}_{(i+1)_j} \dot{\mathbf{x}}_{2p+1} + {}^0\hat{K}_{(i+1)_j} \mathbf{x}_{2p+1} \right] \\ & - \frac{1}{\bar{m}_{(i-1)_j}} \left[u_{(i-1)_j}^0 - {}^0\bar{C}_{(i-1)_j} \dot{\mathbf{x}}_{2p-3} - {}^0\bar{K}_{(i-1)_j} \mathbf{x}_{2p-3} + {}^0\hat{C}_{ij} \dot{\mathbf{x}}_{2p-1} + {}^0\hat{K}_{ij} \mathbf{x}_{2p-1} \right] \end{aligned}$$

i : cuerpo en cadena · j : cadena $\in \{1, 2, 3\}$

p : índice global · ${}^0(\cdot)$: marco inercial $\mathcal{F}_0$

u_{ij}^0 : fuerza externa sobre i_j

$\bar{m}_{ij}$: masa


$\bar{C}, \bar{K}$: enlace $(i-1) \rightarrow i$

$\hat{C}, \hat{K}$: acoplamiento hacia abajo


Simulación



parámetros (Al-Rawashdeh, Janaideh et al. 2022) · umbrales $MA \in [-1,25, +2]$ nm, $MSD \leq 7$ nm (Butler 2011)



Error e_{syn} , MA y MSD (dir. Y)



Entorno de simulación MuJoCo


Introducción a la Fabricación de Circuitos Integrados
○○○○○

Modelo
○○


Metodología
●○○○○

Trabajo posterior
○


Mapas de defectos y CNN




3 conv + 2 FC



WM-811K (Wu et al. 2015): 138 360 obleas




La CNN como puente: clase $\rightarrow$ costo



Clases inducibles (*none*, *scratch*, *edge-local*, *random*) contribuyen a $\mathcal{J}$.

Pesos w_c por clase de literatura (Kim, Ahn et al. 2017; Kim, Jang et al. 2019; Jang et al. 2018) o calibración.



Conexión trayectoria $\leftrightarrow$ defecto




Brecha: conectar error de sincronización $\rightarrow$ patrón de defecto.

Trayectorias de alto orden

La trayectoria es la **señal de referencia**, y el perfil indica qué derivadas están acotadas (Lambrechts 2003); (Al-Rawashdeh, Al Janaideh et al. 2023)




Siguientes pasos



Gracias por su atención.

Apéndice: esquema multi-cuerpo detallado



Referencias



Referencias I

- [1] Hans Butler. «Position Control in Lithographic Equipment [Applications of Control]». En: *IEEE Control Systems Magazine* 31.5 (oct. de 2011), págs. 28-47. DOI: 10.1109/MCS.2011.941882.
- [2] Marcel F. Heertjes et al. «Stage Motion Control: Nonlinear Integrators Revisited». English. En: *Annual Review of Control, Robotics, and Autonomous Systems* 8.1 (mayo de 2025). Publisher Copyright: © 2025 by the author(s)., págs. 267-294. ISSN: 2573-5144. DOI: 10.1146/annurev-control-030323-024047.
- [3] Sung-Ju Jang et al. «A wafer map yield model based on deep learning for wafer productivity enhancement». En: *2018 29th Annual SEMI Advanced Semiconductor Manufacturing Conference (ASMC)*. 2018, págs. 29-34. DOI: 10.1109/ASMC.2018.8373137.



Referencias II

- [4] Jong-Seong Kim, Chang Wook Ahn et al. «A market-oriented wafer map optimization methodology using differential evolution to maximize wafer productivity». En: *2017 28th Annual SEMI Advanced Semiconductor Manufacturing Conference (ASMC)*. 2017, págs. 393-398. DOI: 10.1109/ASMC.2017.7969268.
- [5] Jong-Seong Kim, Sung-Ju Jang et al. «A Productivity-Oriented Wafer Map Optimization Using Yield Model Based on Machine Learning». En: *IEEE Transactions on Semiconductor Manufacturing* 32.1 (2019), págs. 39-47. DOI: 10.1109/TSM.2018.2870253.
- [6] Auguste Lam et al. «Pattern recognition and data mining techniques to identify factors in wafer processing and control determining overlay error». En: *Metrology, Inspection, and Process Control for Microlithography XXIX*. Ed. por Jason P. Cain et al. Vol. 9424. International Society for Optics y Photonics. SPIE, 2015, pág. 94241L. DOI: 10.1117/12.2085497. URL: <https://doi.org/10.1117/12.2085497>.



Referencias III

- [7] Paul F. Lambrechts. *Trajectory planning and feedforward design for electromechanical motion systems*. Inf. téc. DCT 2003-08. Technische Universiteit Eindhoven, 2003.
- [8] Yazan M. Al-Rawashdeh, Mohammad Al Janaideh et al. «Kinodynamic Generation of Wafer Scanners Trajectories Used in Semiconductor Manufacturing». En: *IEEE Transactions on Automation Science and Engineering* 20.1 (2023), págs. 718-732. DOI: 10.1109/TASE.2022.3196318.
- [9] Yazan M. Al-Rawashdeh, Mohammad Al Janaideh et al. «On characterization of a generic lithography machine in a multi-directional space». En: *Mechanism and Machine Theory* 170 (abr. de 2022), pág. 104638. ISSN: 0094114X. DOI: 10.1016/j.mechmachtheory.2021.104638.
- [10] Robert-H. Munnig Schmidt. «Ultra-precision engineering in lithographic exposure equipment for the semiconductor industry». En: *Philosophical Transactions of the Royal Society A* 370 (2012), págs. 3950-3972. DOI: 10.1098/rsta.2011.0054.

Referencias IV



- [11] Roberto Treviño Cervantes. *Trajectory Control in Photolithography Scanners: A PRISMA Style Retrospective (2020–2025)*. Póster, IEEE LARS/LARC 2025. Análisis sistemático de literatura. 2025.
- [12] Ming-Ju Wu et al. «Wafer Map Failure Pattern Recognition and Similarity Ranking for Large-Scale Data Sets». En: *IEEE Transactions on Semiconductor Manufacturing* 28.1 (2015), págs. 1-12. DOI: 10.1109/TSM.2014.2364237.